[go: up one dir, main page]

JP2007164110A - Optical I / O part manufacturing method and optical integrated circuit - Google Patents

Optical I / O part manufacturing method and optical integrated circuit Download PDF

Info

Publication number
JP2007164110A
JP2007164110A JP2005364170A JP2005364170A JP2007164110A JP 2007164110 A JP2007164110 A JP 2007164110A JP 2005364170 A JP2005364170 A JP 2005364170A JP 2005364170 A JP2005364170 A JP 2005364170A JP 2007164110 A JP2007164110 A JP 2007164110A
Authority
JP
Japan
Prior art keywords
optical
optical element
wiring
transferred
elo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005364170A
Other languages
Japanese (ja)
Inventor
Takashi Mikawa
孝 三川
Masahiro Aoyanagi
昌宏 青柳
Hiroshi Nakagawa
博 仲川
Katsuya Kikuchi
克弥 菊地
Yoshikuni Okada
義邦 岡田
Hideo Ito
日出男 伊藤
Kazuhiko Tokoro
和彦 所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005364170A priority Critical patent/JP2007164110A/en
Publication of JP2007164110A publication Critical patent/JP2007164110A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve bidirectional optical transmission in in-chip optical transmission and inter-chip optical transmission, to decrease the total wiring distance and the total wiring spacing, and to increase the total transmission capacity. <P>SOLUTION: An optical element produced in an epitaxial lift-off process is transferred to a portion in an optical integrated circuit where optical input and output are carried out to and from the optical wiring. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本願発明は、Si−LSI等の光集積回路におけるチップ内光伝送およびチップ間光伝送に有用な光I/O部を作製する方法、およびその光I/O部を備えた光集積回路に関するものである。   The present invention relates to a method for producing an optical I / O portion useful for intra-chip optical transmission and inter-chip optical transmission in an optical integrated circuit such as Si-LSI, and an optical integrated circuit including the optical I / O portion. It is.

従来、Siフォトニクス等の呼称の基に、Si−LSI内の光配線や光I/O部等のチップ内光伝送に関する研究が活発化しており、a)ヘテロジニアス・エピタキシ技術、b)Si基板上のSi導波路やSiON導波路等の光配線形成技術、c)SOI(Silicon
On Insulator)技術、d)CMOS(Complementary Metal Oxide Semiconductor)技術などが知られている。
Conventionally, research on in-chip optical transmission such as optical wiring and optical I / O section in Si-LSI has been activated based on names such as Si photonics, a) heterogeneous epitaxy technology, b) Si substrate Optical wiring formation technology such as upper Si waveguide and SiON waveguide, c) SOI (Silicon
On Insulator) technology, d) CMOS (Complementary Metal Oxide Semiconductor) technology, etc. are known.

特に、Si−LSI上に化合物半導体またはGe等をヘテロエピタキシャル成長させることにより、光I/O部(=光入出力部)を付与する手段がしばしば用いられている。また、CMOS/SOI技術により、1.55μm長波長帯等のラマンレーザ素子、0.85μm短波長帯等のエバネッセント光入射型の受光素子、光変調器などの各種光素子を、チップ上に形成する技術も盛んに研究開発されている。   In particular, means for providing an optical I / O portion (= optical input / output portion) by heteroepitaxial growth of a compound semiconductor or Ge on Si-LSI is often used. Also, various optical elements such as a Raman laser element of 1.55 μm long wavelength band, an evanescent light incident type light receiving element such as 0.85 μm short wavelength band, and an optical modulator are formed on the chip by CMOS / SOI technology. The technology is also actively researched and developed.

一方、CPUやメモリ間等のチップ間光配線については、a)ELOプロセス技術、b)ヘテロジニアス集積技術、c)ポリマやファイバによるボード上への導波路形成技術などが知られている。   On the other hand, for inter-chip optical wiring such as between CPUs and memories, a) ELO process technology, b) heterogeneous integration technology, c) waveguide formation technology on a board using polymer or fiber, and the like are known.

特に、発光/受光素子の活性層、つまり薄膜の能動部分のみを基板から取り出すELO(Epitaxial Lift Off:エピタキシャル・リフトオフ)プロセス技術により、ELO発光/受光薄膜素子を、Si−LSIや光導波路上に搭載する、または光導波路内に埋め込むといったヘテロジニアス集積技術が盛んに研究開発されている。この集積技術により、チップ間の光伝送を目的として、Si−LSIや光導波路に光I/Oインタフェースを付与することが可能となる。   In particular, an ELO (Epitaxial Lift Off) process technology that extracts only the active layer of the light emitting / receiving element, that is, the active portion of the thin film from the substrate, allows the ELO emitting / receiving thin film element to be placed on the Si-LSI or optical waveguide. Heterogeneous integration technology, such as mounting or embedding in an optical waveguide, has been actively researched and developed. With this integration technology, it is possible to add an optical I / O interface to a Si-LSI or an optical waveguide for the purpose of optical transmission between chips.

しかしながら、上記のとおりの従来技術には、以下のような解決すべき点がある。   However, the conventional technology as described above has the following problems to be solved.

まず、チップ内光伝送のためのヘテロエピタキシャル成長技術に関しては、エピ層内の欠陥除去等において、基礎研究的取り組みがおこなわれている段階であり、CMOS/SOI技術に関しても、基礎研究段階にあり、レーザ発振出力も極めて低く、また、レーザの発光側と受光側で波長が一致していない。すなわち、発光側は長波長、受光側は短波長であるため、長波長光の受光を行うことができず、両者を組み合わせても光の送受ができない状況にある。したがって、チップ内光伝送については、実用的な双方向光伝送の手段が存在していない。   First, with regard to heteroepitaxial growth technology for intra-chip optical transmission, basic research efforts are being made, such as defect removal in the epi layer, and CMOS / SOI technology is also in the basic research stage. The laser oscillation output is also extremely low, and the wavelength does not match between the light emitting side and the light receiving side of the laser. That is, since the light emitting side has a long wavelength and the light receiving side has a short wavelength, long wavelength light cannot be received, and light cannot be transmitted or received even if they are combined. Therefore, there is no practical bidirectional optical transmission means for intra-chip optical transmission.

また、ボード間光伝送等と比べて、チップ内のような狭い空間では、総配線距離や配線間隔をできるだけ抑え、且つ総伝送容量を大きくとることが望まれる。しかしながら、こういった要求を実現するための有効な実用的手段も、未だ実現されていない。   In addition, it is desirable to reduce the total wiring distance and wiring interval as much as possible and to increase the total transmission capacity in a narrow space such as in a chip as compared with optical transmission between boards. However, effective practical means for realizing these requirements have not been realized yet.

他方、チップ間光伝送については、上述のようにSi−LSI、光素子、導波路等にヘテロジニアス集積技術を用いることが知られているものの、チップ間光伝送のボトルネックであるメモリバンド幅の不足問題に、これらのヘテロジニアス集積実装技術を有効に活かす実用的な手段は存在していない。   On the other hand, for inter-chip optical transmission, it is known that heterogeneous integration technology is used for Si-LSIs, optical elements, waveguides, etc. as described above, but the memory bandwidth that is the bottleneck of inter-chip optical transmission However, there is no practical means for effectively utilizing these heterogeneous integrated mounting techniques.

そこで、以上のとおりの事情に鑑み、本願発明は、チップ内光伝送およびチップ間光伝送における双方向光伝送を可能ならしめ、且つ、総配線距離および配線間隔の短縮ならびに総伝送容量の増大を図ることのできる光I/O部を作製する方法、およびこの光I/O部を備えた光集積回路を提供することを課題としている。   Therefore, in view of the circumstances as described above, the present invention enables bidirectional optical transmission in intra-chip optical transmission and inter-chip optical transmission, and shortens the total wiring distance and wiring interval and increases the total transmission capacity. It is an object of the present invention to provide a method of manufacturing an optical I / O unit that can be achieved, and an optical integrated circuit including the optical I / O unit.

本願発明の光I/O部作製方法は、上記の課題を解決するものとして、第1には、エピタキシャル・リフトオフにより生成された光素子を、光配線との間で光入出力を行う部位に転写することを特徴とする。   The optical I / O part manufacturing method of the present invention solves the above-mentioned problems. First, an optical element generated by epitaxial lift-off is used as a part for optical input / output with an optical wiring. It is characterized by transferring.

第2には、複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサ内において、プロセッサコアとキャッシュを結ぶ光配線バスとの間で光入出力を行う部位に、前記光素子を転写することを特徴とする。   Second, in a multi-core processor in which a plurality of processor cores and a cache are integrated, the optical element is transferred to a portion where optical input / output is performed between the processor core and the optical interconnection bus connecting the cache. And

第3には、複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサ内において、プロセッサコア同士を結ぶ光配線バスとの間で光入出力を行う部位に、前記光素子を転写することを特徴とする。   Third, in a multi-core processor in which a plurality of processor cores and a cache are integrated, the optical element is transferred to a portion that performs optical input / output with an optical wiring bus that connects the processor cores. To do.

第4には、複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサにおいて、他の半導体チップを結ぶ光配線との間で光入出力を行う部位に、前記光素子を転写することを特徴とする。   Fourth, in a multi-core processor in which a plurality of processor cores and a cache are integrated, the optical element is transferred to a portion where optical input / output is performed with an optical wiring connecting other semiconductor chips. .

第5には、複数のメモリチップで構成されるメモリにおいて、他の半導体チップを結ぶ光配線との間で光入出力を行う部位に、前記光素子を転写することを特徴とする。   Fifth, in a memory constituted by a plurality of memory chips, the optical element is transferred to a portion that performs optical input / output with an optical wiring connecting other semiconductor chips.

第6には、複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサからの電気信号を電気的に多重分離するディマルチプレクサにおける光入出力を行う部位に、前記光素子を転写することを特徴とする。   Sixth, the optical element is transferred to a portion that performs optical input / output in a demultiplexer that electrically demultiplexes electrical signals from a multicore processor in which a plurality of processor cores and a cache are integrated. .

第7には、複数のメモリチップで構成されるメモリからの複数の電気信号を電気的に多重化するマルチプレクサにおける光入出力を行う部位に、前記光素子を転写することを特徴とする。   Seventh, the optical element is transferred to a portion that performs optical input / output in a multiplexer that electrically multiplexes a plurality of electrical signals from a memory constituted by a plurality of memory chips.

第8には、光素子がWDM対応の光素子であることを特徴とする。   Eighth, the optical element is a WDM compatible optical element.

また、本願発明の集積回路は、第9には、回路内の光配線との間で光入出力を行う光I/O部が、エピタキシャル・リフトオフにより生成された光素子で構成されていることを特徴とする。   In the integrated circuit according to the present invention, ninthly, the optical I / O section for performing optical input / output with the optical wiring in the circuit is composed of optical elements generated by epitaxial lift-off. It is characterized by.

またさらに、本願発明の集積回路は、第10には、他の光集積回路を結ぶ光配線との間で光入出力を行う光I/O部が、エピタキシャル・リフトオフにより生成された光素子で構成されていることを特徴とする。   Furthermore, in the integrated circuit of the present invention, tenthly, an optical I / O unit for performing optical input / output with an optical wiring connecting another optical integrated circuit is an optical element generated by epitaxial lift-off. It is configured.

上記第1〜第8の発明によれば、従来のヘテロエピタキシ成長技術やCMOS/SOI技術を用いることなく、ELOにより光素子を生成し、これを上記部位に転写することで、チップ内光伝送およびチップ間光伝送を担う光I/O部を作製できる。ELOによれば薄膜化した受発光素子を形成できるため、この光素子で構成される光I/O部によって、短波長光および長波長光いずれのチップ内送受およびチップ間送受も可能になるとともに、光I/O部および光配線を含む総配線距離や光I/O部と光配線との間隔の短縮を実現でき、さらに総伝送容量の増大をも図ることができるようになる。   According to the first to eighth aspects of the present invention, an optical element is generated by ELO without using the conventional heteroepitaxy growth technology or CMOS / SOI technology, and this is transferred to the above-described portion, thereby transmitting the light within the chip. In addition, an optical I / O unit responsible for optical transmission between chips can be manufactured. According to ELO, a thinned light emitting / receiving element can be formed, so that an optical I / O unit constituted by this optical element enables both short wavelength light and long wavelength light to be transmitted and received in a chip and between chips. Thus, the total wiring distance including the optical I / O unit and the optical wiring and the distance between the optical I / O unit and the optical wiring can be shortened, and the total transmission capacity can be increased.

そして、上記第9および第10の発明によれば、ELOによる光素子を光I/O部として用いることで、同様に優れたチップ内光伝送およびチップ間光伝送が可能な光集積回路を実現することができる。   According to the ninth and tenth aspects of the present invention, an optical integrated circuit capable of similarly excellent in-chip optical transmission and inter-chip optical transmission is realized by using an optical element based on ELO as an optical I / O section. can do.

[チップ内光伝送に関する実施形態]
図1は、チップ内光伝送に関する本願発明の一実施形態を示したものである。
[Embodiment for intra-chip optical transmission]
FIG. 1 shows an embodiment of the present invention related to intra-chip optical transmission.

本願発明では、この図1に例示したように、光集積回路1内における光伝送を目的として、ELOにより生成された光素子(以下「ELO光素子」と呼ぶ)5を、基板に実装されているCPU2やキャッシュ3等を結ぶ光配線4との間で光入出力を行う部位に転写することで、その光配線4に対する光I/O部50が形成されている。   In the present invention, as illustrated in FIG. 1, for the purpose of optical transmission in the optical integrated circuit 1, an optical element (hereinafter referred to as “ELO optical element”) 5 generated by ELO is mounted on a substrate. The optical I / O unit 50 for the optical wiring 4 is formed by transferring to the optical wiring 4 connecting the CPU 2, the cache 3, and the like.

さらに説明すると、図1の実施形態では、半導体チップ光集積回路1が、Si基板6上に複数のプロセッサコア2とキャッシュ3を集積したマルチコアプロセッサ10となっており、このマルチコアプロセッサ10内にて、プロセッサコア2とキャッシュ3との間のグローバル・メモリバス、およびプロセッサコア2間のバスが、光導波路等の光配線4で構成されており、これら光配線4で接続されるプロセッサコア2の光I/O部50およびキャッシュ3の光I/O部50として、受発光機能を持つELO光素子5がヘテロジニアス集積されている。   More specifically, in the embodiment of FIG. 1, the semiconductor chip optical integrated circuit 1 is a multi-core processor 10 in which a plurality of processor cores 2 and a cache 3 are integrated on a Si substrate 6. The global memory bus between the processor core 2 and the cache 3 and the bus between the processor cores 2 are constituted by optical wirings 4 such as optical waveguides, and the processor cores 2 connected by these optical wirings 4 As the optical I / O unit 50 and the optical I / O unit 50 of the cache 3, the ELO optical element 5 having a light emitting / receiving function is heterogeneously integrated.

このELO光素子5を実装したマルチコアプロセッサ10では、光信号伝送に用いる光波長として、ELO光素子5や光配線4の材料に従い、850nmの短波長帯および1300〜1550nmの長波長帯のいずれも自由に選択可能である。たとえば、短波長帯では、発光素子としてAlGaAs系VCSEL(Vertical Cavity Surface Emitting Laser)、受光素子としてSi、GaAs、InP等を適用できる。長波長帯では、発光素子および受光素子ともにInGaAs(P)系素子を適用できる。   In the multi-core processor 10 in which the ELO optical element 5 is mounted, both the short wavelength band of 850 nm and the long wavelength band of 1300 to 1550 nm are used as optical wavelengths used for optical signal transmission according to the materials of the ELO optical element 5 and the optical wiring 4. You can choose freely. For example, in the short wavelength band, an AlGaAs VCSEL (Vertical Cavity Surface Emitting Laser) can be used as the light emitting element, and Si, GaAs, InP, or the like can be used as the light receiving element. In the long wavelength band, an InGaAs (P) -based element can be applied to both the light emitting element and the light receiving element.

このELO光素子5としては、WDM(Wavelength Division Multiplexing:波長分割多重)対応の多波長の受発光素子を用いてもよい。   As the ELO optical element 5, a multi-wavelength light receiving / emitting element compatible with WDM (Wavelength Division Multiplexing) may be used.

また、光配線4としては、たとえば図2(a)(b)に例示したように、SOI構造の光導波路40を適用できる。図2(a)(b)では、各々、Si基板6およびSiO膜7上にSiONでなるコアサイズ3×2μm(Δ3%程度、特にΔ3.3%)の光導波路40(図2(a))、Siでなるコアサイズ0.5×0.2μm(Δ5〜6%程度、特にΔ5.8%)の光導波路40(図2(b))が、RIE(Reactive Ion Etching:反応性イオンエッチング)等を用いて作製され、この光導波路40の上方にELO光素子5が実装されており、互いに光入出力が可能となっている。 Further, as the optical wiring 4, for example, as illustrated in FIGS. 2A and 2B, an optical waveguide 40 having an SOI structure can be applied. 2A and 2B, optical waveguides 40 having a core size of 3 × 2 μm (about Δ3%, particularly Δ3.3%) made of SiON on the Si substrate 6 and the SiO 2 film 7 (FIG. 2A). )), An optical waveguide 40 (FIG. 2B) having a core size of Si of 0.5 × 0.2 μm (Δ5-6%, especially Δ5.8%) is formed by RIE (Reactive Ion Etching) The ELO optical element 5 is mounted above the optical waveguide 40 so that light can be input and output with each other.

ここで、ELO光素子5の実装プロセスについて、図3を適宜参照しながら説明する。   Here, the mounting process of the ELO optical element 5 will be described with reference to FIG. 3 as appropriate.

まず、アライナ装置、プラズマCVD(Chemical Vapor Deposition:化学気相成長)装置、IBE(Ion Beam Evaporation:イオンビーム蒸着)装置、EB(Electron Beam:電子ビーム)蒸着装置、抵抗加熱蒸着装置、イオンミリング装置、シンタ炉等の半導体プロセス装置を用いて、ウェハ状態の基板11上にエッチストップ層12を介して積層されたエピ層13(図3(a))から光素子51を形成し(図3(b))、その上に電極52を形成し(図3(c))、そして保護用のワックス剤14を付着させる(図3(d))。   First, aligner, plasma CVD (Chemical Vapor Deposition) apparatus, IBE (Ion Beam Evaporation) apparatus, EB (Electron Beam) evaporation apparatus, resistance heating evaporation apparatus, ion milling apparatus The optical element 51 is formed from the epitaxial layer 13 (FIG. 3A) laminated on the substrate 11 in the wafer state via the etch stop layer 12 using a semiconductor process apparatus such as a sintering furnace (FIG. 3 ( b)), an electrode 52 is formed thereon (FIG. 3C), and a protective wax agent 14 is deposited (FIG. 3D).

続いて、上記のとおりに素子化プロセス済みのウェハに対して、SiCl、SF等の反応ガスを用いたRIEを施し、光素子51を基板11から分離する(図3(e))。これによりELO光素子5が形成される。 Subsequently, RIE using a reactive gas such as SiCl 4 , SF 6, etc. is performed on the wafer that has been processed into an element as described above, and the optical element 51 is separated from the substrate 11 (FIG. 3E). Thereby, the ELO optical element 5 is formed.

そして、このELO光素子5を拡張シートリング類のダイアフラム15へ転写し(図3(f))、これを、電極16が形成されている上記マルチコアプロセッサ10のSi基板6、つまりSi−LSI基板6上に、アライナ装置、FC(Flip Chip:フリップチップ)ボンダ装置、押圧プローブ装置等を用いて転写する(図3(g))。   The ELO optical element 5 is transferred to an expansion sheet ring diaphragm 15 (FIG. 3F), and this is transferred to the Si substrate 6 of the multi-core processor 10 on which the electrode 16 is formed, that is, a Si-LSI substrate. Then, the image is transferred onto the upper surface 6 by using an aligner device, an FC (Flip Chip) bonder device, a pressing probe device, or the like (FIG. 3G).

なお、ここまでの光素子5の転写プロセスそのものは公知であり、たとえば”IEEE Photon. Lett., 1991, 3(12), pp.1123-1126”に開示されている。本願発明では、光素子5を光配線4との間で光入出力を行う部位に光I/O部50として転写することを主な特徴としているのであり、転写プロセスは公知のものを採用できる。   The transfer process itself of the optical element 5 so far is known and disclosed in, for example, “IEEE Photon. Lett., 1991, 3 (12), pp. 1123-1126”. The main feature of the present invention is that the optical element 5 is transferred as a light I / O unit 50 to a portion where light input / output is performed with the optical wiring 4, and a known transfer process can be adopted. .

他方、オリジナルな転写プロセスとしては、ELO光素子5とダイアフラム15の間に、UV光照射時に接着強度が低下するような接着剤を塗布して、転写を行い(図3(f))、その後UV光照射装置を用いてUV光を照射することで、ELO光素子5をダイアフラム15より分離し、Si基板6上に転写する(図3(g))。   On the other hand, as an original transfer process, an adhesive is applied between the ELO optical element 5 and the diaphragm 15 so that the adhesive strength decreases when irradiated with UV light, and then transferred (FIG. 3 (f)). By irradiating UV light using a UV light irradiation device, the ELO optical element 5 is separated from the diaphragm 15 and transferred onto the Si substrate 6 (FIG. 3G).

後は、FCボンダ装置、フラッシュアロイ炉、プラズマクリーン装置等を用いて、Si−LSI基板6上のバンプ状の電極16およびELO光素子5の電極52を互いに接着させる(図3(h))。   Thereafter, the bump-like electrode 16 on the Si-LSI substrate 6 and the electrode 52 of the ELO optical element 5 are bonded to each other using an FC bonder device, a flash alloy furnace, a plasma clean device, or the like (FIG. 3 (h)). .

これにより、ELO光素子5の形成およびそのSi−LSI基板6への実装が行われて、上記マルチコアプロセッサ10の光I/O部50が形成されることとなる。   As a result, the ELO optical element 5 is formed and mounted on the Si-LSI substrate 6, and the optical I / O unit 50 of the multi-core processor 10 is formed.

完成後は、SEM(Scanning Electron Microscopy:走査電子顕微鏡)、TEM(Transmission Electron Microscopy:透過電子顕微鏡)等を用いて形態的評価をすればよい。   After completion, morphological evaluation may be performed using SEM (Scanning Electron Microscopy), TEM (Transmission Electron Microscopy), or the like.

ELO光素子5がWDM対応のものである場合は、上記の工程と同様にして、複数の波長λ〜λに対応した発光素子または受光素子をダイアフラム15上に搭載し、波長λ〜λ毎に順次転写を行うことにより、Si−LSI基板6にWDM対応のELO光素子5をヘテロジニアス集積することができる。 When the ELO optical element 5 is compatible with WDM, a light emitting element or a light receiving element corresponding to a plurality of wavelengths λ 1 to λ n is mounted on the diaphragm 15 in the same manner as described above, and the wavelengths λ 1 to by performing sequentially transferred every lambda n, the ELO optical element 5 WDM corresponding to Si-LSI substrate 6 can be heterogeneous integration.

光配線4を構成する光導波路40としてポリマ材を使用する場合には、ポリマ材に薄片化したELO光素子5を埋め込んだ後、このELO光素子5付きの光導波路40とSi−LSI基板6を対向させて実装するプロセス、あるいは、上記のように先にELO光素子5をSi−LSI基板6上に転写した後、光導波路40と対向させて実装するプロセスの両方を考慮できる。いずれのプロセスであっても、光配線4との間で光入出力する部位にELO光素子5を転写した構成となることには変わりない。   In the case where a polymer material is used as the optical waveguide 40 constituting the optical wiring 4, the thinned ELO optical element 5 is embedded in the polymer material, and then the optical waveguide 40 with the ELO optical element 5 and the Si-LSI substrate 6. It is possible to consider both of the process of mounting with facing the optical waveguide 40 or the process of mounting the ELO optical element 5 on the Si-LSI substrate 6 and then mounting it facing the optical waveguide 40 as described above. In any process, the configuration is such that the ELO optical element 5 is transferred to a portion for inputting / outputting light to / from the optical wiring 4.

前者の埋込み形態についてさらに説明すると、たとえば図4および図5に例示したように、光素子5を、光導波路40を構成する支持基板43(図4)やクラッド42(図5)に埋め込んだりすることができる。   The former embedding form will be further described. For example, as illustrated in FIGS. 4 and 5, the optical element 5 is embedded in the support substrate 43 (FIG. 4) or the clad 42 (FIG. 5) constituting the optical waveguide 40. be able to.

図4におけるELO光素子5は、それに設けられた電極52および支持基板43に貫通形成したスルーホール電極431を介して、支持基板43の底部に当接された電気基板9(またはLSI等の半導体素子)に電気的接続されている。図5におけるELO光素子5は、電極52のみがクラッド42の外側に突出して、クラッド42の底部に近接配置された電気基板9(またはLSI等の半導体素子)に電気的接続されている。   The ELO optical element 5 in FIG. 4 has an electric substrate 9 (or a semiconductor such as an LSI) in contact with the bottom of the support substrate 43 through an electrode 52 provided therein and a through-hole electrode 431 formed through the support substrate 43. Device). In the ELO optical element 5 in FIG. 5, only the electrode 52 protrudes outside the clad 42 and is electrically connected to an electric substrate 9 (or a semiconductor element such as an LSI) disposed close to the bottom of the clad 42.

なお図4の形態では、支持基板43がクラッド42と同じポリマ材で形成されており、コア41およびクラッド42とともに光導波路2を一体構成している。無論、支持基板43として、クラッド材とは異なるポリマ材を使用することも可能である。   In the form of FIG. 4, the support substrate 43 is formed of the same polymer material as that of the clad 42, and the optical waveguide 2 is integrally formed with the core 41 and the clad 42. Of course, it is also possible to use a polymer material different from the clad material as the support substrate 43.

ここで、図4の埋込み型の作製プロセスの一例について、図6(a)〜(e)を適宜参酌しながら説明する。   Here, an example of a process for manufacturing the embedded type in FIG. 4 will be described with reference to FIGS. 6A to 6E as appropriate.

まず、図6(a)に例示したように、光導波路40上に、ELOにより薄片化した光素子51およびそれに突出して設けられた電極52を有するELO光素子5を、透光性樹脂53により直接貼り付ける。その接着は、裏面からのUV光照射や加熱等により透光性樹脂53を硬化させて行う。続いて、図6(b)に例示したように、クラッド42と同じポリマ材を用いて、支持基板43を、ELO光素子5を覆い且つクラッド42を支持できる形態にスピンコート等によりコーティングする。次に、図6(c)に例示したように、その支持基板43にスルーホール電極431を形成する。そして、図6(d)に例示したように、これを電気基板9(またはLSI等の半導体素子)上に搭載する。   First, as illustrated in FIG. 6A, an ELO optical element 5 having an optical element 51 thinned out by ELO and an electrode 52 provided so as to protrude on the optical waveguide 40 is formed by a translucent resin 53. Paste directly. The adhesion is performed by curing the translucent resin 53 by UV light irradiation or heating from the back surface. Subsequently, as illustrated in FIG. 6B, using the same polymer material as the clad 42, the support substrate 43 is coated by spin coating or the like so as to cover the ELO optical element 5 and support the clad 42. Next, as illustrated in FIG. 6C, the through-hole electrode 431 is formed on the support substrate 43. Then, as illustrated in FIG. 6D, this is mounted on the electric substrate 9 (or a semiconductor element such as an LSI).

以上によれば、図7にも例示したように、ウェハ状の大面積のSi基板6上における任意の位置に、通常のフォトリソ工程により、1チップから、波長の異なる複数チップまでの搭載を自在に行うことができるため、スケーラブル且つ低コストな実装が可能となる。   According to the above, as illustrated in FIG. 7, mounting from one chip to a plurality of chips having different wavelengths is possible at any position on the wafer-like large-area Si substrate 6 by a normal photolithography process. Therefore, a scalable and low-cost mounting is possible.

また、WDMにも対応可能なことから、機能拡張性を有し、さらにELO光素子5の厚みは通常10μm以下であることから、ELO光素子5の実装後の配線や諸パターン形成等のフォトリソプロセスが可能となる。   In addition, since it is compatible with WDM, it has function expandability, and the thickness of the ELO optical element 5 is usually 10 μm or less. The process becomes possible.

なお、図7における8は変調器であり、外部光源からの光(図中の矢印)を変調して光配線4に入力させる、あるいはオンチップ実装された発光素子からの光を変調して光配線4に入力させる。   7 denotes a modulator, which modulates light from an external light source (arrow in the figure) and inputs it to the optical wiring 4, or modulates light from a light emitting element mounted on-chip to generate light. Input to wiring 4.

[チップ間光伝送に関する実施形態1]
本願発明は、たとえば図8に例示したように、各半導体チップ間の光伝送のために、マルチコアプロセッサ10や外部メモリ100などにおいて、それらを結ぶ光配線4との間で光入出力を行う部位にELO光素子5を転写実装させて、それぞれの光I/O部50を形成することもできる。
[Embodiment 1 regarding optical transmission between chips]
In the present invention, for example, as illustrated in FIG. 8, for optical transmission between semiconductor chips, a part that performs optical input / output with the optical wiring 4 connecting them in the multi-core processor 10, the external memory 100, and the like. It is also possible to transfer and mount the ELO optical element 5 to form the respective optical I / O portions 50.

この場合の各ELO光素子5の実装プロセスについては、上述した図3の実装プロセスを適用でき、光半導体や導波路材料も上述と同じものを用いることができる。   The mounting process of FIG. 3 described above can be applied to the mounting process of each ELO optical element 5 in this case, and the same optical semiconductor and waveguide material as described above can be used.

もちろん、図1のチップ内光伝送の実施形態と図8のチップ間光伝送の実施形態を組み合わすことができることは言うまでもなく、マルチコアプロセッサ10内でのELO光素子5と光配線4による光伝送、ならびに、マルチコアプロセッサ10および外部メモリ100との間のELO光素子5と光配線4による光伝送の両方を可能にした光集積回路を実現できる。   Needless to say, the embodiment of the intra-chip optical transmission in FIG. 1 and the embodiment of the inter-chip optical transmission in FIG. 8 can be combined, and the optical transmission by the ELO optical element 5 and the optical wiring 4 in the multi-core processor 10. In addition, an optical integrated circuit that enables both the ELO optical element 5 and the optical transmission between the multi-core processor 10 and the external memory 100 by the optical wiring 4 can be realized.

[チップ間光伝送に関する実施形態2]
ところで、CPU(マルチコアプロセッサ10)と外部メモリ100間の光伝送については、外部メモリ100へのアクセス速度増大を図るべく、たとえば図9に例示したように、1つの外部メモリ100を複数個の個別のメモリチップ110(#1〜#n)に分割した実施形態を採用できる。
[Embodiment 2 concerning optical transmission between chips]
By the way, for optical transmission between the CPU (multi-core processor 10) and the external memory 100, in order to increase the access speed to the external memory 100, for example, as illustrated in FIG. Embodiments divided into memory chips 110 (# 1 to #n) can be employed.

この場合さらに説明すると、たとえば図9では、複数のメモリチップ110(#1,#2,#3・・・#n)で構成された外部メモリ100が一本の光配線4を介してマルチコアプロセッサ10と光伝送可能に実装された光集積回路200となっており、各メモリチップ110からマルチコアプロセッサ10に送られるべき電気信号を電気的に多重分離(波長λ,λ,λ・・・λ)するマルチプレクサMUX(Multiplexer)における光I/O部50として、また、マルチコアプロセッサ10から各メモリチップ110に送られるべき複数の電気信号を電気的に多重化(波長λ,λ,λ・・・λ)するディマルチプレクサDEMUX(DeMultiplexer)における光I/O部50として、受発光機能を持つELO光素子5が上述した実装プロセスによってヘテロジニアス集積されている。 More specifically, in this case, for example, in FIG. 9, the external memory 100 composed of a plurality of memory chips 110 (# 1, # 2, # 3... #N) is connected to the multi-core processor via one optical wiring 4. 10 and an optical integrated circuit 200 mounted so as to be capable of optical transmission. Electrical signals to be sent from each memory chip 110 to the multi-core processor 10 are electrically demultiplexed (wavelengths λ 1 , λ 2 , λ 3 ... as optical I / O unit 50 in the multiplexer MUX (multiplexer) that · lambda n) to also electrically multiplexing a plurality of electrical signals to be sent from the multi-core processor 10 to the memory chips 110 (wavelength lambda 1, lambda 2 , as an optical I / O unit 50 in the demultiplexer DEMUX (demultiplexer the) for λ 3 ··· λ n) to, the ELO optical device 5 having a light receiving and emitting functions described above It is heterogeneous integrated by instrumentation process.

これにより、ELO光素子5および光配線4によるマルチコアプロセッサ10および外部メモリ100間の高速光伝送が可能になるだけでなく、マルチコアプロセッサ10の無駄なアイドリング時間を低減することが可能となり、計算処理時間を従来の1/3〜1/4に短縮することができる。   As a result, not only high-speed optical transmission between the multi-core processor 10 and the external memory 100 by the ELO optical element 5 and the optical wiring 4 can be performed, but also a wasteful idling time of the multi-core processor 10 can be reduced. The time can be shortened to 1/3 to 1/4 of the conventional time.

また、必要に応じて各光I/O部50のELO光素子5をWDM構成とすることにより、チャンネル当たりのバンド幅の増大を図ることができる。   Further, the bandwidth per channel can be increased by setting the ELO optical element 5 of each optical I / O unit 50 to a WDM configuration as necessary.

[チップ間光伝送に関する実施形態3]
外部メモリ100へのアクセス速度増大には、さらに、たとえば図10に例示した実施形態も採用できる。
[Embodiment 3 regarding optical transmission between chips]
In order to increase the access speed to the external memory 100, for example, the embodiment illustrated in FIG.

まず、外部メモリ100を構成する各メモリチップ110を、複数段および複数列のツリー状に接続配置する(最上段・左端列=#11 〜 最下段・右端列=#mn)。   First, the memory chips 110 constituting the external memory 100 are connected and arranged in a tree form of a plurality of stages and a plurality of columns (the uppermost stage / left end column = # 11 to the lowermost stage / right end column = # mn).

これら各メモリチップ110に、上述した図3の実装プロセスによってWDM対応のELO光素子5をヘテロジニアス集積させて、光I/O部50を設ける。   In each of these memory chips 110, the optical I / O unit 50 is provided by heterogeneously integrating the WDM compatible ELO optical elements 5 by the mounting process shown in FIG.

外部メモリ100の各段に対応するマルチコアプロセッサ10における各光I/O部50も、同様にしてWDM対応のELO光素子5で形成する。   Similarly, each optical I / O unit 50 in the multi-core processor 10 corresponding to each stage of the external memory 100 is also formed by the WDM compatible ELO optical element 5.

そして、メモリチップ110毎に異なる光波長(複数個の波長群でもよい)を割り当てたWDM構成とする。図10において、メモリチップ110の#11〜#mnに波長λ11〜λ1n,λ21〜λ2n・・・λm1〜λmnが割り当てられて、それぞれ担当する波長の受発光を各ELO光素子5が行う。マルチコアプロセッサ10のELO光素子5は、それぞれ担当する各段の波長λ11-1n,λ21〜λ2n・・・λm1〜λmnの受発光を行う。 Then, a WDM configuration in which different optical wavelengths (may be a plurality of wavelength groups) are assigned to each memory chip 110 is adopted. In FIG. 10, wavelengths λ 11 to λ 1n , λ 21 to λ 2n ... Λ m1 to λ mn are assigned to # 11 to #mn of the memory chip 110, and each ELO light receives and emits light of the respective wavelengths. Element 5 performs. ELO optical device 5 of the multi-core processor 10 performs wavelength lambda 11-1N of each stage in charge respectively, lambda 21 and to [lambda] 2n · · · emitting and receiving light λ m1mn.

これにより、各メモリチップ110への並列同時読み出し、つまりマルチスレディングが可能となり、計算処理速度の大幅な向上を実現できる。   Thereby, parallel simultaneous reading to each memory chip 110, that is, multi-threading is possible, and the calculation processing speed can be greatly improved.

チップ内光伝送に関する本願発明の一実施形態を示した平面図である。It is the top view which showed one Embodiment of this invention regarding the optical transmission in a chip | tip. (a)(b)は、各々、ELO光素子の一実施形態を示した断面図である。(A) (b) is sectional drawing which showed one Embodiment of the ELO optical element, respectively. ELO光素子の形成・実装プロセスについて説明するためのである図。The figure for demonstrating the formation and mounting process of an ELO optical element. 光導波路にELO光素子を埋め込んだ一実施形態を示した断面図である。It is sectional drawing which showed one Embodiment which embedded the ELO optical element in the optical waveguide. 光導波路にELO光素子を埋め込んだ一実施形態を示した断面図である。It is sectional drawing which showed one Embodiment which embedded the ELO optical element in the optical waveguide. 埋込み型の作製プロセスについて説明するための図である。It is a figure for demonstrating the manufacturing process of a buried type. チップ内光伝送に関する本願発明について説明するための図である。It is a figure for demonstrating this invention regarding the optical transmission in a chip | tip. チップ間光伝送に関する本願発明の一実施形態を示した平面図である。It is the top view which showed one Embodiment of this invention regarding the optical transmission between chips | tips. チップ間光伝送に関する本願発明の別の一実施形態を示した平面図である。It is the top view which showed another one Embodiment of this invention regarding the optical transmission between chips | tips. チップ間光伝送に関する本願発明のさらに別の一実施形態を示した平面図である。It is the top view which showed another one Embodiment of this invention regarding the optical transmission between chips | tips.

符号の説明Explanation of symbols

1 光集積回路
10 マルチコアプロセッサ
2 プロセッサコア(CPU)
3 キャッシュ
4 光配線
40 光導波路
41 コア
42 クラッド
43 支持基板
431 スルーホール電極
5 ELO光素子
50 光I/O部
51 光素子
52 電極
53 透光性樹脂
6 Si基板(Si−LSI基板)
7 SiO
8 変調器
9 電気基板(またはLSI等の半導体素子)
11 基板
12 エッチストップ層
13 エピ層
14 ワックス剤
15 ダイアフラム
16 電極
100 外部メモリ
110 メモリチップ
200 光集積回路
DESCRIPTION OF SYMBOLS 1 Optical integrated circuit 10 Multi-core processor 2 Processor core (CPU)
DESCRIPTION OF SYMBOLS 3 Cache 4 Optical wiring 40 Optical waveguide 41 Core 42 Clad 43 Support substrate 431 Through-hole electrode 5 ELO optical element 50 Optical I / O part 51 Optical element 52 Electrode 53 Translucent resin 6 Si substrate (Si-LSI substrate)
7 SiO 2 film 8 Modulator 9 Electric substrate (or semiconductor element such as LSI)
DESCRIPTION OF SYMBOLS 11 Substrate 12 Etch stop layer 13 Epi layer 14 Wax agent 15 Diaphragm 16 Electrode 100 External memory 110 Memory chip 200 Optical integrated circuit

Claims (10)

エピタキシャル・リフトオフにより生成された光素子を、光配線との間で光入出力を行う部位に転写することを特徴とする光I/O部作製方法。   An optical I / O portion manufacturing method, wherein an optical element generated by epitaxial lift-off is transferred to a portion where optical input / output is performed with an optical wiring. 複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサ内において、プロセッサコアとキャッシュを結ぶ光配線バスとの間で光入出力を行う部位に、前記光素子を転写することを特徴とする請求項1記載の光I/O部作製方法。   2. A multi-core processor in which a plurality of processor cores and a cache are integrated, wherein the optical element is transferred to a portion where optical input / output is performed between an optical wiring bus connecting the processor core and the cache. The optical I / O part manufacturing method as described. 複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサ内において、プロセッサコア同士を結ぶ光配線バスとの間で光入出力を行う部位に、前記光素子を転写することを特徴とする請求項1記載の光I/O部作製方法。   2. The optical element is transferred to a portion that performs optical input / output with an optical wiring bus that connects the processor cores in a multi-core processor in which a plurality of processor cores and a cache are integrated. Optical I / O part manufacturing method. 複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサにおいて、他の半導体チップを結ぶ光配線との間で光入出力を行う部位に、前記光素子を転写することを特徴とする請求項1記載の光I/O部作製方法。   2. The multi-core processor in which a plurality of processor cores and a cache are integrated, wherein the optical element is transferred to a portion that performs optical input / output with an optical wiring connecting another semiconductor chip. Optical I / O part manufacturing method. 複数のメモリチップで構成されるメモリにおいて、他の半導体チップを結ぶ光配線との間で光入出力を行う部位に、前記光素子を転写することを特徴とする請求項1記載の光I/O部作製方法。   2. The optical I / I according to claim 1, wherein, in a memory constituted by a plurality of memory chips, the optical element is transferred to a portion where optical input / output is performed with an optical wiring connecting another semiconductor chip. O part production method. 複数のプロセッサコアとキャッシュが集積されたマルチコアプロセッサからの電気信号を電気的に多重分離するディマルチプレクサにおける光配線との間で光入出力を行う部位に、前記光素子を転写することを特徴とする請求項1記載の光I/O部作製方法。   The optical element is transferred to a portion that performs optical input / output with an optical wiring in a demultiplexer that electrically demultiplexes electrical signals from a multi-core processor in which a plurality of processor cores and a cache are integrated. The method for producing an optical I / O portion according to claim 1. 複数のメモリチップで構成されるメモリからの複数の電気信号を電気的に多重化するマルチプレクサにおける光配線との間で光入出力を行う部位に、前記光素子を転写することを特徴とする請求項1記載の光I/O部作製方法。   The optical element is transferred to a portion that performs optical input / output with an optical wiring in a multiplexer that electrically multiplexes a plurality of electrical signals from a memory constituted by a plurality of memory chips. Item 2. A method for producing an optical I / O part according to Item 1. 光素子がWDM対応の光素子であることを特徴とする請求項1記載の光I/O部作製方法。   The optical I / O part manufacturing method according to claim 1, wherein the optical element is a WDM compatible optical element. 回路内の光配線との間で光入出力を行う光I/O部が、エピタキシャル・リフトオフにより生成された光素子で構成されていることを特徴とする光集積回路。   An optical integrated circuit, wherein an optical I / O unit for inputting / outputting light to / from an optical wiring in the circuit is composed of an optical element generated by epitaxial lift-off. 他の光集積回路を結ぶ光配線との間で光入出力を行う光I/O部が、エピタキシャル・リフトオフにより生成された光素子で構成されていることを特徴とする光集積回路。
An optical integrated circuit, wherein an optical I / O unit that inputs and outputs light to and from an optical wiring connecting another optical integrated circuit is composed of an optical element generated by epitaxial lift-off.
JP2005364170A 2005-12-19 2005-12-19 Optical I / O part manufacturing method and optical integrated circuit Pending JP2007164110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005364170A JP2007164110A (en) 2005-12-19 2005-12-19 Optical I / O part manufacturing method and optical integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005364170A JP2007164110A (en) 2005-12-19 2005-12-19 Optical I / O part manufacturing method and optical integrated circuit

Publications (1)

Publication Number Publication Date
JP2007164110A true JP2007164110A (en) 2007-06-28

Family

ID=38247026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005364170A Pending JP2007164110A (en) 2005-12-19 2005-12-19 Optical I / O part manufacturing method and optical integrated circuit

Country Status (1)

Country Link
JP (1) JP2007164110A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501238A (en) * 2007-10-23 2011-01-06 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. Optical wiring for computer system devices
JP2011248362A (en) * 2010-05-24 2011-12-08 National Central Univ Optical transmission module
WO2012002045A1 (en) * 2010-07-01 2012-01-05 株式会社Qdレーザ Semiconductor device and method for manufacturing same, integrated substrate, optical module and optical communication device
JP5257710B2 (en) * 2008-02-27 2013-08-07 日本電気株式会社 Optical integrated circuit device
JP2022518001A (en) * 2019-01-11 2022-03-11 アドバンスド マイクロ ファウンドリー ピーティーイー.リミテッド Ultra-thin integrated chip and its manufacturing method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077148A (en) * 1993-03-19 1995-01-10 Akzo Nobel Nv Method for integrating semiconductor device with polymeric optical waveguide device and electro-optical device having integrated structure thus obtained
JP2000114581A (en) * 1998-10-09 2000-04-21 Fujitsu Ltd Multilayer optoelectronic substrate with electrical and optical interconnections and method of manufacturing the same
JP2001274528A (en) * 2000-01-21 2001-10-05 Fujitsu Ltd Method of transferring thin film devices between substrates
JP2003131081A (en) * 2001-10-23 2003-05-08 Canon Inc Semiconductor device, photoelectric fusion substrate, method of manufacturing them, and electronic equipment using the same
JP2004069797A (en) * 2002-08-02 2004-03-04 Canon Inc Optical waveguide device, photoelectric fusion substrate, and electronic device using the same
JP2004191390A (en) * 2002-12-06 2004-07-08 Seiko Epson Corp In-chip optical interconnection circuit, electro-optical device and electronic equipment
JP2004191391A (en) * 2002-12-06 2004-07-08 Seiko Epson Corp Wavelength multiplexing optical interconnection circuit between chips, electro-optical device and electronic equipment
JP2004191392A (en) * 2002-12-06 2004-07-08 Seiko Epson Corp Optical interconnection circuit, electro-optical device and electronic equipment in wavelength multiplexing chip
JP2004264505A (en) * 2003-02-28 2004-09-24 Seiko Epson Corp Optical fiber transceiver module, method of manufacturing optical fiber transceiver module, and electronic device
JP2004294857A (en) * 2003-03-27 2004-10-21 Fujitsu Ltd Optical coupler and optical element built-in substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077148A (en) * 1993-03-19 1995-01-10 Akzo Nobel Nv Method for integrating semiconductor device with polymeric optical waveguide device and electro-optical device having integrated structure thus obtained
JP2000114581A (en) * 1998-10-09 2000-04-21 Fujitsu Ltd Multilayer optoelectronic substrate with electrical and optical interconnections and method of manufacturing the same
JP2001274528A (en) * 2000-01-21 2001-10-05 Fujitsu Ltd Method of transferring thin film devices between substrates
JP2003131081A (en) * 2001-10-23 2003-05-08 Canon Inc Semiconductor device, photoelectric fusion substrate, method of manufacturing them, and electronic equipment using the same
JP2004069797A (en) * 2002-08-02 2004-03-04 Canon Inc Optical waveguide device, photoelectric fusion substrate, and electronic device using the same
JP2004191390A (en) * 2002-12-06 2004-07-08 Seiko Epson Corp In-chip optical interconnection circuit, electro-optical device and electronic equipment
JP2004191391A (en) * 2002-12-06 2004-07-08 Seiko Epson Corp Wavelength multiplexing optical interconnection circuit between chips, electro-optical device and electronic equipment
JP2004191392A (en) * 2002-12-06 2004-07-08 Seiko Epson Corp Optical interconnection circuit, electro-optical device and electronic equipment in wavelength multiplexing chip
JP2004264505A (en) * 2003-02-28 2004-09-24 Seiko Epson Corp Optical fiber transceiver module, method of manufacturing optical fiber transceiver module, and electronic device
JP2004294857A (en) * 2003-03-27 2004-10-21 Fujitsu Ltd Optical coupler and optical element built-in substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501238A (en) * 2007-10-23 2011-01-06 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. Optical wiring for computer system devices
JP5257710B2 (en) * 2008-02-27 2013-08-07 日本電気株式会社 Optical integrated circuit device
JP2011248362A (en) * 2010-05-24 2011-12-08 National Central Univ Optical transmission module
US8666204B2 (en) 2010-05-24 2014-03-04 National Central University Optical transmission module
WO2012002045A1 (en) * 2010-07-01 2012-01-05 株式会社Qdレーザ Semiconductor device and method for manufacturing same, integrated substrate, optical module and optical communication device
JP2022518001A (en) * 2019-01-11 2022-03-11 アドバンスド マイクロ ファウンドリー ピーティーイー.リミテッド Ultra-thin integrated chip and its manufacturing method
JP7761487B2 (en) 2019-01-11 2025-10-28 アドバンスド マイクロ ファウンドリー ピーティーイー.リミテッド Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US9772447B2 (en) Method for realizing heterogeneous III-V silicon photonic integrated circuits
US20240361546A1 (en) Integrated circuit device manufacturing method
CN110196474B (en) Photonic integrated circuit package and method of manufacturing the same
CN105047735B (en) Tensile strained semiconductor photon emission and detection devices and integrated photonics system
EP2141525B1 (en) CMOS compatible integrated dielectric optical waveguide coupler and fabrication
US9620489B2 (en) Integrated multi-chip module optical interconnect platform
US10042115B2 (en) Electro-optic device with multiple photonic layers and related methods
CN112687672B (en) Silicon-based photoelectron heterogeneous integrated interconnection module
JP2019078795A (en) Photoelectric integrated semiconductor module and method for manufacturing the same
WO2025060341A1 (en) Photoelectric integrated semiconductor packaging structure and preparation method therefor
WO2025060340A1 (en) Photoelectric integrated semiconductor packaging structure and manufacturing method therefor
US12210197B2 (en) High efficiency vertical grating coupler for flip-chip application
JP2007164110A (en) Optical I / O part manufacturing method and optical integrated circuit
CN116184566B (en) Semiconductor packaging structure, information transmission method, manufacturing method and optical interconnection equipment
US11892678B2 (en) Photonic device and method of making same
CN101996947B (en) Method for integrating silicon-based photoelectric device
JP6033770B2 (en) Nanotube electro-optical component, optoelectronic or optical link based hybrid integrated circuit incorporating the component, and fabrication method
US20250258338A1 (en) Optical device and method of manufacture
JP2007019133A (en) PHOTOELECTRIC CONVERSION DEVICE, ITS MANUFACTURING METHOD, AND OPTICAL INFORMATION PROCESSING DEVICE
CN112736073A (en) Silicon-based optical computation heterogeneous integrated module
TWI838144B (en) Packaging structure and manufacturing method thereof, as well as photonic integrated circuit chip
US20250306405A1 (en) Silicon photonic integrated circuits with enhanced thermal isolation of heater elements
US20250105053A1 (en) Selective transfer of optical and opto-electronic components
JP2004029359A (en) Optical waveguide structure and method of manufacturing the same
Ramachandra Packaging Photonics for AI/ML Systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828