[go: up one dir, main page]

JP2007148128A - Pixel circuit - Google Patents

Pixel circuit Download PDF

Info

Publication number
JP2007148128A
JP2007148128A JP2005344206A JP2005344206A JP2007148128A JP 2007148128 A JP2007148128 A JP 2007148128A JP 2005344206 A JP2005344206 A JP 2005344206A JP 2005344206 A JP2005344206 A JP 2005344206A JP 2007148128 A JP2007148128 A JP 2007148128A
Authority
JP
Japan
Prior art keywords
drive transistor
transistor
voltage
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005344206A
Other languages
Japanese (ja)
Inventor
Katsuhide Uchino
勝秀 内野
Junichi Yamashita
淳一 山下
Tetsuo Yamamoto
哲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005344206A priority Critical patent/JP2007148128A/en
Publication of JP2007148128A publication Critical patent/JP2007148128A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を備えた画素回路の簡素化及び合理化を図る。
【解決手段】ドライブトランジスタT5のゲートGとソースS間に画素容量C1が接続され、ソースSとカソード電位Vcat間に発光素子ELが接続され、ゲートGと信号線SLとの間にサンプリングトランジスタT1が接続され、ドレインDと電源Vccとの間にスイッチングトランジスタT4が接続され、ソースSと信号線SLとの間に別のスイッチングトランジスタT2が接続されている。二つのスイッチングトランジスタT2,T4は、映像信号Vsigが画素容量C1にサンプリングされる前に動作し、ドライブトランジスタT5の閾電圧を検出して画素容量C1に書き込み、以って出力電流の閾電圧に対する依存性を補正する。
【選択図】図14
A pixel circuit having a function of canceling variations in threshold voltages of drive transistors is simplified and rationalized.
A pixel capacitor C1 is connected between a gate G and a source S of a drive transistor T5, a light emitting element EL is connected between the source S and a cathode potential Vcat, and a sampling transistor T1 is connected between the gate G and a signal line SL. Are connected, a switching transistor T4 is connected between the drain D and the power supply Vcc, and another switching transistor T2 is connected between the source S and the signal line SL. The two switching transistors T2 and T4 operate before the video signal Vsig is sampled to the pixel capacitor C1, detect the threshold voltage of the drive transistor T5 and write it to the pixel capacitor C1, and thus with respect to the threshold voltage of the output current. Correct dependencies.
[Selection] Figure 14

Description

本発明は、アクティブマトリクス型表示装置の画素を構成する発光素子を電流駆動する画素回路に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ELなどの発光素子に通電する電流量を制御する技術に関する。さらに詳しくは、発光素子を駆動する絶縁ゲート型電界効果トランジスタの閾電圧の補正技術に関する。   The present invention relates to a pixel circuit that current-drives light-emitting elements constituting pixels of an active matrix display device. More specifically, the present invention relates to a technique for controlling the amount of current supplied to a light emitting element such as an organic EL by an insulated gate field effect transistor provided in each pixel circuit. More particularly, the present invention relates to a technique for correcting a threshold voltage of an insulated gate field effect transistor that drives a light emitting element.

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。   In an image display device such as a liquid crystal display, an image is displayed by arranging a large number of liquid crystal pixels in a matrix and controlling the transmission intensity or reflection intensity of incident light for each pixel in accordance with image information to be displayed. This also applies to an organic EL display using an organic EL element as a pixel, but unlike a liquid crystal pixel, the organic EL element is a self-luminous element. Therefore, the organic EL display has advantages such as higher image visibility than the liquid crystal display, no backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough, and is greatly different from a voltage control type such as a liquid crystal display in that it is a so-called current control type.

有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682
In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor or TFT) provided in the pixel circuit, and is described in the following patent documents.
JP 2003-255856 A JP 2003-271095 A JP 2004-133240 A JP 2004-029791 A JP 2004-093682 A

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。   A conventional pixel circuit is arranged at a portion where a row scanning line for supplying a control signal and a column signal line for supplying a video signal intersect, and includes at least a sampling transistor, a capacitor, a drive transistor, and a light emitting element. . The sampling transistor conducts in response to the control signal supplied from the scanning line and samples the video signal supplied from the signal line. The capacitor unit holds an input voltage corresponding to the sampled video signal. The drive transistor supplies an output current during a predetermined light emission period in accordance with the input voltage held in the capacitor unit. In general, the output current depends on the carrier mobility and threshold voltage of the channel region of the drive transistor. The light emitting element emits light with luminance according to the video signal by the output current supplied from the drive transistor.

ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。   The drive transistor receives the input voltage held in the capacitor portion at the gate, causes an output current to flow between the source and the drain, and energizes the light emitting element. In general, the light emission luminance of a light emitting element is proportional to the amount of current applied. Further, the output current supply amount of the drive transistor is controlled by the gate voltage, that is, the input voltage written in the capacitor. The conventional pixel circuit controls the amount of current supplied to the light emitting element by changing the input voltage applied to the gate of the drive transistor in accordance with the input video signal.

ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Here, the operating characteristic of the drive transistor is expressed by the following Equation 1.
Ids = (1/2) μ (W / L) Cox (Vgs−Vth) 2 Formula 1
In the transistor characteristic formula 1, Ids represents a drain current flowing between the source and the drain, and is an output current supplied to the light emitting element in the pixel circuit. Vgs represents a gate voltage applied to the gate with reference to the source, and is the above-described input voltage in the pixel circuit. Vth is the threshold voltage of the transistor. Μ represents the mobility of the semiconductor thin film constituting the channel of the transistor. In addition, W represents the channel width, L represents the channel length, and Cox represents the gate capacitance. As is apparent from the transistor characteristic equation 1, when the thin film transistor operates in the saturation region, if the gate voltage Vgs increases beyond the threshold voltage Vth, the thin film transistor is turned on and the drain current Ids flows. In principle, as shown in the above transistor characteristic equation 1, if the gate voltage Vgs is constant, the same amount of drain current Ids is always supplied to the light emitting element. Therefore, if video signals of the same level are supplied to all the pixels constituting the screen, all the pixels should emit light with the same luminance, and the uniformity of the screen should be obtained.

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。   However, in reality, thin film transistors (TFTs) composed of semiconductor thin films such as polysilicon have variations in individual device characteristics. In particular, the threshold voltage Vth is not constant and varies from pixel to pixel. As apparent from the transistor characteristic equation 1 described above, if the threshold voltage Vth of each drive transistor varies, even if the gate voltage Vgs is constant, the drain current Ids varies and the luminance varies from pixel to pixel. , Damage the screen uniformity. Conventionally, a pixel circuit incorporating a function for canceling variations in threshold voltages of drive transistors has been developed, and is disclosed in, for example, Patent Document 3 described above.

しかしながら、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能(閾電圧補正機能)を組み込んだ画素回路は、素子数が多くなり回路の複雑化を招いていた。画素回路を構成するトランジスタの個数が多くなると、これに伴って各トランジスタを制御する走査線(ゲートライン)や電源ラインの本数が増える。画素回路に対してゲートラインや電源ラインの占める割合が多くなり、パネルの高精細化を難しくしている。またゲートラインや電源ラインの本数が多いとその分配線間のクロスオーバーが増え、パネルの製造歩留りの悪化を招くという課題がある。   However, a pixel circuit incorporating a function (threshold voltage correction function) for canceling the variation in threshold voltage of the drive transistor has increased the number of elements, resulting in a complicated circuit. As the number of transistors constituting the pixel circuit increases, the number of scanning lines (gate lines) and power supply lines for controlling the transistors increases accordingly. The ratio of the gate lines and power supply lines to the pixel circuit increases, making it difficult to achieve high definition panels. In addition, when the number of gate lines and power supply lines is large, there is a problem that the crossover between wirings increases correspondingly and the manufacturing yield of the panel is deteriorated.

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧のばらつきをキャンセルする機能を備えた画素回路の簡素化及び合理化を図ることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースと信号線との間に別のスイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする。   In view of the above-described problems of the conventional technology, an object of the present invention is to simplify and rationalize a pixel circuit having a function of canceling a variation in threshold voltage of a drive transistor. In order to achieve this purpose, the following measures were taken. That is, the present invention is a pixel circuit which is arranged at a portion where a signal line and a required number of scanning lines intersect, and includes a light emitting element and a drive transistor for driving the light emitting element, and a pixel capacitance between the gate and source of the drive transistor. Is connected, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, the sampling transistor is connected between the gate of the drive transistor and the signal line, and the drain of the drive transistor and the power supply A switching transistor is connected between them, and another switching transistor is connected between the source of the drive transistor and the signal line, and the sampling transistor conducts in the horizontal scanning period and is supplied from the signal line. A signal is sampled into the pixel capacitor, and the pixel capacitor An input voltage is applied to the gate of the drive transistor in response to the received video signal, the drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current is a threshold voltage of the drive transistor. The light emitting element emits light with a luminance corresponding to the video signal by an output current supplied from the drive transistor, and the two switching transistors have the video signal in the pixel capacitance. It operates before being sampled, and detects the threshold voltage of the drive transistor and writes it to the pixel capacitor, thereby correcting the dependency of the output current on the threshold voltage.

具体的に前記信号線は、映像信号を表す信号電圧と、第1のレベルに固定された第1固定電圧と、第2のレベルに固定された第2固定電圧とを切り替えて供給する。この場合前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第1固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第2固定電圧は閾電圧を補正する前の準備段階で、ドライブトランジスタのソースに与えられる。又前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む。   Specifically, the signal line switches and supplies a signal voltage representing a video signal, a first fixed voltage fixed at a first level, and a second fixed voltage fixed at a second level. In this case, the signal voltage is applied to the gate of the drive transistor when sampling the video signal, the first fixed voltage is applied to the gate of the drive transistor when correcting the threshold voltage, and the second fixed voltage is corrected to the threshold voltage. It is given to the source of the drive transistor in a preparatory stage before starting. The two switching transistors operate during the horizontal scanning period, detect the threshold voltage of the drive transistor, and write it into the pixel capacitor.

又本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースとゲートとの間に別のスイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする。   According to another aspect of the present invention, there is provided a pixel circuit including a light emitting element and a drive transistor for driving the signal line, which is disposed at a portion where a signal line and a required number of scanning lines intersect, and a pixel capacitance between the gate and the source of the drive transistor. Is connected, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, the sampling transistor is connected between the gate of the drive transistor and the signal line, and the drain of the drive transistor and the power supply A switching transistor is connected between them, and another switching transistor is connected between the source and gate of the drive transistor, and the sampling transistor conducts during a horizontal scanning period and is supplied from the signal line. Is sampled into the pixel capacitance, and the pixel capacitance is An input voltage is applied to the gate of the drive transistor in accordance with the received video signal, the drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current is a threshold voltage of the drive transistor. The light emitting element emits light with a luminance corresponding to the video signal by an output current supplied from the drive transistor, and the two switching transistors have the video signal in the pixel capacitance. It operates before being sampled, and detects the threshold voltage of the drive transistor and writes it to the pixel capacitor, thereby correcting the dependency of the output current on the threshold voltage.

具体的に前記信号線は、映像信号を表す信号電圧と、第1のレベルに固定された第1固定電圧と、第2のレベルに固定された第2固定電圧とを切り替えて供給する。この場合前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第1固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第2固定電圧は閾電圧を補正する前の準備段階で、該ドライブトランジスタのソースに与えられる。又前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む。   Specifically, the signal line switches and supplies a signal voltage representing a video signal, a first fixed voltage fixed at a first level, and a second fixed voltage fixed at a second level. In this case, the signal voltage is applied to the gate of the drive transistor when sampling the video signal, the first fixed voltage is applied to the gate of the drive transistor when correcting the threshold voltage, and the second fixed voltage is corrected to the threshold voltage. It is given to the source of the drive transistor in a preparatory stage before starting. The two switching transistors operate during the horizontal scanning period, detect the threshold voltage of the drive transistor, and write it into the pixel capacitor.

更に本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと可変電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのゲートと固定電源との間に別のスイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする。   Furthermore, the present invention is a pixel circuit which is arranged at a portion where a signal line and a required number of scanning lines intersect, and includes a light emitting element and a drive transistor for driving the light emitting element, and a pixel capacitance between the gate and the source of the drive transistor. Is connected, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, the sampling transistor is connected between the gate of the drive transistor and the signal line, the drain of the drive transistor and the variable power supply A switching transistor is connected between the gate of the drive transistor and a fixed power supply, and the sampling transistor is supplied from the signal line in a horizontal scanning period. A video signal is sampled into the pixel capacity, and the pixel capacity is An input voltage is applied to the gate of the drive transistor according to the ringed video signal, and the drive transistor supplies an output current according to the input voltage to the light emitting element, and the output current is a threshold of the drive transistor. The light emitting element emits light with a luminance corresponding to the video signal by an output current supplied from the drive transistor, and the two switching transistors have the video signal having the pixel capacitance. The threshold voltage of the drive transistor is detected and written to the pixel capacitor, thereby correcting the dependency of the output current on the threshold voltage.

具体的に前記可変電源は高電圧と低電圧の二値をとることでドライブトランジスタのゲートとソース間の電圧をその閾電圧以上とし、該高電圧の印加で閾電圧の補正を開始し、ドライブトランジスタと該可変電源との間に接続されている前記スイッチングトランジスタのオフで閾電圧の補正を終了する。又前記二つのスイッチングトランジスタは、一水平走査期間より長い時間幅で動作して該ドライブトランジスタの閾電圧を該画素容量に書き込むことができる。又前記発光素子の発光を終了する際に、前記ドライブトランジスタのゲートと前記固定電源との間に接続されている一方のスイッチングトランジスタをオンし、且つ前記ドライブトランジスタのドレインと前記可変電源との間に接続されている他方のスイッチングトランジスタをオフすることで、前記ドライブトランジスタに負バイアスをかける。この場合、前記ドライブトランジスタにかける負バイアスは、ドライブトランジスタの閾電圧の変動を抑制する。又前記固定電源は、その電源電圧が該発光素子のカソードに印加されるカソード電圧と該発光素子の閾電圧の和よりも小さく設定されている。   Specifically, the variable power supply takes a binary value of a high voltage and a low voltage so that the voltage between the gate and the source of the drive transistor exceeds the threshold voltage, and correction of the threshold voltage is started by applying the high voltage. The threshold voltage correction is terminated when the switching transistor connected between the transistor and the variable power supply is turned off. Further, the two switching transistors operate with a time width longer than one horizontal scanning period, and the threshold voltage of the drive transistor can be written into the pixel capacitor. Further, when the light emission of the light emitting element is finished, one switching transistor connected between the gate of the drive transistor and the fixed power source is turned on, and between the drain of the drive transistor and the variable power source. By turning off the other switching transistor connected to, a negative bias is applied to the drive transistor. In this case, the negative bias applied to the drive transistor suppresses fluctuations in the threshold voltage of the drive transistor. The fixed power supply is set such that its power supply voltage is smaller than the sum of the cathode voltage applied to the cathode of the light emitting element and the threshold voltage of the light emitting element.

加えて本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと固定電源との間に第1スイッチングトランジスタが接続され、該ドライブトランジスタのゲートと可変電源との間に第2スイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記第1スイッチングトランジスタ及び第2スイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む補正動作を行い、以って該出力電流の閾電圧に対する依存性を補正し、前記可変電源は、該補正動作の前にその電源電圧を切り替え、前記第2スイッチングトランジスタを介して前記ドライブトランジスタのゲート電圧を高電圧から低電圧に変化させ、この電圧変化を前記ドライブトランジスタのソース電圧にカップリングさせる事で、該補正動作に入る前の準備動作を行うことを特徴とする画。   In addition, the present invention provides a pixel circuit including a light emitting element and a drive transistor for driving the signal line, which is arranged at a portion where a signal line and a required number of scanning lines intersect, and the pixel between the gate and the source of the drive transistor. A capacitor is connected, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, a sampling transistor is connected between the gate of the drive transistor and a signal line, the drain of the drive transistor and the fixed power supply A first switching transistor is connected between the gate of the drive transistor and a variable power supply, and the sampling transistor is turned on during the horizontal scanning period from the signal line. Sampling the supplied video signal into the pixel capacity, An input voltage is applied to the gate of the drive transistor in accordance with the sampled video signal, the drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current is a threshold of the drive transistor. The light emitting element emits light with a luminance according to the video signal by an output current supplied from the drive transistor, and the first switching transistor and the second switching transistor have the video Before the signal is sampled in the pixel capacitor, a correction operation is performed to detect the threshold voltage of the drive transistor and write to the pixel capacitor, thereby correcting the dependency of the output current on the threshold voltage, and changing the variable The power supply switches its power supply voltage before the correction operation and passes through the second switching transistor. The gate voltage of the drive transistor is changed from high voltage to low voltage, with the voltage change that is coupled to a source voltage of the drive transistor, the field which is characterized in that the preparation operation prior to entering the correction operation.

具体的には該準備動作の結果、カップリング後は前記ドライブトランジスタのゲートとソース間の電圧が前記ドライブトランジスタの閾電圧よりも大きくなり、且つ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定される。又前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、前記第1スイッチングトランジスタは該出力電流のキャリア移動度に対する依存性を打ち消すために該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する移動度補正動作を行う。この場合、該移動度補正動作を正確に行う為に、あらかじめ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定される。   Specifically, as a result of the preparatory operation, after coupling, the voltage between the gate and the source of the drive transistor becomes larger than the threshold voltage of the drive transistor, and the source potential of the drive transistor is the operating point of the light emitting element. Is set to be less than In addition, the drive transistor has a dependency on the carrier mobility in addition to the threshold voltage of the channel region, and the first switching transistor cancels the dependency of the output current on the carrier mobility. A mobility correction operation that operates during a part of the horizontal scanning period, extracts an output current from the drive transistor while the video signal is sampled, and negatively feeds back the output current to the pixel capacitor to correct the input voltage I do. In this case, in order to accurately perform the mobility correction operation, the source potential of the drive transistor is set in advance to be lower than the operating point of the light emitting element.

本発明によれば、画素回路は発光素子を駆動するドライブトランジスタと画素容量に映像信号をサンプリングするサンプリングトランジスタの他に、2個のスイッチングトランジスタを含んでいる。本発明では、映像信号を画素容量にサンプリングする前に、これら2個のスイッチングトランジスタをオンオフ制御してドライブトランジスタの閾電圧補正を行っている。即ちドライブトランジスタの閾電圧を検出して画素容量に書き込み、以って出力電流の閾電圧に対する依存性を補正している。閾電圧補正機能を備えた本発明の画素回路は、ドライブトランジスタとサンプリングトランジスタの他に2個のスイッチングトランジスタを追加し、合計4個のトランジスタで構成されている。この様に画素回路の構成を簡素化及び合理化することで、各トランジスタを制御するゲートラインや電源ラインの本数を削減することが可能である。これら配線本数の削減によりパネルの高精細化及び高歩留り化を達成できる。   According to the present invention, the pixel circuit includes two switching transistors in addition to the drive transistor that drives the light emitting element and the sampling transistor that samples the video signal in the pixel capacitor. In the present invention, before the video signal is sampled into the pixel capacitance, the threshold voltage of the drive transistor is corrected by turning on and off these two switching transistors. That is, the threshold voltage of the drive transistor is detected and written to the pixel capacitance, thereby correcting the dependency of the output current on the threshold voltage. The pixel circuit of the present invention having a threshold voltage correction function is composed of a total of four transistors by adding two switching transistors in addition to the drive transistor and the sampling transistor. In this way, by simplifying and rationalizing the configuration of the pixel circuit, it is possible to reduce the number of gate lines and power supply lines that control each transistor. By reducing the number of wires, it is possible to achieve high definition and high yield of the panel.

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにするため、図1を参照して基本的なアクティブマトリクス型表示装置の構成を説明する。図示する様にこの表示装置は、画素アレイ1と水平セレクタ3とライトスキャナ4とで構成されている。画素アレイ1は1枚のパネルに集積形成される。水平セレクタ3とライトスキャナ4はパネルに内蔵される場合と外付けされる場合とがある。画素アレイ1は行状に配列した走査線WSと列状に配列した信号線SLと両者の交差部に配された画素回路2とで構成されている。走査線WSはライトスキャナ4に接続されており、順次制御信号を出力して、画素回路2を行単位で順次選択する。水平セレクタ3は各信号線SLに接続されており、選択された画素回路2に映像信号を書き込む。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, in order to clarify the background of the present invention, the basic configuration of an active matrix display device will be described with reference to FIG. As shown in the figure, this display device includes a pixel array 1, a horizontal selector 3, and a write scanner 4. The pixel array 1 is integrally formed on one panel. The horizontal selector 3 and the light scanner 4 may be built in the panel or may be externally attached. The pixel array 1 is composed of scanning lines WS arranged in rows, signal lines SL arranged in columns, and pixel circuits 2 arranged at the intersection of the two. The scanning lines WS are connected to the write scanner 4 and sequentially output control signals to sequentially select the pixel circuits 2 in units of rows. The horizontal selector 3 is connected to each signal line SL, and writes a video signal to the selected pixel circuit 2.

図2は、図1に示した画素回路2の一例を示す回路図である。この画素回路2は最も単純な構成を有しており、2個のトランジスタT1,T5と1個の画素容量C1と1個の発光素子ELとで構成されている。サンプリングトランジスタT1はNチャネル型の薄膜トランジスタである。ドライブトランジスタT5はPチャネル型の薄膜トランジスタである。画素容量C1は薄膜容量である。発光素子ELは例えば有機EL薄膜を発光層とする2端子素子(ダイオード)である。これらの素子T1,T5,C1,ELはパネルを構成する絶縁基板の上に集積形成される。   FIG. 2 is a circuit diagram showing an example of the pixel circuit 2 shown in FIG. The pixel circuit 2 has the simplest configuration, and includes two transistors T1 and T5, one pixel capacitor C1, and one light emitting element EL. The sampling transistor T1 is an N-channel thin film transistor. The drive transistor T5 is a P-channel type thin film transistor. The pixel capacitor C1 is a thin film capacitor. The light emitting element EL is, for example, a two-terminal element (diode) having an organic EL thin film as a light emitting layer. These elements T1, T5, C1, and EL are integrally formed on an insulating substrate constituting the panel.

サンプリングトランジスタT1は信号線SLとドライブトランジスタT5のゲートとの間に接続されている。サンプリングトランジスタT1のゲートは走査線WSを介してライトスキャナ4に接続されている。ドライブトランジスタT5のゲートには、画素容量C1が接続されている。ドライブトランジスタT5のソースは電源Vccに接続されている。ドライブトランジスタT5のドレインは発光素子ELのアノードに接続されている。発光素子ELのカソードは接地されている。   The sampling transistor T1 is connected between the signal line SL and the gate of the drive transistor T5. The gate of the sampling transistor T1 is connected to the write scanner 4 through the scanning line WS. A pixel capacitor C1 is connected to the gate of the drive transistor T5. The source of the drive transistor T5 is connected to the power supply Vcc. The drain of the drive transistor T5 is connected to the anode of the light emitting element EL. The cathode of the light emitting element EL is grounded.

サンプリングトランジスタT1は水平走査期間になるとライトスキャナ4から制御信号が印加され、導通状態になる。これによりサンプリングトランジスタT1は水平セレクタ3から信号線SLに供給された映像信号をサンプリングし、画素容量C1に書き込む。ドライブトランジスタT5は画素容量C1に書き込まれた映像信号に応じてドレイン電流Idsを発光素子ELに供給する。これにより、発光素子ELは映像信号に応じた輝度で発光する。   In the horizontal scanning period, the sampling transistor T1 is applied with a control signal from the write scanner 4 and becomes conductive. As a result, the sampling transistor T1 samples the video signal supplied from the horizontal selector 3 to the signal line SL and writes it to the pixel capacitor C1. The drive transistor T5 supplies the drain current Ids to the light emitting element EL according to the video signal written in the pixel capacitor C1. As a result, the light emitting element EL emits light with a luminance corresponding to the video signal.

図2に示した方式では、ドライブトランジスタのゲート印加電圧Vgsを映像信号に応じて変化させることで、発光素子ELに流れる出力電流Idsをコントロールしている。本例ではPチャネル型のサンプリングトランジスタT5のソースは電源Vccに接続されており、常に飽和領域で動作するように設計されているので、前述の式1にしたがって動作する定電流源となる。即ちこのPチャネル型のドライブトランジスタT5は、発光素子EL側に接続されたドレインの電位に依存することなく、常にゲートとソース間の電圧Vgsに従って一定の出力電流Idsを発光素子ELに供給できる。   In the method shown in FIG. 2, the output current Ids flowing through the light emitting element EL is controlled by changing the gate application voltage Vgs of the drive transistor in accordance with the video signal. In this example, the source of the P-channel type sampling transistor T5 is connected to the power source Vcc and is designed to always operate in the saturation region, so that it becomes a constant current source that operates according to the above-described equation 1. That is, the P-channel drive transistor T5 can always supply a constant output current Ids to the light emitting element EL according to the voltage Vgs between the gate and the source without depending on the potential of the drain connected to the light emitting element EL side.

図3は、発光素子ELのI−V特性を示すグラフである。有機EL素子などによって代表される発光素子は、I−V特性が経時的に変化する傾向があり、実線が初期状態を表す一方点線が経時変化後のI−V特性を表している。グラフで電圧Vはアノード電圧である。図2と対応させると、このアノード電圧VはドライブトランジスタT5のドレイン電圧となっている。一方電流Iは、ドライブトランジスタT5から供給される出力電流Idsである。前述したように、図2の画素回路2はドライブトランジスタT5がドレイン電圧に依存することなく、常に一定の出力電流Idsを発光素子ELに供給できる。したがって発光素子ELのI−V特性が経時的に変化しても、この影響を受けることなく定電流を供給することが可能である。したがって、発光素子ELには輝度の変化が生じにない。   FIG. 3 is a graph showing the IV characteristics of the light emitting element EL. A light-emitting element typified by an organic EL element or the like has a tendency that an IV characteristic changes with time, and a solid line indicates an initial state while a dotted line indicates an IV characteristic after change with time. In the graph, the voltage V is an anode voltage. Corresponding to FIG. 2, the anode voltage V is the drain voltage of the drive transistor T5. On the other hand, the current I is the output current Ids supplied from the drive transistor T5. As described above, the pixel circuit 2 in FIG. 2 can always supply a constant output current Ids to the light emitting element EL without the drive transistor T5 depending on the drain voltage. Therefore, even if the IV characteristic of the light emitting element EL changes with time, it is possible to supply a constant current without being affected by this. Therefore, no change in luminance occurs in the light emitting element EL.

図4は、従来の画素回路2の他の例を示す回路図である。理解を容易にするため、図2に示した先の従来例と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタT5がPチャネル型ではなくNチャネル型となっていることである。この場合、ドライブトランジスタT5のソース側が発光素子ELのアノード側と接続することになる。したがってソース電位が発光素子ELのI−V特性の経時変化に影響を受けて変動することになる。発光素子の経時変化と共にゲート/ソース間電圧Vgsが変化してしまう。これにより発光素子ELに流れる出力電流Idsの量が変化し、発光輝度が変わってしまう。これに加え、ドライブトランジスタT5は個々の画素回路毎に閾電圧Vthがばらついている。したがって、前述の式1に示すように、ドレイン電流IdsはVgsやVthの変動によってばらつきが生じ、発光輝度が画素毎に変化してしまう。   FIG. 4 is a circuit diagram showing another example of the conventional pixel circuit 2. In order to facilitate understanding, parts corresponding to those of the prior art shown in FIG. The difference is that the drive transistor T5 is not an P-channel type but an N-channel type. In this case, the source side of the drive transistor T5 is connected to the anode side of the light emitting element EL. Therefore, the source potential is affected by the change over time of the IV characteristic of the light emitting element EL and fluctuates. The gate / source voltage Vgs changes with time of the light emitting element. As a result, the amount of output current Ids flowing through the light emitting element EL changes, and the light emission luminance changes. In addition, the threshold voltage Vth varies for each pixel circuit in the drive transistor T5. Therefore, as shown in Equation 1 above, the drain current Ids varies due to variations in Vgs and Vth, and the light emission luminance changes from pixel to pixel.

発光素子ELの経時劣化やドライブトランジスタT5の特性ばらつきに対処する画素回路として、例えば図5に示す参考例が先行開発されている。理解を容易にするため、図5に示した参考例は、図4に示した従来例と対応する参照番号を付してある。図示する様に本表示装置は、画素アレイ1と水平セレクタ3とライトスキャナ4とドライブスキャナ5と補正用スキャナ7と第2補正用スキャナ8とで構成されている。画素アレイ1はマトリクス状に配された画素回路2を含んでいる。図示を簡略化するため、1個の画素回路2を表してある。この画素回路2は5個のトランジスタT1ないしT5と1個の画素容量C1と1個の発光素子ELとで構成されており、比較的素子数が多い。またこの画素回路2を駆動するラインは、走査線がWS,DS,AZ,AZ2の4本、信号線SLが1本、電源ラインがVcc,Vss,Vofs,Vcatの4本で、比較的多い。制御ラインは計9本もあり、画素の占める面積を圧迫している。なお走査線WSはライトスキャナ4によって走査され、DSはドライブスキャナ5によって走査され、AZは補正用スキャナ7によって制御され、AZ2は第2補正用スキャナ8によって制御される。信号線SLには水平セレクタ3から入力信号(Vsig)が供給される。本例は全てのトランジスタT1ないしT5がNチャネル型である。中心となるドライブトランジスタT5のソースSは発光素子ELのアノードに接続されている。発光素子ELのカソードはVcatに接続されている。ドライブトランジスタT5のドレインはスイッチングトランジスタT4を介してVccに接続している。スイッチングトランジスタT4のゲートは走査線DSに接続している。ドライブトランジスタT5のゲートGはサンプリングトランジスタT1を介して信号線SLに接続している。サンプリングトランジスタT1のゲートは走査線WSに接続している。ドライブトランジスタT5のゲートGはスイッチングトランジスタT3を介してVofsに接続している。スイッチングトランジスタT3のゲートは走査線AZ2に接続している。ドライブトランジスタT5のゲートGとソースSの間には画素容量C1が接続されている。ドライブトランジスタT5のソースSはスイッチングトランジスタT2を介してVssに接続している。スイッチングトランジスタT2のゲートは走査線AZに接続している。   For example, a reference example shown in FIG. 5 has been developed in advance as a pixel circuit that copes with deterioration over time of the light emitting element EL and variation in characteristics of the drive transistor T5. For ease of understanding, the reference example shown in FIG. 5 is provided with a reference number corresponding to the conventional example shown in FIG. As shown in the figure, this display device includes a pixel array 1, a horizontal selector 3, a write scanner 4, a drive scanner 5, a correction scanner 7, and a second correction scanner 8. The pixel array 1 includes pixel circuits 2 arranged in a matrix. In order to simplify the illustration, one pixel circuit 2 is shown. The pixel circuit 2 includes five transistors T1 to T5, one pixel capacitor C1, and one light emitting element EL, and has a relatively large number of elements. The pixel circuit 2 is driven by four scanning lines WS, DS, AZ, and AZ2, one signal line SL, and four power lines Vcc, Vss, Vofs, and Vcat. . There are nine control lines in total, which puts pressure on the area occupied by pixels. The scanning line WS is scanned by the write scanner 4, the DS is scanned by the drive scanner 5, AZ is controlled by the correction scanner 7, and AZ2 is controlled by the second correction scanner 8. An input signal (Vsig) is supplied from the horizontal selector 3 to the signal line SL. In this example, all transistors T1 to T5 are N-channel type. The source S of the drive transistor T5 as the center is connected to the anode of the light emitting element EL. The cathode of the light emitting element EL is connected to Vcat. The drain of the drive transistor T5 is connected to Vcc via the switching transistor T4. The gate of the switching transistor T4 is connected to the scanning line DS. The gate G of the drive transistor T5 is connected to the signal line SL via the sampling transistor T1. The gate of the sampling transistor T1 is connected to the scanning line WS. The gate G of the drive transistor T5 is connected to Vofs via the switching transistor T3. The gate of the switching transistor T3 is connected to the scanning line AZ2. A pixel capacitor C1 is connected between the gate G and the source S of the drive transistor T5. The source S of the drive transistor T5 is connected to Vss via the switching transistor T2. The gate of the switching transistor T2 is connected to the scanning line AZ.

図6は、図5に示した画素回路2の動作説明に供するタイミングチャートである。時間軸Jに沿ってトランジスタT1ないしT4のオン/オフの変化を表している。T1ないしT4のオン/オフ制御は、それぞれ対応する走査線を介して対応するスキャナによって行われる。このタイミングチャートはドライブトランジスタT5のゲートGとソースSの電位変化も合わせて表してある。タイミングJ1に入る前はトランジスタT4がオンしているため、発光素子ELにはドライブトランジスタT5を介して出力電流が供給され発光状態にある。   FIG. 6 is a timing chart for explaining the operation of the pixel circuit 2 shown in FIG. The change of ON / OFF of the transistors T1 to T4 along the time axis J is shown. The on / off control of T1 to T4 is performed by the corresponding scanner via the corresponding scanning line. This timing chart also shows changes in the potentials of the gate G and source S of the drive transistor T5. Since the transistor T4 is turned on before the timing J1, the output current is supplied to the light emitting element EL via the drive transistor T5 and the light emitting state is obtained.

タイミングJ1になるとトランジスタT3がオンし、ドライブトランジスタT5のゲートGがVofsまで低下する。またスイッチングトランジスタT2がオンするため、ドライブトランジスタT5のソースSはVssまで低下する。Vssは発光素子ELの閾電圧Vthelよりも低いので、発光素子ELには電流が流れず非発光期間に入る。またVofsとVssの電位差はドライブトランジスタT5の閾電圧Vthよりも大きい。この様に画素容量C1の両端の電位を設定することで、閾電圧補正動作の準備が行われる。   At timing J1, the transistor T3 is turned on, and the gate G of the drive transistor T5 is lowered to Vofs. Further, since the switching transistor T2 is turned on, the source S of the drive transistor T5 drops to Vss. Since Vss is lower than the threshold voltage Vthel of the light emitting element EL, no current flows through the light emitting element EL and a non-light emitting period starts. The potential difference between Vofs and Vss is larger than the threshold voltage Vth of the drive transistor T5. In this way, the threshold voltage correction operation is prepared by setting the potential across the pixel capacitor C1.

タイミングJ2でスイッチングトランジスタT2がオフする。これによりドライブトランジスタT5のソースSがVssから切り離され、上昇を始める。ドライブトランジスタT5から画素容量C1に電流が流れ込み、両端の電圧Vgsが丁度ドライブトランジスタT5の閾電圧Vthに等しくなったところでカットオフする。この結果画素容量C1の両端にはドライブトランジスタT5の閾電圧Vthに相当する電圧が書き込まれる。以上により閾値キャンセル動作が行われた。   At timing J2, the switching transistor T2 is turned off. As a result, the source S of the drive transistor T5 is disconnected from Vss and starts to rise. When current flows from the drive transistor T5 to the pixel capacitor C1, and the voltage Vgs at both ends is just equal to the threshold voltage Vth of the drive transistor T5, it is cut off. As a result, a voltage corresponding to the threshold voltage Vth of the drive transistor T5 is written to both ends of the pixel capacitor C1. The threshold cancellation operation is performed as described above.

タイミングJ3でスイッチングトランジスタT4をオフしさらにタイミングJ4でスイッチングトランジスタT3もオフする。この時点でトランジスタT1ないしT4は全てオフとなる。   The switching transistor T4 is turned off at timing J3, and the switching transistor T3 is also turned off at timing J4. At this point, all the transistors T1 to T4 are turned off.

タイミングJ5でサンプリングトランジスタT1がオンし、信号線SLから供給された映像信号VsigがドライブトランジスタT5のゲートGに書き込まれる。当該画素回路2に割り当てられた水平走査期間(1H)が経過するタイミングJ6でサンプリングトランジスタT1はオフする。この期間J5−J6で信号書き込みが行われた。   At timing J5, the sampling transistor T1 is turned on, and the video signal Vsig supplied from the signal line SL is written to the gate G of the drive transistor T5. The sampling transistor T1 is turned off at timing J6 when the horizontal scanning period (1H) assigned to the pixel circuit 2 elapses. Signal writing was performed during this period J5-J6.

この後タイミングJ7に進みスイッチングトランジスタT4がオンする。これによりドライブトランジスタT5は電源Vccに接続されるので出力電流を供給する。この出力電流の値は画素容量C1に保持された入力電圧Vgsによって一定に制御される。ドライブトランジスタT5のソースSの電位が上昇し始め、発光素子ELの閾電圧Vthelを超えた時点で発光が始まる。ブートストラップ効果で、ソース電位の上昇に伴いこれと連動してドライブトランジスタT5のゲート電位も上昇する。ドライブトランジスタT5のゲート/ソース間電圧Vgsは、常に画素容量C1によって一定に保持されている。   Thereafter, the process proceeds to timing J7 and the switching transistor T4 is turned on. As a result, the drive transistor T5 is connected to the power supply Vcc and supplies an output current. The value of this output current is controlled to be constant by the input voltage Vgs held in the pixel capacitor C1. Light emission starts when the potential of the source S of the drive transistor T5 starts to rise and exceeds the threshold voltage Vthel of the light emitting element EL. Due to the bootstrap effect, the gate potential of the drive transistor T5 also rises in conjunction with the rise of the source potential. The gate / source voltage Vgs of the drive transistor T5 is always held constant by the pixel capacitor C1.

以下図7ないし図13を参照して、図5及び図6に示した先行開発にかかる画素回路の動作を詳細に説明する。まず、発光素子ELの発光状態は図7のようにスイッチングトランジスタT4のみがオンした状態である。この時ドライブトランジスタT5は飽和領域で動作するように設定されているため、発光素子ELに流れる電流IdsはドライブトランジスタT5のゲート/ソース間電圧Vgsに応じて特性式1に示される値をとる。   Hereinafter, the operation of the pixel circuit according to the prior development shown in FIGS. 5 and 6 will be described in detail with reference to FIGS. First, the light emitting state of the light emitting element EL is a state in which only the switching transistor T4 is turned on as shown in FIG. At this time, since the drive transistor T5 is set to operate in the saturation region, the current Ids flowing through the light emitting element EL takes a value represented by the characteristic equation 1 according to the gate-source voltage Vgs of the drive transistor T5.

次に非発光期間においてスイッチングトランジスタT3、スイッチングトランジスタT2をオンする。この時、ドライブトランジスタT5のゲート電圧はVofs、ソース電圧はVssという値に充電される。ドライブトランジスタT5のゲート/ソース間電圧はVofs−Vssという値をとり、それに応じた電流Ids´がVccからVssに流れる。(図8)ここで、発光素子ELを非発光とするために、発光素子ELにかかる電圧Velを発光素子ELの閾値電圧Vthelとカソード電圧Vcatの和よりも小さくなるようにVofsとVssの電圧を設定する必要がある。また、スイッチングトランジスタT3、スイッチングトランジスタT2はどちらが先にオンしてもよい。   Next, the switching transistor T3 and the switching transistor T2 are turned on in the non-light emitting period. At this time, the gate voltage of the drive transistor T5 is charged to Vofs and the source voltage is charged to Vss. The gate-source voltage of the drive transistor T5 takes a value of Vofs−Vss, and a corresponding current Ids ′ flows from Vcc to Vss. (FIG. 8) Here, in order to make the light emitting element EL emit no light, the voltage Vofs and Vss are set so that the voltage Vel applied to the light emitting element EL becomes smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the light emitting element EL. Need to be set. Either the switching transistor T3 or the switching transistor T2 may be turned on first.

さらにスイッチングトランジスタT2をオフ状態とする(図9)。発光素子ELの等価回路は図10に示されるようにダイオードTelと容量Celで表されるため、Vel≦Vcat+Vthel(発光素子ELのリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は画素容量C1と発光素子容量Celを充電するために使われる。この時発光素子のアノード電圧Vel(即ちドライブトランジスタのソース電圧)は時間と共に図11のように上昇して行く。一定時間経過後、ドライブトランジスタT5のゲート/ソース間電圧はVthという値をとる。この時、Vel=Vofs−Vth≦Vcat+Vthelとなっている。   Further, the switching transistor T2 is turned off (FIG. 9). Since the equivalent circuit of the light emitting element EL is represented by a diode Tel and a capacitor Cel as shown in FIG. 10, as long as Vel ≦ Vcat + Vthel (the leakage current of the light emitting element EL is considerably smaller than the current flowing through the drive transistor T5). The current of the drive transistor T5 is used to charge the pixel capacitor C1 and the light emitting element capacitor Cel. At this time, the anode voltage Vel of the light emitting element (that is, the source voltage of the drive transistor) rises with time as shown in FIG. After a predetermined time has elapsed, the gate-source voltage of the drive transistor T5 takes a value of Vth. At this time, Vel = Vofs−Vth ≦ Vcat + Vthel.

閾値キャンセル動作終了後スイッチングトランジスタT4、スイッチングトランジスタT3をオフする。スイッチングトランジスタT4をスイッチングトランジスタT3よりも先にオフすることでドライブトランジスタT5のゲート電圧の変動を抑えることが可能となる。次に、サンプリングトランジスタT1をオンしてドライブトランジスタT5のゲート電圧を信号電圧Vsigとする(図12)。この時、ドライブトランジスタT5のゲート/ソース間電圧は画素容量C1、発光素子ELの寄生容量Cel、ドライブトランジスタT5の寄生容量C2によって以下の式2のように決定される。しかし、発光素子容量Celは画素容量C1及び寄生容量C2に比べて大きいためにドライブトランジスタT5のゲート/ソース間電圧VgsはほぼVsig+Vthとなる。但し簡便のため、Vofs=0とした場合である。

Figure 2007148128
After the threshold cancel operation is finished, the switching transistors T4 and T3 are turned off. By turning off the switching transistor T4 prior to the switching transistor T3, it is possible to suppress fluctuations in the gate voltage of the drive transistor T5. Next, the sampling transistor T1 is turned on and the gate voltage of the drive transistor T5 is set to the signal voltage Vsig (FIG. 12). At this time, the gate-source voltage of the drive transistor T5 is determined by the pixel capacitance C1, the parasitic capacitance Cel of the light emitting element EL, and the parasitic capacitance C2 of the drive transistor T5 as shown in the following Expression 2. However, since the light emitting element capacitance Cel is larger than the pixel capacitance C1 and the parasitic capacitance C2, the gate / source voltage Vgs of the drive transistor T5 is approximately Vsig + Vth. However, for convenience, Vofs = 0.
Figure 2007148128

書き込みが終了した後にスイッチングトランジスタT4をオンしてドライブトランジスタT5のドレイン電圧を電源電圧Vccまで上昇させる。ドライブトランジスタT5のゲート/ソース間電圧は一定であるのでドライブトランジスタT5は一定電流Ids’’を発光素子ELに流し、Velは発光素子ELにIds’’という電流が流れる電圧Vxまで上昇し、発光素子ELは発光する(図13)。   After the writing is completed, the switching transistor T4 is turned on to raise the drain voltage of the drive transistor T5 to the power supply voltage Vcc. Since the gate-source voltage of the drive transistor T5 is constant, the drive transistor T5 causes a constant current Ids ″ to flow through the light emitting element EL, and Vel rises to a voltage Vx at which a current of Ids ″ flows through the light emitting element EL. The element EL emits light (FIG. 13).

本回路においても発光素子ELは発光時間が長くなるとそのI−V特性は変化してしまう。そのため図中B点の電位も変化する。しかしながら、ドライブトランジスタT5のゲート/ソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。   In this circuit as well, the IV characteristic of the light emitting element EL changes as the light emission time becomes longer. Therefore, the potential at point B in the figure also changes. However, since the gate / source voltage of the drive transistor T5 is maintained at a constant value, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change.

以上に説明した参考例の画素回路は、5個のトランジスタT1ないしT5を含んでいる。これらのトランジスタに接続される電源ラインや走査線(ゲートライン)はトランジスタ素子数に応じて増えている。図5の参考例にかかる画素回路は、RGB3画素当り電源ラインがVcc、Vofs、Vss、Vcatの12本、ゲートラインはWS、AZ、AZ2、DSの4本で構成されている。これでは、画素に対して電源ラインやゲートラインの占める割合が多くなり、パネルの高精細化や高歩留り化という点では難しいものがある。   The pixel circuit of the reference example described above includes five transistors T1 to T5. The number of power supply lines and scanning lines (gate lines) connected to these transistors increases according to the number of transistor elements. The pixel circuit according to the reference example of FIG. 5 includes 12 power lines VCG, Vofs, Vss, and Vcat for 3 RGB pixels and 4 gate lines WS, AZ, AZ2, and DS. This increases the proportion of power supply lines and gate lines with respect to the pixels, which is difficult in terms of higher definition and higher yield of the panel.

本発明は上記問題点に対処するため、画素回路の簡素化及び合理化を図るものである。図14は、本発明にかかる画素回路の第1実施形態を示す回路図である。図示する様に、本画素回路2は1個の発光素子EL当り、4個のトランジスタT1,T2,T4,T5と1個の画素容量C1で構成されており、図5に示した参考例に比べトランジスタ1個分が簡素化されている。さらに本画素回路2の駆動の合理化を図った結果、配線数はRGB3画素当り、3本のゲートラインと6本の電源ラインで構成できる。なお理解を容易にするため、図14に示した第1実施形態は、図5に示した参考例と対応する参照番号を付してある。   The present invention aims to simplify and rationalize the pixel circuit in order to cope with the above problems. FIG. 14 is a circuit diagram showing a first embodiment of a pixel circuit according to the present invention. As shown in the figure, this pixel circuit 2 is composed of four transistors T1, T2, T4, T5 and one pixel capacitor C1 per one light emitting element EL. In the reference example shown in FIG. In comparison, one transistor is simplified. Further, as a result of rationalization of driving of the pixel circuit 2, the number of wirings can be constituted by three gate lines and six power supply lines per three RGB pixels. For ease of understanding, the first embodiment shown in FIG. 14 is denoted by reference numerals corresponding to those of the reference example shown in FIG.

図14に示すように、本画素回路2は、サンプリングトランジスタT1,ドライブトランジスタT5,画素容量C1,発光素子ELに加えて、2個のスイッチングトランジスタT2,T4を含んでいる。全てのトランジスタT1,T2,T4,T5がNチャネル型であり、例えばポリシリコン薄膜トランジスタあるいはアモルファスシリコン薄膜トランジスタでパネルに集積形成できる。   As shown in FIG. 14, the pixel circuit 2 includes two switching transistors T2 and T4 in addition to the sampling transistor T1, the drive transistor T5, the pixel capacitor C1, and the light emitting element EL. All of the transistors T1, T2, T4, and T5 are N-channel type, and can be integrally formed on the panel with, for example, a polysilicon thin film transistor or an amorphous silicon thin film transistor.

スイッチングトランジスタT4は、電源VccとドライブトランジスタT5のドレインDとの間に接続されている。スイッチングトランジスタT4のゲートは走査線DSを介してドライブスキャナ5に接続されている。このドライブスキャナ5はスイッチングトランジスタT4を線順次でオンオフ制御するために設けてある。もう1つのスイッチングトランジスタT2は信号線SLとドライブトランジスタT5のソースSとの間に接続されている。このスイッチングトランジスタT2のゲートは走査線AZを介して補正用スキャナ7に接続されている。補正用スキャナ7はスイッチングトランジスタT2を線順次走査に合わせてオンオフ制御するためにある。画素容量C1はドライブトランジスタT5のゲートGとソースSとの間に接続されている。発光素子ELのアノードはドライブトランジスタT5のソースSに接続し、カソードは所定のカソード電位Vcatに接続されている。   The switching transistor T4 is connected between the power supply Vcc and the drain D of the drive transistor T5. The gate of the switching transistor T4 is connected to the drive scanner 5 through the scanning line DS. This drive scanner 5 is provided for line-sequentially switching on and off the switching transistor T4. The other switching transistor T2 is connected between the signal line SL and the source S of the drive transistor T5. The gate of the switching transistor T2 is connected to the correction scanner 7 through the scanning line AZ. The correction scanner 7 is used for on / off control of the switching transistor T2 in accordance with line sequential scanning. The pixel capacitor C1 is connected between the gate G and the source S of the drive transistor T5. The anode of the light emitting element EL is connected to the source S of the drive transistor T5, and the cathode is connected to a predetermined cathode potential Vcat.

図15は、図14に示した本発明にかかる画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸Jに沿ってサンプリングトランジスタT1,スイッチングトランジスタT2,スイッチングトランジスタT4オンオフ変化を表している。またこれに合わせて、信号線SLに供給される信号電圧の変化も表してある。図示する様に、信号線は、映像信号を表す信号電圧Vsigと、第1のレベルに固定された第1固定電圧Vofsと、第2のレベルに固定された第2固定電圧Vssとを切換えて供給している。加えてこのタイミングチャートは、ドライブトランジスタT5のゲートGとソースSの電位変化も示してある。   FIG. 15 is a timing chart for explaining the operation of the pixel circuit according to the present invention shown in FIG. This timing chart represents on-off changes of the sampling transistor T1, the switching transistor T2, and the switching transistor T4 along the time axis J. In accordance with this, a change in the signal voltage supplied to the signal line SL is also shown. As illustrated, the signal line switches between a signal voltage Vsig representing a video signal, a first fixed voltage Vofs fixed at the first level, and a second fixed voltage Vss fixed at the second level. Supply. In addition, this timing chart also shows potential changes of the gate G and the source S of the drive transistor T5.

時点J1まではスイッチングトランジスタT4がオンしている。この為ドライブトランジスタT5は電源Vccに接続されており、ゲート電圧Vgsに応じたドレイン電流Idsを発光素子ELに供給している。よって発光素子ELは発光期間にある。   Until the time point J1, the switching transistor T4 is on. Therefore, the drive transistor T5 is connected to the power supply Vcc, and supplies the drain current Ids corresponding to the gate voltage Vgs to the light emitting element EL. Therefore, the light emitting element EL is in the light emission period.

時点J1になるとスイッチングトランジスタT4がオフするため、ドレイン電流Idsが流れなくなり、発光素子ELは非発光期間に入る。発光素子ELに電流が流れなくなる為、ドライブトランジスタT5のソース電位はVcat+Vthelまで下がる。なおVthelは発光素子ELの閾電圧である。これと連動してドライブトランジスタT5のゲート電位も低下する。   At time J1, since the switching transistor T4 is turned off, the drain current Ids stops flowing, and the light emitting element EL enters a non-light emitting period. Since no current flows through the light emitting element EL, the source potential of the drive transistor T5 is lowered to Vcat + Vthel. Vthel is a threshold voltage of the light emitting element EL. In conjunction with this, the gate potential of the drive transistor T5 also decreases.

時点J2になるとサンプリングトランジスタT1とスイッチングトランジスタT2が共にオンする。このとき信号電圧は固定電位Vssにある。ドライブトランジスタT5のソースSが信号線につながることで、ソース電位はVssまで下がる。またドライブトランジスタT5のゲートGも信号線SLにつながる為、ゲート電位もVssに下がる。   At time J2, both the sampling transistor T1 and the switching transistor T2 are turned on. At this time, the signal voltage is at the fixed potential Vss. By connecting the source S of the drive transistor T5 to the signal line, the source potential is lowered to Vss. Further, since the gate G of the drive transistor T5 is also connected to the signal line SL, the gate potential is also lowered to Vss.

T2がオフした後時点J3で信号電圧がVssからVofsに切換る。このときサンプリングトランジスタT1は引き続きオン状態にあるので、ドライブトランジスタT5のゲート電位はVofsまで上昇する。   The signal voltage is switched from Vss to Vofs at time J3 after T2 is turned off. At this time, since the sampling transistor T1 is still in the on state, the gate potential of the drive transistor T5 rises to Vofs.

この直後時点J4になると、スイッチングトランジスタT4がオンする。これによりドレイン電流Idsが流れるが、発光素子ELは逆バイアス状態となっているため、ソースSの電位が上昇する。ゲートGの電位とソースSの電位との差が閾電圧Vthとなったところでドレイン電流Idsは流れなくなる。   Immediately after this, at time point J4, the switching transistor T4 is turned on. As a result, the drain current Ids flows, but since the light emitting element EL is in the reverse bias state, the potential of the source S rises. When the difference between the potential of the gate G and the potential of the source S reaches the threshold voltage Vth, the drain current Ids stops flowing.

ドライブトランジスタT5がカットオフした後、時点J5でスイッチングトランジスタT4がオフになる。これにより、ドライブトランジスタT5のゲートGとソースSとの間に接続された画素容量C1に閾電圧Vthが書き込まれる。この様に閾電圧Vthの検出及び書き込みが行われる時間J4−J5を閾値キャンセル期間と呼んでいる。   After the drive transistor T5 is cut off, the switching transistor T4 is turned off at time J5. As a result, the threshold voltage Vth is written to the pixel capacitor C1 connected between the gate G and the source S of the drive transistor T5. The time J4-J5 during which the threshold voltage Vth is detected and written in this way is called a threshold cancellation period.

この後信号電圧は固定電位Vofsから信号電位Vsigに変化する。このときサンプリングトランジスタT1は引き続きオン状態にあるので、映像信号電位Vsigが画素容量C1に書き込まれ、ドライブトランジスタT5のゲートGの電位がVsigとなる。信号電位Vsigの書き込みは閾電圧Vthに足し込まれる形となるので、VgsはVsig+Vthである。時間J6−J7を信号書き込み期間と呼んでいる。   Thereafter, the signal voltage changes from the fixed potential Vofs to the signal potential Vsig. At this time, since the sampling transistor T1 is continuously on, the video signal potential Vsig is written into the pixel capacitor C1, and the potential of the gate G of the drive transistor T5 becomes Vsig. Since the writing of the signal potential Vsig is added to the threshold voltage Vth, Vgs is Vsig + Vth. Time J6-J7 is called a signal writing period.

この後時点J7でサンプリングトランジスタT1がオフしさらに時点T8でスイッチングトランジスタT4が再びオンする。これにより出力電流Idsが発光素子ELに流れ込み、発光期間に入る。ドレイン電流Idsが発光素子ELに流れるとソースSの電位が上昇するが、これと連動してゲートGの電位も上昇する。ドライブトランジスタT5に対する入力電圧Vgsは発光期間中一定に保たれる。   Thereafter, the sampling transistor T1 is turned off at time J7, and the switching transistor T4 is turned on again at time T8. As a result, the output current Ids flows into the light emitting element EL and enters the light emission period. When the drain current Ids flows through the light emitting element EL, the potential of the source S rises. In conjunction with this, the potential of the gate G also rises. The input voltage Vgs to the drive transistor T5 is kept constant during the light emission period.

図15のタイミングチャートから明らかなように、サンプリングトランジスタT1がオンしている期間J2−J7がほぼ1水平走査期間(1H)に相当している。この間に信号電圧はVssからVofsに変わりさらにVsigに変化する。またこの1水平走査期間J2−J7の間に閾値キャンセル期間J4−J5と信号書き込み期間J6−J7が含まれる。換言すると、この発明は1水平走査期間という短い時間に、閾値キャンセル動作と信号書き込み動作を行っている。   As is apparent from the timing chart of FIG. 15, the period J2-J7 in which the sampling transistor T1 is on corresponds to approximately one horizontal scanning period (1H). During this time, the signal voltage changes from Vss to Vofs and further changes to Vsig. Further, the threshold cancel period J4-J5 and the signal writing period J6-J7 are included in the one horizontal scanning period J2-J7. In other words, the present invention performs the threshold cancellation operation and the signal writing operation in a short time of one horizontal scanning period.

図16から図23を参照して、図14に示した本発明にかかる画素回路の動作を改めて説明する。図16は、時点J1前の画素回路2の状態を表している。時点J1の前は、スイッチングトランジスタT4のみがオンしている。このときドライブトランジスタT5は飽和領域で動作するように設計されている為、発光素子ELに流れる電流Idsは、ドライブトランジスタT5のゲート/ソース間電圧Vgsに応じて、前述の式1に表される値を取る。   The operation of the pixel circuit according to the present invention shown in FIG. 14 will be described again with reference to FIGS. FIG. 16 shows the state of the pixel circuit 2 before the time point J1. Prior to time J1, only the switching transistor T4 is on. At this time, since the drive transistor T5 is designed to operate in the saturation region, the current Ids flowing through the light emitting element EL is expressed by the above-described equation 1 in accordance with the gate / source voltage Vgs of the drive transistor T5. Take the value.

図17は、時間J1−J2における画素回路2の状態を表している。ここではスイッチングトランジスタT4がオフになる。スイッチングトランジスタT4をオフにすることで、電源Vccから発光素子ELのカソードに電流が供給されなくなるので、発光素子ELは消光する。そしてドライブトランジスタT5のソース電圧はカソード電圧Vcatと発光素子ELの閾値電圧Vthelの和、つまりVcat+Vthelという値になる。   FIG. 17 shows the state of the pixel circuit 2 at time J1-J2. Here, the switching transistor T4 is turned off. By turning off the switching transistor T4, no current is supplied from the power source Vcc to the cathode of the light emitting element EL, so that the light emitting element EL is extinguished. The source voltage of the drive transistor T5 is the sum of the cathode voltage Vcat and the threshold voltage Vthel of the light emitting element EL, that is, a value of Vcat + Vthel.

図18は、時間J2−J3における画素回路2の状態を表している。ここではサンプリングトランジスタT1とスイッチングトランジスタT2がオンになる。サンプリングトランジスタT1がオンすることでドライブトランジスタT5のゲートGに固定電位Vssが充電される。またスイッチングトランジスタT2がオンすることで、ドライブトランジスタT5のソースSにも信号線SLから固定電位Vssが充電される。ここでVssがカソード電圧Vcatと発光素子ELの閾電圧Vthelの和Vcat+Vthelよりも小さく設定されている。つまりVss<Vthel+Vcatという逆バイアス状態にあるので、発光素子ELは発光することがない。   FIG. 18 shows the state of the pixel circuit 2 at time J2-J3. Here, the sampling transistor T1 and the switching transistor T2 are turned on. When the sampling transistor T1 is turned on, the gate G of the drive transistor T5 is charged with the fixed potential Vss. When the switching transistor T2 is turned on, the source S of the drive transistor T5 is charged with the fixed potential Vss from the signal line SL. Here, Vss is set smaller than the sum Vcat + Vthel of the cathode voltage Vcat and the threshold voltage Vthel of the light emitting element EL. In other words, the light emitting element EL does not emit light because it is in a reverse bias state of Vss <Vthel + Vcat.

図19は、時間J3−J4における画素回路2の状態を表している。ここではスイッチングトランジスタT2がオフとなり、信号線SL上の信号電位がVssからVofsに切換る。これによりドライブトランジスタT5のゲートGにはVofsが充電される。発光素子ELの等価回路はダイオード接続されたトランジスタTelと容量Celで表されるため、ドライブトランジスタT5のソース電圧は、画素容量C1、発光素子ELの寄生容量Cel及びドライブトランジスタT5の寄生容量C2によって、以下の式3のように決定される。従って、ゲート/ソース間電圧Vgsは以下のようになる。

Figure 2007148128
FIG. 19 shows the state of the pixel circuit 2 at time J3-J4. Here, the switching transistor T2 is turned off, and the signal potential on the signal line SL is switched from Vss to Vofs. As a result, Vofs is charged in the gate G of the drive transistor T5. Since the equivalent circuit of the light emitting element EL is represented by a diode-connected transistor Tel and a capacitor Cel, the source voltage of the drive transistor T5 is determined by the pixel capacitor C1, the parasitic capacitor Cel of the light emitting element EL, and the parasitic capacitor C2 of the drive transistor T5. , And is determined as shown in Equation 3 below. Therefore, the gate / source voltage Vgs is as follows.
Figure 2007148128

図20は、時間J4−J5における画素回路2の状態を表している。この状態ではスイッチングトランジスタT4をオンして閾電圧キャンセル動作(閾電圧補正動作)を開始する。前述の式2で示されるドライブトランジスタT5のゲート/ソース間電圧Vgsが、ドライブトランジスタT5の閾電圧Vthよりも大きいので、電源VccからドライブトランジスタT5を通って図示のように電流が流れ、画素容量C1の充電を開始する。前述したように、発光素子ELの等価回路はダイオードTelと容量Celの並列接続で表される。発光素子ELのアノード電圧VelがVcat+Vthelよりも小さい逆バイアス状態である限り、発光素子ELに流れるリーク電流はほとんど無視可能であり、ドライブトランジスタT5の電流はほぼ全て画素容量C1と発光素子容量Celを充電するために使われる。なお発光素子ELのアノード電圧VelはドライブトランジスタT5のソース電圧に等しい。この充電により、アノード電圧Velは時間と共に上昇していく。一定時間経過後、ドライブトランジスタT5のゲート/ソース間電圧はVthという値を取ってドライブトランジスタT5がカットオフする。このとき、Vel=Vofs−Vth<Vcat+Vthelとなっている。   FIG. 20 shows the state of the pixel circuit 2 at time J4-J5. In this state, the switching transistor T4 is turned on to start a threshold voltage canceling operation (threshold voltage correcting operation). Since the gate / source voltage Vgs of the drive transistor T5 expressed by the above equation 2 is larger than the threshold voltage Vth of the drive transistor T5, a current flows from the power source Vcc through the drive transistor T5 as shown in the figure, and the pixel capacitance Start charging C1. As described above, the equivalent circuit of the light emitting element EL is represented by the parallel connection of the diode Tel and the capacitor Cel. As long as the anode voltage Vel of the light emitting element EL is in the reverse bias state smaller than Vcat + Vthel, the leakage current flowing through the light emitting element EL is almost negligible, and the current of the drive transistor T5 is almost all of the pixel capacitance C1 and the light emitting element capacitance Cel. Used for charging. The anode voltage Vel of the light emitting element EL is equal to the source voltage of the drive transistor T5. By this charging, the anode voltage Vel rises with time. After a predetermined time has elapsed, the gate-source voltage of the drive transistor T5 takes a value of Vth and the drive transistor T5 is cut off. At this time, Vel = Vofs−Vth <Vcat + Vthel.

図21は、時間と共に上昇するアノード電圧Velの変化をグラフ化したものである。なおアノード電圧VelはドライブトランジスタT5のソース電圧となっているので、図12のグラフは横軸に時間を取る一方、縦軸はアノード電圧Velに代えてドライブトランジスタT5のソース電圧を取ってある。図示する様にソース電圧は画素容量C1の充電に伴って上昇し、Vofs−Vthとなったところで停止する。換言するとドライブトランジスタT5のゲート/ソース間電圧Vgsが丁度閾電圧VthとなったところでドライブトランジスタT5がカットオフする。この様にしてキャンセル期間J4−J5では、ドライブトランジスタT5の閾電圧Vthの検出及び画素容量C1に対するVthの書き込みが行われる。   FIG. 21 is a graph showing changes in the anode voltage Vel that increases with time. Since the anode voltage Vel is the source voltage of the drive transistor T5, the graph of FIG. 12 takes time on the horizontal axis, while the vertical axis shows the source voltage of the drive transistor T5 instead of the anode voltage Vel. As shown in the figure, the source voltage rises with the charging of the pixel capacitor C1, and stops when it reaches Vofs−Vth. In other words, the drive transistor T5 is cut off when the gate / source voltage Vgs of the drive transistor T5 is just equal to the threshold voltage Vth. In this way, in the cancel period J4-J5, the detection of the threshold voltage Vth of the drive transistor T5 and the writing of Vth to the pixel capacitor C1 are performed.

図22は、時間J5−J7における画素回路2の状態を示している。この期間J5−J7で映像信号電圧Vsigの書き込みが行われる。即ち閾電圧キャンセル動作終了後スイッチングトランジスタT4をオフし、信号線SL上の電圧を信号電圧Vsigにして、ドライブトランジスタT5のゲートGに所望の信号電圧Vsigを書き込む。このとき、ドライブトランジスタT5のゲート/ソース間電圧Vgsは、画素容量C1、発光素子ELの寄生容量Cel及びドライブトランジスタT5の寄生容量C2によって前述の式2のように決定される。しかし、CelはC1,C2に比べて大きいため、ゲート/ソース間電圧VgsはほぼVsig+Vthとなる。   FIG. 22 shows the state of the pixel circuit 2 at time J5-J7. During this period J5-J7, the video signal voltage Vsig is written. That is, after the threshold voltage cancel operation is completed, the switching transistor T4 is turned off, the voltage on the signal line SL is set to the signal voltage Vsig, and the desired signal voltage Vsig is written to the gate G of the drive transistor T5. At this time, the gate / source voltage Vgs of the drive transistor T5 is determined by the pixel capacitance C1, the parasitic capacitance Cel of the light emitting element EL, and the parasitic capacitance C2 of the drive transistor T5 as shown in Equation 2 above. However, since Cel is larger than C1 and C2, the gate / source voltage Vgs is approximately Vsig + Vth.

図23は、時点J8以降の画素回路2の状態を表している。映像信号電位の書き込みが終了した後サンプリングトランジスタT1をオフする一方、スイッチングトランジスタT4をオンして、ドライブトランジスタT5のドレイン電圧を電源電圧Vccまで上昇させる。ドライブトランジスタT5のゲート/ソース間電圧VgsはVsig+Vthと一定であるので、ドライブトランジスタT5は一定電流Ids´´を発光素子ELに流す。これによりアノード電圧Velは発光素子ELにIds´´という電流が流れる電圧Vxまで上昇し、発光素子ELが発光する。本参考例にかかる画素回路においても、発光素子ELは発光時間が長くなるとそのI−V特性は変化してしまう。そのため図23中に示すドライブトランジスタT5のソース電位も変化する。しかしながら、ドライブトランジスタT5のゲート/ソース間電圧Vgsは一定に保たれているので、発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。またゲート/ソース間電圧Vgsは信号電圧Vsigに予めVthが足し込まれているので、ドライブトランジスタT5の閾電圧Vthの影響はキャンセルされる。   FIG. 23 shows the state of the pixel circuit 2 after the time point J8. After the writing of the video signal potential is completed, the sampling transistor T1 is turned off, while the switching transistor T4 is turned on to raise the drain voltage of the drive transistor T5 to the power supply voltage Vcc. Since the gate / source voltage Vgs of the drive transistor T5 is constant at Vsig + Vth, the drive transistor T5 supplies a constant current Ids ″ to the light emitting element EL. As a result, the anode voltage Vel rises to the voltage Vx through which the current Ids ″ flows in the light emitting element EL, and the light emitting element EL emits light. Also in the pixel circuit according to this reference example, the IV characteristic of the light emitting element EL changes as the light emission time becomes longer. Therefore, the source potential of drive transistor T5 shown in FIG. 23 also changes. However, since the gate / source voltage Vgs of the drive transistor T5 is kept constant, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change. Further, since the gate-source voltage Vgs is previously added to the signal voltage Vsig, the influence of the threshold voltage Vth of the drive transistor T5 is cancelled.

図24は、図14に示した第1実施形態にかかる画素回路の変形例を示す回路図である。理解を容易にするため、図14に示した画素回路と対応する部分には対応する参照番号を付してある。異なる点は、スイッチングトランジスタT2の一端が信号線SLではなくドライブトランジスタT5のゲートGに接続されていることである。以下、図24を参照して本変形例を詳細に説明する。   FIG. 24 is a circuit diagram showing a modification of the pixel circuit according to the first embodiment shown in FIG. For easy understanding, portions corresponding to those of the pixel circuit shown in FIG. 14 are denoted by corresponding reference numerals. The difference is that one end of the switching transistor T2 is connected not to the signal line SL but to the gate G of the drive transistor T5. Hereinafter, this modification will be described in detail with reference to FIG.

本画素回路2は、信号線SLと所要数の走査線WS,DS,AZが交差する部分に配され、発光素子ELとこれを駆動するドライブトランジスタT5とを含む。ドライブトランジスタT5のゲートGとソースS間に画素容量C1が接続されている。ドライブトランジスタT5のソースSと所定のカソード電位Vcat間に発光素子ELが接続されている。ドライブトランジスタT5のゲートGと信号線SLとの間にサンプリングトランジスタT1が接続されている。ドライブトランジスタT5のドレインDと電源Vccとの間にスイッチングトランジスタT4が接続されている。ドライブトランジスタT5のソースSとゲートGとの間に別のスイッチングトランジスタT2が接続されている。   The pixel circuit 2 is disposed at a portion where the signal line SL and the required number of scanning lines WS, DS, AZ intersect, and includes a light emitting element EL and a drive transistor T5 for driving the light emitting element EL. A pixel capacitor C1 is connected between the gate G and source S of the drive transistor T5. A light emitting element EL is connected between the source S of the drive transistor T5 and a predetermined cathode potential Vcat. A sampling transistor T1 is connected between the gate G of the drive transistor T5 and the signal line SL. A switching transistor T4 is connected between the drain D of the drive transistor T5 and the power supply Vcc. Another switching transistor T2 is connected between the source S and the gate G of the drive transistor T5.

サンプリングトランジスタT1は、水平走査期間(1H)に導通して信号線SLから供給された映像信号を画素容量C1にサンプリングする。画素容量C1は、サンプリングされた映像信号に応じてドライブトランジスタT5のゲートGに入力電圧Vsigを印加する。ドライブトランジスタT5は入力電圧Vsigに応じた出力電流Idsを発光素子ELに供給する。この出力電流IdsはドライブトランジスタT5の閾電圧Vthに対して依存性を有する。発光素子ELはドライブトランジスタT5から供給された出力電流Idsにより映像信号の信号電位Vsigに応じた輝度で発光する。本発明の特徴事項として、2つのスイッチングトランジスタT2,T4は、映像信号が画素容量C1にサンプリングされる前に動作し、ドライブトランジスタT5の閾電圧Vthを検出して画素容量C1に書き込み、以って出力電流Idsの閾電圧Vthに対する依存性を補正する。   The sampling transistor T1 conducts in the horizontal scanning period (1H) and samples the video signal supplied from the signal line SL into the pixel capacitor C1. The pixel capacitor C1 applies the input voltage Vsig to the gate G of the drive transistor T5 in accordance with the sampled video signal. The drive transistor T5 supplies an output current Ids corresponding to the input voltage Vsig to the light emitting element EL. This output current Ids is dependent on the threshold voltage Vth of the drive transistor T5. The light emitting element EL emits light with luminance according to the signal potential Vsig of the video signal by the output current Ids supplied from the drive transistor T5. As a feature of the present invention, the two switching transistors T2 and T4 operate before the video signal is sampled to the pixel capacitor C1, detect the threshold voltage Vth of the drive transistor T5, and write it to the pixel capacitor C1. Thus, the dependence of the output current Ids on the threshold voltage Vth is corrected.

本実施形態では信号線SLは、映像信号を表す信号電圧Vsigと、第1のレベルに固定された第1固定電圧Vofsと、第2のレベルに固定された第2固定電圧Vssとを切換えて供給する。信号電圧Vsigは映像信号のサンプリング時にドライブトランジスタT5のゲートGに与えられ、第1固定電圧Vofsは閾電圧Vthを補正する時にドライブトランジスタT5のゲートGに与えられ、第2固定電圧Vssは閾電圧Vthを補正する前の準備段階でドライブトランジスタT5のソースSに与えられる。2つのスイッチングトランジスタT2,T4は水平走査期間(1H)に動作し、ドライブトランジスタT5の閾電圧Vthを検出して画素容量C1に書き込む。   In the present embodiment, the signal line SL switches the signal voltage Vsig representing the video signal, the first fixed voltage Vofs fixed to the first level, and the second fixed voltage Vss fixed to the second level. Supply. The signal voltage Vsig is applied to the gate G of the drive transistor T5 when sampling the video signal, the first fixed voltage Vofs is applied to the gate G of the drive transistor T5 when correcting the threshold voltage Vth, and the second fixed voltage Vss is the threshold voltage. This is applied to the source S of the drive transistor T5 in a preparatory stage before correcting Vth. The two switching transistors T2 and T4 operate in the horizontal scanning period (1H), detect the threshold voltage Vth of the drive transistor T5, and write it in the pixel capacitor C1.

図25は、図24に示した画素回路の動作説明に供するタイミングチャートである。時間軸Jに沿って、トランジスタT1,T2,T4のオンオフ変化を表している。また信号線SLに現れる電位変化を表している。加えてドライブトランジスタT5のゲートG及びソースSの電位変化も表してある。図示する様に、タイミングJ1までとタイミングJ8以降が発光期間であり、その間のJ1−J8まで非発光期間となっている。この非発光期間に水平走査期間(1H)が含まれ、ここで補正準備動作、閾値キャンセル動作及び信号書き込み動作が行われる。タイミングJ1でスイッチングトランジスタT4がオフし、非発光期間に入る。ドライブトランジスタT5のソース電位はカソード電圧Vcatに発光素子ELの閾電圧Vthelを足したレベルまで低下する。続いてタイミングJ2でサンプリングトランジスタT1がオンすると共にスイッチングトランジスタT2もオンする。スイッチングトランジスタT2がオンすることでドライブトランジスタT5のソース電位はVssまで低下する。なおこの電位Vssは信号線SLから供給される。これにより閾電圧補正準備動作が行われる。タイミングJaでトランジスタT2がオフした後タイミングJ3で信号線SLの電位がVssからVofsに切換る。さらにタイミングJ4でスイッチングトランジスタT4がオンし、閾値キャンセル動作が開始する。スイッチングトランジスタT4のオンに伴い出力電流が流れ出しドライブトランジスタT5のソース電位が丁度Vthに上昇したところでドライブトランジスタT5がカットオフする。その後タイミングJ5でスイッチングトランジスタT4をオフする。以上のタイミングJ4からタイミングJ5までが閾値キャンセル期間である。この後タイミングJ6で信号線SLの電位が固定電位Vofsから信号電位Vsigに変化し信号書き込みが行われる。タイミングJ7でサンプリングトランジスタT1がオフし、この後タイミングJ8でスイッチングトランジスタT4が再びオンになって発光期間に入る。   FIG. 25 is a timing chart for explaining the operation of the pixel circuit shown in FIG. Along the time axis J, ON / OFF changes of the transistors T1, T2, and T4 are shown. Further, it represents a potential change appearing on the signal line SL. In addition, the potential changes of the gate G and source S of the drive transistor T5 are also shown. As shown in the drawing, the light emission period is from the timing J1 to the timing J8, and the light emission period is from J1 to J8. This non-emission period includes a horizontal scanning period (1H), where a correction preparation operation, a threshold cancellation operation, and a signal writing operation are performed. At the timing J1, the switching transistor T4 is turned off, and a non-light emission period starts. The source potential of the drive transistor T5 drops to a level obtained by adding the cathode voltage Vcat to the threshold voltage Vthel of the light emitting element EL. Subsequently, at timing J2, the sampling transistor T1 is turned on and the switching transistor T2 is also turned on. When the switching transistor T2 is turned on, the source potential of the drive transistor T5 is lowered to Vss. Note that the potential Vss is supplied from the signal line SL. Thereby, a threshold voltage correction preparation operation is performed. After the transistor T2 is turned off at timing Ja, the potential of the signal line SL is switched from Vss to Vofs at timing J3. Further, at timing J4, the switching transistor T4 is turned on, and the threshold cancel operation starts. When the switching transistor T4 is turned on, an output current flows and the drive transistor T5 is cut off when the source potential of the drive transistor T5 is just raised to Vth. Thereafter, the switching transistor T4 is turned off at timing J5. The above-described timing J4 to timing J5 is the threshold cancellation period. Thereafter, at timing J6, the potential of the signal line SL changes from the fixed potential Vofs to the signal potential Vsig, and signal writing is performed. At timing J7, the sampling transistor T1 is turned off, and then at timing J8, the switching transistor T4 is turned on again to enter the light emission period.

以下図26から図32を参照して、図24に示した画素回路24の動作をさらに詳細に説明する。先ずタイミングJ1の前の発光期間はスイッチングトランジスタT4のみがオンした状態である(図26)。   Hereinafter, the operation of the pixel circuit 24 shown in FIG. 24 will be described in more detail with reference to FIGS. First, in the light emission period before the timing J1, only the switching transistor T4 is turned on (FIG. 26).

次に非発光期間に入ってスイッチングトランジスタT4をオフする。スイッチングトランジスタT4をオフすることで発光素子ELには電流が流れなくなるため発光素子ELは消光しそのアノード電圧はVcat+Vthelとなる(図27)。   Next, in a non-light emitting period, the switching transistor T4 is turned off. By turning off the switching transistor T4, no current flows through the light emitting element EL, so the light emitting element EL is extinguished and its anode voltage becomes Vcat + Vthel (FIG. 27).

その後サンプリングトランジスタT1及びスイッチングトランジスタT2をオン、信号線電位をVssとして、ドライブトランジスタT5のゲートGの電圧及びソースSの電圧をVssとする(図28)。ここでVssが発光素子ELの閾値電圧Vthelとカソード電圧Vcatの和よりも小さいので、つまりVss≦Vcat+Vthelなので、発光素子ELは発光しない。サンプリングトランジスタT1、スイッチングトランジスタT2のタイミングはどちらが先にオンしてもよい。   Thereafter, the sampling transistor T1 and the switching transistor T2 are turned on, the signal line potential is set to Vss, and the gate G voltage and the source S voltage of the drive transistor T5 are set to Vss (FIG. 28). Here, since Vss is smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the light emitting element EL, that is, since Vss ≦ Vcat + Vthel, the light emitting element EL does not emit light. Either the sampling transistor T1 or the switching transistor T2 may be turned on first.

次にスイッチングトランジスタT2をオフ、信号線電位をVofsとして、ドライブトランジスタT5のゲート電位にVofsという値を充電する(図29)。この時、ドライブトランジスタT5のゲート/ソース間電圧Vgsは以下の式で示す値となる。
Vgs={(Cel/(Cel+C1+C2)}×(Vofs−Vss)
Next, the switching transistor T2 is turned off, the signal line potential is set to Vofs, and the gate potential of the drive transistor T5 is charged with a value Vofs (FIG. 29). At this time, the gate-source voltage Vgs of the drive transistor T5 has a value represented by the following equation.
Vgs = {(Cel / (Cel + C1 + C2)} × (Vofs−Vss)

Vofsの書き込みが終了した後スイッチングトランジスタT4をオンし閾値補正動作を開始する(図30)。スイッチングトランジスタT4がオンとなるので電流はVccから画素容量C1、発光素子容量Celを充電するために流れる。前述の通り一定時間経過後ドライブトランジスタT5のソース電圧はVofs−Vthとなる。   After the writing of Vofs is completed, the switching transistor T4 is turned on to start the threshold value correcting operation (FIG. 30). Since the switching transistor T4 is turned on, a current flows from Vcc to charge the pixel capacitor C1 and the light emitting element capacitor Cel. As described above, the source voltage of the drive transistor T5 becomes Vofs−Vth after a predetermined time has elapsed.

ドライブトランジスタT5のソース電圧がVofs−Vthとなった後スイッチングトランジスタT4をオフして閾値補正動作を終了する。その後信号線電位をVsigとしてドライブトランジスタT5のゲート電圧をVsigとする(図31)。   After the source voltage of the drive transistor T5 becomes Vofs−Vth, the switching transistor T4 is turned off and the threshold value correcting operation is finished. Thereafter, the signal line potential is set to Vsig, and the gate voltage of the drive transistor T5 is set to Vsig (FIG. 31).

書き込みが終了した後にサンプリングトランジスタT1をオフ、スイッチングトランジスタT4をオンとして、ドライブトランジスタT5のドレイン電圧を電源電圧Vccまで上昇させる(図32)。ドライブトランジスタT5のゲート/ソース間電圧Vgsは一定であるのでドライブトランジスタT5は一定電流Ids’’を発光素子ELに流し、発光素子ELのアノード電圧Velは発光素子ELにIds’’という電流が流れる電圧Vxまで上昇し、発光素子ELは発光する。   After the writing is completed, the sampling transistor T1 is turned off and the switching transistor T4 is turned on to raise the drain voltage of the drive transistor T5 to the power supply voltage Vcc (FIG. 32). Since the gate / source voltage Vgs of the drive transistor T5 is constant, the drive transistor T5 causes a constant current Ids ″ to flow through the light emitting element EL, and the anode voltage Vel of the light emitting element EL causes a current of Ids ″ to flow through the light emitting element EL. The voltage rises to the voltage Vx, and the light emitting element EL emits light.

本画素回路においても発光素子ELは発光時間が長くなると、そのI−V特性は変化してしまうが、ドライブトランジスタT5のゲート/ソース間電圧Vgsは一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。   In this pixel circuit as well, the light emission element EL changes its IV characteristic as the light emission time becomes longer. However, since the gate-source voltage Vgs of the drive transistor T5 is maintained at a constant value, the light emission element EL The flowing current does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change.

本発明により、ドライブトランジスタの閾値バラツキを抑えることができるため、ムラ、ザラツキのない均一な画質を得ることができる。本発明の画素回路は1RGBトリオあたり3本のゲートライン、6本の電源ラインから構成されているため、画素に対して電源及びゲートラインの占める割合を小さくすることができ、高精細化、高歩留まり化が期待できる。本発明により、電源をパルスにする必要がないため外部駆動回路、ドライバの個数を少なくすることができ、低コスト化が実現可能となる。本発明により、ドライブトランジスタのゲート/ソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。   According to the present invention, since the threshold variation of the drive transistor can be suppressed, a uniform image quality without unevenness and roughness can be obtained. Since the pixel circuit of the present invention is composed of three gate lines and six power supply lines per RGB trio, the ratio of the power supply and the gate line to the pixel can be reduced, resulting in higher definition and higher performance. Yield can be expected. According to the present invention, since it is not necessary to pulse the power supply, the number of external drive circuits and drivers can be reduced, and the cost can be reduced. According to the present invention, since the gate / source voltage of the drive transistor is maintained at a constant value, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change.

図33は、本発明にかかる画素回路の第2実施形態を示す回路図である。本画素回路も1個の発光素子EL当り、4個のトランジスタT1,T3,T4,T5と1個の画素容量C1とで構成されている。配線数は、RGB3画素当り4本のゲートライン(走査線)と6本の電源ラインであり、配線の簡素化が図られている。   FIG. 33 is a circuit diagram showing a second embodiment of the pixel circuit according to the present invention. This pixel circuit is also composed of four transistors T1, T3, T4, T5 and one pixel capacitor C1 per light emitting element EL. The number of wirings is 4 gate lines (scanning lines) and 6 power supply lines per 3 RGB pixels, and the wiring is simplified.

図示する様に本画素回路2は、信号線SLと所要数の走査線WS,DS,AZが交差する部分に配され、発光素子ELとこれを駆動するドライブトランジスタT5とを含む。ドライブトランジスタT5のゲートGとソースS間に画素容量C1が接続されている。ドライブトランジスタT5のソースSと所定のカソード電位Vcat間に発光素子ELが接続されている。ドライブトランジスタT5のゲートGと信号線SLとの間にサンプリングトランジスタT1が接続されている。ドライブトランジスタT5のドレインDと可変電源(Vcc)との間にスイッチングトランジスタT4が接続されている。ドライブトランジスタT5のゲートGと固定電源(Vofs)との間に別のスイッチングトランジスタT3が接続されている。サンプリングトランジスタT1は水平走査期間(1H)に導通して信号線SLから供給された映像信号Vsigを画素容量C1にサンプリングする。画素容量C1は、サンプリングされた映像信号Vsigに応じてドライブトランジスタT5のゲートGに入力電圧Vgsを印加する。ドライブトランジスタT5は入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。この出力電流IdsはドライブトランジスタT5の閾電圧Vthに対して依存性を有する。発光素子ELはドライブトランジスタT5から供給された出力電流Idsにより映像信号Vsigに応じた輝度で発光する。   As shown in the figure, the pixel circuit 2 includes a light emitting element EL and a drive transistor T5 that drives the signal line SL and a required number of scanning lines WS, DS, and AZ. A pixel capacitor C1 is connected between the gate G and source S of the drive transistor T5. A light emitting element EL is connected between the source S of the drive transistor T5 and a predetermined cathode potential Vcat. A sampling transistor T1 is connected between the gate G of the drive transistor T5 and the signal line SL. A switching transistor T4 is connected between the drain D of the drive transistor T5 and the variable power supply (Vcc). Another switching transistor T3 is connected between the gate G of the drive transistor T5 and the fixed power source (Vofs). The sampling transistor T1 conducts in the horizontal scanning period (1H) and samples the video signal Vsig supplied from the signal line SL into the pixel capacitor C1. The pixel capacitor C1 applies the input voltage Vgs to the gate G of the drive transistor T5 in accordance with the sampled video signal Vsig. The drive transistor T5 supplies an output current Ids corresponding to the input voltage Vgs to the light emitting element EL. This output current Ids is dependent on the threshold voltage Vth of the drive transistor T5. The light emitting element EL emits light with luminance corresponding to the video signal Vsig by the output current Ids supplied from the drive transistor T5.

本発明の特徴事項として、2つのスイッチングトランジスタT3,T4は、映像信号Vsigが画素容量C1にサンプリングされる前に動作し、ドライブトランジスタT5の閾電圧Vthを検出して画素容量C1に書き込み、以って出力電流Idsの閾電圧Vthに対する依存性を補正する。可変電源Vccは電源ラインDLから供給されており、高電圧Vcc_highと低電圧Vcc_lowの2値を取ることでドライブトランジスタT5のゲートGとソースS間の電圧Vgsをその閾電圧Vth以上とし、高電圧Vcc_highの印加で閾電圧Vthの補正を開始し、ドライブトランジスタT5と可変電源Vccとの間に接続されているスイッチングトランジスタT4のオフで閾電圧Vthの補正を終了する。なお電源ラインDLは走査タイミングと同期して電源Vccを高低に切換えるため、電源ラインスキャナ9に接続されている。この電源ラインスキャナ9はライトスキャナ4、ドライブスキャナ5、補正用スキャナ7と同じくシフトレジスタを内蔵したドライバICである。   As a feature of the present invention, the two switching transistors T3 and T4 operate before the video signal Vsig is sampled to the pixel capacitor C1, detect the threshold voltage Vth of the drive transistor T5, and write it to the pixel capacitor C1. Thus, the dependency of the output current Ids on the threshold voltage Vth is corrected. The variable power supply Vcc is supplied from the power supply line DL. By taking the binary value of the high voltage Vcc_high and the low voltage Vcc_low, the voltage Vgs between the gate G and the source S of the drive transistor T5 is set to the threshold voltage Vth or higher. The correction of the threshold voltage Vth is started by applying Vcc_high, and the correction of the threshold voltage Vth is ended when the switching transistor T4 connected between the drive transistor T5 and the variable power supply Vcc is turned off. The power supply line DL is connected to the power supply line scanner 9 in order to switch the power supply Vcc between high and low in synchronization with the scanning timing. The power line scanner 9 is a driver IC having a built-in shift register like the write scanner 4, drive scanner 5, and correction scanner 7.

2つのスイッチングトランジスタT3,T4は、1水平走査期間(1H)より長い時間幅で動作してドライブトランジスタT5の閾電圧Vthを画素容量C1に書き込むことができる。また発光素子ELの発光を終了する前に、ドライブトランジスタT5のゲートGと固定電源Vofsとの間に接続されているスイッチングトランジスタT3をオンし、且つドライブトランジスタT5のドレインDと可変電源Vccとの間に接続されているスイッチングトランジスタT4をオフすることで、ドライブトランジスタT5に負バイアスをかけている。ドライブトランジスタT5にかける負バイアスは、ドライブトランジスタT5の閾電圧Vthの変動を抑制する効果がある。固定電源Vofsは、その電源電圧が発光素子ELのカソードに印加されるカソード電圧Vcatと発光素子ELの閾電圧Vthelの和よりも小さく設定されている。   The two switching transistors T3 and T4 operate in a time width longer than one horizontal scanning period (1H) and can write the threshold voltage Vth of the drive transistor T5 into the pixel capacitor C1. Before the light emission of the light emitting element EL is finished, the switching transistor T3 connected between the gate G of the drive transistor T5 and the fixed power supply Vofs is turned on, and the drain D of the drive transistor T5 and the variable power supply Vcc are connected. The drive transistor T5 is negatively biased by turning off the switching transistor T4 connected therebetween. The negative bias applied to the drive transistor T5 has an effect of suppressing fluctuations in the threshold voltage Vth of the drive transistor T5. The fixed power supply Vofs is set to have a power supply voltage smaller than the sum of the cathode voltage Vcat applied to the cathode of the light emitting element EL and the threshold voltage Vthel of the light emitting element EL.

図34は、図33に示した画素回路2の動作説明に供するタイミングチャートである。時間軸Jに沿ってトランジスタT1,T3,T4のオンオフ変化と、可変電源Vccの電圧変化と、ドライブトランジスタT5のゲートG及びソースSの電位変化を表してある。タイミングJ1でトランジスタT3がオンしドライブトランジスタT5に逆バイアスがかかる。タイミングJ2−J4で可変電源Vccが低レベルVcc_lowに切換り、閾電圧補正準備が行われる。次にタイミングJ4−J5で可変電源Vccが高レベルVcc_highに切換り、閾値キャンセル動作が行われる。この後タイミングJ6−J7でサンプリングトランジスタT1がオンし、信号書き込みが行われる。さらにタイミングJ8でスイッチングトランジスタT4がオンし発光期間に入る。   FIG. 34 is a timing chart for explaining the operation of the pixel circuit 2 shown in FIG. Along with the time axis J, ON / OFF changes of the transistors T1, T3, T4, a voltage change of the variable power supply Vcc, and potential changes of the gate G and the source S of the drive transistor T5 are shown. At timing J1, the transistor T3 is turned on and a reverse bias is applied to the drive transistor T5. At timing J2-J4, the variable power supply Vcc is switched to the low level Vcc_low, and preparation for threshold voltage correction is performed. Next, at timing J4-J5, the variable power supply Vcc is switched to the high level Vcc_high, and the threshold cancel operation is performed. Thereafter, the sampling transistor T1 is turned on at timings J6-J7, and signal writing is performed. Further, at timing J8, the switching transistor T4 is turned on to enter the light emission period.

図35ないし図41を参照して、図33に示した画素回路2の動作をさらに詳細に説明する。まずタイミングJ1前では、発光素子ELの発光状態は図35に示すようにスイッチングトランジスタT4のみがオンした状態である。この時ドライブトランジスタT5は飽和領域で動作するように設計されているため、発光素子ELに流れる電流値はドライブトランジスタT5のゲート/ソース間電圧Vgsに応じて特性式1に表される値をとる。   The operation of the pixel circuit 2 shown in FIG. 33 will be described in more detail with reference to FIGS. First, before the timing J1, the light emitting state of the light emitting element EL is a state in which only the switching transistor T4 is turned on as shown in FIG. At this time, since the drive transistor T5 is designed to operate in the saturation region, the value of the current flowing through the light emitting element EL takes the value represented by the characteristic equation 1 according to the gate-source voltage Vgs of the drive transistor T5. .

次に非発光期間においてスイッチングトランジスタT3をオンする。スイッチングトランジスタT3をオンすることでドライブトランジスタT5のゲートはVofsという値をとる。ここで、Vofsが発光素子ELの閾値電圧Vthelとカソード電圧VcatとドライブトランジスタT5の閾値Vthの和よりも小さいので、つまりVofs≦Vcat+Vthel+Vthなので、発光素子ELに電流は流れず消光する。さらに、VofsがVthel+Vcatよりも小さいので、ドライブトランジスタT5には逆バイアスがかかることとなり、ドライブトランジスタT5の閾値電圧の変動も小さく抑えることができる(図36)。   Next, the switching transistor T3 is turned on in the non-light emitting period. By turning on the switching transistor T3, the gate of the drive transistor T5 takes a value of Vofs. Here, since Vofs is smaller than the sum of the threshold voltage Vthel and cathode voltage Vcat of the light emitting element EL and the threshold value Vth of the drive transistor T5, that is, Vofs ≦ Vcat + Vthel + Vth, no current flows through the light emitting element EL and the light is extinguished. Furthermore, since Vofs is smaller than Vthel + Vcat, the drive transistor T5 is reverse-biased, and the variation in the threshold voltage of the drive transistor T5 can be suppressed to a low level (FIG. 36).

その後、電源電圧Vccを低レベル(Vcc_low)とする(図37)。この時、Vcc_lowが図中A点の電位つまりVcat+Vthelよりも小さく、かつVofs−Vcc_low>Vthなので、図中B点がドライブトランジスタT5のソースとなる。これにより、図中A点はドレインとなり、電流は図のように流れる。この動作によりA点の電位はVcc_lowとなる。スイッチングトランジスタT3のオンタイミングと電源電圧の切り替えタイミングはどちらが先でもよいが、スイッチングトランジスタT3を先にオンさせることで上述のようにドライブトランジスタT5に逆バイアスがかかり、高信頼性を実現することが可能である。   Thereafter, the power supply voltage Vcc is set to a low level (Vcc_low) (FIG. 37). At this time, since Vcc_low is smaller than the potential at point A in the drawing, that is, Vcat + Vthel, and Vofs−Vcc_low> Vth, point B in the drawing becomes the source of the drive transistor T5. As a result, point A in the figure becomes the drain, and current flows as shown in the figure. By this operation, the potential at the point A becomes Vcc_low. Either the on timing of the switching transistor T3 or the switching timing of the power supply voltage may be first, but by turning on the switching transistor T3 first, a reverse bias is applied to the drive transistor T5 as described above, thereby realizing high reliability. Is possible.

A点の電位がVcc_lowとなった後再び電源電圧VccをVcc_highとする(図38)。この動作により再びA点がドライブトランジスタT5のソースとなり、ドライブトランジスタT5のゲート/ソース間電圧VgsはVofs−Vcc_lowとなってドライブトランジスタT5のVthよりも大きくなる。発光素子ELの等価回路は図38に示されるようにダイオードTelと容量Celで表されるため、Vel≦Vcat+Vthel(発光素子ELのリーク電流がドライブトランジスタT5に流れる電流よりもかなり小さい)である限り、ドライブトランジスタT5の電流は画素容量C1と発光素子容量Celを充電するために使われる。この時発光素子のアノード電圧Vel即ちドライブトランジスタT5のソース電圧は時間と共に図39のように上昇して行く。一定時間経過後、ドライブトランジスタT5のゲート/ソース間電圧VgsはVthという値をとる。この時、Vel=Vofs−Vth≦Vcat+Vthelとすれば、発光素子ELは発光することなしにVthキャンセルの動作が行われる。   After the potential at the point A becomes Vcc_low, the power supply voltage Vcc is again set to Vcc_high (FIG. 38). By this operation, the point A becomes the source of the drive transistor T5 again, and the gate / source voltage Vgs of the drive transistor T5 becomes Vofs−Vcc_low and becomes larger than Vth of the drive transistor T5. As shown in FIG. 38, the equivalent circuit of the light emitting element EL is represented by a diode Tel and a capacitor Cel, so that as long as Vel ≦ Vcat + Vthel (the leakage current of the light emitting element EL is considerably smaller than the current flowing through the drive transistor T5). The current of the drive transistor T5 is used to charge the pixel capacitor C1 and the light emitting element capacitor Cel. At this time, the anode voltage Vel of the light emitting element, that is, the source voltage of the drive transistor T5 rises with time as shown in FIG. After a certain time has elapsed, the gate / source voltage Vgs of the drive transistor T5 takes a value of Vth. At this time, if Vel = Vofs−Vth ≦ Vcat + Vthel, the light-emitting element EL performs the Vth cancel operation without emitting light.

閾値キャンセル動作終了後スイッチングトランジスタT4及びT3をオフする。スイッチングトランジスタT4をスイッチングトランジスタT3よりも先にオフすることでドライブトランジスタT5のゲート電圧の変動を抑えることが可能となる。次に、サンプリングトランジスタT1をオンしてドライブトランジスタT5のゲート電圧を信号電圧Vsigとする(図40)。この時、ドライブトランジスタT5のゲート/ソース間電圧は画素容量C1、発光素子ELの寄生容量Cel、ドライブトランジスタT5の寄生容量C2によって前述の式2のように決定される。しかし、CelはC1、C2に比べて大きいために上記ドライブトランジスタT5のゲート/ソース間電圧VgsはほぼVsig+Vthとなる。   After the threshold cancel operation is finished, the switching transistors T4 and T3 are turned off. By turning off the switching transistor T4 prior to the switching transistor T3, it is possible to suppress fluctuations in the gate voltage of the drive transistor T5. Next, the sampling transistor T1 is turned on and the gate voltage of the drive transistor T5 is set to the signal voltage Vsig (FIG. 40). At this time, the gate-source voltage of the drive transistor T5 is determined by the pixel capacitance C1, the parasitic capacitance Cel of the light emitting element EL, and the parasitic capacitance C2 of the drive transistor T5 as shown in Equation 2 above. However, since Cel is larger than C1 and C2, the gate / source voltage Vgs of the drive transistor T5 is approximately Vsig + Vth.

信号電圧Vsigの書き込みが終了した後にスイッチングトランジスタT4をオンしてドライブトランジスタT5のドレイン電圧を電源電圧Vcc_highまで上昇させる。ドライブトランジスタT5のゲート/ソース間電圧Vgsは一定であるのでドライブトランジスタT5は一定電流Ids’’を発光素子ELに流し、Velは発光素子ELにIds’’という電流が流れる電圧Vxまで上昇し、発光素子ELは発光する(図41)。本画素回路においても発光素子ELは発光時間が長くなるとそのI−V特性は変化してしまう。そのため図中A点の電位も変化する。しかしながら、ドライブトランジスタT5のゲート/ソース間電圧Vgsは一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。また本発明では、電源ラインは二値をもつパルスであるので、ゲートドライバの新規開発が必要なく、既存のものを使用することができるため低コスト化が実現可能となる。   After the writing of the signal voltage Vsig is completed, the switching transistor T4 is turned on to raise the drain voltage of the drive transistor T5 to the power supply voltage Vcc_high. Since the gate / source voltage Vgs of the drive transistor T5 is constant, the drive transistor T5 passes a constant current Ids ″ to the light emitting element EL, and Vel rises to a voltage Vx at which a current of Ids ″ flows through the light emitting element EL. The light emitting element EL emits light (FIG. 41). Also in this pixel circuit, the light-emitting element EL changes its IV characteristic when the light emission time becomes long. Therefore, the potential at point A in the figure also changes. However, since the gate / source voltage Vgs of the drive transistor T5 is maintained at a constant value, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change. Further, in the present invention, since the power supply line is a binary pulse, it is not necessary to newly develop a gate driver, and an existing one can be used, so that the cost can be reduced.

本発明により、ドライブトランジスタT5の閾値補正期間を1H以上と長く取ることができ、黒表示においてもムラのない均一な画質を得ることができる。本発明の画素回路は1画素あたり4トランジスタと1容量、RGB画素1セットあたり4本のゲートライン、6本の電源ラインから構成されているため、画素に対して電源及びゲートラインの占める割合を小さくすることができ、高精細化、高歩留まり化が期待できる。本発明により、ドライブトランジスタT5の閾値の変動を小さく抑えることができるため、画素の長寿命化を図ることができる。本発明により、電源ラインは二値をもつパルスであるので、ゲートドライバの新規開発が必要なく、既存のものを使用することができるため低コスト化が実現可能となる。本発明により、ドライブトランジスタT5のゲート/ソース間電圧は一定値に保たれているので発光素子ELに流れる電流は変化しない。よって発光素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続け、発光素子ELの輝度が変化することはない。   According to the present invention, the threshold correction period of the drive transistor T5 can be as long as 1H or more, and uniform image quality without unevenness can be obtained even in black display. Since the pixel circuit of the present invention is composed of four transistors and one capacitor per pixel, four gate lines and six power supply lines per RGB pixel set, the ratio of the power supply and gate line to the pixels is determined. The size can be reduced, and high definition and high yield can be expected. According to the present invention, fluctuations in the threshold value of the drive transistor T5 can be kept small, so that the lifetime of the pixel can be extended. According to the present invention, since the power line is a pulse having a binary value, it is not necessary to newly develop a gate driver, and an existing one can be used, so that the cost can be reduced. According to the present invention, since the gate-source voltage of the drive transistor T5 is maintained at a constant value, the current flowing through the light emitting element EL does not change. Therefore, even if the IV characteristic of the light emitting element EL deteriorates, the constant current Ids always flows, and the luminance of the light emitting element EL does not change.

図42は、本発明にかかる画素回路の第3実施形態を示す回路図である。理解を容易にするため、先に説明した第1実施形態及び第2実施形態と対応する部分には対応する参照番号を付してある。本画素回路2も4個のトランジスタと1個の画素容量と1個の発光素子とで構成されている。本実施形態では特にVth補正を行う前に、ドライブトランジスタのゲート電位を一度高電圧にて書き込んだ後、低電圧(閾電圧補正時の電圧)まで下げる。この電圧変化により、ドライブトランジスタのソースSの電位を発光素子ELのカットオフ動作点までカップリングさせることができる。この一連の動作により、閾電圧補正動作の準備を行う。これによりトランジスタを削減することができる。さらに電源ラインやゲートラインの本数も削減することができ、パネルの歩留り改善につながった。   FIG. 42 is a circuit diagram showing a third embodiment of the pixel circuit according to the present invention. In order to facilitate understanding, portions corresponding to those of the first embodiment and the second embodiment described above are denoted by corresponding reference numerals. The pixel circuit 2 is also composed of four transistors, one pixel capacitor, and one light emitting element. In this embodiment, before performing Vth correction, the gate potential of the drive transistor is once written as a high voltage and then lowered to a low voltage (voltage at the time of threshold voltage correction). By this voltage change, the potential of the source S of the drive transistor can be coupled to the cut-off operation point of the light emitting element EL. With this series of operations, preparation for threshold voltage correction operation is performed. Thus, the number of transistors can be reduced. In addition, the number of power lines and gate lines could be reduced, leading to improved panel yield.

図42に示すように、本画素回路2は信号線SLと所要数の走査線WS,DS,AZが交差する部分に配され、発光素子ELとこれを駆動するドライブトランジスタT5とを含む。ドライブトランジスタT5のゲートGとソースS間に画素容量C1が接続され、ドライブトランジスタT5のソースSと所定のカソード電位間に発光素子ELが接続され、ドライブトランジスタT5のゲートGと信号線SLとの間にサンプリングトランジスタT1が接続され、ドライブトランジスタT5のドレインDと固定電源Vccとの間に第1スイッチングトランジスタT4が接続され、ドライブトランジスタT5のゲートGと可変電源Vssとの間に第2スイッチングトランジスタT3が接続されている。サンプリングトランジスタT1は水平走査期間(1H)に導通して信号線SLから供給された映像信号を画素容量C1にサンプリングする。画素容量C1はサンプリングされた映像信号に応じてドライブトランジスタT5のゲートGに入力電圧Vgsを印加する。ドライブトランジスタT5は入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。この出力電流IdsはドライブトランジスタT5の閾電圧Vthに対し依存性を有する。発光素子ELはドライブトランジスタT5から供給された出力電流Idsにより映像信号に応じた輝度で発光する。   As shown in FIG. 42, the pixel circuit 2 is disposed at a portion where the signal line SL and the required number of scanning lines WS, DS, AZ intersect, and includes a light emitting element EL and a drive transistor T5 for driving the light emitting element EL. The pixel capacitor C1 is connected between the gate G and the source S of the drive transistor T5, the light emitting element EL is connected between the source S of the drive transistor T5 and a predetermined cathode potential, and the gate G of the drive transistor T5 and the signal line SL are connected. A sampling transistor T1 is connected between them, a first switching transistor T4 is connected between the drain D of the drive transistor T5 and the fixed power supply Vcc, and a second switching transistor is connected between the gate G of the drive transistor T5 and the variable power supply Vss. T3 is connected. The sampling transistor T1 conducts in the horizontal scanning period (1H) and samples the video signal supplied from the signal line SL into the pixel capacitor C1. The pixel capacitor C1 applies the input voltage Vgs to the gate G of the drive transistor T5 in accordance with the sampled video signal. The drive transistor T5 supplies an output current Ids corresponding to the input voltage Vgs to the light emitting element EL. This output current Ids is dependent on the threshold voltage Vth of the drive transistor T5. The light emitting element EL emits light with luminance according to the video signal by the output current Ids supplied from the drive transistor T5.

本発明の特徴事項として、第1スイッチングトランジスタT4及び第2スイッチングトランジスタT3は、映像信号が画素容量C1にサンプリングされる前に、ドライブトランジスタT5の閾電圧Vthを検出して画素容量C1に書き込む補正動作を行い、以って出力電流Idsの閾電圧Vthに対する依存性を補正している。その際可変電源Vssは、補正動作の前にその電源電圧を切換え、第2スイッチングトランジスタT3を介してドライブトランジスタT5のゲート電圧を高電圧VssHから低電圧VssLに変化させ、この電圧変化をドライブトランジスタT5のソース電圧にカップリングさせることで、補正動作に入る前の準備動作を行う。この準備動作の結果、カップリング後はドライブトランジスタT5のゲートGとソースS間の電圧がドライブトランジスタT5の閾電圧Vthよりも大きくなり、且つドライブトランジスタT5のソース電位が発光素子ELの動作点を下回るように設定される。   As a feature of the present invention, the first switching transistor T4 and the second switching transistor T3 detect the threshold voltage Vth of the drive transistor T5 and write it to the pixel capacitor C1 before the video signal is sampled to the pixel capacitor C1. The operation is performed, thereby correcting the dependence of the output current Ids on the threshold voltage Vth. At that time, the variable power supply Vss switches its power supply voltage before the correction operation, and changes the gate voltage of the drive transistor T5 from the high voltage VssH to the low voltage VssL via the second switching transistor T3. By performing coupling to the source voltage of T5, a preparatory operation before entering the correction operation is performed. As a result of this preparatory operation, after coupling, the voltage between the gate G and the source S of the drive transistor T5 becomes larger than the threshold voltage Vth of the drive transistor T5, and the source potential of the drive transistor T5 determines the operating point of the light emitting element EL. Set to be below.

ドライブトランジスタT5は、その出力電流Idsがチャネル領域の閾電圧Vthに加えキャリア移動度に対しても依存性を有する。第1スイッチングトランジスタT4は出力電流Idsのキャリア移動度μに対する依存性を打ち消すために水平走査期間(1H)の一部で動作し、映像信号がサンプリングされている状態でドライブトランジスタT5から出力電流Idsを取り出し、これを画素容量C1に負帰還して入力電圧Vgsを補正する移動度補正動作を行う。この移動度補正動作を正確に行うために、予めドライブトランジスタT5のソース電位が発光素子ELの動作点を下回るように設定される。   In the drive transistor T5, the output current Ids depends on the carrier mobility in addition to the threshold voltage Vth of the channel region. The first switching transistor T4 operates in a part of the horizontal scanning period (1H) to cancel the dependence of the output current Ids on the carrier mobility μ, and the output current Ids from the drive transistor T5 in a state where the video signal is sampled. And a mobility correction operation for correcting the input voltage Vgs by performing negative feedback to the pixel capacitor C1. In order to accurately perform this mobility correction operation, the source potential of the drive transistor T5 is set in advance to be lower than the operating point of the light emitting element EL.

図43は、図42に示した画素アレイ1から画素回路2の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタT1によってサンプリングされる映像信号Vsigや、ドライブトランジスタT5の入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Celなどを書き加えてある。また各トランジスタのゲートに接続される走査線WS,DS,AZも書き込んである。図44は、図42及び図43に示した画素回路のタイミングチャートである。図44を参照して図42及び図43に示した画素回路の動作を具体的且つ詳細に説明する。   FIG. 43 is a schematic diagram showing a portion of the pixel circuit 2 extracted from the pixel array 1 shown in FIG. In order to facilitate understanding, the video signal Vsig sampled by the sampling transistor T1, the input voltage Vgs and output current Ids of the drive transistor T5, and the capacitance component Cel included in the light emitting element EL are added. The scanning lines WS, DS, and AZ connected to the gates of the transistors are also written. FIG. 44 is a timing chart of the pixel circuit shown in FIGS. The operation of the pixel circuit shown in FIGS. 42 and 43 will be described specifically and in detail with reference to FIG.

図44は、時間軸Jに沿って各走査線WS,AZ及びDSに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて可変電源Vssの電位変化も時間軸Jに沿って示してある。図示する様にこの可変電源Vssは各水平走査期間Hの前半で高電位VssHとなり後半で低電位VssLとなる。トランジスタT1及びT3はNチャネル型なので走査線WS,AZがそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタT4はPチャネル型なので走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ,DSの波形や可変電源Vssの波形と共に、ドライブトランジスタT5のゲートGの電位変化及びソースSの電位変化も表してある。   FIG. 44 shows the waveforms of control signals applied to the scanning lines WS, AZ, and DS along the time axis J. In order to simplify the notation, the control signals are also denoted by the same reference numerals as the corresponding scanning lines. In addition, the potential change of the variable power supply Vss is also shown along the time axis J. As shown in the figure, the variable power supply Vss becomes a high potential VssH in the first half of each horizontal scanning period H and becomes a low potential VssL in the second half. Since the transistors T1 and T3 are N-channel type, they are turned on when the scanning lines WS and AZ are at a high level and turned off when the scanning lines WS and AZ are at a low level. On the other hand, since the transistor T4 is a P-channel type, it is turned off when the scanning line DS is at a high level and turned on when it is at a low level. This timing chart also shows the change in the potential of the gate G and the change in the potential of the source S of the drive transistor T5, along with the waveforms of the control signals WS, AZ, DS and the waveform of the variable power supply Vss.

初めにタイミングJ1で、スイッチングトランジスタT4をオフして非発光とする。この時、ドライブトランジスタT5のソース電位はVccからの電源供給が無いので、発光素子ELのカットオフ電圧Vthelまで下げられる。次にタイミングJ2で、スイッチングトランジスタT3をオンする。この時、電源ラインVssの電圧は高電圧VssHにしておく。これにより、スイッチングトランジスタT3をオンする事でドライブトランジスタT5のゲート電位はVssHが書き込まれる。この時、画素容量C1を介してソース電位にカップリングが入り、ソース電位は上昇する。ソースSは一度上昇するが、発光素子ELを介して放電されるので、再度ソース電圧はVthelになる。この時、ゲート電圧はVssHのままである。   First, at timing J1, the switching transistor T4 is turned off to emit no light. At this time, the source potential of the drive transistor T5 is lowered to the cut-off voltage Vthel of the light emitting element EL because no power is supplied from Vcc. Next, at timing J2, the switching transistor T3 is turned on. At this time, the voltage of the power supply line Vss is set to the high voltage VssH. Thus, VssH is written as the gate potential of the drive transistor T5 by turning on the switching transistor T3. At this time, coupling enters the source potential via the pixel capacitor C1, and the source potential rises. Although the source S rises once, it is discharged through the light emitting element EL, so that the source voltage becomes Vthel again. At this time, the gate voltage remains VssH.

次に、スイッチングトランジスタT3をオンしたままで、タイミングJ3のときVssラインの電圧をVssLに変化させる。この電位変化が画素容量C1を介してソース電位にカップリングされる。この時のカップリング量は、C1/(C1+Cel)×(VssH−VssL)にて求められる。この時、ゲート電位はVssL、ソース電位はVthel−C1/(C1+Cel)×(VssH−VssL)で表される。ここでマイナスバイアスを入れた為に、ソース電圧はVthelよりも小さくなり、発光素子ELはカットオフする。ここで、ソース電位は、この後のVth補正や移動度補正終了後も発光素子ELがカットオフし続ける電位に設定することが望ましい。また、このVgs>Vthとなるようにカップリングを入れることで、Vth補正の準備を行うことができる。以上により、トランジスタや電源ライン、ゲートラインを削減した画素回路においてもVth補正準備を行うことができる。   Next, the voltage of the Vss line is changed to VssL at timing J3 while the switching transistor T3 is kept on. This potential change is coupled to the source potential via the pixel capacitor C1. The amount of coupling at this time is obtained by C1 / (C1 + Cel) × (VssH−VssL). At this time, the gate potential is expressed as VssL, and the source potential is expressed as Vthel−C1 / (C1 + Cel) × (VssH−VssL). Since a negative bias is applied here, the source voltage becomes lower than Vthel, and the light emitting element EL is cut off. Here, the source potential is desirably set to a potential at which the light emitting element EL continues to be cut off after the subsequent Vth correction or mobility correction. Further, by adding coupling so that Vgs> Vth, preparation for Vth correction can be made. As described above, Vth correction preparation can be performed even in a pixel circuit in which transistors, power supply lines, and gate lines are reduced.

この後タイミングJ4で、スイッチングトランジスタT4をオンする事でドライブトランジスタT5に電流が流れて、Vth補正が行われる。ドライブトランジスタT5がカットオフするまで電流が流れ、カットオフするとドライブトランジスタT5のソース電位はVssL−Vthとなる。ここで、VssL−Vth<Vthelとする必要がある。この後タイミングJ5で、スイッチングトランジスタT4をオフし、続いてスイッチングトランジスタT3をオフしてVth補正は終了する。   Thereafter, at timing J4, the switching transistor T4 is turned on, whereby a current flows through the drive transistor T5, and Vth correction is performed. A current flows until the drive transistor T5 is cut off. When the drive transistor T5 is cut off, the source potential of the drive transistor T5 becomes VssL-Vth. Here, it is necessary to satisfy VssL−Vth <Vthel. Thereafter, at timing J5, the switching transistor T4 is turned off, and then the switching transistor T3 is turned off to complete the Vth correction.

この後、タイミングJ6でサンプリングトランジスタT1をオンし入力電圧Vgsを発光輝度に基づいた電圧に変化させゲートGに書き込む。最後にタイミングJ7でスイッチングトランジスタT4をオンして移動度補正を行った後、タイミングJ8でサンプリングトランジスタT1をオフし、発光期間に入る。なお移動度補正の詳細は後述する。   After that, at timing J6, the sampling transistor T1 is turned on, and the input voltage Vgs is changed to a voltage based on the light emission luminance and written to the gate G. Finally, the switching transistor T4 is turned on at timing J7 to perform mobility correction, and then the sampling transistor T1 is turned off at timing J8 to enter the light emission period. Details of the mobility correction will be described later.

以上の様に本発明ではゲート電圧を高電圧から低電圧に可変し、その電圧変化によるカップリングを用いてVth補正準備を行う。これにより、Vth補正用の電源やスイッチングトランジスタ、そのゲートラインを削減する事ができ、パネルの歩留まりを向上する事ができる。また、レイアウトを削減する事で高精細化も可能となる。また本実施形態では、サンプリングトランジスタT1をオンした状態でスイッチングトランジスタT4をオンして移動度補正をかけているが、サンプリングトランジスタT1とスイッチングトランジスタT4をノンオーバーラップにして移動度補正を行わない単純なVth補正動作においても、同様に配線やトランジスタの削減は可能である。本実施形態の画素回路では、スイッチングトランジスタT4以外のトランジスタはNチャネル型であるが、各トランジスタの特性はNチャネルでもPチャネルでも構わない。   As described above, in the present invention, the gate voltage is changed from a high voltage to a low voltage, and the Vth correction preparation is performed by using the coupling due to the voltage change. As a result, the power source for Vth correction, the switching transistor, and its gate line can be reduced, and the yield of the panel can be improved. In addition, high definition can be achieved by reducing the layout. In this embodiment, the mobility correction is performed by turning on the switching transistor T4 while the sampling transistor T1 is turned on. However, the mobility correction is not performed by making the sampling transistor T1 and the switching transistor T4 non-overlapping. In the Vth correction operation, the number of wirings and transistors can be similarly reduced. In the pixel circuit of this embodiment, the transistors other than the switching transistor T4 are N-channel type, but the characteristics of each transistor may be N-channel or P-channel.

本発明により、閾電圧補正方式や移動度補正方式を採用した有機ELパネルにおいて、ゲート電位を高電圧から低電圧へと変化させ、ドライブトランジスタT5のソース電位にカップリング電圧を入れて発光素子ELをカットオフさせ、Vgs>Vthとする。これにより、Vth補正の準備を行う。この発明により、電源ラインやトランジスタ、ゲートライン数を削減し、配線クロスオーバーを減少させることで歩留まりを向上させる事ができる。同時にパネルの高精細化も可能となる。   According to the present invention, in an organic EL panel that employs a threshold voltage correction method or a mobility correction method, the gate potential is changed from a high voltage to a low voltage, and a coupling voltage is added to the source potential of the drive transistor T5 so as to emit light. Is cut off so that Vgs> Vth. Thus, preparation for Vth correction is performed. According to the present invention, the number of power supply lines, transistors, and gate lines can be reduced and the wiring crossover can be reduced, thereby improving the yield. At the same time, high definition panels can be achieved.

ここで移動度補正につき詳細に説明する。前述したように移動度μの補正はタイミングJ7〜J8で行われる。サンプリング期間の終了するタイミングJ8より前のタイミングJ7で制御信号DSがローレベルとなりスイッチングトランジスタT4がオンする。これによりドライブトランジスタT5が電源Vccに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタT1がまだオン状態で且つスイッチングトランジスタT4がオン状態に入った期間J7‐J8で、ドライブトランジスタT5の移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間J7‐J8で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間J7‐J8では、ドライブトランジスタT5のゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタT5にドレイン電流Idsが流れる。ここでVssL−Vth<Vthelと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタT5に流れる電流Idsは画素容量C1と発光素子ELの等価容量Celの両者を結合した容量C=C1+Celに書き込まれていく。これによりドライブトランジスタT5のソース電位(S)は上昇していく。図44のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局画素容量C1に保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタT5の出力電流Idsを同じくドライブトランジスタT5の入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間J7‐J8の時間幅tを調整する事で最適化可能である。   Here, the mobility correction will be described in detail. As described above, the mobility μ is corrected at timings J7 to J8. At timing J7 before the end of the sampling period J8, the control signal DS becomes low level and the switching transistor T4 is turned on. As a result, the drive transistor T5 is connected to the power supply Vcc, so that the pixel circuit proceeds from the non-light emitting period to the light emitting period. In this manner, the mobility of the drive transistor T5 is corrected during the period J7-J8 when the sampling transistor T1 is still in the on state and the switching transistor T4 is in the on state. That is, in the present embodiment, the mobility correction is performed in the period J7-J8 in which the rear part of the sampling period and the head part of the light emission period overlap. Note that, at the beginning of the light emission period in which the mobility correction is performed, the light emitting element EL is actually in a reverse bias state, and thus does not emit light. In the mobility correction period J7-J8, the drain current Ids flows through the drive transistor T5 while the gate G of the drive transistor T5 is fixed to the level of the video signal Vsig. Here, by setting VssL−Vth <Vthel, the light emitting element EL is placed in a reverse bias state, so that it exhibits simple capacitance characteristics instead of diode characteristics. Therefore, the current Ids flowing through the drive transistor T5 is written into the capacitor C = C1 + Cel obtained by combining both the pixel capacitor C1 and the equivalent capacitor Cel of the light emitting element EL. As a result, the source potential (S) of the drive transistor T5 rises. In the timing chart of FIG. 44, this increase is represented by ΔV. This increase ΔV is eventually subtracted from the gate / source voltage Vgs held in the pixel capacitor C1, so negative feedback is applied. In this way, the mobility μ can be corrected by negatively feeding back the output current Ids of the drive transistor T5 to the input voltage Vgs of the drive transistor T5. The negative feedback amount ΔV can be optimized by adjusting the time width t of the mobility correction period J7-J8.

タイミングJ8では制御信号WSがローレベルとなりサンプリングトランジスタT1がオフする。この結果ドライブトランジスタT5のゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタT5のゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間画素容量C1に保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式のように与えられる。
Ids=kμ(Vgs−Vth)=kμ(Vsig−ΔV)
上記式において、k=(1/2)(W/L)Coxである。この特性式からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタT5の閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度上記特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
At timing J8, the control signal WS becomes low level and the sampling transistor T1 is turned off. As a result, the gate G of the drive transistor T5 is disconnected from the signal line SL. Since the application of the video signal Vsig is cancelled, the gate potential (G) of the drive transistor T5 can be increased and increases with the source potential (S). Meanwhile, the gate / source voltage Vgs held in the pixel capacitor C1 maintains the value of (Vsig−ΔV + Vth). As the source potential (S) rises, the reverse bias state of the light emitting element EL is canceled, so that the light emitting element EL actually starts to emit light by the inflow of the output current Ids. The relationship between the drain current Ids and the gate voltage Vgs at this time is given by the following equation by substituting Vsig−ΔV + Vth into Vgs of the previous transistor characteristic equation 1.
Ids = kμ (Vgs−Vth) 2 = kμ (Vsig−ΔV) 2
In the above formula, k = (1/2) (W / L) Cox. From this characteristic equation, it can be seen that the term of Vth is canceled and the output current Ids supplied to the light emitting element EL does not depend on the threshold voltage Vth of the drive transistor T5. Basically, the drain current Ids is determined by the signal voltage Vsig of the video signal. In other words, the light emitting element EL emits light with a luminance corresponding to the video signal Vsig. At that time, Vsig is corrected by the feedback amount ΔV. This correction amount ΔV works so as to cancel the effect of the mobility μ located in the coefficient part of the above characteristic equation. Therefore, the drain current Ids substantially depends only on the video signal Vsig.

図45は、移動度補正期間J7−J8における画素回路2の状態を示す回路図である。図示する様に、移動度補正期間J7−J8では、サンプリングトランジスタT1及びスイッチングトランジスタT4がオンしている一方、残りのスイッチングトランジスタT3がオフしている。この状態でドライブトランジスタT5のソース電位はVssL−Vthである。このソース電位は発光素子ELのアノード電位でもある。ここでVssL−Vth<Vthelと設定しておくことで、発光素子ELは逆バイアス状態に置かれ、ダイオード特性ではなく単純な容量特性を示すことになる。よってドライブトランジスタT5に流れる電流Idsは画素容量C1と発光素子ELの等価容量Celとの合成容量C=C1+Celに流れ込むことになる。換言すると、ドレイン電流Idsの一部が画素容量C1に負帰還され、移動度の補正が行われる。   FIG. 45 is a circuit diagram showing a state of the pixel circuit 2 in the mobility correction period J7-J8. As illustrated, in the mobility correction period J7-J8, the sampling transistor T1 and the switching transistor T4 are turned on, while the remaining switching transistor T3 is turned off. In this state, the source potential of the drive transistor T5 is VssL-Vth. This source potential is also the anode potential of the light emitting element EL. Here, by setting VssL−Vth <Vthel, the light emitting element EL is placed in a reverse bias state, and exhibits simple capacitance characteristics instead of diode characteristics. Therefore, the current Ids flowing through the drive transistor T5 flows into the combined capacitance C = C1 + Cel of the pixel capacitance C1 and the equivalent capacitance Cel of the light emitting element EL. In other words, a part of the drain current Ids is negatively fed back to the pixel capacitor C1, and the mobility is corrected.

図46は上述したトランジスタ特性式をグラフ化したものであり、縦軸にIdsを取り横軸にVsigを取ってある。このグラフの下方にこの特性式も合わせて示してある。図46のグラフは、画素1と画素2を比較した状態で特性カーブを描いてある。画素1のドライブトランジスタの移動度μは相対的に大きい。逆に画素2に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素1,2に同レベルの映像信号Vsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1´は、移動度μの小さい画素2に流れる出力電流Ids2´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。   FIG. 46 is a graph of the transistor characteristic equation described above, with Ids on the vertical axis and Vsig on the horizontal axis. This characteristic equation is also shown below the graph. The graph of FIG. 46 shows a characteristic curve in a state where the pixel 1 and the pixel 2 are compared. The mobility μ of the drive transistor of the pixel 1 is relatively large. Conversely, the mobility μ of the drive transistor included in the pixel 2 is relatively small. Thus, when the drive transistor is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels. For example, when the video signal Vsig of the same level is written in both the pixels 1 and 2, the output current Ids 1 ′ flowing in the pixel 1 having the high mobility μ is the pixel 2 having the low mobility μ unless the mobility is corrected. A large difference is generated as compared with the output current Ids2 'flowing through the current. In this way, a large difference occurs between the output currents Ids due to the variation in the mobility μ, so that the uniformity of the screen is impaired.

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Idsが大きくなる。したがって負帰還量ΔVは移動度が大きいほど大きくなる。図46のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度の小さな画素2の負帰還量ΔV2に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1´からIds1まで大きく下降する。一方移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2´はIds2までそれ程大きく下降しない。結果的に、Ids1とIds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでVsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素1と2があった場合、移動度の大きい画素1の補正量ΔV1は移動度の小さい画素2の補正量ΔV2に対して小さくなる。つまり移動度が大きいほどΔVが大きくIdsの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。   Therefore, in the present invention, the variation in mobility is canceled by negatively feeding back the output current to the input voltage side. As is clear from the transistor characteristic equation, the drain current Ids increases when the mobility is large. Therefore, the negative feedback amount ΔV increases as the mobility increases. As shown in the graph of FIG. 46, the negative feedback amount ΔV1 of the pixel 1 having a high mobility μ is larger than the negative feedback amount ΔV2 of the pixel 2 having a low mobility. Therefore, the larger the mobility μ is, the more negative feedback is applied, and the variation can be suppressed. As shown in the figure, when ΔV1 is corrected in the pixel 1 having a high mobility μ, the output current greatly decreases from Ids1 ′ to Ids1. On the other hand, since the correction amount ΔV2 of the pixel 2 having the low mobility μ is small, the output current Ids2 ′ does not decrease so much to Ids2. As a result, Ids1 and Ids2 are substantially equal, and the variation in mobility is cancelled. Since the cancellation of the variation in mobility is performed in the entire range of Vsig from the black level to the white level, the uniformity of the screen becomes extremely high. In summary, when there are pixels 1 and 2 having different mobility, the correction amount ΔV1 of the pixel 1 having high mobility is smaller than the correction amount ΔV2 of the pixel 2 having low mobility. That is, as the mobility increases, ΔV increases and the decrease value of Ids increases. As a result, pixel current values having different mobilities are made uniform, and variations in mobility can be corrected.

以下参考の為図47を参照して、上述した移動度補正の数値解析を行う。図47に示すように、トランジスタT1及びT4がオンした状態で、ドライブトランジスタT5のソース電位を変数Vに取って解析を行う。ドライブトランジスタT5のソース電位(S)をVとすると、ドライブトランジスタT5を流れるドレイン電流Idsは以下の式4に示す通りである。

Figure 2007148128
For reference, a numerical analysis of the mobility correction described above is performed with reference to FIG. As shown in FIG. 47, the analysis is performed by taking the source potential of the drive transistor T5 as a variable V while the transistors T1 and T4 are turned on. Assuming that the source potential (S) of the drive transistor T5 is V, the drain current Ids flowing through the drive transistor T5 is as shown in Equation 4 below.
Figure 2007148128

またドレイン電流Idsと容量C(=C1+Cel)の関係により、以下の式5に示す様にIds=dQ/dt=CdV/dtが成り立つ。

Figure 2007148128
Further, due to the relationship between the drain current Ids and the capacitance C (= C1 + Cel), Ids = dQ / dt = CdV / dt is established as shown in Equation 5 below.
Figure 2007148128

式5に式4を代入して両辺積分する。ここで、ソース電圧V初期状態は−Vthであり、移動度ばらつき補正時間(J7‐J8)をtとする。この微分方程式を解くと、移動度補正時間tに対する画素電流が以下の数式6のように与えられる。

Figure 2007148128
Both sides are integrated by substituting Equation 4 into Equation 5. Here, the initial state of the source voltage V is -Vth, and the mobility variation correction time (J7-J8) is t. When this differential equation is solved, the pixel current with respect to the mobility correction time t is given as in Equation 6 below.
Figure 2007148128

図48は、式6をグラフ化した図であり、縦軸に出力電流Idsを取り、横軸に映像信号Vsigを取ってある。パレメータとして移動度補正期間t=0us、2.5us及び5usの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合1.2μと比較的小さい場合0.8μをパラメータにとってある。t=0usとして実質的に移動度補正をかけない場合に比べ、t=2.5usでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではIdsに40%のばらつきがあったものが、移動度補正をかけると10%以下に抑えられる。但しt=5usとして補正期間を長くすると逆に移動度μの違いによる出力電流Idsのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、tは最適な値に設定する必要がある。図48に示したグラフの場合、最適値はt=2.5usの近辺である。   FIG. 48 is a graph of Expression 6, in which the vertical axis represents the output current Ids and the horizontal axis represents the video signal Vsig. As the parameters, mobility correction periods t = 0 us, 2.5 us, and 5 us are set. Further, when the mobility μ is a relatively large parameter, the parameter is 1.2 μ and the relatively small mobility is 0.8 μ. It can be seen that the mobility variation is sufficiently corrected at t = 2.5 us, compared to the case where the mobility correction is not substantially applied at t = 0 us. Without mobility correction, Ids with 40% variation can be reduced to 10% or less when mobility correction is applied. However, if the correction period is lengthened with t = 5 us, the variation in the output current Ids due to the difference in mobility μ is increased. Thus, in order to apply appropriate mobility correction, it is necessary to set t to an optimal value. In the graph shown in FIG. 48, the optimum value is around t = 2.5 us.

アクティブマトリクス型の表示装置の一般的な構成を示すブロック図である。1 is a block diagram illustrating a general configuration of an active matrix display device. 図1に示した表示装置に組み込まれる画素回路の従来例を示す回路図である。It is a circuit diagram which shows the prior art example of the pixel circuit integrated in the display apparatus shown in FIG. 発光素子ELのI−V特性の経時変化を示すグラフである。It is a graph which shows a time-dependent change of the IV characteristic of light emitting element EL. 図1に示した表示装置に組み込まれる画素回路の他の従来例を示す回路図である。FIG. 10 is a circuit diagram illustrating another conventional example of a pixel circuit incorporated in the display device illustrated in FIG. 1. 本発明に先立って開発された画素回路の参考例を示す回路図である。It is a circuit diagram which shows the reference example of the pixel circuit developed prior to this invention. 図5に示した画素回路の動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation of the pixel circuit shown in FIG. 5. 参考例にかかる画素回路の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the pixel circuit concerning a reference example. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 本発明にかかる画素回路の第1実施形態を示す回路図である。1 is a circuit diagram illustrating a first embodiment of a pixel circuit according to the present invention. FIG. 第1実施形態の動作説明に供するタイミングチャートである。It is a timing chart with which it uses for operation | movement description of 1st Embodiment. 第1実施形態の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of 1st Embodiment. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 本発明にかかる画素回路の第1実施形態の変形例を示す回路図である。It is a circuit diagram which shows the modification of 1st Embodiment of the pixel circuit concerning this invention. 図24に示した変形例の動作説明に供するタイミングチャートである。FIG. 25 is a timing chart for explaining the operation of the modification shown in FIG. 24. FIG. 変形例の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of a modification. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 本発明にかかる画素回路の第2実施形態を示す回路図である。It is a circuit diagram which shows 2nd Embodiment of the pixel circuit concerning this invention. 第2実施形態の動作説明に供するタイミングチャートである。It is a timing chart with which it uses for operation | movement description of 2nd Embodiment. 第2実施形態の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of 2nd Embodiment. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 本発明にかかる画素回路の第3実施形態を示す回路図である。It is a circuit diagram which shows 3rd Embodiment of the pixel circuit concerning this invention. 第3実施形態の動作説明に供する模式図である。It is a schematic diagram with which operation | movement description of 3rd Embodiment is provided. 第3実施形態の動作説明に供するタイミングチャートである。It is a timing chart used for operation | movement description of 3rd Embodiment. 第3実施形態の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of 3rd Embodiment. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description. 同じく動作説明に供する回路図である。It is a circuit diagram similarly used for operation | movement description. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description.

符号の説明Explanation of symbols

1・・・画素アレイ、2・・・画素回路、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、7・・・補正用スキャナ、9・・・電源ラインスキャナ、T1・・・サンプリングトランジスタ、T2・・・スイッチングトランジスタ、T3・・・スイッチングトランジスタ、T4・・・スイッチングトランジスタ、T5・・・ドライブトランジスタ、C1・・・画素容量、EL・・・発光素子
DESCRIPTION OF SYMBOLS 1 ... Pixel array, 2 ... Pixel circuit, 3 ... Horizontal selector, 4 ... Write scanner, 5 ... Drive scanner, 7 ... Correction scanner, 9 ... Power supply line scanner , T1 ... sampling transistor, T2 ... switching transistor, T3 ... switching transistor, T4 ... switching transistor, T5 ... drive transistor, C1 ... pixel capacitance, EL ... light emitting element

Claims (18)

信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースと信号線との間に別のスイッチングトランジスタが接続されており、
前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする画素回路。
A pixel circuit that is arranged at a portion where a signal line and a required number of scanning lines intersect and includes a light emitting element and a drive transistor that drives the light emitting element,
A pixel capacitor is connected between the gate and source of the drive transistor, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, and a sampling transistor is connected between the gate of the drive transistor and the signal line A switching transistor is connected between the drain of the drive transistor and the power supply, and another switching transistor is connected between the source of the drive transistor and the signal line,
The sampling transistor conducts a horizontal scanning period and samples a video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage to the gate of the drive transistor according to the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the drive transistor,
The light emitting element emits light with a luminance corresponding to the video signal by an output current supplied from the drive transistor,
The two switching transistors operate before the video signal is sampled to the pixel capacitor, detect the threshold voltage of the drive transistor and write to the pixel capacitor, and thus depend on the threshold voltage of the output current. A pixel circuit characterized by correcting the characteristics.
前記信号線は、映像信号を表す信号電圧と、第1のレベルに固定された第1固定電圧と、第2のレベルに固定された第2固定電圧とを切り替えて供給することを特徴とする請求項1記載の画素回路。   The signal line is configured to switch and supply a signal voltage representing a video signal, a first fixed voltage fixed to a first level, and a second fixed voltage fixed to a second level. The pixel circuit according to claim 1. 前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第1固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第2固定電圧は閾電圧を補正する前の準備段階で、ドライブトランジスタのソースに与えられることを特徴とする請求項2記載の画素回路。   The signal voltage is applied to the gate of the drive transistor when sampling the video signal, the first fixed voltage is applied to the gate of the drive transistor when correcting the threshold voltage, and the second fixed voltage is applied before correcting the threshold voltage. 3. The pixel circuit according to claim 2, wherein the pixel circuit is supplied to the source of the drive transistor in the preparation stage. 前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込むことを特徴とする請求項1記載の画素回路。   2. The pixel circuit according to claim 1, wherein the two switching transistors operate during the horizontal scanning period, detect a threshold voltage of the drive transistor, and write to the pixel capacitor. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースとゲートとの間に別のスイッチングトランジスタが接続されており、
前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする画素回路。
A pixel circuit that is arranged at a portion where a signal line and a required number of scanning lines intersect and includes a light emitting element and a drive transistor that drives the light emitting element,
A pixel capacitor is connected between the gate and source of the drive transistor, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, and a sampling transistor is connected between the gate of the drive transistor and the signal line A switching transistor is connected between the drain of the drive transistor and the power supply, and another switching transistor is connected between the source and gate of the drive transistor,
The sampling transistor conducts a horizontal scanning period and samples a video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage to the gate of the drive transistor according to the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the drive transistor,
The light emitting element emits light with a luminance corresponding to the video signal by an output current supplied from the drive transistor,
The two switching transistors operate before the video signal is sampled to the pixel capacitor, detect the threshold voltage of the drive transistor and write to the pixel capacitor, and thus depend on the threshold voltage of the output current. A pixel circuit characterized by correcting the characteristics.
前記信号線は、映像信号を表す信号電圧と、第1のレベルに固定された第1固定電圧と、第2のレベルに固定された第2固定電圧とを切り替えて供給することを特徴とする請求項5記載の画素回路。   The signal line is configured to switch and supply a signal voltage representing a video signal, a first fixed voltage fixed to a first level, and a second fixed voltage fixed to a second level. The pixel circuit according to claim 5. 前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第1固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第2固定電圧は閾電圧を補正する前の準備段階で、該ドライブトランジスタのソースに与えられることを特徴とする請求項6記載の画素回路。   The signal voltage is applied to the gate of the drive transistor when sampling the video signal, the first fixed voltage is applied to the gate of the drive transistor when correcting the threshold voltage, and the second fixed voltage is applied before correcting the threshold voltage. The pixel circuit according to claim 6, wherein the pixel circuit is supplied to the source of the drive transistor in the preparation stage. 前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込むことを特徴とする請求項5記載の画素回路。   6. The pixel circuit according to claim 5, wherein the two switching transistors operate during the horizontal scanning period, detect a threshold voltage of the drive transistor, and write to the pixel capacitor. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと可変電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのゲートと固定電源との間に別のスイッチングトランジスタが接続されており、
前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする画素回路。
A pixel circuit that is arranged at a portion where a signal line and a required number of scanning lines intersect and includes a light emitting element and a drive transistor that drives the light emitting element,
A pixel capacitor is connected between the gate and source of the drive transistor, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, and a sampling transistor is connected between the gate of the drive transistor and the signal line A switching transistor is connected between the drain of the drive transistor and the variable power source, and another switching transistor is connected between the gate of the drive transistor and the fixed power source,
The sampling transistor conducts a horizontal scanning period and samples a video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage to the gate of the drive transistor according to the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the drive transistor,
The light emitting element emits light with a luminance corresponding to the video signal by an output current supplied from the drive transistor,
The two switching transistors operate before the video signal is sampled to the pixel capacitor, detect the threshold voltage of the drive transistor and write to the pixel capacitor, and thus depend on the threshold voltage of the output current. A pixel circuit characterized by correcting the characteristics.
前記可変電源は高電圧と低電圧の二値をとることでドライブトランジスタのゲートとソース間の電圧をその閾電圧以上とし、該高電圧の印加で閾電圧の補正を開始し、ドライブトランジスタと該可変電源との間に接続されている前記スイッチングトランジスタのオフで閾電圧の補正を終了することを特徴とする請求項9記載の画素回路。   The variable power supply takes a binary value of a high voltage and a low voltage so that the voltage between the gate and the source of the drive transistor exceeds the threshold voltage, and correction of the threshold voltage is started by the application of the high voltage. 10. The pixel circuit according to claim 9, wherein the correction of the threshold voltage is terminated when the switching transistor connected to the variable power source is turned off. 前記二つのスイッチングトランジスタは、一水平走査期間より長い時間幅で動作して該ドライブトランジスタの閾電圧を該画素容量に書き込むことができることを特徴とする請求項9記載の画素回路。   10. The pixel circuit according to claim 9, wherein the two switching transistors operate in a time width longer than one horizontal scanning period and can write a threshold voltage of the drive transistor to the pixel capacitor. 前記発光素子の発光を終了する際に、前記ドライブトランジスタのゲートと前記固定電源との間に接続されている一方のスイッチングトランジスタをオンし、且つ前記ドライブトランジスタのドレインと前記可変電源との間に接続されている他方のスイッチングトランジスタをオフすることで、前記ドライブトランジスタに負バイアスをかけることを特徴とする請求項9記載の画素回路。   When the light emission of the light emitting element is finished, one switching transistor connected between the gate of the drive transistor and the fixed power source is turned on, and between the drain of the drive transistor and the variable power source. 10. The pixel circuit according to claim 9, wherein a negative bias is applied to the drive transistor by turning off the other connected switching transistor. 前記ドライブトランジスタにかける負バイアスは、ドライブトランジスタの閾電圧の変動を抑制することを特徴とする請求項12記載の画素回路。   The pixel circuit according to claim 12, wherein the negative bias applied to the drive transistor suppresses a variation in a threshold voltage of the drive transistor. 前記固定電源は、その電源電圧が該発光素子のカソードに印加されるカソード電圧と該発光素子の閾電圧の和よりも小さく設定されていることを特徴とする請求項13記載の画素回路。   14. The pixel circuit according to claim 13, wherein the fixed power supply is set to have a power supply voltage smaller than a sum of a cathode voltage applied to a cathode of the light emitting element and a threshold voltage of the light emitting element. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと固定電源との間に第1スイッチングトランジスタが接続され、該ドライブトランジスタのゲートと可変電源との間に第2スイッチングトランジスタが接続されており、
前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
前記第1スイッチングトランジスタ及び第2スイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む補正動作を行い、以って該出力電流の閾電圧に対する依存性を補正し、
前記可変電源は、該補正動作の前にその電源電圧を切り替え、前記第2スイッチングトランジスタを介して前記ドライブトランジスタのゲート電圧を高電圧から低電圧に変化させ、この電圧変化を前記ドライブトランジスタのソース電圧にカップリングさせる事で、該補正動作に入る前の準備動作を行うことを特徴とする画素回路。
A pixel circuit that is arranged at a portion where a signal line and a required number of scanning lines intersect and includes a light emitting element and a drive transistor that drives the light emitting element,
A pixel capacitor is connected between the gate and source of the drive transistor, the light emitting element is connected between the source of the drive transistor and a predetermined cathode potential, and a sampling transistor is connected between the gate of the drive transistor and the signal line A first switching transistor is connected between the drain of the drive transistor and the fixed power source, and a second switching transistor is connected between the gate of the drive transistor and the variable power source,
The sampling transistor conducts a horizontal scanning period and samples a video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage to the gate of the drive transistor according to the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the drive transistor,
The light emitting element emits light with a luminance corresponding to the video signal by an output current supplied from the drive transistor,
The first switching transistor and the second switching transistor perform a correction operation of detecting a threshold voltage of the drive transistor and writing to the pixel capacitor before the video signal is sampled to the pixel capacitor, thereby performing the correction operation. Correct the dependency of the output current on the threshold voltage,
The variable power supply switches its power supply voltage before the correction operation, changes the gate voltage of the drive transistor from a high voltage to a low voltage via the second switching transistor, and changes the voltage change to the source of the drive transistor. A pixel circuit which performs a preparatory operation before entering the correction operation by coupling to a voltage.
該準備動作の結果、カップリング後は前記ドライブトランジスタのゲートとソース間の電圧が前記ドライブトランジスタの閾電圧よりも大きくなり、且つ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定されることを特徴とする請求項15記載の画素回路。   As a result of the preparatory operation, after coupling, the voltage between the gate and source of the drive transistor is larger than the threshold voltage of the drive transistor, and the source potential of the drive transistor is less than the operating point of the light emitting element. The pixel circuit according to claim 15, wherein the pixel circuit is set. 前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、
前記第1スイッチングトランジスタは該出力電流のキャリア移動度に対する依存性を打ち消すために該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する移動度補正動作を行うことを特徴とする請求項15記載の画素回路。
In the drive transistor, the output current depends on the carrier mobility in addition to the threshold voltage of the channel region,
The first switching transistor operates in a part of the horizontal scanning period to cancel the dependence of the output current on the carrier mobility, and extracts the output current from the drive transistor in a state where the video signal is sampled. 16. The pixel circuit according to claim 15, wherein a mobility correction operation for correcting the input voltage by performing negative feedback on the pixel capacitance is performed.
該移動度補正動作を正確に行う為に、あらかじめ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定されることを特徴とする請求項17記載の画素回路。
18. The pixel circuit according to claim 17, wherein a source potential of the drive transistor is set in advance to be lower than an operating point of the light emitting element in order to perform the mobility correction operation accurately.
JP2005344206A 2005-11-29 2005-11-29 Pixel circuit Pending JP2007148128A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005344206A JP2007148128A (en) 2005-11-29 2005-11-29 Pixel circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344206A JP2007148128A (en) 2005-11-29 2005-11-29 Pixel circuit

Publications (1)

Publication Number Publication Date
JP2007148128A true JP2007148128A (en) 2007-06-14

Family

ID=38209583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344206A Pending JP2007148128A (en) 2005-11-29 2005-11-29 Pixel circuit

Country Status (1)

Country Link
JP (1) JP2007148128A (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164796A (en) * 2006-12-27 2008-07-17 Sony Corp Pixel circuit, display device and driving method thereof
JP2009031789A (en) * 2007-06-29 2009-02-12 Canon Inc Display device and driving method thereof
JP2009069325A (en) * 2007-09-12 2009-04-02 Sony Corp Display device
JP2009122352A (en) * 2007-11-14 2009-06-04 Sony Corp Display device, driving method thereof, and electronic apparatus
EP2085960A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and method
EP2085959A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and driving method thereof
KR20100098327A (en) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for driving semiconductor device
US7808008B2 (en) 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
WO2011125361A1 (en) * 2010-04-02 2011-10-13 シャープ株式会社 Display device and drive method therefor
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2013068940A (en) * 2011-09-09 2013-04-18 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013068968A (en) * 2007-11-14 2013-04-18 Sony Corp Display device, driving method thereof, and electronic apparatus
JP2013101401A (en) * 2008-05-29 2013-05-23 Panasonic Corp Display device and driving method for the same
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
CN103440842A (en) * 2009-01-06 2013-12-11 索尼公司 Driving method of organic electroluminescence emission part
KR101456121B1 (en) * 2007-06-22 2014-11-03 세이코 엡슨 가부시키가이샤 Detection device and electronic device
CN107403607A (en) * 2014-12-31 2017-11-28 乐金显示有限公司 Oled
CN113838412A (en) * 2021-10-15 2021-12-24 四川启睿克科技有限公司 Pixel driving circuit of electroluminescent display device and pixel driving method thereof
JP2023503149A (en) * 2020-10-12 2023-01-26 北京集創北方科技股▲ふん▼有限公司 drive and electronics
WO2023197355A1 (en) * 2022-04-11 2023-10-19 深圳市华星光电半导体显示技术有限公司 Pixel driving circuit and driving method therefor, and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device
JP2004295131A (en) * 2003-03-04 2004-10-21 James Lawrence Sanford Display drive circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device
JP2004295131A (en) * 2003-03-04 2004-10-21 James Lawrence Sanford Display drive circuit

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164796A (en) * 2006-12-27 2008-07-17 Sony Corp Pixel circuit, display device and driving method thereof
US7898509B2 (en) 2006-12-27 2011-03-01 Sony Corporation Pixel circuit, display, and method for driving pixel circuit
KR101456121B1 (en) * 2007-06-22 2014-11-03 세이코 엡슨 가부시키가이샤 Detection device and electronic device
JP2009031789A (en) * 2007-06-29 2009-02-12 Canon Inc Display device and driving method thereof
US8816359B2 (en) 2007-06-29 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7808008B2 (en) 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US8338835B2 (en) 2007-06-29 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2009069325A (en) * 2007-09-12 2009-04-02 Sony Corp Display device
JP2009122352A (en) * 2007-11-14 2009-06-04 Sony Corp Display device, driving method thereof, and electronic apparatus
JP2013068968A (en) * 2007-11-14 2013-04-18 Sony Corp Display device, driving method thereof, and electronic apparatus
US9286828B2 (en) 2007-11-14 2016-03-15 Joled Inc. Display apparatus, driving method for display apparatus and electronic apparatus
EP2085960A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and method
US8203510B2 (en) 2008-02-04 2012-06-19 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US8199077B2 (en) 2008-02-04 2012-06-12 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
CN101504824B (en) * 2008-02-04 2012-01-18 索尼株式会社 Display apparatus, driving method therefore and electronic apparatus
EP2085959A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and driving method thereof
TWI410927B (en) * 2008-02-04 2013-10-01 Sony Corp Display apparatus, driving method for display apparatus and electronic apparatus
US9824626B2 (en) 2008-03-05 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8791929B2 (en) 2008-03-05 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2013101401A (en) * 2008-05-29 2013-05-23 Panasonic Corp Display device and driving method for the same
CN103440842A (en) * 2009-01-06 2013-12-11 索尼公司 Driving method of organic electroluminescence emission part
US9449556B2 (en) 2009-01-06 2016-09-20 Joled Inc. Driving method of organic electroluminescence emission part
KR20100098327A (en) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for driving semiconductor device
US11387368B2 (en) 2009-02-27 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9171493B2 (en) 2009-02-27 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US10930787B2 (en) 2009-02-27 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9842540B2 (en) 2009-02-27 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9478168B2 (en) 2009-02-27 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9361826B2 (en) 2010-04-02 2016-06-07 Sharp Kabushiki Kaisha Display device and drive method therefor
WO2011125361A1 (en) * 2010-04-02 2011-10-13 シャープ株式会社 Display device and drive method therefor
JP2013068940A (en) * 2011-09-09 2013-04-18 Semiconductor Energy Lab Co Ltd Semiconductor device
CN107403607A (en) * 2014-12-31 2017-11-28 乐金显示有限公司 Oled
CN107403607B (en) * 2014-12-31 2019-11-29 乐金显示有限公司 Organic light emitting display
JP2023503149A (en) * 2020-10-12 2023-01-26 北京集創北方科技股▲ふん▼有限公司 drive and electronics
US11783787B2 (en) 2020-10-12 2023-10-10 Chipone Technology (Beijing) Co., Ltd. Driving device and electronic apparatus
JP7480295B2 (en) 2020-10-12 2024-05-09 北京集創北方科技股▲ふん▼有限公司 Drive and electronic devices
CN113838412A (en) * 2021-10-15 2021-12-24 四川启睿克科技有限公司 Pixel driving circuit of electroluminescent display device and pixel driving method thereof
WO2023197355A1 (en) * 2022-04-11 2023-10-19 深圳市华星光电半导体显示技术有限公司 Pixel driving circuit and driving method therefor, and display panel
US12217671B2 (en) 2022-04-11 2025-02-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel driving circuit, driving method thereof, and display panel

Similar Documents

Publication Publication Date Title
US11170721B2 (en) Pixel circuit and display apparatus
JP4923410B2 (en) Pixel circuit and display device
JP4923505B2 (en) Pixel circuit and display device
JP4923527B2 (en) Display device and driving method thereof
JP4203770B2 (en) Image display device
JP2007148128A (en) Pixel circuit
JP2007148129A (en) Display device and driving method thereof
JP2007140318A (en) Pixel circuit
JP4983018B2 (en) Display device and driving method thereof
JP4929891B2 (en) Display device
JP2009163275A (en) Pixel circuit, pixel circuit driving method, display device, and display device driving method
JP2009187034A (en) Pixel circuit, pixel circuit driving method, display device, and display device driving method
JP4547900B2 (en) Pixel circuit, driving method thereof, active matrix device, and display device
JP2006243525A (en) Display device
JP2006038965A (en) Pixel circuit, display device, and driving method thereof
JP2008026468A (en) Image display device
JP2007316453A (en) Image display device
JP4918983B2 (en) Pixel circuit and display device
JP5282355B2 (en) Image display device
JP5477359B2 (en) Display device
JP4967336B2 (en) Pixel circuit and display device
JP2009075408A (en) Display device and driving method thereof
JP2012088724A (en) Pixel circuit and display
JP5516655B2 (en) Image display device
JP2009169430A (en) Pixel circuit, pixel circuit driving method, display device, and display device driving method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731