[go: up one dir, main page]

JP2007142105A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007142105A
JP2007142105A JP2005333049A JP2005333049A JP2007142105A JP 2007142105 A JP2007142105 A JP 2007142105A JP 2005333049 A JP2005333049 A JP 2005333049A JP 2005333049 A JP2005333049 A JP 2005333049A JP 2007142105 A JP2007142105 A JP 2007142105A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
chip
heat
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005333049A
Other languages
English (en)
Inventor
Tomio Aida
富雄 相田
Natsuki Kurokawa
夏樹 黒川
Ken Sakurai
憲 櫻井
Toshiaki Naganuma
俊明 長沼
Shigenori Matsumoto
成典 松本
Kotaro Saito
幸太郎 齋藤
Shuhei Motoyama
修平 本山
Junichi Akiyama
純一 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005333049A priority Critical patent/JP2007142105A/ja
Publication of JP2007142105A publication Critical patent/JP2007142105A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱フィンを設けることなく、チップの放熱効率を高め、放熱特性を向上する。
【解決手段】チップ１００，２００からなるチップ積層体の接触面に貫通空洞を設け、その貫通空洞に熱伝導性材料（例えば、熱伝導性のダイ接着剤）を充填して放熱経路を確保する。そして、熱伝導性材料からなる封止体５００を被せ、基板６００上に搭載してスタックドパッケージを構成する。上側のチップ２００は、封止体５００の内部上面に設けられた第１の電極端子（５０５ａ〜５０５ｋ）、埋め込み配線（５０６ａ，５０６ｂ）ならびに封止体５００の底面に設けられている第２の接続端子（５０４ａ〜５０４ｋ）を介して、基板６００上の配線５０７ａ，５０７ｂに電気的に接続される。
【選択図】図１２

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、半導体チップの放熱効率を改善する技術に関する。
半導体チップの高集積化、大型化に伴い、一つの半導体チップからの発熱量が増大する傾向にある。半導体チップの温度が上昇すると、素子特性が不安定化し、素子の動作保証温度を越えると素子が誤動作したり、素子が劣化したり、あるいは、パッケージの破損を引き起こす場合もあるため、発熱対策が重要となる。
また、近年、半導体チップを低コストで高密度に実装できるパッケージ形態として、いわゆるスタックドパッケージが注目されている。スタックドパッケージは、複数の半導体チップを積み重ね、そのチップ積層体をパッケージにて保護した半導体装置である。
図１３は、従来のスタックドパッケージ構造の一例を示す断面図である。
図示されるように、２つの半導体チップが積み重ねられて一つのパッケージが形成されている。図中、参照符号１３０１，１３０２は半導体チップであり、参照符号１３０３はパッケージの基板であり、１３０４は半導体素子１３０１とパッケージ基板１３０３と接合させるための導通接合部である。
また、参照符号１３０５は、半導体素子１３０２とパッケージ基板１３０３と接続するためのワイヤーであり、参照符号１３０６は保護用の樹脂である。半導体チップ１３０１の素子形成面は下向き、半導体素子１３０２の素子形成面は上向きとする。
図１３に示される構造の積層半導体装置は、特許文献１に記載されている。
ただし、スタックドパッケージ構造の半導体装置では、一つのパッケージ内に複数の半導体チップが搭載されるため、半導体チップ数に比例して発熱量が増加し、また、各チップが相互に密着して配置される（例えば、シート状接着剤により半導体チップ同士が接着されている）ため、熱が逃げにくい構造となっている。したがって、発熱量が増大すれば、パッケージ内の温度が半導体チップの動作保証温度を超えたり、熱によって半導体素子の劣化が進んだり、あるいは、パッケージが破損するといった問題が生じやすい。
スタックドパッケージにおける放熱性を高めるパッケージ構造としては、例えば、特許文献２に記載されるものがある。特許文献２に示されるパッケージでは、放熱用のフィンをパッケージに接合し、これによって放熱効率を改善している。
特開平１１−２０４７２０号公報（図３） 特開２００４−２２８４８５号公報（図７）
このように、半導体チップの高集積化、大型化に伴い、一つの半導体チップからの発熱量が増大する傾向にあり、発熱対策が重要となっており、その対策としては、放熱フィン付のパッケージの採用が考えられるが、高密度実装の要請から、放熱フィン付のパッケージを採用できない場合がある。
特に、スタックドパッケージ構造の半導体装置では、パッケージ内の発熱量が大きく半導体装置の内部温度が半導体素子の動作保証温度を超えるという問題が発生しやすくなっており、効果的な熱対策が必要である。しかし、放熱フィンをパッケージに接合するような従来の手法は、近年の高密度実装のさらなる進展と共に、採用しにくくなっている。
本発明は前記実情に鑑みてなされたものであり、その目的は、放熱フィンを用いることなく、半導体装置（特に、スタックドパッケージ構造をもつ半導体装置）の放熱性を改善することにある。
本発明の半導体装置は、素子形成面と、表面積を増加させる処理が施された、前記素子形成面の反対側の放熱面とを備えた、一または複数の半導体チップを具備する。
半導体チップの素子形成面の反対側の面に、表面積を増加させる処理を施して放熱効果を高めるものである。つまり、一つのチップに、放熱効率が改善された放熱面を設けることによって、半導体チップ自体が放熱フィンとして機能を併せ持つようになる。したがって、放熱フィンを外付けする必要がなくなる。表面積を増加させる処理としては、表面の切削加工によってチップ表面に曲面を形成する処理、切削加工によってチップ表面に溝を形成する処理、あるいは、サンドブラスタ等によってチップ表面に微小な凹凸を形成する処理等が考えられる。また、ＭＥＭＳ（微小電気機械システム）技術を用いて形成されたシリコンからなる放熱フィンをチップ裏面に貼り付けてもよい。
また、本発明の半導体装置では、前記放熱面には、一方向に延在する少なくとも一本の溝が形成されている。
溝加工によって、素子形成面の反対側の面（放熱面）における表面積を増加させ、放熱性の改善を図るものである。溝は、例えば、半導体ウエハの裏面研削工程（ウエハを所定厚みに研削する工程）に先立ち、切削ブレードにて、半導体ウエハの裏面に切削溝を形成することにより形成可能である。切削溝の深さは、切削ブレードを上下位置を調整して切り込み量を調整することで設定することが可能であり、例えば、後の研削工程で所定の厚さに仕上げられる半導体ウエハの裏面に僅かに食い込む程度の深さとする。この溝は、チップ分割（ダイシング）にも利用することができる。また、チップサイズが大きいときは、チップ分割の後に、分割された各チップの裏面に、個別に溝を形成する処理を行うこともできる。また、強度と放熱性との両面からの要求を満たすために、この溝は面全体にわたってほぼ均一に形成するのが望ましい。
また、本発明の半導体装置では、前記放熱面には、一方向に延在する少なくとも一本の溝と、前記一方向とは異なる他の方向に延在する少なくとも一本の溝が形成されている。
一方向の溝のみならず、他の方向の溝も形成することによって、放熱面の表面積をさらに増加させることができ、放熱性を高めることができる。溝形成は、ウエハ段階のみならず、チップ分割後においても行うことができる。
また、本発明の半導体装置では、２つの前記半導体チップが、前記放熱面同士が対向する構造にて積層され、これによって、前記半導体チップの各々の放熱面に設けられている溝同士が相対向して、前記半導体チップの一側面から反対側の側面に達する貫通空洞部が形成されている。
従来は、積層された各チップは全面的に貼り合わされるために熱の逃げづらいという問題があったが、本発明の構造によれば、チップ同士の接触面には、溝の全部または一部が相対向して貫通空洞が形成されるため、各チップの放熱面が外気と接触することができ、この貫通空洞を経由して空気が対流し、これによって、熱を外に効率的に逃がすことができる。したがって、積層半導体装置（スタックドパッケージ）の放熱性を、放熱フィンを用いることなく改善することができる。
また、本発明の半導体装置では、２つの前記半導体チップが、前記放熱面同士が対向するように積層され、これによって、前記半導体チップの各々の放熱面に設けられている溝同士が相対向して、前記半導体チップの一側面から反対側の側面に達する貫通空洞部が形成され、かつ、前記貫通空洞部には、熱伝導性材料が充填されている。
貫通空洞部に、熱伝導性材料を充填することによって、熱伝導性材料からなる放熱経路が形成される。そして、その熱伝導性経路を経由して、チップ内部の熱をチップの外周まで効率的に逃がすことができる。したがって、スタックドパッケージ構造の半導体装置の放熱性の改善効果を高めることができる。貫通空洞部に充填される熱伝導性材料は、例えば、溝の全体形状に合わせて成形された金属構造体とすることができる。また、チップ同士を貼り合わせる際に使用するダイ接着剤（半導体チップ（ダイ）を接着するためのエポキシ等の熱硬化性樹脂や高分子ポリマを基材とした接着剤）に、熱伝導性を付与するために金属粒子を配合して熱伝導性接着剤とし、チップ貼り合わせの際、その熱伝導性接着剤を貫通空洞部にも充填するようにしてもよい。熱伝導性接着剤を使用すると、放熱性が改善された積層半導体装置（スタックドパッケージ）を無理なく製造できる利点がある。
また、本発明の半導体装置では、前記熱伝導性材料は、前記２つの半導体チップの前記放熱面同士を接着する機能をもつ熱伝導性接着材料である。
チップ同士を貼り合わせる際に使用するダイ接着剤（エポキシ等の熱硬化性樹脂や高分子ポリマを基材とした接着剤）に、熱伝導性を付与するために金属粒子を配合して熱伝導性接着剤とし、チップ貼り合わせの際、その熱伝導性接着剤を貫通空洞部にも充填したものである。熱伝導性接着剤を使用すると、放熱性が改善された積層半導体装置（スタックドパッケージ）を無理なく製造できる利点がある。
また、本発明の半導体装置では、前記半導体装置は、前記２つの半導体チップの積層体を覆うと共に、その内部の上面に設けられた、前記積層体の上側の半導体チップと電気的導通を確保するための第１の接続端子と、その底面に設けられ、前記第１の接続端子と電気的に接続されている第２の接続端子とをもつ、熱伝導性材料からなる封止体をさらに有し、これによって、前記上側の半導体チップは、前記封止体の第１の接続端子を介して前記第２の接続端子に電気的に接続されている。
スタックドパッケージ構造をもつ半導体装置では、積層された上側の半導体チップと、外部との電気的な接続をどのように確保するかが問題となる。かかる構成によれば、特殊な内部構造をもつ封止体（金属セラミックのような熱伝導性材料からなる立体構造物）をチップの積層体に被せて固定し、これによって強固なパッケージ構造を形成すると共に、その封止体に設けられている第１および第２の接続端子を経由して、チップ積層体の上側の半導体チップと外部との電気的接続を容易に確保できるようにしたものである。また、封止体を、金属セラミック等の熱伝導性材料によって構成することによって、樹脂封止パッケージに比べて、放熱性を高めることができ、この点でも放熱性の改善を図ることができる。
また、本発明の半導体装置では、前記封止体は熱伝導性材料により構成されると共に、前記第１および第２の接続端子は、前記封止体の内部に埋め込まれている、ボンディングワイヤとして機能する埋め込み配線によって相互に接続されている。
封止体に形成されている第１および第２の接続端子は、ボンディングワイヤの代わりをする埋め込み配線によって相互に接続されている。したがって、チップ積層体の上側の半導体チップと外部との電気的接続を確保する際、ボンディングワイヤが不要となり、例えば、バンプ電極を利用したフリップチップ実装にて外部との電気的導通を確保することが可能となる。したがって、パッケージが大型化せず、高密度実装が可能となる。
また、本発明の半導体装置では、前記封止体の側面の、前記２つのチップの積層体における前記貫通空洞部に対応する位置には、放熱補助のための貫通孔が設けられている。
封止体の、チップ積層体の貫通空洞部に対応する位置に貫通孔を設けたものである。これによって、積層体の貫通空洞部は、封止体の貫通孔を介して外部の大気と触れることができる。つまり、半導体チップにて発生した熱をパッケージ外の大気に逃がすための通路が確保されたことになり、これによって、積層半導体装置（スタックドパッケージ）の放熱性をさらに向上することができる。
また、本発明の半導体装置では、本発明の半導体装置における、前記積層された２つの半導体チップのうちの下側の半導体チップの前記素子形成面に設けられている外部接続用端子、および前記封止体の底面に設けられている前記第２の接続端子の各々が、基板上に設けられている導体層に接続される。
チップ積層体と、そのチップ積層体を収容する封止体とを共に基板上に搭載し、その基板も含めて一つのパッケージ構造を形成したものである。つまり、チップ積層体の下側のチップの下面に設けられている外部接続端子（例えば、半田バンプ電極）と、封止体の底面に設けられている第２の接続端子とを、基板上の導体層（配線や電極等）に接触させて固定するものである。その基板の裏面にバンプ電極等を形成しておけば、その基板ごと、実装基板に搭載することが可能となる。
また、本発明の半導体装置の製造方法は、半導体素子が形成された素子形成面と、前記素子形成面の反対側の面であって、放熱性を改善するための溝が形成された放熱面とを備える２つの半導体チップを用意する第１の第１の工程と、前記半導体チップの放熱面同士を熱伝導性接着材料により接着し、これによって、前記溝に前記熱導電性接着材料が充填された形態の、あるいは、充填されない形態の半導体チップ積層体を形成する第２の工程と、本発明の半導体装置で使用される前記封止体を、前記半導体チップ積層体に被せ、その封止体の内部の上面に設けられている前記第１の接続端子を、前記半導体チップ積層体の上側の半導体チップに接続する第３の工程とを含む。
放熱性を改善するための溝が形成れた放熱面をもつチップを用意し、熱伝導性接着剤により２つのチップの放熱面同士を各溝が合わさるように接着する。このとき、溝内に熱伝導性接着剤が充填されないものと、充填されるものとがあり得る。続いて、封止体をチップ積層体に被せ、積層体の上側のチップと封止体の内部の上面（天井面）に形成されている第１の接続端子とが接続した状態にて固定するものである。これにより、チップ積層体が封止体により保護され、かつ、放熱性が改善された構造の半導体装置を無理なく製造することが可能となる。
また、本発明の半導体装置の製造方法では、前記第１〜第３の工程の後に、さらに、前記半導体チップ積層体と封止体を基板に搭載し、前記パッケージ構造と前記実装基板との間の電気的接続を確保する第４の工程を実施する。
半導体チップ積層体と封止体を基板に搭載して、その基板を含めて、一つのスタックドパッケージを構成するものである。その基板の裏面にバンプ電極等を形成しておけば、その基板ごと、実装基板に搭載することが可能となる。
また、本発明の半導体装置の製造方法では、前記熱伝導性接着材料は、樹脂材料に熱伝導性物質が配合された材料からなる。
熱伝導性材料が、樹脂と、その樹脂に配合された熱伝導性物質とを含むことを明らかとしたものである。
また、本発明の半導体装置の製造方法では、前記熱伝導性接着材料の前記樹脂は、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸エステル共重合体、ポリアミド、ポリエチレン、ポリスルホン等の熱可塑性樹脂、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂等の熱硬化性樹脂、あるいは、アクリル樹脂、ゴム系ポリマー、フッ素ゴム系ポリマー、フッ素樹脂のいずれか、あるいは、上記樹脂の２種以上の混合物からなり、また、前記熱伝導性物質は、金、銀、銅、ニッケル、アルミニウム、ステンレス、シリコン、ゲルマニウムの金属材料あるいはそれらの合金の中から選ばれる、一または複数の材料である。
エポキシ樹脂等の熱硬化性樹脂と、これに配合された金属成分とを含むことを明らかとしたものである。熱伝導性をもつ熱硬化性の接着剤としては、例えば、半導体チップをヒートシンクやタブリードに接着するためのダイ接着剤を利用することができる。ダイ接着剤は、１５０℃から３００℃程度の低温の熱処理によって熱硬化させることができ、半導体チップに集積されている素子に悪影響を与えることがない。また、ダイ接着剤は、凹凸のある放熱面にも塗布することができ、また、放熱面に形成される溝の深さや広さや、接着剤の塗布方法、塗布する接着剤の粘度や量を適宜、調整することによって、溝（つまり、貫通空洞部）内に充填するか否かの調節も行うことができる。
本発明によれば、半導体チップの素子形成面とは反対の面（放熱面）に、表面積を拡大する処理を施すことによって、放熱フィンを設けることなく、半導体装置の放熱性を高めることができる。
放熱フィンがなくても、半導体チップが発熱したとしても、半導体チップの温度が半導体素子（トランジスタ等）の動作保証温度を越えることがなくなり、熱による素子特性の劣化が防止され、パッケージが破損する恐れもなくなる。
また、本発明によれば、本発明の半導体チップ同士を貼り合わせ、このとき、各チップの放熱面に設けられている凹部同士が合わさるようにして、半導体チップ同士の接触面に空洞部（貫通空洞部）を形成することによって放熱経路を確保することができ、積層半導体装置の放熱性を向上することができる。
また、空洞部（貫通空洞部）に熱伝導率の高い物質を充填することによって、熱をより効率的に逃がすことができ、積層半導体装置の放熱性がさらに向上する。
また、熱伝導性の材料からなる封止体（立体構造物）によってチップ積層体を収容することによって、頑強なパッケージ構造を得ることができ、チップ積層体の上側のチップと外部との電気的接続の確保も容易にでき、また、樹脂封止パッケージに比べて、熱を効率的に外部に逃がすことができるため、積層半導体装置の放熱特性も改善される。
また、封止体（立体構造物）の側面の、貫通空洞部に対応する位置に貫通孔を設けることによって、半導体チップで生じた熱を外部の大気に効率的に逃がすことができ、積層半導体装置の放熱特性がさらに改善される。
また、熱伝導性材料として、熱伝導性が付与されたダイ接着剤等を使用することによって、放熱性が改善された半導体装置（特に、スタックドパッケージ構造をもつ半導体装置）を無理なく製造することが可能となる。
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。
(第１の実施形態)
図１は、本発明の半導体装置（放熱性が改善された半導体チップ）の一例を示す斜視図である。
半導体チップ（以下、単に「チップ」という場合がある）１００は（ダイシング後の）シリコンチップであり、素子形成面（図中の下側の面）１０１に、トランジスタ等の構成要素である拡散層（９０ａ，９０ｂ）が形成されている。
一方、素子形成面１０１の反対側の面１０２には、表面積を拡大する処理が施されている。図１では、表面が切削加工されて、横方向からみた表面の断面が、曲面をもつ形状（波形）になっている。これにより、素子形成面１０１の反対側の面１０２は、放熱フィンとしての効果をもつことになり、半導体チップ１００の動作中に発生する熱を、その面１０２を介して外部に効率的に放熱することができる。
以下の説明では、「表面積を拡大する処理が施されたシリコンチップにおける面」を、「放熱面」と呼ぶことにする。
つまり、一つのチップに、放熱効率が改善された放熱面を設けることによって、半導体チップ自体が放熱フィンとしての機能を併せ持つようになる。したがって、放熱フィンをパッケージに外付けする必要がなくなる。
表面積を増加させる処理としては、表面の切削加工によってチップ表面に曲面を形成する処理、切削加工によってチップ表面に溝を形成する処理、あるいは、サンドブラスタ等によってチップ表面に微小な凹凸を形成する処理等が考えられる。また、ＭＥＭＳ技術により製造される、シリコンからなる微小な放熱フィンを、接着剤等でチップ裏面に貼り付けてもよい。
これらの処理は、ウエハ段階で行うことができる。また、チップ分割（ダイシング）の後に、各チップに個別に施してもよい。
また、半導体チップ１０１の厚みを薄くすることにより、素子形成面１０１の近傍で発生した熱が、放熱面１０２に伝達され易くなり、放熱性をさらに改善することができる。半導体チップ１０１の厚みは、ウエハ裏面の研削処理における研削量を制御することによって、適宜、調整することができる。
（第２の実施形態）
図２は、本発明の半導体装置の他の例（放熱面に一方向に延在する溝をもつ半導体チップ）の斜視図である。図２において、前掲の図と同じ部分には同じ参照符号を付してある。この点は、以下の図面においても同様である。
図２の半導体チップ１００の放熱面（裏面）１０２には、縦方向に延在する複数本の溝（１０４ａ〜１０４ｄ）が形成されている。溝加工によって、放熱面１０２における表面積を増加させ、放熱性の改善を図るものである。
溝（１０４ａ〜１０４ｄ）の形状や深さ、間隔は、特に限定されない。溝は、少なくとも一本あればよいが、複数本の溝を設けることによって、チップ１００の放熱性がより高まる。
すなわち、複数本の溝の形成によって、放熱面の表面積が増大し、これにより、半導体チップ１００が動作中に発生する熱を効率的に放熱することができる。さらに半導体チップ１００の厚みを薄くすることにより、素子形成面１０１の近傍で発生した熱が、放熱面１０２に到達し易くなり、放熱性が向上する。
溝（１０４ａ〜１０４ｄ）は、例えば、半導体ウエハの裏面研削工程（ウエハを所定厚みに研削する工程）に先立ち、切削ブレードにて、半導体ウエハの裏面に切削溝を形成することにより形成可能である。
切削溝の深さは、上記のとおり、特に限定されないが、切削ブレードを上下位置を調整して切り込み量を調整することで最適値に設定することが可能であり、例えば、後の研削工程で所定の厚さに仕上げられる半導体ウエハの裏面に僅かに食い込む程度の深さとする。この溝は、チップ分割にも利用することができる。
チップサイズが大きいときは、チップ分割の後に、分割された各チップの裏面に、けがき処理等によって溝を形成することもできる。
なお、図２の半導体チップの素子形成面１０１の周辺には、基板との電気的接続を確保するための接続端子（半田バンプや金バンプ等）８０ａ，８０ｂが設けられる。
（第３の実施形態）
図３は、本発明の半導体装置の他の例（放熱面に縦横に延在する溝をもつ半導体チップ）の斜視図である。
図３の半導体チップ１００の放熱面（裏面）１０２には、図２のチップと同様に、縦方向に延在する複数本の溝（１０４ａ〜１０４ｄ）が形成されており、さらに、横方向に延在する溝（１０４ｅ〜１０４ｇ）が形成されている。
異なる方向に延びる溝を形成することによって、放熱面１０２の表面積がさらに増加し、放熱性能が向上する。
溝（１０４ａ〜１０４ｇ）の形状や深さ、間隔は、特に限定されない。溝は、少なくとも一本あればよいが、複数本の溝を設けることによって、チップ１００の放熱性がより高まる。すなわち、複数本の溝の形成によって、放熱面の表面積が増大し、これにより、半導体チップ１００が動作中に発生する熱を効率的に放熱することができる。さらに半導体チップ１００の厚みを薄くすることにより、素子形成面１０１の近傍で発生した熱が、放熱面１０２に到達し易くなり、放熱性が向上する。
溝（１０４ａ〜１０４ｇ）は、例えば、半導体ウエハの裏面研削工程（ウエハを所定厚みに研削する工程）に先立ち、切削ブレードにて、半導体ウエハの裏面に切削溝を形成することにより形成可能である。
切削溝の深さは、上記のとおり、特に限定されないが、切削ブレードを上下位置を調整して切り込み量を調整することで最適値に設定することが可能であり、例えば、後の研削工程で所定の厚さに仕上げられる半導体ウエハの裏面に僅かに食い込む程度の深さとする。この溝は、チップ分割にも利用することができる。
チップサイズが大きいときは、チップ分割の後に、分割された各チップの裏面に、けがき処理等によって溝を形成することもできる。
なお、図３の半導体チップの素子形成面１０１の周辺には、基板との電気的接続を確保するための接続端子（半田バンプや金バンプ等）８０ａ，８０ｂが設けられる。
（第４の実施形態）
図４は、本発明の半導体装置の他の例（一方向に延びる貫通空洞を有する積層半導体装置）の斜視図である。
本実施形態では、図２に記載される、一方向（縦方向）に延びる溝をもつ半導体チップの放熱面同士を熱伝導性接着剤（ここでは、金属成分を配合した、熱硬化性のダイ接着剤とする）にて接続して積層半導体装置を形成する。そして、このとき、各チップの溝同士を合わせるようにし、これによって、各チップの接触面において、チップを縦方向に貫く貫通空洞を形成し、これを放熱経路として利用する。
図４において、参照符号１００は、素子形成面を下面にし、単方向の溝が形成された放熱面を上面にした第１の半導体チップであり、参照符号４０２は、単方向の溝が形成された放熱面を下面にし、素子形成面を上面にした第２の半導体チップであり、参照符号４００ａ〜４００ｄは、第１の半導体チップ１００と第２の半導体チップ２００の各々の溝を重ね合わせることによって形成される貫通空洞である。
なお、以下の説明では、「第１のチップと第２のチップが重ね合わされた（積層された）構造」を、「チップ積層体」、あるいは「チップの積層体」ということがある。
従来は、積層された各チップは全面的に貼り合わされるために熱が逃げづらいという問題があったが、図４の構造によれば、チップ同士の接触面には、溝同士が相対向して貫通空洞（４００ａ〜４００ｄ）が形成されるため、各チップの放熱面が外気と接触することができ、この貫通空洞（４００ａ〜４００ｄ）を経由して熱を外に逃がすことができる。
つまり、縦方向に延びる複数本の溝で形成される貫通空洞４００ａ〜４００ｄにより、常に外気がその貫通空洞の内部を対流することになり、これにより、第１および第２の半導体チップ１００，２００が動作中に発生する熱を、効率的に外部に逃がすことができる。したがって、積層半導体装置の放熱性を、放熱フィンを用いることなく改善することができる。
なお、参照符号９０ａ，９０ｂは、第１の半導体チップ１００の素子形成面に形成されている、回路構成要素を構成する拡散層であり、参照符号９１ａ，９１ｂは、第２の半導体チップ２００の素子形成面に形成されている、回路構成要素を構成する拡散層である。また、参照符号３００は、熱伝導性接着剤（ここでは、金属成分を配合した、熱硬化性のダイ接着剤とする）である。この熱伝導性接着剤の組成については、第６の実施形態にて説明する。
図４では、貫通空洞（４００ａ〜４００ｄ）は、各チップの溝同士が正確に相対向して形成されているが、これに限定されるものではなく、各チップの溝同士が、少しずれ、一部が相対向して形成されてもよい。
また、個々の溝において形状や深さ、間隔については、特に限定されない。また、第１の半導体チップ１００と第２の半導体チップ２００の厚みを薄くすることにより、放熱面への熱の伝達が良好となり、チップ積層体の放熱性が改善される。
なお、図４の半導体チップの素子形成面１０１の周辺には、基板との電気的接続を確保するための接続端子（半田バンプや金バンプ等）８０ａ，８０ｂが設けられる。
（第５の実施形態）
図５は、本発明の半導体装置の他の例（縦横に延びる貫通空洞をもつ積層半導体装置）の斜視図である。
図５の積層半導体装置の構成は、図４と基本的には同じであるが、図５の場合、貫通空洞が横方向にも形成されている点が異なる。すなわち、図５の積層半導体装置は、図３に記載される縦横に延びる溝をもつ半導体チップ１００，２００の放熱面同士を、熱伝導性接着剤（ダイ接着剤）３００を介して接続して構成されている。図中、参照符号４００ｅ〜４００ｈが、横方向に延びる貫通空洞である。
図５の縦横に走る溝により形成される貫通空洞（４００ａ〜４００ｈ）は、単方向に延びる溝のみで形成される貫通空洞に比べて、対流する外気量が増加する。したがって、チップ積層体における熱の放熱性能が向上する。また、各チップ厚みを薄くすることにより熱拡散効率が高まる。
なお、図５の下側の半導体チップの素子形成面の周辺には、基板との電気的接続を確保するための接続端子（半田バンプや金バンプ等）８０ａ，８０ｂが設けられる。
（第６の実施形態）
図６は、本発明の半導体装置の他の例（縦方向に延在する溝により形成される貫通空洞をもち、その貫通空洞内に熱伝導性材料が充填されている積層半導体装置）の斜視図である。
図６の基本的構成は図４と同じであるが、図６では、貫通空洞４００ａ〜４００ｄの内部が、熱伝導性が良好な材料によって充填されているのが異なる。すなわち、貫通空洞４００ａ〜４００ｄに熱伝導性材料を充填することによって、その熱伝導性材料を経由して、チップ内部の熱をチップの外周まで効率的に逃がすことができ、さらに、その熱伝導性材料の端部から空気に熱を放散することができる。したがって、積層半導体装置の放熱性の改善効果を高めることができる。
貫通空洞部に充填される熱伝導性材料は、例えば、溝の全体形状に合わせて成形された金属構造体とすることができる。
また、チップ同士を貼り合わせる際に使用するダイ接着剤（半導体チップ（ダイ）を接着するためのエポキシ等の熱硬化性樹脂や高分子ポリマを基材とした接着剤）に、熱伝導性を付与するために金属粒子を配合して熱伝導性接着剤とし、チップ貼り合わせの際、その熱伝導性接着剤を貫通空洞４００ａ〜４００ｄにも充填するようにしてもよい。熱伝導性接着剤を使用すると、放熱性が改善された積層半導体装置（スタックドパッケージ）を無理なく製造できる利点がある。
熱伝導性接着材料は、樹脂材料に熱伝導性物質が配合された材料により構成される。例えば、樹脂成分としては、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸エステル共重合体、ポリアミド、ポリエチレン、ポリスルホン等の熱可塑性樹脂、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂等の熱硬化性樹脂、あるいは、アクリル樹脂、ゴム系ポリマー、フッ素ゴム系ポリマー、フッ素樹脂のいずれか、あるいは、上記樹脂の２種以上の混合物を使用することができる。
また、熱伝導性を付与するための物質としては、金、銀、銅、ニッケル、アルミニウム、ステンレス、シリコン、ゲルマニウムの金属材料あるいはそれらの合金の中から選ばれる、一または複数の材料を使用することができる。
そして、熱伝導性をもつ熱硬化性の接着剤としては、半導体チップをヒートシンクやタブリードに接着するためのダイ接着剤を利用することができる。ダイ接着剤は、１５０℃から３００℃程度の低温の熱処理によって熱硬化させることができ、半導体チップに集積されている素子に悪影響を与えることがない。また、ダイ接着剤は、凹凸のある放熱面にも塗布することができ、また、放熱面に形成される溝の深さや広さや、接着剤の塗布方法、塗布する接着剤の粘度や量を適宜、調整することによって、溝（つまり、貫通空洞部）内に充填するか否かの調節も行うことができる。
したがって、チップ１００，２００の放熱面同士を貼り合わせる際に、貫通空洞４００ａ〜４００ｄの内部に熱伝導性接着剤を充填することも、比較的容易に行うことができる。
なお、図６の下側の半導体チップの素子形成面の周辺には、基板との電気的接続を確保するための接続端子（半田バンプや金バンプ等）８０ａ，８０ｂが設けられる。
（第７の実施形態）
図７は、本発明の半導体装置の他の例（縦横に延在する溝により形成される貫通空洞をもち、その貫通空洞内に熱伝導性材料が充填されている積層半導体装置）の斜視図である。
図７の基本的構成は図５と同じであるが、図７では、縦横に延びる貫通空洞４００ａ〜４００ｈの内部に、熱伝導性が良好な材料が充填されているのが異なる。
貫通空洞部に充填される熱伝導性材料は、例えば、溝の全体形状に合わせて成形された金属構造体とすることができる。
また、チップ同士を貼り合わせる際に使用するダイ接着剤（半導体チップ（ダイ）を接着するためのエポキシ等の熱硬化性樹脂や高分子ポリマを基材とした接着剤）に、熱伝導性を付与するために金属粒子を配合して熱伝導性接着剤とし、チップ貼り合わせの際、その熱伝導性接着剤を貫通空洞４００ａ〜４００ｈにも充填するようにしてもよい。熱伝導性接着剤を使用すると、放熱性が改善された積層半導体装置（スタックドパッケージ）を無理なく製造できる利点がある。
図７の場合、縦横に延びる複数の貫通空洞（４００ａ〜４００ｈ）に熱伝導率の高い物質を充填されており、図６の縦方向に延びる貫通空洞に熱伝導率の高い物質が充填されている場合に比べて、より多くの熱を外部に逃がすことができ、チップ積層体の放熱効率を増加させることができる。また、各チップ１００，２００の厚みを薄くすることにより、放熱効率がさらに高まる。
なお、図７の下側の半導体チップの素子形成面の周辺には、基板との電気的接続を確保するための接続端子（半田バンプや金バンプ等）８０ａ，８０ｂが設けられる。
（第８の実施形態）
積層半導体装置では、積層された上側の半導体チップと、外部との電気的な接続をどのように確保するか、ならびに、どのようなパッケージ構造を構成するかが問題となる。図１３の従来例では、ボンディングワイヤを使用した樹脂封止パッケージを構成しているが、ボンディングワイヤを用いるためには、ショート防止のために所定のマージンを設ける必要があり、パッケージの小型化に限界がある。また、樹脂封止パッケージは、樹脂が熱伝導性が低いことから、放熱性が良いとはいえない。
そこで、本実施形態では、特殊な内部構造をもつ、熱伝導性の材料からなる封止体（金属セラミックのような熱伝導性材料からなる立体構造物）をチップ積層体に被せて固定し、これによって強固なパッケージ構造を形成すると共に、その封止体の内部に設けられている第１および第２の接続端子を経由して、チップ積層体の上側の半導体チップと外部との電気的接続を容易に確保できるようにしたものである。
図８は、チップ積層体を収容する封止体（内部上面と底面に第１および第２の接続端子をもつ立体構造物）の下方斜めから見た斜視断面図である。
封止体５００は、金属セラミックのような熱伝導性材料からなる立体構造物であり、その内部には、チップ積層体を収容するための空間が設けられている。図８において、参照符号５０１は、封止体の任意の断面であり、５０２は封止体の側面であり、５０３は封止体の底面であり、５０４は封止体の内部上面（内部の天井面）である。
また、参照符号５０５ａ，５０５ｂ〜５０５ｋは、封止体５００の内部上面（内部の天井面）に設けられた、第１の接続端子として機能するバンプ電極（半田バンプ、金バンプなど）である。第１の接続端子（５０５ａ，５０５ｂ〜５０５ｋ）は、チップ積層体の上側のチップの素子形成面の周辺に設けられる外部接続端子（パッドやバンプ電極等）に接続される。
同じく、参照符号５０４ａ，５０４ｂ〜５０４ｋは、封止体５００の底面５０３に設けられた、第２の接続端子として機能するバンプ電極（半田バンプ、金バンプなど）である。第２の接続端子（５０４ａ，５０４ｂ〜５０４ｋ）は、チップ積層体が搭載される基板（図８では不図示、図９の参照符号６００参照）の主面に形成される外部接続端子（パッドや電極等）により接続される（図９参照）。
そして、封止体５００の第１の接続端子（５０５ａ，５０５ｂ〜５０５ｋ）の各々と、第２の接続端子（５０４ａ，５０４ｂ〜５０４ｋ）の各々とは、封止体の側壁の内部に埋め込まれた内部埋め込み配線（５０６ａ，５０６ｂ）によって、相互に電気的に接続されている。この内部埋め込み配線（５０６ａ，５０６ｂ）は、第１および第２の接続端子間を接続するボンディングワイヤとして機能する。
つまり、封止体５００に形成されている第１および第２の接続端子は、ボンディングワイヤの代わりをする埋め込み配線によって相互に接続されていることになり、たがって、チップ積層体の上側の半導体チップと外部との電気的接続を確保する際、ボンディングワイヤが不要となり、例えば、バンプ電極を利用したフリップチップ実装にて外部との電気的導通を確保することが可能となる。したがって、パッケージが大型化せず、高密度実装が可能となる。
図９は、図８の封止体をチップ積層体に被せ、かつ基板に搭載することによって形成されるスタックドパッケージの構造の一例を示すパッケージの断面図である。
図９に示すように、封止体５００の内部上面に形成されている第１の接続端子（５０５ａ，５０５ｋ）は、チップ積層体（第１および第２のチップ１００，２００を熱伝導性接着剤３００により接着してなる）における上側のチップ２００の素子形成面の周辺に設けられている外部接続端子（５０８ａ，５０８ｂ）に接続されている。
また、封止体５００の底面に設けられている第２の接続端子（５０４ａ，５０４ｋ）と、チップ積層体の下側のチップ１００の素子形成面の周辺に形成されている外部接続端子（５０４ａ，５０４ｋ）は、共に、基板６００上の配線５０７ａ，５０７ｂに接続されている。また、基板６００上の配線５０７ａ，５０７ｂは、基板６００の内部に設けられている埋め込み配線（６０２，６０３）を介して、基板６００の裏面に設けられているバンプ電極（６０４ａ，６０４ｈ）に接続されている。
したがって、図９のスタックドパッケージでは、チップ積層体を構成するチップ１００は、封止体５００の第１の接続端子（５０５ａ，５０５ｋ）、内部埋め込み配線（５０６ａ，５０６ｂ）、封止体５００の底面に設けられている第２の接続端子（５０４ａ，５０４ｋ）を介して、基板６００上の配線（５０７ａ，５０７ｂ）に接続されている。そして、さらに、この配線（５０７ａ，５０７ｂ）はチップ積層体の下側のチップ１００の外部接続端子８０ａ，８０ｂにも接続されていることから、チップ積層体を構成する第１および第２のチップ１００，２００も相互に電気的に接続されていることになる。そして、さらに、チップ積層体を構成する第１および第２のチップ１００，２００は、基板６００上の配線（５０７ａ，５０７ｂ）と、基板６００の内部に設けられている埋め込み配線（６０２，６０３）を介して、基板６００の裏面に設けられているバンプ電極（６０４ａ，６０４ｈ）にも電気的に接続されている。
このようにして、放熱機能が高められたチップ積層体と、熱伝導性の材料からなる封止体と、基板６００と、からなるパッケージ構造（スタックドパッケージ）が構成される。
図９のスタックドパッケージは、放熱性に優れ、かつ、ワイヤボンディングが不要であるため、高密度実装が可能である。
（第９の実施形態）
図１０は、本発明の半導体装置の他の例（放熱効率が高められたスタックドパッケージ）の構造を説明するための図であり、（ａ）は、スタックドパッケージの平面図、（ｂ）は、（ａ）のＡ−Ａ線に沿う断面図である。
図１０（ａ）では、図８に示した封止体５００の上面が示されている。図１０（ｂ）に示されるパッケージ構造は、基本的には、図９に示されるパッケージ構造と同じである。但し、図１０（ｂ）の場合、封止体５００の内部には、図４または図５に示されるチップ積層体（貫通空洞をもち、かつ、貫通空洞には熱伝導性材料が充填されない構造のチップ積層体）が収容されている。
先に説明したように、貫通空洞４００ａ〜４００ｄが設けられることによって、チップ積層体内部の空気対流が促進され、放熱効果が高まる。また、封止体５００は熱伝導性材料にて形成されている。したがって、図１０（ｂ）に示されるスタックドパッケージは、図１３の従来例に比べて、放熱性が優れており、放熱フィンをパッケージに外付けする必要がない。よって、より高密度な実装が可能となる。
図１０（ｂ）に示されるスタックドパッケージ構造は、以下の工程を経て製造することができる。
すなわち、放熱性を改善するための溝が形成れた放熱面をもつチップを用意し（第１の工程）、熱伝導性接着剤により２つのチップの放熱面同士を、各溝の一部または全部が合わさるように接着する（第２の工程）。このとき、溝内に熱伝導性接着剤が充填されない構造と、充填される構造とがある。
続いて、封止体をチップ積層体に被せ、積層体の上側のチップと封止体の内部の上面（天井面）に形成されている第１の接続端子とが接続した状態とする（第３の工程）。
続いて、封止体ならびにチップ積層体を、基板上に搭載する（第４の工程）。これによって、チップ積層体が封止体により保護され、かつ、放熱性が改善された積層半導体装置（スタックドパッケージ）を無理なく製造することが可能となる。
図１１は、本発明の半導体装置（スタックドパッケージ）の、図１０（ａ）における矢印Ｘから見た場合の側面図である。
図示されるように、封止体５００の側面の、チップ積層体における貫通空洞（４００ａ〜４００ｄ）に対応する位置には、放熱補助のための貫通孔（５１０ａ〜５１０ｄ）が設けられている。
これによって、チップ積層体の貫通空洞（４００ａ〜４００ｄ）は、封止体５００の貫通孔（５１０ａ〜５１０ｄ）を介して外部の大気と触れることができる。つまり、半導体チップにて発生した熱をパッケージ外の大気に逃がすための通路が確保されたことになり、これによって、スタックドパッケージの放熱性をさらに向上することができる。
（第１０の実施形態）
図１２は、半導体装置の他の例（放熱効率がさらに高められたスタックドパッケージ）を示すパッケージの断面図である。
図１２のスタックドパッケージは、図１０（ｂ）に示されるパッケージ構造と、基本的には同じである。但し、図１２の場合、封止体５００の内部には、図６または図７に示されるチップ積層体（貫通空洞をもち、かつ、貫通空洞には熱伝導性材料が充填されている構造のチップ積層体）が収容されている。
つまり、チップ積層体の貫通空洞（４００ａ〜４００ｄ）の内部には、熱伝導性接着剤（３００ａ〜３００ｄ）が充填されている。
先に説明したように、貫通空洞４００ａ〜４００ｄが設けられることによって、チップ積層体内部の空気対流が促進され、放熱効果が高まる。さらに、その貫通空洞に熱伝導性の物質が充填されることにより、高熱伝導性の放熱経路が形成され、放熱効果がさらに向上する。また、封止体５００は熱伝導性材料にて形成されている。
したがって、図１２に示されるスタックドパッケージは、図１３の従来例に比べて、放熱性が優れており、放熱フィンをパッケージに外付けする必要がない。よって、より高密度な実装が可能となる。
なお、図１２のパッケージ構造においても、図１１に示すような、側面に貫通孔をもつ封止体５００を採用することができる。これにより、高熱伝導性の放熱経路から放散される熱が、封止体５００の側面の貫通孔を介して大気に効率的に放熱されるため、放熱効率がさらに高まる。
以上本発明を、実施形態を参照して説明したがこれに限定されるものではなく、本発明は、本発明の趣旨を逸脱しない範囲において、種々変形、応用が可能である。例えば、積層されるチップの数は、２以上であってもよい。
また、放熱フィンとして機能する半導体チップの放熱面の凹凸形成に関しては、ＭＥＭＳ（微小電気機械システム）技術を利用することも可能である。上記の例では、チップの裏面に溝を形成しているが、素子形成面をもつチップに、凹凸をもつ放熱用のチップを接着して一つの半導体チップとしてもよい。
また、上記の例では、図８に示すような封止体を用いてパッケージ構造を形成しているが、パッケージ構造は必ずしも形成される必要はなく、本発明にかかるチップ積層体の構造自体を、ベアチップ実装に利用してもよい。
また、チップ積層体を保護する封止体としては、従来どおり樹脂封止を施して、ＣＳＰ（チップサイズパッケージ）としてもよい。この場合でも、チップ積層体の接触面に、貫通空洞等が設けられることによって、放熱性が改善されるため、熱による素子特性の劣化等を生じにくくする効果を得ることができる。
以上説明したように、本発明によれば、半導体チップの素子形成面とは反対の面（放熱面）に、表面積を拡大する処理を施すことによって、放熱フィンを設けることなく、半導体装置の放熱性を高めることができる。したがって、超小型かつ放熱性に優れた半導体装置が得られる。
放熱フィンがなくても、半導体チップが発熱したとしても、半導体チップの温度が半導体素子（トランジスタ等）の動作保証温度を越えることがなくなり、熱による素子特性の劣化が防止され、パッケージが破損する恐れもなくなる。
また、本発明によれば、本発明の半導体チップ同士を貼り合わせ、このとき、各チップの放熱面に設けられている凹部同士が合わさるようにして、半導体チップ同士の接触面に空洞部（貫通空洞部）を形成することによって放熱経路を確保することができ、積層半導体装置の放熱性を向上することができる。
また、空洞部（貫通空洞部）に熱伝導率の高い物質を充填することによって、熱をより効率的に逃がすことができ、積層半導体装置の放熱性がさらに向上する。
また、熱伝導性の材料からなる封止体（立体構造物）によってチップ積層体を収容することによって、頑強なパッケージ構造を得ることができ、チップ積層体の上側のチップと外部との電気的接続の確保も容易にでき、また、樹脂封止パッケージに比べて、熱を効率的に外部に逃がすことができるため、積層半導体装置の放熱特性も改善される。
また、封止体（立体構造物）の側面の、貫通空洞部に対応する位置に貫通孔を設けることによって、半導体チップで生じた熱を外部の大気に効率的に逃がすことができ、積層半導体装置の放熱特性がさらに改善される。
また、熱伝導性材料として、熱伝導性が付与されたダイ接着剤等を使用することによって、放熱性が改善された半導体装置（特に、スタックドパッケージ構造をもつ半導体装置）を無理なく製造することが可能となる。
本発明は、放熱フィンを設けることなく、半導体チップならびにパッケージ構造をもつ半導体装置の放熱性を効率的に高めるというという効果を奏し、したがって、半導体装置、半導体装置の製造方法として有用である。
本発明の半導体装置（放熱性が改善された半導体チップ）の一例の斜視図 本発明の半導体装置の他の例（放熱面に一方向に延在する溝をもつ半導体チップ）の斜視図 本発明の半導体装置の他の例（放熱面に縦横に延在する溝をもつ半導体チップ）の斜視図 本発明の半導体装置の他の例（一方向に延びる貫通空洞を有する積層半導体装置）の斜視図 本発明の半導体装置の他の例（縦横に延びる貫通空洞をもつ積層半導体装置）の斜視図 本発明の半導体装置の他の例（縦方向に延在する溝により形成される貫通空洞をもち、その貫通空洞内に熱伝導性材料が充填されている積層半導体装置）の斜視図 本発明の半導体装置の他の例（縦横に延在する溝により形成される貫通空洞をもち、その貫通空洞内に熱伝導性材料が充填されている積層半導体装置）の斜視図 チップ積層体を収容する封止体（内部上面と底面に第１および第２の接続端子をもつ立体構造物）の下方斜めから見た斜視断面図 図８の封止体をチップ積層体に被せ、かつ基板に搭載することによって形成されるスタックドパッケージの構造の一例を示すパッケージの断面図 本発明の半導体装置の他の例（放熱効率が高められたスタックドパッケージ）の構造を説明するための図であり、（ａ）は、スタックドパッケージの平面図、（ｂ）は、（ａ）のＡ−Ａ線に沿う断面図 本発明の半導体装置（スタックドパッケージ）の、図１０（ａ）における矢印Ｘから見た場合の側面図 半導体装置の他の例（放熱効率がさらに高められたスタックドパッケージ）を示すパッケージの断面図 従来の半導体装置の構造（スタックドパッケージ）の一例を示す断面図
符号の説明
８０ａ，８０ｂ チップ積層体を構成する下側のチップの外部接続端子（半田等からなるバンプ電極）
９０ａ，９０ｂ，９１ａ，９１ｂ トランジスタ等の半導体素子の形成要素である拡散層
１００，２０ 表面積が拡大された放熱面をもつ半導体チップ
１０１ 素子形成面
１０２ 放熱面
１０４ａ〜１０４ｇ チップの放熱面に設けられた溝
３００（３００ａ〜３００ｈ） 熱伝導性材料としてのダイ接着剤
４００ａ〜４００ｈ 貫通空洞
５００ スタックドパッケージを構成する封止体（立体構造物）
５０１ 封止体の断面
５０２ 封止体の側面
５０３ 封止体の底面
５０４ 封止体の内部の上面（天井面）
５０４ａ〜５０４ｋ 封止体の底面に設けられた第２の接続端子
５０５ａ〜５０５ｋ 封止体の内部上面に設けられた第１の接続端子
５０６ａ，５０６ｂ 封止体の側壁内部に埋め込まれた埋め込み配線
５０７ａ，５０７ｂ 基板上の配線
６００ スタックドパッケージを構成する基板
６０２ａ，６０２ｂ 基板の内部に埋め込まれた埋め込み配線
６０４ａ〜６０４ｈ 基板の下面に設けられたバンプ電極

Claims (14)

  1. 素子形成面と、表面積を増加させる処理が施された、前記素子形成面に対向する放熱面とを備えた半導体チップを具備した半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記放熱面には、一方向に延在する少なくとも一本の溝が形成された半導体装置。
  3. 請求項１記載の半導体装置であって、
    前記放熱面には、一方向に延在する少なくとも一本の溝と、前記一方向とは異なる他の方向に延在する少なくとも一本の溝が形成された半導体装置。
  4. 請求項２または請求項３記載の半導体装置であって、
    ２つの前記半導体チップが、前記放熱面同士が対向する構造にて積層され、これによって、前記半導体チップの各々の放熱面に設けられている溝同士が相対向して、前記半導体チップの一側面から反対側の側面に達する貫通空洞部を構成した半導体装置。
  5. 請求項２または請求項３記載の半導体装置であって、
    ２つの前記半導体チップが、前記放熱面同士が対向するように積層され、前記半導体チップの各々の放熱面に設けられている溝同士が相対向して、前記半導体チップの一側面から反対側の側面に達する貫通空洞部が形成され、かつ、前記貫通空洞部には、熱伝導性材料が充填された半導体装置。
  6. 請求項５記載の半導体装置であって、
    前記熱伝導性材料は、前記２つの半導体チップの前記放熱面同士を接着する機能をもつ熱伝導性接着材料である半導体装置。
  7. 請求項４乃至請求項６のいずれかに記載の半導体装置であって、
    前記半導体装置は、前記２つの半導体チップの積層体を覆うと共に、その内部の上面に設けられた、前記積層体の上側の半導体チップと電気的導通を確保するための第１の接続端子と、その底面に設けられ、前記第１の接続端子と電気的に接続されている第２の接続端子とをもつ、熱伝導性材料からなる封止体をさらに有し、、前記上側の半導体チップは、前記封止体の第１の接続端子を介して前記第２の接続端子に電気的に接続されている半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記封止体は熱伝導性材料により構成されると共に、前記第１および第２の接続端子は、前記封止体の内部に埋め込まれている、ボンディングワイヤとして機能する埋め込み配線によって相互に接続されている半導体装置。
  9. 前記封止体の側面の、前記２つのチップの積層体における前記貫通空洞部に対応する位置には、放熱補助のための貫通孔が設けられている半導体装置。
  10. 請求項７乃至請求項９のいずれかに記載の半導体装置における、前記積層された２つの半導体チップのうちの下側の半導体チップの前記素子形成面に設けられている外部接続用端子および前記封止体の底面に設けられている前記第２の接続端子の各々が、基板上に設けられている導体層に接続されている半導体装置。
  11. 半導体素子が形成された素子形成面と、前記素子形成面の反対側の面であって、放熱性を改善するための溝が形成された放熱面とを備える２つの半導体チップを用意する第１の工程と、
    前記半導体チップの放熱面同士を熱伝導性接着材料により接着し、これによって、前記溝に前記熱導電性接着材料が充填された形態の、あるいは、充填されない形態の半導体チップ積層体を形成する第２の工程と、
    請求項７に記載される封止体を、前記半導体チップ積層体に被せ、その封止体の内部の上面に設けられている前記第１の接続端子を、前記半導体チップ積層体の上側の半導体チップに接続する第３の工程と、
    を含む半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法であって、
    前記第１乃至第３の工程の後に、さらに、前記半導体チップ積層体と封止体を基板に搭載し、前記パッケージ構造と前記実装基板との間の電気的接続を確保する第４の工程を実施する半導体装置の製造方法。
  13. 請求項１１または請求項１２記載の半導体装置の製造方法であって、
    前記熱伝導性接着材料は、樹脂材料に熱伝導性物質が配合された材料からなる半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法であって、
    前記熱伝導性接着材料の前記樹脂は、エチレン・酢酸ビニル共重合体、エチレン・アクリル酸エステル共重合体、ポリアミド、ポリエチレン、ポリスルホン等の熱可塑性樹脂、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂等の熱硬化性樹脂、あるいは、アクリル樹脂、ゴム系ポリマー、フッ素ゴム系ポリマー、フッ素樹脂のいずれか、あるいは、上記樹脂の２種以上の混合物からなり、
    また、前記熱伝導性物質は、金、銀、銅、ニッケル、アルミニウム、ステンレス、シリコン、ゲルマニウムの金属材料あるいはそれらの合金の中から選ばれる、一または複数の材料である半導体装置の製造方法。
JP2005333049A 2005-11-17 2005-11-17 半導体装置および半導体装置の製造方法 Withdrawn JP2007142105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005333049A JP2007142105A (ja) 2005-11-17 2005-11-17 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333049A JP2007142105A (ja) 2005-11-17 2005-11-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007142105A true JP2007142105A (ja) 2007-06-07

Family

ID=38204625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333049A Withdrawn JP2007142105A (ja) 2005-11-17 2005-11-17 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007142105A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2016139654A (ja) * 2015-01-26 2016-08-04 株式会社ジェイデバイス 半導体装置
WO2018105201A1 (ja) * 2016-12-08 2018-06-14 株式会社村田製作所 複合部品及びその実装構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US10541230B2 (en) 2013-09-17 2020-01-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP2016139654A (ja) * 2015-01-26 2016-08-04 株式会社ジェイデバイス 半導体装置
WO2018105201A1 (ja) * 2016-12-08 2018-06-14 株式会社村田製作所 複合部品及びその実装構造
JPWO2018105201A1 (ja) * 2016-12-08 2019-08-08 株式会社村田製作所 複合部品及びその実装構造
US11509289B2 (en) 2016-12-08 2022-11-22 Murata Manufacturing Co., Ltd. Composite component and mounting structure therefor

Similar Documents

Publication Publication Date Title
US6117797A (en) Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US9269648B2 (en) Thermally enhanced package with lid heat spreader
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
TWI508255B (zh) 散熱型覆晶封裝構造
TWI628760B (zh) 用於經封裝半導體晶粒之內部熱擴散之設備及方法
CN103390612B (zh) 半导体器件、半导体器件模块以及半导体器件的制造方法
TW201201329A (en) Thermally enhanced electronic package and method of manufacturing the same
WO1997020347A1 (fr) Dispositif a semi-conducteur, procede de production de ce dispositif, et substrat encapsule
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JPWO2011042982A1 (ja) 半導体装置の製造方法
US20130127008A1 (en) Thermally efficient integrated circuit package
TWI882682B (zh) 半導體封裝件及其製造方法
CN110718544A (zh) 半导体装置
JP6213554B2 (ja) 半導体装置
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
JP2008060172A (ja) 半導体装置
JP5732880B2 (ja) 半導体装置及びその製造方法
CN102194762A (zh) 半导体器件及其制造方法
US20060131734A1 (en) Multi lead frame power package
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
CN105280564B (zh) 载体、半导体模块及其制备方法
JP2007142105A (ja) 半導体装置および半導体装置の製造方法
TW200826261A (en) Thermally enhanced BGA package apparatus & method
JPH0817975A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090203