JP2007141020A - データ処理装置及び電子機器 - Google Patents

Abstract

【課題】リアルタイムデータの処理に用いるクロック周波数を低下させて、アイドル期間
を短縮し、消費電力を低減させる。
【解決手段】第１の周波数の第１のクロックを用いてリアルタイムデータに対するデータ
処理を行う第１のデータ処理手段と、所定の処理単位時間毎に前記第１のデータ処理手段
による前記リアルタイムデータのデータ処理期間とアイドル期間とを求める計測手段と、
前記計測手段の計測結果に基づいて、前記第１の周波数よりも低い第２の周波数の第２の
クロックを設定するクロック設定手段と、前記クロック設定手段が設定した第２のクロッ
クを用いて前記リアルタイムデータに対するデータ処理を行う第２のデータ処理手段と、
を具備したことを特徴とする。
【選択図】図１

Description

本発明は、リアルタイムデータを扱う携帯端末等に好適なデータ処理装置及び電子機器
に関する。

従来、携帯型の電子機器であって、音声や映像等のリアルタイムデータのデジタル処理
を行う機器が商品化されている。携帯端末に利用可能なメモリ媒体やハードディスク等の
蓄積媒体の容量は比較的小さいことから、このような携帯端末においても、符号化された
リアルタイムデータを蓄積媒体に蓄積するようになっている。再生時には、蓄積媒体から
読み出したリアルタイムデータをデコードして、音声や映像等の出力を可能にする。

ところで、携帯型の電子機器は、小型軽量化と共に、低消費電力化が図られている。例
えば、特許文献１，２においては、フレーム処理がアイドル状態となった時点でシステム
クロック周波数を低下させる技術が開示されている。
特表２００４−５３６４１４公報 特表２００５−５０５００３公報

特許文献１，２の提案においては、アイドル状態においてシステムクロック周波数を低
下させることで、低消費電力化を図っている。

しかしながら、アイドル状態においても、電力は消費され、消費電力を十分に低減させ
ることができないという問題があった。

本発明はかかる問題点に鑑みてなされたものであって、アイドル状態の期間を短縮させ
ることによって低消費電力化を達成することができるデータ処理装置及び電子機器を提供
することを目的とする。

本発明に係るデータ処理装置は、第１の周波数の第１のクロックを用いてリアルタイム
データに対するデータ処理を行う第１のデータ処理手段と、所定の処理単位時間毎に前記
第１のデータ処理手段による前記リアルタイムデータのデータ処理期間とアイドル期間と
を求める計測手段と、前記計測手段の計測結果に基づいて、前記第１の周波数よりも低い
第２の周波数の第２のクロックを設定するクロック設定手段と、前記クロック設定手段が
設定した第２のクロックを用いて前記リアルタイムデータに対するデータ処理を行う第２
のデータ処理手段と、具備したことを特徴とする。

このような構成によれば、第１のデータ処理手段は、第１の周波数の第１のクロックを
用いてリアルタイムデータに対するデータ処理を行う。第１のデータ処理手段は、所定の
処理単位時間中のデータ処理期間にデータ処理を行い、データ処理期間以外の期間はアイ
ドル状態となる。計測手段は、データ処理期間とアイドル期間とを求める。アイドル期間
が生じていることから、第１の周波数よりも低い周波数のクロックを用いても、所定の処
理単位時間中での処理が可能である。クロック設定手段は、計測結果を用いることで、所
定の処理単位時間内でデータ処理を行うための第２の周波数を求める。第２のデータ処理
手段は、クロック設定手段が設定した第２のクロックを用いてリアルタイムデータに対す
るデータ処理を行う。第２の周波数は第１の周波数よりも低いので、アイドル期間を短縮
することができ、消費電力を低減させることができる。

本発明の一態様によれば、前記計測手段は、前記所定の処理単位時間における前記リア
ルタイムデータのデータ処理期間とアイドル期間とを統計的に求めることを特徴とする。

このような構成によれば、データ処理期間とアイドル期間とを統計的に求めることで、
統計的に求めた結果から、所定の単位時間内でデータ処理可能な第２の周波数を確実に求
めることができる。

また、本発明の一態様によれば、前記クロック設定手段は、前記所定の処理単位時間に
おける前記リアルタイムデータのデータ処理期間の最大値と前記所定の処理単位時間との
比に基づいて、前記第１の周波数から第２の周波数を求めることを特徴とする。

このような構成によれば、所定の処理単位時間内におけるアイドル期間を十分に短縮す
ることが可能である。

また、本発明の一態様によれば、前記クロック設定手段は、前記データ処理期間の最大
値と前記所定の処理単位時間との比に基づいて求めた値に所定のマージンを付加して前記
第２の周波数を求めることを特徴とする。

このような構成によれば、所定の処理単位時間内において、確実に必要なデータ処理の
全てを実行することができる。

また、本発明の一態様によれば、前記クロック設定手段は、前記第２のデータ処理手段
によるデータ処理期間以外のアイドル期間に、クロックを停止させることを特徴とする
このような構成によれば、所定の処理単位時間内にアイドル期間が生じる場合でも、こ
のアイドル期間のクロックを停止させることができるので、消費電力を十分に低減させる
ことができる。

また、本発明の一態様によれば、前記第１及び第２のデータ処理手段によるデータ処理
は、前記リアルタイムデータの再生処理であることを特徴とする。

このような構成によれば、リアルタイムデータの再生処理に必要なクロック周波数を低
減して、消費電力を低減させることができる。

また、本発明の一態様によれば、前記リアルタイムデータは、音声データ又は動画デー
タであることを特徴とする。

このような構成によれば、音声の再生又は動画の再生に際して、消費電力を低減しつつ
、確実な再生が可能である。

また、本発明の一態様によれば、前記クロック設定手段は、位相同期ループ制御によっ
て前記第２のクロックを生成することを特徴とする。

このような構成によれば、所定の処理単位時間内におけるデータ処理に必要なクロック
を正確に発生することができる。

上記データ処理装置をオーディオコントローラとして用いたことを特徴とする。

このような構成によれば、音声データの再生に必要な消費電力を低減した電子機器が得
られる。

また、本発明の一態様によれば、前記オーディオコントローラが、ホストプロセッサに
含まれることを特徴とする。

このような構成によれば、音声データだけでなく、他のデータの処理に必要なクロック
周波数を制御して、消費電力を低減させることができる。

以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の一
実施の形態に係るデータ処理装置を示すブロック図である。また、図２は図１のデータ処
理装置が組み込まれた携帯端末等の電子機器の回路構成を示すブロック図である。本実施
の形態は、音声データをデジタル処理するデータ処理装置に適用した例である。

図２において、携帯端末１１は、記録媒体としてハードディスク（ＨＤ）１２を有して
いる。また、携帯端末１１は外部記憶媒体であるＩＣメモリを使用するためのメモリイン
タフェース１３を有している。ホストプロセッサ１４は、携帯端末１１の全体を制御する
。ホストプロセッサ１４はメモリインタフェース１３に装着されたＩＣメモリ（図示せず
）及びハードディスク１２からリアルタイムデータを読み出すことができる。なお、リア
ルタイムデータとしては、音声データや動画像データ等が考えられる。

ホストプロセッサ１４は読み出したリアルタイムデータを、各データのデジタル処理を
行う各コントローラ（図示省略）に転送する。例えば、ホストプロセッサ１４は、音声デ
ータについては、データ処理装置としてのオーディオコントローラ１５に出力する。オー
ディオコントローラ１５は、入力された音声データをデコードして、デジタル音声信号を
Ｄ／Ａ変換器１６に与える。Ｄ／Ａ変換器１６は入力されたデジタル音声信号をアナログ
音声信号に変換してスピーカ１７に供給する。こうして、スピーカ１７から音響が出力さ
れるようになっている。

図１は図２中のオーディオコントローラ１５の具体的な構成を示している。

ホストプロセッサ１４からの音声データは、入力回路２１に供給される。入力回路２１
は、ホストプロセッサ１４から転送される信号とオーディオコントローラ１５内部で扱う
信号とのインタフェースを行う。ＣＰＵ２２はオーディオコントローラ１５の全体を制御
する。ＣＰＵ２２は、バス２３によって入力回路２１に接続されており、入力回路２１を
介して音声データを取り込む。

メモリ２４は作業用のメモリであり、ＣＰＵ２２はメモリ２４を用いて各種処理を実行
する。例えば、ＣＰＵ２２はメモリ２４を用いて、入力された音声データのデコード処理
を行う。出力回路２５は、オーディオコントローラ１５内部で扱う信号とＤ／Ａ変換器１
６で扱う信号とのインタフェースを行う。ＣＰＵ２２によってデコード処理された音声信
号は、出力回路２５を介してＤ／Ａ変換器１６に供給されるようになっている。

クロック設定手段を構成するＰＬＬ回路２６は、ＣＰＵ２２の各種デジタル処理に際し
て用いるクロックを再生する。ＰＬＬ回路２６は、外部から所定のクロックが与えられる
ようになっており、このクロックを逓倍又は分周することで、所定周波数のクロックを再
生する。本実施の形態においては、ＰＬＬ回路２６は、ＣＰＵ２２に制御されて、再生す
るクロックの周波数を変更可能である。第１及び第２のデータ処理手段としてのＣＰＵ２
２は、ＰＬＬ回路２６によって生成されたクロックを用いて各種処理を実行する。

計測手段を構成するタイマ部２７は、ＣＰＵ２２に制御されて所定のクロックをカウン
トすることで、時間を計測する。計測結果はＣＰＵ２２に与えられるようになっている。
割り込みコントローラ２８は、入力回路２１からの入力を検出してＣＰＵ２２に割り込み
の発生を知らせる。ＣＰＵ２２は割り込みの発生によって、処理を切換えるようになって
いる。例えば、ＣＰＵ２２は、ポーリング状態において音声データの入力を知らせる割り
込みが発生すると、ポーリング状態を解除して、入力音声データのデコード処理を開始す
るようになっている。

本実施の形態においては、ＣＰＵ２２は、ＰＬＬ回路２６を制御して、リアルタイムデ
ータに対するデータ処理の各処理単位時間内で、アイドル期間を短縮するように、クロッ
ク周波数を再設定するようになっている。通常、ＣＰＵ２２の処理に用いられる最高周波
数のクロックに対して、各処理単位時間毎に必要なクロック数は異なる。上述した特許文
献１においては、最高周波数のクロックを用いて処理を行い、各処理単位時間内において
処理終了後に余った期間をアイドル期間に設定して、アイドル期間には十分低速なクロッ
クを設定するようになっている。

これに対し、本実施の形態においては、ＣＰＵ２２は、各処理単位時間毎、例えば音声
データについてはフレーム単位毎に生じたアイドル期間を計測し、アイドル期間をなるべ
く０にするように、デジタル処理に用いるクロックの周波数を低下させるようになってい
る。なお、ＣＰＵ２２は、例えば統計的に求めた計測結果を用いて、クロック周波数の設
定を行ってもよい。

こうして、各フレーム単位において処理に要する時間はフレーム期間以内でフレーム期
間に近づき、アイドル期間を０に近い時間にすることができる。フレーム期間の略全期間
において低速なクロックによる動作が行われ、消費電力を低減させることができる。

次に、このように構成された実施の形態の動作について図３乃至図７を参照して説明す
る。図３乃至図５は実施の形態の動作を説明するためのフローチャートであり、図６及び
図７はアイドル期間を説明するための説明図である。

いま、ユーザ操作によって、図２のハードディスク１２に記憶されている音声データ又
はメモリインタフェース１３を介して取り込む音声データの再生が指示されるものとする
。ホストプロセッサ１４は、ハードディスク１２又はメモリインタフェース１３からリア
ルタイムデータを読み出して、オーディオコントローラ１５に供給する。

音声データは、リアルタイムデータであり、処理単位時間は固定の１フレーム期間であ
る。ホストプロセッサ１４が読み出した音声データは、所定の符号化が施されており、フ
レーム毎のデータ長が異なることがある。このため、オーディオコントローラ１５の再生
処理においては、フレーム毎に処理に要するクロック数が異なることがある。本実施の形
態においては、オーディオコントローラ１５は、アイドル期間を例えば統計的に求めるこ
とにより、再生処理に必要な最低のクロック周波数を設定して、各フレームのアイドル期
間を短縮するようになっている。

即ち、オーディオコントローラ１５のＣＰＵ２２は、先ず、図３のステップＳ１におい
て、通常のデジタル処理を行う。図４は通常のデジタル処理を具体的に示したものである
。

特許文献１等に記載された通常のデジタル処理においては、音声データのデータ量がフ
レーム毎に相違することから、処理に要する時間がフレーム毎に相違する。特許文献１等
においては、設定されたクロックを用いた再生処理を行い、各フレーム毎の再生処理が終
了すると、アイドル期間を設定する。

即ち、先ず、ステップＳ１１において、音声データを取得する。ＣＰＵ２２は入力回路
２１を介してデータを取り込む。ＣＰＵ２２は、ＰＬＬ回路２６から所定のクロックが供
給されており、メモリ２４を用いて、デコード処理を行う。音声データのデコード処理と
して、ＭＰ３処理やＡＡＣ処理等が行われる。ステップＳ１３においては、当該フレーム
の全ての処理が終了したか否かが判断される。フレーム内の全処理が終了するまで、デコ
ード処理が継続される。

ＣＰＵ２２はデコード処理によって得た音声信号を出力回路２５を介して出力する。こ
の場合には、図示しないバッファに音声データが蓄積され、デコード処理の進行状況に拘
わらず、連続して音声出力が行われるように、出力処理の制御が行われる。

音声信号は、出力回路２５からＤ／Ａ変換器１６に与えられる。Ｄ／Ａ変換器１６は音
声信号をアナログ音声信号に変換して、スピーカ１７に供給する。こうして、オーディオ
コントローラ１５に供給された音声データに基づく音響が出力される。

当該フレーム内の全処理が終了すると、ステップＳ１３からステップＳ１４の割り込み
ポーリング処理に移行する。割り込みポーリング処理においては、当該フレーム期間が終
了して次のフレーム期間の音声データが取り込まれるまで、アイドル状態が設定される。
上述したように、各フレームの処理時間は異なり、アイドル期間もフレーム毎に相違する
。次のフレーム期間の音声データが入力回路２１を介して取り込まれると、割り込みコン
トローラ２８による割り込みが発生してアイドル期間が終了し、デコード等のフレーム処
理が再開される。

図６はこのような通常のデジタル処理を示しており、フレーム処理期間とアイドル期間
とが交互に現れることを示している。

図３の次のステップＳ２では、ＣＰＵ２２はタイマ部２７を制御してアイドル期間を計
測し、その統計をとる。次のステップＳ３では、ＣＰＵ２２はアイドル期間の統計結果か
ら設定すべきクロック周波数を算出する。次に、ステップＳ４においては、ＣＰＵ２２は
、算出したクロック周波数のクロックが得られるように、ＰＬＬ回路２６を制御する。

図５は図３のステップＳ２の計測処理からステップＳ４のクロック設定処理までの具体
的なフローの一例を示している。図５のステップＳ２１においては、先ずアイドル期間の
統計をとるために、各フレームのポーリング時間を計測する。ステップＳ２２では、ＣＰ
Ｕ２２は統計をとるのに必要なフレーム数に到達したか否かを判定する。必要なフレーム
数に到達していない場合には、ステップＳ２１の処理を繰り返す。必要なフレーム数だけ
ポーリングの時間を計測すると、ＣＰＵ２２は次のステップＳ２３において、ポーリング
時間の最小値、即ち、アイドル時間の最小値（フレーム処理期間の最大値）を検出する。
そして、ＣＰＵ２２は次のステップＳ２４において、検出したフレーム処理期間の最大値
に所定のマージンを設けた値に基づいて、設定すべきクロック周波数を設定する。

例えば、フレーム期間をＬａとし、通常時のクロック周波数ＡＭＨｚを用いたフレーム
処理期間の最大値がＬｍであるものとすると、再設定するクロック周波数ＢＭＨｚは、
Ｂ＝｛（Ａ×Ｌｍ／Ｌａ）＋α｝ＭＨｚに変更する。

図７はこのようなクロック周波数の設定を示している。図７において、音声データ処理
の開始直後は、フレーム処理期間とアイドル期間とが交互に繰り返している。所定のフレ
ーム数が経過すると、クロック周波数の変更が指示されて、クロック周波数は元の周波数
よりも低い周波数に変更される。これにより、アイドル期間が短縮され、各フレーム期間
の略全範囲においてデジタル処理を行うフレーム処理期間となる。

なお、実際には、各フレーム毎に若干のアイドル期間が生じる可能性はあるが、図７で
は図示を省略している。

また、本実施の形態においては、各フレーム毎に若干発生するアイドル期間においては
、クロックの発生を停止させるようにしてもよい。

このように本実施の形態においては、アイドル期間を統計的に検出することで、各フレ
ーム処理に必要な最低限のクロック周波数を検出し、以後の処理にこのクロック周波数を
用いることによって、各フレームに生じるアイドル期間を著しく短縮することができる。
各フレームはデータの処理に必要な最低限のクロック周波数を用いて処理されるので、消
費電力を低減させることが可能である。

なお、上記実施の形態においては、オーディオコントローラがホストプロセッサと別体
で構成される例について説明したが、オーディオコントローラがホストプロセッサに組み
込まれた構成にも同様に適用可能である。この場合には、ホストプロセッサ内のＣＰＵは
、オーディオデータを含む各データの処理に際して、必要最低限のクロック周波数を設定
して、アイドル期間を短縮して、消費電力を低減させることが可能である。

本発明の一実施の形態に係るデータ処理装置を示すブロック図。 図１のデータ処理装置が組み込まれた携帯端末等の電子機器の回路構成を示すブロック図。 実施の形態の動作を説明するためのフローチャート。 実施の形態の動作を説明するためのフローチャート。 実施の形態の動作を説明するためのフローチャート。 アイドル期間を説明するための説明図。 アイドル期間を説明するための説明図。

符号の説明

１５…オーディオコントローラ、２１…入力回路、２２…ＣＰＵ、２５…出力回路、
２６…ＰＬＬ回路、２７…タイマ部、２８…割り込みコントローラ。

Claims (10)

1. 第１の周波数の第１のクロックを用いてリアルタイムデータに対するデータ処理を行う
   第１のデータ処理手段と、
   所定の処理単位時間毎に前記第１のデータ処理手段による前記リアルタイムデータのデ
   ータ処理期間とアイドル期間とを求める計測手段と、
   前記計測手段の計測結果に基づいて、前記第１の周波数よりも低い第２の周波数の第２
   のクロックを設定するクロック設定手段と、
   前記クロック設定手段が設定した第２のクロックを用いて前記リアルタイムデータに対
   するデータ処理を行う第２のデータ処理手段と、
   を具備したことを特徴とするデータ処理装置。
2. 前記計測手段は、前記所定の処理単位時間における前記リアルタイムデータのデータ処
   理期間とアイドル期間とを統計的に求めることを特徴とする請求項１に記載のデータ処理
   装置。
3. 前記クロック設定手段は、前記所定の処理単位時間における前記リアルタイムデータの
   データ処理期間の最大値と前記所定の処理単位時間との比に基づいて、前記第１の周波数
   から第２の周波数を求めることを特徴とする請求項２に記載のデータ処理装置。
4. 前記クロック設定手段は、前記データ処理期間の最大値と前記所定の処理単位時間との
   比に基づいて求めた値に所定のマージンを付加して前記第２の周波数を求めることを特徴
   とする請求項３に記載のデータ処理装置。
5. 前記クロック設定手段は、前記第２のデータ処理手段によるデータ処理期間以外のアイ
   ドル期間に、クロックを停止させることを特徴とする請求項１に記載のデータ処理装置。
6. 前記第１及び第２のデータ処理手段によるデータ処理は、前記リアルタイムデータの再
   生処理であることを特徴とする請求項１に記載のデータ処理装置。
7. 前記リアルタイムデータは、音声データ又は動画データであることを特徴とする請求項
   １に記載のデータ処理装置。
8. 前記クロック設定手段は、位相同期ループ制御によって前記第２のクロックを生成する
   ことを特徴とする請求項１に記載のデータ処理装置。
9. 上記請求項１乃至請求項８に記載のデータ処理装置をオーディオコントローラとして用
   いたことを特徴とする電子機器。
10. 前記オーディオコントローラが、ホストプロセッサに含まれることを特徴とする請求項
    ９に記載の電子機器。

Images