JP2007035875A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007035875A JP2007035875A JP2005216317A JP2005216317A JP2007035875A JP 2007035875 A JP2007035875 A JP 2007035875A JP 2005216317 A JP2005216317 A JP 2005216317A JP 2005216317 A JP2005216317 A JP 2005216317A JP 2007035875 A JP2007035875 A JP 2007035875A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- opening
- semiconductor device
- protective film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/012—
-
- H10W72/221—
-
- H10W72/242—
-
- H10W72/923—
-
- H10W72/9415—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】実装時における接続信頼性を向上させることができるとともに、高い歩留まりにて製造できる半導体装置およびその製造方法を提供することを目的とする。
【解決手段】半導体ウェーハ１上に、電極パッド２を形成する。次いで、半導体ウェーハ１上に、第１、第２の保護膜４、５を形成する。そして、第１、第２の保護膜４、５を除去して、薄膜化し、電極パッド２上に開口部６を形成する。次いで、開口部６において、電極パッド２の表面上に残存する第１の保護膜４を選択的に除去し、電極パッド２の表面を露出させるとともに、電極パッド２の表面上に、第１の保護膜４の一部からなり、開口部６の段差よりも小さい段差を有する段差部１２を形成する。次いで、開口部６に、電極パッド２と接触するように、バリアメタル膜８を形成する。そして、電極パッド２上の開口部６内であって、段差部１２の表面上に形成されたバリアメタル膜８上に、バンプ９を形成する。
【選択図】 図１An object of the present invention is to provide a semiconductor device that can improve connection reliability at the time of mounting and can be manufactured at a high yield, and a manufacturing method thereof.
An electrode pad is formed on a semiconductor wafer. Next, first and second protective films 4 and 5 are formed on the semiconductor wafer 1. Then, the first and second protective films 4 and 5 are removed to form a thin film, and an opening 6 is formed on the electrode pad 2. Next, in the opening 6, the first protective film 4 remaining on the surface of the electrode pad 2 is selectively removed to expose the surface of the electrode pad 2, and the first pad is exposed on the surface of the electrode pad 2. A step portion 12 made of a part of the protective film 4 and having a step smaller than the step of the opening 6 is formed. Next, a barrier metal film 8 is formed in the opening 6 so as to be in contact with the electrode pad 2. Then, bumps 9 are formed on the barrier metal film 8 formed in the opening 6 on the electrode pad 2 and on the surface of the stepped portion 12.
[Selection] Figure 1
Description
本発明は、半導体装置およびその製造方法、特に、外部リードと半導体ウェーハ上に形成された電極パッドとを接合するためのバンプ（突起電極）を有する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having bumps (projection electrodes) for joining external leads and electrode pads formed on a semiconductor wafer and a manufacturing method thereof.
一般に、半導体装置においては、半導体ウェーハ上に形成された、例えば、アルミニウム合金からなる電極パッドと外部リードとを接続する方法として、電極パッドの表面に、例えば、金によりバンプを形成し、当該バンプと外部リードとをボンディングする方法が採用されている。 Generally, in a semiconductor device, as a method of connecting an electrode pad made of, for example, an aluminum alloy and an external lead formed on a semiconductor wafer, a bump is formed on the surface of the electrode pad, for example, with gold, and the bump And a method of bonding the external lead.
また、一般に、高集積化された半導体装置においては、不良回路が発生した場合に、当該不良回路を切断するためのフューズが設けられており、当該フューズにレーザを照射して切断することにより、不良回路を切断する方法が採用されている。 Further, in general, in a highly integrated semiconductor device, when a defective circuit occurs, a fuse for cutting the defective circuit is provided, and by irradiating the fuse with a laser and cutting it, A method of cutting a defective circuit is employed.
ここで、従来、これらの半導体装置の製造方法に関して、種々の方法が提案されている。例えば、まず、層間絶縁膜を介して絶縁された配線層を半導体ウェーハ上に形成し、当該半導体ウェーハ上に形成された層間絶縁膜上に電極パッドおよびフューズを形成する。次いで、電極パッドおよびフューズが形成された層間絶縁膜上に保護膜を形成し、電極パッド上に開口部が形成された第１のフォトレジストを保護膜上に形成する。そして、第１のフォトレジストをマスクとして、保護膜に対して１回目のエッチングを行い、電極パッドの表面を開口し、露出させる。次いで、第１のフォトレジストを除去し、その後、フューズ上に開口部が形成された第２のフォトレジストを保護膜上に形成する。そして、第２のフォトレジストをマスクとして、保護膜に対して２回目のエッチングを行い、フューズ上の保護膜を薄膜化することにより、半導体装置を製造する方法が提案されている（例えば、特許文献１参照）。 Here, conventionally, various methods have been proposed for manufacturing these semiconductor devices. For example, first, a wiring layer insulated via an interlayer insulating film is formed on a semiconductor wafer, and electrode pads and fuses are formed on the interlayer insulating film formed on the semiconductor wafer. Next, a protective film is formed on the interlayer insulating film in which the electrode pad and the fuse are formed, and a first photoresist having an opening formed on the electrode pad is formed on the protective film. Then, using the first photoresist as a mask, the protective film is etched for the first time to open and expose the surface of the electrode pad. Next, the first photoresist is removed, and then a second photoresist having an opening formed on the fuse is formed on the protective film. Then, a method of manufacturing a semiconductor device by performing a second etching on the protective film using the second photoresist as a mask and thinning the protective film on the fuse has been proposed (for example, a patent) Reference 1).
また、開口させた電極パッドの表面に、バンプを形成する方法としては、電極パッドの表面の周辺部を絶縁膜で被覆するとともに、当該電極パッドの表面上にバリアメタル膜を形成し、当該バリアメタル膜の表面上に、金によりバンプを形成する方法が提案されている（例えば、特許文献２参照）。
しかし、従来の半導体装置の製造方法においては、図６に示すように、半導体ウェーハ５０上に形成された保護膜５１をエッチングして、電極パッド５２上に開口部５３を形成し、当該電極パッド５２を露出させると、保護膜５１のサイドウォール（即ち、開口部５３の形成領域以外の部分であって、電極パッド５２の近傍に位置する部分）５１ａが略垂直に形成され、当該サイドウォール５１ａの傾斜が急になり、また、電極パッド５２上の保護膜５１が除去されず、残存するため、開口部５３の段差Ｗが大きくなる傾向にある。また、この開口部５３の段差Ｗが大きくなるにつれて、電極パッド５２の開口部５３に形成されたバリアメタル膜５４上に、バンプ５５を形成する際に、当該バンプ５５の表面５５ａの段差Ａも大きくなる。その結果、半導体装置６０を基板（例えば、プリント配線基板）上に実装する際に、当該バンプ５５と、基板に形成された電極との接続信頼性が低下するとともに、実装工程における歩留まりが低下してしまうという問題があった。
However, in the conventional method of manufacturing a semiconductor device, as shown in FIG. 6, the
そこで、本発明は、上述の問題に鑑みてなされたものであり、実装工程における接続信頼性、および歩留まりを向上させることができる半導体装置およびその製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor device and a manufacturing method thereof that can improve connection reliability and yield in a mounting process.
上記目的を達成するために、請求項１に記載の発明は、半導体ウェーハと、半導体ウェーハ上に形成された電極パッドと、半導体ウェーハ上に形成され、電極パッドを露出させるための開口部を有する保護膜と、開口部に、電極パッドと接触するように形成されたバリアメタル膜と、開口部において、バリアメタル膜上に形成されたバンプと、を備える半導体装置において、前記開口部において、保護膜の一部からなり、電極パッドの表面上に、開口部の段差よりも小さい段差を有する段差部が形成されており、バンプは、段差部の表面上に形成されたバリアメタル膜上に形成されていることを特徴とする。
To achieve the above object, the invention described in
請求項１に記載の構成によれば、開口部において、保護膜の一部からなり、電極パッドの表面上に、開口部の段差よりも小さい段差を有する段差部が形成されている。また、段差部の表面上に形成されたバリアメタル膜上にバンプを形成する構成としている。従って、バンプの表面における段差を、従来の半導体装置において形成されるバンプの表面の段差よりも小さくすることが可能になる。その結果、半導体装置を基板上に実装する際に、バンプと、基板に形成された電極との接続信頼性を向上させることができるとともに、実装工程における歩留まりを向上させることが可能になる。 According to the first aspect of the present invention, the step is formed of a part of the protective film in the opening, and the step portion having a step smaller than the step of the opening is formed on the surface of the electrode pad. Further, bumps are formed on the barrier metal film formed on the surface of the step portion. Accordingly, the step on the surface of the bump can be made smaller than the step on the surface of the bump formed in the conventional semiconductor device. As a result, when the semiconductor device is mounted on the substrate, the connection reliability between the bump and the electrode formed on the substrate can be improved, and the yield in the mounting process can be improved.
請求項２に記載の発明は、請求項１に記載の半導体装置であって、バンプが、金、ニッケル、または銅のいずれかからなることを特徴とする。
請求項２に記載の構成によれば、入手が容易で、汎用性の高い材料によりバンプを形成することができる。特に、安価なニッケル、または銅を使用することにより、バンプを形成する際のコストアップを抑制することが可能になる。
A second aspect of the present invention is the semiconductor device according to the first aspect, wherein the bump is made of gold, nickel, or copper.
According to the structure of
請求項３に記載の発明は、半導体ウェーハ上に、電極パッドを形成する工程と、電極パッドを覆うように、半導体ウェーハ上に、保護膜を形成する工程と、保護膜を選択的に除去して、薄膜化することにより、電極パッド上に開口部を形成する工程と、開口部において、電極パッドの表面上に残存する保護膜を選択的に除去することにより、電極パッドの表面を露出させるとともに、電極パッドの表面上に、保護膜の一部からなり、前記開口部の段差よりも小さい段差を有する段差部を形成する工程と、開口部に、電極パッドと接触するように、バリアメタル膜を形成する工程と、開口部内であって、段差部の表面上に形成されたバリアメタル膜上に、バンプを形成する工程と、を備えることを特徴とする半導体装置の製造方法である。 According to a third aspect of the present invention, there is provided a step of forming an electrode pad on a semiconductor wafer, a step of forming a protective film on the semiconductor wafer so as to cover the electrode pad, and selectively removing the protective film. Forming the opening on the electrode pad by thinning the film, and exposing the surface of the electrode pad by selectively removing the protective film remaining on the surface of the electrode pad in the opening. And a step of forming a step portion comprising a part of the protective film on the surface of the electrode pad and having a step smaller than the step of the opening, and a barrier metal so as to be in contact with the electrode pad in the opening. A method of manufacturing a semiconductor device, comprising: forming a film; and forming a bump on the barrier metal film formed in the opening and on the surface of the stepped portion.
請求項３に記載の構成によれば、開口部において、保護膜の一部からなり、開口部の段差よりも小さい段差を有する段差部を形成する構成としている。また、開口部内であって、段差部の表面上に形成されたバリアメタル膜上に、バンプを形成する構成としている。従って、バンプの表面における段差を、従来の半導体装置の製造方法において形成されるバンプの表面の段差よりも小さくすることが可能になる。その結果、半導体装置を基板上に実装する際に、バンプと、基板に形成された電極との接続信頼性が向上させることができるとともに、実装工程における歩留まりを向上させることが可能になる。
According to the configuration described in
請求項４に記載の発明は、半導体ウェーハ上に、電極パッドとフューズを形成する工程と、電極パッドとフューズを覆うように、半導体ウェーハ上に、保護膜を形成する工程と、保護膜を選択的に除去して、薄膜化することにより、電極パッド上に開口部を形成するとともに、フューズ上に開口部を形成する工程と、電極パッド上の開口部において、電極パッドの表面上に残存する保護膜を選択的に除去することにより、電極パッドの表面を露出させるとともに、電極パッドの表面上に、保護膜の一部からなり、前記開口部の段差よりも小さい段差を有する段差部を形成する工程と、電極パッドの開口部に、電極パッドと接触するように、バリアメタル膜を形成する工程と、電極パッド上の開口部内であって、段差部の表面上に形成された前記バリアメタル膜上に、バンプを形成する工程と、を備えることを特徴とする半導体装置の製造方法である。 According to a fourth aspect of the present invention, a step of forming an electrode pad and a fuse on the semiconductor wafer, a step of forming a protective film on the semiconductor wafer so as to cover the electrode pad and the fuse, and a protective film are selected. And forming the opening on the electrode pad, and forming the opening on the fuse, and remaining on the surface of the electrode pad at the opening on the electrode pad. By selectively removing the protective film, the surface of the electrode pad is exposed, and a step portion made of a part of the protective film and having a step smaller than the step of the opening is formed on the surface of the electrode pad. A step of forming a barrier metal film in contact with the electrode pad in the opening of the electrode pad, and before the step formed in the opening on the electrode pad on the surface of the stepped portion. On the barrier metal film, a method of manufacturing a semiconductor device characterized in that it comprises a step of forming a bump, a.
請求項４に記載の構成によれば、開口部において、保護膜の一部からなり、開口部の段差よりも小さい段差を有する段差部を形成する構成としている。また、開口部内であって、段差部の表面上に形成されたバリアメタル膜上に、バンプを形成する構成としている。従って、バンプの表面における段差を、従来の半導体装置の製造方法において形成されるバンプの表面の段差よりも小さくすることが可能になる。また、特に、半導体ウェーハ上に、フューズが形成された半導体装置を製造する際に、保護膜を選択的に除去して、薄膜化することにより、電極パッド上の開口部と同時に、フューズ上に開口部を形成する構成としている。従って、従来の、フューズを備える半導体装置の製造方法における、開口部の形成工程の回数（２回）を増やすことなく、バンプと基板に形成された電極との接続信頼性、および実装工程における歩留まりが向上する、フューズを備える半導体装置を形成することが可能になる。
According to the configuration described in
請求項５に記載の発明は、請求項３または請求項４に記載の半導体装置の製造方法であって、バンプを、電解メッキ法により形成することを特徴とする。
請求項５に記載の構成によれば、簡単な方法で、バンプを形成できるため、半導体装置の製造工程をより一層簡素化することができる。
According to a fifth aspect of the present invention, in the semiconductor device manufacturing method according to the third or fourth aspect, the bump is formed by an electrolytic plating method.
According to the configuration of the fifth aspect, since the bump can be formed by a simple method, the manufacturing process of the semiconductor device can be further simplified.
本発明によれば、実装工程における接続信頼性、および歩留まりを向上させた半導体装置を製造することができる。 According to the present invention, it is possible to manufacture a semiconductor device with improved connection reliability and yield in the mounting process.
以下に、本発明の好適な実施形態について説明する。図１は、本発明の実施形態に係る半導体装置の製造方法により製造した半導体装置の断面図である。図１に示すように、本実施形態の半導体装置２０は、所定の回路パターンが形成された半導体ウェーハ１を備えており、当該半導体ウェーハ１上には、アルミニウムなどからなる電極パッド２と、不良回路が発生した場合に、当該不良回路を切断するためのフューズ３が形成されている。そして、これらの電極パッド２、およびフューズ３を被覆するように、例えば、酸化シリコン膜からなる第１の保護膜４と、窒化シリコン膜からなる第２の保護膜５が、半導体ウェーハ１上に形成されている。また、第１、第２の保護膜４、５には、電極パッド２を露出させるための開口部６が形成されているとともに、フューズ３をレーザ等で溶断しやすくするための開口部７が形成されている。また、開口部６において、例えば、クロム、銅、金等からなるバリアメタル膜８が、電極パッド２と接触するように形成されており、開口部６のバンプ形成領域には、入手が容易で、汎用性の高い材料、例えば、金、ニッケル、銅からなるバンプ９が、バリアメタル膜８上に形成されている。なお、特に、安価なニッケルや銅を使用することにより、バンプ９を形成する際のコストアップを抑制することが可能になる。
Hereinafter, a preferred embodiment of the present invention will be described. FIG. 1 is a cross-sectional view of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to an embodiment of the present invention. As shown in FIG. 1, a
次に、図１に示す半導体装置の製造方法について、図面を参照して説明する。図２（ａ）〜（ｄ）は、本発明の実施形態に係る半導体装置の製造方法を説明するための断面図である。また、図３（ａ）〜（ｄ）は、本発明の実施形態に係る半導体装置の製造方法を説明するための断面図であり、図２の続きの工程を示す図である。 Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described with reference to the drawings. 2A to 2D are cross-sectional views for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIGS. 3A to 3D are cross-sectional views for explaining a method for manufacturing a semiconductor device according to the embodiment of the present invention, and are diagrams illustrating steps subsequent to FIG.
まず、図２（ａ）に示すように、例えば、スパッタリング法、ＣＶＤ法、エッチング等により、所定の回路パターンが形成された半導体ウェーハ１上に、例えば、アルミニウムやアルミニウム−銅合金等からなる電極パッド２をパターン形成するとともに、金属からなるフューズ３を形成する。
First, as shown in FIG. 2A, an electrode made of, for example, aluminum or an aluminum-copper alloy is formed on the
次に、図２（ｂ）に示すように、電極パッド２、およびフューズ３が形成された半導体ウェーハ１の表面の全面に、例えば、ＣＶＤ法により、酸化シリコン層からなる第１の保護膜４を形成し、電極パッド２、およびフューズ３を被覆する。そして、第１の保護膜４の上に、例えば、ＣＶＤ法により、窒化シリコン層からなる第２の保護膜５を形成する。
Next, as shown in FIG. 2B, a first
次に、第２の保護膜５の表面に、例えば、熱硬化性のノボラック樹脂系のポジ型フォトレジストを、スピンコート法を用いて塗布する。その後、当該レジストを熱硬化させるとともに、加工処理により、図２（ｃ）に示すように、電極パッド２上の第１、第２の保護膜４、５を薄層化するための開口パターンと、フューズ３上の第１、第２の保護膜４、５を薄層化するための開口パターンを有するフォトレジスト１０を形成する。
Next, for example, a thermosetting novolac resin-based positive photoresist is applied to the surface of the second
そして、図２（ｄ）に示すように、当該フォトレジスト１０をマスクとして使用し、例えば、ＲＩＥ法により、第１、第２の保護膜４、５のエッチング（以下、「１回目のエッチング」という場合がある。）を行い、当該第１、第２の保護膜４、５を選択的に除去することにより、電極パッド２上に開口部６を形成するとともに、フューズ３上に開口部７を形成する。即ち、本実施形態においては、電極パッド２の保護膜であるとともに、フューズ３の保護膜である、第１、第２の保護膜４、５をエッチングすることにより、電極パッド２の表面に開口部６を形成するとともに、フューズ３の表面に開口部７を、開口部６と同時に形成する構成となっている。
Then, as shown in FIG. 2D, the
次に、上述のフォトレジスト１０を、レジスト剥離液等を用いて除去し、図３（ａ）に示すように、第１、第２の保護膜４、５の表面に、例えば、熱硬化性のノボラック樹脂系のポジ型フォトレジストを、スピンコート法を用いて塗布する。その後、当該レジストを熱硬化させるとともに、加工処理により、電極パッド２上の第１の保護膜４を開口、露出するための開口パターンを有するフォトレジスト１１を形成する。
Next, the above-described
そして、図３（ｂ）に示すように、当該フォトレジスト１１をマスクとして使用し、例えば、ＲＩＥ法により、第１の保護膜４のエッチング（以下、「２回目のエッチング」という場合がある。）を行い、当該第１の保護膜４を選択的に除去することにより、電極パッド２の表面を開口、露出させる。即ち、本実施形態においては、上述の１回目のエッチングを行った後、電極パッド２の表面を開口、露出させるために、第１の保護膜４に対してのみ、２回目のエッチングを行う構成としている。
Then, as shown in FIG. 3B, using the photoresist 11 as a mask, the first
また、図３（ｂ）に示すように、この２回目のエッチングにより、開口部６において、電極パッド２の表面上に、第１の保護膜４の一部からなる段差部１２を形成する。即ち、本実施形態においては、第１、第２の保護膜４、５を選択的に除去して、薄膜化することにより、電極パッド２上に開口部６を形成するとともに、フューズ３上に開口部７を形成し、次いで、電極パッド２上の開口部６において、電極パッド２の表面上に残存する第１の保護膜４を選択的に除去することにより、電極パッド２の表面を露出させるとともに、当該電極パッド２の表面上に、第１の保護膜４の一部からなる段差部１２を形成する構成としている。
Further, as shown in FIG. 3B, a stepped
そうすると、図４に示すように、開口部６の段差Ｘよりも小さい段差Ｙを有する段差部１２を形成することが可能になる。従って、上述の段差部１２の段差Ｙを、上述の図６において説明した従来の半導体装置の製造方法において形成される、開口部５３の段差Ｗ（上述の段差Ｘに対応）よりも小さく形成することが可能になる。
Then, as shown in FIG. 4, it is possible to form a stepped
次に、図３（ｃ）に示すように、上述のフォトレジスト１１を、レジスト剥離液等を用いて除去し、例えば、スパッタリング法により、電極パッド２の表面の開口部６に、電極パッド２と接触するように、例えば、ＴｉＷやＡｕからなるバリアメタル膜８を形成する。
Next, as shown in FIG. 3C, the above-described photoresist 11 is removed using a resist stripping solution or the like, and the
そして、図３（ｄ）に示すように、このバリアメタル膜８の上に、電極パッド２に対応する部分が開口したパターンを有するフォトレジスト１４を形成する。次いで、当該フォトレジスト１４をマスクとして、電解メッキにより、開口部６内であって、段差部１２の表面上に形成されたバリアメタル膜８上に、例えば、金によりバンプ９を形成する。この電解メッキを使用することにより、簡単な方法で、バンプ９を形成でき、半導体装置２０の製造工程をより一層簡素化することができる。
Then, as shown in FIG. 3D, a
そして、図３（ｄ）に示す状態から、フォトレジスト１４を、レジスト剥離液等を用いて除去し、バリアメタル膜８の不要部分を、バンプ９をマスクとしてウエットエッチングにより除去することにより、図１に示す半導体装置２０が製造される。
Then, from the state shown in FIG. 3D, the
ここで、本実施形態においては、上述のごとく、上述の段差部１２の段差Ｙが、開口部６の段差Ｘ（または、上述の図６において説明した従来の半導体装置の製造方法において形成される、開口部５３の段差Ｗ）よりも小さく形成されている。また、開口部６内であって、段差部１２の表面上に形成されたバリアメタル膜８上にバンプ９を形成する構成としている。
Here, in the present embodiment, as described above, the step Y of the
従って、図５に示すように、バンプ９の表面９ａにおける段差Ｂを、上述の従来の半導体装置の製造方法において形成されるバンプ５５の表面５５ａの段差Ａよりも小さくする（即ち、Ｂ＜Ａとする）ことが可能になる。その結果、半導体装置２０を基板上に実装する際に、バンプ９と、基板に形成された電極との接続信頼性が向上するとともに、実装工程における歩留まりが向上することになる。
Therefore, as shown in FIG. 5, the step B on the
また、特に、本実施形態においては、半導体ウェーハ１上に、不良回路が発生した場合に、当該不良回路を切断するためのフューズ３が形成された半導体装置２０において、第１、第２の保護膜４、５を、エッチングにより選択的に除去して、薄膜化することにより、電極パッド２上に開口部６を形成するとともに、当該開口部６の形成と同時に、フューズ３上に開口部７を形成する構成としている。
In particular, in the present embodiment, when a defective circuit occurs on the
従って、従来の、フューズを備える半導体装置の形成方法における、開口部の形成工程の回数（２回）を増やすことなく、バンプ９と基板に形成された電極との接続信頼性、および実装工程における歩留まりが向上した、フューズ３を備える半導体装置２０を製造することが可能になる。
Therefore, in the conventional method for forming a semiconductor device including a fuse, the connection reliability between the
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々の設計変更をすることが可能であり、それらを本発明の範囲から除外するものではない。 In addition, this invention is not limited to the said embodiment, A various design change is possible based on the meaning of this invention, and they are not excluded from the scope of the present invention.
例えば、上述の実施形態においては、バンプ９の形成方法として、電解メッキを使用したが、当該電解メッキ以外の方法、例えば、無電解メッキや印刷（例えば、カーテンコート法やスクリーン印刷法）等を使用することができる。
For example, in the above-described embodiment, electrolytic plating is used as a method of forming the
また、バンプ９の材料として、金、ニッケル、銅を挙げたが、当該バンプ９を、例えば、錫を９５ｗｔ％以上含むはんだペーストにより形成することもできる。また、この際、環境への配慮から、鉛を含まないはんだペーストを使用することが好ましい。
Moreover, although gold, nickel, and copper were mentioned as a material of the
また、第１の保護膜４として酸化シリコン膜を使用し、第２の保護膜５として窒化シリコン膜を使用する構成としたが、例えば、第１の保護膜４としてポリイミド膜等の有機膜を使用するとともに、第２の保護膜５として無機膜を使用する構成としても良い。また、第１の保護膜４として無機膜を使用するとともに、第２の保護膜５としてポリイミド膜等の有機膜を使用する構成としても良い。
In addition, a silicon oxide film is used as the first
本発明の活用例としては、外部リードと半導体集積回路上に形成された電極パッドとを接合するためのバンプを有する半導体装置およびその製造方法が挙げられる。 Examples of utilization of the present invention include a semiconductor device having bumps for bonding external leads and electrode pads formed on a semiconductor integrated circuit, and a method for manufacturing the same.
１…半導体ウェーハ、２…電極パッド、３…フューズ、４…第１の保護膜、５…第２の保護膜、６…開口部、７…開口部、８…バリアメタル膜、９…バンプ、９ａ…バンプの表面、１０…フォトレジスト、１１…フォトレジスト、１２…段差部、１３…サイドウォール、１４…フォトレジスト、２０…半導体装置、Ｂ…バンプの表面における段差
DESCRIPTION OF
Claims (5)
前記半導体ウェーハ上に形成された電極パッドと、
前記半導体ウェーハ上に形成され、前記電極パッドを露出させるための開口部を有する保護膜と、
前記開口部に、前記電極パッドと接触するように形成されたバリアメタル膜と、
前記開口部において、前記バリアメタル膜上に形成されたバンプと、を備える半導体装置において、
前記開口部において、前記電極パッドの表面上に、前記保護膜の一部からなり、前記開口部の段差よりも小さい段差を有する段差部が形成されており、前記バンプは、前記段差部の表面上に形成された前記バリアメタル膜上に形成されていることを特徴とする半導体装置。 A semiconductor wafer;
An electrode pad formed on the semiconductor wafer;
A protective film formed on the semiconductor wafer and having an opening for exposing the electrode pad;
A barrier metal film formed in the opening to be in contact with the electrode pad;
In the opening, in the semiconductor device comprising a bump formed on the barrier metal film,
In the opening, a stepped portion made of a part of the protective film and having a step smaller than the step of the opening is formed on the surface of the electrode pad, and the bump is formed on the surface of the stepped portion. A semiconductor device formed on the barrier metal film formed thereon.
前記電極パッドを覆うように、前記半導体ウェーハ上に、保護膜を形成する工程と、
前記保護膜を選択的に除去して、薄膜化することにより、前記電極パッド上に開口部を形成する工程と、
前記開口部において、前記電極パッドの表面上に残存する前記保護膜を選択的に除去することにより、前記電極パッドの表面を露出させるとともに、前記電極パッドの表面上に、前記保護膜の一部からなり、前記開口部の段差よりも小さい段差を有する段差部を形成する工程と、
前記開口部に、前記電極パッドと接触するように、バリアメタル膜を形成する工程と、
前記開口部内であって、前記段差部の表面上に形成された前記バリアメタル膜上に、バンプを形成する工程と、を備えることを特徴とする半導体装置の製造方法。 Forming an electrode pad on a semiconductor wafer;
Forming a protective film on the semiconductor wafer so as to cover the electrode pads;
Forming an opening on the electrode pad by selectively removing the protective film to reduce the thickness; and
In the opening, the surface of the electrode pad is exposed by selectively removing the protective film remaining on the surface of the electrode pad, and a part of the protective film is formed on the surface of the electrode pad. And forming a step portion having a step smaller than the step of the opening, and
Forming a barrier metal film in the opening so as to be in contact with the electrode pad;
Forming a bump on the barrier metal film formed in the opening and on the surface of the stepped portion. A method for manufacturing a semiconductor device, comprising:
前記電極パッドと前記フューズを覆うように、前記半導体ウェーハ上に、保護膜を形成する工程と、
前記保護膜を選択的に除去して、薄膜化することにより、前記電極パッド上に開口部を形成するとともに、前記フューズ上に開口部を形成する工程と、
前記電極パッド上の開口部において、前記電極パッドの表面上に残存する前記保護膜を選択的に除去することにより、前記電極パッドの表面を露出させるとともに、前記電極パッドの表面上に、前記保護膜の一部からなり、前記開口部の段差よりも小さい段差を有する段差部を形成する工程と、
前記電極パッドの開口部に、前記電極パッドと接触するように、バリアメタル膜を形成する工程と、
前記電極パッド上の開口部内であって、前記段差部の表面上に形成された前記バリアメタル膜上に、バンプを形成する工程と、を備えることを特徴とする半導体装置の製造方法。 Forming electrode pads and fuses on a semiconductor wafer;
Forming a protective film on the semiconductor wafer so as to cover the electrode pad and the fuse;
Forming the opening on the electrode pad and selectively forming the opening on the fuse by selectively removing the protective film and reducing the thickness;
In the opening on the electrode pad, the surface of the electrode pad is exposed by selectively removing the protective film remaining on the surface of the electrode pad, and the protection is formed on the surface of the electrode pad. Forming a step portion comprising a part of the film and having a step smaller than the step of the opening; and
Forming a barrier metal film at the opening of the electrode pad so as to be in contact with the electrode pad;
Forming a bump on the barrier metal film formed in the opening on the electrode pad and on the surface of the stepped portion. A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005216317A JP2007035875A (en) | 2005-07-26 | 2005-07-26 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005216317A JP2007035875A (en) | 2005-07-26 | 2005-07-26 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007035875A true JP2007035875A (en) | 2007-02-08 |
Family
ID=37794771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005216317A Withdrawn JP2007035875A (en) | 2005-07-26 | 2005-07-26 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007035875A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10643967B2 (en) | 2016-05-18 | 2020-05-05 | Mitsubishi Electric Corporation | Power semiconductor device that includes a copper layer disposed on an electrode and located away from a polyimide layer and method for manufacturing the power semiconductor device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189606A (en) * | 1996-12-24 | 1998-07-21 | Miyazaki Oki Electric Co Ltd | Semiconductor device bump and method of manufacturing the same |
| JP2002110799A (en) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2003068737A (en) * | 2001-08-27 | 2003-03-07 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
| JP2003124255A (en) * | 2001-10-17 | 2003-04-25 | Seiko Epson Corp | Semiconductor device and its manufacturing method, semiconductor chip and mounting method |
| JP2003218110A (en) * | 2002-01-18 | 2003-07-31 | Seiko Epson Corp | Semiconductor device |
| JP2004349440A (en) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | Flip chip mounting method |
| JP2005183641A (en) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
-
2005
- 2005-07-26 JP JP2005216317A patent/JP2007035875A/en not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189606A (en) * | 1996-12-24 | 1998-07-21 | Miyazaki Oki Electric Co Ltd | Semiconductor device bump and method of manufacturing the same |
| JP2002110799A (en) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2003068737A (en) * | 2001-08-27 | 2003-03-07 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
| JP2003124255A (en) * | 2001-10-17 | 2003-04-25 | Seiko Epson Corp | Semiconductor device and its manufacturing method, semiconductor chip and mounting method |
| JP2003218110A (en) * | 2002-01-18 | 2003-07-31 | Seiko Epson Corp | Semiconductor device |
| JP2004349440A (en) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | Flip chip mounting method |
| JP2005183641A (en) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10643967B2 (en) | 2016-05-18 | 2020-05-05 | Mitsubishi Electric Corporation | Power semiconductor device that includes a copper layer disposed on an electrode and located away from a polyimide layer and method for manufacturing the power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4373866B2 (en) | Manufacturing method of semiconductor device | |
| US6847117B2 (en) | Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer | |
| JP4922891B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20060076677A1 (en) | Resist sidewall spacer for C4 BLM undercut control | |
| JP2006278551A (en) | Semiconductor device and manufacturing method thereof | |
| JP2007317979A (en) | Manufacturing method of semiconductor device | |
| JP4765947B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8309373B2 (en) | Method of manufacturing semiconductor device | |
| JP3538029B2 (en) | Method for manufacturing semiconductor device | |
| JP2006210438A (en) | Semiconductor device and manufacturing method thereof | |
| JP2007157844A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4506767B2 (en) | Manufacturing method of semiconductor device | |
| JP2006049427A (en) | Manufacturing method of semiconductor device | |
| JP2023060343A (en) | semiconductor module | |
| JP2007035875A (en) | Semiconductor device and manufacturing method thereof | |
| JP3972211B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4686962B2 (en) | Manufacturing method of semiconductor device | |
| CN101110377A (en) | Method for forming welding projection | |
| JP2007258629A (en) | Manufacturing method of chip size package | |
| JP2007115984A (en) | Semiconductor device and manufacturing method thereof | |
| JP2005302816A (en) | Semiconductor device and manufacturing method thereof | |
| KR101046377B1 (en) | Printed circuit board for semiconductor package and manufacturing method thereof | |
| KR101671973B1 (en) | The multi layer metal bump structure and method of fabricating the same | |
| JP2007258354A (en) | Manufacturing method of semiconductor device | |
| JP2005217113A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070323 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101020 |