[go: up one dir, main page]

JP2007035779A - Leadless hollow package and manufacturing method thereof - Google Patents

Leadless hollow package and manufacturing method thereof Download PDF

Info

Publication number
JP2007035779A
JP2007035779A JP2005214383A JP2005214383A JP2007035779A JP 2007035779 A JP2007035779 A JP 2007035779A JP 2005214383 A JP2005214383 A JP 2005214383A JP 2005214383 A JP2005214383 A JP 2005214383A JP 2007035779 A JP2007035779 A JP 2007035779A
Authority
JP
Japan
Prior art keywords
leadless
adhesive
substrate
hollow package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005214383A
Other languages
Japanese (ja)
Inventor
Fumio Hata
文夫 畑
Shuichi Chiba
修一 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005214383A priority Critical patent/JP2007035779A/en
Publication of JP2007035779A publication Critical patent/JP2007035779A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10W72/0198
    • H10W72/01515
    • H10W72/075
    • H10W90/754

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】高価な金型を使用せず、受光素子及び/又は受発光素子を封入する安価なリードレス中空パッケージ及びその製造方法を提供すること。
【解決手段】ICチップに対応する個々のパッケージは予め製作せず、公知のプリント配線基板製造技術により集合基板を製作する。その上にICチップを複数個搭載した後、ICチップを取り囲むように粘稠な接着剤を塗布して「ダム」を形成する。次に、配線基板と略同寸法のガラス板を前記のダムに載せ、これを硬化した後、ガラス板、接着剤、基板を同時に切断することで、ICチップが封止された個々の撮像素子パッケージを得るものである。これにより、ICチップを搭載、
配線する工程を集中して行うことができるため能率が上がる。更には、高価な金型が不要であり、多品種の生産にも容易且つ安価に対応できる。
【選択図】図1
An inexpensive leadless hollow package that encloses a light receiving element and / or a light receiving / emitting element without using an expensive mold and a method for manufacturing the same.
An individual package corresponding to an IC chip is not manufactured in advance, and a collective substrate is manufactured by a known printed wiring board manufacturing technique. A plurality of IC chips are mounted thereon, and then a viscous adhesive is applied so as to surround the IC chips to form “dams”. Next, a glass plate having substantially the same dimensions as the wiring board is placed on the dam, cured, and then the glass plate, the adhesive, and the substrate are cut at the same time so that each IC chip is sealed. Get the package. As a result, an IC chip is mounted.
Efficiency can be improved because the wiring process can be concentrated. Furthermore, an expensive metal mold is not required, and it can be easily and inexpensively adapted to the production of various types.
[Selection] Figure 1

Description

本発明は、半導体受発光素子のパッケージに関するものである。   The present invention relates to a package for a semiconductor light emitting / receiving element.

ディジタルカメラ、ビデオカメラ等に使用される固体撮像素子は、シリコン単結晶の薄板(以下、シリコンウエハと呼ぶ)の表面に受光素子を公知の半導体プロセスで形成した後、プリント配線基板に半田付けするためのパッケージに封入することが行われている。   A solid-state imaging device used for a digital camera, a video camera, and the like is formed by forming a light receiving element on a surface of a silicon single crystal thin plate (hereinafter referred to as a silicon wafer) by a known semiconductor process, and then soldering it to a printed wiring board. Enclosing in a package for this purpose.

このパッケージは、撮像レンズから受光素子に到達する光線を損失なく透過すると共に、空気中の湿気、腐食性ガス等から半導体を保護し、且つ、半田付けの熱に耐える等の特性を有しなければならない。そのため、パッケージの光入射面にガラス等の透光性カバーを設けることが一般的である。ここで、受光素子の表面に集光効率を向上するためのマイクロレンズが形成されている場合は、透光性カバーとマイクロレンズとの間を空気層とすることが有利である。即ち、マイクロレンズは一般的に屈折率が概ね1.5〜1.6程度の樹脂製であるため、同等の屈折率を持つ樹脂等を充填すると、その集光力が損なわれるからである。   This package must have characteristics such as transmitting light from the imaging lens to the light receiving element without loss, protecting the semiconductor from moisture in the air, corrosive gas, etc., and withstanding the heat of soldering. I must. Therefore, it is common to provide a translucent cover such as glass on the light incident surface of the package. Here, when a microlens for improving the light collection efficiency is formed on the surface of the light receiving element, it is advantageous to form an air layer between the translucent cover and the microlens. That is, since the microlens is generally made of a resin having a refractive index of about 1.5 to 1.6, if a resin having an equivalent refractive index is filled, the light condensing power is impaired.

パッケージ本体は前述のように気密性、耐熱性等が求められるので、エポキシ樹脂やセラミックと金属端子との複合材料が広く用いられている。   Since the package body is required to have airtightness, heat resistance and the like as described above, a composite material of an epoxy resin or a ceramic and a metal terminal is widely used.

以上の例を図6に示す。   The above example is shown in FIG.

1はシリコンウエハを切断したICチップであり、その表面に受光素子1a、マイクロレンズ1b、電極1c等が公知の半導体プロセス技術により形成されている。   Reference numeral 1 denotes an IC chip obtained by cutting a silicon wafer, on which a light receiving element 1a, a microlens 1b, an electrode 1c, and the like are formed by a known semiconductor process technology.

ICチップ1はパッケージ3に接着剤4を用いて接着されている。金属細線(ワイヤ)2はIC電極1cとパッケージに設けられた端子7の表面7aとを公知のワイヤボンディング技術によって電気的に接続している。   The IC chip 1 is bonded to the package 3 using an adhesive 4. The fine metal wire (wire) 2 electrically connects the IC electrode 1c and the surface 7a of the terminal 7 provided on the package by a known wire bonding technique.

透光性カバーであるガラス5は接着剤6によってパッケージ3に気密接着される。   The glass 5 that is a translucent cover is hermetically bonded to the package 3 by an adhesive 6.

このような固体撮像素子をプリント配線基板10に接続するには、パッケージの端子7bと配線パターン10aとを半田付けすることが一般的である。
特開平7−307408号公報 特開平8−107161号公報
In order to connect such a solid-state imaging device to the printed wiring board 10, it is common to solder the terminal 7b of the package and the wiring pattern 10a.
JP-A-7-307408 JP-A-8-107161

以上述べたパッケージ技術は広く用いられてきたが、より低コスト化を求められる中では限界に達しつつある。   The package technology described above has been widely used, but is reaching its limit in the face of demand for lower costs.

パッケージ3及び端子7は、不図示の金型にエポキシ樹脂やセラミック原料を注入、硬化して作製される。成型作業は比較的高能率に行えるが、金型は概して高価である。更に、ICチップやガラス板の接着作業はパッケージ1個ずつ行わなければならないため、加工能率の向上を阻んできた。   The package 3 and the terminal 7 are produced by injecting an epoxy resin or a ceramic material into a mold (not shown) and curing it. Although the molding operation can be performed relatively efficiently, the mold is generally expensive. Further, since the bonding operation of the IC chip and the glass plate has to be performed one by one, the improvement of the processing efficiency has been hindered.

本発明は上記問題に鑑みてなされたもので、その目的とする処は、高価な金型を使用せず、受光素子及び/又は受発光素子を封入する安価なリードレス中空パッケージ及びその製造方法を提供することにある。   SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is an inexpensive leadless hollow package that encloses a light receiving element and / or a light receiving / emitting element without using an expensive mold and a method for manufacturing the same. Is to provide.

上記目的を達成するため、本発明は、ICチップに対応する個々のパッケージは予め製作せず、公知のプリント配線基板製造技術により集合基板を製作する。その上にICチップを複数個搭載した後、ICチップを取り囲むように粘稠な接着剤を塗布して「ダム」を形成する。   In order to achieve the above object, according to the present invention, an individual package corresponding to an IC chip is not manufactured in advance, and a collective substrate is manufactured by a known printed wiring board manufacturing technique. A plurality of IC chips are mounted thereon, and then a viscous adhesive is applied so as to surround the IC chips to form “dams”.

次に、配線基板と略同寸法のガラス板を前記のダムに載せ、これを硬化した後、ガラス板、接着剤、基板を同時に切断することで、ICチップが封止された個々の撮像素子パッケージを得るものである。これにより、ICチップを搭載、
配線する工程を集中して行うことができるため能率が上がる。更には、高価な金型が不要であり、多品種の生産にも容易且つ安価に対応できる。
Next, a glass plate having substantially the same dimensions as the wiring board is placed on the dam, cured, and then the glass plate, the adhesive, and the substrate are cut at the same time so that each IC chip is sealed. Get the package. As a result, an IC chip is mounted.
Efficiency can be improved because the wiring process can be concentrated. Furthermore, an expensive metal mold is not required, and it can be easily and inexpensively adapted to the production of various types.

本発明によれば、高価な金型を使用せず、受光素子及び/又は受発光素子を封入する安価な中空パッケージを提供できる。   ADVANTAGE OF THE INVENTION According to this invention, an inexpensive hollow package which encloses a light receiving element and / or a light receiving / emitting element without using an expensive metal mold | die can be provided.

以下に本発明の実施の形態を添付図面に基づいて説明する。   Embodiments of the present invention will be described below with reference to the accompanying drawings.

<実施の形態1>
図1は本発明の実施の形態1の工程を示す断面図、図2は同斜視図である。尚、図1及び図2中では、図6に示した受光素子1a、マイクロレンズ1b、電極1c、接着剤4を便宜的に省略してある。
<Embodiment 1>
FIG. 1 is a cross-sectional view showing the steps of Embodiment 1 of the present invention, and FIG. 2 is a perspective view thereof. In FIGS. 1 and 2, the light receiving element 1a, the microlens 1b, the electrode 1c, and the adhesive 4 shown in FIG. 6 are omitted for convenience.

図1a)及び図2a)は格子状ないしは列状にスルーホールが設けられたプリント配線基板(以下、基板)である。これは公知のCOB(Chip On Board)実装に用いるもので、材質はガラスエポキシの他、より耐熱性に優れた三菱ガス化学(株)製のBT(ビスマレイミド・トリアジン)、或はポリイミドを基材としたフレキシブルプリント板(FPC)でも良い。基板103にはスルーホール107が複数個設けられており、それらの中心線108を結ぶ仮想中心線108aは格子状ないし列状に配列されている。   FIGS. 1a) and 2a) are printed wiring boards (hereinafter referred to as substrates) provided with through-holes in a grid or row. This is used for the known COB (Chip On Board) mounting, and the material is based on BT (bismaleimide / triazine) or polyimide made by Mitsubishi Gas Chemical Co., Ltd., which is superior in heat resistance in addition to glass epoxy. A flexible printed board (FPC) may be used. A plurality of through holes 107 are provided in the substrate 103, and virtual center lines 108a connecting the center lines 108 are arranged in a lattice shape or a row shape.

基板103の表面103aと裏面103bには、スルーホール107を介して電気的に接続した電極107a,107bが設けられているが、これらは基板103に貼り付けた銅箔をフォトリソグラフィ技術によりパターニングし、表面処理を施したものが一般的に用いられる。尚、この表面処理はワイヤボンディングや半田付けに適するよう金メッキが、より望ましくは銅箔の上にニッケルメッキを施し、更に電解金メッキが施される。   Electrodes 107a and 107b that are electrically connected through a through hole 107 are provided on the front surface 103a and the back surface 103b of the substrate 103. These are formed by patterning a copper foil attached to the substrate 103 by a photolithography technique. Those subjected to surface treatment are generally used. Note that this surface treatment is performed by gold plating so as to be suitable for wire bonding or soldering, more preferably, nickel plating is applied on the copper foil, and electrolytic gold plating is further applied.

次に、図1b)及び図2b)に示すように、公知のCOB技術を用いて複数のICチップを基板に組み立てる。即ち、ICチップ1を基板表面103aに接着し、次にICチップの電極1cと基板電極107a間を公知のワイヤボンディング技術によりワイヤ2で接続する。一般にこのワイヤは直径が0.03ミリメートル前後の金細線が用いられる。   Next, as shown in FIGS. 1b) and 2b), a plurality of IC chips are assembled on a substrate using a known COB technique. That is, the IC chip 1 is bonded to the substrate surface 103a, and then the IC chip electrode 1c and the substrate electrode 107a are connected by the wire 2 by a known wire bonding technique. In general, a thin gold wire having a diameter of about 0.03 mm is used for this wire.

図1c)及び図2c)では、スルーホール107の仮想中心線108aの位置に粘稠な接着剤106をディスペンサ300で塗布し、「ダム」を形成する。この接着剤106は、常温で100Pa・s(パスカル・秒)以上の粘性を持ち、紫外線及び/又は熱で硬化するものが適当である。更に、硬化後は透湿しないこと、絶縁性であることも必要である。これらの要件を満足するものとして、例えばナミックス(株)製XV6841(商品名:粘度は800Pa・s程度)等が望ましい。上記の接着剤は粘稠であるためスルーホール上から塗布しても直ちに裏面側に漏れることはない。   In FIGS. 1 c) and 2 c), a viscous adhesive 106 is applied with a dispenser 300 at the position of the virtual center line 108 a of the through hole 107 to form a “dam”. The adhesive 106 is suitably one having a viscosity of 100 Pa · s (Pascal · second) or more at normal temperature and being cured by ultraviolet rays and / or heat. Furthermore, it is necessary not to allow moisture permeation after curing and to be insulating. As satisfying these requirements, for example, XV6841 (trade name: viscosity is about 800 Pa · s) manufactured by NAMICS Co., Ltd. is desirable. Since the above adhesive is viscous, it does not leak immediately to the back side even if it is applied from above the through hole.

尚、スルーホールを設けたプリント基板に封止樹脂を塗布し、且つ、この樹脂が裏面に漏れないようにするための公知技術としては、例えば特開平7−307408号公報(特許文献1)、特開平8−107161号公報(特許文献2)等で開示されているように、スルーホール孔内部に半田付け可能な金属等を充填するか、孔の表面にフィルムを貼ることもある。   As a known technique for applying a sealing resin to a printed circuit board provided with a through hole and preventing the resin from leaking to the back surface, for example, JP-A-7-307408 (Patent Document 1), As disclosed in JP-A-8-107161 (Patent Document 2) and the like, a metal that can be soldered is filled in the through-hole hole, or a film is sometimes attached to the surface of the hole.

しかしながら、これではプリント基板の製造工程が複雑となり、価格が上昇するという欠点がある。   However, this has the disadvantage that the manufacturing process of the printed circuit board becomes complicated and the price increases.

その他、特開平8−107161号公報(特許文献2)では基板の裏面にシリコーンゴム板等を密着或は粘着しておく技術も開示されているが、この工程では封止樹脂の乾燥、硬化が終了するまでこのゴムを基板と離すことができない。工程が煩雑となるばかりでなく、シリコーンゴムから発生するシロキ酸が基板の電極部に付着すると、パッケージとして完成した後、半田付け性に不具合が生ずる恐れもある。   In addition, Japanese Patent Application Laid-Open No. 8-107161 (Patent Document 2) also discloses a technique in which a silicone rubber plate or the like is adhered or adhered to the back surface of the substrate. In this process, the sealing resin is dried and cured. This rubber cannot be separated from the substrate until it is finished. Not only is the process complicated, but when siloxy acid generated from silicone rubber adheres to the electrode portion of the substrate, there is a possibility that a defect may occur in solderability after the package is completed.

以上の不都合を回避するために、図1及び図2d)に示すように、接着剤の塗布中及び/又は塗布後に裏面103b側から紫外線200を照射するとスルーホール107直上の接着剤106のみが硬化して蓋を形成し、スルーホール107に充填されることを防止できる。   In order to avoid the above inconvenience, as shown in FIGS. 1 and 2d), when the ultraviolet ray 200 is irradiated from the back surface 103b side during and / or after the application of the adhesive, only the adhesive 106 immediately above the through hole 107 is cured. Thus, a lid can be formed and filling the through hole 107 can be prevented.

ダムの厚さはワイヤ2の最大高さより大きい必要がある。ICチップ1の厚みは通常0.7mm前後、ワイヤ2のループが更に0.2mm程度であるため、最低でも1mmは必要である。1回で必要な厚さが得られない場合、数回に別けて塗布することもある。   The thickness of the dam needs to be larger than the maximum height of the wire 2. Since the thickness of the IC chip 1 is usually around 0.7 mm and the loop of the wire 2 is further about 0.2 mm, at least 1 mm is necessary. If the required thickness cannot be obtained at one time, it may be applied in several times.

図1及び図2d)のようにダムを塗布し終わった基板103に、図1及び図2f)に示すガラス板104を載せてから紫外線201を照射し、接着剤106を硬化する。必要によっては、更に加熱してより完全に硬化させる。   The glass plate 104 shown in FIGS. 1 and 2f) is placed on the substrate 103 on which the dam has been applied as shown in FIGS. 1 and 2d), and then the ultraviolet ray 201 is irradiated to cure the adhesive 106. If necessary, it can be further cured by heating.

工程は若干複雑になるが、図1e)に示すように、基板103とガラス板104の相対する面にそれぞれ接着剤106を塗布しておき、これらを貼り合わせても良い。   Although the process is slightly complicated, as shown in FIG. 1 e), an adhesive 106 may be applied to the opposing surfaces of the substrate 103 and the glass plate 104 and bonded together.

尚、ガラス板104の代わりに、水晶板、プラスチック板、赤外線吸収ガラス板、これらを積層接着した光学ローパスフィルタ、或はホログラム素子、回折格子等の光学素子を形成した板等を使用することもできる。   In place of the glass plate 104, a crystal plate, a plastic plate, an infrared absorbing glass plate, an optical low-pass filter obtained by laminating and bonding them, or a plate on which an optical element such as a hologram element or a diffraction grating is formed may be used. it can.

最後に図1及び図2g)のようにスルーホール107の内径より薄い切断砥石(不図示)を用いてガラス板104、接着剤106、基板103を同時に切断し、個々のパッケージとして完成する。仮想中心線108aに沿って切断することで前述の金メッキを施したスルーホール107の内面がパッケージ端面に露出し、半田付け端子として使用することができる。   Finally, as shown in FIGS. 1 and 2g), the glass plate 104, the adhesive 106, and the substrate 103 are simultaneously cut using a cutting grindstone (not shown) thinner than the inner diameter of the through hole 107 to complete individual packages. By cutting along the virtual center line 108a, the inner surface of the through hole 107 plated with gold is exposed to the package end surface and can be used as a soldering terminal.

以上の工程により、ICチップの上を空気とする中空パッケージを効率的に作製することができる。   Through the above-described steps, a hollow package with air above the IC chip can be efficiently produced.

<実施の形態2>
図3に実施の形態2を示す。
<Embodiment 2>
FIG. 3 shows a second embodiment.

ガラス板104を載せる際、マスク203を通して紫外線201を照射することにより、紫外線硬化型の接着剤106は、照射面に進入できない。これによりマイクロレンズ1b上を選択的に中空とすることができる。   When the glass plate 104 is placed, the ultraviolet curable adhesive 106 cannot enter the irradiated surface by irradiating the ultraviolet rays 201 through the mask 203. Thereby, the micro lens 1b can be selectively made hollow.

<実施の形態3>
図4に本発明の実施の形態3を示す。
<Embodiment 3>
FIG. 4 shows a third embodiment of the present invention.

接着剤106に紫外線・熱両硬化タイプを使用する場合、前述のマスク03を予めガラス板04の表面又は裏面に印刷しておくことができる(図4の104a)。この場合、接着剤106の硬化は最終的には加熱によって行う。   In the case of using the ultraviolet / thermal curing type for the adhesive 106, the above-described mask 03 can be printed in advance on the front or back surface of the glass plate 04 (104a in FIG. 4). In this case, the adhesive 106 is finally cured by heating.

<実施の形態4>
図5に本発明の実施の形態4を示す。
<Embodiment 4>
FIG. 5 shows a fourth embodiment of the present invention.

1個のパッケージ中に受光素子を形成したICチップ1の他、LED等の発光素子109も封入することで、フォトインタラプタ、光学エンコーダ素子等を作製することができる。このとき、受光素子と発光素子の間に遮光ダム110を設けることが有効である。   In addition to the IC chip 1 in which a light receiving element is formed in one package, a light emitting element 109 such as an LED is also enclosed, so that a photo interrupter, an optical encoder element, and the like can be manufactured. At this time, it is effective to provide a light shielding dam 110 between the light receiving element and the light emitting element.

即ち、発光素子109より放射される光210は、例えばエンコーダスケール211で一部が反射して受光素子に到達するが、遮光ダム110を設けることで、それ以外の不要光が到達することを防止することができる。   That is, a part of the light 210 emitted from the light emitting element 109 is reflected by, for example, the encoder scale 211 and reaches the light receiving element, but the provision of the light shielding dam 110 prevents other unnecessary light from reaching the light receiving element. can do.

本発明の実施の形態1の工程例を示す断面図である。It is sectional drawing which shows the process example of Embodiment 1 of this invention. 図1に対応する斜視図である。FIG. 2 is a perspective view corresponding to FIG. 1. 本発明の実施の形態2を示す断面図である。It is sectional drawing which shows Embodiment 2 of this invention. 本発明の実施の形態3を示す断面図である。It is sectional drawing which shows Embodiment 3 of this invention. 本発明の実施の形態4を示す断面図である。It is sectional drawing which shows Embodiment 4 of this invention. 従来の中空パッケージ断面図である。It is sectional drawing of the conventional hollow package.

符号の説明Explanation of symbols

1 ICチップ
2 ワイヤ
3 パッケージ
4 接着剤
5,104 カバーガラス
6 接着剤
103 基板
106 粘稠接着剤
107 スルーホール
108 スルーホールの中心線
109 発光素子
110 遮光ダム
200,201 紫外線
203 マスク
210 光
211 エンコーダスケール
300 ディスペンサ
DESCRIPTION OF SYMBOLS 1 IC chip 2 Wire 3 Package 4 Adhesive 5,104 Cover glass 6 Adhesive 103 Substrate 106 Viscose adhesive 107 Through hole 108 Center line of through hole 109 Light emitting element 110 Light shielding dam 200, 201 Ultraviolet ray 203 Mask 210 Light 211 Encoder Scale 300 dispenser

Claims (8)

光電変換機能を持つICチップを少なくとも1個以上収容するパッケージであって、
周囲に複数の電極を持つ基板と、この基板と同一の投影形状を持つ透光性カバーと、基板と透光性カバーとの間を充填し、且つ、ICチップの光電変換部と透光性カバーの間は充填しない接着剤と、から成ることを特徴とするリードレス中空パッケージ。
A package containing at least one IC chip having a photoelectric conversion function,
A substrate having a plurality of electrodes in the periphery, a translucent cover having the same projection shape as the substrate, a space between the substrate and the translucent cover, and the photoelectric conversion portion of the IC chip and the translucency A leadless hollow package comprising an adhesive that does not fill between covers.
前記電極は、スルーホールを切断して形成したものであることを特徴とする請求項1記載のリードレス中空パッケージ。   The leadless hollow package according to claim 1, wherein the electrode is formed by cutting a through hole. 前記接着剤の外周側面は、基板及び透光性カバーと同一投影寸法に形成されていることを特徴とする請求項1記載のリードレス中空パッケージ。   The leadless hollow package according to claim 1, wherein the outer peripheral side surface of the adhesive is formed to have the same projection size as that of the substrate and the translucent cover. 前記透光性カバーは、ガラス板、水晶板、赤外線カットフィルタ、ホログラム素子、回折格子及び/又はこれらを接着した積層板であることを特徴とする請求項1記載のリードレス中空パッケージ。   The leadless hollow package according to claim 1, wherein the translucent cover is a glass plate, a crystal plate, an infrared cut filter, a hologram element, a diffraction grating, and / or a laminated plate obtained by bonding them. 複数のスルーホールを直線状、 ないしは格子状に配列形成した基板に、光電変換機能を持つICチップを複数個搭載し、スルーホール上に粘稠な絶縁性接着剤を塗布し、基板と略同寸法の透光性カバーを搭載した後に接着剤を硬化し、スルーホールの中心を結ぶ中心線に沿って切断・個片化することを特徴とするリードレス中空パッケージの製造方法。   A plurality of IC chips having a photoelectric conversion function are mounted on a substrate in which a plurality of through holes are arranged in a straight line or a lattice pattern, and a viscous insulating adhesive is applied on the through holes. A method for manufacturing a leadless hollow package, comprising: mounting a translucent cover having a size; and curing the adhesive, and cutting and dividing the adhesive along a center line connecting the centers of the through holes. スルーホール上に塗布した紫外線硬化型の粘稠な接着剤に、スルーホールを通して下方から紫外線を照射し、部分的に硬化させることを特長とする請求項5記載のリードレス中空パッケージの製造方法。   6. The method for producing a leadless hollow package according to claim 5, wherein the ultraviolet curable viscous adhesive applied on the through hole is irradiated with ultraviolet rays from below through the through hole to be partially cured. 前記透光性カバーを搭載する際、ICチップの上部に局部的に紫外線を照射することを特徴とする請求項5記載のリードレス中空パッケージの製造方法。   6. The method of manufacturing a leadless hollow package according to claim 5, wherein when the translucent cover is mounted, ultraviolet rays are irradiated locally on the upper part of the IC chip. 前記接着剤の粘度は概ね100Pa・s(パスカル・秒)以上であることを特徴とする請求項6又は7記載のリードレス中空パッケージの製造方法。   The method for producing a leadless hollow package according to claim 6 or 7, wherein the viscosity of the adhesive is approximately 100 Pa · s (Pascal · second) or more.
JP2005214383A 2005-07-25 2005-07-25 Leadless hollow package and manufacturing method thereof Withdrawn JP2007035779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005214383A JP2007035779A (en) 2005-07-25 2005-07-25 Leadless hollow package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005214383A JP2007035779A (en) 2005-07-25 2005-07-25 Leadless hollow package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007035779A true JP2007035779A (en) 2007-02-08

Family

ID=37794688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005214383A Withdrawn JP2007035779A (en) 2005-07-25 2005-07-25 Leadless hollow package and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007035779A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152481A (en) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd Imaging semiconductor device and manufacturing method of imaging semiconductor device
JP2010171239A (en) * 2009-01-23 2010-08-05 Kyocera Kinseki Corp Electronic device and method for manufacturing the same
WO2014174995A1 (en) * 2013-04-26 2014-10-30 アオイ電子株式会社 Method for manufacturing semiconductor device, and semiconductor device
WO2017163927A1 (en) * 2016-03-24 2017-09-28 ソニー株式会社 Chip size package, production method, electronic apparatus, and endoscope
CN113893361A (en) * 2021-09-29 2022-01-07 宁波安芯美半导体有限公司 UVC LED lamp and packaging method thereof
JP2022070387A (en) * 2020-10-27 2022-05-13 株式会社カネカ Hollow semiconductor package and manufacturing method for the same, and resin composition set for hollow semiconductor package

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152481A (en) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd Imaging semiconductor device and manufacturing method of imaging semiconductor device
JP2010171239A (en) * 2009-01-23 2010-08-05 Kyocera Kinseki Corp Electronic device and method for manufacturing the same
KR101973350B1 (en) * 2013-04-26 2019-04-26 아오이 전자 주식회사 Method for manufacturing semiconductor device, and semiconductor device
TWI607513B (en) * 2013-04-26 2017-12-01 青井電子股份有限公司 Semiconductor device manufacturing method and semiconductor device
CN105144358A (en) * 2013-04-26 2015-12-09 青井电子株式会社 Method for manufacturing semiconductor device, and semiconductor device
KR20160003669A (en) * 2013-04-26 2016-01-11 아오이 전자 주식회사 Method for manufacturing semiconductor device, and semiconductor device
US20160086895A1 (en) * 2013-04-26 2016-03-24 Aoi Electronics Co., Ltd. Method for Manufacturing Semiconductor Device and Semiconductor Device
US9570407B2 (en) 2013-04-26 2017-02-14 Aoi Electronics Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
WO2014174995A1 (en) * 2013-04-26 2014-10-30 アオイ電子株式会社 Method for manufacturing semiconductor device, and semiconductor device
JP2014216557A (en) * 2013-04-26 2014-11-17 アオイ電子株式会社 Semiconductor device and method of manufacturing the same
KR20180135999A (en) * 2013-04-26 2018-12-21 아오이 전자 주식회사 Method for manufacturing semiconductor device, and semiconductor device
KR101943697B1 (en) * 2013-04-26 2019-01-29 아오이 전자 주식회사 Method for manufacturing semiconductor device, and semiconductor device
WO2017163927A1 (en) * 2016-03-24 2017-09-28 ソニー株式会社 Chip size package, production method, electronic apparatus, and endoscope
US10872998B2 (en) 2016-03-24 2020-12-22 Sony Corporation Chip size package, method of manufacturing the same, electronic device, and endoscope
JP2022070387A (en) * 2020-10-27 2022-05-13 株式会社カネカ Hollow semiconductor package and manufacturing method for the same, and resin composition set for hollow semiconductor package
CN113893361A (en) * 2021-09-29 2022-01-07 宁波安芯美半导体有限公司 UVC LED lamp and packaging method thereof

Similar Documents

Publication Publication Date Title
CN101241921B (en) Optical device and method for manufacturing optical device, and camera module and endoscope module
CN102655157B (en) The manufacture method of semiconductor device
US7547955B2 (en) Semiconductor imaging device and method for manufacturing the same
JP3507251B2 (en) Optical sensor IC package and method of assembling the same
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
CN107342747B (en) Surface acoustic wave device wafer-level thin packaging structure and manufacturing method thereof
KR20130058721A (en) Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component
JP6067262B2 (en) Semiconductor device, manufacturing method thereof, and camera
JP2010166021A (en) Semiconductor device and manufacturing method thereof
JP5342838B2 (en) Camera module and manufacturing method thereof
CN101764140A (en) Flip-chip image sensing module and manufacturing method thereof
JP3542297B2 (en) Semiconductor device package and method of manufacturing the same
JP2007035779A (en) Leadless hollow package and manufacturing method thereof
CN209086962U (en) For shielding the recognizer component and electronic equipment of lower optical finger print
JPH08107167A (en) Semiconductor device
JP2005217322A (en) Semiconductor element for solid-state imaging device and solid-state imaging device using the same
JP2007317719A (en) Imaging apparatus and manufacturing method thereof
JP2011238667A (en) Manufacturing method of solid-state imaging device and solid-state imaging device
JP4089629B2 (en) Optical sensor module
TW201409672A (en) Semiconductor device
CN1610082A (en) Enhanced heat dissipation package structure and forming method thereof
KR101324223B1 (en) Method for manufacturing lead frame
CN107818999B (en) Semiconductor device manufacturing method and semiconductor device
TWI903737B (en) Photoelectric packaging structure, manufacturing method thereof, and camera module
US20080303111A1 (en) Sensor package and method for fabricating the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007