[go: up one dir, main page]

JP2007035689A - Manufacturing method of electronic component built-in substrate - Google Patents

Manufacturing method of electronic component built-in substrate Download PDF

Info

Publication number
JP2007035689A
JP2007035689A JP2005212495A JP2005212495A JP2007035689A JP 2007035689 A JP2007035689 A JP 2007035689A JP 2005212495 A JP2005212495 A JP 2005212495A JP 2005212495 A JP2005212495 A JP 2005212495A JP 2007035689 A JP2007035689 A JP 2007035689A
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
substrate
manufacturing
component built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005212495A
Other languages
Japanese (ja)
Inventor
Eiji Kawamoto
英司 川本
Kazuhiko Honjo
和彦 本城
Toshihiko Mori
敏彦 森
Yasuhiro Sugaya
康博 菅谷
Masaaki Katsumata
雅昭 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005212495A priority Critical patent/JP2007035689A/en
Publication of JP2007035689A publication Critical patent/JP2007035689A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/0198
    • H10W90/724

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】効率よく複数個の電子部品内蔵基板を一括して作製することが可能となる電子部品内蔵基板の製造方法を提供する。
【解決手段】少なくとも未硬化状態の熱硬化性樹脂を含む第1の絶縁層と、前記第1の絶縁層の上面に積層される少なくとも未硬化状態の熱硬化性樹脂を含む第2の絶縁層と、前記第2の絶縁層の上面に積層される第1の金属箔と、前記基板の前記電子部品が実装されていない面側に積層される少なくとも未硬化状態の熱硬化性樹脂を含む第3の絶縁層と、前記第3の絶縁層の上面に積層される第2の金属箔とを一括して加熱加圧する電子部品内蔵基板の製造方法である。
【選択図】図1
A method for manufacturing an electronic component built-in substrate capable of efficiently producing a plurality of electronic component built-in substrates at once is provided.
A first insulating layer including at least an uncured thermosetting resin and a second insulating layer including at least an uncured thermosetting resin laminated on an upper surface of the first insulating layer. And a first metal foil laminated on the upper surface of the second insulating layer, and a first metal foil laminated at least on the surface of the substrate on which the electronic component is not mounted. 3 and the second metal foil laminated on the upper surface of the third insulating layer are collectively heated and pressed to produce an electronic component built-in substrate.
[Selection] Figure 1

Description

本発明は、電子部品が埋設された電子部品内蔵基板の製造方法に関するものである。   The present invention relates to a method for manufacturing an electronic component built-in substrate in which electronic components are embedded.

従来、この種の電子部品内蔵基板は、図7、図8に示されるような構成を有していた。   Conventionally, this type of electronic component built-in substrate has a configuration as shown in FIGS.

図7、図8に従来の電子部品内蔵基板の製造方法を示す。   7 and 8 show a conventional method for manufacturing an electronic component built-in substrate.

まず図7(a)に示すように電気絶縁基板1上にチップコンデンサ2、抵抗体チップ3或いは電力用トランジスタチップ4等の電子部品素子を半田6で取付け配置した両面スルーホール印刷配線板7を準備する。次いで該両面スルーホール印刷配線板7の両面に熱硬化性樹脂含浸積層材料10を重ね、更に該積層材料10の最表面に金属箔9を重ね、図7(b)に示す如き構成体を得る。   First, as shown in FIG. 7 (a), a double-sided through-hole printed wiring board 7 in which electronic component elements such as a chip capacitor 2, a resistor chip 3 or a power transistor chip 4 are attached and disposed on an electrically insulating substrate 1 with solder 6 is provided. prepare. Next, a thermosetting resin-impregnated laminated material 10 is laminated on both sides of the double-sided through-hole printed wiring board 7, and a metal foil 9 is further laminated on the outermost surface of the laminated material 10, thereby obtaining a structure as shown in FIG. .

その後該構成体を当て板で挟みプレスに挿入して加熱加圧し、該積層材料10の硬化した電気絶縁層11に電子部品素子を埋設し、同時に金属箔9を接着し、図7(c)に示す如く内層に電子部品素子を埋設した両面金属箔張積層板を得る。   After that, the structure is sandwiched by a backing plate, inserted into a press, heated and pressurized, an electronic component element is embedded in the cured electric insulating layer 11 of the laminated material 10, and a metal foil 9 is bonded at the same time, as shown in FIG. Thus, a double-sided metal foil-clad laminate with electronic component elements embedded in the inner layer is obtained.

次に該両面金属箔張積層板から写真印刷或いはスクリーン印刷法によって所定パターンの金属箔回路12を形成した後、内蔵の電子部品素子の端子電極回路5と前記金属箔回路12の導通を目的とする貫通孔13を設け、該貫通孔13に電気導通体、即ち図7(d)のスルーホールめっき層14を形成することにより内層に電子部品素子を有する印刷配線板を得る。   Next, after the metal foil circuit 12 having a predetermined pattern is formed from the double-sided metal foil-clad laminate by photographic printing or screen printing, the purpose is to conduct the terminal electrode circuit 5 of the built-in electronic component element and the metal foil circuit 12. The printed wiring board which has an electronic component element in an inner layer is obtained by providing the through-hole 13 which forms an electrical conductor, ie, the through-hole plating layer 14 of FIG.7 (d).

また、別の従来の電子部品内蔵基板の製造方法を図8に示す。図8(a)、(b)において、ガラスエポキシ基板702、703、704、705、706を積層してなる多層配線基板701に対して、ガラスエポキシ基板704および705の一方の主表面上にフォトエッチング法によって、導電パターン716、717、718、719、720を形成する。   FIG. 8 shows another conventional method for manufacturing an electronic component built-in substrate. 8 (a) and 8 (b), a multilayer wiring substrate 701 formed by laminating glass epoxy substrates 702, 703, 704, 705, and 706 is subjected to photo on one main surface of glass epoxy substrates 704 and 705. Conductive patterns 716, 717, 718, 719, and 720 are formed by an etching method.

次に、ガラスエポキシ基板703には、それぞれの厚み方向に貫通する貫通孔733が設けられ、また、ガラスエポキシ基板704には、それぞれの厚み方向に貫通する貫通孔734、735が設けられている。   Next, the glass epoxy substrate 703 is provided with through holes 733 penetrating in the respective thickness directions, and the glass epoxy substrate 704 is provided with through holes 734 and 735 penetrating in the respective thickness directions. .

次にチップコンデンサ724、725を導電パターン716、717および導電パターン718、719間にチップ抵抗器726を導電パターン719、720間にそれぞれはんだで固定する。次にガラスエポキシ基板702〜706を、接着層(図示せず)を介して重ね合わせた後、加熱加圧することによって積層構造物709を形成する。   Next, chip capacitors 724 and 725 are fixed between the conductive patterns 716 and 717 and the conductive patterns 718 and 719, and a chip resistor 726 is fixed between the conductive patterns 719 and 720 with solder. Next, after the glass epoxy substrates 702 to 706 are overlapped via an adhesive layer (not shown), a laminated structure 709 is formed by heating and pressing.

次にこの積層構造物709の一方の主表面から他方に貫通するスルーホール736、737、738を形成し、このスルーホール736〜738の内面全域に銅などの材料で無電解めっきなどの方法によりめっき層739、740、741を形成し、導電パターン713から715を得る。   Next, through holes 736, 737, 738 penetrating from one main surface of the laminated structure 709 to the other are formed, and the entire inner surface of the through holes 736-738 is formed by a method such as electroless plating with a material such as copper. Plating layers 739, 740, and 741 are formed, and conductive patterns 713 to 715 are obtained.

次に、積層構造物709の一方の主表面上に、回路パターン742、743、744が導電パターン713、714、715とそれぞれ電気的に接続されるようにフォトエッチング法によって形成され、電子部品内蔵基板701が得られる。   Next, on one main surface of the laminated structure 709, circuit patterns 742, 743, and 744 are formed by a photo-etching method so as to be electrically connected to the conductive patterns 713, 714, and 715, respectively. A substrate 701 is obtained.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1、特許文献2が知られている。
特開昭54−104564号公報 特開平2−74099号公報
As prior art document information related to the invention of this application, for example, Patent Document 1 and Patent Document 2 are known.
JP 54-104564 A Japanese Patent Laid-Open No. 2-74099

しかしながら、上記のような電子部品内蔵基板の製造方法においては、図7に示すような、電子部品を内蔵した両面銅張積層板の表裏面を、所望の形状にパターニングした後に表裏面を貫通する貫通孔を設けた構造では、スルーホール接続を行うための貫通孔内部のめっき層を形成する際に、予めめっき用給電線が必要となるため、本来完成したモジュールには必要ない給電線用の配線パターンを余分に形成するスペースを確保しなければならないという問題点を有していた。   However, in the manufacturing method of the electronic component built-in substrate as described above, the front and back surfaces of the double-sided copper-clad laminate including the electronic components as shown in FIG. In the structure provided with the through hole, when forming the plating layer inside the through hole for connecting the through hole, a power supply line for plating is required in advance. There has been a problem that a space for forming an extra wiring pattern has to be secured.

また、図8に示すような電子部品内蔵基板においては、電子部品内蔵後、表裏面を貫通する貫通孔を形成し、その後めっきによりスルーホール接続を行った後、表裏面をパターニングする方法を用いているため、積層構造物を形成した直後に存在する表裏面の金属箔をめっき用の給電線として活用することができ、めっき終了後所望のパターンに表裏面の金属箔を加工することが可能であるため、完成したモジュール内に不必要な配線パターンを形成することがないという利点はあるが、そもそも電子部品を内蔵する工程で用いている内蔵層となる絶縁層は硬化後のガラスエポキシ基板を使用しているものであって、後に各ガラスエポキシ基板を積層する際に、各々のガラスエポキシ基板間に接着層を使用して積層を行うのであるが、この接着層は、あくまでガラスエポキシ基板間の接着のために必要な材料であって、電子部品を内蔵するために形成したガラスエポキシ基板の空間内に接着層の樹脂成分を充填させると言うものではない。従って、電子部品内蔵基板の完成後においても、内蔵した電子部品周辺にはガラスエポキシ基板との境界に空間が存在した状態のままとなる。   Further, in the electronic component built-in substrate as shown in FIG. 8, a method is used in which a through-hole penetrating the front and rear surfaces is formed after the electronic component is embedded, and then through-hole connection is performed by plating and then the front and rear surfaces are patterned. Therefore, the metal foil on the front and back surfaces that exist immediately after forming the laminated structure can be used as the power supply line for plating, and the metal foil on the front and back surfaces can be processed into a desired pattern after plating. Therefore, there is an advantage that an unnecessary wiring pattern is not formed in the completed module, but the insulating layer which is the built-in layer used in the process of incorporating the electronic component is a glass epoxy substrate after curing. When the glass epoxy substrates are later laminated, an adhesive layer is used to laminate the glass epoxy substrates. Layer, only a material necessary for adhesion between the glass epoxy substrate, does not say to fill the resin component of the adhesive layer in the space of the glass epoxy substrate formed to internal electronic components. Therefore, even after the completion of the electronic component built-in substrate, the space around the built-in electronic component remains at the boundary with the glass epoxy substrate.

そのため、内蔵している電子部品は、はんだを用いて実装しているので、本電子部品内蔵基板上に別の電子部品を実装して所望のモジュールを形成する場合、別の電子部品をはんだ実装するために必要な加熱条件において、内蔵している電子部品に使用されているはんだも再溶融し、電子部品周囲に存在する空間に容易に流出するのでショート不良を生じるという問題点を有していた。   Therefore, since the built-in electronic components are mounted using solder, when another electronic component is mounted on the electronic component built-in board to form a desired module, the other electronic component is mounted by soldering. In the heating conditions necessary for this, the solder used in the built-in electronic components also remelts and easily flows out into the space around the electronic components, causing a short circuit defect. It was.

また、この種の電子部品内蔵基板に於いては、内蔵部品をはんだ実装するものであるが、はんだ実装される配線層には銅箔等からなる金属箔パターンのみとなっているため、はんだ実装した場合、所望の電極以外にも金属箔を伝わってはんだが濡れ広がり、実装不良を引き起こしかねないという問題点も有していた。   Moreover, in this type of electronic component built-in board, the built-in component is solder-mounted, but the wiring layer to be solder-mounted has only a metal foil pattern made of copper foil, etc. In this case, there is a problem in that the solder may be transmitted through the metal foil in addition to the desired electrode and the solder may spread and cause mounting defects.

本発明は上記従来の問題を解決し、接続信頼性及び量産性に優れた電子部品内蔵基板の製造方法を提供することを目的としている。   An object of the present invention is to solve the above-mentioned conventional problems and to provide a method of manufacturing an electronic component built-in substrate excellent in connection reliability and mass productivity.

上記課題を解決するために本発明は、基板と、前記基板上に実装される少なくとも1つ以上の電子部品と、前記基板の上面に積層されるとともに前記電子部品の外形寸法より大きな空間が形成された少なくとも未硬化状態の熱硬化性樹脂を含む第1の絶縁層と、前記第1の絶縁層の上面に積層される少なくとも未硬化状態の熱硬化性樹脂を含む第2の絶縁層と、前記第2の絶縁層の上面に積層される第1の金属箔と、前記基板の前記電子部品が実装されていない面側に積層される少なくとも未硬化状態の熱硬化性樹脂を含む第3の絶縁層と、前記第3の絶縁層の上面に積層される第2の金属箔とを一括して加熱加圧することにより電子部品内蔵積層板を形成する工程と、前記積層板の所望の位置に貫通孔を形成する工程と、前記貫通孔を介して前記基板と前記第1の金属箔と前記第2の金属箔とを電気的に導通させる工程と、前記第1の金属箔及び前記第2の金属箔を所望の形状に加工して配線パターンを形成する工程と、前記配線パターンを形成した前記第1の金属箔及び第2の金属箔上に所望の形状のソルダレジストを形成する工程を具備した電子部品内蔵基板の製造方法としたものであり、配線パターン形成済みの多層基板を工程への投入基板としているため、内蔵する電子部品を実装する前に多層配線基板部分の良否検査を行うことが可能となり、不良基板部分にまで電子部品を実装するような、無駄な電子部品の使用を回避する事ができるとともに、電子部品の実装後においてもその状態を検査する事が可能となるという作用を有する。また、電子部品内蔵積層板を形成した時に存在する表裏面の金属箔をめっき用の給電線として活用することができ、めっき終了後所望のパターンに表裏面の金属箔を加工することが可能であるため、完成したモジュール内に不必要な配線パターンを形成することがないという作用も有する。   In order to solve the above problems, the present invention provides a substrate, at least one or more electronic components mounted on the substrate, and a space that is stacked on the upper surface of the substrate and that is larger than the outer dimensions of the electronic components. A first insulating layer containing at least an uncured thermosetting resin, and a second insulating layer containing at least an uncured thermosetting resin laminated on the upper surface of the first insulating layer; A first metal foil laminated on an upper surface of the second insulating layer; and a third metal foil including at least an uncured thermosetting resin laminated on a surface side of the substrate on which the electronic component is not mounted. Forming a laminated board with built-in electronic components by collectively heating and pressing an insulating layer and a second metal foil laminated on the upper surface of the third insulating layer; and at a desired position of the laminated board A step of forming a through hole, and through the through hole A step of electrically connecting the substrate, the first metal foil and the second metal foil, and processing the first metal foil and the second metal foil into a desired shape to form a wiring pattern And a method of manufacturing an electronic component built-in substrate comprising a forming step and a step of forming a solder resist having a desired shape on the first metal foil and the second metal foil on which the wiring pattern is formed. Since the multilayer substrate with the wiring pattern formed is used as the input substrate for the process, it is possible to inspect the multilayer wiring substrate part before mounting the built-in electronic component, and mount the electronic component even on the defective substrate part Thus, it is possible to avoid useless use of electronic components and to inspect the state even after the electronic components are mounted. In addition, the metal foil on the front and back surfaces that exist when the electronic component built-in laminate is formed can be used as a power supply line for plating, and the metal foil on the front and back surfaces can be processed into a desired pattern after plating. Therefore, there is an effect that an unnecessary wiring pattern is not formed in the completed module.

以上のように本発明によれば、配線パターン形成済みの多層基板を工程への投入基板としているため、内蔵する電子部品を実装する前に多層配線基板部分の良否検査を行うことが可能となり、不良基板部分にまで電子部品を実装するような、無駄な電子部品の使用を回避する事ができるとともに、電子部品の実装後においてもその状態を検査する事が可能となる。また、電子部品内蔵積層板を形成した時に存在する表裏面の金属箔をめっき用の給電線として活用することができ、めっき終了後所望のパターンに表裏面の金属箔を加工することが可能であるため、完成したモジュール内に不必要な配線パターンを形成することがない上、電子部品内蔵基板の表層部分の配線パターンの配線収容性を飛躍的に向上させることが可能となる。また、多層配線基板の電子部品を実装する面側に電子部品を実装する前にあらかじめソルダレジストを形成しておくことで、内蔵する電子部品の接続にはんだを用いる事が可能となる。更に、電子部品を内蔵するための空間内に完全に熱硬化性樹脂を充填することが可能であるとともに、複数個の電子部品内蔵基板を一括して製造する場合における効率の良い取り数を得ることが可能となる。   As described above, according to the present invention, since the multilayer substrate on which the wiring pattern has been formed is used as the input substrate for the process, it is possible to inspect the multilayer wiring substrate portion before mounting the built-in electronic component, It is possible to avoid useless use of electronic components such as mounting the electronic components up to the defective substrate portion, and to inspect the state even after the electronic components are mounted. In addition, the metal foil on the front and back surfaces that exist when the electronic component built-in laminate is formed can be used as a power supply line for plating, and the metal foil on the front and back surfaces can be processed into a desired pattern after plating. Therefore, an unnecessary wiring pattern is not formed in the completed module, and the wiring capacity of the wiring pattern on the surface layer portion of the electronic component built-in substrate can be dramatically improved. Further, by forming a solder resist in advance before mounting the electronic component on the surface side of the multilayer wiring board on which the electronic component is mounted, it becomes possible to use solder to connect the built-in electronic component. Furthermore, it is possible to completely fill the thermosetting resin in the space for incorporating the electronic components, and obtain an efficient number in the case of manufacturing a plurality of substrates with built-in electronic components collectively. It becomes possible.

(実施の形態1)
以下、本発明の実施の形態1について、本発明の特に請求項1、4〜9に記載の発明について図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, the first embodiment of the present invention will be described with reference to the drawings.

図1は、本発明の実施の形態1による電子部品内蔵基板の製造工程断面図である。   FIG. 1 is a cross-sectional view of a manufacturing process of an electronic component built-in substrate according to Embodiment 1 of the present invention.

図1(a)において、配線基板101は、表面の電極102と、内層配線パターン104と、インナービア103と、裏面に配線パターンである電極105とを形成した多層配線基板である。   In FIG. 1A, a wiring board 101 is a multilayer wiring board in which an electrode 102 on the front surface, an inner layer wiring pattern 104, an inner via 103, and an electrode 105 as a wiring pattern are formed on the back surface.

電極102、105や配線パターン104は、電気導電性を有する物質から成り、例えば、Cu(銅)箔や導電性樹脂組成物から成る。本発明においてはCu箔を用いている。   The electrodes 102 and 105 and the wiring pattern 104 are made of a material having electrical conductivity, for example, a Cu (copper) foil or a conductive resin composition. In the present invention, Cu foil is used.

また、インナービア103は、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物などの熱硬化性の導電性物質から成る。金属粒子としては、Au(金)、Ag(銀)またはCuなどを用いることができる。Au、AgまたはCuは導電性が高いために好ましく、特にCuは導電性が高くマイグレーションも少なく、また、低コストであるため好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。   The inner via 103 is made of a thermosetting conductive material such as a conductive resin composition in which metal particles and a thermosetting resin are mixed. As the metal particles, Au (gold), Ag (silver), Cu, or the like can be used. Au, Ag, or Cu is preferable because of its high conductivity, and Cu is particularly preferable because of its high conductivity, low migration, and low cost. As the thermosetting resin, for example, an epoxy resin, a phenol resin, or a cyanate resin can be used. Epoxy resins are particularly preferred because of their high heat resistance.

次に、図1(b)に示すように、配線基板101上の所定の位置に、はんだ109を用いて電子部品108a、108bを実装する。電子部品108a、108bは、例えば、トランジスタ、IC、LSIなどの半導体素子である能動部品、および抵抗、コンデンサ、インダクタ、振動子及びフィルタなどの面実装型部品である受動部品から成る。   Next, as shown in FIG. 1B, electronic components 108 a and 108 b are mounted using solder 109 at predetermined positions on the wiring board 101. The electronic components 108a and 108b include, for example, active components that are semiconductor elements such as transistors, ICs, and LSIs, and passive components that are surface-mounted components such as resistors, capacitors, inductors, vibrators, and filters.

はんだ109にはPb−Sn(鉛−錫)系の共晶はんだやPbフリーはんだ(例えばSn−Ag−Cu(錫−銀−銅)系、Ag−Sn(銀−錫)系またはSn−Zn(錫−亜鉛)系を用いることができるが、何れの場合も融点が230℃以下であるため、非耐熱性部品であっても使用することが可能である。   The solder 109 may be a Pb—Sn (lead-tin) -based eutectic solder, a Pb-free solder (eg, Sn—Ag—Cu (tin-silver-copper), Ag—Sn (silver-tin), Sn—Zn). A (tin-zinc) system can be used, but in any case, since the melting point is 230 ° C. or lower, even a non-heat-resistant component can be used.

この時、配線基板101上の電子部品108a、108bを実装する面側にはソルダレジスト106を形成しておくことが重要である。配線基板101の電子部品108a、108b実装面は電極102以外にも各電極間を結ぶ配線パターンが多数形成され、通常この配線パターンも電極102と同一材料で形成されており、本実施の形態においてもCu箔を用いて形成している。そのため、電子部品108a、108bをはんだ109を用いて実装する際に、はんだ109は何の工夫もない中では、電極102のみに留まるものではなく、容易に配線パターンにまで濡れ広がり電子部品108a、108bの接続不良を引き起こすことになる。   At this time, it is important to form the solder resist 106 on the surface side on which the electronic components 108a and 108b on the wiring substrate 101 are mounted. In addition to the electrode 102, the mounting surfaces of the electronic components 108a and 108b of the wiring board 101 are formed with a large number of wiring patterns that connect the electrodes. Usually, this wiring pattern is also formed of the same material as the electrode 102. Is also formed using Cu foil. Therefore, when the electronic components 108a and 108b are mounted using the solder 109, the solder 109 is not limited to the electrode 102 without any ingenuity, but easily spreads to the wiring pattern and spreads out to the wiring pattern. This causes a connection failure 108b.

この対策として、配線基板101上の電子部品108a、108bを実装する面側に、電極102に対応するパターンを開口させたソルダレジスト106を形成することで、はんだ109の配線パターンへの流出を防止する事が可能となる。   As a countermeasure, the solder resist 106 having an opening corresponding to the electrode 102 is formed on the surface of the wiring board 101 where the electronic components 108a and 108b are mounted, thereby preventing the solder 109 from flowing out to the wiring pattern. It becomes possible to do.

また、配線パターン形成済みの配線基板101を工程への投入基板としているため、内蔵する電子部品108a、108bを実装する前に配線基板101部分の良否検査を行うことが可能となり、不良基板部分にまで電子部品108a、108bを実装するような、無駄な電子部品の使用を回避することができるとともに、電子部品108a、108bの実装後においてもその状態を検査することが可能となる。   In addition, since the wiring board 101 on which the wiring pattern has been formed is used as the input board for the process, it is possible to inspect the quality of the wiring board 101 before mounting the built-in electronic components 108a and 108b. It is possible to avoid useless use of electronic components such as mounting the electronic components 108a and 108b, and to inspect the state even after the electronic components 108a and 108b are mounted.

なお、電子部品108a、108bを実装後、フラックス洗浄を行っておくことは電子部品内蔵基板の信頼性を満足する上で最も重要な項目の1つである。   Note that flux cleaning after mounting the electronic components 108a and 108b is one of the most important items in satisfying the reliability of the electronic component built-in substrate.

次に、図1(c)に示すように、電子部品108a、108bを実装済みの配線基板101の電子部品108a、108bを実装している面に、第1の絶縁層120、第2の絶縁層122、第1の金属箔123を所望の位置に重ね合わせ、配線基板101の電子部品108a、108bを実装していない面に第3の絶縁層131、第2の金属箔132を重ね合わせた後、プレス機(図示せず)により加熱・加圧を行う。   Next, as shown in FIG. 1C, the first insulating layer 120 and the second insulation are formed on the surface of the wiring board 101 on which the electronic components 108a and 108b have been mounted. The layer 122 and the first metal foil 123 are overlaid at a desired position, and the third insulating layer 131 and the second metal foil 132 are overlaid on the surface of the wiring board 101 where the electronic components 108a and 108b are not mounted. Thereafter, heating and pressurization are performed by a press machine (not shown).

第1の絶縁層120、第2の絶縁層122及び第3の絶縁層131は、織布或いは不織布に未硬化状態の熱硬化性樹脂を含浸させたプリプレグで構成されている。プリプレグとしては、ガラスクロスに熱硬化性のエポキシ樹脂を含浸させたガラスエポキシプリプレグ、ガラスクロスに熱硬化性のビスマレイドトリアミド樹脂を含浸させたBTレジンプリプレグ、アラミド不織布に熱硬化性のエポキシ樹脂を含浸させたアラミドプリプレグ等を使用することが可能であるが、織布或いは不織布に熱硬化性樹脂を含浸させた構造であれば、様々な材料を使用することが可能である。また、織布或いは不織布に熱硬化性樹脂を含浸させた構造以外にも、二酸化珪素やアルミナ等の無機フィラーと熱硬化性樹脂との混合物を用いる事も可能である。   The 1st insulating layer 120, the 2nd insulating layer 122, and the 3rd insulating layer 131 are comprised with the prepreg which impregnated the thermosetting resin of the uncured state to the woven fabric or the nonwoven fabric. As the prepreg, a glass epoxy prepreg in which a glass cloth is impregnated with a thermosetting epoxy resin, a BT resin prepreg in which a glass cloth is impregnated with a thermosetting bismaleidotriamide resin, and a thermosetting epoxy resin in an aramid nonwoven fabric It is possible to use an aramid prepreg impregnated with, but various materials can be used as long as the structure is obtained by impregnating a thermosetting resin into a woven fabric or a non-woven fabric. In addition to a structure in which a woven fabric or a non-woven fabric is impregnated with a thermosetting resin, it is also possible to use a mixture of an inorganic filler such as silicon dioxide or alumina and a thermosetting resin.

なお、第1の絶縁層120と第2の絶縁層122及び第3の絶縁層131は、基板のそりや変形を防止するために、同一組成の材料であることが望ましい。   Note that the first insulating layer 120, the second insulating layer 122, and the third insulating layer 131 are preferably made of materials having the same composition in order to prevent warpage or deformation of the substrate.

また、第1の絶縁層120には、電子部品108a、108bと接触しないように空間121が形成されている。この空間121は、図1(c)のような複数個の電子部品108a、108bを実装している場合でも、実装エリアをすべて囲むように1つの空間としている。こうすることで、空間121の加工を単純化することができるため、製造工程の簡略化が可能となる。   A space 121 is formed in the first insulating layer 120 so as not to contact the electronic components 108a and 108b. Even when a plurality of electronic components 108a and 108b as shown in FIG. 1C are mounted, this space 121 is a single space that surrounds the entire mounting area. By doing so, the processing of the space 121 can be simplified, so that the manufacturing process can be simplified.

また、第2の絶縁層122が電子部品108a、108bに接触することによって電子部品108a、108bに圧力がかからないように、第1の絶縁層120は、電子部品108a、108bの高さより厚く形成する必要がある。   In addition, the first insulating layer 120 is formed to be thicker than the electronic components 108a and 108b so that the electronic components 108a and 108b are not pressurized when the second insulating layer 122 contacts the electronic components 108a and 108b. There is a need.

一方、第1の絶縁層120を厚くするために特別に厚い材料を作ることは、特注品であるが故の高コスト化を避けることが難しく、また量産性には不向きである。従って、第1の絶縁層120には、通常配線基板を作製する際に使用している一般的な厚み(例えば100μm)のプリプレグを複数枚使用することで、所望の厚みを確保している。   On the other hand, it is difficult to avoid an increase in cost because it is a custom-made product to make the first insulating layer 120 thick, and it is not suitable for mass production. Therefore, a desired thickness is ensured for the first insulating layer 120 by using a plurality of prepregs having a general thickness (for example, 100 μm) that are normally used when manufacturing a wiring board.

また、プリプレグは、織布或いは不織布と未硬化状態の熱硬化性樹脂の混合シートや、無機フィラーと熱硬化性樹脂との混合物であるが、このプリプレグは加熱・加圧することにより、プリプレグから軟化した熱硬化性樹脂が流れ出し、加熱・加圧終了後には初期の厚みより必ず薄くなる。このため、この厚みの減少分を予め考慮して設計すれば、積層後でも第2の絶縁層122が電子部品108a、108bに接触することを未然に防止することが可能である。   The prepreg is a mixed sheet of a woven or non-woven fabric and an uncured thermosetting resin, or a mixture of an inorganic filler and a thermosetting resin. This prepreg is softened from the prepreg by heating and pressurizing. The thermosetting resin that has flowed out flows out and is always thinner than the initial thickness after heating and pressurization. For this reason, if the thickness reduction is designed in advance, it is possible to prevent the second insulating layer 122 from coming into contact with the electronic components 108a and 108b even after lamination.

そして更には、プリプレグを複数枚使用することにより、加熱・加圧時にプリプレグから流出する熱硬化性樹脂の量を十分に確保することができるため、複数の電子部品108a、108bが存在する場合にできる空間121内の隙間を、図1(d)に示すように、熱硬化性樹脂124で充填させることが可能となる。   Furthermore, by using a plurality of prepregs, it is possible to sufficiently secure the amount of thermosetting resin that flows out of the prepreg during heating and pressurization, so when there are a plurality of electronic components 108a and 108b. The gap in the space 121 that can be formed can be filled with the thermosetting resin 124 as shown in FIG.

次に、電子部品内蔵積層板の所望の位置に貫通孔151を形成した後、貫通孔151内にめっき層152を形成する(図1(d))。このめっき層152は、第1の金属箔123、第2の金属箔132及び配線基板101の内層配線パターン104を電気的に導通させる目的で形成している。   Next, after a through hole 151 is formed at a desired position of the electronic component built-in laminate, a plating layer 152 is formed in the through hole 151 (FIG. 1D). The plating layer 152 is formed for the purpose of electrically connecting the first metal foil 123, the second metal foil 132, and the inner wiring pattern 104 of the wiring substrate 101.

貫通孔151内に形成するめっき層152は、接続信頼性を確保するために通常20〜30μm程度の膜厚が必要である。めっきによりこの膜厚を得るためには、電気めっき法を使用する必要があるため、必然的に貫通孔151近傍にまで給電線が必要となる。本実施の形態1においては、電子部品内蔵積層板140の表裏面には全面に第1の金属箔123及び第2の金属箔132が存在するため、両者を給電線として利用することで容易に貫通孔151内に電気めっき法によるめっき膜を形成することが可能である。   The plating layer 152 formed in the through-hole 151 usually requires a film thickness of about 20 to 30 μm in order to ensure connection reliability. In order to obtain this film thickness by plating, it is necessary to use an electroplating method. Therefore, a power supply line is inevitably required up to the vicinity of the through hole 151. In the first embodiment, since the first metal foil 123 and the second metal foil 132 are present on the entire front and back surfaces of the electronic component built-in laminated plate 140, it is easy to use both as power supply lines. It is possible to form a plating film by electroplating in the through hole 151.

めっき膜としては、Cu、Ag、Ni、Sn、Au等の電気めっき法により形成することが可能なあらゆる金属を用いることが可能である。特に、Cuは後のエッチングによるパターンの加工性、及びコスト面において最も好ましい。   As the plating film, any metal that can be formed by an electroplating method such as Cu, Ag, Ni, Sn, or Au can be used. In particular, Cu is most preferable in terms of pattern processability and cost by later etching.

次に、図1(e)に示すように、貫通孔151内にめっき膜152を形成し、第1の金属箔123及び第2の金属箔132を所望の形状にパターニングした後、電極161、162に対応した開口パターンを有するソルダレジスト163、164を形成し、電子部品内蔵基板100を得る。   Next, as shown in FIG. 1E, a plating film 152 is formed in the through-hole 151, and after patterning the first metal foil 123 and the second metal foil 132 into a desired shape, the electrode 161, Solder resists 163 and 164 having an opening pattern corresponding to 162 are formed to obtain the electronic component built-in substrate 100.

この時、電子部品内蔵積層板100を形成した時に存在する表裏面の金属箔123、132をめっき層152用の給電線として活用し、めっき終了後所望のパターンに表裏面の金属箔123、132を加工することが可能であるため、完成した電子部品内蔵基板100内に不必要な配線パターンを形成することがない。   At this time, the metal foils 123 and 132 on the front and back surfaces that exist when the electronic component built-in laminate 100 is formed are used as power supply lines for the plating layer 152, and after the plating is finished, the metal foils 123 and 132 on the front and back surfaces are formed in a desired pattern. Therefore, an unnecessary wiring pattern is not formed in the completed electronic component built-in substrate 100.

なお、積層完了後、図2(a)、(b)に示すように、表層に電子部品208a、208b及び金属キャップ210を実装して電子部品内蔵基板100を用いた電子部品内蔵モジュール200とすることができる。   2A and 2B, the electronic components 208a and 208b and the metal cap 210 are mounted on the surface layer to form an electronic component built-in module 200 using the electronic component built-in substrate 100, as shown in FIGS. be able to.

ここで本発明では、電子部品108a、108bを実装するためのはんだ109と、後に表層パターン上に被内蔵電子部品208a、208bを実装するためのはんだ209および電子部品内蔵基板100をマザー基板(図示せず)へ実装するためのはんだは同一材料であっても、異なる材料を用いても構わない。しかしながら、近年の環境問題への配慮を考えるとPbフリーはんだを用いる方が好ましい。   Here, in the present invention, the solder 109 for mounting the electronic components 108a and 108b, the solder 209 for mounting the embedded electronic components 208a and 208b on the surface pattern later, and the electronic component built-in substrate 100 are mother boards (see FIG. Solder for mounting to (not shown) may be the same material or different materials. However, in consideration of recent environmental problems, it is preferable to use Pb-free solder.

以上に示すように、本実施の形態1によれば、配線パターン形成済みの多層基板を工程への投入基板としているため、内蔵する電子部品を実装する前に多層配線基板部分の良否検査を行うことが可能となり、不良基板部分にまで電子部品を実装するような、無駄な電子部品の使用を回避する事ができるとともに、電子部品の実装後においてもその状態を検査することが可能となる。また、電子部品内蔵積層板を形成した時に存在する表裏面の金属箔をめっき用の給電線として活用することができ、めっき終了後所望のパターンに表裏面の金属箔を加工することが可能であるため、完成したモジュール内に不必要な配線パターンを形成することがない。また、多層配線基板の電子部品を実装する面側に電子部品を実装する前にあらかじめソルダレジストを形成しておくことで、内蔵する電子部品の接続にはんだを用いることが可能となる。   As described above, according to the first embodiment, since the multilayer substrate on which the wiring pattern has been formed is used as the input substrate for the process, the multilayer wiring substrate portion is inspected before and after the built-in electronic components are mounted. This makes it possible to avoid useless use of electronic components such as mounting electronic components even on defective board portions, and to inspect the state even after the electronic components are mounted. In addition, the metal foil on the front and back surfaces that exist when the electronic component built-in laminate is formed can be used as a power supply line for plating, and the metal foil on the front and back surfaces can be processed into a desired pattern after plating. Therefore, an unnecessary wiring pattern is not formed in the completed module. Further, by forming a solder resist in advance before mounting the electronic component on the surface side of the multilayer wiring board on which the electronic component is mounted, it becomes possible to use solder to connect the built-in electronic component.

(実施の形態2)
以下、本発明の実施の形態2について、本発明の特に請求項2、4〜9に記載の発明について図面を参照しながら説明する。
(Embodiment 2)
Hereinafter, the second embodiment of the present invention will be described with reference to the drawings.

図3は、本発明の実施の形態2による電子部品内蔵基板の製造工程断面を示している。なお、実施の形態1と同一の構造については、同一番号を付与して説明を省略する。   FIG. 3 shows a cross section of the manufacturing process of the electronic component built-in substrate according to the second embodiment of the present invention. In addition, about the same structure as Embodiment 1, the same number is provided and description is abbreviate | omitted.

図3(a)〜(c)に示すように、実施の形態1と同様に、電子部品108a、108bを実装した配線基板101上に、空間121を形成した第1の絶縁層120と第2の絶縁層122と金属箔123及び第3の絶縁層131と第2の金属箔132を所望の位置に重ね合わせ、加熱・加圧して一体化させる。   As shown in FIGS. 3A to 3C, as in the first embodiment, the first insulating layer 120 and the second insulating layer 120 in which the space 121 is formed on the wiring substrate 101 on which the electronic components 108a and 108b are mounted. The insulating layer 122 and the metal foil 123, and the third insulating layer 131 and the second metal foil 132 are overlapped at desired positions, and are integrated by heating and pressing.

この時、図3(c)に示すように、第3の絶縁層131には、予め所望の位置に貫通孔134を形成しておき、この貫通孔134内に導電性樹脂材料133を充填している。導電性樹脂材料133としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物などの熱硬化性の導電性物質から成る。金属粒子としては、Au、AgまたはCuなどを用いることができる。Au、AgまたはCuは導電性が高いために好ましく、特にCuは導電性が高くマイグレーションも少なく、また、低コストであるため好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。   At this time, as shown in FIG. 3C, a through hole 134 is formed in a desired position in the third insulating layer 131 in advance, and the conductive resin material 133 is filled in the through hole 134. ing. The conductive resin material 133 is made of, for example, a thermosetting conductive material such as a conductive resin composition in which metal particles and a thermosetting resin are mixed. As the metal particles, Au, Ag, Cu, or the like can be used. Au, Ag, or Cu is preferable because of its high conductivity, and Cu is particularly preferable because of its high conductivity, low migration, and low cost. As the thermosetting resin, for example, an epoxy resin, a phenol resin, or a cyanate resin can be used. Epoxy resins are particularly preferred because of their high heat resistance.

その後、図3(d)(e)に示すように、実施の形態1と同様にして電子部品内蔵基板180を形成する。   Thereafter, as shown in FIGS. 3D and 3E, the electronic component built-in substrate 180 is formed in the same manner as in the first embodiment.

以上に示すように、本実施の形態2によれば、第3の絶縁層にインナービアを形成することで、電子部品内蔵基板の表層部分の配線パターンの配線収容性を飛躍的に向上させる事が可能となる。更にこのインナービアの形成は、電子部品内蔵積層板を形成する際の1回のプレスで同時に形成することが可能であるという優れた効果を有する。   As described above, according to the second embodiment, by forming the inner via in the third insulating layer, it is possible to dramatically improve the wiring capacity of the wiring pattern of the surface layer portion of the electronic component built-in substrate. Is possible. Further, the formation of the inner via has an excellent effect that it can be simultaneously formed by one press when forming the electronic component built-in laminate.

(実施の形態3)
以下、本発明の実施の形態3について、本発明の特に請求項3〜9に記載の発明について図面を参照しながら説明する。
(Embodiment 3)
In the following, Embodiment 3 of the present invention will be described with reference to the drawings.

図4、図5は、本発明の実施の形態3による電子部品内蔵基板の製造工程断面を示している。なお、実施の形態1と同一の構造については、同一番号を付与して説明を省略する。   4 and 5 show cross sections of manufacturing steps of the electronic component built-in substrate according to the third embodiment of the present invention. In addition, about the same structure as Embodiment 1, the same number is provided and description is abbreviate | omitted.

図4(a)〜(d)に示すように、実施の形態1と同様に、電子部品108a、108bを実装した配線基板101上に、空間121を形成した第1の絶縁層120と第2の絶縁層122と金属箔123及び第3の絶縁層131と第2の金属箔132を所望の位置に重ね合わせ、加熱・加圧して一体化させる。   As shown in FIGS. 4A to 4D, as in the first embodiment, the first insulating layer 120 and the second insulating layer 120 in which the space 121 is formed on the wiring substrate 101 on which the electronic components 108a and 108b are mounted. The insulating layer 122 and the metal foil 123, and the third insulating layer 131 and the second metal foil 132 are overlapped at desired positions, and are integrated by heating and pressing.

次に、第2の金属箔132及び第3の絶縁層131の所望の位置に、配線基板101の電極105に到達するまでブラインドビア181の加工を施す。このブラインドビア181の加工は、ルーター加工、レーザ加工、ドリル加工等で行うことができる。特にレーザ加工は加工速度の面で好ましい。   Next, the blind via 181 is processed at desired positions of the second metal foil 132 and the third insulating layer 131 until the electrode 105 of the wiring board 101 is reached. The blind via 181 can be processed by router processing, laser processing, drill processing, or the like. Laser processing is particularly preferable in terms of processing speed.

次に、図5(a)、(b)に示すように、実施の形態1と同様に第1の金属箔123と第2の金属箔132を貫通する貫通孔151を形成した後、貫通孔151内にめっき膜152を形成する。この時、ブラインドビア181部分にもめっき膜152を形成し、第2の金属箔132と電極105を電気的に接続させる。   Next, as shown in FIGS. 5A and 5B, after forming a through hole 151 that penetrates the first metal foil 123 and the second metal foil 132 as in the first embodiment, the through hole is formed. A plating film 152 is formed in 151. At this time, the plating film 152 is also formed on the blind via 181 portion, and the second metal foil 132 and the electrode 105 are electrically connected.

その後、第1の金属箔123及び第2の金属箔132を所望の形状の配線パターンに形成した後、ソルダレジスト163、164を形成して電子部品内蔵基板190とする。   Thereafter, the first metal foil 123 and the second metal foil 132 are formed in a wiring pattern having a desired shape, and then solder resists 163 and 164 are formed to form the electronic component built-in substrate 190.

以上に示すように、本実施の形態3によれば、第3の絶縁層にブラインドビアを形成することで、電子部品内蔵基板の表層部分の配線パターンの配線収容性を飛躍的に向上させる事が可能となる。更にこのブラインドビア内の電気的導通は、貫通孔内のめっき層形成時に一括して行うことができるという優れた効果を有する。   As described above, according to the third embodiment, by forming the blind via in the third insulating layer, the wiring capacity of the wiring pattern of the surface layer portion of the electronic component built-in substrate can be dramatically improved. Is possible. Furthermore, the electrical continuity in the blind via has an excellent effect that it can be performed collectively when the plated layer in the through hole is formed.

(実施の形態4)
以下、本発明の実施の形態4について、本発明の特に請求項10〜18に記載の発明について図面を参照しながら説明する。
(Embodiment 4)
Hereinafter, the fourth embodiment of the present invention will be described with reference to the drawings.

図6は、本発明の実施の形態4による電子部品内蔵基板の製造工程断面を示している。なお、実施の形態1、2、3と同一の構造については、同一番号を付与して説明を省略する。   FIG. 6 shows a cross section of the manufacturing process of the electronic component built-in substrate according to the fourth embodiment of the present invention. In addition, about the same structure as Embodiment 1, 2, 3, the same number is provided and description is abbreviate | omitted.

図6(a)に示すように、複数個のパターンをマトリックス状に配置した集合基板201を多層配線基板として用い、第1の絶縁層120に形成されている空間121の平面の一方の辺の長さをb1、他方の辺の長さをb2と仮定する。 As shown in FIG. 6A, a collective substrate 201 in which a plurality of patterns are arranged in a matrix is used as a multilayer wiring board, and one side of the plane of the space 121 formed in the first insulating layer 120 is formed. Assume that the length is b 1 and the length of the other side is b 2 .

図6(b)は、図6(a)のA−A断面図を示しており、図に示すように、第1の絶縁層120を集合基板201の所望の位置に配置する。   FIG. 6B shows a cross-sectional view taken along the line AA in FIG. 6A, and the first insulating layer 120 is arranged at a desired position on the collective substrate 201 as shown in the figure.

次に、図6(c)に示すように、第1の絶縁層120の上に第2の絶縁層122及び第1の金属箔123を配置する。この時、加熱加圧前の第1の絶縁層120の厚さをh1、加熱加圧前の第2の絶縁層122の厚さをh2とし、集合基板201上に実装し、空間121内に配置する電子部品108(a)〜(i)の総体積をvとする。 Next, as illustrated in FIG. 6C, the second insulating layer 122 and the first metal foil 123 are disposed on the first insulating layer 120. At this time, the thickness of the first insulating layer 120 before heating and pressing is set to h 1 , and the thickness of the second insulating layer 122 before heating and pressing is set to h 2. Let v be the total volume of the electronic components 108 (a) to (i) disposed inside.

次に図6(d)に示すように、加熱加圧後の第1の絶縁層120の厚さをh1’、加熱加圧後の第2の絶縁層122の厚さをh2’、とする時、第1の絶縁層120と第2の絶縁層122はそれぞれh1からh1’、h2からh2’へ圧縮されており、この圧縮の際に第1の絶縁層120及び第2の絶縁層122から空間121内へ熱硬化性樹脂が染み出してくるのである。従って、空間121内に熱硬化性樹脂124を完全に充填するために必要な熱硬化性樹脂124の体積は、空間121内には電子部品108(a)〜(i)が存在するので、空間121の体積から電子部品108(a)〜(i)の体積を引いた残りの体積が必要となるので、その分を第1の絶縁層120及び第2の絶縁層122から供給することになる。即ち、図6(a)に示すように、空間121を囲む一方の辺の長さをa1、他方の辺の長さをa2とする時、
(b121’−v)=a12(h1+h2−h1’−h2’)
なる関係式を満足する範囲にa1、a2が設定されている時、空間121内に第1の絶縁層120及び第2の絶縁層122から染み出してくる熱硬化性樹脂124で、電子部品108(a)〜(i)を含む空間121を完全に充填することが可能となる。
Next, as shown in FIG. 6D, the thickness of the first insulating layer 120 after heating and pressing is h 1 ′, the thickness of the second insulating layer 122 after heating and pressing is h 2 ′, In this case, the first insulating layer 120 and the second insulating layer 122 are compressed from h 1 to h 1 ′ and h 2 to h 2 ′, respectively. The thermosetting resin oozes out from the second insulating layer 122 into the space 121. Accordingly, the volume of the thermosetting resin 124 necessary for completely filling the thermosetting resin 124 in the space 121 is such that the electronic components 108 (a) to (i) exist in the space 121. Since the remaining volume obtained by subtracting the volume of the electronic components 108 (a) to (i) from the volume of 121 is required, the amount is supplied from the first insulating layer 120 and the second insulating layer 122. . That is, as shown in FIG. 6A, when the length of one side surrounding the space 121 is a 1 and the length of the other side is a 2 ,
(B 1 b 2 h 1 '-v) = a 1 a 2 (h 1 + h 2 -h 1 ' -h 2 ')
When a1 and a2 are set in a range satisfying the following relational expression, the thermosetting resin 124 oozes out from the first insulating layer 120 and the second insulating layer 122 into the space 121, and the electronic component 108 It becomes possible to completely fill the space 121 including (a) to (i).

しかしながら、一旦第1の絶縁樹脂120及び第2の絶縁樹脂122から1つの空間121内に染み出した熱硬化性樹脂124は、別の空間121に染み出すことはできないため、a1、a2で設定される範囲は、その隣接する空間121に対応する範囲同士が重なり合ってはならない。仮に重なり合って設定した場合には、上記関係式を満足しなくなり、空間121へ充填される熱硬化性樹脂124の体積が不足することになる。従って、a1、a2で設定される範囲は、次の関係式を満足しなければならない。   However, since the thermosetting resin 124 that has once oozed into one space 121 from the first insulating resin 120 and the second insulating resin 122 cannot ooze into another space 121, it is set at a1 and a2. The ranges corresponding to the adjacent spaces 121 should not overlap each other. If they are set so as to overlap each other, the above relational expression is not satisfied, and the volume of the thermosetting resin 124 filled in the space 121 becomes insufficient. Therefore, the range set by a1 and a2 must satisfy the following relational expression.

12 ≧ (b121’−v)/(h1+h2−h1’−h2’)
なお、当然のことであるが、隣接するa1、a2で設定される範囲同士が重なり合わないように、空間121の配置を決定する事も重要である。
a 1 a 2 ≧ (b 1 b 2 h 1 ′ −v) / (h 1 + h 2 −h 1 ′ −h 2 ′)
As a matter of course, it is also important to determine the arrangement of the space 121 so that the ranges set by the adjacent a1 and a2 do not overlap each other.

以上に示すように、本実施の形態4によれば、電子部品を内蔵するための空間内に完全に熱硬化性樹脂を充填することが可能であるとともに、複数個の電子部品内蔵基板を一括して製造する場合における効率の良い取り数を得ることが可能となる。   As described above, according to the fourth embodiment, the thermosetting resin can be completely filled in the space for incorporating the electronic components, and a plurality of substrates with built-in electronic components can be integrated. Thus, it is possible to obtain an efficient number in the case of manufacturing.

本発明は、できるだけ少ない工程で電子部品内蔵基板を作製することが可能となり、また効率よく複数個の電子部品内蔵基板を一括して作製することが可能となるため、低コスト化が可能な、電子部品が埋設された電子部品内蔵基板の製造方法に有用である。   The present invention makes it possible to produce a substrate with built-in electronic components with as few steps as possible, and also to efficiently produce a plurality of substrates with built-in electronic components at a time, so that the cost can be reduced. This is useful for a method of manufacturing an electronic component-embedded substrate in which electronic components are embedded.

本発明の実施の形態1における電子部品内蔵基板の製造工程断面図Manufacturing process sectional drawing of the electronic component built-in substrate in Embodiment 1 of this invention 本発明の実施の形態1における電子部品内蔵モジュールの断面図Sectional drawing of the electronic component built-in module in Embodiment 1 of this invention 本発明の実施の形態2における電子部品内蔵基板の製造工程断面図Manufacturing process sectional drawing of the electronic component built-in substrate in Embodiment 2 of this invention 本発明の実施の形態3における電子部品内蔵基板の製造工程断面図Manufacturing process sectional drawing of the electronic component built-in substrate in Embodiment 3 of this invention 本発明の実施の形態3における電子部品内蔵基板の製造工程断面図Manufacturing process sectional drawing of the electronic component built-in substrate in Embodiment 3 of this invention 本発明の実施の形態4における電子部品内蔵モジュールの断面図Sectional drawing of the electronic component built-in module in Embodiment 4 of this invention 従来の電子部品内蔵基板の製造工程断面図Cross-sectional view of the manufacturing process of a conventional substrate with built-in electronic components 従来の電子部品内蔵基板の製造工程断面図Cross-sectional view of the manufacturing process of a conventional substrate with built-in electronic components

符号の説明Explanation of symbols

100 電子部品内蔵基板
101 配線基板
102 電極
103 インナービア
104 内層配線パターン
105 電極
106 ソルダレジスト
108a 電子部品
108b 電子部品
109 はんだ
120 第1の絶縁層
121 空間
122 第2の絶縁層
123 第1の金属箔
124 熱硬化性樹脂
131 第3の絶縁層
132 第2の金属箔
140 電子部品内蔵積層板
151 貫通孔
152 めっき層
161、162 電極
163、164 ソルダレジスト
DESCRIPTION OF SYMBOLS 100 Electronic component built-in substrate 101 Wiring board 102 Electrode 103 Inner via 104 Inner layer wiring pattern 105 Electrode 106 Solder resist 108a Electronic component 108b Electronic component 109 Solder 120 First insulating layer 121 Space 122 Second insulating layer 123 First metal foil 124 Thermosetting resin 131 Third insulating layer 132 Second metal foil 140 Laminate board with built-in electronic component 151 Through hole 152 Plating layer 161, 162 Electrode 163, 164 Solder resist

Claims (18)

基板と、前記基板上に実装される少なくとも1つ以上の電子部品と、前記基板の上面に積層されるとともに前記電子部品の外形寸法より大きな空間が形成された少なくとも未硬化状態の熱硬化性樹脂を含む第1の絶縁層と、前記第1の絶縁層の上面に積層される少なくとも未硬化状態の熱硬化性樹脂を含む第2の絶縁層と、前記第2の絶縁層の上面に積層される第1の金属箔と、前記基板の前記電子部品が実装されていない面側に積層される少なくとも未硬化状態の熱硬化性樹脂を含む第3の絶縁層と、前記第3の絶縁層の上面に積層される第2の金属箔とを一括して加熱加圧することにより電子部品内蔵積層板を形成する工程と、前記積層板の所望の位置に貫通孔を形成する工程と、前記貫通孔を介して前記基板と前記第1の金属箔と前記第2の金属箔とを電気的に導通させる工程と、前記第1の金属箔及び前記第2の金属箔を所望の形状に加工して配線パターンを形成する工程と、前記配線パターンを形成した前記第1の金属箔及び第2の金属箔上に所望の形状のソルダレジストを形成する工程とを具備した電子部品内蔵基板の製造方法。 A substrate, at least one or more electronic components mounted on the substrate, and a thermosetting resin in an at least uncured state which is laminated on the upper surface of the substrate and has a space larger than the outer dimensions of the electronic components A first insulating layer containing, a second insulating layer containing at least an uncured thermosetting resin laminated on the upper surface of the first insulating layer, and an upper surface of the second insulating layer. A first metal foil, a third insulating layer including at least an uncured thermosetting resin laminated on a surface of the substrate on which the electronic component is not mounted, and a third insulating layer. Forming a laminated board with built-in electronic components by collectively heating and pressing a second metal foil laminated on the upper surface; forming a through hole at a desired position of the laminated board; and Through the substrate, the first metal foil and the A step of electrically connecting two metal foils, a step of processing the first metal foil and the second metal foil into a desired shape to form a wiring pattern, and the step of forming the wiring pattern The manufacturing method of the electronic component built-in board | substrate provided with the process of forming the solder resist of a desired shape on the 1st metal foil and the 2nd metal foil. 第3の絶縁層はあらかじめ所望の位置に貫通孔が形成されているとともに、この貫通孔内に未硬化状態の導電性樹脂材料を充填した状態である請求項1に記載の電子部品内蔵基板の製造方法。 2. The electronic component-embedded substrate according to claim 1, wherein the third insulating layer has a through-hole formed in a desired position in advance and is filled with an uncured conductive resin material. Production method. 電子部品内蔵積層板の所望の位置に貫通孔を形成する前に、第2の金属箔および第3の絶縁層の所定の位置に孔加工を施す工程を行う請求項1に記載の電子部品内蔵基板の製造方法。 2. The electronic component built-in according to claim 1, wherein a step of forming a hole in a predetermined position of the second metal foil and the third insulating layer is performed before the through-hole is formed at a desired position of the laminated plate with built-in electronic component. A method for manufacturing a substrate. 第1の絶縁層は織布、不織布、無機フィラーの内少なくとも1つ以上の材料を含む請求項1〜3のいずれか一つに記載の電子部品内蔵基板の製造方法。 The manufacturing method of the electronic component built-in substrate according to any one of claims 1 to 3, wherein the first insulating layer includes at least one of a woven fabric, a nonwoven fabric, and an inorganic filler. 第1の絶縁層は複数枚のシート状絶縁層から成る請求項1〜3のいずれか一つに記載の電子部品内蔵基板の製造方法。 The method for manufacturing a substrate with built-in electronic components according to claim 1, wherein the first insulating layer includes a plurality of sheet-like insulating layers. 第2の絶縁層は織布、不織布、無機フィラーの内少なくとも1つ以上の材料を含む請求項1〜3のいずれか一つに記載の電子部品内蔵基板の製造方法。 The method for manufacturing an electronic component built-in substrate according to claim 1, wherein the second insulating layer includes at least one material selected from a woven fabric, a nonwoven fabric, and an inorganic filler. 第3の絶縁層は織布、不織布、無機フィラーの内少なくとも1つ以上の材料を含む請求項1〜3のいずれか一つに記載の電子部品内蔵基板の製造方法。 The method for manufacturing an electronic component built-in substrate according to any one of claims 1 to 3, wherein the third insulating layer includes at least one of a woven fabric, a nonwoven fabric, and an inorganic filler. 基板の電子部品を実装する面側に前記電子部品を実装する前にあらかじめソルダレジストを形成している請求項1〜3のいずれか一つに記載の電子部品内蔵基板の製造方法。 The manufacturing method of the electronic component built-in substrate according to any one of claims 1 to 3, wherein a solder resist is formed in advance before mounting the electronic component on a surface side of the substrate on which the electronic component is mounted. 加熱加圧することにより第1の絶縁層及び第2の絶縁層から熱硬化性樹脂を押し出し電子部品を前記熱硬化性樹脂で完全に覆うとともに、前記第1の絶縁層の空間をすべて前記熱硬化性樹脂で充填させる請求項1〜3のいずれか一つに記載の電子部品内蔵基板の製造方法。 By applying heat and pressure, a thermosetting resin is extruded from the first insulating layer and the second insulating layer, and the electronic component is completely covered with the thermosetting resin, and all the spaces of the first insulating layer are also cured. The manufacturing method of the electronic component built-in substrate as described in any one of Claims 1-3 filled with a functional resin. 複数個の区画が同一基板上にマトリックス状に形成された多層配線基板と、前記基板上の各区画に実装される少なくとも1つ以上の電子部品と、前記基板の上面に積層されるとともに前記電子部品の外形寸法より大きな空間が形成された少なくとも未硬化状態の熱硬化性樹脂を含む第1の絶縁層と、前記第1の絶縁層の上面に積層される少なくとも未硬化状態の熱硬化性樹脂を含む第2の絶縁層と、前記第2の絶縁層の上面に形成される第1の配線層とを加熱加圧することにより、前記第1の絶縁層及び前記第2の絶縁層から熱硬化性樹脂を染み出させて前記空間に熱硬化性樹脂を充填して複数個の電子部品内蔵基板を一括して形成する電子部品内蔵基板の製造方法において、前記第1の絶縁層に形成される空間の平面の一方の辺の長さをb1、他方の辺の長さをb2とし、加熱加圧前の前記第1の絶縁層の厚さをh1、加熱加圧前の前記第2の絶縁層の厚さをh2、加熱加圧後の前記第1の絶縁層の厚さをh1’、加熱加圧後の前記第2の絶縁層の厚さをh2’とし、前記空間内に内蔵される前記電子部品の総体積をvとした時、前記空間を囲む一方の辺の長さをa1、他方の辺の長さをa2とする範囲が隣接する前記空間を囲む前記範囲と重なり合わないことを満足するとともに、
12 ≧ (b121’−v)/(h1+h2−h1’−h2’)
に示す関係式を満足するように前記空間が配置された電子部品内蔵基板の製造方法。
A multilayer wiring board in which a plurality of sections are formed in a matrix on the same board, at least one or more electronic components mounted on each section on the board, and the electronic circuit layered on the upper surface of the board A first insulating layer including at least an uncured thermosetting resin in which a space larger than an external dimension of the component is formed; and at least an uncured thermosetting resin laminated on the upper surface of the first insulating layer. The first insulating layer and the second insulating layer are thermally cured by heating and pressurizing the second insulating layer containing the first insulating layer and the first wiring layer formed on the upper surface of the second insulating layer. In the method for manufacturing an electronic component built-in substrate, in which a plurality of electronic component built-in substrates are collectively formed by leaching a conductive resin and filling the space with a thermosetting resin, the space is formed on the first insulating layer. The length of one side of the plane of space is b 1 , the length of the other side is b 2 , the thickness of the first insulating layer before heating and pressing is h 1 , the thickness of the second insulating layer before heating and pressing is h 2 , heating The thickness of the first insulating layer after pressing is h 1 ′, the thickness of the second insulating layer after heating and pressing is h 2 ′, and the total number of the electronic components incorporated in the space When the volume is v, a range in which the length of one side surrounding the space is a 1 and the length of the other side is a 2 does not overlap with the range surrounding the adjacent space. With
a 1 a 2 ≧ (b 1 b 2 h 1 ′ −v) / (h 1 + h 2 −h 1 ′ −h 2 ′)
The manufacturing method of the electronic component built-in board | substrate with which the said space | interval is arrange | positioned so that the relational expression shown to may be satisfied.
電子部品内蔵基板の一括製造方法において、基板の第1の電子部品を実装していない面側に、第3の絶縁層及び第2の配線層を配置して同時に加熱加圧工程を行う請求項10に記載の電子部品内蔵基板の製造方法。 A method for collectively manufacturing an electronic component-embedded substrate, wherein a third insulating layer and a second wiring layer are disposed on a surface side of the substrate on which the first electronic component is not mounted, and the heating and pressing step is simultaneously performed. 10. A method for producing an electronic component built-in substrate according to 10. 第3の絶縁層はあらかじめ所望の位置に貫通孔が形成されているとともに、この貫通孔内に未硬化状態の導電性樹脂材料を充填した状態である請求項10または11に記載の電子部品内蔵基板の製造方法。 The electronic component built-in according to claim 10 or 11, wherein the third insulating layer has a through-hole formed in a desired position in advance and is filled with an uncured conductive resin material. A method for manufacturing a substrate. 部品内蔵積層板の所望の位置に貫通孔を形成する前に、第2の配線層および第3の絶縁層の所定の位置に孔加工を施す工程を行う請求項10または11に記載の電子部品内蔵基板の製造方法。 12. The electronic component according to claim 10, wherein a step of drilling a hole at a predetermined position of the second wiring layer and the third insulating layer is performed before forming the through hole at a desired position of the component built-in laminate. A method for manufacturing a built-in substrate. 第1の絶縁層は織布、不織布、無機フィラーの内少なくとも1つ以上の材料を含む請求項10〜13のいずれか一つに記載の電子部品内蔵基板の製造方法。 The method for manufacturing an electronic component built-in substrate according to claim 10, wherein the first insulating layer includes at least one material selected from a woven fabric, a nonwoven fabric, and an inorganic filler. 第1の絶縁層は複数枚のシート状絶縁層から成る請求項10〜13のいずれか一つに記載の電子部品内蔵基板の製造方法。 The method for manufacturing an electronic component built-in substrate according to any one of claims 10 to 13, wherein the first insulating layer includes a plurality of sheet-like insulating layers. 第2の絶縁層は織布、不織布、無機フィラーの内少なくとも1つ以上の材料を含む請求項10〜13のいずれか一つに記載の電子部品内蔵基板の製造方法。 The method for manufacturing an electronic component built-in substrate according to claim 10, wherein the second insulating layer includes at least one material selected from a woven fabric, a nonwoven fabric, and an inorganic filler. 第3の絶縁層は織布、不織布、無機フィラーの内少なくとも1つ以上の材料を含む請求項10〜13のいずれか一つに記載の電子部品内蔵基板の製造方法。 The method for manufacturing an electronic component built-in substrate according to any one of claims 10 to 13, wherein the third insulating layer includes at least one material selected from a woven fabric, a nonwoven fabric, and an inorganic filler. 基板の電子部品を実装する面側に、前記電子部品を実装する前にあらかじめソルダレジストを形成している請求項10〜13のいずれか一つに記載の電子部品内蔵基板の製造方法。 The manufacturing method of the electronic component built-in substrate according to any one of claims 10 to 13, wherein a solder resist is formed in advance on the surface side of the substrate on which the electronic component is mounted before the electronic component is mounted.
JP2005212495A 2005-07-22 2005-07-22 Manufacturing method of electronic component built-in substrate Pending JP2007035689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005212495A JP2007035689A (en) 2005-07-22 2005-07-22 Manufacturing method of electronic component built-in substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005212495A JP2007035689A (en) 2005-07-22 2005-07-22 Manufacturing method of electronic component built-in substrate

Publications (1)

Publication Number Publication Date
JP2007035689A true JP2007035689A (en) 2007-02-08

Family

ID=37794622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005212495A Pending JP2007035689A (en) 2005-07-22 2005-07-22 Manufacturing method of electronic component built-in substrate

Country Status (1)

Country Link
JP (1) JP2007035689A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1958777A2 (en) 2007-02-16 2008-08-20 Brother Kogyo Kabushiki Kaisha Method of manufacturing piezoelectric actuator and method of manufacturing liquid transporting apparatus
JP2008244172A (en) * 2007-03-27 2008-10-09 Matsushita Electric Works Ltd Divided substrate and manufacturing method thereof, and infrared detector
WO2009057654A1 (en) * 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. Part built-in wiring board, and manufacturing method for the part built-in wiring board
JP2009141246A (en) * 2007-12-10 2009-06-25 Panasonic Corp Manufacturing method of printed circuit board with built-in components
JP2009302437A (en) * 2008-06-17 2009-12-24 Nec Toppan Circuit Solutions Inc Component built-in printed wiring board and method of manufacturing the same
JP2010098021A (en) * 2008-10-15 2010-04-30 Panasonic Corp Component built-in circuit substrate and method of producing the same
JP2010118589A (en) * 2008-11-14 2010-05-27 Shinko Electric Ind Co Ltd Method of manufacturing wiring board with electronic component incorporated therein
WO2010095210A1 (en) * 2009-02-17 2010-08-26 株式会社村田製作所 Method for manufacturing module with built-in component
JP2011151341A (en) * 2010-01-19 2011-08-04 Samsung Electro-Mechanics Co Ltd Printed circuit board strip, and method of manufacturing electronic component embedded printed circuit board
JP2011238668A (en) * 2010-05-06 2011-11-24 Dainippon Printing Co Ltd Method of manufacturing resin package, method of manufacturing resin module having built-in component, arrangement sheet for resin package, and arrangement sheet for resin module having built-in component
JP2016139648A (en) * 2015-01-26 2016-08-04 株式会社東芝 Semiconductor device and manufacturing method thereof
CN113727519A (en) * 2021-08-09 2021-11-30 维沃移动通信有限公司 Circuit board assembly and electronic device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1958777A2 (en) 2007-02-16 2008-08-20 Brother Kogyo Kabushiki Kaisha Method of manufacturing piezoelectric actuator and method of manufacturing liquid transporting apparatus
JP2008244172A (en) * 2007-03-27 2008-10-09 Matsushita Electric Works Ltd Divided substrate and manufacturing method thereof, and infrared detector
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
WO2009057654A1 (en) * 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. Part built-in wiring board, and manufacturing method for the part built-in wiring board
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2009141246A (en) * 2007-12-10 2009-06-25 Panasonic Corp Manufacturing method of printed circuit board with built-in components
JP2009302437A (en) * 2008-06-17 2009-12-24 Nec Toppan Circuit Solutions Inc Component built-in printed wiring board and method of manufacturing the same
JP2010098021A (en) * 2008-10-15 2010-04-30 Panasonic Corp Component built-in circuit substrate and method of producing the same
US8499998B2 (en) 2008-10-15 2013-08-06 Panasonic Corporation Component built-in circuit substrate and method of producing the same
JP2010118589A (en) * 2008-11-14 2010-05-27 Shinko Electric Ind Co Ltd Method of manufacturing wiring board with electronic component incorporated therein
WO2010095210A1 (en) * 2009-02-17 2010-08-26 株式会社村田製作所 Method for manufacturing module with built-in component
JP2011151341A (en) * 2010-01-19 2011-08-04 Samsung Electro-Mechanics Co Ltd Printed circuit board strip, and method of manufacturing electronic component embedded printed circuit board
JP2011238668A (en) * 2010-05-06 2011-11-24 Dainippon Printing Co Ltd Method of manufacturing resin package, method of manufacturing resin module having built-in component, arrangement sheet for resin package, and arrangement sheet for resin module having built-in component
JP2016139648A (en) * 2015-01-26 2016-08-04 株式会社東芝 Semiconductor device and manufacturing method thereof
CN113727519A (en) * 2021-08-09 2021-11-30 维沃移动通信有限公司 Circuit board assembly and electronic device

Similar Documents

Publication Publication Date Title
CN101115352B (en) Multilayered printed wiring board and method for manufacturing the same
KR101103301B1 (en) A build-up printed circuit board with odd-layer and Manufacturing method of the same
JP4201436B2 (en) Manufacturing method of multilayer wiring board
KR20090124916A (en) Manufacturing method of printed wiring board and conductive bonding agent
JP2001274556A (en) Printed wiring board
JP2007035689A (en) Manufacturing method of electronic component built-in substrate
JP5130661B2 (en) Component built-in wiring board, manufacturing method of component built-in wiring board.
TW202339570A (en) Multilayer substrate, multilayer substrate production method, and electronic device
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP2009147026A (en) Circuit board and manufacturing method thereof
US12520423B2 (en) Method for manufacturing circuit board
JP3879158B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3930222B2 (en) Manufacturing method of semiconductor device
JP2008181920A (en) Electronic component-embedded substrate, electronic device using the same, and manufacturing method thereof
JP2008181921A (en) Electronic component-embedded substrate, electronic device using the same, and manufacturing method thereof
JP2009246145A (en) Substrate with built-in electronic component and method of manufacturing the same, and semiconductor device using the same
JP4899409B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3725489B2 (en) Wiring board manufacturing method
JP4892924B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2007103776A (en) Manufacturing method of electronic component built-in substrate
JP2007266323A (en) Substrate incorporating electronic component, manufacturing method thereof, and manufacturing method of electronic component
JP2008198660A (en) Printed-circuit board and manufacturing method thereof
KR20130097005A (en) Method for manufacturing multi-layer buried pattern substrate and the multi-layer substrate manufactured by the same method
JP3765743B2 (en) Wiring board manufacturing method
JPH05299838A (en) Method for manufacturing multilayer printed wiring board