JP2007019414A - 半導体集積回路装置 - Google Patents

Abstract

【課題】半導体集積回路装置においてクロックスキューを最小にするとともに、クロック信号の電力消費を低減する。
【解決手段】全回路領域に単位領域として配列され、クロックの配線構造としてそれぞれ同一形状の複数の格子状配線構造１５０と、クロック入力１１０から各格子状配線構造１５０までの配線経路が実質的に等配線長で接続し、かつ各配線経路に共通するバッファ回路等１２０あるいは同一種類かつ同一段数のバッファ回路やクロックゲーティング回路１４０が同一順に挿入される第１の配線構造１３０と、各単位領域においてクロック同期回路を格子状配線構造に最短で接続する第２の配線構造とを有し、クロックゲーティング回路１４０に別途与えられるクロック制御信号によりクロックをゲート制御する。
【選択図】 図１

Description

本発明はクロックスキューの最小化、低消費電力化を実現する半導体集積回路装置に関する。

大規模化する半導体集積回路装置においては、クロック供給点からそのクロックに同期して動作するフリップフロップ等のクロック同期回路ゲートのクロック入力までの配線経路におけるクロック信号の伝播遅延時間差（クロックスキュー）が問題となり、クロックスキューが大きくなると半導体集積回路装置を高速で動作させることが不可能になる。そのため従来の半導体集積回路装置では、クロック同期回路ゲートへクロックを供給する配線構造として、Ｈ形状による等長枝状配線構造と、直角に交差する配線で形成されるメッシュ状配線に代表される格子状配線構造でクロック供給路を形成することでクロックスキューを低減している（例えば、特許文献１参照）。

一方で、半導体集積回路装置の内部で消費される電力のうちクロックで消費される電力が占める割合は他の信号配線で消費される電力よりも大きくなる。そのため、クロックの電力消費を低減することが半導体集積回路装置を低消費電力化する効果的な方法の一つである。従来の半導体集積回路装置では、それぞれの機能モジュールごとに格子状配線構造を備え、格子状配線構造へのクロックの供給路において、機能モジュールの活性化／非活性化に合わせてクロックを供給／停止する装置を備えている（例えば、特許文献２参照）。
特開平６−２４４２８２号公報（第４頁、第１図） 特開２００３−１０９３８２号公報（第１２頁、第１図、第２図）

特許文献１に参照されるクロックの配線構造は、クロックスキューを低減する手法としては優れているが、格子状配線構造のクロックの供給ではクロック配線の総配線長が非常に長く、かつ各格子状配線構造へのクロック供給は常に行われているため、クロックの電力消費が非常に大きくなるという問題がある。

特許文献２に参照されるクロックの配線構造は、機能モジュール内部のクロックスキューの低減とクロックでの消費電力の削減は可能であるが、半導体集積回路装置のクロック入力から各機能モジュールの格子状配線構造に到達するまでの配線長がそれぞれ異なるため、クロックスキューが大きくなる傾向にある。この半導体集積回路装置では各機能モジュールの大きさに合わせた格子状配線構造を備えるため、実質的に等配線長での配線構造は不可能である。このような配線構造ではクロックスキューの低減には限界があり、半導体集積回路装置を高速動作させる制約になるという問題がある。

このように、従来の半導体集積回路装置では、クロックスキューを低減しかつクロックでの消費電力を低減するという点で限界があり、クロックスキューの低減により半導体集積回路装置を高速に動作させ、かつ半導体集積回路装置の消費電力を低減することが困難であった。

本発明は、クロックスキューを最小にするとともに、クロック信号の電力消費を低減することができる半導体集積回路装置を提供することを目的とする。

本発明の半導体集積回路装置は、全回路領域に単位領域として配列され、クロックの配線構造としてそれぞれ同一形状の複数の格子状配線構造と、単一のクロック入力から各格子状配線構造までのそれぞれの配線経路が実質的に等配線長で接続され、各配線経路に共通する回路あるいは同一種類かつ同一段数の回路が同一順に挿入される第１の配線構造と、各単位領域においてフリップフロップ等のクロック同期回路を前記格子状配線構造に最短で接続する第２の配線構造とを有し、前記第１の配線構造に挿入される回路は、少なくとも１段のバッファ回路と、クロック制御信号によりクロックがゲート制御される少なくとも１段のクロックゲーティング回路とを含む。

上記構成によれば、半導体集積回路装置の全回路領域が等質な格子状配線構造を有する単位領域の配列で構成されるため、さまざまな大きさの機能モジュールや被制御領域が混在する半導体集積回路装置においても、それらの機能モジュールや被制御領域に関り無く実質的に等配線長となる第１の配線構造による接続が可能となることでクロックスキューを最小にするができるとともに、クロック制御信号によりクロックゲーティング回路を適切にゲート制御することによりクロック信号の電力消費を低減することができる。

本発明において、前記第１の配線構造をＨ形状による等長枝状配線構造にする。この構成によれば、Ｈ形状による等長枝状配線構造により、単一のクロック入力から格子状配線構造までのそれぞれの配線経路における等配線長配線が容易に実現できるとともに、等配線長を保ちながらそれぞれの配線経路に共通する回路あるいは同一種類かつ同一段数の回路を同一順に挿入することが容易に可能となる。

本発明において、前記クロック制御信号を前記単位領域ごと、複数の前記単位領域で構成される領域ごと、または複数の前記単位領域で構成される機能モジュールごとに与える。この構成によれば、クロックゲーティング回路をゲート制御するクロック制御信号を任意の組合せで与えることができるため、半導体集積回路装置の構成とその動作状態に応じてクロック信号の供給／停止を制御することで、最も効果的にクロック信号の電力消費を低減することができる。

本発明において、前記第１の配線構造に挿入される回路の最終段に位置する前記クロックゲーティング回路は、それぞれ１つの前記単位領域に対してクロックのゲート制御を行う。この構成によれば、少なくとも１段のクロックゲーティング回路が単位領域ごとに与えられるため、半導体集積回路装置の構成に応じて最大限にクロック信号の電力消費を低減するクロック制御信号の組合せを実施することができる。

本発明において、前記第１の配線構造に挿入される回路の最終段に位置する前記クロックゲーティング回路は、同時に複数の前記単位領域に対してクロックのゲート制御を行う。この構成によれば、同時に複数の前記単位領域に対してクロックのゲート制御を行うため、半導体集積回路装置の構成に応じてクロックゲーティング回路の数を減らし、全体で効率よくクロック信号の供給／停止を制御することで、より効果的にクロック信号の電力消費を低減することができる。

本発明において、前記格子状配線構造を全ての前記単位領域において物理的に同一形状にする。この構成によれば、格子状配線構造の負荷容量が均一になるため、第２の配線構造におけるクロックスキューを最小にすることができる。

本発明によれば、さまざまな大きさの機能モジュールや被制御領域が混在する半導体集積回路装置においても、実質的に等配線長となる第１の配線構造による接続が容易に実現されるため、クロックスキューを最小にするができる。また、クロックゲーティング回路をゲート制御して任意にクロック信号の供給／停止を制御することができるため、クロック信号の電力消費を低減することができる。

これにより、例えば高性能な半導体集積回路装置を要求される携帯電話などモバイル用途の製品の動作時間を従来よりも延ばすことができる。また、モバイル用途の製品以外についても低消費電力化により環境に優しい家電製品等の用途に応用することができる。

以下、本発明の最良の実施形態について図面を用いて説明する。本発明の半導体集積回路装置においては、まず全回路領域をクロックの配線構造が同一形状の格子状配線構造を有する単位領域の配列で構成した上で、クロックスキューを最小にしクロック信号の電力消費を低減するクロックの配線構造および回路手段を実現する。

（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体集積回路装置のクロックの配線構造を示す図である。図１において、１１０は半導体集積回路装置のクロック入力、１２０はクロックドライバとしてのバッファ回路であるバッファゲート、１３０は第１の配線構造、１４０はクロックゲーティング回路、１５０は単位領域における格子状配線構造である。

第１の配線構造１３０はクロック入力１１０と複数の格子状配線構造１５０を等配線長で接続する配線構造である。図１においては、クロック入力１１０から複数の格子状配線構造１５０に位置するクロックゲーティング回路１４０のクロック入力までを、配線経路の途中に挿入されるバッファゲート１２０を介して、Ｈ形状による等長枝状配線構造により実質的に等配線長で接続し、クロックゲーティング回路１４０の出力は格子状配線構造１５０に直接接続される。

図９は単位領域における格子状配線構造１５０の立体形状を説明する図である。図９（ａ）に示す単位領域はクロックの配線構造が全て同一形状の格子状配線構造１５０を有し、対称中央線上にクロックゲーティング回路１４０が位置し、水平方向の配線数９１１と垂直方向の配線数９１２がそれぞれ一定数であるように構成される。

図９（ｂ）は図９（ａ）の格子状配線構造１５０の円で囲まれた一部分９１０を立体的に示した図である。図９（ｂ）において、それぞれの配線層に配置された水平方向の配線９２０と垂直方向の配線９３０がスルーホール９４０を通じて接続され、格子状配線構造１５０を構成している。このとき、水平方向の配線９２０の配線幅９２１および配線間隔９２２は一定であり、同様に垂直方向の配線９３０の配線幅９３１および配線間隔９３２も一定である。

このように、垂直方向および水平方向に同数の配線を用い、同一の配線幅および配線間隔で格子状配線構造を形成することにより、格子状配線構造の容量が均一になり、クロックの駆動回路に対する負荷容量が均一になるため、クロックスキューを低減することができる。

図２はクロックゲーティング回路１４０と格子状配線１５０の接続部分を詳細に示した図である。図２において、２１０はフリップフロップ等のクロック同期回路ゲートであり、そのクロック入力と格子状配線構造１５０は第２の配線構造２２０により接続されている。

クロックゲーティング回路１４０はゲート制御機能を備えており、クロック制御信号２３０によりゲート制御され、格子状配線１５０へのクロックの供給および停止を行う。図３（ａ）はクロックゲーティング回路１４０の構成例を示す回路図である。また、図３（ｂ）はクロックゲーティング回路１４０の動作を説明する波形図である。

図３において、クロックゲーティング回路１４０はクロック入力３１０とクロック制御信号２３０の入力３２０とクロック出力３５０を備える。さらに、同期用のラッチ回路３４０とゲート制御用のＡＮＤゲート３３０を備え、クロック制御信号の入力３２０の状態に従ってクロック入力３１０からのクロック信号がゲート制御され、クロック出力３５０へのクロックが供給あるいは停止される。

なお、このようなゲーティング回路は周知の技術であり、本発明における回路構成を特定するものではない。

以上のように構成された本実施形態において、格子状配線構造１５０からクロック同期回路ゲート２１０までの配線長の違いによって発生するクロックスキューは、従来の格子状配線構造において発生するクロックスキューと同等である。

第１の配線構造１３０については、クロック入力１１０から複数の格子状配線構造１５０までの配線長が実質的に等しく、かつクロックが通過する論理ゲートはバッファゲート１２０およびクロックゲーティング回路１４０であり、クロックが通過する論理ゲートの種類と段数が同一であるため、クロック入力１１０から複数の格子状配線構造１５０へ伝播されるクロックの遅延時間は実質的に等しくなり、クロックスキューは実質的に最小化される。

さらに、複数の格子状配線構造１５０にそれぞれクロックゲーティング回路１４０を設けているため、クロック制御信号２３０を入力することにより格子状配線構造１５０へのクロックの供給および停止を制御することができ、クロックの電力消費を効果的に低減することができる。

なお、本実施形態では第１の配線構造１３０をＨ形状による等長枝状配線構造として説明したが、実質的に等長な配線でクロック入力１１０と複数の格子状配線構造１５０を接続することが可能であれば、他の形状の配線構造を用いても本発明の趣旨に適う半導体集積回路装置が実現される。

ところで、図１に示した構成では１段のバッファゲート１２０が全てのクロックゲーティング回路１４０に接続されているが、半導体集積回路装置の規模が大きくなり格子状配線構造１５０の数が増えるとクロックゲーティング回路１４０の数も増加するため、１段のバッファゲート１２０によるクロックドライバだけではクロックの伝播遅延時間が増大することが問題となる。

その対策として、第１の配線構造１３０に複数段のバッファゲート１２０を挿入した場合のクロックの配線構造の一例を図４に示す。図４においては、クロック入力１１０と複数のクロックゲーティング回路１４０のクロック入力との間には５段のバッファゲート１２０が挿入されている。

ここで、第１の配線構造１３０の配線経路が最初に分岐した後は、以降の配線経路に挿入されるバッファゲート１２０は物理的に対称な位置に挿入され、かつ対称に配置されることが好ましい。例えば、図４に示すように、第１の配線構造１３０の中で配線経路の分岐点に挿入すると、配置が物理的に対称となり、かつそれぞれのバッファゲート１２０を接続する配線長を実質的に等しくすることができる。

なお、第１の配線構造１３０に挿入される複数段のバッファゲート１２０の数は、半導体集積回路装置の規模、性能、設計プロセスなどの条件に応じて柔軟に決定する。

図５は、第１の配線構造１３０に挿入されるクロックドライバ用のバッファ回路としてインバータ回路を用いた例を示す図である。図５（ａ）に示す第１の配線構造においては、図４における配線経路の最初に位置するバッファゲート１２０を除き、他の全てのバッファゲート１２０がインバータ回路１６０で置き換えられ、図５（ｂ）に示す第１の配線構造においては、図４における全てのバッファゲート１２０がインバータ回路１６０で置き換えられた構成となっている。

図５に示した構成例以外に、必要に応じて図４における一部のバッファゲート１２０をインバータ回路１６０で置き換えた構成を採用してもよい。なお、インバータ回路を用いる場合は、クロック入力１１０からクロックゲーティング回路１５０までのインバータ回路の段数が必ず偶数になるように構成するなど、クロック入力１１０と同じ位相のクロック信号がクロックゲーティング回路１４０に伝播するようにインバータ回路とバッファゲートの組合せを選択する。

このようにインバータ回路を採用することにより、半導体集積回路装置の規模によらずクロック入力１１０から格子状配線構造１５０までのクロックの伝播遅延時間を短くすることができ、クロックスキューを最小限にすることができる。

以上の説明においては、全回路領域が単一の機能モジュールであるかのように説明したが、実際には半導体集積回路装置は一般に複数の機能モジュールで構成される。その場合にも、各機能モジュールの回路領域をクロックの配線構造が同一形状の格子状配線構造を有する単位領域の配列で構成することにより、上記第１の配線構造を適用して本実施形態の効果を得ることができる。

図６は複数の機能モジュールで構成された半導体集積回路装置における本実施形態の配線構造の適用例を示す図である。図６において、６１０および６２０はそれぞれ格子状配線構造１５０を有する単位領域１つで構成される機能モジュール、６３０は格子状配線構造１５０を有する単位領域６つで構成される機能モジュール、６４０は格子状配線構造１５０を有する単位領域８つで構成される機能モジュールである。

図６の半導体集積回路装置の構成を図４に示した半導体集積回路装置の構成と比較すると、図４では全回路領域が単一の機能モジュールであるのに対して、図６では４つの機能モジュール６１０、６２０、６３０、６４０から構成されている。

しかしながら、４つの機能モジュール６１０、６２０、６３０、６４０がそれぞれ格子状配線構造１５０を有する単位領域の配列で構成されているため、半導体集積回路装置全体としての配線構造は、図４と同じ第１の配線構造１３０を採用することができる。

それぞれの機能モジュールにおけるクロックの供給および停止は、それぞれの機能モジュールを構成する単位領域の格子状配線構造１５０において、クロックゲーティング回路１４０におけるクロック制御信号２３０によるゲート制御で実現される。

（第２の実施形態）
図７は本発明の第２の実施形態に係る半導体集積回路装置のクロックの配線構造を示す図である。本実施形態では、クロック入力１１０と複数の格子状配線構造１５０を等配線長で接続する第１の配線構造１３０において、クロックゲーティング回路１４０の出力が複数の格子状配線構造１５０からなる領域７１０に接続され、複数の格子状配線１５０へのクロックの供給および停止を同時にゲート制御する。

そのため、第１の配線構造１３０におけるクロックゲーティング回路１４０の挿入位置が第１の実施形態と異なり、クロックゲーティング回路１４０は領域７１０の対称中心線上に位置し、その出力が複数の格子状配線構造１５０に対して、それぞれ必要な段数のバッファゲート１２０を介して接続される。

すなわち、図４の構成では、クロック入力１１０は５段のバッファゲート１２０を介してクロックゲーティング回路１４０に接続され、クロックゲーティング回路１４０が格子状配線構造１５０に直接接続されているのに対して、図７（ａ）の構成では、領域７１０は２つの格子状配線構造１５０からなり、クロック入力１１０は４段のバッファゲート１２０を介してクロックゲーティング回路１４０に接続され、さらにクロックゲーティング回路１４０の出力は１段のバッファゲート１２０を介して格子状配線構造１５０に接続されている。

同様に、図７（ｂ）の構成では、領域７１０は４つの格子状配線構造１５０からなり、クロック入力１１０は３段のバッファゲート１２０を介してクロックゲーティング回路１４０に接続され、さらにクロックゲーティング回路１４０の出力は２段のバッファゲート１２０を介して格子状配線構造１５０に接続されている。

同様に、図７（ｃ）の構成では、領域７１０は８つの格子状配線構造１５０からなり、クロック入力１１０は２段のバッファゲート１２０を介してクロックゲーティング回路１４０に接続され、さらにクロックゲーティング回路１４０の出力は３段のバッファゲート１２０を介して格子状配線構造１５０に接続されている。

さらに、図７（ｄ）の構成は、図７（ｂ）と同様に領域７１０は４つの格子状配線構造１５０からなるが、第１の配線構造１３０の配線経路において、クロックゲーティング回路１４０が２段挿入されている。

以上のように、本実施形態によれば、複数の格子状配線構造１５０からなる領域に対してクロックゲーティング回路１４０によるクロックの供給および停止のゲート制御を行うため、全ての格子状配線構造１５０にそれぞれクロックゲーティング回路１４０を設けるよりも消費電力を低減することができる。

また、複数段のクロックゲーティング回路１４０を用いることにより階層的なクロックの供給および停止の制御ができるため、半導体集積回路装置に応じた適切な段数のクロックゲーティング回路１４０を用いることにより、一層効果的に消費電力を低減することができる。

本実施形態においても、実際には半導体集積回路装置が複数の機能モジュールで構成されることが一般的である。その場合にも、各機能モジュールの回路領域をクロックの配線構造が同一形状の格子状配線構造を有する単位領域の配列で構成することにより、上記第１の配線構造を適用して本実施形態の効果を得ることができる。

図８は２つの機能モジュールで構成された半導体集積回路装置における本実施形態の配線構造の適用例を示す図である。図８において、８１０および８２０はそれぞれ格子状配線構造１５０を有する８つの単位領域で構成される機能モジュールである。例えば、２つの同一プロセッサを備えたマルチプロセッサ構成の半導体集積回路装置が該当する。

２つの機能モジュール８１０、８２０はそれぞれ格子状配線構造１５０を有する単位領域の配列で構成されているため、半導体集積回路装置全体としての配線構造は、図７（ｃ）と同じ配線構造となる。

それぞれの機能モジュールにおけるクロックの供給および停止は、それぞれの機能モジュールを構成する単位領域の格子状配線構造１５０において、クロックゲーティング回路１４０におけるクロック制御信号２３０によるゲート制御で実現される。

マルチプロセッサを備えた半導体集積回路装置のように、実質的に同一の機能モジュールが備えられている場合は、図８（ｂ）に示すように、それぞれの機能モジュールにおいて、８つの格子状配線をそれぞれ接続して１つの拡大された格子状配線構造１５１とすることも可能である。

このとき、クロックスキューを増加させないように、それぞれの機能モジュールの拡大された格子状配線構造１５１において、クロックの配線構造として実質的に第１の配線構造１３０と格子状配線構造１５０を維持することが肝要である。

マルチプロセッサを備えた半導体集積回路装置では、プロセッサ内のクロックスキューを低減すると同時に、プロセッサ間のクロックスキューを低減することも重要になる。上記手法によれば、プロセッサ間のクロックスキューを最小限に抑えることができる。

本発明の半導体集積回路装置は、さまざまな大きさの機能モジュールや被制御領域が混在する半導体集積回路装置においても、実質的に等配線長となる第１の配線構造による接続が容易に実現されるため、クロックスキューを最小にすることができ、また、クロックゲーティング回路をゲート制御して任意にクロック信号の供給／停止を制御することができるため、クロック信号の電力消費を低減することができるという効果を有し、クロックスキューの最小化技術、低消費電力化技術等として有用である。

本発明の第１の実施形態に係る半導体集積回路装置のクロックの配線構造図。 クロックゲーティング回路と格子状配線の接続部分の詳細図。 クロックゲーティング回路の構成例とその動作を説明する波形図。 本発明の第１の実施形態に係る半導体集積回路装置において、第１の配線構造に複数段のバッファゲートを挿入した場合のクロックの配線構造図。 本発明の第１の実施形態に係る半導体集積回路装置において、第１の配線構造に複数段のインバータ回路を挿入した場合のクロックの配線構造図。 本発明の第１の実施形態に係る半導体集積回路装置が複数の機能モジュールで構成された場合のクロックの配線構造図。 本発明の第２の実施形態に係る半導体集積回路装置のクロックの配線構造図。 本発明の第２の実施形態に係る半導体集積回路装置のクロックの配線構造図。 本発明の第２の実施形態に係る半導体集積回路装置のクロックの配線構造図。 本発明の第２の実施形態に係る半導体集積回路装置のクロックの配線構造図。 本発明の第２の実施形態に係る半導体集積回路装置が複数の機能モジュールで構成された場合のクロックの配線構造図。 本発明の第２の実施形態に係る半導体集積回路装置が複数の機能モジュールで構成された場合のクロックの配線構造図。 単位領域における格子状配線構造の立体形状を説明する図。

符号の説明

１１０ クロック入力
１２０ バッファゲート
１３０ 第１の配線構造
１４０ クロックゲーティング回路
１５０、１５１ 格子状配線構造
１６０ インバータ回路
２１０ フリップフロップ等のクロック同期回路ゲート
２２０ 第２の配線構造
２３０ クロック制御信号
６１０、６２０、６３０、６４０、８１０、８２０ 機能モジュール
７１０ 領域
９２０、９３０ 格子状配線構造の配線
９２１、９３１ 配線幅
９２２、９３２ 配線間隔
９４０ スルーホール

Claims (6)

1. 全回路領域に単位領域として配列され、クロックの配線構造としてそれぞれ同一形状の複数の格子状配線構造と、
   単一のクロック入力から各格子状配線構造までのそれぞれの配線経路が実質的に等配線長で接続され、各配線経路に共通する回路あるいは同一種類かつ同一段数の回路が同一順に挿入される第１の配線構造と、
   各単位領域においてフリップフロップ等のクロック同期回路を前記格子状配線構造に最短で接続する第２の配線構造とを有し、
   前記第１の配線構造に挿入される回路は、少なくとも１段のバッファ回路と、クロック制御信号によりクロックがゲート制御される少なくとも１段のクロックゲーティング回路とを含む半導体集積回路装置。
2. 前記第１の配線構造はＨ形状による等長枝状配線構造である請求項１記載の半導体集積回路装置。
3. 前記クロック制御信号は前記単位領域ごと、複数の前記単位領域で構成される領域ごと、または複数の前記単位領域で構成される機能モジュールごと、に与えられる請求項１記載の半導体集積回路装置。
4. 前記第１の配線構造に挿入される回路の最終段に位置する前記クロックゲーティング回路は、それぞれ１つの前記単位領域に対してクロックのゲート制御を行う請求項１記載の半導体集積回路装置。
5. 前記第１の配線構造に挿入される回路の最終段に位置する前記クロックゲーティング回路は、同時に複数の前記単位領域に対してクロックのゲート制御を行う請求項１記載の半導体集積回路装置。
6. 前記格子状配線構造は全ての前記単位領域において物理的に同一形状である請求項１記載の半導体集積回路装置。

Images