JP2007012666A - Method for forming dielectric film - Google Patents
Method for forming dielectric film Download PDFInfo
- Publication number
- JP2007012666A JP2007012666A JP2005187920A JP2005187920A JP2007012666A JP 2007012666 A JP2007012666 A JP 2007012666A JP 2005187920 A JP2005187920 A JP 2005187920A JP 2005187920 A JP2005187920 A JP 2005187920A JP 2007012666 A JP2007012666 A JP 2007012666A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin
- sin film
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は誘電体膜の形成方法に関するものであり、急峻な界面を有するSiN/SiO2 構造の極薄の誘電体膜、特に、ゲート絶縁膜を形成するための手法に特徴のある誘電体膜の形成方法に関するものである。 The present invention relates to a method for forming a dielectric film, and particularly a dielectric film characterized by a technique for forming a very thin dielectric film having a SiN / SiO 2 structure having a steep interface, particularly a gate insulating film. It is related with the formation method of this.
近年、半導体集積回路装置の高集積度化に伴ってゲート絶縁膜の薄膜化がすすめられており、これに伴ってゲート絶縁膜を介したリーク電流の低減が必要となっている。 In recent years, as the degree of integration of semiconductor integrated circuit devices has increased, the thickness of the gate insulating film has been reduced, and accordingly, it is necessary to reduce the leakage current through the gate insulating film.
そこで、シリコン酸化膜(SiO2 膜)の上に誘電率がSiO2 膜よりも高いシリコン窒化膜(SiN膜)を積層する試みや、SiO2 膜の表面をリモートプラズマ法で窒化することにより、そこにSiON膜を形成しようとする試み(例えば、非特許文献1参照)がなされている。 Therefore, by trying to laminate a silicon nitride film (SiN film) having a dielectric constant higher than that of the SiO 2 film on the silicon oxide film (SiO 2 film), or by nitriding the surface of the SiO 2 film by a remote plasma method, Attempts have been made to form a SiON film there (see, for example, Non-Patent Document 1).
前者のSiO2 膜上にSiN膜を積層する場合には、原料ガスとして、ジクロロシラン(DCS)或いはトリクロロシラン(TCS)とNH3 が用いられているが、この原料ガスを用いた場合には、SiN膜がSiO2 膜上に均一に形成されないという問題がある。 In the case of laminating the SiN film on the former SiO 2 film, dichlorosilane (DCS) or trichlorosilane (TCS) and NH 3 are used as the source gas. When this source gas is used, There is a problem that the SiN film is not uniformly formed on the SiO 2 film.
このため、SiN膜を堆積させる前に、700℃〜850℃程度でSiO2 膜の表面を熱窒化させることにより、そこにSiON膜を形成している。 For this reason, before depositing the SiN film, the surface of the SiO 2 film is thermally nitrided at about 700 ° C. to 850 ° C., thereby forming the SiON film there.
しかしながら、前者の方法を採用して厚さが1.2nm程度のゲート絶縁膜を得ようとすると、熱窒化の際に、多量のNがSiO2 膜の表面だけでなく、Si基板まで到達してMISFETのしきい値Vthが負の方向に変動してしまうともに、チャネルにおけるホールの移動度が低下するという問題点がある。 However, if the former method is used to obtain a gate insulating film having a thickness of about 1.2 nm, a large amount of N reaches not only the surface of the SiO 2 film but also the Si substrate during thermal nitridation. As a result, the threshold value V th of the MISFET fluctuates in the negative direction, and the hole mobility in the channel decreases.
一方、後者のリモートプラズマ法で窒化する方法では、形成されるのはSiON膜であり、上述のような不具合を回避すべく、Si基板の表面近傍でのN濃度が低くなるように制御すると、SiO2 膜の窒化が不十分となり、リーク電流を低減する効果が十分に得られないという問題がある。 On the other hand, in the latter method of nitriding by the remote plasma method, a SiON film is formed, and if the N concentration in the vicinity of the surface of the Si substrate is controlled so as to avoid the above-described problems, There is a problem that the nitriding of the SiO 2 film becomes insufficient and the effect of reducing the leakage current cannot be obtained sufficiently.
また、リーク電流を十分に低減しようとすると、前者の積層の場合と同様に、しきい値の変動及び移動度の低下が発生するという問題が生じる。 Further, if the leakage current is to be sufficiently reduced, there arises a problem that the threshold value fluctuates and the mobility is lowered as in the case of the former lamination.
そこで、この様な問題を解決するためには、SiO2 膜上にCVD法によりSiN膜を堆積したのち、堆積したSiN膜をリモートプラズマ窒化処理により改質してリーク電流を低減することが提案されている(例えば、特許文献1参照)。 Therefore, in order to solve such a problem, it is proposed that a SiN film is deposited on the SiO 2 film by a CVD method, and then the deposited SiN film is modified by a remote plasma nitriding process to reduce a leakage current. (For example, refer to Patent Document 1).
一方、SiN/SiO2 積層構造を形成する他の方法としては、SiN膜中にO2 イオンを注入して、SiN膜の一部を酸化してSiO2 膜に変換することによってSiN/SiO2 積層構造を形成する方法が提案されている(例えば、特許文献2参照)。
しかしながら、リモートプラズマ窒化処理によりSiN膜を改質することによってリーク電流は低減するものの、もともと、堆積したSiN薄膜の膜厚は均一でないため、ゲート絶縁膜の膜厚にバラツキが生ずるという問題点は解決できない。 However, although the leakage current is reduced by modifying the SiN film by remote plasma nitriding treatment, the film thickness of the deposited SiN thin film is originally not uniform. It cannot be solved.
一方、イオン注入によりSiN膜の一部を酸化する方法は、不揮発性メモリにおける電荷トラップ界面を形成するための工程であるので、単に、SiN膜の一部をSiO2 膜に置換するだけで、膜厚の制御ができないという問題がある。 On the other hand, the method of oxidizing a part of the SiN film by ion implantation is a process for forming a charge trapping interface in the nonvolatile memory. Therefore, simply replacing a part of the SiN film with the SiO 2 film, There is a problem that the film thickness cannot be controlled.
したがって、本発明は、意図する電気特性を得るために、SiO2 表面に高濃度で均一かつ急峻なSiN層を任意の膜厚に形成することを目的とする。 Accordingly, an object of the present invention is to form a uniform and steep SiN layer having a high concentration and an arbitrary film thickness on the SiO 2 surface in order to obtain intended electrical characteristics.
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記課題を解決するために、本発明は、誘電体膜の形成方法において、基板1上に直接、SiN膜2を堆積したのち、酸素イオン3によるスパッタエッチングでSiN膜2を薄膜化するとともに、その際の酸素イオン3の照射エネルギー、SiN膜2表面への入射角度、及びドーズ量を制御することによって、堆積したSiN膜2中の窒素と照射で注入される酸素の置換を引き起こして基板1との界面側に酸化珪素膜4を形成することによって、表面側を極薄いSiN膜2としたSiN/酸化珪素層を形成することを特徴とする。
なお、酸化珪素層は理想的にはSiO2 膜である。
FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
In order to solve the above-mentioned problem, in the dielectric film formation method of the present invention, after depositing the
The silicon oxide layer is ideally a SiO 2 film.
このように、酸素イオン3を用いたスパッタエッチングによる薄膜化と酸化作用を利用することにより、酸化作用によりSiN/酸化珪素層構造を形成することができるとともに、薄膜化作用によりある程度の厚さに均一に成膜したSiN膜2の膜厚を任意に薄膜化することができる。
As described above, by utilizing the thinning and the oxidizing action by the sputter etching using the
この際、酸素イオン3のSiN膜2表面への入射角度を制御することによって、SiN膜2/酸化珪素膜4の界面を急峻にすることができ、また、照射エネルギーを制御することによって、基板1の表面近傍の窒素原子をSiN膜2の酸化にともなうアウトディフュージョンにより除去することができ、さらに、ドーズ量を制御することによって形成される酸化珪素膜4の膜厚及びスパッタリングによりエッチングされるSiN膜2の量を制御することができる。
At this time, the interface between the
この場合、酸素イオン3の照射エネルギーは150〜350eV/Oatom、好適には250eV/Oatomとすることが望ましく、それによって、窒素と酸素の置換をより効率的に引き起こし、酸化珪素膜4の表面に高濃度で均一かつ急峻なSiN膜2を形成することができる。
In this case, it is desirable that the irradiation energy of the
また、酸素イオン3の入射角度としては、基板1の法線に対して0〜30°とすることが望ましく、それによって、急峻なSiN膜2を形成することができる。
The incident angle of the
また、酸素イオン3のドーズ量は、1×1016cm-2以上とすることが望ましく、それによって、より効率的にスパッタエッチングを引き起こすと同時に、置換に十分な酸素を供給することができる。
Further, the dose amount of the
上述のSiN/酸化珪素層を用いることによって、ゲート絶縁膜を薄膜化してもリーク電流の増大を抑制することが可能になる。 By using the above-described SiN / silicon oxide layer, an increase in leakage current can be suppressed even if the gate insulating film is thinned.
このようなゲート絶縁膜を有する半導体装置を構成する場合、SiN膜2と酸化珪素膜4との界面の遷移領域の中央近傍の1nmの範囲における窒素濃度勾配を、窒素濃度をn、遷移領域の中央近傍の膜厚をt〔nm〕とした場合に、
log10n=a×t
で表されるSiN膜2側から見た窒素濃度勾配aが、a<−0.8となる急峻な窒素濃度勾配aを持たせることが望ましい。
When configuring a semiconductor device having such a gate insulating film, a nitrogen concentration gradient in the range of 1 nm in the vicinity of the center of the transition region at the interface between the
log 10 n = a × t
It is desirable that the nitrogen concentration gradient a as viewed from the
本発明では、熱窒化法のような熱プロセスを使用していないので、SiO2 膜表面に高濃度で均一かつ急峻なSiN膜を形成することができ、また、SiN膜/SiO2 膜の厚さは、ベースとなるSiN膜の厚さ及びエッチングレートに依存するので、ベースとなるSiN膜の厚さをある程度薄くしておくことによって、現世代のゲート絶縁膜の厚さ1.2nmも十分可能になる。 In the present invention, since a thermal process such as a thermal nitriding method is not used, a uniform and steep SiN film can be formed on the SiO 2 film surface, and the thickness of the SiN film / SiO 2 film can be increased. Since the thickness depends on the thickness of the SiN film serving as the base and the etching rate, the thickness of the SiN film serving as the base is reduced to some extent, so that the thickness of the current-generation gate insulating film is sufficiently 1.2 nm. It becomes possible.
本発明は、シリコン基板上にCVD法或いはスパッタリング法によってSiN膜を直接堆積したのち、照射エネルギーを150〜350eV/Oatom、ドーズ量を1×1016cm-2以上、基板の法線に対する入射角を0〜30°とした条件で酸素イオンによるスパッタエッチングを施すことによってSiN膜を薄膜化するとともに、堆積したSiN膜中の窒素と照射で注入される酸素の置換を引き起こして基板との界面側に酸化珪素膜、理想的にはSiO2 膜を形成するものである。 In the present invention, after a SiN film is directly deposited on a silicon substrate by CVD or sputtering, the irradiation energy is 150 to 350 eV / Otom, the dose is 1 × 10 16 cm −2 or more, and the incident angle with respect to the normal of the substrate The SiN film is thinned by performing sputter etching with oxygen ions under a condition of 0 to 30 °, and the substitution of nitrogen in the deposited SiN film with oxygen injected by irradiation causes an interface side with the substrate A silicon oxide film, ideally an SiO 2 film, is formed.
ここで、図2乃至図3を参照して、本発明の実施例1の誘電体膜の形成方法を説明する。
図2参照
図2は、まず、シリコン基板11上に、減圧化学気相成長法(LPCVD法)によって、チャンバー内の圧力を1〜100Pa、基板温度を600〜800℃とし、ジクロロシラン(DCS)を1〜100sccm、及び、NH3 を1〜1000sccmの流量で供給することによって厚さが、例えば、6nmのSiN膜12を形成する。
Here, with reference to FIG. 2 thru | or FIG. 3, the formation method of the dielectric film of Example 1 of this invention is demonstrated.
See Figure 2
In FIG. 2, first, on the
次いで、イオン注入装置を用いて、室温において、300〜700eV、例えば、500eVに加速したO2 + 13を、1×1016cm-2以上のドーズ量で照射して、SiN膜12の表面をスパッタエッチングするとともに、SiN膜12中の窒素と照射で注入される酸素の置換を引き起こしてシリコン基板11との界面側にSiO2 膜14を形成する。 なお、ここでは表面側から酸化していく状況を示している。
Next, using an ion implantation apparatus, the surface of the
この場合、酸素と置換された窒素はSiN膜12側に追いやられて、過剰になって窒素はSiN膜12の表面から放出される。
この酸素イオン照射を所定時間行うこと、例えば、1×1017cm-2のドーズ量で照射することによって、表面の2nmをSiN膜15とするとともに、残りの2nmをSiO2 膜14とする。
In this case, nitrogen substituted for oxygen is driven to the SiN
By performing this oxygen ion irradiation for a predetermined time, for example, by irradiation with a dose of 1 × 10 17 cm −2 , 2 nm of the surface is made into the
図3参照
図3は、酸素イオンの入射角度を変えて照射した試料の深さ方向窒素分布をSIMS(二次イオン質量分析)法により測定した結果を示したものであり、シリコン基板11の法線に対する角度が0〜30°では、スパッタエッチングと置換により、SiN膜15とSiO2 膜14との界面が急峻になっていることが分かる。
See Figure 3
FIG. 3 shows the result of measuring the nitrogen distribution in the depth direction of the sample irradiated by changing the incident angle of oxygen ions by the SIMS (secondary ion mass spectrometry) method, and the angle with respect to the normal line of the
また、図3から明らかなように表面近傍での窒素濃度は、SiN膜12の成膜時とほぼ同じであり、従来のリモートプラズマ法で窒化する方法の問題点、即ち、「Si基板の表面近傍でのN濃度が低くなるように制御すると、SiO2 膜の窒化が不十分となる」という問題点が解消されている。
Further, as apparent from FIG. 3, the nitrogen concentration in the vicinity of the surface is almost the same as that during the formation of the
なお、入射角が40°の場合のSiN膜15とSiO2 膜14との界面の遷移領域の中央近傍の1nmの範囲における窒素濃度勾配を、窒素濃度をn、遷移領域の中央近傍の膜厚をt〔nm〕とした場合に、
log10n=a×t
で表されるSiN膜15側から見た窒素濃度勾配aは、
a≒〔−1.80−(−1.05)〕/1nm=−0.75
となるので、窒素濃度勾配aとしては、a<−0.8であれば、十分急峻と言える。
When the incident angle is 40 °, the nitrogen concentration gradient in the range of 1 nm near the center of the transition region at the interface between the
log 10 n = a × t
The nitrogen concentration gradient a seen from the SiN
a≈ [−1.80 − (− 1.05)] / 1 nm = −0.75
Therefore, it can be said that the nitrogen concentration gradient a is sufficiently steep if a <−0.8.
このように、O2 + 13を、300〜700eVの加速エネルギー(1酸素原子当たり150〜350eV)、0〜30°の入射角で、1×1016cm-2のドーズ量である程度の膜厚で均一な膜厚に堆積させたSiN膜をイオンエッチングして薄膜化するとともに、シリコン基板との界面側をSiO2 膜に置換することによって、界面の窒素濃度が急峻なSiN/SiO2 構造の誘電体膜を形成することができる。
In this way,
ここで、図4乃至図5を参照して、本発明の実施例2の半導体装置の製造工程を説明するが、ここでは、CMOS半導体装置におけるnチャネル型MISFETの製造工程として示す。
図4参照
p型シリコン基板21にSTI(Shallow Trench Isolation)法を用いて素子分離領域22を形成したのち、素子形成領域にBイオンを注入することによってp型ウエル23を形成し、次いで、表面にAsイオンを注入してチャネルドープ領域(図示は省略)を形成する。
Here, the manufacturing process of the semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 4 to 5. Here, the manufacturing process of the n-channel type MISFET in the CMOS semiconductor device is shown.
See Figure 4
An
次いで、p型ウエル領域23の表面の自然酸化膜をHF処理によって除去したのち、LPCVD法によって、チャンバー内の圧力を1〜100Pa、例えば、20Pa、基板温度を600〜800℃、例えば、650℃とし、ジクロロシラン(DCS)を1〜100sccm、例えば、30sccm及び、NH3 を1〜1000sccm、例えば、150sccmの流量で供給することによって厚さが、例えば、4nmのSiN膜24を形成する。
Next, after removing the natural oxide film on the surface of the p-
次いで、イオン注入装置を用いて、室温において、300〜700eV、例えば、500eVに加速したO2 + 25を、0〜30°の入射角、例えば、0°の入射角で、1×1016cm-2以上のドーズ量で照射して、SiN膜24の表面をスパッタエッチングするとともに、SiN膜24中の窒素と照射で注入される酸素の置換を引き起こしてp型ウエル領域23との界面側にSiO2 膜26を形成する。
なお、ここでは表面側から酸化していく状況を示している。
Next, using an ion implantation apparatus,
Here, the situation of oxidation from the surface side is shown.
この時、酸素イオン照射時間を調整することによってドーズ量を制御し、例えば、2×1017cm-2のドーズ量で照射して表面の1nmをSiN膜27とするとともに、残りの1nmをSiO2 膜26とする。
なお、この場合のSiN膜+SiO2 膜の全膜厚及びSiN膜/SiO2 膜の膜厚比は酸素イオンの入射角、加速エネルギー、及びドーズ量で制御することができる。
At this time, the dose amount is controlled by adjusting the oxygen ion irradiation time. For example, 1 nm of the surface is irradiated with a dose amount of 2 × 10 17 cm −2 to form the
In this case, the total thickness of the SiN film + SiO 2 film and the thickness ratio of the SiN film / SiO 2 film can be controlled by the incident angle of oxygen ions, acceleration energy, and dose.
図5参照
次いで、再び、LPCVD法によって、チャンバー内の圧力を10〜50Pa、例えば、40Pa、基板温度を600〜650℃、例えば、620℃とし、SiH4 ガスを50〜300sccm、例えば、200sccmの流量で供給することによって厚さが、例えば、110nmの多結晶シリコン膜28を形成する。
See Figure 5
Then, again, the pressure in the chamber is set to 10 to 50 Pa, for example, 40 Pa, the substrate temperature is set to 600 to 650 ° C., for example, 620 ° C., and SiH 4 gas is supplied at a flow rate of 50 to 300 sccm, for example, 200 sccm by LPCVD. As a result, a
次いで、多結晶シリコン膜28乃至SiO2 膜26をパターニングすることによって多結晶シリコン膜をゲート電極29とするゲート構造30を形成したのち、このゲート構造30をマスクとしてAsイオンを注入することによってn型エクステンション領域31を形成する。
Next, after patterning the
次いで、全面にSiO2 膜を堆積させたのち、異方性エッチングを施すことによってサイドウォール32を形成し、次いで、サイドウォール32及びゲート構造30をマスクとしてAsイオンを注入することによってn型ソース・ドレイン領域33を形成する。
Next, after depositing a SiO 2 film on the entire surface, anisotropic etching is performed to form a
次いで、全面にCoを堆積させたのち熱処理を行うことによって、n型ソース・ドレイン領域33及びゲート電極29の表面にCoSi2 からなるシリサイド電極34を形成し、次いで、過酸化水素水とアンモニア水の混合液または硫酸と過酸化水素水の混合液を用いてエッチングすることによって未反応のCoを除去する。
Next, Co is deposited on the entire surface and then heat treatment is performed to form a
次いで、再び、CVD法を用いて全面に、厚さが、例えば、20nmのSiN膜35を堆積させたのち、全面にSiO2 膜36を堆積させる。
Next, after a
次いで、SiO2 膜36及びSiN膜35を順次をエッチングして、n型ソース・ドレイン領域33を露出させたのち、Pをドープしたドープト多結晶シリコン層を堆積させ、次いで、パターニングすることによって、ソース・ドレイン引出電極37を形成することによってnチャネル型MISFETの基本構成が完成する。
Next, by sequentially etching the SiO 2 film 36 and the
この実施例2においてはゲート絶縁膜を、酸素イオン照射によりSiN膜の基板側を置換したSiO2 膜からなるSiN/SiO2 構造としているので、ゲート絶縁膜の薄膜化とリーク電流耐性の向上とを両立することができる。 In the second embodiment, the gate insulating film has a SiN / SiO 2 structure composed of a SiO 2 film in which the substrate side of the SiN film is replaced by oxygen ion irradiation, so that the gate insulating film is made thinner and leakage current resistance is improved. Can be achieved.
また、SiN膜は堆積段階ではある程度厚い膜厚で堆積させているので、均一な膜厚にすることができ、且つ、スパッタエッチングで薄膜化しているので、薄膜化したSiN膜の膜厚も均一に保つことができる。 In addition, since the SiN film is deposited to a certain thickness at the deposition stage, the SiN film can be made to have a uniform thickness, and since it is thinned by sputter etching, the thickness of the thinned SiN film is also uniform. Can be kept in.
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、実施例においては酸素イオンとしてO2 + を用いているが、O2 + に限られるものではなく、O+ を用いても良いものであり、1酸素原子当たり150〜350eVの加速エネルギーとすれば良いものである。 Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications are possible. For example, in the embodiments, oxygen ions Although using O 2 + as, not limited to O 2 +, it is those may be used O +, in which may be the acceleration energy of 150~350eV per oxygen atom.
また、上記の各実施例においては、最初に堆積させるSiN膜をジクロロシランをSi原料としたLPCVD法によって成膜しているが、SiN膜の成膜方法は任意であり、例えば、トリクロロシランをSi原料としたLPCVD法を用いても良いし、或いは、プラズマCVD法を用いても良いものである。 In each of the above embodiments, the SiN film to be deposited first is formed by LPCVD using dichlorosilane as a Si raw material. However, the SiN film can be formed by any method, for example, trichlorosilane. An LPCVD method using Si material may be used, or a plasma CVD method may be used.
また、上記の各実施例においては、イオン注入装置を用いて酸素イオンによるスパッタエッチングを行っているが、SiN膜を成膜するCVD装置内に酸素イオン銃を備えて、SiN膜の成膜と酸素イオン照射とを同一チャンバー内において一連の工程として行っても良いものである。 Further, in each of the above embodiments, sputter etching with oxygen ions is performed using an ion implantation apparatus. However, an oxygen ion gun is provided in a CVD apparatus for forming a SiN film to form a SiN film. Oxygen ion irradiation may be performed as a series of steps in the same chamber.
また、上記の各実施例においては基板としてシリコン基板を用いているが、シリコン基板に限られるものではなく、50原子%以下のGeを含むSiGe基板を用いても良いものである。 In each of the above embodiments, a silicon substrate is used as the substrate. However, the substrate is not limited to a silicon substrate, and a SiGe substrate containing 50 atomic% or less of Ge may be used.
ここで再び図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) 基板1上に直接、SiN膜2を堆積したのち、酸素イオン3によるスパッタエッチングで前記SiN膜2を薄膜化するとともに、その際の酸素イオン3の照射エネルギー、SiN膜2表面への入射角度、及びドーズ量を制御することによって、前記堆積したSiN膜2中の窒素と照射で注入される酸素の置換を引き起こして基板1との界面側に酸化珪素膜4を形成することによって、表面側を極薄いSiN膜2としたSiN/酸化珪素層を形成することを特徴とする誘電体膜の形成方法。
(付記2) 上記酸素イオン3の照射エネルギーを150〜350eV/Oatomとすることを特徴とする付記1記載の誘電体膜の形成方法。
(付記3) 上記酸素イオン3の入射角度を、上記基板1の法線に対して0〜30°とすることを特徴とする付記1または2に記載の誘電体膜の形成方法。
(付記4) 上記酸素イオン3のドーズ量を、1×1016cm-2以上とすることを特徴とする付記1乃至3のいずれか1に記載の誘電体膜の形成方法。
(付記5) 上記基板1が半導体基板であり、且つ、上記SiN/酸化珪素層がゲート絶縁膜であることを特徴とする付記1乃至4のいずれか1に記載の誘電体膜の形成方法。 (付記6) 上記酸化珪素層の主体が、SiO2 からなることを特徴とする付記1乃至5のいずれか1に記載の誘電体膜の形成方法。
(付記7) 半導体基板側がSiN膜2中のNをOで置換した酸化珪素膜4であり、且つ、表面側がSiN膜2であるSiN/酸化珪素層からなるゲート絶縁膜を備えたことを特徴とする半導体装置。
(付記8) 上記SiN膜2と酸化珪素膜4との界面の遷移領域の中央近傍の1nmの範囲における窒素濃度勾配が、窒素濃度をn、遷移領域の中央近傍の膜厚をt〔nm〕とした場合に、
log10n=a×t
で表される前記SiN膜2側から見た窒素濃度勾配aが、a<−0.8であることを特徴とする付記7記載の半導体装置。
The detailed features of the present invention will be described again with reference to FIG. 1 again.
Again see Figure 1
(Appendix 1) After depositing the
(Additional remark 2) The formation method of the dielectric film of
(Additional remark 3) The incident angle of the said
(Additional remark 4) The dosage amount of the said
(Supplementary note 5) The method for forming a dielectric film according to any one of
(Supplementary Note 7) The semiconductor substrate side includes a
(Supplementary Note 8) The nitrogen concentration gradient in the range of 1 nm near the center of the transition region at the interface between the
log 10 n = a × t
8. The semiconductor device according to appendix 7, wherein the nitrogen concentration gradient “a” as viewed from the
本発明の活用例としては、半導体集積回路装置におけるゲート絶縁膜の形成工程が典型的であるが、SiN/SiO2 界面における電荷トラップを利用した不揮発性メモリにおけるゲート構造の形成工程にも適用されるものであり、さらには、半導体基板上にLCRとしてのキャパシタを直接形成する場合にも適用されるものである。 As a practical example of the present invention, a gate insulating film forming process in a semiconductor integrated circuit device is typical, but it is also applied to a gate structure forming process in a nonvolatile memory using charge trapping at the SiN / SiO 2 interface. Furthermore, the present invention is also applied to the case where a capacitor as an LCR is directly formed on a semiconductor substrate.
1 基板
2 SiN膜
3 酸素イオン
4 酸化珪素膜
11 シリコン基板
12 SiN膜
13 O2 +
14 SiO2 膜
15 SiN膜
21 p型シリコン基板
22 素子分離領域
23 p型ウエル
24 SiN膜
25 O2 +
26 SiO2 膜
27 SiN膜
28 多結晶シリコン膜
29 ゲート電極
30 ゲート構造
31 n型エクステンション領域
32 サイドウォール
33 n型ソース・ドレイン領域
34 シリサイド電極
35 SiN膜
36 SiO2 膜
37 ソース・ドレイン引出電極
1
14 SiO 2 film 15 SiN film 21 p-
26 SiO 2 film 27
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005187920A JP2007012666A (en) | 2005-06-28 | 2005-06-28 | Method for forming dielectric film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005187920A JP2007012666A (en) | 2005-06-28 | 2005-06-28 | Method for forming dielectric film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007012666A true JP2007012666A (en) | 2007-01-18 |
Family
ID=37750821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005187920A Withdrawn JP2007012666A (en) | 2005-06-28 | 2005-06-28 | Method for forming dielectric film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007012666A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013254794A (en) * | 2012-06-05 | 2013-12-19 | Fujitsu Ltd | Manufacturing method of oxide film |
| KR20150109401A (en) * | 2013-01-16 | 2015-10-01 | 어플라이드 머티어리얼스, 인코포레이티드 | Method of patterning a silicon nitride dielectric film |
| CN110120347A (en) * | 2018-02-05 | 2019-08-13 | 住友电气工业株式会社 | The method for forming field effect transistor |
| JP2019135745A (en) * | 2018-02-05 | 2019-08-15 | 住友電気工業株式会社 | Manufacturing method for field effect transistor |
| CN113966546A (en) * | 2019-06-13 | 2022-01-21 | 东京毅力科创株式会社 | Etching method and etching apparatus |
-
2005
- 2005-06-28 JP JP2005187920A patent/JP2007012666A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013254794A (en) * | 2012-06-05 | 2013-12-19 | Fujitsu Ltd | Manufacturing method of oxide film |
| KR20150109401A (en) * | 2013-01-16 | 2015-10-01 | 어플라이드 머티어리얼스, 인코포레이티드 | Method of patterning a silicon nitride dielectric film |
| JP2016503243A (en) * | 2013-01-16 | 2016-02-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Method for patterning a silicon nitride dielectric film |
| KR102161180B1 (en) | 2013-01-16 | 2020-09-29 | 어플라이드 머티어리얼스, 인코포레이티드 | Method of patterning a silicon nitride dielectric film |
| CN110120347A (en) * | 2018-02-05 | 2019-08-13 | 住友电气工业株式会社 | The method for forming field effect transistor |
| JP2019135745A (en) * | 2018-02-05 | 2019-08-15 | 住友電気工業株式会社 | Manufacturing method for field effect transistor |
| CN110120347B (en) * | 2018-02-05 | 2023-11-17 | 住友电气工业株式会社 | Methods of forming field effect transistors |
| CN113966546A (en) * | 2019-06-13 | 2022-01-21 | 东京毅力科创株式会社 | Etching method and etching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10439040B2 (en) | Methods to enhance effective work function of mid-gap metal by incorporating oxygen and hydrogen at a low thermal budget | |
| TWI697100B (en) | Integration of a memory transistor into high-k, metal gate cmos process flow | |
| JP4938262B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9147614B2 (en) | Transistor device and fabrication method | |
| US8643113B2 (en) | Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer | |
| US7446379B2 (en) | Transistor with dopant-bearing metal in source and drain | |
| KR100568859B1 (en) | Method for manufacturing transistor of DRAM semiconductor device | |
| JP2002198526A (en) | Method for manufacturing semiconductor device | |
| TWI761505B (en) | Methods of manufacturing a semiconductor device | |
| CN105826265A (en) | Method for forming semiconductor device | |
| KR100757026B1 (en) | Method for fabricating semiconductor device | |
| WO2012033574A2 (en) | Methods to adjust threshold voltage in semiconductor devices | |
| US20080146012A1 (en) | Novel method to adjust work function by plasma assisted metal incorporated dielectric | |
| JP4005055B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7605044B2 (en) | Method of manufacturing semiconductor device | |
| CN101770986B (en) | Method and device for reducing gate leakage current and controlling starting voltage offset | |
| US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
| JP2010123660A (en) | Insulated gate-type semiconductor device, and manufacturing method thereof | |
| JP2007012666A (en) | Method for forming dielectric film | |
| WO2007091302A1 (en) | Semiconductor device and process for producing the same | |
| JP4855419B2 (en) | Manufacturing method of semiconductor device | |
| KR20130051283A (en) | Semiconductor device and method for manufacturing the same | |
| JP2005150704A (en) | Method of processing a semiconductor device having a silicon oxynitride dielectric film | |
| JP4828982B2 (en) | Manufacturing method of semiconductor device | |
| JPH118317A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |