JP2007005770A - 半導体素子のコンタクトホール形成方法 - Google Patents

Abstract

【課題】コンタクトホール形成の際に湾曲の発生を防止して、プラグの形成に用いられる導電層のギャップフィルマージンを改善し、半導体素子の歩留まりを向上させることができる半導体素子のコンタクトホール形成方法を提供すること。
【解決手段】下部構造（２２）上に絶縁膜（２３〜２５）を形成するステップと、絶縁膜（２５）上にハードマスクパターン（２６Ａ）を形成するステップと、ハードマスクパターン（２６Ａ）をエッチングバリアにし、絶縁膜（２５）の一部をエッチングして開口部を形成するステップと、エッチングにより形成された開口部の側壁にスペーサ（２９Ａ）を形成するステップと、開口部の底部の絶縁膜（２３、２４）をエッチングして、下部構造（２２）の一部を露出させるコンタクトホールを形成するステップと、スペーサ（２９Ａ）及びハードマスクパターン（２６Ａ）を除去するステップとを含む。
【選択図】図２Ｃ

Description

本発明は、半導体製造技術に関し、より詳細には、半導体素子のコンタクトホール形成方法に関する。

一般に、半導体素子は、その内部に多数の単位素子を含んで形成される。半導体素子の高集積化に伴い、限られたセル面積内にこれら単位素子を高密度に形成する必要があり、このため、トランジスタやキャパシタ等の単位素子の大きさは益々小さくなっている。特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の半導体メモリ素子のデザインルールが減少するにつれて、セル領域に形成される単位素子の大きさは益々小さくなりつつある。一方、キャパシタの容量を確保するためには、キャパシタの縦横比を増大させる必要がある。これらのため、キャパシタの形成後になされるコンタクトホールの形成の際に工程上の困難が生じる。

困難となる工程の代表的な例が、ビットライン形成及びセル領域のキャパシタ形成後の、周辺領域における金属配線形成のための深いコンタクトホールを形成する工程である。

このような半導体素子において、キャパシタを凹型に形成すると、後続の工程においてエッチングにより形成するコンタクトホールの深さが増大し、コンタクトホールが開口しない（ｎｏｔ−ｏｐｅｎ）又はコンタクトホールの開口不良等の問題が発生する可能性がある。

約８０ｎｍ以下の線幅を有する半導体素子において、１９３ｎｍの波長を有するＡｒＦ（フッ化アルゴン）露光を利用してフォトリソグラフィーを行う場合、既存のエッチング要件（例えば、正確なパターンの形成及び垂直のエッチング断面の形成など）に加えて、エッチング中に発生するフォトレジストの変形を防止しなければならないという要件を満たすことが更に必要となる。これにより、約８０ｎｍ以下の半導体素子の製造時に、既存のエッチング要件とフォトレジストパターンの変形を防止するという追加のエッチング要件とを同時に満足することができる工程条件の開発が主な課題となった。

一方、半導体素子の高集積化にともなうデザインルールの減少により、複雑な多層金属配線構造が実現されるようになった。しかしながら、半導体素子の高集積化にともなう段差の増大と、セル効率を増大させるために、周辺回路領域に適用されるデザインルールをセル領域に適用されるデザインルールとほとんど等しく設計する傾向とにより、コンタクトホールが互いに隣接して形成されるようになった。これにより、メタルコンタクト用の深いコンタクトホールを形成するためのエッチング工程中に湾曲（ｂｏｗｉｎｇ）が発生し、この湾曲により、半導体素子の製造工程において多くの困難が生じている。

図１は、従来技術に係る半導体素子のコンタクトホール形成方法を説明するための断面図である。

図１に示すように、素子分離、ワードライン、ビットライン、及びＤＲＡＭ構成に必要な下部構造の形成工程が行われた半導体基板１１上に、複数の絶縁材料が積層されて形成された絶縁膜１２を蒸着する。この時、絶縁膜１２には、ＢＳＧ（ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜、又はＡＰＬ（Ａｄｖａｎｃｅｄ Ｐｌａｎａｒｉｚａｔｉｏｎ Ｌａｙｅｒ）膜などを利用し、酸化膜系以外に、無機又は有機系の低誘電率膜を利用することができる。

次いで、絶縁膜１２上にハードマスクパターン（図示せず）を形成し、ハードマスクパターンをエッチングバリアにして絶縁膜１２をエッチングし、半導体基板１１のコンタクト形成領域を開口させて深いコンタクトホール１３を形成する。

このエッチングの際に、エッチングイオンが絶縁膜１２の上部をオーバーエッチングして、コンタクトホール１３の上部側面に湾曲Ａが発生する。

より詳細には、半導体素子の集積度が高まることによりコンタクトホールの深さがより深くなりコンタクトホールの幅が狭くなり、エッチングターゲットが増大する。このため、エッチングイオンによる絶縁膜１２上部のオーバーエッチングによりコンタクトホールの湾曲が発生するようになる。

このように、半導体素子の集積度が高まり、コンタクトホールの深さが深くなることにより、互いに隣接して形成されるコンタクトホールで湾曲が生じるので、半導体素子の製造工程に多くの困難が伴うという問題がある。

本発明は、上記した従来の技術の問題を解決するためになされたものであり、その目的は、コンタクトホール形成の際に湾曲の発生を防止して、プラグの形成に用いられる導電層のギャップフィル（ｇａｐ−ｆｉｌｌ）マージンを改善し、半導体素子の歩留まりを向上させることができる半導体素子のコンタクトホール形成方法を提供することにある。

上記の目的を達成するための本発明の半導体素子のコンタクトホール形成方法は、下部構造上に絶縁膜を形成する第１ステップと、前記絶縁膜上にハードマスクパターンを形成する第２ステップと、前記ハードマスクパターンをエッチングバリアにし、前記絶縁膜の一部をエッチングして開口部を形成する第３ステップと、エッチングにより形成された前記開口部の側壁にスペーサを形成する第４ステップと、前記開口部により露出された前記絶縁膜をエッチングして、前記下部構造の一部を露出させるコンタクトホールを形成する第５ステップと、前記スペーサ及び前記ハードマスクパターンを除去する第６ステップとを含むことを特徴とする。

本発明によると、コンタクトホールの形成の際に湾曲の発生を防止することができるので、プラグの形成に用いられる導電層のギャップフィルマージンと、隣接するコンタクトホール間の短絡マージン（ｓｈｏｒｔ ｍａｒｇｉｎ）とを改善し、半導体素子の歩留まりを向上させることができる。

以下、本発明の好ましい実施の形態を添付の図面を参照して詳細に説明する。

図２Ａ〜図２Ｅは、本発明の一実施形態に係る半導体素子のコンタクトホール形成方法を説明するための断面図である。

先ず、図２Ａに示すように、素子分離が行われた半導体基板２１上に、ワードライン、ビットライン、及びＤＲＡＭ構成に必要な他の要素が形成された下部構造２２を形成する。下部構造２２は、コンタクトプラグの形成に用いられる導電層（図示せず）を含むことができる。

次いで、下部構造２２上に、第１の層間絶縁膜２３、第２の層間絶縁膜２４、及び第３の層間絶縁膜２５を順に蒸着し、第１の層間絶縁膜２３から第３の層間絶縁膜２５までを、合計で約８０００Å〜約３００００Åの厚さに形成する。この時、第１の層間絶縁膜２３及び第３の層間絶縁膜２５には、絶縁酸化膜、絶縁窒化膜、低誘電率膜を、単層又は複数の層に形成した膜を使用することができる。絶縁酸化膜には、ＢＳＧ（ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＴＥＯＳ）、ＬＰＴＥＯＳ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＴＥＯＳ）、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜、又はＡＰＬ（Ａｄｖａｎｃｅｄ Ｐｌａｎａｒｉｚａｔｉｏｎ Ｌａｙｅｒ）膜などを利用し、絶縁窒化膜には、ＰＥ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ）−窒化物又はＰＥ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ）−酸窒化物を利用することができる。また、低誘電率膜には、無機又は有機系の低誘電率材料が利用される。第１の層間絶縁膜２３及び第３の層間絶縁膜２５は、合計で約２０００Å〜約１５０００Åの厚さに形成される。

一方、エッチング停止膜の役割をする第２の層間絶縁膜２４は、アンドープド（ｕｎｄｏｐｅｄ）ポリシリコン、酸化アルミニウム、窒化アルミニウム、酸化タンタル等の絶縁物で形成され、約５０Å〜約５００Åの厚さに形成される。

次いで、第３の層間絶縁膜２５上にハードマスク２６を蒸着し、ハードマスク２６上に、フォトレジストパターン２７を形成する。

この時、ハードマスク２６には、タングステン膜、アモルファスカーボン膜、ポリシリコン膜、及び有機ポリマー系の物質（例えば、ＳｉＬＫ（登録商標）又はシリコン含有ポリマー）の膜の中から選択された膜を使用することができる。本実施形態では、アモルファスカーボンを使用したハードマスク２６を、約２０００Å〜約１００００Åの厚さに蒸着する。

次に、図２Ｂに示すように、フォトレジストパターン２７をエッチングバリアにしてハードマスク２６をエッチングし、ハードマスクパターン２６Ａを形成する。次いで、フォトレジストパターン２７をストリップし、洗浄工程を実施してエッチング残留物を除去する。

次いで、ハードマスクパターン２６Ａをエッチングバリアにして湾曲を発生するおそれのある領域（以下、湾曲発生領域と記す）の第３の層間絶縁膜２５を選択的にエッチングし、開口部２８を形成する。この時、第３の層間絶縁膜２５とハードマスクパターン２６Ａとの境界面から約３０００Å〜約１２０００Åの深さにエッチングして開口部２８を形成する。また、開口部２８は、第２の層間絶縁膜２４の所定領域を露出させるが、これは、後続する深いコンタクトホールの形成の際に、湾曲が生じるおそれのある箇所の絶縁膜をエッチングし、スペーサを形成するために引き続きエッチングされる絶縁膜の均一度を一定にするためである。ここで、符号２５Ａは、パターニングされた第３の層間絶縁膜を示す。

続けて、開口部２８を含むハードマスクパターン２６Ａの全面にわたってスペーサ用薄膜２９を蒸着する。この時、スペーサ用薄膜２９は、窒化シリコン（ＳｉＮ）、又は酸窒化シリコン（ＳｉＯＮ）等の物質で、約５０Å〜約５００Åの厚さに形成される。

次に、図２Ｃに示すように、エッチバック（ｅｔｃｈ ｂａｃｋ）を実施して、ハードマスクパターン２６Ａ及び開口部２８の底部に形成されたスペーサ用薄膜２９を選択的に除去し、開口部２８の側面にスペーサ２９Ａとして残存させる。このように、開口部２８の側面にスペーサ２９Ａを形成することにより、後続のコンタクトホールをエッチングによって形成する際に、湾曲発生領域を保護して湾曲の発生を抑制し、下部構造２２と効果的につながるコンタクトホールを形成することができる。

次に、図２Ｄに示すように、絶縁膜をエッチング可能なガスを使用し、ハードマスクパターン２６Ａをエッチングバリアにして、第２の層間絶縁膜２４、第１の層間絶縁膜２３、及び下部構造２２を順にエッチングし、下部構造２２の導電層の上部を完全に開放する深いコンタクトホール３０を形成する。ここで、符号２４Ａ、２３Ａ、及び２２Ａは、それぞれ、パターニングされた第２の層間絶縁膜、パターニングされた第１の層間絶縁膜、及びパターニングされた下部構造を示す。

最後に、図２Ｅに示すように、ハードマスクパターン２６Ａ及びスペーサ２９Ａを除去し、コンタクトホールの形成を終える。この時、パターニングされた第２の層間絶縁膜２４Ａとハードマスクパターン２６Ａとの間のウェットエッチング選択比を用いて効果的に除去することが可能である。例えば、パターニングされた第２の層間絶縁膜２４Ａにポリシリコン膜を使用する場合、ハードマスクパターン２６Ａには、アモルファスカーボン膜又はタングステン膜を使用することができる。

上述したように、本実施の形態に係る半導体素子のコンタクトホール形成方法によると、湾曲の発生が予想される領域にスペーサを形成し、スペーサをエッチングバリアにしてコンタクトホールをエッチングによって形成することにより、湾曲の無いコンタクトホールを形成することができる。

尚、本発明は、上記の実施の形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

従来技術に係る半導体素子のコンタクトホール形成方法を示す断面図である。 本発明の一実施形態に係る半導体素子のコンタクトホール形成方法を示す断面図である。 本発明の一実施形態に係る半導体素子のコンタクトホール形成方法を示す断面図である。 本発明の一実施形態に係る半導体素子のコンタクトホール形成方法を示す断面図である。 本発明の一実施形態に係る半導体素子のコンタクトホール形成方法を示す断面図である。 本発明の一実施形態に係る半導体素子のコンタクトホール形成方法を示す断面図である。

符号の説明

２１ 半導体基板
２２、２２Ａ 下部構造
２３、２３Ａ 第１の層間絶縁膜
２４、２４Ａ 第２の層間絶縁膜
２５、２５Ａ 第３の層間絶縁膜
２６ ハードマスク
２６Ａ ハードマスクパターン
２７ フォトレジストパターン
２８ 開口部
２９ スペーサ用薄膜
２９Ａ スペーサ
３０ コンタクトホール

Claims (14)

1. 下部構造上に絶縁膜を形成する第１ステップと、
   前記絶縁膜上にハードマスクパターンを形成する第２ステップと、
   前記ハードマスクパターンをエッチングバリアにし、前記絶縁膜の一部をエッチングして開口部を形成する第３ステップと、
   エッチングにより形成された前記開口部の側壁にスペーサを形成する第４ステップと、
   前記開口部により露出された前記絶縁膜をエッチングして、前記下部構造の一部を露出させるコンタクトホールを形成する第５ステップと、
   前記スペーサ及び前記ハードマスクパターンを除去する第６ステップとを含むことを特徴とする半導体素子のコンタクトホール形成方法。
2. 下部構造上に絶縁膜を形成する前記第１ステップが、
   前記下部構造上にエッチング停止膜を形成する第７ステップを更に含むことを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
3. 前記絶縁膜が、絶縁酸化物、絶縁窒化物、及び低誘電率物質からなる群から選択される何れかの単層膜、又は該群から選択される複数の物質からなる積層膜として形成されることを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
4. 前記絶縁酸化膜が、ＰＳＧ、ＢＳＧ、ＢＰＳＧ、ＰＥＴＥＯＳ、ＬＰＴＥＯＳ、及びＨＤＰ酸化物からなる群から選択される何れか１つの物質で形成されることを特徴とする請求項３に記載の半導体素子のコンタクトホール形成方法。
5. 前記絶縁膜が、ＰＥ−窒化物又はＰＥ−酸窒化物で形成されることを特徴とする請求項３に記載の半導体素子のコンタクトホール形成方法。
6. 前記絶縁膜が、約８０００Å〜約３００００Åの範囲の厚さに形成されることを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
7. 前記下部構造が導電層を含むことを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
8. 前記エッチング停止膜が、アンドープドポリシリコン、酸化アルミニウム、窒化アルミニウム、及び酸化タンタルからなる群から選択される何れか１つの物質で形成されることを特徴とする請求項２に記載の半導体素子のコンタクトホール形成方法。
9. 前記エッチング停止膜が、約５０Å〜約５００Åの範囲の厚さに形成されることを特徴とする請求項８に記載の半導体素子のコンタクトホール形成方法。
10. 前記スペーサが、窒化シリコン（ＳｉＮ）又は酸窒化シリコン（ＳｉＯＮ）で形成されることを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
11. 前記スペーサが、約５０Å〜約５００Åの範囲の厚さに形成されることを特徴とする請求項１又は１０に記載の半導体素子のコンタクトホール形成方法。
12. 前記絶縁膜の一部をエッチングして開口部を形成する前記第３ステップが、前記絶縁膜の上部表面から約３０００Å〜約１２０００Åの範囲の深さにエッチングすることを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
13. 前記ハードマスクパターンが、アモルファスカーボン、タングステン、及び有機ポリマー系の物質からなる群から選択される何れか１つの物質で形成されることを特徴とする請求項１に記載の半導体素子のコンタクトホール形成方法。
14. 前記有機ポリマー系の物質が、ＳｉＬＫ（登録商標）又はシリコン含有ポリマーであることを特徴とする請求項１３に記載の半導体素子のコンタクトホール形成方法。

Images