JP2007088001A - THIN FILM TRANSISTOR, IMAGE DISPLAY DEVICE USING SAME, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR - Google Patents
THIN FILM TRANSISTOR, IMAGE DISPLAY DEVICE USING SAME, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR Download PDFInfo
- Publication number
- JP2007088001A JP2007088001A JP2005271472A JP2005271472A JP2007088001A JP 2007088001 A JP2007088001 A JP 2007088001A JP 2005271472 A JP2005271472 A JP 2005271472A JP 2005271472 A JP2005271472 A JP 2005271472A JP 2007088001 A JP2007088001 A JP 2007088001A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor layer
- transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 この発明は、トランジスタのOFF電流が少なく、トランジスタのON電流のばらつきが少ない安価な薄膜トランジスタを提供する。
【解決手段】 この発明の薄膜トランジスタは、ゲート電極2、ソース電極5、ドレイン電極6、およびチャネル部とから構成され、チャネル部が電流を流すための半導体層4が孤立した領域に存在するとともに、半導体層4は、トランジスタのチャネル方向と直交する方向においては液滴を時間的には離散して、トランジスタのチャネル方向と平行な方向においては液滴を時間的には連続に形成されていることを特徴とする。
【選択図】 図2
PROBLEM TO BE SOLVED: To provide an inexpensive thin film transistor in which transistor OFF current is small and transistor ON current variation is small.
A thin film transistor according to the present invention includes a gate electrode, a source electrode, a drain electrode, and a channel portion, and a semiconductor layer for allowing a current to flow through the channel portion exists in an isolated region, and The semiconductor layer 4 is formed such that the droplets are discrete in time in the direction orthogonal to the channel direction of the transistor, and the droplets are continuously formed in time in the direction parallel to the channel direction of the transistor. It is characterized by.
[Selection] Figure 2
Description
この発明は、薄膜トランジスタ及びそれを用いた画像表示装置並びに薄膜トランジスタの製造方法に関し、特に半導体層として有機半導体層を用いた薄膜トランジスタに関するものである。 The present invention relates to a thin film transistor, an image display device using the same, and a method for manufacturing the thin film transistor, and more particularly to a thin film transistor using an organic semiconductor layer as a semiconductor layer.
液晶を表示素子とした電子ブックや電気泳動を表示素子とした電子ブックなどが製品として発売され、紙に代わる表示媒体として話題を呼んでいる。また、オフィスにおいても紙の消費の増大にともない、紙に替わるメディアとして、電子ペーパーの実用化が期待されている。 Electronic books that use liquid crystal as display elements and electronic books that use electrophoresis as display elements have been released as products, and are attracting attention as display media that can replace paper. Also, with the increase in paper consumption in offices, electronic paper is expected to be put to practical use as a medium that replaces paper.
電子ブックにおいては、液晶や電気泳動素子を駆動するアクティブマトリックス薄膜トランジスタとしてガラス基板上に形成されたアモルファスシリコン半導体が半導体材料として使用されている。しかし、電子ペーパーにおいては、基板として、フィルム基板を用いる必要があるため、200℃以上の高温プロセスが使えない。その観点から、フィルム基板上に低温プロセスで薄膜トランジスタが形成可能な有機半導体を用いた薄膜トランジスタが電子ペーパーに用いるアクティブマトリックス薄膜トランジスタとして注目されている。 In an electronic book, an amorphous silicon semiconductor formed on a glass substrate as an active matrix thin film transistor for driving a liquid crystal or an electrophoretic element is used as a semiconductor material. However, in electronic paper, since it is necessary to use a film substrate as a substrate, a high temperature process of 200 ° C. or higher cannot be used. From that point of view, a thin film transistor using an organic semiconductor capable of forming a thin film transistor on a film substrate by a low temperature process has attracted attention as an active matrix thin film transistor used for electronic paper.
マトリックス状に薄膜トランジスタを形成する場合、隣接するトランジスタ同士を電気的に分離する必要があるため、半導体層をパターニングする必要がある。有機半導体層をパターニングする方法としては、特許文献1で開示されているようなレーザー照射を用いる方法、特許文献2で開示されているようなインクジェット印刷を用いる方法、特許文献3で開示されているような材料を含有する溶液の液滴を噴射する方法などがある。
In the case where thin film transistors are formed in a matrix, it is necessary to electrically isolate adjacent transistors, and thus it is necessary to pattern a semiconductor layer. As a method for patterning the organic semiconductor layer, a method using laser irradiation as disclosed in Patent Document 1, a method using ink jet printing as disclosed in
また、有機半導体層に限らず、機能性材料をパターニングする一般的な方法としては、特許文献4で開示されているようなフォトリソグラフィー法を用いる方法がある。 Further, not only an organic semiconductor layer but also a general method for patterning a functional material includes a method using a photolithography method as disclosed in Patent Document 4.
上記した従来技術の中で、フォトリソグラフィー法を用いる技術は、微細なパターンが形成できるというメリットがあるが、工程がレジスト塗布からエッチングを経てレジスト除去などその工程数が多く、また工程によるダメージも多いため、有機半導体を用いたアクティブマトリックス薄膜トランジスタ形成にはコストや性能の面で問題が多い。 Among the above-described conventional techniques, the technique using the photolithography method has an advantage that a fine pattern can be formed. However, the number of processes such as resist removal from application of the resist through etching is large, and damage due to the process is also caused. Therefore, there are many problems in terms of cost and performance in forming an active matrix thin film transistor using an organic semiconductor.
また、レーザー照射を用いる方法については工程によるダメージが多いため、有機半導体を用いたアクティブマトリックス薄膜トランジスタ形成には性能の面で問題が多い。 In addition, the method using laser irradiation has many problems in terms of performance when forming an active matrix thin film transistor using an organic semiconductor because there is much damage due to the process.
一方、インクジェット印刷や液滴を噴射する方法は工程が少なく済み、有機半導体層に与えるダメージが少なく、コストや性能の面でメリットがあるが、有機半導体を溶解または溶融させた液滴を滴下する方法であるため、液滴の体積のばらつき、滴下速度のばらつき、滴下する液滴の滴下位置精度のばらつき、滴下する面の表面性の違いなどにより、滴下して形成された有機半導体層の面積がばらついてしまう問題がある。
この発明は、上述した問題点を解消するためになされたものにして、トランジスタのOFF電流が少なく、トランジスタのON電流のばらつきが少ない安価な薄膜トランジスタを提供することにある。 An object of the present invention is to provide an inexpensive thin film transistor which has been made in order to solve the above-described problems and has a small transistor OFF current and a small variation in the transistor ON current.
この発明の請求項1に記載の発明は、ゲート電極部、ソース電極部、ドレイン電極部、およびチャネル部とから構成され、前記チャネル部が電流を流すための半導体層が孤立した領域に存在するとともに、前記半導体層は、トランジスタのチャネル方向と直交する方向においては液滴を時間的には離散して、トランジスタのチャネル方向と平行な方向においては液滴を時間的には連続に形成されていることを特徴とする。 According to a first aspect of the present invention, the semiconductor device includes a gate electrode portion, a source electrode portion, a drain electrode portion, and a channel portion, and the channel portion exists in an isolated region in which current flows. In addition, the semiconductor layer is formed such that the droplets are discrete in time in a direction perpendicular to the channel direction of the transistor, and the droplets are continuously formed in time parallel to the channel direction of the transistor. It is characterized by being.
この発明の請求項2に記載の発明は、請求項1に記載の発明に加え、更に、前記半導体層は前記ソース電極部および前記ドレイン電極部に対して電気的に接触して形成されていることを特徴とする。 According to a second aspect of the present invention, in addition to the first aspect, the semiconductor layer is formed in electrical contact with the source electrode portion and the drain electrode portion. It is characterized by that.
この発明の請求項3に記載の発明は、請求項1または2に記載の発明に加え、更に、前記半導体層は有機半導体であることを特徴とする。 According to a third aspect of the present invention, in addition to the first or second aspect, the semiconductor layer is an organic semiconductor.
この発明の請求項4に記載の発明は、請求項3に記載の発明に加え、更に、前記有機半導体層は高分子有機半導体であることを特徴とする。 According to a fourth aspect of the present invention, in addition to the third aspect of the invention, the organic semiconductor layer is a polymer organic semiconductor.
この発明の請求項5に記載の発明は、ゲート電極部、ゲート絶縁膜部、チャネル部、ソース電極部、ドレイン電極部を構成要素として有する薄膜トランジスタの製造方法において、前記ソース電極部および前記ドレイン電極部を形成した後、前記半導体材料を含む液滴を滴下させる際に、トランジスタのチャネル方向と直交する方向においては液滴を時間的には離散して、トランジスタのチャネル方向と平行な方向においては液滴を時間的には連続に形成して、電流を流すための半導体層を孤立した領域に形成することを特徴とする。 According to a fifth aspect of the present invention, in the method of manufacturing a thin film transistor having a gate electrode portion, a gate insulating film portion, a channel portion, a source electrode portion, and a drain electrode portion as constituent elements, the source electrode portion and the drain electrode After forming the portion, when the droplet containing the semiconductor material is dropped, the droplet is temporally dispersed in a direction orthogonal to the channel direction of the transistor and in a direction parallel to the channel direction of the transistor. It is characterized in that droplets are continuously formed in time and a semiconductor layer for supplying current is formed in an isolated region.
この発明の請求項6に記載の発明は、請求項5に記載の発明に加え、更に、前記液滴を滴下させて形成する方法としてディスペンサーを用いることを特徴とする。 According to a sixth aspect of the present invention, in addition to the fifth aspect of the present invention, a dispenser is used as a method of forming the liquid droplets by dropping.
この発明の請求項7に記載の発明は、請求項5に記載の発明に加え、更に、前記液滴を滴下させて形成する方法としてインクジェット装置を用いることを特徴とする。 According to a seventh aspect of the present invention, in addition to the fifth aspect, an ink jet apparatus is further used as a method of forming the liquid droplets by dropping.
この発明の請求項8に記載の発明は、上記記載の薄膜トランジスタをアクティブ素子として用いたことを特徴とする画像表示装置である。 According to an eighth aspect of the present invention, there is provided an image display device using the thin film transistor described above as an active element.
この発明によれば、トランジスタ半導体層のチャネル方向の巾のばらつきを、トランジスタ半導体層のチャネル方向と直交する巾のばらつきよりも小さくすることにより、トランジスタのON電流のばらつきをトランジスタ素子間で抑えることが可能になる。 According to the present invention, the variation in the width of the transistor semiconductor layer in the channel direction is made smaller than the variation in the width perpendicular to the channel direction of the transistor semiconductor layer, thereby suppressing the variation in the ON current of the transistor between the transistor elements. Is possible.
また、半導体層がソース電極部およびドレイン電極部に対して電気的に接触して形成されていることにより、電気特性の優れたトランジスタを形成することが可能になる。 In addition, since the semiconductor layer is formed in electrical contact with the source electrode portion and the drain electrode portion, a transistor with excellent electrical characteristics can be formed.
また、半導体材料として有機半導体を用いることにより、液滴を滴下して半導体層を形成することが容易になる。 In addition, by using an organic semiconductor as a semiconductor material, it is easy to form a semiconductor layer by dropping droplets.
また、有機半導体材料として高分子有機半導体用いることにより、半導体を溶媒に溶解して半導体層を形成することが容易になる。 Further, by using a polymer organic semiconductor as the organic semiconductor material, it becomes easy to dissolve the semiconductor in a solvent to form a semiconductor layer.
また、この発明の製造方法は、半導体材料を含む液滴を滴下させて形成する工程がソース電極部およびドレイン電極部を形成した後の工程で行う事により、半導体層に損傷を与えることなく、容易に半導体層とソース電極部およびドレイン電極部との電気的な導通が可能になる。 Further, in the manufacturing method of the present invention, the step of forming the droplet containing the semiconductor material by dropping is performed in the step after forming the source electrode portion and the drain electrode portion, so that the semiconductor layer is not damaged. Electrical conduction between the semiconductor layer and the source and drain electrode portions can be easily achieved.
また、液滴を滴下させて形成する方法としてディスペンサーを用いることにより、容易に半導体層を滴下により形成できる。 In addition, the semiconductor layer can be easily formed by dropping by using a dispenser as a method for forming the droplet by dropping.
また、液滴を滴下させて形成する方法としてインクジェット装置を用いることにより、量産性に優れた半導体層の形成が実現できる。 In addition, by using an inkjet apparatus as a method for forming droplets by dropping, a semiconductor layer having excellent mass productivity can be formed.
以下、この発明の実施形態につき図面を参照して説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。 Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated in order to avoid duplication of description.
図1は、この発明が適用されるの有機薄膜トランジスタの構成を示す模式的断面図、図2は、この発明の実施に形態にかかる有機薄膜トランジスタの構成を示す平面図、図3は、この発明の比較例の有機薄膜トランジスタの構成を示す平面図である。 1 is a schematic cross-sectional view showing the configuration of an organic thin film transistor to which the present invention is applied, FIG. 2 is a plan view showing the configuration of an organic thin film transistor according to an embodiment of the present invention, and FIG. It is a top view which shows the structure of the organic thin-film transistor of a comparative example.
図1に示す有機薄膜トランジスタは、ボトムゲートボトムコンタクト型であり、この有機薄膜トランジスタの構造は、基板1上にゲート電極2を設け、このゲート電極2を被覆するように、ゲート絶縁膜3が形成される。そして、このゲート絶縁膜3上にソース電極5、ドレイン電極6が設けられ、このソース電極5、ドレイン電極6間及びこれらの上に有機半導体層4が設けられる。
The organic thin film transistor shown in FIG. 1 is a bottom gate bottom contact type. The organic thin film transistor has a structure in which a
この種の薄膜トランジスタにおけるチャネル部の長さはソース電極5とドレイン電極6の間の間隔で規定されるが、チャネル部の幅を規定する方法は2つの方法がある。
The length of the channel portion in this type of thin film transistor is defined by the distance between the
一つの方法はソース電極(またはドレイン電極6)の幅を規定することにより、チャネル部の幅を規定する方法がある。一方、他の方法として半導体層4の幅を規定することにより、チャネル部の幅を規定する方法がある。 One method is to define the width of the channel portion by defining the width of the source electrode (or drain electrode 6). On the other hand, as another method, there is a method of defining the width of the channel portion by defining the width of the semiconductor layer 4.
ソース電極(またはドレイン電極6)の幅を規定することにより、チャネル部の幅を規定する場合は、チャネルの幅がソース電極5(またはドレイン電極6)の幅で規定されるため、有機半導体層4の面積がばらついてもチャネル幅はばらつかないというメリットがある。しかし、ソース電極5(またはドレイン電極6)をはみ出して形成された半導体層4は、ゲート電極2でトランジスタを遮断した場合でもチャネル部としては寄与しない代わりに抵抗成分としては寄与するため、結果的にトランジスタのオフ(OFF)電流が増加してしまうという欠点がある。
When the width of the channel portion is defined by defining the width of the source electrode (or drain electrode 6), the width of the channel is defined by the width of the source electrode 5 (or drain electrode 6). Even if the area of 4 varies, there is an advantage that the channel width does not vary. However, the semiconductor layer 4 formed so as to protrude from the source electrode 5 (or the drain electrode 6) does not contribute as a channel portion even when the transistor is shut off by the
一方、半導体層4の幅を規定することにより、チャネル部の幅を規定する構成の場合には、半導体層4の幅でチャネル部の幅が規定されるため、チャネルに寄与する部分以外の半導体層はないため、トランジスタのOFF電流の不要な増加を招く心配は無い。しかし、チャネル部の幅が半導体層の幅のばらつきに依存するため、液滴を滴下する方法で半導体層を形成する場合には、トランジスタのオン(ON)電流がばらついてしまうことになる。 On the other hand, when the width of the channel portion is defined by defining the width of the semiconductor layer 4, the width of the channel portion is defined by the width of the semiconductor layer 4, so that the semiconductor other than the portion that contributes to the channel Since there is no layer, there is no fear of causing an unnecessary increase in the OFF current of the transistor. However, since the width of the channel portion depends on variations in the width of the semiconductor layer, when the semiconductor layer is formed by a method of dropping droplets, the on-current of the transistor varies.
この発明は、半導体層4の幅を規定することにより、チャネル部の幅を規定する構造において、トランジスタの構成要素である半導体層のチャネル巾のばらつきを抑えることによって、トランジスタ特性のばらつきを小さくすることものである。 According to the present invention, by defining the width of the semiconductor layer 4, in the structure defining the width of the channel portion, variation in transistor characteristics is reduced by suppressing variation in the channel width of the semiconductor layer that is a component of the transistor. It is a thing.
具体的には、インクジェット法やディスペンサー法で液滴を滴下して形成される半導体層4、すなわち、複数の半導体層を含む液滴を重ね打ちすることにより形成される半導体層4が、トランジスタのチャネル方向と直交する方向において時間的に離散して、トランジスタのチャネル方向と平行な方向においては時間的に連続して形成される。このようにチャネル部は、電流を流すための半導体層4が孤立した領域に存在することにによって形成され、トランジスタのチャネル方向と直交する方向における半導体層4の巾のばらつきが、トランジスタのチャネル方向と平行な方向における半導体層4の巾のばらつきよりも小さくできる。 Specifically, a semiconductor layer 4 formed by dropping droplets by an ink jet method or a dispenser method, that is, a semiconductor layer 4 formed by overstripping droplets including a plurality of semiconductor layers is formed on a transistor. The transistors are discrete in time in a direction orthogonal to the channel direction and continuously in time in a direction parallel to the channel direction of the transistor. As described above, the channel portion is formed by the semiconductor layer 4 through which current flows flowing in an isolated region, and variation in the width of the semiconductor layer 4 in the direction orthogonal to the channel direction of the transistor is caused by the channel direction of the transistor. It can be made smaller than the variation in the width of the semiconductor layer 4 in the direction parallel to.
この発明の利点は、図2と図3を比較すると理解できる。図2および図3で示した半導体層4はインクジェット法やディスペンサー法を用いて複数の半導体層4を含む液滴を重ね打ちすることにより形成されている。図2は、この発明の実施に形態にかかる有機薄膜トランジスタの構成を示す平面図、図3は、この発明の比較例の有機薄膜トランジスタの構成を示す平面図である。 The advantages of the present invention can be understood by comparing FIG. 2 with FIG. The semiconductor layer 4 shown in FIG. 2 and FIG. 3 is formed by repeatedly hitting droplets including a plurality of semiconductor layers 4 using an ink jet method or a dispenser method. FIG. 2 is a plan view showing a configuration of an organic thin film transistor according to an embodiment of the present invention, and FIG. 3 is a plan view showing a configuration of an organic thin film transistor of a comparative example of the present invention.
図2は、トランジスタのチャネル方向と平行な走査方向(図中A方向)において、半導体層を含む液滴41を時間的に連続して、ソース電極5とドレイン電極6との間で重ね打ちして、半導体層4を形成したものである。そして、トランジスタのチャネル方向と直交する方向において時間的に離散して形成される。
FIG. 2 shows that a
図3は、トランジスタのチャネル方向と直交する走査方向(図中B方向)において、半導体層を含む液滴41を時間的に連続して重ね打ちした場合である。そして、トランジスタのチャネル方向と平行な方向において時間的に離散して形成される。
FIG. 3 shows a case where
図2及び図3から明らかなように、走査方向と直交する液滴形成の間隔を一定とした場合、トランジスタのチャネル方向と平行な走査方向において半導体層を含む液滴を重ね打ちした場合には、チャネル巾のばらつきが小さいのに対し、トランジスタのチャネル方向と直交する走査方向において半導体層を含む液滴を重ね打ちした場合にはチャネル巾のばらつきが大きくなることが判る。 As is apparent from FIGS. 2 and 3, when the interval between droplet formation perpendicular to the scanning direction is constant, when droplets including a semiconductor layer are overstruck in the scanning direction parallel to the channel direction of the transistor, It can be seen that, although the variation in channel width is small, the variation in channel width increases when a droplet including a semiconductor layer is overstruck in the scanning direction orthogonal to the channel direction of the transistor.
従って、図2の構成の方が、図3の構成よりもトランジスタ特性のばらつきを小さく抑えることが可能になる。 Therefore, the configuration of FIG. 2 can suppress variations in transistor characteristics to a smaller extent than the configuration of FIG.
この発明で用いるゲート電極材料/ソース電極材料/ドレイン電極材料としては、真空蒸着法で作成するAu膜、Al膜、Cr膜やスクリーン印刷法で形成される銀膜、インクジェット法やディスペンサーを用いて形成される銀や金のナノメタル膜などが上げられる。 As the gate electrode material / source electrode material / drain electrode material used in the present invention, an Au film, an Al film, a Cr film, a silver film formed by a screen printing method, an inkjet method or a dispenser are used. The silver and gold nanometal films that are formed are raised.
また、この発明で用いる半導体層4の材料としては、アモルファスシリコン材料などの無機材料もあるが、この発明で特に有効な材料としては有機半導体材料であり、ペンタセンなどの低分子材料や低分子材料を溶解可能にさせたプリカーサー、チオフェン系の高分子有機半導体材料、トリアリリールアミン系の高分子有機半導体材料などが上げられる。特に、高分子有機半導体材料は有機溶媒に可溶であるため、この発明には好適である。 Further, the material of the semiconductor layer 4 used in the present invention includes an inorganic material such as an amorphous silicon material, but a particularly effective material in the present invention is an organic semiconductor material, and a low molecular material such as pentacene or a low molecular material. And the like, precursors made to be soluble, thiophene-based polymer organic semiconductor materials, triarylylamine-based polymer organic semiconductor materials, and the like. In particular, the polymer organic semiconductor material is suitable for the present invention because it is soluble in an organic solvent.
そして、半導体材料を含む液滴を滴下させて形成する工程がソース電極およびドレイン電極を形成した後の工程で行うことにより、半導体層に損傷を与えることなく、容易に半導体層とソース電極およびドレイン電極との電気的な導通が可能になる。 Then, the step of forming the droplet containing the semiconductor material by dropping is performed in the step after forming the source electrode and the drain electrode, so that the semiconductor layer, the source electrode, and the drain can be easily formed without damaging the semiconductor layer. Electrical continuity with the electrode becomes possible.
次に、この発明を具体的実施例に基づき説明する。また、比較のために比較例も作成した。 Next, the present invention will be described based on specific examples. A comparative example was also created for comparison.
(実施例)
光学研磨したガラス基板1上に厚さ100nmのAl膜を真空蒸着法により成膜して、フォトリソグラフィーおよびエッチングを行い、ゲート電極2を形成した。
(Example)
An Al film having a thickness of 100 nm was formed on the optically polished glass substrate 1 by vacuum deposition, and photolithography and etching were performed to form the
ゲート電極2を形成後、シアノエチルプルラン絶縁膜(信越化学株式会社製の商品名「シアノレジンCR−S」)をスピンコートし、ホットプレートを用い100℃で30分乾燥させて、ゲート絶縁膜3を形成した。膜厚は200nmとした。
After forming the
次に、ゲート絶縁膜3の上に厚さ50nmのAu膜を、シャドウマスクを用いて真空蒸着法により成膜して、ソース電極5およびドレイン電極6を形成した。ソース電極5とドレイン電極6の間隔は5μm、ソース電極巾を1000μmとした。
Next, an Au film having a thickness of 50 nm was formed on the
続いて、有機半導体材料として有機溶媒中に溶かしたトリアリリールアミンポリマーを用いて、ソース電極5とドレイン電極6上に孤立した半導体層4を形成する。この半導体層4の形成は、インクジェット法を用いて有機溶媒中に溶かしたトリアリリールアミンポリマーを滴下して行った。液滴の量は滴下し形成された半導体層41の直径が100μm、時間的に連続して走査して滴下する液滴の滴下中心位置間隔が10μm、走査方向と直交する液滴の滴下の間隔が50μmになるように調整した。このサンプルにおいては滴下の走査方向はトランジスタのチャネル方向と平行になるように設定し、トランジスタのチャネル巾が500μmとなるように半導体層を形成した。滴下後、80℃30分乾燥させた。実施例の製法でサンプルを10サンプル作成した。これらのサンプルをサンプルNo.1〜サンプルNo.10とする。これらのサンプルは図2に対応する。
Subsequently, an isolated semiconductor layer 4 is formed on the
(比較例)
上記実施例と同様に、光学研磨したガラス基板1上に厚さ100nmのAl膜を真空蒸着法により成膜して、フォトリソグラフィーおよびエッチングを行い、ゲート電極2を形成した。
(Comparative example)
As in the above example, an Al film having a thickness of 100 nm was formed on the optically polished glass substrate 1 by a vacuum deposition method, and photolithography and etching were performed to form the
ゲート電極2を形成後、シアノエチルプルラン絶縁膜(信越化学株式会社製の商品名「シアノレジンCR−S」)をスピンコートし、ホットプレートを用い100℃で30分乾燥させて、ゲート絶縁膜3を形成した。膜厚は200nmとした。
After forming the
次に、ゲート絶縁膜3の上に厚さ50nmのAu膜を、シャドウマスクを用いて真空蒸着法により成膜して、ソース電極5およびドレイン電極6を形成した。ソース電極5とドレイン電極6の間隔は5μm、ソース電極巾を1000μmとした。
Next, an Au film having a thickness of 50 nm was formed on the
続いて、有機半導体材料として有機溶媒中に溶かしたトリアリリールアミンポリマーを用いて、ソース電極5とドレイン電極6上に孤立した半導体層4を形成する。この半導体層4の形成は、インクジェット法を用いて有機溶媒中に溶かしたトリアリリールアミンポリマーを滴下した行った。液滴の量は滴下し形成された半導体層41の直径が100μm、時間的に連続して走査して滴下する液滴の滴下中心位置間隔が10μm、走査方向と直交する液滴の滴下の間隔が50μmになるように調整した。このサンプルにおいては滴下の走査方向はトランジスタのチャネル方向と直交するように設定し、トランジスタのチャネル巾が500μmとなるように半導体層を形成した。滴下後、80℃30分乾燥させた。比較例の製法でサンプルを10サンプル作成した。これらのサンプルをサンプルNo.11〜サンプルNo.20とする。これらのサンプルは図2に対応する。
Subsequently, an isolated semiconductor layer 4 is formed on the
実施例で作成したサンプルサンプルNo.1〜サンプルNo.10の試料、および比較例で作成したサンプルNo.11〜サンプルNo.20の試料についてトランジスタのON電流を測定した。その測定結果を表1に示す。 Sample sample No. prepared in the example. 1 to sample no. 10 and the sample No. prepared in the comparative example. 11 to sample no. The transistor ON current was measured for 20 samples. The measurement results are shown in Table 1.
この表1から判るように、実施例と比較例を比較すると、実施例の方が比較例と比較してON電流のサンプル間のばらつきが小さいことが判る。よって、この発明による有機薄膜トランジスタによれば、ON電流のばらつきをトランジスタ素子間で抑えることが可能になる。 As can be seen from Table 1, when the example and the comparative example are compared, it can be seen that the variation in the ON current sample is smaller in the example than in the comparative example. Therefore, according to the organic thin film transistor according to the present invention, it is possible to suppress variations in the ON current between the transistor elements.
次に、この発明の薄膜トランジスタを画像表示装置のアクティブマトリックス素子に用いた実施例につき説明する。図4は、この発明の薄膜トランジスタを画像表示装置のアクティブマトリックス基板に用いた例を示す平面図、図5は、この発明のアクティブマトリックス基板を用いた画像表示装置の縦断面図である。アクティブマトリックス基板に、液晶、電気泳動、有機ELなどの画像表示装置を組み合わせることで、アクティブマトリックス型表示装置を構成できる。 Next, an embodiment in which the thin film transistor of the present invention is used for an active matrix element of an image display device will be described. 4 is a plan view showing an example in which the thin film transistor of the present invention is used for an active matrix substrate of an image display device, and FIG. 5 is a longitudinal sectional view of the image display device using the active matrix substrate of the present invention. An active matrix display device can be configured by combining an active matrix substrate with an image display device such as liquid crystal, electrophoresis, or organic EL.
図4に示すように、ガラス基板などの絶縁性基板1上に厚さ70nmのCr膜をスパッタリング法により成膜し、フォトリソグラフィ・エッチング工程により、走査線20、ゲート電極2が形成される。ゲート絶縁膜3及び走査線20と信号配線の層間絶縁膜となる絶縁膜が形成される。
As shown in FIG. 4, a Cr film having a thickness of 70 nm is formed on an insulating substrate 1 such as a glass substrate by a sputtering method, and a
続いて、このゲート絶縁膜3上の所定領域に厚さ50nmのAu膜をシャドウマスクを用いた真空蒸着法によりパターン成膜し、ソース電極5及びドレイン電極6とドレイン電極6と連なる信号配線21及びソース電極5と連なる画素電極22を形成する。
Subsequently, an Au film having a thickness of 50 nm is formed in a predetermined region on the
そして、ソース電極5、ドレイン電極6間及びこれらの上にディスペンサーを用いて有機溶媒中に溶かしたトリアリリールアミンポリマーを滴下し、3つに分割された有機半導体層からなる半導体層4を形成した。
Then, a triarylamine polymer dissolved in an organic solvent was dropped between and on the
続いて、ソース電極5及びドレイン電極6と信号配線21及びソース電極5と連なる画素電極22を含み、有機半導体層4上に、パッシベーション保護層7を設けて、アクティブマトリックス基板31が形成される。
Subsequently, the
図5に示すように、画像表示装置30は、前述のアクティブマトリックス基板31と、透明導電膜32を第2の基板33との間に表示素子が設けられ、画素電極22に連なるソース電極5上の表示素子がスイッチングされる。第2の基板33としては、ガラスやポリエステル、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチックなどを用いることができる。表示素子34としては、液晶、電気泳動、有機EL等の方式を用いることができる。
As shown in FIG. 5, the
液晶パネルを構成する場合には、例えば、アクティブマトリックス基板31の基板と第2の基板33には、スピンコート法により、配向膜を形成して、配向処理が施されている。そして、両基板1、33間にシリカスペーサを配置して接合し、ギャップ間に液晶性材料を封入することで液晶パネルが形成される。
In the case of configuring a liquid crystal panel, for example, an alignment film is formed on the substrate of the
また、電機泳動表示パネルは、透明導電膜を成膜後、対向基板にシリカスペーサを配置接合し、ギャップ間にマイクロカプセル型電気泳動素子を封入することで、電気泳動パネルが形成できる。 In addition, the electrophoretic display panel can be formed by forming a transparent conductive film, placing a silica spacer on a counter substrate and joining the same, and encapsulating a microcapsule type electrophoretic element between the gaps.
なお、上記した実施形態においては、薄膜トランジスタとしてボトムコンタクト型トランジスタを例に取り説明したが、この発明はトップコンタクト型トランジスタにも適用できる。 In the above-described embodiment, the bottom contact type transistor is described as an example of the thin film transistor. However, the present invention can also be applied to the top contact type transistor.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.
この発明は、液晶ディスプレイ、電気泳動ディスプレイ、電子ペーパーなどのアクティブ型薄膜トランジスタとして、有機薄膜トランジスタを用いたものに適用できる。 The present invention can be applied to an active thin film transistor using an organic thin film transistor such as a liquid crystal display, an electrophoretic display, and electronic paper.
今回開示された実施の形態はすべての点で例示であって制限的なものではな The embodiments disclosed herein are illustrative and non-restrictive in every respect.
1 基板
2 ゲート電極
3 ゲート絶縁膜
5 ソース電極
6ドレイン電極
41 半導体層
DESCRIPTION OF SYMBOLS 1
Claims (8)
5. An image display device using the thin film transistor according to claim 1 as an active element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005271472A JP2007088001A (en) | 2005-09-20 | 2005-09-20 | THIN FILM TRANSISTOR, IMAGE DISPLAY DEVICE USING SAME, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005271472A JP2007088001A (en) | 2005-09-20 | 2005-09-20 | THIN FILM TRANSISTOR, IMAGE DISPLAY DEVICE USING SAME, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007088001A true JP2007088001A (en) | 2007-04-05 |
Family
ID=37974723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005271472A Pending JP2007088001A (en) | 2005-09-20 | 2005-09-20 | THIN FILM TRANSISTOR, IMAGE DISPLAY DEVICE USING SAME, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007088001A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792065B1 (en) * | 2000-05-08 | 2008-01-04 | 도시바 기카이 가부시키가이샤 | Position control device and position control method |
| KR100835581B1 (en) * | 2004-05-19 | 2008-06-05 | 스미도모쥬기가이고교 가부시키가이샤 | Mobile position control device and stage device using this control device |
| US7851803B2 (en) | 2008-04-04 | 2010-12-14 | Fujifilm Corporation | Semiconductor device, manufacturing method of semiconductor device, and display device |
-
2005
- 2005-09-20 JP JP2005271472A patent/JP2007088001A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792065B1 (en) * | 2000-05-08 | 2008-01-04 | 도시바 기카이 가부시키가이샤 | Position control device and position control method |
| KR100835581B1 (en) * | 2004-05-19 | 2008-06-05 | 스미도모쥬기가이고교 가부시키가이샤 | Mobile position control device and stage device using this control device |
| US7851803B2 (en) | 2008-04-04 | 2010-12-14 | Fujifilm Corporation | Semiconductor device, manufacturing method of semiconductor device, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5521270B2 (en) | THIN FILM TRANSISTOR ARRAY, METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY, AND ACTIVE MATRIX DISPLAY USING THIN FILM TRANSISTOR ARRAY | |
| JP5410475B2 (en) | Thin film transistor (TFT) array manufacturing method | |
| US7504709B2 (en) | Electronic device, method of manufacturing an electronic device, and electronic apparatus | |
| JP5365007B2 (en) | Thin film transistor array and manufacturing method thereof | |
| JP4946286B2 (en) | Thin film transistor array, image display device using the same, and driving method thereof | |
| JP4589373B2 (en) | Organic transistor, organic transistor array and display device | |
| CN101582391B (en) | Method for forming a pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display | |
| JP2006147843A (en) | Method of manufacturing field effect transistor and field effect transistor manufactured by the method | |
| JP2010003723A (en) | Thin-film transistor, thin-film transistor array and image display | |
| KR100766513B1 (en) | Method for manufacturing an organic semiconductor device, as well as organic semiconductor device, electronic device, and electronic apparatus | |
| JP5176414B2 (en) | Organic transistor array and display device | |
| JP2008244362A (en) | Semiconductor device manufacturing method, semiconductor device, semiconductor circuit, electro-optical device, and electronic apparatus | |
| EP1715374B1 (en) | Active matrix circuit, active matrix display and method for manufacturing the same | |
| CN101359720A (en) | Organic transistors and active matrix substrates | |
| KR100993551B1 (en) | Organic Transistors and Active Matrix Display | |
| JP5380831B2 (en) | Organic transistor and manufacturing method thereof | |
| JP4843236B2 (en) | THIN FILM TRANSISTOR AND IMAGE DISPLAY DEVICE USING THE SAME | |
| JP2007088001A (en) | THIN FILM TRANSISTOR, IMAGE DISPLAY DEVICE USING SAME, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR | |
| JP2009038337A (en) | Organic thin film transistor and manufacturing method thereof | |
| US11187887B2 (en) | Electrode substrate, method for producing same, and electronic device | |
| JP4699090B2 (en) | ORGANIC THIN FILM TRANSISTOR, DISPLAY DEVICE EQUIPPED WITH THE SAME, AND METHOD FOR PRODUCING ORGANIC THIN FILM TRANSISTOR | |
| JP2010237485A (en) | Thin film transistor array manufacturing method and display device | |
| JP2006261528A (en) | ORGANIC THIN FILM TRANSISTOR, DISPLAY DEVICE EQUIPPED WITH THE SAME, AND METHOD FOR PRODUCING ORGANIC THIN FILM TRANSISTOR | |
| JP6331644B2 (en) | Thin film transistor array and manufacturing method thereof | |
| JP2016163029A (en) | Thin film transistor, thin film transistor array manufacturing method, and pixel display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080702 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090731 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |