[go: up one dir, main page]

JP2007081174A - High voltage vertical MOS transistor and switching power supply device using high voltage vertical MOS transistor - Google Patents

High voltage vertical MOS transistor and switching power supply device using high voltage vertical MOS transistor Download PDF

Info

Publication number
JP2007081174A
JP2007081174A JP2005267731A JP2005267731A JP2007081174A JP 2007081174 A JP2007081174 A JP 2007081174A JP 2005267731 A JP2005267731 A JP 2005267731A JP 2005267731 A JP2005267731 A JP 2005267731A JP 2007081174 A JP2007081174 A JP 2007081174A
Authority
JP
Japan
Prior art keywords
voltage
region
mos transistor
vertical mos
high breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005267731A
Other languages
Japanese (ja)
Inventor
Saichiro Kaneko
佐一郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005267731A priority Critical patent/JP2007081174A/en
Publication of JP2007081174A publication Critical patent/JP2007081174A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】 電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することを目的とする。
【解決手段】 第１の導電型の半導体基板１０を介して第１の導電型のドリフト領域２０と接続する第１のドレイン領域１１０と第２の導電型の半導体領域に挟まれた第１の導電型のドリフト領域２０に形成された第２のドレイン領域３３１とを備える高耐圧接合型ＦＥＴ２８４を介して高耐圧縦型ＭＯＳトランジスタと電圧制御回路とを接続することにより、高耐圧縦型ＭＯＳトランジスタから電圧制御回路に印加される電圧を高耐圧接合型ＦＥＴ２８４のピンチオフ電圧以下に制御することができるため、電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することができる。
【選択図】図６PROBLEM TO BE SOLVED: To supply a start-up bias voltage required when an AC power supply is turned on without using a high withstand voltage and high power type resistor for supplying power to a voltage control circuit.
SOLUTION: A first drain region 110 connected to a first conductivity type drift region 20 via a first conductivity type semiconductor substrate 10 and a first conductivity region sandwiched between the second conductivity type semiconductor region. By connecting a high voltage vertical MOS transistor and a voltage control circuit via a high voltage junction FET 284 having a second drain region 331 formed in the conductive drift region 20, a high voltage vertical MOS transistor is obtained. Since the voltage applied to the voltage control circuit can be controlled to be equal to or lower than the pinch-off voltage of the high withstand voltage junction FET 284, without using a high withstand voltage and high power type resistor for supplying power to the voltage control circuit. A starting bias voltage required when the AC power supply is turned on can be supplied.
[Selection] Figure 6

Description

この発明はスイッチング電源装置に関するもので、更にはスイッチング電源装置に使用される主電流を繰り返し開閉する高耐圧ＭＯＳトランジスタに関するものである。   The present invention relates to a switching power supply device, and more particularly to a high voltage MOS transistor that repeatedly opens and closes a main current used in the switching power supply device.

従来の高耐圧縦型ＭＯＳトランジスタおよび高耐圧縦型ＭＯＳトランジスタを用いたスイッチング電源装置について、図７，図８，図９を用いて説明する。
図７は従来の高耐圧縦型ＭＯＳトランジスタを例示する上面概念図である。図８は従来の高耐圧縦型ＭＯＳトランジスタを例示する断面図であり、図７におけるＤ−Ｄ’の断面図である。図９は従来のスイッチング電源装置を示す回路図であり、上記の高耐圧縦型ＭＯＳトランジスタ２８０を用いたスイッチング電源装置である。 A conventional switching power supply device using a high breakdown voltage vertical MOS transistor and a high breakdown voltage vertical MOS transistor will be described with reference to FIGS.
FIG. 7 is a top conceptual view illustrating a conventional high breakdown voltage vertical MOS transistor. FIG. 8 is a cross-sectional view illustrating a conventional high breakdown voltage vertical MOS transistor, and is a cross-sectional view taken along the line DD ′ in FIG. FIG. 9 is a circuit diagram showing a conventional switching power supply device, which is a switching power supply device using the high breakdown voltage vertical MOS transistor 280 described above.

図７，図８において、この高耐圧縦型ＭＯＳトランジスタ２８０のユニットセルは、Ｎ＋型半導体基板１０上に形成されたＮ−型ドリフト領域２０と、このＮ−型ドリフト領域２０表層に形成されるＰ型ウエル領域３０と、Ｐ型ウエル領域３０内に形成されるＮ＋型ソース領域４０と、Ｐ＋型コンタクト領域５０と、Ｐ型ウエル領域３０上に、少なくともＮ＋型ソース領域４０からＮ−型ドリフト領域２０まで延設されて形成されるゲート絶縁膜１００と、このゲート絶縁膜１００上に形成されるゲート電極９０と、ゲート電極９０を覆って形成される層間膜８０と、Ｎ＋型半導体基板１０裏面に形成されたドレイン電極１１０と、Ｎ＋型ソース領域４０に接続されるソース電極６０とから構成されている。そして、最外周ユニットセルの外側のＮ−型ドリフト領域２０表層には、ドレイン電極１１０に印加された高電圧により生じる電界を緩和するために、例えば５つのＰ型半導体層３２０〜３２４からなる環状領域（ガードリング）が設けられている。さらに、高耐圧縦型ＭＯＳトランジスタ２８０（含むガードリング）は保護膜７０で覆われている。 7 and 8, the unit cell of the high breakdown voltage vertical MOS transistor 280 is formed on the N − type drift region 20 formed on the N + type semiconductor substrate 10 and on the surface layer of the N − type drift region 20. P type well region 30, N + type source region 40 formed in P type well region 30, P + type contact region 50, and P type well region 30, at least from N + type source region 40 A gate insulating film 100 formed extending to the N − type drift region 20, a gate electrode 90 formed on the gate insulating film 100, an interlayer film 80 formed covering the gate electrode 90, and N The drain electrode 110 is formed on the back surface of the + type semiconductor substrate 10, and the source electrode 60 is connected to the N + type source region 40. An outer surface of the N − type drift region 20 outside the outermost peripheral unit cell has an annular shape made up of, for example, five P-type semiconductor layers 320 to 324 in order to reduce an electric field generated by a high voltage applied to the drain electrode 110. A region (guard ring) is provided. Further, the high breakdown voltage vertical MOS transistor 280 (including the guard ring) is covered with a protective film 70.

この高耐圧縦型ＭＯＳトランジスタ２８０の動作としては、ソース電極６０を負電圧にゲート電極９０が正電圧になった場合に、ゲート電極９０とゲート絶縁膜１００を挟んで向き合ったウエル領域３０表層の一部がＮ型層に反転するので、ここを通ってドレイン電極１１０とソース電極６０の間に電流を流すことができる。即ち、ゲート電極９０の電圧により電界効果でドレイン電極１１０とソース電極６０との間の電流を制御することができる。   The high breakdown voltage vertical MOS transistor 280 operates as follows: when the source electrode 60 is a negative voltage and the gate electrode 90 is a positive voltage, the surface of the well region 30 facing the gate electrode 90 and the gate insulating film 100 is sandwiched. Since a part is inverted to the N-type layer, a current can flow between the drain electrode 110 and the source electrode 60 through the layer. That is, the current between the drain electrode 110 and the source electrode 60 can be controlled by the field effect by the voltage of the gate electrode 90.

図９において、このスイッチング電源装置は、交流電源ｅが供給されダイオードブリッジ１２０及びフィルタコンデンサ１３０から構成される直流電圧源１４０と、変圧器１５０と、直流電圧源１４０と直列に接続される変圧器１５０の一次巻線１６０と、一次巻線１６０と直列に接続され、主電流をスイッチングする高耐圧縦型ＭＯＳトランジスタ２８０と、この高耐圧縦型ＭＯＳトランジスタ２８０の開閉を制御するパルス幅変調等を利用した電圧制御回路２７０と、負荷と接続される変圧器１５０の二次巻線１８０と、電圧制御回路２７０に接続される変圧器１５０の二次巻線１９０と、を有し、二次巻線１８０から負荷電力へ、及び二次巻線１９０から電圧制御回路２７０へ電力を供給するように構成されている。なお、電圧制御回路２７０はチップ２００に形成され、高耐圧縦型ＭＯＳトランジスタはチップ１７０にそれぞれ形成されており、これらはチップ１７０のゲート電極９０を介して接続されている（例えば、特許文献１参照）。
特開平６−１６５４８５号公報 In FIG. 9, this switching power supply device is provided with an AC power supply e, a DC voltage source 140 composed of a diode bridge 120 and a filter capacitor 130, a transformer 150, and a transformer connected in series with the DC voltage source 140. 150 primary winding 160, high-breakdown-voltage vertical MOS transistor 280 connected in series with primary winding 160 and switching the main current, and pulse width modulation for controlling opening and closing of the high-breakdown-voltage vertical MOS transistor 280, etc. The voltage control circuit 270 used, the secondary winding 180 of the transformer 150 connected to the load, and the secondary winding 190 of the transformer 150 connected to the voltage control circuit 270 have a secondary winding. It is configured to supply power from line 180 to load power and from secondary winding 190 to voltage control circuit 270. The voltage control circuit 270 is formed on the chip 200, and the high breakdown voltage vertical MOS transistors are formed on the chip 170, respectively, which are connected via the gate electrode 90 of the chip 170 (for example, Patent Document 1). reference).
JP-A-6-165485

ここで電圧制御回路２７０への電力の供給方法について以下に説明する。
すなわち、直流電圧源１４０と、変圧器１５０の一次巻線１６０と、主電流をスイッチングする高耐圧縦型ＭＯＳトランジスタ２８０（図８のドレイン電極１１０、ソース電極６０を介して）とを直列に接続し、高耐圧縦型ＭＯＳトランジスタ２８０を繰り返し開閉することにより変圧器１５０の二次巻線１８０及び１９０から負荷電力と電圧制御回路２７０へ電力を供給する。ここで１３０、２２０、２３０はフィルタコンデンサ、２４０と２５０はダイオードである。２６０は電圧制御回路２７０へ電力を供給する高耐圧で高電力の抵抗である。通常は電圧制御回路２７０を動作させる直流電圧は変圧器１５０の二次巻線１９０、コンデンサ２３０及びダイオード２５０により作りだされ供給される（Ｖｂｉａｓ）。しかし、交流電源ｅの投入時は、高耐圧縦型ＭＯＳトランジスタ２８０がスイッチング動作をしていないため二次巻線１９０への電圧の誘起がなく電圧制御回路２７０は無電源の状態である。従って、スイッチングを開始させるために直流電圧源１４０から抵抗２６０を通して、電圧制御回路２７０を起動させるのに都合よく見合うような低電圧を供給する。通常、直流電圧源１４０の電圧は高いので、電圧制御回路２７０に必要とされる低電圧まで低下する過程でかなりの量の電力が消費される。そのため抵抗２６０は高耐圧で高電力型のものが必要になる。特に、電源電圧ｅの範囲が、例えば汎用的な電圧である交流８０〜２７５Ｖのように広い場合は設計が複雑になるという問題点があった。 Here, a method of supplying power to the voltage control circuit 270 will be described below.
That is, the DC voltage source 140, the primary winding 160 of the transformer 150, and the high-breakdown-voltage vertical MOS transistor 280 that switches the main current (through the drain electrode 110 and the source electrode 60 in FIG. 8) are connected in series. Then, power is supplied to the load power and voltage control circuit 270 from the secondary windings 180 and 190 of the transformer 150 by repeatedly opening and closing the high breakdown voltage vertical MOS transistor 280. Here, 130, 220 and 230 are filter capacitors, and 240 and 250 are diodes. Reference numeral 260 denotes a high-voltage and high-power resistor that supplies power to the voltage control circuit 270. Normally, a DC voltage for operating the voltage control circuit 270 is generated and supplied by the secondary winding 190 of the transformer 150, the capacitor 230, and the diode 250 (Vbias). However, when the AC power source e is turned on, the high withstand voltage vertical MOS transistor 280 does not perform the switching operation, so that no voltage is induced in the secondary winding 190 and the voltage control circuit 270 is in a no power state. Thus, a low voltage is conveniently provided to activate the voltage control circuit 270 from the DC voltage source 140 through the resistor 260 to initiate switching. Usually, since the voltage of the DC voltage source 140 is high, a considerable amount of power is consumed in the process of decreasing to a low voltage required for the voltage control circuit 270. Therefore, the resistor 260 needs to have a high breakdown voltage and a high power type. In particular, there is a problem that the design becomes complicated when the range of the power supply voltage e is as wide as, for example, AC 80 to 275 V, which is a general-purpose voltage.

本発明は、スイッチング電源装置において、上記の例のように電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用の低圧のバイアス電圧を供給できるスイッチング電源装置及びこのスイッチング電源装置に用いる高耐圧縦型ＭＯＳトランジスタを提供することを目的とする。   The present invention provides a switching power supply that does not use a high withstand voltage and high power type resistor for supplying power to the voltage control circuit as in the above example, and requires a low voltage for starting that is required when the AC power is turned on. It is an object of the present invention to provide a switching power supply capable of supplying a bias voltage and a high breakdown voltage vertical MOS transistor used in the switching power supply.

上記目的を達成するために、請求項１記載の高耐圧縦型ＭＯＳトランジスタは、第１ドレイン領域が形成された第１導電型の半導体基板上に前記半導体基板表層の所定領域に形成される第２導電型のウエル領域，前記ウエル領域に形成された第１導電型のソース領域，少なくとも前記ソース領域から前記半導体基板領域まで延設されて形成されるゲート絶縁膜，前記ゲート絶縁膜上に形成されるゲート電極，前記第１ドレイン領域に接続される第１ドレイン電極および前記ソース領域に接続されるソース電極を備える高耐圧縦型ＭＯＳトランジスタであって、前記半導体基板表層外周に形成された第２導電型半導体層から成る複数の環状領域と、前記半導体基板表層の所定領域に形成される第１導電型の第２ドレイン領域と、前記第２ドレイン領域に接続される第２ドレイン電極とを有し、前記第１ドレイン領域および前記半導体基板ならびに前記第２ドレイン領域で高耐圧接合型ＦＥＴを形成し、前記第２ドレイン電極から印加する電圧が前記高耐圧接合型ＦＥＴのピンチオフ電圧以下となることを特徴とする。   To achieve the above object, a high breakdown voltage vertical MOS transistor according to claim 1 is formed in a predetermined region of a surface layer of the semiconductor substrate on a semiconductor substrate of a first conductivity type on which a first drain region is formed. A two-conductivity type well region, a first conductivity type source region formed in the well region, a gate insulating film formed extending from at least the source region to the semiconductor substrate region, and formed on the gate insulating film; A high-breakdown-voltage vertical MOS transistor comprising a gate electrode, a first drain electrode connected to the first drain region, and a source electrode connected to the source region. A plurality of annular regions composed of two-conductivity type semiconductor layers; a second drain region of a first conductivity type formed in a predetermined region of the semiconductor substrate surface layer; and the second drains. A high-voltage junction FET is formed in the first drain region, the semiconductor substrate, and the second drain region, and a voltage applied from the second drain electrode is the second drain electrode connected to the region. It is characterized by being not more than the pinch-off voltage of the high voltage junction type FET.

請求項２記載の高耐圧縦型ＭＯＳトランジスタは、請求項１記載の高耐圧縦型ＭＯＳトランジスタにおいて、前記第２ドレイン領域を形成する所定領域が、少なくとも２つの前記ウエル領域により挟まれた前記半導体基板領域表層であることを特徴とする。   3. The high breakdown voltage vertical MOS transistor according to claim 2, wherein the predetermined region forming the second drain region is sandwiched between at least two well regions in the high breakdown voltage vertical MOS transistor according to claim 1. It is a substrate region surface layer.

請求項３記載の高耐圧縦型ＭＯＳトランジスタは、請求項１記載の高耐圧縦型ＭＯＳトランジスタにおいて、前記第２ドレイン領域を形成する所定領域が、隣接する任意の前記環状領域間表層であることを特徴とする。
請求項４記載の高耐圧縦型ＭＯＳトランジスタは、請求項１記載の高耐圧縦型ＭＯＳトランジスタにおいて、前記第２ドレイン領域を形成する所定領域が、前記ウエル領域と、前記ウエル領域に隣接する前記環状領域との間の前記半導体基板領域表層であることを特徴とする。 The high breakdown voltage vertical MOS transistor according to claim 3 is the high breakdown voltage vertical MOS transistor according to claim 1, wherein the predetermined region forming the second drain region is a surface layer between any adjacent annular regions. It is characterized by.
The high breakdown voltage vertical MOS transistor according to claim 4 is the high breakdown voltage vertical MOS transistor according to claim 1, wherein the predetermined region for forming the second drain region is adjacent to the well region and the well region. The semiconductor substrate region surface layer between the annular regions.

請求項５記載のスイッチング電源装置は、主電流をスイッチングする高耐圧縦型ＭＯＳトランジスタを備えるスイッチング電源装置であって、直流電圧源と、変圧器と、請求項１または請求項２または請求項３または請求項４のいずれかに記載の高耐圧縦型ＭＯＳトランジスタと、前記高耐圧縦型ＭＯＳトランジスタのゲート電極に接続してスイッチングを制御する電圧制御回路と、前記電圧制御回路を起動する起動回路とを有し、前記直流電圧源，前記変圧器，前記高耐圧縦型ＭＯＳトランジスタの順に直列に接続され、前記高耐圧縦型ＭＯＳトランジスタの第２ドレイン電極から前記起動回路に電圧を印加することを特徴とする。   The switching power supply device according to claim 5 is a switching power supply device including a high-breakdown-voltage vertical MOS transistor that switches a main current, and includes a DC voltage source, a transformer, and claim 1 or claim 2 or claim 3. 5. The high withstand voltage vertical MOS transistor according to claim 4, a voltage control circuit for controlling switching by connecting to a gate electrode of the high withstand voltage vertical MOS transistor, and an activation circuit for starting up the voltage control circuit The DC voltage source, the transformer, and the high-breakdown-voltage vertical MOS transistor are connected in series, and a voltage is applied to the start-up circuit from the second drain electrode of the high-breakdown-voltage vertical MOS transistor. It is characterized by.

以上のように、電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することができる。   As described above, it is possible to supply a starting bias voltage required when the AC power supply is turned on without using a high withstand voltage and high power type resistor for supplying power to the voltage control circuit.

本発明の高耐圧縦型ＭＯＳトランジスタ及び高耐圧縦型ＭＯＳトランジスタを用いたスイッチング電源装置は、第１の導電型の半導体基板を介して第１の導電型のドリフト領域と接続する第１のドレイン領域と第２の導電型の半導体領域に挟まれた第１の導電型のドリフト領域に形成された第２のドレイン領域とを備える高耐圧接合型ＦＥＴを介して高耐圧縦型ＭＯＳトランジスタと電圧制御回路とを接続することにより、高耐圧縦型ＭＯＳトランジスタから電圧制御回路に印加される電圧を高耐圧接合型ＦＥＴのピンチオフ電圧以下に制御することができるため、電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することができる。   The high-breakdown-voltage vertical MOS transistor and the switching power supply device using the high-breakdown-voltage vertical MOS transistor according to the present invention include a first drain connected to the first conductivity type drift region via the first conductivity type semiconductor substrate. A high breakdown voltage vertical MOS transistor and a voltage through a high breakdown voltage junction FET comprising a region and a second drain region formed in a drift region of the first conductivity type sandwiched between the semiconductor regions of the second conductivity type By connecting to the control circuit, the voltage applied to the voltage control circuit from the high withstand voltage vertical MOS transistor can be controlled to be equal to or lower than the pinch-off voltage of the high withstand voltage junction FET, so that power is supplied to the voltage control circuit. Therefore, it is possible to supply a starting bias voltage required when the AC power supply is turned on without using a high withstand voltage and high power type resistor.

（実施の形態１）
実施の形態１における高耐圧縦型ＭＯＳトランジスタ及び高耐圧縦型ＭＯＳトランジスタを用いたスイッチング電源装置について、図１，図２，図３，図４を用いて説明する。 (Embodiment 1)
A high-breakdown-voltage vertical MOS transistor and a switching power supply device using the high-breakdown-voltage vertical MOS transistor in the first embodiment will be described with reference to FIGS. 1, 2, 3, and 4. FIG.

図１は実施の形態１における高耐圧縦型ＭＯＳトランジスタを例示する上面概念図である。図２は実施の形態１における高耐圧縦型ＭＯＳトランジスタのウエル領域を含む断面図であり、図１におけるＡ−Ａ’の断面図である。図３は実施の形態１における高耐圧縦型ＭＯＳトランジスタの第２ドレイン領域を含む断面図であり、図１におけるＢ−Ｂ’の断面図である。図４は実施の形態１におけるスイッチング電源装置を示す回路図であり、図１から図３で説明した高耐圧縦型ＭＯＳトランジスタ２８１（含む高耐圧接合型ＦＥＴ２８２）を用いたスイッチング電源装置の回路図である。   FIG. 1 is a top conceptual view illustrating a high breakdown voltage vertical MOS transistor according to the first embodiment. 2 is a cross-sectional view including a well region of the high breakdown voltage vertical MOS transistor according to the first embodiment, and is a cross-sectional view taken along line A-A ′ in FIG. 1. FIG. 3 is a cross-sectional view including the second drain region of the high breakdown voltage vertical MOS transistor according to the first embodiment, and is a cross-sectional view taken along the line B-B ′ in FIG. 1. FIG. 4 is a circuit diagram showing the switching power supply device according to the first embodiment. The circuit diagram of the switching power supply device using the high withstand voltage vertical MOS transistor 281 (including the high withstand voltage junction FET 282) described with reference to FIGS. It is.

図１，図２，図３において、この高耐圧縦型ＭＯＳトランジスタ２８１は、Ｎ＋型半導体基板１０上に形成されたＮ−型ドリフト領域２０と、このＮ−型ドリフト領域２０表層に形成されるＰ型ウエル領域３０と、Ｐ型ウエル領域３０内に形成されるＮ＋型ソース領域４０と、Ｐ＋型コンタクト領域５０と、Ｐ型ウエル領域３０により挟まれたＮ−型ドリフト領域２０表層に形成される第２ドレイン領域３３０と、Ｐ型ウエル領域３０上に、少なくともＮ＋型ソース領域４０からドリフト領域２０まで延設されて形成されるゲート絶縁膜１０１と、このゲート絶縁膜１０１上に形成されるゲート電極９１と、ゲート電極９１を覆って形成される第１の層間膜８１と、第１の層間膜８１上に形成される第２の層間膜８２と、半導体基板１０裏面に形成されたドレイン電極１１０と、Ｎ＋型ソース領域４０に接続されるソース電極６１と、第２ドレイン領域３３０に接続される第２ドレイン電極３１０とから構成されている。３２０から３２４は従来の高耐圧縦型ＭＯＳトランジスタ２８０でも示したように、ドレイン電極１１０に印加された高電圧により生じる電界を緩和するための、例えば５つの環状領域（ガードリング）を形成するＰ型半導体層である。さらに、高耐圧縦型ＭＯＳトランジスタ２８１（含むガードリング）は保護膜７０で覆われている。 1, 2, and 3, the high breakdown voltage vertical MOS transistor 281 is formed in an N − type drift region 20 formed on the N + type semiconductor substrate 10 and in a surface layer of the N − type drift region 20. P-type well region 30, N + -type source region 40 formed in P-type well region 30, P + -type contact region 50, and N − -type drift region 20 surface layer sandwiched by P-type well region 30 A gate insulating film 101 formed on the second drain region 330 and the P-type well region 30 extending at least from the N + -type source region 40 to the drift region 20, and on the gate insulating film 101. A gate electrode 91 formed on the first interlayer film 81, a second interlayer film 82 formed on the first interlayer film 81, and the semiconductor substrate 10. The drain electrode 110 is formed on the back surface, the source electrode 61 is connected to the N + -type source region 40, and the second drain electrode 310 is connected to the second drain region 330. 320 to 324, as shown in the conventional high-breakdown-voltage vertical MOS transistor 280, for example, P for forming five annular regions (guard rings) for relaxing the electric field generated by the high voltage applied to the drain electrode 110. Type semiconductor layer. Further, the high breakdown voltage vertical MOS transistor 281 (including the guard ring) is covered with a protective film 70.

動作としては従来と同様、ソース電極６１を負電圧にゲート電極９１が正電圧になった場合に、ゲート電極９１とゲート絶縁膜１０１を挟んで向き合ったウエル領域３０表層の一部がＮ型層に反転するので、ここを通ってドレイン電極１１０とソース電極６１の間に電流を流すことができる。即ち、ゲート電極９１の電圧により電界効果でドレイン電極１１０とソース電極６１との間の電流を制御することができる。   As in the conventional operation, when the source electrode 61 is a negative voltage and the gate electrode 91 is a positive voltage, a part of the surface layer of the well region 30 facing the gate electrode 91 and the gate insulating film 101 is an N-type layer. Therefore, a current can flow between the drain electrode 110 and the source electrode 61 through this region. That is, the current between the drain electrode 110 and the source electrode 61 can be controlled by the field effect by the voltage of the gate electrode 91.

上記のような図１から図３で示した本実施例の高耐圧縦型ＭＯＳトランジスタ２８１が、図７から図８で説明した従来の高耐圧縦型ＭＯＳトランジスタ２８０と大きく異なる点は３つあり、Ｐ型ウエル領域３０により挟まれたＮ−型ドリフト領域２０表層に第２ドレイン領域３３０が形成されている点と、第２ドレイン領域３３０に接続されて第２ドレイン電極３１０が形成されている点と、層間膜が第１の層間膜８１と第２の層間膜８２の２層から成る点である。第２ドレイン領域３３０及び第２ドレイン電極３１０は、Ｎ−型ドリフト領域２０、Ｐ型ウエル領域３０やドレイン電極１１０とともに高耐圧接合型ＦＥＴ２８２（図１及び図３）を形成する。層間膜８１と８２については、第２ドレイン電極３１０の配線を第１の層間膜８１上で行っているため、層間膜を２層構成とした。 The high breakdown voltage vertical MOS transistor 281 of the present embodiment shown in FIGS. 1 to 3 as described above has three major differences from the conventional high breakdown voltage vertical MOS transistor 280 described with reference to FIGS. The second drain region 330 is formed in the surface layer of the N − type drift region 20 sandwiched between the P type well regions 30, and the second drain electrode 310 is formed connected to the second drain region 330. The point is that the interlayer film is composed of two layers of a first interlayer film 81 and a second interlayer film 82. The second drain region 330 and the second drain electrode 310 together with the N − -type drift region 20, the P-type well region 30, and the drain electrode 110 form a high breakdown voltage junction FET 282 (FIGS. 1 and 3). Regarding the interlayer films 81 and 82, since the wiring of the second drain electrode 310 is performed on the first interlayer film 81, the interlayer film has a two-layer structure.

次に、高耐圧接合型ＦＥＴ２８２の構造と動作について詳しく説明する。高耐圧接合型ＦＥＴ２８２は高耐圧縦型ＭＯＳトランジスタ２８１に内蔵され、ドレイン電極１１０と、Ｎ−型ドリフト領域２０と、Ｐ型ウエル領域３０と、第２ドレイン領域３３０と、第２ドレイン電極３１０とにより構成されている。この高耐圧接合型ＦＥＴ２８２は、ドレイン電極１１０の電位が上昇し、少なくとも２つのＰ型ウエル領域３０から拡がる空乏層が第２ドレイン領域３３０の直下でお互いに接したとき電流通路が遮断されオフとなる。このときの第２ドレイン電極３１０の電圧をピンチオフ電圧といい、このピンチオフ電圧を例えば１０Ｖ程度に低く設定し、高耐圧接合型ＦＥＴ２８２を介して低電圧回路と接続することにより、ピンチオフ電圧以上の電圧が印加されることがなくなるため、高耐圧接合型ＦＥＴ２８２を備える高電圧回路を低電圧回路へ直接接続することが可能となる。例えば、第２ドレイン電極３１０は図示されないところで電力の引出し口が形成され、低電圧回路（例えば図４における起動回路３００）へと接続される。 Next, the structure and operation of the high breakdown voltage junction FET 282 will be described in detail. The high breakdown voltage junction type FET 282 is built in the high breakdown voltage vertical MOS transistor 281, and includes the drain electrode 110, the N − type drift region 20, the P type well region 30, the second drain region 330, and the second drain electrode 310. It is comprised by. In this high breakdown voltage junction type FET 282, when the potential of the drain electrode 110 rises and depletion layers extending from at least two P-type well regions 30 come into contact with each other immediately below the second drain region 330, the current path is cut off and turned off. Become. The voltage of the second drain electrode 310 at this time is referred to as a pinch-off voltage. By setting the pinch-off voltage as low as, for example, about 10 V and connecting it to a low-voltage circuit through a high voltage junction type FET 282, a voltage higher than the pinch-off voltage is obtained. Therefore, it is possible to directly connect the high voltage circuit including the high voltage junction FET 282 to the low voltage circuit. For example, the second drain electrode 310 is formed with a power outlet where it is not shown, and is connected to a low voltage circuit (for example, the startup circuit 300 in FIG. 4).

図４において、このスイッチング電源装置は、交流電源ｅが供給されダイオードブリッジ１２０及びフィルタコンデンサ１３０から構成される直流電圧源１４０と、変圧器１５０と、直流電圧源１４０と直列に接続される変圧器１５０の一次巻線１６０と、一次巻線１６０と直列に接続され、主電流をスイッチングする高耐圧縦型ＭＯＳトランジスタ２８１と、この高耐圧縦型ＭＯＳトランジスタ２８１の開閉を制御するパルス幅変調等を利用した電圧制御回路２７１と、起動時に電圧制御回路２７１へ電流を供給し、定常状態では遮断する起動回路３００と、負荷と接続される変圧器１５０の二次巻線１８０と、電圧制御回路２７１に接続される変圧器１５０の二次巻線１９０とを有し、二次巻線１８０から負荷電力へ、及び二次巻線１９０から電圧制御回路２７１へ電力を供給するように構成されている。１３０、２２０、２３０はフィルタコンデンサ、２４０と２５０はダイオードである。   In FIG. 4, this switching power supply device is provided with an AC power source e, a DC voltage source 140 composed of a diode bridge 120 and a filter capacitor 130, a transformer 150, and a transformer connected in series with the DC voltage source 140. 150, a primary winding 160, a high breakdown voltage vertical MOS transistor 281 that is connected in series with the primary winding 160 and switches the main current, and a pulse width modulation that controls opening and closing of the high breakdown voltage vertical MOS transistor 281. The voltage control circuit 271 used, the start-up circuit 300 that supplies current to the voltage control circuit 271 during start-up and shuts off in a steady state, the secondary winding 180 of the transformer 150 connected to the load, and the voltage control circuit 271 The secondary winding 190 of the transformer 150 connected to the secondary winding 180 to the load power and to the secondary winding 19. It is configured to supply power to the voltage control circuit 271 from. Reference numerals 130, 220, and 230 denote filter capacitors, and 240 and 250 denote diodes.

ここで、電圧制御回路２７１は低電圧回路であり、高電圧を印加できない。そのため、高耐圧接合型ＦＥＴ２８２の第２ドレイン電極３１０と、例えば抵抗で構成された起動回路３００を接続することで、ピンチオフ電圧以下の低電圧を電圧制御回路２７１へ供給する。上述したように第２ドレイン電極３１０の電圧はピンチオフされるため、たとえドレイン電極１１０に変圧器１５０の一次巻線１６０からの高電圧が印加されても、第２ドレイン電極３１０の電圧は例えば１０Ｖ程度と低くなっているので、低電圧の起動回路３００への接続と起動電力の供給が可能であり、電圧制御回路２７１へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することができる。なお、電圧制御回路２７１と起動回路３００はチップ２０１に形成され、高耐圧縦型ＭＯＳトランジスタ２８１（含む高耐圧接合型ＦＥＴ２８２）はチップ１７１にそれぞれ形成されており、これらはチップ１７１のゲート電極９１と第２ドレイン電極３１０を介して接続されている。   Here, the voltage control circuit 271 is a low voltage circuit and cannot apply a high voltage. Therefore, by connecting the second drain electrode 310 of the high withstand voltage junction FET 282 and the starter circuit 300 configured by, for example, a resistor, a low voltage equal to or lower than the pinch-off voltage is supplied to the voltage control circuit 271. As described above, since the voltage of the second drain electrode 310 is pinched off, even if the high voltage from the primary winding 160 of the transformer 150 is applied to the drain electrode 110, the voltage of the second drain electrode 310 is, for example, 10V. Therefore, connection to the low voltage start circuit 300 and supply of start power are possible, and without using a high withstand voltage and high power type resistor for supplying power to the voltage control circuit 271. It is possible to supply a starting bias voltage required when the AC power is turned on. Note that the voltage control circuit 271 and the start-up circuit 300 are formed on the chip 201, and the high breakdown voltage vertical MOS transistor 281 (including the high breakdown voltage junction FET 282) is formed on the chip 171, and these are the gate electrodes 91 of the chip 171. And the second drain electrode 310.

次に、このスイッチング電源装置の動作を説明する。
通常は電圧制御回路２７１を動作させる直流電圧は変圧器１５０の二次巻線１９０、コンデンサ２３０及びダイオード２５０により作りだされ供給される（Ｖｂｉａｓ）。しかし、交流電源ｅの投入時は、高耐圧縦型ＭＯＳトランジスタ２８１がスイッチング動作をしていないため二次巻線１９０への電圧の誘起がなく電圧制御回路２７１は無電源の状態である。交流電源ｅが投入されると、高耐圧接合型ＦＥＴ２８２（上記高耐圧縦型ＭＯＳトランジスタの電極１１０、３１０）を通して起動回路３００に低電圧が供給され、電圧制御回路２７１が起動する。すると、高耐圧縦型ＭＯＳトランジスタ２８１は開閉動作を繰り返すので、変圧器１５０の二次巻線１９０に電圧が誘起されダイオード２５０を経て端子２９０から電流が供給され電圧制御回路２７１は定常の動作状態になる。 Next, the operation of this switching power supply device will be described.
Normally, a DC voltage for operating the voltage control circuit 271 is generated and supplied by the secondary winding 190 of the transformer 150, the capacitor 230, and the diode 250 (Vbias). However, when the AC power source e is turned on, the high withstand voltage vertical MOS transistor 281 does not perform the switching operation, so that no voltage is induced in the secondary winding 190 and the voltage control circuit 271 is in a no power state. When the AC power source e is turned on, a low voltage is supplied to the starting circuit 300 through the high withstand voltage junction FET 282 (the electrodes 110 and 310 of the high withstand voltage vertical MOS transistor), and the voltage control circuit 271 is activated. Then, since the high breakdown voltage vertical MOS transistor 281 repeats the switching operation, a voltage is induced in the secondary winding 190 of the transformer 150 and a current is supplied from the terminal 290 via the diode 250, so that the voltage control circuit 271 is in a steady operation state. become.

このように、本発明の高耐圧縦型ＭＯＳトランジスタ２８１（含む高耐圧接合型ＦＥＴ２８２）を電源制御回路に用いると、電源投入時に必要な起動用の低電圧を、高耐圧接合型ＦＥＴ２８２のピンチオフ電圧以下に制御できるので、従来必要となっていた電力供給用の高耐圧で高電力の抵抗が不要となる。その結果、配線の簡素化とコスト削減、また電源回路の小型化が可能となる。
（実施の形態２）
実施の形態２における高耐圧縦型ＭＯＳトランジスタ及び高耐圧縦型ＭＯＳトランジスタを用いたスイッチング電源装置について、図５，図６を用いて説明する。 As described above, when the high breakdown voltage vertical MOS transistor 281 (including the high breakdown voltage junction FET 282) of the present invention is used in the power supply control circuit, the low voltage for starting required when the power is turned on is used as the pinch-off voltage of the high breakdown voltage junction FET 282. Since it can be controlled as follows, a high withstand voltage and high power resistance for power supply, which has been conventionally required, becomes unnecessary. As a result, the wiring can be simplified and the cost can be reduced, and the power circuit can be downsized.
(Embodiment 2)
A high-breakdown-voltage vertical MOS transistor and a switching power supply device using the high-breakdown-voltage vertical MOS transistor in the second embodiment will be described with reference to FIGS.

図５は実施の形態２における高耐圧縦型ＭＯＳトランジスタを例示する上面概念図である。図６は実施の形態２における高耐圧縦型ＭＯＳトランジスタを例示する断面図であり、図５におけるＣ−Ｃ’の断面図である。   FIG. 5 is a top conceptual view illustrating the high breakdown voltage vertical MOS transistor according to the second embodiment. 6 is a cross-sectional view illustrating a high-breakdown-voltage vertical MOS transistor according to the second embodiment, and is a cross-sectional view taken along the line C-C ′ in FIG.

図５，図６において、この高耐圧縦型ＭＯＳトランジスタ２８３のユニットセルは、Ｎ＋型半導体基板１０上に形成されたＮ−型ドリフト領域２０と、このＮ−型ドリフト領域２０表層に形成されるＰ型ウエル領域３０と、Ｐ型ウエル領域３０内に形成されるＮ＋型ソース領域４０と、Ｐ＋型コンタクト領域５０と、Ｐ型ウエル領域３０上に、少なくともＮ＋型ソース領域４０からＮ−型ドリフト領域２０まで延設されて形成されるゲート絶縁膜１００と、このゲート絶縁膜１００上に形成されるゲート電極９０と、ゲート電極９０を覆って形成される層間膜８３と、Ｎ＋型半導体基板１０裏面に形成されたドレイン電極１１０と、Ｎ＋型ソース領域４０に接続されるソース電極６２とから構成されている。そして、最外周ユニットセルの外側のＮ−型ドリフト領域２０表層には、ドレイン電極１１０に印加された高電圧により生じる電界を緩和するために、例えば５つのＰ型半導体層３２０〜３２４からなる環状領域（ガードリング）設けられており、さらに、ガードリングとガードリングにより挟まれたＮ−型ドリフト領域２０表層には第２ドレイン領域３３１が形成されている。また、第２ドレイン領域３３１に接続して第２ドレイン電極３１１が形成され、高耐圧縦型ＭＯＳトランジスタ２８３（含むガードリング）は保護膜７０で覆われている。 5 and 6, the unit cell of the high breakdown voltage vertical MOS transistor 283 is formed on the N − type drift region 20 formed on the N + type semiconductor substrate 10 and on the surface layer of the N − type drift region 20. P type well region 30, N + type source region 40 formed in P type well region 30, P + type contact region 50, and P type well region 30, at least from N + type source region 40 A gate insulating film 100 formed extending to the N − -type drift region 20, a gate electrode 90 formed on the gate insulating film 100, an interlayer film 83 formed covering the gate electrode 90, and N The drain electrode 110 is formed on the back surface of the + type semiconductor substrate 10 and the source electrode 62 is connected to the N + type source region 40. An outer surface of the N − type drift region 20 outside the outermost peripheral unit cell has an annular shape made up of, for example, five P-type semiconductor layers 320 to 324 in order to reduce an electric field generated by a high voltage applied to the drain electrode 110. A region (guard ring) is provided, and a second drain region 331 is formed in the surface layer of the N − type drift region 20 sandwiched between the guard ring and the guard ring. Further, a second drain electrode 311 is formed in connection with the second drain region 331, and the high breakdown voltage vertical MOS transistor 283 (including guard ring) is covered with a protective film 70.

なお、第２ドレイン領域３３１及び第２ドレイン電極３１１は、Ｎ−型ドリフト領域２０、Ｐ型半導体層３２０、３２１やドレイン電極１１０とともに高耐圧接合型ＦＥＴ２８４（図５及び図６）を形成する。高耐圧接合型ＦＥＴ２８４は高耐圧縦型ＭＯＳトランジスタ２８３に内蔵され、ドレイン電極１１０の電位が上昇し、ガードリングとガードリングから拡がる空乏層が第２ドレイン領域３３１の直下でお互いに接したとき電流通路が遮断されオフとなる。このときの第２ドレイン電極３１１の電圧をピンチオフ電圧といい、このピンチオフ電圧を例えば１０Ｖ程度に低くすることにより、実施の形態１と同様に、高耐圧接合型ＦＥＴ２８４を介して低電圧回路と接続することにより、ピンチオフ電圧以上の電圧が印加されることがなくなるため、高耐圧接合型ＦＥＴ２８４を備える高電圧回路を低電圧回路へ直接接続することが可能となる。なお、本実施の形態では第２ドレイン領域３３１をガードリングとガードリングにより挟まれたＮ−型ドリフト領域２０表層に形成したが、第２ドレイン領域３３１は環状領域内の任意のガードリングにより挟まれたＮ−型ドリフト領域２０に形成可能である。また、第２ドレイン領域は、例えばＰ型ウエル領域３０と、Ｐ型ウエル領域３０に隣接するガードリングの間の、Ｎ−型ドリフト領域２０表層に形成されても構わない。さらに、第２ドレイン電極３１１から取り出す電流の大きさによって、第２ドレイン領域３３１の長さもしくは面積は、自由に設計可能である。 The second drain region 331 and the second drain electrode 311 together with the N − type drift region 20, the P-type semiconductor layers 320 and 321, and the drain electrode 110 form a high breakdown voltage junction FET 284 (FIGS. 5 and 6). The high withstand voltage junction FET 284 is built in the high withstand voltage vertical MOS transistor 283, and when the potential of the drain electrode 110 rises and the depletion layer extending from the guard ring contacts each other immediately below the second drain region 331, the current The passage is blocked and turned off. The voltage of the second drain electrode 311 at this time is referred to as a pinch-off voltage. By reducing the pinch-off voltage to, for example, about 10 V, the low-voltage circuit is connected to the low-voltage circuit through the high-voltage junction FET 284 as in the first embodiment. By doing so, since a voltage higher than the pinch-off voltage is not applied, it becomes possible to directly connect the high voltage circuit including the high voltage junction FET 284 to the low voltage circuit. In the present embodiment, the second drain region 331 is formed in the surface layer of the N − type drift region 20 sandwiched between the guard ring and the guard ring. However, the second drain region 331 is sandwiched by an arbitrary guard ring in the annular region. The N − -type drift region 20 can be formed. The second drain region may be formed in the surface layer of the N − type drift region 20 between, for example, the P type well region 30 and the guard ring adjacent to the P type well region 30. Further, the length or area of the second drain region 331 can be freely designed depending on the magnitude of the current extracted from the second drain electrode 311.

上記のような図５から図６で示した本実施の形態の高耐圧縦型ＭＯＳトランジスタ２８３と、図１から図３で説明した実施の形態１の高耐圧縦型ＭＯＳトランジスタ２８１と異なる点は、高耐圧接合型ＦＥＴの構成であり、さらには、第２ドレイン領域が形成される位置である。即ち、実施の形態１ではＰ型ウエル領域３０により挟まれたＮ−型ドリフト領域２０表層に第２ドレイン領域３３０が形成されているが、本実施の形態では環状領域のＰ型半導体層３２０と３２１により挟まれたＮ−型ドリフト領域２０表層に第２ドレイン領域３３１が形成されている。このため本実施の形態では、第２ドレイン電極３１１とソース電極６２が容易に別個に形成でき（図６）、実施の形態１における高耐圧縦型ＭＯＳトランジスタのように層間膜を２層にする必要がなく工程が容易となり、プロセスコストを安価にできる。また、第２ドレイン領域３３１を環状領域内の任意のＰ型半導体層に挟まれたＮ−型ドリフト領域２０に形成できるため、ピンチオフ電圧の制御が容易である。 The high breakdown voltage vertical MOS transistor 283 of the present embodiment shown in FIGS. 5 to 6 as described above and the high breakdown voltage vertical MOS transistor 281 of the first embodiment described with reference to FIGS. The structure of the high breakdown voltage junction FET, and further, the position where the second drain region is formed. That is, in the first embodiment, the second drain region 330 is formed in the surface layer of the N − -type drift region 20 sandwiched by the P-type well region 30, but in this embodiment, the P-type semiconductor layer 320 in the annular region A second drain region 331 is formed in the surface layer of the N − -type drift region 20 sandwiched by 321. For this reason, in the present embodiment, the second drain electrode 311 and the source electrode 62 can be easily formed separately (FIG. 6), and the interlayer film has two layers as in the high breakdown voltage vertical MOS transistor in the first embodiment. This is unnecessary and the process becomes easy, and the process cost can be reduced. Further, since the second drain region 331 can be formed in the N − type drift region 20 sandwiched between any P type semiconductor layers in the annular region, the pinch-off voltage can be easily controlled.

なお、本発明の実施の形態で用いられる半導体材料はシリコンが一般的であるが、他にもＳｉＣやＧａＮなどの化合物半導体にも適用可能である。実施の形態の導電型は、例えばドレイン領域がＮ型、ウエル領域がＰ型となるような構成で説明したが、Ｎ型、Ｐ型の組み合わせはこの限りではなく、例えばドレイン領域がＰ型、ウエル領域がＮ型となるような構成にしてもよい。また、実施の形態の高耐圧縦型ＭＯＳトランジスタでは上面図においてウエル領域がセル型となる配置パターンで説明したが、ウエル領域がストライプ型もしくは他の配置パターンでも本発明を適用できる。そして本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。   The semiconductor material used in the embodiment of the present invention is generally silicon, but can also be applied to compound semiconductors such as SiC and GaN. The conductivity type of the embodiment has been described with a configuration in which, for example, the drain region is N-type and the well region is P-type, but the combination of N-type and P-type is not limited to this, for example, the drain region is P-type, The well region may be N-type. Further, although the high breakdown voltage vertical MOS transistor of the embodiment has been described with an arrangement pattern in which the well region is a cell type in the top view, the present invention can also be applied when the well region is a stripe type or another arrangement pattern. And it cannot be overemphasized that the deformation | transformation in the range which does not deviate from the main point of this invention is included.

本発明は、電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給でき、スイッチング電源装置に使用される主電流を繰り返し開閉する高耐圧ＭＯＳトランジスタ等に有用である。   INDUSTRIAL APPLICABILITY The present invention can supply a starting bias voltage required when an AC power source is turned on without using a high withstand voltage and high power type resistor for supplying power to a voltage control circuit, and is used in a switching power supply device. This is useful for high voltage MOS transistors that repeatedly open and close the main current.

実施の形態１における高耐圧縦型ＭＯＳトランジスタを例示する上面概念図Top view conceptual diagram illustrating a high breakdown voltage vertical MOS transistor according to the first embodiment 実施の形態１における高耐圧縦型ＭＯＳトランジスタのウエル領域を含む断面図Sectional view including the well region of the high breakdown voltage vertical MOS transistor according to the first embodiment 実施の形態１における高耐圧縦型ＭＯＳトランジスタの第２ドレイン領域を含む断面図Sectional drawing including the 2nd drain region of the high voltage | pressure-resistant vertical MOS transistor in Embodiment 1 実施の形態１におけるスイッチング電源装置を示す回路図1 is a circuit diagram showing a switching power supply device according to a first embodiment. 実施の形態２における高耐圧縦型ＭＯＳトランジスタを例示する上面概念図Top view conceptual diagram illustrating a high breakdown voltage vertical MOS transistor according to the second embodiment 実施の形態２における高耐圧縦型ＭＯＳトランジスタを例示する断面図Sectional drawing which illustrates the high voltage | pressure-resistant vertical MOS transistor in Embodiment 2 従来の高耐圧縦型ＭＯＳトランジスタを例示する上面概念図Top view conceptual diagram illustrating a conventional high voltage vertical MOS transistor 従来の高耐圧縦型ＭＯＳトランジスタを例示する断面図Sectional view illustrating a conventional high breakdown voltage vertical MOS transistor 従来のスイッチング電源装置を示す回路図Circuit diagram showing a conventional switching power supply device

符号の説明Explanation of symbols

１０ Ｎ＋型半導体基板
２０ Ｎ−型ドリフト領域
３０ Ｐ型ウエル領域
４０ Ｎ＋型ソース領域
５０ Ｐ＋型コンタクト領域
６０ ソース電極
６１ ソース電極
６２ ソース電極
７０ 保護膜
８０ 層間膜
８１ 層間膜
８２ 層間膜
８３ 層間膜
９０ ゲート電極
９１ ゲート電極
１００ ゲート絶縁膜
１０１ ゲート絶縁膜
１１０ ドレイン電極
１２０ ダイオードブリッジ
１３０ フィルタコンデンサ
１４０ 直流電圧源
１５０ 変圧器
１６０ 一次巻線
１７０ チップ
１７１ チップ
１８０ 二次巻線
１９０ 二次巻線
２００ チップ
２０１ チップ
２２０ フィルタコンデンサ
２３０ フィルタコンデンサ
２４０ ダイオード
２５０ ダイオード
２６０ 抵抗
２７０ 電圧制御回路
２７１ 電圧制御回路
２８０ 高耐圧縦型ＭＯＳトランジスタ
２８１ 高耐圧縦型ＭＯＳトランジスタ
２８２ 高耐圧接合型ＦＥＴ
２８３ 高耐圧縦型ＭＯＳトランジスタ
２８４ 高耐圧接合型ＦＥＴ
２９０ 端子
３００ 起動回路
３１０ 第２ドレイン電極
３１１ 第２ドレイン電極
３２０ Ｐ型半導体層
３２１ Ｐ型半導体層
３２２ Ｐ型半導体層
３２３ Ｐ型半導体層
３２４ Ｐ型半導体層
３３０ 第２ドレイン領域
３３１ 第２ドレイン領域 10 N + type semiconductor substrate 20 N − type drift region 30 P type well region 40 N + type source region 50 P + type contact region 60 source electrode 61 source electrode 62 source electrode 70 protective film 80 interlayer film 81 interlayer film 82 interlayer film 83 Interlayer film 90 Gate electrode 91 Gate electrode 100 Gate insulating film 101 Gate insulating film 110 Drain electrode 120 Diode bridge 130 Filter capacitor 140 DC voltage source 150 Transformer 160 Primary winding 170 Chip 171 Chip 180 Secondary winding 190 Secondary winding Line 200 Chip 201 Chip 220 Filter capacitor 230 Filter capacitor 240 Diode 250 Diode 260 Resistor 270 Voltage control circuit 271 Voltage control circuit 280 High voltage vertical MOS transistor 281 High voltage vertical MOS transistor Njisuta 282 high-voltage junction-type FET
283 High voltage vertical MOS transistor 284 High voltage junction FET
290 Terminal 300 Startup circuit 310 Second drain electrode 311 Second drain electrode 320 P type semiconductor layer 321 P type semiconductor layer 322 P type semiconductor layer 323 P type semiconductor layer 324 P type semiconductor layer 330 Second drain region 331 Second drain region

Claims (5)

第１ドレイン領域が形成された第１導電型の半導体基板上に前記半導体基板表層の所定領域に形成される第２導電型のウエル領域，前記ウエル領域に形成された第１導電型のソース領域，少なくとも前記ソース領域から前記半導体基板領域まで延設されて形成されるゲート絶縁膜，前記ゲート絶縁膜上に形成されるゲート電極，前記第１ドレイン領域に接続される第１ドレイン電極および前記ソース領域に接続されるソース電極を備える高耐圧縦型ＭＯＳトランジスタであって、
前記半導体基板表層外周に形成された第２導電型半導体層から成る複数の環状領域と、
前記半導体基板表層の所定領域に形成される第１導電型の第２ドレイン領域と、
前記第２ドレイン領域に接続される第２ドレイン電極と
を有し、前記第１ドレイン領域および前記半導体基板ならびに前記第２ドレイン領域で高耐圧接合型ＦＥＴを形成し、前記第２ドレイン電極から印加する電圧が前記高耐圧接合型ＦＥＴのピンチオフ電圧以下となることを特徴とする高耐圧縦型ＭＯＳトランジスタ。 A second conductivity type well region formed in a predetermined region of the semiconductor substrate surface layer on the first conductivity type semiconductor substrate in which the first drain region is formed, and a first conductivity type source region formed in the well region , A gate insulating film formed to extend from at least the source region to the semiconductor substrate region, a gate electrode formed on the gate insulating film, a first drain electrode connected to the first drain region, and the source A high breakdown voltage vertical MOS transistor having a source electrode connected to a region,
A plurality of annular regions made of a second conductivity type semiconductor layer formed on the outer periphery of the semiconductor substrate surface layer;
A second drain region of a first conductivity type formed in a predetermined region of the semiconductor substrate surface layer;
A second drain electrode connected to the second drain region, and a high breakdown voltage junction FET is formed in the first drain region, the semiconductor substrate, and the second drain region, and applied from the second drain electrode. A high breakdown voltage vertical MOS transistor characterized in that a voltage to be reduced is equal to or lower than a pinch-off voltage of the high breakdown voltage junction FET. 前記第２ドレイン領域を形成する所定領域が、少なくとも２つの前記ウエル領域により挟まれた前記半導体基板領域表層であることを特徴とする請求項１記載の高耐圧縦型ＭＯＳトランジスタ。   2. The high breakdown voltage vertical MOS transistor according to claim 1, wherein the predetermined region forming the second drain region is a surface layer of the semiconductor substrate region sandwiched between at least two well regions. 前記第２ドレイン領域を形成する所定領域が、隣接する任意の前記環状領域間表層であることを特徴とする請求項１記載の高耐圧縦型ＭＯＳトランジスタ。   2. The high breakdown voltage vertical MOS transistor according to claim 1, wherein the predetermined region forming the second drain region is a surface layer between any adjacent annular regions. 前記第２ドレイン領域を形成する所定領域が、前記ウエル領域と、前記ウエル領域に隣接する前記環状領域との間の前記半導体基板領域表層であることを特徴とする請求項１記載の高耐圧縦型ＭＯＳトランジスタ。   2. The high breakdown voltage vertical layer according to claim 1, wherein the predetermined region forming the second drain region is a surface layer of the semiconductor substrate region between the well region and the annular region adjacent to the well region. Type MOS transistor. 主電流をスイッチングする高耐圧縦型ＭＯＳトランジスタを備えるスイッチング電源装置であって、
直流電圧源と、
変圧器と、
請求項１または請求項２または請求項３または請求項４のいずれかに記載の高耐圧縦型ＭＯＳトランジスタと、
前記高耐圧縦型ＭＯＳトランジスタのゲート電極に接続してスイッチングを制御する電圧制御回路と、
前記電圧制御回路を起動する起動回路と
を有し、前記直流電圧源，前記変圧器，前記高耐圧縦型ＭＯＳトランジスタの順に直列に接続され、前記高耐圧縦型ＭＯＳトランジスタの第２ドレイン電極から前記起動回路に電圧を印加することを特徴とするスイッチング電源装置。 A switching power supply device comprising a high breakdown voltage vertical MOS transistor for switching a main current,
A DC voltage source;
A transformer,
A high-breakdown-voltage vertical MOS transistor according to claim 1 or claim 2 or claim 3 or claim 4,
A voltage control circuit for controlling switching by connecting to the gate electrode of the high breakdown voltage vertical MOS transistor;
An activation circuit for activating the voltage control circuit, and the DC voltage source, the transformer, and the high-breakdown-voltage vertical MOS transistor are connected in series in this order, and from the second drain electrode of the high-breakdown-voltage vertical MOS transistor A switching power supply device that applies a voltage to the starting circuit.
JP2005267731A 2005-09-15 2005-09-15 High voltage vertical MOS transistor and switching power supply device using high voltage vertical MOS transistor Pending JP2007081174A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267731A JP2007081174A (en) 2005-09-15 2005-09-15 High voltage vertical MOS transistor and switching power supply device using high voltage vertical MOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005267731A JP2007081174A (en) 2005-09-15 2005-09-15 High voltage vertical MOS transistor and switching power supply device using high voltage vertical MOS transistor

Publications (1)

Publication Number Publication Date
JP2007081174A true JP2007081174A (en) 2007-03-29

Family

ID=37941143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267731A Pending JP2007081174A (en) 2005-09-15 2005-09-15 High voltage vertical MOS transistor and switching power supply device using high voltage vertical MOS transistor

Country Status (1)

Country Link
JP (1) JP2007081174A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924482A (en) * 2009-05-28 2010-12-22 成都芯源系统有限公司 Power integrated circuit for power converter and manufacturing method
WO2011151681A3 (en) * 2010-06-03 2012-04-19 パナソニック株式会社 Semiconductor device and solid state relay using same
CN103022035A (en) * 2012-01-20 2013-04-03 成都芯源系统有限公司 Integrated circuit and method for manufacturing integrated circuit
JP2013201262A (en) * 2012-03-23 2013-10-03 Toshiba Corp Nitride semiconductor device
JPWO2014208201A1 (en) * 2013-06-27 2017-02-23 三菱電機株式会社 Semiconductor device
TWI667788B (en) * 2018-03-23 2019-08-01 世界先進積體電路股份有限公司 Semiconductor structures and fabrication method thereof
CN110350018A (en) * 2018-04-02 2019-10-18 世界先进积体电路股份有限公司 Semiconductor structure and its manufacturing method
CN110798059A (en) * 2018-08-03 2020-02-14 英飞凌科技奥地利有限公司 System and method for GaN-based start-up circuits
WO2021257303A1 (en) * 2020-06-18 2021-12-23 Power Integrations, Inc. Auxiliary junction field effect transistors

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924482A (en) * 2009-05-28 2010-12-22 成都芯源系统有限公司 Power integrated circuit for power converter and manufacturing method
WO2011151681A3 (en) * 2010-06-03 2012-04-19 パナソニック株式会社 Semiconductor device and solid state relay using same
US8933394B2 (en) 2010-06-03 2015-01-13 Panasonic Corporation Semiconductor device having at least a transistor cell with a second conductive type region surrounding a wall region and being insulated from both gate electrode and source electrode and solid state relay using same
CN103022035A (en) * 2012-01-20 2013-04-03 成都芯源系统有限公司 Integrated circuit and method for manufacturing integrated circuit
JP2013201262A (en) * 2012-03-23 2013-10-03 Toshiba Corp Nitride semiconductor device
US9704947B2 (en) 2013-06-27 2017-07-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
JPWO2014208201A1 (en) * 2013-06-27 2017-02-23 三菱電機株式会社 Semiconductor device
TWI667788B (en) * 2018-03-23 2019-08-01 世界先進積體電路股份有限公司 Semiconductor structures and fabrication method thereof
CN110350018A (en) * 2018-04-02 2019-10-18 世界先进积体电路股份有限公司 Semiconductor structure and its manufacturing method
CN110798059A (en) * 2018-08-03 2020-02-14 英飞凌科技奥地利有限公司 System and method for GaN-based start-up circuits
EP3605810A3 (en) * 2018-08-03 2020-04-29 Infineon Technologies Austria AG System and method for a gan-based start-up circuit
US10680069B2 (en) 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
EP4220920A1 (en) * 2018-08-03 2023-08-02 Infineon Technologies Austria AG System and method for a gan-based start-up circuit
CN110798059B (en) * 2018-08-03 2024-07-16 英飞凌科技奥地利有限公司 System and method for GaN-based startup circuit
WO2021257303A1 (en) * 2020-06-18 2021-12-23 Power Integrations, Inc. Auxiliary junction field effect transistors

Similar Documents

Publication Publication Date Title
JP5564749B2 (en) Semiconductor device, semiconductor integrated circuit, control IC for switching power supply, and switching power supply device
JP5602111B2 (en) Power control system suppression method
JP5104878B2 (en) Integrated circuit and semiconductor device
US7982248B2 (en) Junction field effect transistor, integrated circuit for switching power supply, and switching power supply
JP6459416B2 (en) Semiconductor device
JPH0213268A (en) Low noise radio frequency synchronous rectifier
JP5070693B2 (en) Semiconductor device
US8017996B2 (en) Semiconductor device, and energy transmission device using the same
CN104835820B (en) Semiconductor device, Switching Power Supply control IC and switching power unit
CN105374818B (en) Semiconductor device with a plurality of transistors
US7782637B2 (en) Switched-mode electronic power device
JP2007081174A (en) High voltage vertical MOS transistor and switching power supply device using high voltage vertical MOS transistor
JP5674687B2 (en) Switch circuit and power supply device
JP7158202B2 (en) Switching power supply circuit and semiconductor device
TWI440289B (en) Semiconductor device, start-up circuit and operating method for the same
JPH09266256A (en) High voltage MOS transistor and switching power supply
JP7647087B2 (en) Semiconductor Device
JP6361442B2 (en) Semiconductor device
JP5055740B2 (en) Semiconductor device
JP2007012659A (en) Semiconductor device and semiconductor integrated circuit device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430