[go: up one dir, main page]

JP2007074320A - ネットワーク機器装置 - Google Patents

ネットワーク機器装置 Download PDF

Info

Publication number
JP2007074320A
JP2007074320A JP2005258613A JP2005258613A JP2007074320A JP 2007074320 A JP2007074320 A JP 2007074320A JP 2005258613 A JP2005258613 A JP 2005258613A JP 2005258613 A JP2005258613 A JP 2005258613A JP 2007074320 A JP2007074320 A JP 2007074320A
Authority
JP
Japan
Prior art keywords
reception
time
unit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005258613A
Other languages
English (en)
Inventor
Tomohiko Maruoka
智彦 丸岡
Tsukasa Yoshiura
司 吉浦
Junichi Yasui
純一 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005258613A priority Critical patent/JP2007074320A/ja
Priority to US11/515,768 priority patent/US7852777B2/en
Publication of JP2007074320A publication Critical patent/JP2007074320A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

【課題】 受信するパケット数が多数の場合においても、ネット家電機器の制御を維持でき、さらに受信がないときには、不要な受信パケットの確認工程をなくすことができるネットワーク機器装置を提供することを目的とする。
【解決手段】 ネットワークからデータを受信し、受信完了信号を出力する受信部110と、あらかじめ設定した時刻を計測するタイマ部130と、ホストCPU150へ受信完了を伝えるために割込み信号を発生させる遅延部140を備え、遅延部140は、タイマ部130が時刻計測を行っていないときに、前記受信完了信号を受け取ると割込み信号を発生させ、一方、タイマ部130が時刻計測を行っているときに、前記受信完了信号を受け取ると、タイマ部130があらかじめ設定された時刻を計測後に、割込み信号を発生させる。
【選択図】 図1

Description

本発明は、ネットワークに接続され、前記ネットワークより受信したデータに基づいた処理を実行可能なコンピュータもしくはコントローラを備えたネットワーク機器装置に関するものである。
ネットワークの通信性能が向上するにつれて、通信を行うネットワーク機器装置の処理能力が十分でなくなり、通信以外の機能の処理低下が発生する。ここで、ネットワーク機器装置とは、例えば、DVDレコーダー、テレビジョン等の家電機能とネットワーク機能を持ち合わせた装置である。通信以外の機能の処理が低下することは、場合によっては家電機能を成さなくなり、不適切であるため、通信機能に処理が占有されないように、一定間隔で処理を行うポーリングが用いられていた。
一方、家電機能の無いコンピュータ等では、ネットワークより受信したデータに基づいた処理を行うホストコンピュータもしくはホストコントローラ(ホストCPU)が、タイマを用いてネットワークからの受信割込みの頻度を下げ、また受信パケット数を受信パケットカウンタによりカウントし、閾値を用いて所定の数のパケットが、前回の受信割込みから転送されたことを確認して受信割込みを発生させることにより、受信バッファのオーバーフローを防ぎ、全ての受信データを効率よく処理できるようにしている(例えば、特許文献1参照)。
特表2002−538550号公報(第15−17頁、図1)
しかしながら、従来のタイマと受信パケットカウントの閾値を用いた方法では、データサイズの小さなパケットが多数受信された場合、あらかじめ設定した間隔より短い間隔で、パケットカウント閾値到達による割込みが多数発生し、ホストCPUにより家電制御ができない、もしくは処理が遅延するという課題が発生する。
一方、ポーリングを用いると、ポーリングによりホストCPUを使用して受信の有無を確認する工程が発生し、受信が無い場合でも家電機能の処理が低下するという課題が発生する。
そこで、本発明は、受信するパケット数が多数の場合においても、家電制御を維持でき、さらに受信がないときには、不要な受信パケットの確認工程をなくすことができるネットワーク機器装置を提供することを目的としたものである。
前述した目的を達成するために、本発明は、ネットワークに接続され、前記ネットワークより受信したデータに基づいた処理を実行可能なホストコントローラ(もしくはホストコンピュータ)を備えたネットワーク機器装置であって、前記ネットワークより受信したデータを格納する受信バッファと、前記ネットワークからデータを受信し、前記受信したデータを前記受信バッファへ格納し、受信完了もしくはエラー発生を示す完了信号を出力する受信部と、あらかじめ設定した時刻を計測し、時刻計測中は待機信号を出力するタイマ部と、前記タイマ部から待機信号が出力されていないときに、前記受信部より完了信号を入力すると、前記受信完了もしくは前記エラー発生を伝える割込み信号を発生し、前記タイマ部および前記ホストコントローラへ出力し、前記タイマ部から待機信号が出力されている間は前記割込み信号の出力を中断し、前記タイマ部から待機信号が出力されなくなると出力する遅延部を備え、前記タイマ部は、時刻計測を行っていないときに前記遅延部より割込み信号を受け取ると時刻計測を行い、その間、前記待機信号を出力し、あらかじめ設定された時刻経過が経過すると、前記待機信号の出力を停止することを特徴とするものである。
上記構成によれば、ホストコントローラへ入力される割込み信号の発生間隔が、受信パケットの数や処理の長短に依存せず、タイマ部にあらかじめ設定した時間間隔以上となり、ネットワークから受信したことを示す受信割込みが、あらかじめ設定された時間は発生しない、受信割込み遅延機能つきのネットワーク機器装置が提供される。
また本発明は、前記ホストコントローラより出力された送信データを格納する送信バッファと、前記送信バッファに格納された送信データを前記ネットワークへ送信し、送信完了もしくはエラー発生を示す完了信号を出力する送信部を備え、前記遅延部は、前記タイマ部から待機信号が出力されていないときに、前記受信部または送信部より完了信号を入力すると、前記受信完了または前記送信完了もしくは前記エラー発生を伝える割込み信号を発生し、前記タイマ部および前記ホストコントローラへ出力することを特徴とするものである。
さらに本発明は、前記受信部は、前記受信バッファが満杯で新たに1パケット分のデータを受信できなかった場合、エラー発生を示す完了信号を遅延部に出力することを特徴とするものである。
また本発明は、前記タイマ部は、クロックをカウントすることにより時刻を計測するカウンタを備え、前記時刻計測を行っていないときは、前記カウンタに入力されるクロックを停止することを特徴とするものである。
また本発明は、前記タイマ部にあらかじめ設定される時刻には、あらかじめ設定された時刻1からあらかじめ設定された時刻gまでのg種(g≧2の整数)が有り、前記ホストコントローラは、ホストコントローラの処理負荷の大小を計測し、ホストコントローラの処理負荷が大きい場合は、あらかじめ設定された時刻m(1≦m≦g)のうち、より時間計測が長い時刻計測を選択し、ホストコントローラの処理負荷が小さい場合は、あらかじめ設定された時刻m(1≦m≦g)のうち、より時間計測が短い時刻計測を選択し、前記タイマ部に設定することを特徴とするものである。
さらに本発明は、前記ホストコントローラの処理負荷の大小は、前記割込み信号を入力してから実際に割込みを受け付けるまでの時刻により計測することを特徴とするものである。
また本発明は、前記ホストコントローラの処理負荷の大小は、前記割込み信号を入力してからホストコントローラが特定の項目の処理を開始するまでの時刻により計測することを特徴とするものである。
本発明の受信割込み遅延機能つきネットワーク機器装置は、受信したパケット数によらず、受信割込みをあらかじめ設定した周期以上の間隔に確実にすることができることにより、ネット機器において、受信割込みの多発による機器機能の障害の発生を防止する設計を容易にでき、また受信割り込みが発生した都度に処理を行うことができるため、受信がないときにはホストコントローラに負荷がかからない、という効果を有している。
以下、本発明の実施の形態を、図面を参照しながら説明する。
[実施の形態1]
本発明の実施の形態1について図1〜図4を用いて説明する。
図1は本発明の実施の形態1におけるネットワーク機器装置の主要部のブロック図である。
図1において、100は本発明の実施形態1に係わるネットワーク機器装置(本体)であり、このネットワーク機器装置100は、家電機器を実際に制御するとともに、ネットワークに接続され、ネットワークより受信したデータに基づいた処理を実行可能なホストCPU(ホストコントローラ)150を備え、受信部110と、受信バッファ120と、タイマ部130と、遅延部140を備えている。
前記受信部110は、ネットワークから送られてくるデータS110のうち、ネットワーク機器装置100が受信すべきデータS111を受信バッファ120に格納し、受信バッファ120に受信すべきデータS111が格納完了したとき、あるいはエラーが発生したときに受信完了信号S112を出力する。前記エラーは、受信したデータ容量に比べて受信バッファ120の空き容量が足りず、すなわち受信バッファ120が満杯で新たに1パケット分のデータを受信できなかった場合に発生し、エラーを示す受信完了信号S112が出力される。
前記受信バッファ120は、上述したように、受信部110から出力された、受信すべきデータS111を格納する。またホストCPU150と接続されている。
また前記ホストCPU150は、遅延部140から出力される(受信)割込み信号S140(後述する)の入力により、受信エラー処理、あるいは受信バッファ120から受信データS120を読み取り受信処理を実行し、各処理が完了すると処理完了信号S150を受信部110へ出力し、受信部110より出力される受信完了信号S112を停止させる。
前記タイマ部130を、図2のブロック図を参照しながら説明する。タイマ部130は、エッジ検出部131と、RSラッチ132と、クロックS132とRSラッチ132から出力されるWAIT信号S130を入力とするANDゲート133と、カウンタ134と、レジスタ135から構成されている。
前記レジスタ135は、あらかじめ設定した時刻を初期値としてカウンタ134にリロードする。
またカウンタ134は、レジスタ135から入力した時刻を初期値として、カウント値を、ANDゲート133からクロックS132を入力する毎に減算し、カウント値がマイナスとなると、アンダーフロー信号をRSラッチ132へ出力する。またアンダーフロー信号により、レジスタ135から初期値として時刻がリロードされる。またRSラッチ132からWAIT信号S130が出力されていないとき(オフ状態のとき)は、ゲート133の出力はオフ状態となり、カウンタ134へクロックS132が入力されず、カウンタ134は停止する。
また前記エッジ検出部131は、遅延部140から出力される割込み信号S140の立ち上がりを検出し、検出信号をRSラッチ132へ出力する。
また前記RSラッチ132は、エッジ検出部131からの検出信号(割込み信号S140)によりセットされ、WAIT信号S130を出力(オン)し、またカウンタ134のアンダーフロー信号でリセットされ、WAIT信号S130をオフとする。
上記構成により、タイマ部130は、遅延部140から出力される割込み信号S140の入力により、WAIT信号S130を出力し、あらかじめ設定された所定の時間をカウントすると、WAIT信号S130をオフとする。カウント動作を行っている間は、すなわち時刻計測中は、WAIT信号S130が出力される(オン状態)。
また前記遅延部140を、図3のブロック図を参照しながら説明する。
図3において、141はANDゲートであり、WAIT信号S130がオフのとき、あるいはオフとなると、割込み要求信号である受信完了信号S112を、割込み信号S140として出力する。割込み信号S140は、WAIT信号S130により、受信完了信号(割込み要求信号)S112をゲートした信号である。このように、遅延部140は、WAIT信号S130の状態により、受信完了信号S112を受信割込み信号S140として出力、あるいは遅延させて出力する。
上記ネットワーク機器装置100の構成による動作を、図4の信号の波形図を用いて説明する。
時間(a);タイマ部130がカウント動作していないとき、すなわち時刻計測中ではなくWAIT信号S130がオフのとき、受信部110から受信完了信号S112が出力されると、遅延部140は割込み信号S140を出力する(オン状態とする)。
時間(b);割込み信号S140の検出により、タイマ部130のRSラッチ132はセットされてWAIT信号S130が出力され、カウンタ132はカウントを開始し、時刻を計測する。
時間(c);ホストCPU150は割込み信号S140を受理し、ホストCPU150は各種処理を実行し、処理が完了すると、処理完了信号S150を受信部110へ出力し、受信部110より出力される受信完了信号(割込み要求信号)S112を停止させる。すると、遅延部140から出力される割込み信号S140はオフとなる。
時間(d);タイマ部130のカウンタ134は、あらかじめ設定された時間が経過するとアンダーフロー信号を出力してRSラッチ132をリセットし、WAIT信号S130を停止する(オフ状態となる)。WAIT信号S130がオフとなると、カウンタ134のカウント動作は停止され、レジスタ135より、あらかじめ設定した時刻が初期値としてリロードされる。
時間(e);タイマ部130がカウント動作しているとき(時刻計測中)、すなわちWAIT信号S130がオン状態のとき、遅延部140は、受信部110から受信完了信号S112が出力されてきても、割込み信号S140を出力しない。
時間(f);タイマ部130において、あらかじめ設定された時間が経過されカウント動作が停止され、WAIT信号S130が停止されると(オフ状態となると)、遅延部140は、受信完了信号S112が出力されているときは、割り込み信号S140を出力する。すなわち、受信完了信号S112は遅延されて割り込み信号S140として出力される。
以上のように本実施の形態1によれば、ネットワーク機器装置100の構成および動作によれば、ホストCPU150への(受信)割込み信号S140の出力が、WAIT信号S130がオン状態のとき、すなわちタイマ部130により時刻計測中(カウントが実行されているとき)は停止されることにより、割込み信号S140の出力を、ネットワークより受信したデータの数(パケット数)によらず、タイマ部130のレジスタ135にあらかじめ設定された時刻(周期)以上の間隔に確実にすること(遅延すること)ができる。よって、ネットワーク機器装置100において、ネットワークからの受信割込みの多発による(ネット家電)機能の障害の発生を防止する設計を容易にできる。また受信割り込みが発生した都度に処理を行うことができるため、受信がないときにはホストCPU150は、受信データを確認する工程を実行することなく、ホストCPU150の負荷を軽減することができる。
またWAIT信号S130が出力されていないときに、カウンタ134へ入力されるクロックを停止することにより、カウンタ134で消費される電力を削減することができる。
[実施の形態2]
本発明の実施の形態2を図5を用いて説明する。なお、実施の形態1の図1の構成と同一の構成には同一の符号を付して、説明を省略する。
図5は、本発明の実施の形態2に係わるネットワーク機器装置の本発明に関する主要部を示すブロック図である。以下、本発明の実施の形態1と異なる点について説明する。
図5において、200は本発明の実施形態2に係わるネットワーク機器装置(本体)であり、新たに、送信バッファ260と送信部270が付加されている。
前記送信バッファ260は、ホストCPU150より出力された送信データS260を格納する。
また前記送信部270は、送信バッファ260に格納された送信データS270をネットワークに出力し、送信が完了したとき、あるいは送信エラーが発生したときに送信完了信号S271を遅延部240へ出力する。
また遅延部240へは、受信完了信号S112に加えて送信完了信号S271が入力されており、遅延部240は、図3に2点鎖線で示すように、これら受信完了信号S112と送信完了信号S271の論理和の状態とWAIT信号S130の状態により、受信完了信号S112または送信完了信号S271を、受信割込み信号S140として出力、あるいは遅延させて出力する。
以上のように本実施の形態2によれば、ホストCPU150への(受信)割込み信号S140の出力が、WAIT信号S130がオンのとき、すなわちタイマ部130によりカウントが実行されているとき(時刻計測中)に停止されることにより、割込み信号S140の出力を、タイマ部130のレジスタ135にあらかじめ設定された時間(周期)以上の間隔に確実にすること(遅延すること)ができる。よって、受信時の割込みのみでなく、送信もあわせた送受信の割込みの間隔が所望の間隔以上となり、送受信の割込みが多発しても、家電機能の障害の発生の防止を容易に行うことができる。
[実施の形態3]
本発明の実施の形態3について図6、図7を用いて説明する。なお、実施の形態1の図1の構成と同一の構成には同一の符号を付して、説明を省略する。
図6は、本発明の実施の形態3に係わるネットワーク機器装置の本発明に関する主要部を示すブロック図である。以下、本発明の実施の形態1と異なる点について説明する。
図6において、300は本発明の実施形態3に係わるネットワーク機器装置(本体)であり、新たに、タイマ380を設けている。
前記タイマ380は、割込み信号S140により時刻の計測を開始し、経過した時刻(計測時間n)をホストCPU150へ出力する。これにより、ホストCPU150は、割込み信号S140が入力されてからの経過時刻を知ることができる。
ホストCPU150の本発明に関する動作を、図7の動作フローを用いて説明する。ホストCPU150は、割込み信号S140により受信割込み処理を開始する。
まず、ホストCPU150は、タイマ380の計測時間を読み込み、割込み信号S140が出力されてからホストCPU150が受信割込みを開始するまでの計測時間nを調べる(ステップ−1)。
受信の割込み処理を行う(ステップ−2)。
受信の割込み処理が終了した後、計測時間nとあらかじめ設定された時刻Aと比較する(ステップ−3)。
比較した結果、計測時間n>時刻Aのとき、タイマ部130のレジスタ135に設定時刻Xを設定し(ステップ−4)、計測時間n>時刻Aではないとき、タイマ部130のレジスタ135に設定時刻Yを設定する(ステップ−5)。
次に、タイマ380をリセットし、次の割込み信号S140まで、タイマ380を停止し(ステップ−6)、受信割り込みを終了する。
このように、割込み信号S140が出力されてから、実際にホストCPU150が受信割込みを開始するまでの時間が計測され、この計測時間nに応じて、タイマ部130のレジスタ135に設定される時刻が変更される。
以上のように本実施の形態3によれば、ホストCPU150の処理負荷の大小を、割込み信号S140を入力してから(タイマ380が動作開始してから)ホストCPU150が割込みを受け付けるまでの時刻により計測し、タイマ部130の設定時刻を変更することにより、ホストCPU150の処理負荷量により割込み周期を変更でき、受信割込みの多発による家電機能の障害の発生をホストCPU150の処理負荷量に応じて、防止する設計を容易に行うことができる。
[実施の形態4]
本発明の実施の形態4について図8、図9を用いて説明する。なお、実施の形態1の図1の構成と同一の構成には同一の符号を付して、説明を省略する。
図8は、本発明の実施の形態4に係わるネットワーク機器装置の本発明に関する主要部を示すブロック図である。以下、本発明の実施の形態1と異なる点について説明する。
図8において、400は本発明の実施形態4に係わるネットワーク機器装置(本体)であり、新たに、タイマ490を付加している。
前記タイマ490は、ホストCPU150に接続され、ホストCPU150からの初期化信号により時刻の計測を開始し、経過した時刻(計測時間n)をホストCPU150へ出力する。これにより、ホストCPU150は、経過した時刻を知ることができる。
ホストCPU150の本発明に関する動作を、図8の動作フローを用いて説明する。
ホストCPU150は、繰返し実行するタスクの中で、タイマ490の初期化および時刻計測の開始を行う(ステップ−1)。
時刻計測を開始した後、特定の項目の、処理すべきタスクEを実行する(ステップ−2)。
タスクEを実行すると、タイマ490から計測された時刻nを読み出す(ステップ−3)。
続いて、計測時間nとあらかじめ設定された時刻Aと比較する(ステップ−4)。
比較した結果、計測時間n>時刻Aのとき、タイマ部130のレジスタ135に設定時刻Xを設定し(ステップ−5)、計測時間n>時刻Aではないとき、タイマ部130のレジスタ135に設定時刻Yを設定する(ステップ−6)。
このように、ホストCPU150においてタスクEの処理を開始するまでにかかった時間により、タイマ部130のレジスタ135に設定される時刻が変更される。
以上のように、本実施の形態4によれば、タスクEの処理を開始するまでかかった時間nを計測し、すなわちホストCPU150の処理負荷の大小を、割込み信号S140を入力してから特定の項目の処理を開始するまでの時刻により計測し、タイマ部130の設定時刻を変更することにより、ホストCPU150の処理負荷量により割込み周期を変更でき、受信割込みの多発による(ネット家電)機能の障害の発生をホストCPU150の処理負荷量に応じて、防止する設計が容易にできる。
なお、本実施の形態1〜4では、タイマ部130および遅延部140,240を、図2および図3の構成で説明したが、図4のタイミングが作れる構成であれば実現できる。
また本実施の形態1〜4では、タイマ部130は、ダウンカウンタを用いたが、あらかじめ設定した時刻が計測できる構成であれは、アップカウンタでも実現できる。
また本実施の形態1〜4のタイマ部130は、WAIT信号S130が出力されていないときにカウンタ134へ入力されるクロックを停止しなくても、カウンタ134が停止する構成で実現できる。しかし、クロックを停止したほうがカウンタ134で消費される電力が削減できる。
また実施の形態3および実施の形態4では、レジスタ135に設定できる時刻設定は、X,Yの二種類であるが、さらに多くの種類としても同様の効果がある。すなわち、タイマ部130にあらかじめ設定される時刻として、あらかじめ設定された時刻1から、あらかじめ設定された時刻gまでのg種(g≧2の整数)を有し、ホストCPU150は、ホストCPU150の処理負荷が大きい場合は、あらかじめ設定された時刻m(1≦m≦g)のうち、より時間計測が長い時刻計測を選択し、ホストCPU150の処理負荷が小さい場合は、あらかじめ設定された時刻m(1≦m≦g)のうち、より時間計測が短い時刻計測を選択し、タイマ部130のレジスタ135に設定する。
なお、本実施の形態4では、タイマ490が計測するタスクは、タスクEのみであるが、q種(q≧2の整数)でも同様の効果がある。
本発明にかかるネットワーク機器装置は、あらかじめ設定した周期より短い周期ではネットワークの受信割込みが発生しない受信割込み遅延機能を有し、本体動作の遅延や停止が許されないネット家電等に有用である。
本発明の実施の形態1におけるネットワーク機器装置の構成を示すブロック図である。 同ネットワーク機器装置のタイマ部の構成を示すブロック図である。 同ネットワーク機器装置の遅延部の構成を示すブロック図である。 同ネットワーク機器装置の動作を示した信号の波形図である。 本発明の実施の形態2におけるネットワーク機器装置の構成を示すブロック図である。 本発明の実施の形態3におけるネットワーク機器装置の構成を示すブロック図である。 同ネットワーク機器装置のホストCPUの動作を示すフローチャートである。 本発明の実施の形態4におけるネットワーク機器装置の構成を示すブロック図である。 同ネットワーク機器装置のホストCPUの動作を示すフローチャートである。
符号の説明
100 実施の形態1のネットワーク機器装置
110 受信部
120 受信バッファ
130 タイマ部
140 遅延部
150 ホストCPU
131 エッジ検出部
132 RSラッチ
133,141 ゲート
134 カウンタ
135 レジスタ
200 実施の形態2のネットワーク機器装置
260 送信バッファ
270 送信部
300 実施の形態3のネットワーク機器装置
380,490 タイマ
400 実施の形態4のネットワーク機器装置

Claims (7)

  1. ネットワークに接続され、前記ネットワークより受信したデータに基づいた処理を実行可能なホストコントローラを備えたネットワーク機器装置であって、
    前記ネットワークより受信したデータを格納する受信バッファと、
    前記ネットワークからデータを受信し、前記受信したデータを前記受信バッファへ格納し、受信完了もしくはエラー発生を示す完了信号を出力する受信部と、
    あらかじめ設定した時刻を計測し、時刻計測中は待機信号を出力するタイマ部と、
    前記タイマ部から待機信号が出力されていないときに、前記受信部より完了信号を入力すると、前記受信完了もしくは前記エラー発生を伝える割込み信号を発生し、前記タイマ部および前記ホストコントローラへ出力し、前記タイマ部から待機信号が出力されている間は前記割込み信号の出力を中断し、前記タイマ部から待機信号が出力されなくなると出力する遅延部
    を備え、
    前記タイマ部は、時刻計測を行っていないときに前記遅延部より割込み信号を受け取ると時刻計測を行い、その間、前記待機信号を出力し、あらかじめ設定された時刻経過が経過すると、前記待機信号の出力を停止すること
    を特徴とするネットワーク機器装置。
  2. 前記ホストコントローラより出力された送信データを格納する送信バッファと、
    前記送信バッファに格納された送信データを前記ネットワークへ送信し、送信完了もしくはエラー発生を示す完了信号を出力する送信部
    を備え、
    前記遅延部は、前記タイマ部から待機信号が出力されていないときに、前記受信部または送信部より完了信号を入力すると、前記受信完了または前記送信完了もしくは前記エラー発生を伝える割込み信号を発生し、前記タイマ部および前記ホストコントローラへ出力すること
    を特徴とする請求項1に記載のネットワーク機器装置。
  3. 前記受信部は、前記受信バッファが満杯で新たに1パケット分のデータを受信できなかった場合、エラー発生を示す完了信号を遅延部に出力すること
    を特徴とする請求項1または請求項2に記載のネットワーク機器装置。
  4. 前記タイマ部は、クロックをカウントすることにより時刻を計測するカウンタを備え、前記時刻計測を行っていないときは、前記カウンタに入力されるクロックを停止すること
    を特徴とする請求項1または請求項2に記載のネットワーク機器装置。
  5. 前記タイマ部にあらかじめ設定される時刻には、あらかじめ設定された時刻1からあらかじめ設定された時刻gまでのg種(g≧2の整数)が有り、
    前記ホストコントローラは、ホストコントローラの処理負荷の大小を計測し、ホストコントローラの処理負荷が大きい場合は、あらかじめ設定された時刻m(1≦m≦g)のうち、より時間計測が長い時刻計測を選択し、ホストコントローラの処理負荷が小さい場合は、あらかじめ設定された時刻m(1≦m≦g)のうち、より時間計測が短い時刻計測を選択し、前記タイマ部に設定すること
    を特徴とする請求項1または請求項2に記載のネットワーク機器装置。
  6. 前記ホストコントローラの処理負荷の大小は、前記割込み信号を入力してから実際に割込みを受け付けるまでの時刻により計測すること
    を特徴とする請求項5に記載のネットワーク機器装置。
  7. 前記ホストコントローラの処理負荷の大小は、前記割込み信号を入力してからホストコントローラが特定の項目の処理を開始するまでの時刻により計測すること
    を特徴とする請求項5に記載のネットワーク機器装置。
JP2005258613A 2005-09-07 2005-09-07 ネットワーク機器装置 Pending JP2007074320A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005258613A JP2007074320A (ja) 2005-09-07 2005-09-07 ネットワーク機器装置
US11/515,768 US7852777B2 (en) 2005-09-07 2006-09-06 Network hardware device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005258613A JP2007074320A (ja) 2005-09-07 2005-09-07 ネットワーク機器装置

Publications (1)

Publication Number Publication Date
JP2007074320A true JP2007074320A (ja) 2007-03-22

Family

ID=37829949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005258613A Pending JP2007074320A (ja) 2005-09-07 2005-09-07 ネットワーク機器装置

Country Status (2)

Country Link
US (1) US7852777B2 (ja)
JP (1) JP2007074320A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015173853A1 (ja) * 2014-05-12 2015-11-19 株式会社日立製作所 情報処理装置、その処理方法、及び入出力装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831862B2 (en) * 2007-01-30 2010-11-09 Freescale Semiconductor, Inc. Selective timer control during single-step instruction execution
US7853834B2 (en) * 2007-01-30 2010-12-14 Freescale Semiconductor, Inc. Instruction-based timer control during debug
JP2008287558A (ja) * 2007-05-18 2008-11-27 Renesas Technology Corp 半導体装置及びマイクロコンピュータ
US7831818B2 (en) * 2007-06-20 2010-11-09 Freescale Semiconductor, Inc. Exception-based timer control
WO2013057769A1 (ja) * 2011-10-20 2013-04-25 富士通株式会社 情報処理装置、情報処理装置の制御方法および制御プログラム
US9208113B2 (en) 2013-01-15 2015-12-08 Apple Inc. Deferred inter-processor interrupts
CN117135079B (zh) * 2023-08-28 2025-12-09 哈尔滨思哲睿智能医疗设备股份有限公司 一种手术机器人远程手术的网络状态检测方法及系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149592A (ja) * 1992-11-04 1994-05-27 Sharp Corp マイクロコンピュータの割り込み処理方式
JPH07152706A (ja) * 1993-11-30 1995-06-16 Fuji Xerox Co Ltd ネットワーク・コンピュータ
JPH10303827A (ja) * 1997-04-30 1998-11-13 Sumitomo Electric Ind Ltd 交通情報受信装置
JPH10326194A (ja) * 1997-05-23 1998-12-08 Nec Eng Ltd 割込み制御システム
JPH1115800A (ja) * 1997-06-26 1999-01-22 Nec Corp マルチプロセッサの負荷の均一化装置
JP2004104418A (ja) * 2002-09-09 2004-04-02 Seiko Epson Corp 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法
JP2004104733A (ja) * 2002-09-13 2004-04-02 Toshiba Corp マルチメディア復号再生装置とその同期制御方法
JP2004147243A (ja) * 2002-10-28 2004-05-20 Nec Engineering Ltd パケット通信システム
JP2005143009A (ja) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd 構内交換機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943479A (en) * 1997-01-02 1999-08-24 Digital Equipment Corporation Method for reducing the rate of interrupts in a high speed I/O controller
WO2000052586A1 (en) 1999-03-01 2000-09-08 Sun Microsystems, Inc. Method and apparatus for modulating interrupts in a network interface
JP4524912B2 (ja) * 2000-12-20 2010-08-18 セイコーエプソン株式会社 端末装置及びその制御方法
US7864790B2 (en) * 2004-05-17 2011-01-04 Realtek Semiconductor Corp. Method and apparatus for improving the management of data packets

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149592A (ja) * 1992-11-04 1994-05-27 Sharp Corp マイクロコンピュータの割り込み処理方式
JPH07152706A (ja) * 1993-11-30 1995-06-16 Fuji Xerox Co Ltd ネットワーク・コンピュータ
JPH10303827A (ja) * 1997-04-30 1998-11-13 Sumitomo Electric Ind Ltd 交通情報受信装置
JPH10326194A (ja) * 1997-05-23 1998-12-08 Nec Eng Ltd 割込み制御システム
JPH1115800A (ja) * 1997-06-26 1999-01-22 Nec Corp マルチプロセッサの負荷の均一化装置
JP2004104418A (ja) * 2002-09-09 2004-04-02 Seiko Epson Corp 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法
JP2004104733A (ja) * 2002-09-13 2004-04-02 Toshiba Corp マルチメディア復号再生装置とその同期制御方法
JP2004147243A (ja) * 2002-10-28 2004-05-20 Nec Engineering Ltd パケット通信システム
JP2005143009A (ja) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd 構内交換機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015173853A1 (ja) * 2014-05-12 2015-11-19 株式会社日立製作所 情報処理装置、その処理方法、及び入出力装置
JPWO2015173853A1 (ja) * 2014-05-12 2017-04-20 株式会社日立製作所 情報処理装置、その処理方法、及び入出力装置
US10481946B2 (en) 2014-05-12 2019-11-19 Hitachi, Ltd. Information-processing device, processing method thereof, and input/output device

Also Published As

Publication number Publication date
US7852777B2 (en) 2010-12-14
US20070053301A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
US11494324B2 (en) Daisy chain streaming mode
WO2020180393A1 (en) Dynamic optimal data sampling time on a multi-drop bus
JP2007074320A (ja) ネットワーク機器装置
US9921981B2 (en) Method to minimize the number of IRQ lines from peripherals to one wire
CN113722069A (zh) 一种基于fpga的新型总线轮询调度方法及系统
US9013731B2 (en) Control device and image forming apparatus reading and transmitting unit for reading and transmitting each data item stored in memory
US9342097B2 (en) Microcontroller and method of controlling the same
US20010043361A1 (en) Printer detecting data precisely in response to change in data transmission speed
JP5730247B2 (ja) 電子機器および動作モード制御プログラム
JP2001086141A (ja) Usbファンクションの評価装置及びその方法
JP2004295701A (ja) シリアル通信装置
WO2017021707A1 (en) Adaptive wait in data communications
JP5121876B2 (ja) データ転送装置
CN117573209B (zh) 一种基于硬件的中断聚合方法及装置
JP5334173B2 (ja) データ転送システム及びリトライ制御方法
JP5417895B2 (ja) 割込制御装置および画像形成装置
JP2019192152A (ja) 切替装置及び切替方法
JP5890052B2 (ja) マイクロコントローラ
JP2005182505A (ja) データ転送制御装置および画像形成装置
WO2014132350A1 (ja) 中継装置及び中継方法
JP5713136B2 (ja) 制御装置、第1制御装置、第2制御装置、画像形成装置
JP6213029B2 (ja) 通信装置、及び通信システム
JP2006195607A (ja) バルクアウト転送終了判定方法および回路
JP5913454B2 (ja) 制御装置、第1制御装置、第2制御装置、画像形成装置
JP5448793B2 (ja) 通信機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712