JP2007043038A - 金属膜の成膜方法、成膜装置及び記憶媒体 - Google Patents
金属膜の成膜方法、成膜装置及び記憶媒体 Download PDFInfo
- Publication number
- JP2007043038A JP2007043038A JP2005277044A JP2005277044A JP2007043038A JP 2007043038 A JP2007043038 A JP 2007043038A JP 2005277044 A JP2005277044 A JP 2005277044A JP 2005277044 A JP2005277044 A JP 2005277044A JP 2007043038 A JP2007043038 A JP 2007043038A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- recess
- plasma
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3435—Applying energy to the substrate during sputtering
- C23C14/345—Applying energy to the substrate during sputtering using substrate bias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3471—Introduction of auxiliary energy into the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H10P14/44—
-
- H10W20/033—
-
- H10W20/034—
-
- H10W20/081—
-
- H10W20/083—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 不活性ガスをプラズマ化することにより形成されたプラズマにより真空引き可能になされた処理容器34内で金属ターゲット78をイオン化させて金属イオンを含む金属粒子を発生させ、金属粒子を処理容器内の載置台44上に載置した被処理体Wにバイアス電力により引き込んで表面に凹部5が形成されている被処理体の表面に金属膜10bを形成する成膜方法において、凹部の最下層の底部を削って削り込み凹部12を形成しつつ凹部内の表面を含む被処理体の表面の全体に前記金属膜を形成する。
【選択図】 図4
Description
このバリヤ層を形成するには、プラズマスパッタ装置内にてウエハ表面にまず、下地層としてタンタル窒化膜(以下、「TaN膜」とも称す)やタンタル膜(以下「Ta膜」とも称す)を形成し、次に、同じプラズマスパッタ装置内にてタンタル膜(下地層がTa膜の時には成膜条件を変える)を形成することによって、バリヤ層を形成するようになっている。そして、その後、このバリヤ層の表面に銅膜よりなる薄いシード膜を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を埋め込むようになっている。
この半導体ウエハWは例えばシリコン基板よりなり、このシリコン基板の表面に、例えば銅よりなる下層の配線層2及びシリコン酸化膜等よりなる絶縁層4が順次積層されている。そして、この絶縁層4の表面に凹部5が形成されている。この凹部5には、ここでは上層の配線層を形成するための所定の幅の配線溝、すなわちトレンチ6となっており、このトレンチ6の底部に部分的に、上記絶縁層4を貫通して下層の配線層2へ連通されたビアホールやスルーホールとなる連通穴8が形成されている。この連通穴8の直径L1は非常に小さくて例えば60〜200nm程度であり、凹部5、すなわちトレンチ6の幅L2は例えば60〜1000nm程度である。
次に、図13(C)に示すように、例えばスパッタを施すことにより、上記削り込み凹部12や連通穴8やトレンチ6の内面を含む全表面に電気メッキのシード膜14を非常に薄く形成する。ここでは上記シード膜14としては、例えば後工程で銅メッキを行うことから銅(Cu)膜を用いる。
図13(E)に示すように、上面の不要な金属材料を研磨処理等によって削り取ることによって、下層の配線層2と電気的に接続された上層の配線層16を形成することになる。
尚、上述したように、トレンチ6の底部にスルーホールやビアホールのような連通穴8を有して、その断面が2段階で段部状になされた凹部5の形状が、いわゆるデュアルダマシン(Dual Damascen)構造と称される。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、バリヤ膜等の金属膜の成膜時のプロセス条件を適切に選択することにより、凹部の最下層の底部のみを選択的に削り取りつつ凹部内の表面を含む被処理体の表面全域に金属膜を形成することができ、しかも凹部の幅に依存することなく同じ深さだけ底部を削り取って同じ深さの削り込み凹部を形成することができる金属膜の成膜方法、成膜装置及び記憶媒体を提供することにある。
また例えば請求項3に規定するように、前記金属形成工程は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量と不活性ガスのプラズマによるエッチング量とが実質的に同じになるように条件設定された第1ステップと、前記凹部以外の被処理体の表面において不活性ガスによるエッチングが起きず、且つ金属イオンが最大限引き込まれるように条件設定された補助ステップと、よりなるようにしてもよい。
また例えば請求項4に規定するように、前記金属形成工程は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量が不活性ガスのプラズマによるエッチング量よりも僅かに大きくなるように条件設定された第2ステップよりなる。
また例えば請求項6に規定するように、前記プラズマ電力は500〜6000ワットの範囲内、前記直流電力は100〜12000ワットの範囲内及び前記バイアス電力は100〜2000ワットの範囲内である。
また例えば請求項7に規定するように、前記金属膜形成工程の直前に、下地膜を形成する下地膜形成工程を行う。
また例えば請求項9に規定するように、前記下地膜はTaN膜であり、前記金属膜はTa膜である。
また例えば請求項10に規定するように、前記下地膜はTa膜であり、前記金属膜は前記下地膜とは成膜条件の異なるTa膜である。
また例えば請求項11に規定するように、前記凹部には、ビアホールまたはスルーホールとなる連通穴が設けられて2段階の段部状になされている。
また例えば請求項12に規定するように、前記凹部はビアホールまたはスルーホールとなる連通穴である。
また例えば請求項15に規定するように、前記装置制御部は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量と不活性ガスのプラズマによるエッチング量とが実質的に同じになるように条件設定された第1ステップと、前記凹部以外の被処理体の表面において不活性ガスによるエッチングが起きず、且つ金属イオンが最大限引き込まれるように条件設定された補助ステップと、を行なうようにしてもよい。
また例えば請求項16に規定するように、前記装置制御部は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量が不活性ガスのプラズマによるエッチング量よりも僅かに大きくなるように条件設定された第2ステップを行うように制御する。
また例えば請求項17に規定するように、前記装置制御部は、プラズマ電力、前記金属ターゲットへ印加する直流電力及び前記バイアス電力の一部、或いは全部をコントロールするように制御する。
バリヤ膜等の金属膜の成膜時のプロセス条件を適切に選択することにより、凹部の最下層の底部のみを選択的に削り取りつつ凹部内の表面を含む被処理体の表面全域に金属膜を形成することができ、しかも凹部の幅に依存することなく同じ深さだけ底部を削り取って同じ深さの削り込み凹部を形成することができる。
図1は本発明に係る成膜装置の一例を示す断面図である。ここでは成膜装置としてICP(Inductively Coupled Plasma)型プラズマスパッタ装置を例にとって説明する。図示するように、この成膜装置32は、例えばアルミニウム等により筒体状に成形された処理容器34を有している。この処理容器34は接地され、この底部36には排気口38が設けられて、スロットルバルブ40を介して真空ポンプ42により真空引き可能になされている。
この処理容器34内には、例えばアルミニウムよりなる円板状の載置台44が設けられると共に、この上面に静電チャック46が設置されており、この静電チャック46上に被処理体である半導体ウエハWを吸着して保持できるようになっている。尚、この静電チャック46には、図示しない吸着用の直流電圧が必要に応じて印加される。この載置台44は、この下面の中心部より下方へ延びる支柱48により支持されており、この支柱48の下部は、上記容器底部36を貫通している。そして、この支柱48は、図示しない昇降機構により上下移動可能になされており、上記載置台44自体を昇降できるようにしている。
またこの載置台44に設けた上記静電チャック46には、配線60を介して例えば13.56MHz高周波を発生する高周波電源よりなるバイアス電源62が接続されており、上記載置台44に対して所定のバイアス電力を印加できるようになっている。またこのバイアス電源62はその出力されるバイアス電力を必要に応じて制御できるようになっている。
またこの金属ターゲット78の下部には、上記処理空間68を囲むようにして例えばアルミニウムよりなる円筒状の保護カバー82が設けられており、この保護カバー82は接地されると共に、この下部は内側へ屈曲されて上記載置台44の側部近傍に位置されている。また処理容器34の底部には、この処理容器34内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口84が設けられる。このガス導入口84からは、プラズマガスとして例えばArガスや他の必要なガス例えばN2 ガス等が、ガス流量制御器、バルブ等よりなるガス制御部86を通して供給される。
まず装置制御部88の支配下で、真空ポンプ42を動作させることにより真空にされた処理容器34内に、ガス制御部86を動作させつつArガスを流し、スロットルバルブ40を制御して処理容器34内を所定の真空度に維持する。その後、可変直流電源80を介して直流電力を金属ターゲット78に印加し、更に高周波電源74を介して誘導コイル部72に高周波電力(プラズマ電力)を印加する。
また、スパッタされた金属ターゲット78からの金属粒子である金属原子、金属原子団はプラズマ中を通る際に多くはイオン化される。ここで金属粒子は、イオン化された金属イオンと電気的に中性な中性金属原子とが混在する状態となって下方向へ飛散して行く。そして、特に金属イオンは、載置台44に印加されたバイアス電力に引きつけられ、ウエハWに対し指向性の高い金属イオンとして載置台44上のウエハWに堆積する。
図2はスパッタエッチングの角度依存性を示すグラフ、図3はバイアス電力とウエハ上面の成膜量との関係を示すグラフ、図4は本発明方法の第1実施例を説明するためのフローチャートを示す図である。
まず本発明方法の特徴は、一連の成膜処理の内の特定の工程において、プラズマによるスパッタ成膜により金属膜を形成する際に、バイアス電力、直流電力、プラズマ電力等を適切な大きさに制御することにより、金属イオンに対する引き込みによる成膜とプラズマガス(Arイオン)によるスパッタエッチングとが同時に生ずるようにし、しかも、凹部の最下層の底部が削り取られるような状態に設定し、半導体ウエハに形成されている凹部の最下層の底部を削り取って削り込み凹部を形成しつつ表面に金属膜を堆積させるようにした点である。具体的には、この時のバイアス電力は、金属ターゲット78に対する対向面、すなわち図1においてはウエハの上面に関して、金属イオンに対する引き込みによる成膜レートとプラズマガス(Ar+ )によるスパッタエッチングのエッチングレートとが略均衡するような大きさに設定される。
まず、成膜量を考慮しないでプラズマガスによるスパッタエッチングのエッチングレートについてその特性を検討すると、スパッタ面の角度とエッチングレートとの関係は図2に示すグラフのようになる。ここでスパッタ面の角度とは、スパッタ面の法線がスパッタガス(Arイオン:Ar+ )の入射方向(図1中では下向き方向)となす角度を指し、例えばウエハ上面及び凹部5(図12参照)の底部は共に”0度”であり、凹部側壁は”90度”である。
このグラフから明らかなように、ウエハ上面(スパッタ面の角度=0度)はある程度スパッタエッチングが行われ、凹部の側壁(スパッタ面の角度=90度)はほとんどスパッタエッチングが行われず、また凹部の開口の角部(スパッタ面の角度=40〜80度近傍)はかなり激しくスパッタエッチングされることが判る。
まず、図1において載置台44を下方へ降下させた状態で処理容器34のゲートバルブ58を介して真空引き可能になされた処理容器34内へウエハWを搬入し、これを支持ピン54上に支持させる。そして、この状態で載置台44を上昇させると、この上面にウエハWが受け渡され、このウエハWが静電チャック46により載置台44の上面に吸着される。
そして、載置台44上にウエハWを載置して吸着固定したならば、成膜処理を開始する。この時、ウエハWの上面には、図12(B)において説明した構造と同じ構造の凹部5(図4(A)参照)が予め搬入前に前工程で形成されている。すなわち、下層のCuよりなる配線層2上に絶縁層4が形成され、この絶縁層4に上記凹部5が形成されている。この凹部5は、溝状のトレンチ6(図12(A)参照)よりなり、この底部にビアホールやスルホールのような連通穴8が配線層2に届くように形成されており、凹部全体として2段階の段部状になされている。
ΣTa+ΣTa+ =ΣAr+
<連通穴8の底部>
ΣTa+ <ΣAr+
ここでTaは中性金属原子を示し、Ta+ は金属イオンを示し、これらは共に金属膜の成膜に寄与する。これに対して、Ar+ はArイオンであり、エッチングに寄与する。従って、ウエハ上面ではTaもTa+ も十分に到達し、またAr+ も十分に到達するので、結果的に成膜量は”ゼロ”になる。
これに対して、連通穴8の底部には、この穴径が非常に小さいことから、指向性の高いTa+ とAr+ は到達するが、指向性の劣る中性金属原子であるTaは到達し難くなっている。この結果、成膜に寄与するTaが到達しない分だけ、連通穴8の底部は削り取られることになる。この時の削り取り量は第1ステップの処理時間を制御することによりコントロールする。尚、ここでは説明を簡単にするために、成膜されたTa、Ta+ の1個分は、それぞれAr+ 1個の衝突により成膜された面より飛び出る(エッチングされる)と想定している。
尚、上記のような銅の金属ターゲットが装着された成膜装置は、先のタンタルの金属ターゲットが装着された成膜装置に真空引き可能になされたトランスファチャンバを介して連結すればよく、半導体ウエハWを大気に晒すことなく真空雰囲気中で両成膜装置間に亘って搬送することができる。
このようにして、シード膜14を形成したならば、ウエハWを成膜装置より取り出して、これに通常のメッキ処理を施すことにより、図4(F)に示すように凹部5内を銅よりなる配線層16の材料により完全に埋め込むことになる。
このように、上記実施例においては、バリヤ膜等の金属膜の成膜時のプロセス条件を適切に選択することにより、凹部5の最下層の底部のみを選択的に削り取りつつ凹部5内の表面を含む被処理体であるウエハWの表面全域に金属膜を形成することができ、しかも凹部5の幅に依存することなく同じ深さだけ底部を削り取って同じ深さの削り込み凹部5を形成することができる。
プラズマ電力:500〜6000W
直流電力 :100〜12000W
バイアス電力:100〜2000W
実際には、前述したように、上記3つの条件を適宜選択することにより、領域A2内に動作点を設定することになる。この場合、領域A2以外の部分に動作点を設定すると削り込み凹部12が十分に形成されないので、いわゆるパンチスルー構造を形成することができなくなってしまう。
また、他のプロセス条件として、Arガスの流量は50〜1000sccm程度の範囲内、プロセス圧力は0.001Torr(0.1Pa)〜0.1Torr(13.3Pa)程度の範囲内である。
また上記実施例では、図4(C)に示す工程において、動作点を図3中のポイントX1に設定してTa膜を堆積させることなく削り込み凹部12を形成するようにしたが、これに限定されず、例えば第2実施例として、上記図4に示すフローチャート中において、この図4(C)に示す工程を行わず、図4(B)に示す工程より直接的に図4(D)に示す工程へ移行し、削り込み凹部12を形成すると同時にTa膜10Bを堆積させるようにしてもよい。すなわち、この第2実施例では、図4(B)に示す工程を行ったならば、図4(C)に示す第1ステップを行うことなく直ちに図4(D)に示す第2ステップを行うようにしている。
図5は上述したような本発明方法の第2実施例を説明するためのフローチャートである。尚、図中、図4に示す構成部分と同一構成部分については同一参照符号を付してある。ここで図5(A)及び図5(B)は図4(A)及び図4(B)にそれぞれ対応し、図5(C)〜図5(F)は図4(D)〜図4(G)にそれぞれ対応する。この場合は、図5(B)に示すTaNの成膜工程から、第1ステップを行うことなく図5(C)に示す第2ステップへ直接移行するようにしている。この場合には、第1ステップを行わないので、その分、削り込み凹部12の深さは浅くなるが、逆に、第1ステップを行わない分だけ処理時間を短縮することができる。
図6は本発明方法と従来方法により形成した削り込み凹部を示す電子顕微鏡写真である。尚、各写真には理解を容易にするためにその模式図が併記してある。また、ここでは凹部は2段階の段部状ではなく1段の凹部として形成されている。
図6(A)は従来方法により形成した削り込み凹部を示し、図6(B)は本発明方法により形成した削り込み凹部を示す。
図6から明らかなように、図6(A)に示す場合には、凹部5の上端開口部に堆積突起物18が形成されて好ましくない。これに対して、図6(B)に示す本発明方法の場合には、堆積突起物18は生じておらず、良好な状態で削り込み凹部12を形成できることが確認できた。
図7は凹部のアスペクト比と底部の銅エッチングレートとの関係を示すグラフである。ここでも凹部は2段階の段部状ではなく1段の凹部として形成されたものを用いた。図7において、特性Aは従来方法の場合を示し、特性Bは本発明方法の場合を示している。
また上記実施例では図4(D)に示す工程でTa膜10Bを形成した後に、図4(E)に示す工程でシード膜14を形成するようにしたが、これに限定されず、上記両工程間において不活性ガス、例えばArガスによるエッチング工程を施し、削り込み凹部12の断面形状を改善するようにしてもよい。この断面積の改善結果は図8に示されており、図8は削り込み凹部12を示す拡大断面図である。すなわち図4(D)に示すTa膜10Bの形成工程の次に、例えばArガスを用いたプラズマエッチング工程を施して、削り込み凹部12の底部をより拡大して断面逆台形状に成形し、凹部12の埋め込み材料との接触面積や密着度を改良し、接触抵抗をより小さくしている。この場合、Ta膜10Bは削らないで、配線層2であるCu材料のみ削る必要があるが、これはバイアス電力を調整することにより行う。
尚、この第3実施例においては下地膜10AとしてTaN膜を用いたが、これに限定されず、下地膜10AとしてTa膜を用いてこれをバリヤ層10とするようにしてもよい。すなわちバリヤ層10としてTa膜単層とする。そして、このTa膜よりなるバリヤ層10上に後工程においてCuよりなるシード膜14を形成することにより、このシード膜14との密着性を高く維持する。
また上述のように、削り込み凹部12に底部におけるTa膜の膜厚H2は1nm程度なので、この部分における電気抵抗に対する悪影響も少なくて済むばかりか、下層のCu層に対する密着性もほとんど劣化することなく、これを高く維持することができる。換言すれば、上記Ta膜の膜厚H2の厚さも最大3nm程度と非常に薄いことから、下地の銅配線層2に対する密着性も良く、また、この部分の電気抵抗も小さく抑制することができる。
また、上記各実施例における各数値は単に一例を示したに過ぎず、これらに限定されないのは勿論である。また上記実施例では、全体としてバリヤ膜/シード膜の積層構造としてTaN/Ta/Cu、Ta/Ta/Cuの積層構造を例にとって説明したが、この種の積層構造に限定されず、例えばTiN/Ti/Cu積層構造、TaN/Ru/Cu積層構造、Ti/Cu積層構造、更には、TiN/Ti/Ru、Ti/Ru、TaN/Ru、TaN/Ta/Ruの各積層構造についても本発明方法を適用できるのは勿論である。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、LCD基板、ガラス基板、セラミックス基板等にも本発明を適用することができる。
4 絶縁層
5 凹部
6 トレンチ(配線溝)
8 連通穴
10 バリヤ層
10A 下地膜(TaN膜)
10B 金属膜(Ta膜)
12 削り込み凹部
14 シード膜
16 上層の配線層
32 成膜装置
34 処理容器
44 載置台
62 バイアス電源
70 プラズマ発生源
72 誘導コイル部
74 高周波電源
78 金属ターゲット
80 可変直流電源
84 ガス導入手段
88 装置制御部
W 半導体ウエハ(被処理体)
Claims (18)
- 不活性ガスをプラズマ化することにより形成されたプラズマにより真空引き可能になされた処理容器内で金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子を前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで表面に凹部が形成されている前記被処理体の表面に金属膜を形成する成膜方法において、
前記凹部の最下層の底部を削って削り込み凹部を形成しつつ前記凹部内の表面を含む前記被処理体の表面の全体に前記金属膜を形成する金属膜形成工程を行うようにしたことを特徴とする金属膜の成膜方法。 - 前記金属膜形成工程は、
前記凹部以外の被処理体の表面において前記金属粒子による成膜量と不活性ガスのプラズマによるエッチング量とが実質的に同じになるように条件設定された第1ステップと、
前記凹部以外の被処理体の表面において前記金属粒子による成膜量が不活性ガスのプラズマによるエッチング量よりも僅かに大きくなるように条件設定された第2ステップと、よりなることを特徴とする請求項1記載の金属膜の成膜方法。 - 前記金属形成工程は、
前記凹部以外の被処理体の表面において前記金属粒子による成膜量と不活性ガスのプラズマによるエッチング量とが実質的に同じになるように条件設定された第1ステップと、
前記凹部以外の被処理体の表面において不活性ガスによるエッチングが起きず、且つ金属イオンが最大限引き込まれるように条件設定された補助ステップと、
よりなることを特徴とする請求項1記載の金属膜の成膜方法。 - 前記金属形成工程は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量が不活性ガスのプラズマによるエッチング量よりも僅かに大きくなるように条件設定された第2ステップよりなることを特徴とする請求項1記載の金属膜の成膜方法。
- 前記金属形成工程では、プラズマ電力、前記金属ターゲットへ印加する直流電力及び前記バイアス電力の一部、或いは全部をコントロールすることにより条件設定されることを特徴とする請求項1乃至4のいずれかに記載の金属膜の成膜方法。
- 前記プラズマ電力は500〜6000ワットの範囲内、前記直流電力は100〜12000ワットの範囲内及び前記バイアス電力は100〜2000ワットの範囲内であることを特徴とする請求項5記載の金属膜の成膜方法。
- 前記金属膜形成工程の直前に、下地膜を形成する下地膜形成工程を行うことを特徴とする請求項1乃至6のいずれかに記載の金属膜の成膜方法。
- 前記下地膜と前記金属膜とで2層構造のバリヤ層が形成されていることを特徴とする請求項7記載の金属膜の成膜方法。
- 前記下地膜はTaN膜であり、前記金属膜はTa膜であることを特徴とする請求項8記載の金属膜の成膜方法。
- 前記下地膜はTa膜であり、前記金属膜は前記下地膜とは成膜条件の異なるTa膜であることを特徴とする請求項8記載の金属膜の成膜方法。
- 前記凹部には、ビアホールまたはスルーホールとなる連通穴が設けられて2段階の段部状になされていることを特徴とする請求項1乃至10のいずれかに記載の金属膜の成膜方法。
- 前記凹部はビアホールまたはスルーホールとなる連通穴であることを特徴とする請求項1乃至10のいずれかに記載の金属膜の成膜方法。
- 真空引き可能になされた処理容器と、
表面に凹部の形成された被処理体を載置するための載置台と、
前記処理容器内へ少なくとも不活性ガスを含む所定のガスを導入するガス導入手段と、
プラズマ電力により前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
前記処理容器内に設けられて直流電力が印加されると共に、前記プラズマによりイオン化されるべき金属ターゲットと、
前記載置台に対して所定のバイアス電力を供給するバイアス電源と、
装置全体を制御する装置制御部と、を有する成膜装置において、
前記装置制御部は、少なくとも前記凹部の最下層の底部を削って削り込み凹部を形成しつつ前記凹部内の表面を含む前記被処理体の表面の全体に前記金属膜を形成するように制御することを特徴とする成膜装置。 - 前記装置制御部は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量と不活性ガスのプラズマによるエッチング量とが実質的に同じになるように条件設定された第1ステップと、前記凹部以外の被処理体の表面において前記金属粒子による成膜量が不活性ガスのプラズマによるエッチング量よりも僅かに大きくなるように条件設定された第2ステップと、を行うように制御することを特徴とする請求項13記載の成膜装置。
- 前記装置制御部は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量と不活性ガスのプラズマによるエッチング量とが実質的に同じになるように条件設定された第1ステップと、前記凹部以外の被処理体の表面において不活性ガスによるエッチングが起きず、且つ金属イオンが最大限引き込まれるように条件設定された補助ステップと、を行うように制御することを特徴とする請求項13記載の成膜装置。
- 前記装置制御部は、前記凹部以外の被処理体の表面において前記金属粒子による成膜量が不活性ガスのプラズマによるエッチング量よりも僅かに大きくなるように条件設定された第2ステップを行うように制御することを特徴とする請求項12記載の成膜装置。
- 前記装置制御部は、プラズマ電力、前記金属ターゲットへ印加する直流電力及び前記バイアス電力の一部、或いは全部をコントロールするように制御することを特徴とする請求項13乃至16のいずれかに記載の成膜装置。
- 不活性ガスをプラズマ化することにより形成されたプラズマにより真空引き可能になされた処理容器内で金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子を前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで表面に凹部が形成されている前記被処理体の表面に金属膜を形成する成膜装置を用いて金属膜を形成するに際して、
前記凹部の最下層の底部を削って削り込み凹部を形成しつつ前記凹部内の表面を含む前記被処理体の表面の全体に前記金属膜を形成する金属膜形成工程を行うように制御するコンピュータ用のプログラムを記憶する記憶媒体。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005277044A JP4830421B2 (ja) | 2005-06-28 | 2005-09-26 | 金属膜の成膜方法及び成膜装置 |
| KR1020087002231A KR101291917B1 (ko) | 2005-06-28 | 2006-06-28 | 금속막의 성막 방법 및 성막 장치 |
| TW095123396A TWI430369B (zh) | 2005-06-28 | 2006-06-28 | Metal film forming method |
| CN2010102440281A CN101914752B (zh) | 2005-06-28 | 2006-06-28 | 金属膜的薄膜沉积方法和薄膜沉积装置 |
| US11/922,918 US8029873B2 (en) | 2005-06-28 | 2006-06-28 | Film deposition method and film deposition apparatus of metal film |
| CN2006800235759A CN101213642B (zh) | 2005-06-28 | 2006-06-28 | 金属膜的薄膜沉积方法和薄膜沉积装置 |
| PCT/JP2006/312890 WO2007001022A1 (ja) | 2005-06-28 | 2006-06-28 | 金属膜の成膜方法及び成膜装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005188107 | 2005-06-28 | ||
| JP2005188107 | 2005-06-28 | ||
| JP2005277044A JP4830421B2 (ja) | 2005-06-28 | 2005-09-26 | 金属膜の成膜方法及び成膜装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007043038A true JP2007043038A (ja) | 2007-02-15 |
| JP2007043038A5 JP2007043038A5 (ja) | 2008-06-19 |
| JP4830421B2 JP4830421B2 (ja) | 2011-12-07 |
Family
ID=37595271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005277044A Expired - Fee Related JP4830421B2 (ja) | 2005-06-28 | 2005-09-26 | 金属膜の成膜方法及び成膜装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8029873B2 (ja) |
| JP (1) | JP4830421B2 (ja) |
| KR (1) | KR101291917B1 (ja) |
| CN (2) | CN101213642B (ja) |
| TW (1) | TWI430369B (ja) |
| WO (1) | WO2007001022A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277531A (ja) * | 2007-04-27 | 2008-11-13 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法および半導体装置 |
| JP2010232538A (ja) * | 2009-03-27 | 2010-10-14 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2011119330A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| JP2012212909A (ja) * | 2012-06-18 | 2012-11-01 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法および半導体装置 |
| JP2014075614A (ja) * | 2014-01-27 | 2014-04-24 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2015144184A (ja) * | 2014-01-31 | 2015-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2018107457A (ja) * | 2018-01-24 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019083333A (ja) * | 2019-01-22 | 2019-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI419280B (zh) * | 2009-01-16 | 2013-12-11 | 國立臺灣大學 | 防止金屬遷移的電子封裝件 |
| US8847321B2 (en) * | 2010-03-05 | 2014-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cascode CMOS structure |
| US8252680B2 (en) * | 2010-09-24 | 2012-08-28 | Intel Corporation | Methods and architectures for bottomless interconnect vias |
| US9125333B2 (en) * | 2011-07-15 | 2015-09-01 | Tessera, Inc. | Electrical barrier layers |
| CN103489900B (zh) * | 2013-09-04 | 2016-05-04 | 京东方科技集团股份有限公司 | 一种阻挡层及其制备方法、薄膜晶体管、阵列基板 |
| US9795038B2 (en) * | 2014-09-25 | 2017-10-17 | Intel Corporation | Electronic package design that facilitates shipping the electronic package |
| CN109652761B (zh) * | 2019-01-30 | 2021-01-26 | 惠科股份有限公司 | 镀膜方法及镀膜装置 |
| FI129628B (en) * | 2019-09-25 | 2022-05-31 | Beneq Oy | Method and apparatus for processing surface of a substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289887A (ja) * | 1997-04-14 | 1998-10-27 | Anelva Corp | イオン化スパッタリング装置 |
| JP2003124313A (ja) * | 2001-10-19 | 2003-04-25 | Nec Corp | 半導体装置およびその製造方法 |
| JP2004153162A (ja) * | 2002-10-31 | 2004-05-27 | Fujitsu Ltd | 配線構造の形成方法 |
| WO2004053926A2 (en) * | 2002-12-11 | 2004-06-24 | International Business Machines Corporation | A method for depositing a metal layer on a semiconductor interconnect structure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5935334A (en) * | 1996-11-13 | 1999-08-10 | Applied Materials, Inc. | Substrate processing apparatus with bottom-mounted remote plasma system |
| JP2000077365A (ja) | 1998-08-29 | 2000-03-14 | Tokyo Electron Ltd | 研磨スラリー及び研磨方法 |
-
2005
- 2005-09-26 JP JP2005277044A patent/JP4830421B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-28 WO PCT/JP2006/312890 patent/WO2007001022A1/ja not_active Ceased
- 2006-06-28 US US11/922,918 patent/US8029873B2/en not_active Expired - Fee Related
- 2006-06-28 KR KR1020087002231A patent/KR101291917B1/ko not_active Expired - Fee Related
- 2006-06-28 CN CN2006800235759A patent/CN101213642B/zh not_active Withdrawn - After Issue
- 2006-06-28 TW TW095123396A patent/TWI430369B/zh not_active IP Right Cessation
- 2006-06-28 CN CN2010102440281A patent/CN101914752B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289887A (ja) * | 1997-04-14 | 1998-10-27 | Anelva Corp | イオン化スパッタリング装置 |
| JP2003124313A (ja) * | 2001-10-19 | 2003-04-25 | Nec Corp | 半導体装置およびその製造方法 |
| JP2004153162A (ja) * | 2002-10-31 | 2004-05-27 | Fujitsu Ltd | 配線構造の形成方法 |
| WO2004053926A2 (en) * | 2002-12-11 | 2004-06-24 | International Business Machines Corporation | A method for depositing a metal layer on a semiconductor interconnect structure |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277531A (ja) * | 2007-04-27 | 2008-11-13 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法および半導体装置 |
| US8338953B2 (en) | 2007-04-27 | 2012-12-25 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device and semiconductor device |
| US8536708B2 (en) | 2007-04-27 | 2013-09-17 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device and semiconductor device |
| JP2010232538A (ja) * | 2009-03-27 | 2010-10-14 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2011119330A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| JP2012212909A (ja) * | 2012-06-18 | 2012-11-01 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法および半導体装置 |
| JP2014075614A (ja) * | 2014-01-27 | 2014-04-24 | Fujitsu Semiconductor Ltd | 半導体装置 |
| KR20150091242A (ko) * | 2014-01-31 | 2015-08-10 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2015144184A (ja) * | 2014-01-31 | 2015-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9972530B2 (en) | 2014-01-31 | 2018-05-15 | Renesas Electronics Corporation | Method of manufacturing semiconductor device including copper interconnections |
| US10665502B2 (en) | 2014-01-31 | 2020-05-26 | Rensas Electronics Corporation | Semiconductor device with an interconnection layer and method of manufacturing the same |
| KR102316865B1 (ko) | 2014-01-31 | 2021-10-25 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US11450561B2 (en) | 2014-01-31 | 2022-09-20 | Renesas Electronics Corporation | Semiconductor device with copper interconnections |
| US12080591B2 (en) | 2014-01-31 | 2024-09-03 | Renesas Electronics Corporation | Semiconductor device having interconnection structure and method of manufacturing the same |
| JP2018107457A (ja) * | 2018-01-24 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019083333A (ja) * | 2019-01-22 | 2019-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101291917B1 (ko) | 2013-07-31 |
| CN101213642B (zh) | 2010-09-29 |
| KR20080022221A (ko) | 2008-03-10 |
| CN101213642A (zh) | 2008-07-02 |
| WO2007001022A1 (ja) | 2007-01-04 |
| CN101914752A (zh) | 2010-12-15 |
| US8029873B2 (en) | 2011-10-04 |
| TWI430369B (zh) | 2014-03-11 |
| TW200715412A (en) | 2007-04-16 |
| CN101914752B (zh) | 2012-07-04 |
| JP4830421B2 (ja) | 2011-12-07 |
| US20090227104A1 (en) | 2009-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101410952B (zh) | 种膜的成膜方法、等离子体成膜装置和存储介质 | |
| JP5392215B2 (ja) | 成膜方法及び成膜装置 | |
| JP5023505B2 (ja) | 成膜方法、プラズマ成膜装置及び記憶媒体 | |
| JP4830421B2 (ja) | 金属膜の成膜方法及び成膜装置 | |
| JP5767570B2 (ja) | Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム | |
| JP5969306B2 (ja) | Cu配線の形成方法 | |
| JP2006148075A (ja) | 成膜方法及びプラズマ成膜装置 | |
| JP2006148074A (ja) | 成膜方法及びプラズマ成膜装置 | |
| WO2008016004A1 (fr) | Procédé et appareil de formation de film, programme informatique et support de stockage | |
| KR101031677B1 (ko) | 성막 방법, 성막 장치 및 기억 매체 | |
| JP2012216765A (ja) | Cu配線の形成方法および成膜システム | |
| JP2009182140A (ja) | 薄膜の形成方法、プラズマ成膜装置及び記憶媒体 | |
| JP4923933B2 (ja) | バリヤ層の形成方法及びプラズマ成膜装置 | |
| JP2008098378A (ja) | 薄膜形成方法及び薄膜の積層構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |