[go: up one dir, main page]

JP2006518668A - 半導体構成素子の製造のための方法 - Google Patents

半導体構成素子の製造のための方法 Download PDF

Info

Publication number
JP2006518668A
JP2006518668A JP2006501476A JP2006501476A JP2006518668A JP 2006518668 A JP2006518668 A JP 2006518668A JP 2006501476 A JP2006501476 A JP 2006501476A JP 2006501476 A JP2006501476 A JP 2006501476A JP 2006518668 A JP2006518668 A JP 2006518668A
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
semiconductor
laser pulse
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006501476A
Other languages
English (en)
Other versions
JP4662918B2 (ja
Inventor
シュテファン カイザー
フォルカー ヘールレ
ベルトルト ハーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10303977A external-priority patent/DE10303977A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2006518668A publication Critical patent/JP2006518668A/ja
Application granted granted Critical
Publication of JP4662918B2 publication Critical patent/JP4662918B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H10P34/42
    • H10P95/11
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers
    • H10W72/07304

Landscapes

  • Led Devices (AREA)
  • Laser Beam Processing (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Lasers (AREA)

Abstract

本発明は半導体構成素子の製造のための方法に関し、この方法では半導体層(2)は基板(1)からレーザパルスによる照射によって分離され、このレーザパルスのパルス持続時間は10nsよりも小さいか又は10nsに等しい。レーザパルスは空間的なビームプロフィールを有し、この空間的なビームプロフィールのエッジ急峻度は、半導体層(2)と基板(1)との分離の際に熱的に誘導された横方向の歪みによって生じる半導体層(2)における亀裂が回避されるように小さく選択される。

Description

本発明は半導体構成素子の製造のための方法に関し、この方法では半導体層は基板からレーザパルスによる照射によって分離される。
このような方法は例えば基板のない光放出ダイオード(ルミネセンスダイオード)をGaNに基づいて製造する際に使用される。このような構成素子は半導体ボディ及び支持体部材を含み、この支持体部材に半導体ボディが固定されている。半導体ボディの製造のためには、まず最初に半導体層が適当な基板の上に製造され、次に支持体に接合され、その後、基板から引き離される。支持体の上に配置された半導体層を有する支持体を切り分けることによって、例えば鋸断することによって多数の半導体ボディが生じ、これらの半導体ボディはそれぞれ相応の支持体部材上に固定されている。この場合、重要なことは、半導体層の製造のために使用された基板が半導体層から除去され、同時に支持体乃至は支持体部材として構成素子において使用されないことである。
この製造方法は、様々な材料が基板及び支持体のために使用されるという利点を有する。これによって、それぞれの材料が半導体層製造の異なる要求及び動作条件に大きく互いに依存することなく適合されうる。よって、支持体は、その機械的、熱的及び光学的な特性に相応して、半導体層の製造のための基板に対する要求には無関係に選択され得る。
とりわけ半導体層のエピタキシャルな製造はエピタキシ基板に対して数多くの特別な要求を課す。例えば基板の格子定数と堆積すべき半導体層の格子定数とが互いに適合しなくてはならない。さらに、基板はエピタキシ条件、とりわけ1000℃以上までの温度に耐えなければならず、当該半導体材料のできるだけ均一な層のエピタキシャル成長に適さなくてはならない。
これに対して、半導体ボディの後続処理及び動作のために、例えば電気及び熱伝導率ならびにオプトエレクトロニクス構成素子の場合にはビーム透過率のような支持体の他の特性が重要となる。従って、エピタキシ基板に適した材料は構成素子における支持体部材としてはしばしば条件付きでしか適していない。最終的には、例えばシリコンカーバイド基板のようなとりわけ比較的高価なエピタキシ基板においては、基板を何回も使用できることが望ましい。
上記の製造方法においては、半導体層の基板からの剥離が重要である。この剥離は半導体・基板境界面をレーザビームにより照射することによって達成される。この場合、レーザ照射は境界面の近傍において吸収され、そこで半導体材料の分解を惹起する。
基板からの半導体層の分離は例えば刊行物WO98/14986に記述されているようなレーザ剥離によって行われる。この場合、サファイア基板からのGaN及びGaInN層の剥離のために、1nsと10nsとの間のパルス持続時間及び355nmの波長を有するQスイッチNd:YAGレーザの周波数3倍化照射が使用される。サファイア基板はこの波長のビームに対してはトランスペアレントである。照射エネルギーはサファイア基板とGaN半導体層との間の接合部における約50nmから300nmまでの厚さの境界層において吸収される。200mJ/cmより上のパルスエネルギの場合には、境界面において850℃以上の温度が達成される。GaN境界層はこの温度において窒素の遊離により分解し、半導体層と基板との間の接合が分離される。
通常は剥離すべき半導体層の機械的安定化が必要である。なぜなら層厚が小さいので、さもなければ層の損傷、とりわけ破断又は亀裂の危険性が存在するからである。このために、半導体層は適当な支持体に接合される。このような接合は、少なくとも後続の製造ステップにおいて生じる温度を損傷なしに克服する程度に温度安定性を持つべきである。さらに、この接合はとりわけ構成素子の動作において生じうる温度変化負荷においても安定的でありつづけるべきである。
この場合、個々のレーザパラメータは剥離プロセスの結果に対して決定的に重要であることが明らかである。とりわけ、レーザパラメータは、半導体層ができるだけ完全にかつ残滓なしに剥離され、他方で上記の支持体との接合が損なわれないように、互いに調整されなければならない。
本発明の課題は、半導体層がレーザ照射によって基板から分離される、半導体構成素子のための改善された製造方法を開発することである。
上記課題は特許請求項1記載の方法によって解決される。本発明の有利な実施形態は従属請求項の対象である。
本発明は、半導体材料の分解のための所与のエネルギにおける基板からの半導体層のできるだけ完全な及び残滓なしの剥離のためには、とりわけパルス持続時間とビームプロフィールとが互いに調整されて適合されるべきであるということに基づいている。パルス持続時間は、短時間で半導体層の熱的分解のために基板との境界面において必要な温度が達成されるように選択されるべきである。しかし、この場合、半導体層への全エネルギ供給及びこれに伴う半導体層の温度上昇が全体として僅少に保持され、支持体との接合が損なわれないように考慮されなければならない。とりわけ支持体と半導体層とのハンダ接合の融解は回避されるべきである。なぜなら、さもなければ、剥離プロセスにおいて望ましくないことだが支持体と基板とが半導体層から剥離してしまう危険性があるからである。
本発明の枠内において、10nsより小さいか又は10nsに等しいパルス持続時間が有利であることが明らかとなった。とりわけ実験によれば10nsより大きいパルス持続時間、例えば15nsでは支持体と半導体層との間のハンダ接合は既に部分的に融解しうることが示された。
さらに本発明の枠内において、10nsより小さいか又は10nsに等しいパルス持続時間を有するレーザパルスによる分離の際には、空間的にガウス分布ビームプロフィールが有利であることが検出された。レーザパルスによる照射においてその都度レーザパルス内の照射された領域と照射されていない周囲との間では温度差が半導体層において生じ、この温度差は横方向における相応に異なる熱膨張に基づいて機械的な歪みをもたらす。空間的なビームプロフィールのエッジ急峻度(Flankensteilheit)の上昇にともなって、熱勾配も大きくなり、これによって最終的には機械的応力が半導体層において亀裂を喚起する危険性が大きくなる。空間的なガウス分布ビームプロフィールはこの場合有利であることが判明した。この場合、半導体層における亀裂が回避されるようにエッジ急峻度が選択されるべきである。ローレンツ分布プロフィール(Lorentzprofil)、相応のエッジ急峻度を有する超ガウス分布プロフィール(Hypergaussprofil)も、又は、さらにガウス分布、ローレンツ分布又は超ガウス分布状のエッジを有するプロフィールもビームプロフィールとして使用できる。
本発明によれば、半導体層を基板からレーザパルスによる照射によって分離し、このレーザパルスのパルス持続時間は10nsより小さいか又は10nsに等しく、レーザパルスは空間的なビームプロフィールを、有利にはガウス分布ビームプロフィールを有し、このビームプロフィールのエッジ急峻度は小さく選択され、半導体層と基板との分離の際に熱的に誘導される横方向の応力により生じる半導体層における亀裂が回避される。
有利には、本発明ではレーザパルスはNdドープされたレーザ活性媒体、とりわけNd:YAG又はNd:YLF又はNd:KGWを有する固体レーザから発生される。主放射波長は約1060nm(例えばNd:YAGの場合には1064nm)であり、この結果、剥離のために有利な波長が紫外線スペクトル領域において非線形光学素子による周波数3倍化によって達成されうる。有利には分離に使用されるレーザパルスの波長は200nmと400nmとの間に、とりわけ有利には300nmと400nmとの間にある。
代替的に、レーザパルスはエキシマレーザによっても発生されうる。とりわけレーザ媒体として希ガス−ハロゲン化合物を有するエキシマレーザは、紫外線スペクトル領域における有利な放射波長及び典型的には1kWと100MWとの間にある高いパルスピーク出力によって優れている。
エキシマレーザは通常はむしろ急峻なエッジを有する矩形状のビームプロフィールを有するので、相応のビーム形成器が設けられ、このビーム形成器はビームプロフィールを十分にフラットなエッジを有する空間的ビームプロフィール、有利にはガウス分布ビームプロフィールに変換する。
比較的大きな横方向の膨張を有する半導体構成素子では有利には、照射面のあまりにも大きな広がりを回避するために、互いに隣接して配置される半導体層の個別領域を照射する。この場合、有利には、照射される個別領域が装置全体の面積を被覆するようにレーザビーム及び/又は半導体層を有する基板をガイドする。
有利には本発明では半導体層と基板との間の直接的な境界面領域がレーザパルスで照射され、この結果、照射エネルギが境界面近傍で吸収され、そこで材料分解をもたらす。これは、基板がレーザビームに対して透過的であり、半導体層が基板を貫いて照射されることによって達成される。この装置では通常はレーザビームの吸収は基板でよりも半導体層ではるかに大きく、この結果、レーザビームは基板をほぼ損失なしに通過し、高い吸収に基づいて境界面近傍で半導体層において吸収される。
注意すべきは、ビーム吸収は必ずしも材料分解の箇所において行われる必要がないことである。材料分解は、ビームがまず最初に別の箇所で吸収され、次に材料分解の箇所への吸収されたビームエネルギのエネルギトランスポートが行われる。場合によっては、ビームは基板においても吸収され、次にビームエネルギが半導体層にトランスポートされる。
本発明の有利な実施形態は、半導体層を基板からの分離の前にパターン化し、この半導体層が多数の単一の半導体ボディに分けられる。例えば、このためにトレンチ状の凹部が半導体層に形成され、これらの凹部が形成すべき半導体ボディを横方向から取り囲み、有利には基板までの深度に達する。このような凹部は例えば適当なエッチング方法によって製造される。このいわゆる「チップパターン化(Chipstrukturierung)」によって有利には半導体層は横方向に少なくとも部分的に中断される。これによって半導体層における機械的な歪みが低減される。
有利には、半導体層乃至は半導体ボディには次いでパッシベーション層が設けられる。このパッシベーション層はパターン化によって露出された半導体ボディの側面を保護する。この場合、次の方法ステップで半導体ボディの露出された側面にまで到達しうる導電性材料による半導体層の短絡を回避するために、非導電性パッシベーション層は有利である。
本発明の別の局面では、分離の前に半導体層が基板の側とは正反対の側面において支持体に取り付けられ、有利にはハンダ付けされる。ハンダ接合は従来の接着剤接合に比べて高い熱伝導率及び電気伝導率によって優れている。
ハンダとしては有利には金含有ハンダ、例えば金−錫ハンダが使用される。例えば65重量%と85重量%との間の高い金成分量を有する金−錫ハンダがとりわけ有利である。
このようなハンダの融解温度は典型的には278℃であり、従って通常電気的構成素子のハンダ付けの際に生じる温度よりも高い。例えばハンダ温度は導体プレートへのハンダ付けの場合には通常は260℃より低い。よって、構成素子のハンダ付けにおいて半導体ボディが支持体部材から剥離することが防止される。
さらにハンダとしては例えばパラジウム−インジウムハンダが適しており、このパラジウム−インジウムハンダの構成成分は約200℃の比較的低い初期温度において混合され、混合の後では有利には660℃以上の高い融解温度を有する。
このような接合は、例えば半導体層に金層を被着し、支持体に金−錫層を被着し、次いで支持体と半導体層とが接合されることによって製造されうる。この場合、半導体層と金属層との間に更に別の層を設けることも可能であり、これらの更に別の層は例えば半導体層の保護又は良好な付着を保証する。
僅少な接合抵抗及び有利なハンダ特性に関して、支持体の方を向いた側面において半導体層に支持体へのハンダ付けの前に接合金属被覆を設けることが有利である。このためには例えば白金−金金属被覆が適している。
本発明の更に別の局面では、支持体の熱膨張率が半導体層の熱膨張率及び/又は基板の熱膨張率ならびにレーザパルスのパルス持続時間に調整されてマッチするように選択される。
一般に熱膨張率の調整とは、製造の際に生じる乃至は動作において設けられる温度領域において半導体層及び支持体の損傷が生じない程度に熱膨張率の差が小さいことであると解釈する。とりわけこれによって基板、半導体層及び支持体の間の歪みが製造中に明らかに低減されうる。支持体及び半導体層における亀裂形成の危険性がこれによって大きく低下する。
なるほど半導体表面において達成される温度はこの半導体層の層厚を介して明らかに低下するが、半導体層の支持体側においてレーザパルスの領域では約200℃〜400℃までの温度が達成される。従って、半導体層内でも支持体内でも照射される領域の内側及び外側において局所的に異なる温度に基づいて、半導体材料及び支持体材料の一般に異なる熱膨張率のために、引張応力が生じる。この引張応力はそれぞれ照射された領域の縁部における半導体材料の観察される亀裂形成をもたらしうる。
亀裂が生じたこのような半導体層の後続処理の際には、例えば、酸が亀裂に沿って半導体層の下へと入り込み、そこで例えばボンディング金属被覆を破壊する。
本発明では有利にはその熱的特性が特に剥離プロセスに適合されているような支持体材料が使用される。この場合、有利には、支持体材料は、支持体の熱膨張率が基板の熱膨張率よりも半導体層の熱膨張率に近いように選択される。このような選択によって半導体層における亀裂の形成は効果的に低減されるか又は全く回避される。
注意すべきは、本発明では、基板、支持体及び半導体層の熱的特性の適合はできるだけ完全な及び残滓なしの剥離のために有利であることである。しかし、本発明は、10nsより小さいか又は10nsに等しい短いパルス持続時間に基づいて熱的特性のこの適合への要求がより長いパルス持続時間による従来の方法の場合よりも僅少であるという利点も有する。従って、本発明は一方ではできるだけ良好な剥離を達成するために使用される。他方では本発明の枠内では有利にはその熱的特性に関してたとえ最適でなくても適当しており、例えば後続のプロセスステップのために簡略化された処理可能性、より大きな寸法におけるより容易な使用可能性又はより僅少なコストのような他の望ましい特性を有する支持体材料が使用される。
本発明はとりわけ窒化物半導体を含む半導体層に適している。窒化物半導体は例えばGaN、AlGaN、InGaN、AlInGaN、InN又はAlNのような化学元素の周期系の第3主族及び/又は第5主族の元素の窒化物である。半導体層はこの場合、異なる窒化物半導体の複数の単一層も含みうる。よって、半導体層は例えば従来のpn接合部、二重ヘテロ構造、単一量子井戸構造(SQW構造)又は多重量子井戸構造(MQW構造)を有する。このような構造は当業者には公知であり、従ってここではこれ以上詳しくは説明しない。有利には例えば発光ダイオード(LED)又はレーザダイオードの形式の光放出ダイオードのようなオプトエレクトロニクス構成素子においてこのような構造が使用される。
半導体層乃至は単一層のうちの少なくとも1つは、InAlGa1−x−yN、ただしここで0≦x≦1、0≦y≦1及びx+y≦1、とりわけGaN、AlGaN、InGaN、AlInGaN、AlN又はInNを含む。
窒化物半導体には例えばガリウム砒素、シリコン、ゲルマニウム、銅、鉄、ニッケル、モリブデン、コバルト又はタングステン又は例えば鉄、ニッケル及び/又はコバルトに基づく合金を含む支持体が適している。
窒化物半導体層のエピタキシャルな製造のための基板としては例えばシリコン、シリコンカーバイド又は酸化アルミニウム乃至はサファイア基板が適しており、サファイア基板は有利には半導体層の分離のために使用されるとりわけ紫外線スペクトル領域のレーザビームに対して透過的である。これによって半導体層の剥離の際に基板を貫く半導体層の照射が可能になる。
本発明の方法は薄膜チップ(同義語:thinfilmchips)において有利に適用されうる。この薄膜チップは大抵の場合約50μmより小さい厚さを有する半導体層を有する。薄膜チップは例えばオプトエレクトロニクスチップ、例えば光放出ダイオードチップのようなとりわけビーム発生チップである。
薄膜光放出ダイオードチップはとりわけ次のような特徴によって優れている。すなわち、
支持体エレメントの方に向いたビーム発生エピタキシ層列の第1の主面において反射層が被着又は形成され、この反射層はエピタキシ層列において発生される電磁放射の少なくとも一部分をこれの中へと反射し、
薄膜光放出ダイオードチップは良好な近似において均等拡散面放射器(Lambert'scher Oberflaechenstrahler)であり、
エピタキシ層列は20μm以下の領域の、とりわけ10μmの領域の厚さを有し、
エピタキシ層列は混合構造を有する少なくとも1つの面を有する少なくとも1つの半導体層を有し、この混合構造は理想的な場合にはエピタキシャルなエピタキシ層列における光のほぼエルゴード的な分布をもたらし、すなわちこれはできるだけエルゴード的に確率的な散乱特性を有する。
薄膜光放出ダイオードチップの基本原理は、例えばI.Schnitzer et al., Appl. Phys. Lett.63(16), 18, October 1993, 2174-2176 に記述されており、この論文の開示内容は本発明の参照文献である。注意すべきは、本発明はなるほどとりわけ薄膜光放出ダイオードチップに関するが、これに限定されるものではないということである。むしろ本発明は薄膜光放出ダイオードチップの他にもあらゆるその他の薄膜半導体ボディに対しても適している。
本発明の他の利点及び特徴的構成は図1〜3と共に以下の本発明の2つの実施例の記述から得られる。
図1a〜1eは5つの中間ステップに基づく本発明の方法の第1の実施例の概略図を示し、
図2は図1に示された方法におけるレーザパルスのビームプロフィールの概略図を示し、
図3a〜3eは5つの中間ステップに基づく本発明の方法の第2の実施例の概略図を示す。
同一の又は同じように作用するエレメントは図面において同一の参照符号が付けられている。
図1に図示された方法の第1のステップ、図1aでは、基板1の上に半導体層2が被着される。これは窒化物半導体層、例えばInGaN層であり、このInGaN層はエピタキシャルにサファイア基板上に成長する。さらに、半導体層2は多数の単一層を含むことも可能である。これらの多数の単一層は例えばGaN、AlN、AlGaN、InGaN、InN又はInAlGaNを含んでいてもよく、互いに順番に基板1上に成長される。
次のステップ、図1bでは、半導体層2に基板とは正反対の側において接合金属被覆3を設けられる。接合金属被覆3は例えば薄い金及び/又は白金含有層の形で蒸着又はスパッタリングされうる。
次に接合金属被覆3の上に支持体4がハンダ付けされる。図1c。ハンダ5として有利には金含有ハンダ、例えば65重量%と85重量%との間の、有利には75重量%の金成分量を有する金−錫ハンダが使用される。このようなハンダ接合は高い熱伝導率及び温度変化負荷の下での高い安定性によって優れている。
支持体4としては例えばガリウム砒素ウェハが使用され、このガリウム砒素ウェハはサファイアと同じような熱膨張率を有する。
有利には、支持体4はモリブデンから成るボンディングウェハの形で設けられる。このボンディングウェハの熱膨張率a(Mo)=5.21×10−6−1及びサファイア基板の熱膨張率a(Al)=7.5×10−6−1は相対的に互いに近い。この結果、半導体層2において熱的に誘導される歪みは有利には僅少に保持される。さらに、モリブデンは十分に粘性があり強靱であり、この結果ボンディングの際に及びボンディング温度から室温への冷却の際にこのモリブデンボンディングウェハにおける亀裂は生じない。
ガリウム砒素ウェハの代わりに本発明ではゲルマニウムウェハも使用できる。ゲルマニウムの熱膨張率はガリウム砒素のそれに類似しており、この結果、これに関しては差異はほとんど生じない。しかし、ゲルマニウムウェハはガリウム砒素ウェハに比べてより容易に鋸断可能であるという利点を有し、とりわけ砒素を含有した有毒な鋸断くずが生じない。さらにゲルマニウムウェハは機械的により安定している。よって、例えば200μmの厚さのゲルマニウムウェハによって既に十分な安定性が達成される。これに対して、相応するガリウム砒素ウェハの厚さは600μmより大きい。有利にはこの場合ゲルマニウムウェハを後続の方法ステップにおいて表面加工によって薄く削る必要もない。最後に、ゲルマニウムウェハは通常ガリウム砒素ウェハよりも明らかにコスト安である。
有利には、ゲルマニウムウェハと共に金含有ハンダ又はハンダとして金自体が使用される。これによりとりわけ半導体層との堅固な接合が達成される。とりわけ有利には任意に金−アンチモン表面層が設けられうる金蒸着ゲルマニウムウェハが設けられる。
続くステップ、図1dでは、基板1を貫いてレーザパルス6によって半導体層2が照射される。照射エネルギは主に半導体層2において吸収され、半導体層2と基板1との間の境界面において材料分解を惹起し、この結果、次いで基板1が取り外される、図1e。レーザパルス6はQスイッチNd:YAGレーザによって発生され、非線形光学素子によって周波数3倍化され、この結果、約355nmの波長を有するレーザパルス6が半導体層2に入射される。レーザパルスのパルス持続時間は7nsであるか、又は、変形実施例では10nsである。さらにレーザパルスのエネルギは、このレーザパルスの空間的中心においてエネルギ密度が100mJ/cmと1000mJ/cmとの間に、有利には200mJ/cmと400mJ/cmとの間にあるように選定される。
一方で、重要なことは、本発明では入射されて半導体層の境界面近傍で吸収されるビームエネルギは、局所的に基板1と半導体層2との間の境界面において材料分解に十分な高い温度が生じるように選択されることであり、この十分な高い温度は支持体4と半導体層との接合部5が損傷を受けない例えば融解しない程度まで半導体層の層厚を介して低下する。これは10nsより小さい又は10nsに等しいレーザパルスの短いパルス持続時間によって達成される。
他方で、所与のパルス持続時間及びパルスエネルギにおいてビームプロフィールは剥離されるべき層において亀裂が生じないように適合される。レーザパルスの横断ビームプロフィールは図2に図示されている。プロットされているのは線分A−Aに沿ったビーム強度である。このビームプロフィールはほぼガウス分布状である。上記の短いパルス持続時間と共に、このようなビームプロフィールは有利であることが判明した。なぜなら、横方向のエッジがあまりにも急激には降下せず、従って、照射される領域とこれに隣接する照射されない領域との間の流れるような移行が成立するからである。これは横方向の温度勾配を低減し、この結果、半導体層において機械的な歪み及び亀裂形成が低減される。
一般的に本発明ではビームプロフィールのエッジ急峻度は僅少に選択され、分離の際に熱的に誘導される機械的な応力に基づく亀裂が回避される。適当なエッジ急峻度は、レーザパルスの中心における一定のエネルギ密度においてエッジ急峻度が例えばレーザパルスの直径によって段階的に変化され、その都度これにより照射されるサンプルに基づいて、所望通りに亀裂が剥離プロセスにおいて回避されるのかどうかが判定されることによって例えば実験的にもとめられる。場合によっては、複数の実験が実施され、統計的に評価される。
図3には本発明の更に別の実施例が図示されている。図1に示された実施例の場合のように、まず最初に基板1上に半導体層2が被着される。半導体層2は第1の実施例の場合のように1つ又は複数の窒化物半導体を含み、多数の単一層を含み、サファイア基板上に成長されうる。有利には、この半導体層はビーム発生のために使用され、相応の活性ビーム発生ゾーン11を有する。
次のステップ、図3bでは、半導体層にはまず最初に上側面に接合金属被覆9が設けられる。個々の半導体ボディ7を製造するために、半導体層が次いでパターン化され、基板までの複数の凹部8が半導体層に形成される。これらの凹部8は形成すべき半導体ボディ7を横方向から取り囲む。例えば、このような凹部8は半導体層にエッチングされうる。このチップパターン化は、横方向の凹部8によって所定のフレキシビリティが生じ、機械的な応力が半導体層において低減され得るという利点を有する。
次に半導体層2乃至は半導体ボディ7の上に有利には電気絶縁性パッシベーション層10、例えば窒化ケイ素層が半導体表面を保護するために被着される。このパッシベーション層10はとりわけ凹部によって露出された半導体ボディの側面も被覆する。これによって後続のステップにおいて導電性材料が露出された側面に到達し、例えば活性層を短絡することが防止される。さもなければ、後続の支持体のハンダ付けに際にハンダがこれらの側面をぬらしてしまうかもしれないし、又は、後ほど行われる基板の剥離の際の残滓が、例えばGaNベースの層の金属性ガリウムがこれらの側面に付着し、このような短絡を惹起してしまうかもしれない。
この場合、有利には、露出した側面及び基板領域の層状被覆が行われ、凹部の完全な充填は回避されるようにパッシベーション層10は寸法設定される。接合金属被覆のパッシベーション層による被覆(図示せず)は再び除去される。
その後、半導体層2乃至は半導体ボディ7及び場合によってはその間にある領域8が図1dに示された実施例の場合のように10nsより小さいか又は10nsに等しいパルス持続時間の及びビームプロフィールにおいて十分に僅少なエッジ急峻度のレーザパルスによって照射される。
最後のステップ、図3eにおいて、基板は既に図1eにおいて記述されたように取り外され除去される。
ここに記述された実施例に基づく本発明の説明は自明のことながらこれに限定されるものではない。むしろ実施例の個々の局面ははるかに自由に本発明の枠内において互いに組み合わされうる。さらに、本発明はそれぞれの新しい特徴的構成ならびにこれらの特徴的構成の組み合わせを含み、このことはこれらの組み合わせが明示的に特許請求項に記載されていなくともとりわけ特許請求項における特徴的構成の各々の組み合わせを包含している。
図1a〜1eは5つの中間ステップに基づく本発明の方法の第1の実施例の概略図を示す。 図2は図1に示された方法におけるレーザパルスのビームプロフィールの概略図を示す。 図3a〜3eは5つの中間ステップに基づく本発明の方法の第2の実施例の概略図を示す。
符号の説明
1 基板
2 半導体層
3 接合金属被覆
4 支持体
5 ハンダ
6 レーザパルス
7 半導体ボディ
8 凹部
9 接合金属被覆
10 パッシベーション層

Claims (26)

  1. 半導体構成素子の製造のための方法であって、半導体層(2)は基板(1)からレーザパルス(6)の照射によって分離され、前記レーザパルス(6)のパルス持続時間は10nsよりも小さいか又は10nsに等しい、半導体構成素子の製造のための方法において、
    前記レーザパルス(6)は空間的なビームプロフィール(7)を有し、該空間的なビームプロフィール(7)のエッジ急峻度は、半導体層(2)と基板(1)との分離の際に熱的に誘導された横方向の歪みによって生じる前記半導体層(2)における亀裂が回避されるように小さく選択されることを特徴とする、半導体構成素子の製造のための方法。
  2. レーザパルス(6)は空間的にガウス分布ビームプロフィールを有することを特徴とする、請求項1記載の方法。
  3. レーザパルス(6)はNdドープされたレーザ活性媒体、有利にはNd:YAGを有する固体レーザから発生されることを特徴とする、請求項1又は2記載の方法。
  4. レーザパルス(6)はエキシマレーザから発生されることを特徴とする、請求項1又は2記載の方法。
  5. レーザパルス(6)の波長は200nmと400nmとの間にあり、有利には300nmと400nmとの間にあることを特徴とする、請求項1〜3のうちの1項記載の方法。
  6. レーザパルス(6)は半導体層(2)に入射され、照射された領域内で前記レーザパルス(6)によって発生されるエネルギ密度は100mJ/cmと1000mJ/cmとの間、とりわけ200mJ/cmと400mJ/cmとの間にあることを特徴とする、請求項1〜5のうちの1項記載の方法。
  7. 半導体層(2)の複数の個別領域(8)が順次照射されることを特徴とする、請求項1〜6のうちの1項記載の方法。
  8. 基板(1)はレーザパルス(6)に対して少なくとも部分的に透過性を有し、半導体層(2)は前記基板(1)を貫いて照射されることを特徴とする、請求項1〜7のうちの1項記載の方法。
  9. 半導体層(2)は基板(1)からの分離の前にパターン化されることを特徴とする、請求項1〜8のうちの1項記載の方法。
  10. 半導体層(2)のパターン化のためにこの半導体層(2)には凹部が形成され、これらの凹部は有利には半導体層(2)を基板(1)まで切断していることを特徴とする、請求項9記載の方法。
  11. パターン化された半導体層(2)には続いてパッシベーション層(10)、有利には電気絶縁性パッシベーション層が設けられることを特徴とする、請求項10記載の方法。
  12. 基板(1)からの分離の前に、半導体層(2)は前記基板(1)とは正反対の側において支持体(4)に被着され、有利にはハンダ付けされることを特徴とすることを特徴とする、請求項1〜11のうちの1項記載の方法。
  13. 製造中の基板と半導体層と支持体との間の歪みを低減するために、支持体の熱膨張率は、レーザパルスのビームプロフィール及び/又はパルス持続時間及び半導体層の熱膨張率及び基板の熱膨張率に合わせて選択されることを特徴とする、請求項12記載の方法。
  14. 支持体の熱膨張率は基板の熱膨張率よりも半導体層の熱膨張率に近いように選択されることを特徴とする、請求項12又は13記載の方法。
  15. 支持体(4)はガリウム砒素、シリコン、ゲルマニウム、銅、鉄、ニッケル、コバルト、モリブデン、タングステン又はこれらの材料の適当な混合物又は合金を含むことを特徴とする、請求項12〜14のうちの1項記載の方法。
  16. 半導体層(2)は、金及び/又は錫又はパラジウム及び/又はインジウムを含むハンダによって支持体(4)にハンダ付けされることを特徴とする、請求項12〜15のうちの1項記載の方法。
  17. 半導体層(2)を支持体(4)に接合する前に、基板(1)とは正反対の側の半導体層(2)の側面に金属被覆が被着されることを特徴とする、請求項12〜16のうちの1項記載の方法。
  18. 前記金属被覆は金及び/又は白金を含むことを特徴とする、請求項17記載の方法。
  19. 半導体層(2)は多数の単一層を含むことを特徴とする、請求項1〜18のうちの1
    項記載の方法。
  20. 半導体層(2)乃至は単一層のうちの少なくとも1つは、窒化物半導体を含むことを特徴とする、請求項1〜19のうちの1項記載の方法。
  21. 窒化物半導体は第3主族及び/又は第5主族の元素の窒化物であることを特徴とする、請求項20記載の方法。
  22. 半導体層(2)乃至は単一層のうちの少なくとも1つは、InAlGa1−x−yN、ただしここで0≦x≦1、0≦y≦1及びx+y≦1であり、とりわけGaN、AlGaN、InGaN、AlInGaN、AlN又はInNを含むことを特徴とする、請求項20又は21記載の方法。
  23. 基板(1)はシリコン、シリコンカーバイド又は酸化アルミニウム、とりわけサファイアを含むことを特徴とする、請求項1〜22のうちの1項記載の方法。
  24. 半導体層(2)はエピタキシ方法によって基板(1)上に堆積されることを特徴とする、請求項1〜23のうちの1項記載の方法。
  25. 半導体層(2)は50μmより小さいか又は50μmに等しい厚さ、有利には20μmより小さいか又は20μmに等しい厚さ、とりわけ有利には1μmより小さいか又は1μmに等しい厚さを有することを特徴とする、請求項1〜24のうちの1項記載の方法。
  26. 半導体構成素子は光放出ダイオード、とりわけ発光ダイオード又はレーザダイオードであることを特徴とする、請求項1〜25のうちの1項記載の方法。
JP2006501476A 2003-01-31 2004-01-27 半導体構成素子の製造のための方法 Expired - Lifetime JP4662918B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10303977A DE10303977A1 (de) 2002-01-31 2003-01-31 Verfahren zur Herstellung eines Halbleiterbauelements
PCT/DE2004/000123 WO2004068572A2 (de) 2003-01-31 2004-01-27 Verfahren zur herstellung eines halbleiterbauelements

Publications (2)

Publication Number Publication Date
JP2006518668A true JP2006518668A (ja) 2006-08-17
JP4662918B2 JP4662918B2 (ja) 2011-03-30

Family

ID=32797301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006501476A Expired - Lifetime JP4662918B2 (ja) 2003-01-31 2004-01-27 半導体構成素子の製造のための方法

Country Status (7)

Country Link
US (1) US8524573B2 (ja)
EP (2) EP2894678A1 (ja)
JP (1) JP4662918B2 (ja)
KR (1) KR101247727B1 (ja)
CN (1) CN100530705C (ja)
TW (1) TWI247368B (ja)
WO (1) WO2004068572A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180302A (ja) * 2005-12-28 2007-07-12 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2008140871A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法
JP2008140872A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
WO2010011048A3 (ko) * 2008-07-22 2010-05-14 엘지이노텍주식회사 반도체 발광소자 및 그 제조방법
JP2012028740A (ja) * 2011-04-28 2012-02-09 Ushio Inc レーザリフトオフ方法
JP2012526369A (ja) * 2009-05-08 2012-10-25 ▲東▼莞市中▲か▼半▲導▼体科技有限公司 固体レーザーリフトオフ(Lift−off)装置およびそのリフトオフ方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100552997C (zh) 2002-08-01 2009-10-21 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
EP1709694B1 (de) 2004-01-26 2017-03-15 OSRAM Opto Semiconductors GmbH Dünnfilm-led mit einer stromaufweitungsstruktur
WO2006098545A2 (en) * 2004-12-14 2006-09-21 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
KR100638825B1 (ko) * 2005-05-23 2006-10-27 삼성전기주식회사 수직구조 반도체 발광 소자 및 그 제조 방법
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
DE102006033502A1 (de) 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
US8063482B2 (en) * 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
CN101587822B (zh) * 2008-05-19 2011-04-06 展晶科技(深圳)有限公司 分离半导体及其基板的方法
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
WO2011044554A1 (en) 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US8124996B2 (en) 2008-08-04 2012-02-28 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US8148801B2 (en) * 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
DE102009057566A1 (de) * 2009-12-09 2011-06-16 Osram Opto Semiconductors Gmbh Vorrichtung für ein Laserabhebeverfahren und Laserabhebeverfahren
TW201145614A (en) * 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP4948629B2 (ja) * 2010-07-20 2012-06-06 ウシオ電機株式会社 レーザリフトオフ方法
WO2012016377A1 (en) 2010-08-03 2012-02-09 Industrial Technology Research Institute Light emitting diode chip, light emitting diode package structure, and method for forming the same
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8686461B2 (en) * 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
FR2977069B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
KR20130059026A (ko) 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US20130200497A1 (en) * 2012-02-05 2013-08-08 Twin Creeks Technologies, Inc. Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) * 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US9728458B2 (en) 2012-07-31 2017-08-08 Soitec Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US9040432B2 (en) * 2013-02-22 2015-05-26 International Business Machines Corporation Method for facilitating crack initiation during controlled substrate spalling
WO2015077779A1 (en) * 2013-11-25 2015-05-28 The Board Of Trustees Of The Leland Stanford Junior University Laser liftoff of epitaxial thin film structures
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
DE102017106755B4 (de) * 2017-03-29 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102017121015A1 (de) * 2017-09-12 2019-03-14 Rogers Germany Gmbh Adapterelement zum Anbinden eines Bauelements wie einer Laserdiode an einen Kühlkörper, ein System aus einer Laserdiode, einem Kühlkörper und einem Adapterelement und Verfahren zur Herstellung eines Adapterelements
KR102240325B1 (ko) * 2018-06-18 2021-04-13 신에츠 엔지니어링 가부시키가이샤 워크 분리 장치 및 워크 분리 방법
DE102019129327A1 (de) * 2019-10-30 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
CN113824419A (zh) * 2021-09-08 2021-12-21 常州承芯半导体有限公司 压电薄膜的形成方法及体声波谐振装置的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102876A (ja) * 1989-09-18 1991-04-30 Hitachi Ltd 半導体装置の製造方法
JP2001501778A (ja) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト 2つの材料層を相互に分離する方法及びこの方法により製造された電子部品

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120706A (en) 1977-09-16 1978-10-17 Harris Corporation Heteroepitaxial deposition of gap on silicon substrates
JPS592171B2 (ja) 1979-06-11 1984-01-17 工業技術院長 光による熱処理方法
US4752668A (en) 1986-04-28 1988-06-21 Rosenfield Michael G System for laser removal of excess material from a semiconductor wafer
US4749840A (en) * 1986-05-16 1988-06-07 Image Micro Systems, Inc. Intense laser irradiation using reflective optics
US5326424A (en) * 1989-12-06 1994-07-05 General Motors Corporation Cubic boron nitride phosphide films
JP3102876B2 (ja) 1990-11-14 2000-10-23 松下電器産業株式会社 表示装置
US5300756A (en) * 1991-10-22 1994-04-05 General Scanning, Inc. Method for severing integrated-circuit connection paths by a phase-plate-adjusted laser beam
JP3237888B2 (ja) 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
DE4324318C1 (de) 1993-07-20 1995-01-12 Siemens Ag Verfahren zur Serienverschaltung einer integrierten Dünnfilmsolarzellenanordnung
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JP3269251B2 (ja) 1994-03-31 2002-03-25 株式会社デンソー 積層型半導体装置の製造方法
US5787104A (en) 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5674758A (en) * 1995-06-06 1997-10-07 Regents Of The University Of California Silicon on insulator achieved using electrochemical etching
US5625202A (en) * 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE19546443A1 (de) * 1995-12-13 1997-06-19 Deutsche Telekom Ag Optische und/oder elektrooptische Verbindung und Verfahren zur Herstellung einer solchen
US6372608B1 (en) * 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
US5828088A (en) * 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
DE19706279A1 (de) 1997-02-18 1998-08-20 Siemens Ag Laservorrichtung
US5838870A (en) * 1997-02-28 1998-11-17 The United States Of America As Represented By The Secretary Of The Air Force Nanometer-scale silicon-on-insulator photonic componets
JPH10326884A (ja) 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
TW376585B (en) 1997-03-26 1999-12-11 Canon Kk Semiconductor substrate and process for producing same
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6380097B1 (en) * 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
DE19821544A1 (de) 1998-05-14 1999-12-16 Jenoptik Jena Gmbh Diodenlaserbauelement und Verfahren zu dessen Herstellung
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6136141A (en) * 1998-06-10 2000-10-24 Sky Solar L.L.C. Method and apparatus for the fabrication of lightweight semiconductor devices
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
US6169298B1 (en) * 1998-08-10 2001-01-02 Kingmax Technology Inc. Semiconductor light emitting device with conductive window layer
JP2000174350A (ja) 1998-12-10 2000-06-23 Toshiba Corp 光半導体モジュール
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
JP2001015798A (ja) 1999-06-29 2001-01-19 Toshiba Corp 半導体発光素子
EP1130629A1 (en) 1999-07-30 2001-09-05 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
US6287882B1 (en) * 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
JP3893874B2 (ja) 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
DE10056645B4 (de) 2000-11-09 2007-03-08 Azzurro Semiconductors Ag Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
US6864158B2 (en) * 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
US6589857B2 (en) * 2001-03-23 2003-07-08 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
JP4524953B2 (ja) * 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
DE10203795B4 (de) 2002-01-31 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
DE10303978A1 (de) 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR100504178B1 (ko) 2003-01-22 2005-07-27 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
JP4986406B2 (ja) 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102876A (ja) * 1989-09-18 1991-04-30 Hitachi Ltd 半導体装置の製造方法
JP2001501778A (ja) * 1996-10-01 2001-02-06 シーメンス アクチエンゲゼルシヤフト 2つの材料層を相互に分離する方法及びこの方法により製造された電子部品

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180302A (ja) * 2005-12-28 2007-07-12 Rohm Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
JP2013219391A (ja) * 2006-02-23 2013-10-24 Azzurro Semiconductors Ag 窒化物半導体素子ならびにその製法
JP2008140871A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法
JP2008140872A (ja) * 2006-11-30 2008-06-19 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法
WO2010011048A3 (ko) * 2008-07-22 2010-05-14 엘지이노텍주식회사 반도체 발광소자 및 그 제조방법
JP2012526369A (ja) * 2009-05-08 2012-10-25 ▲東▼莞市中▲か▼半▲導▼体科技有限公司 固体レーザーリフトオフ(Lift−off)装置およびそのリフトオフ方法
JP2012028740A (ja) * 2011-04-28 2012-02-09 Ushio Inc レーザリフトオフ方法

Also Published As

Publication number Publication date
US20060246687A1 (en) 2006-11-02
US8524573B2 (en) 2013-09-03
WO2004068572A2 (de) 2004-08-12
CN1745483A (zh) 2006-03-08
CN100530705C (zh) 2009-08-19
EP1588414A2 (de) 2005-10-26
KR101247727B1 (ko) 2013-03-26
TWI247368B (en) 2006-01-11
WO2004068572A8 (de) 2005-12-15
WO2004068572A3 (de) 2004-09-30
KR20060024763A (ko) 2006-03-17
TW200419682A (en) 2004-10-01
JP4662918B2 (ja) 2011-03-30
EP1588414B1 (de) 2014-12-03
EP2894678A1 (de) 2015-07-15

Similar Documents

Publication Publication Date Title
JP4662918B2 (ja) 半導体構成素子の製造のための方法
US8575003B2 (en) Method for producing a semiconductor component
US7112456B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
TWI424588B (zh) Semiconductor light emitting device manufacturing method
JP6267635B2 (ja) チップオンボード型のパッケージ基板を有する発光装置及びその製造方法
CN1714459B (zh) 制造半导体器件的方法
JP4904150B2 (ja) 発光素子の製造方法
WO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110104

R150 Certificate of patent or registration of utility model

Ref document number: 4662918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term