JP2006518570A - 発振器回路 - Google Patents

Abstract

本発明は、容量性負荷を生成するための、共振器手段（１０２）と、この共振器手段に対称的に結合され、容量性負荷を提供する別のエミッタフォロワ（１２０、１２２）に接続された第１および第２のエミッタフォロワ（１１６、１１８）とを備える発振器回路に関する。

Description

本発明は、発振器回路の分野に関し、より詳細には、発振周波数がＧＨｚ（ギガヘルツ）範囲の高周波発振器回路の分野に関するがこれに限定されない。

ＧＨｚ範囲で動作する多くの発振器回路は、従来技術から知られている。同調範囲が１４ＧＨｚ〜２１．５ＧＨｚの発振器回路は、Ｋ．Ｅｔｔｉｎｇｅｒ、Ｍ．Ｂｅｒｇｍａｉｒ、Ｈ．Ｐｒｅｔｌ、Ｗ．Ｔｈｏｍａｎｎ、Ｊ．Ｆｅｎｋ、Ｒ．Ｗｅｉｇｅｌの「Ａｎ Ｉｎｔｅｇｒａｔｅｄ ２０ ＧＨｚ ＳｉＧｅ Ｂｉｐｏｌａｒ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｏｓｃｉｌｌａｔｏｒ ｗｉｔｈ Ｈｉｇｈ Ｔｕｎｉｎｇ Ｒａｎｇｅ」、２０００ Ｂｉｐｏｌａｒ／ＢｉＣＭＯＳ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｍｅｅｔｉｎｇ（ＢＣＴＭ）の要旨集、ミネアポリス、２０００年、ｐ．１６１〜１６３、ＩＳＢＮ ０−７８０３−６３８４−１（国際標準図書番号）から知られている。この発振器回路は、ＳｉＧｅバイポーラ技術で実現され、オンチップストリップ線路インダクタ（ｏｎ−ｃｈｉｐ ｓｔｒｉｐ ｌｉｎｅ ｉｎｄｕｃｔｏｒ）および発振器トランジスタの寄生容量からなるタンクを特徴としている。出力バッファが、このタンクに誘導結合されている。発振器コアは、ＬＣタンクおよび交差結合された差動増幅器で構成されている。この交差結合された対は、タンクの抵抗損失を補償するための負抵抗を提供する。この発振器回路の欠点の１つは、交差結合された差動増幅器によって提供される負抵抗が、最高２１．５ＧＨｚまでの周波数にしか十分でないということである。

ＣＭＯＳ技術で実現される類似の高周波発振器は、Ｃ．Ｄｅ ＲａｎｔｅｒおよびＭ．Ｓｔｅｙａｅｒｔの「Ａ ０．２５μｍ ＣＭＯＳ １７ＧＨｚＶＣＯ」、ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ内、ｐ．３７０〜３７１、２００１年２月から知られている。この発振器回路も、抵抗およびコイルにおける電力損失をカバーするための、交差結合されたトランジスタ対を有する、ＬＣタンクをベースにした電圧制御発振器を備えている。

さらに、この設計に基づく、高いＱのインダクタを組み込んだ電圧制御ＬＣ発振器が、ｈｔｔｐ：／／ｗｗｗ．ｅｓｓｃｉｒｃ．ｏｒｇ／ｅｓｓｃｉｒｃ２００１／ｐｒｏｃｅｅｄｉｎｇｓ／ｄａｔａ／１６９．ｐｄｆから知られている。

この回路は、最高１０ＧＨｚまでの周波数で動作する。さらに、２．４ＧＨｚ用の別の電圧制御ＬＣ同調発振器が、ｈｔｔｐ：／／ｗｗｗ．ｅｅｓｏｆ．ｔｍ．ａｇｉｌｅｎｔ．ｃｏｍ／ｐｄｆ／ｎｏｒｄｉｃ＿ｖｌｓｉ．ｐｄｆから知られている。

他の従来技術の発振器回路の例が、米国特許第４８１０９７６号、米国特許第６２４９１９０号、および国際公開ＷＯ０２／０６５６３２号に示されている。やはり、交差結合されたトランジスタ対が、電圧制御発振器コアを非減衰性にする（ｕｎ−ｄａｍｐｉｎｇ）ために使用されている。

周波数範囲が、ある周波数までしか負抵抗を十分に提供しない交差結合されたトランジスタ対によって限定されることは、従来技術の高周波発振器に共通の欠点である。こうした周波数の限界は、たとえばＱＵＢｉＣ４Ｇの場合は２５ＧＨｚで使用される技術に依存する。

したがって、従来技術の周波数限界を向上させることを可能にする改良型発振器回路を提供する必要がある。本発明は、独立請求項によって定義される。従属請求項は、有利な実施形態を定義する。

本発明は、共振器に対称的に結合された第１および第２のエミッタフォロワを備える発振器回路を提供する。これらのエミッタフォロワは容量性負荷（ｃａｐａｃｉｔｉｖｅ ｌｏａｄ）を有する。エミッタフォロワのトランジスタに容量性負荷をかけると、入力インピーダンスは負の実数値となり、この負の実数値には共振器を非減衰性にする効果がある。したがって、交差結合されたトランジスタ対の使用が避けられる。

共振器は、ＬＣ共振器として実現されることが好ましい。たとえは、この共振器は、周波数同調用の同調電圧を有するインダクタおよびバラクタによって実現されることができる。このバラクタと直列に、直列抵抗が低い高容量のコンデンサが追加される。こうすることにより、バラクタのアノードは高オームの直列抵抗を介して直流接地され、カソードはゼロボルトから電源電圧ＶＣＣまで同調可能である。バラクタの底板は、寄生成分（ｐａｒａｓｉｔｉｃｓ）が高くなっており、共通モードである。このトポロジは、電源電圧以内のできるだけ大きな同調範囲をもつ。バラクタには、ゼロバイアスから逆バイアスまでの間のバイアスがかけられる。

本発明の好ましい一実施形態によれば、共振器回路は、共通カソードタンク回路として実現される。あるいは、共振器回路は、共通アノードタンク回路としても実現される。

本発明の好ましい一実施形態によれば、第２のエミッタフォロワ対によって第１および第２のエミッタフォロワに容量性負荷がかけられる。このようにして、２対のカスケード接続されたエミッタフォロワが形成される。

そのかわりにまたはそれに加えて、コンデンサが、容量性負荷を提供するために第１のエミッタフォロワと第２のエミッタフォロワとの間に相互結合される。

本発明の他の好ましい実施形態によれば、レベルシフタが電源電圧と共振器との間に結合される。このレベルシフタは、１つまたは複数のダイオードによって実現されることができる。エミッタフォロワのベース−コレクタ接合部が共振器の信号のクランプを開始する前に、ダイオードは、これが共振器の両端でより大きな信号振幅（ｓｉｇｎａｌ ｓｗｉｎｇ）を可能にするので、レベルシフトとして働く。

本発明は、交差結合されたトランジスタ対以外の手段で高周波発振器回路を実現できるという点で、特に有利である。特に、本発明は、使用される技術に応じて、たとえばＱＵＢｉＣ４Ｇの場合には、２０ＧＨｚを超え最高４０ＧＨｚまでの低周波および高周波限度を有する発振器回路の実現を可能にする。このことは、いくつかの例を挙げると、位相ロックループ、アップコンバータ、ダウンコンバータ、ミクサ、信号発生器などの応用例に特に有利である。

本発明を用いて得られるその他の利点は、以下の通りである。
交差結合されたトランジスタ対からの雑音寄与がなくなるので、位相雑音が改善する。
必要なチップ領域が縮小される。
エミッタフォロワの高い容量性負荷により、発振器回路の出力における大きな信号振幅が可能になる。
より少ない寄生成分が共振器回路を介して接続されるので、発振器回路の同調範囲は著しく広がる。

以下に、本発明の好ましい実施形態について、図面を参照しながらより詳細に説明する。

図１は、共振器１０２を備える発振器回路１００を示す。ここで検討する例では、共振器１０２はインダクタ１０４を含み、このインダクタは電流Ｉｄを生成する電流源１０６に対称的に結合される。別のインダクタ１０４が、電源電圧に対称的に結合される。共振器１０２は、周波数同調用同調電圧Ｖｔｕｎｅを印加するための制御端子１１０を有するバラクタ１０８を備える。コンデンサ１１２が、バラクタ１０８と直列に結合される。コンデンサ１１２は、高容量であり、したがって直列抵抗が低いことが好ましい。したがって、バラクタ１０８のアノードは、高オーム直列抵抗１１４を介して直流接地され、カソード、すなわち制御端子１１０は、ゼロボルトから最高で電源電圧まで同調可能である。バラクタの底板は共通モードである。このトポロジにより、電源電圧以内で同調範囲をできるだけ大きくすることが可能になる。共振器１０２は、共振器１０２のアノードがエミッタフォロワ１１６および１１８にそれぞれ結合されるように、共通カソードタイプになっている。エミッタフォロワ１１６および１１８は対称的な設計になっており、どちらもトランジスタＴ１および電流源Ｉｅｆ１を含む。エミッタフォロワ１１６および１１８のトランジスタＴ１のベースは、共振器１０２のアノードに結合される。エミッタフォロワ１１６および１１８の容量性負荷は、エミッタフォロワ１２０および１２２によって提供される。やはり、エミッタフォロワ１２０および１２２も対称的に設計されており、各エミッタフォロワはトランジスタＴ２および電流源Ｉｅｆ２を含む。エミッタフォロワ１２０のトランジスタＴ２のベースは、エミッタフォロワ１１６のトランジスタＴ１のエミッタに結合され、同様に、エミッタフォロワ１２２のトランジスタＴ２のベースは、エミッタフォロワ１１８のトランジスタＴ１のエミッタに結合される。エミッタフォロワ１２０および１２２によってもたらされるトランジスタＴ１の容量性負荷は、共振器１０２から見た入力インピーダンスの負の実部をもたらす。入力インピーダンスのこの負の実部は、共振器１０２を非減衰性にするために使用される。抵抗Ｒは、シングルエンド形出力インピーダンスを実現して、出力端子ＯＵＴ＋、ＯＵＴ−を設けるために使用される。たとえば、各抵抗Ｒは、５０オームのインピーダンスをもつ。出力部ＯＵＴ＋およびＯＵＴ−は、コンデンサＣａｃによって出力負荷１２４に結合されており、これらの負荷も５０オームであることが好ましい。

図２は、他の実施形態のブロック図である。図１および図２における同様の要素は、同じ参照番号で示してある。図１の実施形態と同様に、図２の実施形態の共振器１０２も、カスケード接続されたエミッタフォロワ１１６、１２０および１１８、１２２に結合される。エミッタフォロワ１２０は、エミッタフォロワ１１６に対する容量性負荷を提供し、同様に、エミッタフォロワ１２２は、エミッタフォロワ１１８に対する容量性負荷を提供する。ここで検討される実施形態では、コンデンサＣ１が、エミッタフォロワ１１６および１１８の容量性負荷を増加させるために追加される。コンデンサＣ１は、トランジスタＴ１のエミッタ相互間に接続される。コンデンサＣ１の容量が十分大きい場合には、エミッタフォロワ１２０および１２２を省き、抵抗ＲをトランジスタＴ１のエミッタに直接接続することも可能である。さらに、レベルシフタ回路１２６が、電源電圧と共振器１０２との間に対称的に結合される。レベルシフタ回路１２６は、ダイオードＤ１およびダイオードＤ１と並列に接続されたコンデンサＣｘを含む。ダイオードＤ１は、レベルシフトとして働き、トランジスタＴ１のベース−コレクタ接合部が発振器１０２の信号をクランプし始める前に、発振器１０２の両端でダイオード２個分までの大きさの信号振幅を可能にするために使用される。最大達成可能信号振幅をさらに増大させるために、追加のダイオードがダイオードＤ１と直列に追加されることができる。ダイオードＤ１の追加の雑音は、コンデンサＣｘによってフィルタされるが、この雑音は、電流源Ｉｄを用いてダイオードＤ１を流れる直流電流を増加させることによって低減されることもできる。

出力バッファの入力インピーダンスの負の実部（real）は、エミッタフォロワ１１６および１１８の容量性負荷によるものであり、１／（ｆ^２）の勾配をもつ。

式中、Ｃ_１はエミッタフォロワ１２０および１２２の入力インピーダンスであり、Ｒ_ｐは共振器１０２から見た差動並列入力抵抗（ｄｉｆｆｅｒｅｎｔｉａｌ ｐａｒａｌｌｅｌ ｉｎｐｕｔ ｒｅｓｉｓｔａｎｃｅ）である。この抵抗は、発振器を開始させるために、共振器１０２の正抵抗よりも絶対値で小さくなっていなければならないので、このトポロジは、負抵抗が十分低くなる周波数を超えると、特に有用である。従来技術のタンク回路では、通常、Ｑ係数は、バラクタの固定直列抵抗によって周波数が高くなり、かつ表皮効果によってインダクタの直列抵抗が増加したときに、減少する。共振器１０２の並列抵抗は、１／（ｆ^２）ほど急勾配ではないので、この新しいトポロジは、使用される技術に応じて、たとえばＱＵＢｉＣ４Ｇの場合には２０ＧＨｚを超え最高４０ＧＨｚまでの、より高い周波数で有用である。出力バッファの並列等価入力インピーダンスが、図３に示されている。４０ＧＨｚでは、等価ＲＣ回路は、２１ｆＦ（フェムトファラッド）と並列に−５０４Ωであり、フィリップのＱＵＢｉＣ４Ｇプロセスでは４０ＧＨｚＶＣＯの実用的な実装が可能になる。５６ＧＨｚでは、この抵抗はもはや負ではなく、この新しいトポロジを用いたＱＵＢｉＣ４ＧのＬＣ−ＶＣＯに対して、５６ＧＨｚの新しい周波数限界を課す。

図４は、ＱＵＢｉＣ４Ｇの共振器１０２の実用的な実装の並列等価ＲＣ回路を示す。（バッファから）この共振器１０２と並列な負の抵抗−５０４Ωは、０．５Ｖを超える同調電圧で発振を開始させるのに十分である（ただし、タンクからの正の並列抵抗は、＋５２６Ωである）。図２の新しいトポロジを用いたＬＣ−ＶＣＯでの過渡的結果が、図５に示されている。位相雑音の結果は、図６に示されている。同調範囲は、３９．４ＧＨｚから最高４３．１ＧＨｚまでである（０．５から３．５Ｖまでの同調）。この位相雑音は、最悪の場合（０．５Ｖの同調電圧で）、４ＭＨｚで−９２ｄＢｃ／Ｈｚである。これらの回路原理は、ＮＰＮトランジスタの代わりにＰＮＰトランジスタを用いて実施されることもできる。出力バッファは、ＮＰＮトランジスタとＰＮＰトランジスタの両方が利用可能な場合には、Ａ／Ｂ級として実施されることができる。また、バッファの第１の段、すなわちエミッタフォロワ１１６、１１８が９０度の位相シフトをもたらし、容量性負荷が（部分的に）かけられたままである限り、ＮＭＯＳおよび／またはＰＭＯＳトランジスタも使用されることができる。

図１および２のトポロジには多くの利点があり、それらのいくつかは以下に要約される。
所与のタンク回路を用いて、出力バッファを介して非減衰性にすると、常に同調範囲の増大およびより高い発振周波数をもたらす。この２つの利点は、従来技術のトポロジの交差結合されたバイポーラ回路と、カスケード接続の２つのエミッタフォロワを含む出力バッファを比較したときに、共振器への容量性負荷が減少することによるものである。
本発明により、交差結合されたバイポーラ対（−２／ｇ_ｍ）を避けることができる。このバイポーラ対は、周波数を限定する要因であった。というのは、負抵抗には、この抵抗がそこから正になるある周波数限界があるからである。この周波数限界は、図１および２のトポロジの場合よりも低い。
固定タンク回路の場合、位相雑音の結果は、新しいトポロジの方が従来技術のトポロジに比べて常により良好である。というのは、交差結合対からの雑音源はもはや存在しないからである。
図１および２の出力バッファは、カスケード接続の２つのエミッタフォロワを含んでいるので、より大きな振幅を可能にするコレクタでの信号振幅は存在しない。従来技術の設計では、縮退差動対（ｄｅｇｅｎｅｒａｔｅｄ ｄｉｆｆｅｒｅｎｔｉａｌ ｐａｉｒ）が、通常、タンクと並列な高いオーム抵抗をもつバッファの第１段として追加される。この段の場合は、減衰が大きいため、等価タンクの電圧振幅は小さくなる。
交差結合対をなくすことで、ＶＣＯの電力損失が低減する。

図７は、直交発振器のブロック図を示す。直交信号の生成は、いくつかの方法で実施されることができる。低い位相雑音の場合には、通常、共振器（ＬＣ）タイプのＶＣＯが、構成単位として使用される。２つのＬＣ−ＶＣＯコアにそれら同士を結合する何らかの手段を加えたものを用いて、直交信号の生成は実施される。図７には、このＩＱ生成の原理が示されている。２つのＶＣＯコアは、実質的に同一である。どちらも、差動出力信号を生成するものとする。環状になった１つの交差結合が１８０度の位相シフトを実施し、各コアは９０度の位相シフトを生成する。ＬＣタイプＶＣＯコアのいくつかの実装が知られている。このコアには、前述のようにＬＣタンク回路を用いる。

図８は、本発明の一実施形態による、並列結合を用いた直交発振器を示す。第１の発振器回路は、第３のエミッタフォロワ１２０および第４のエミッタフォロワ１２２に結合された第１のトランジスタ対Ｔ_ｃ１、Ｔ_ｃ２を備え、第２の発振器回路は、第３のエミッタフォロワ１２０’および第４のエミッタフォロワ１２２’に結合された第２のトランジスタ対Ｔ_ｃ１’、Ｔ_ｃ２’を備える。第１のトランジスタ対Ｔ_ｃ１、Ｔ_ｃ２のコレクタは、第２の発振器回路に含まれるタンク回路に結合され、第２のトランジスタ対Ｔ_ｃ１’、Ｔ_ｃ２’のコレクタは、第１の発振器回路のタンク回路に交差結合される。この並列実装の欠点は、結合トランジスタＴ_ｃ１、Ｔ_ｃ２およびＴ_ｃ１’、Ｔ_ｃ２’からＬＣタンクへの接続により、タンク負荷が増加することである。この図において、これらの結合トランジスタのベースは、１２０、１２２および１２０’、１２２’のエミッタに結合されることもできる。

図９は、本発明の他の実施形態による、直列結合を用いた直交発振器を示す。第１の発振器回路は、第３のエミッタフォロワ１２０、１２２に結合された第１のトランジスタ対Ｔ_ｃ１、Ｔ_ｃ２を備え、第２の発振器回路は、第４のエミッタフォロワ１２０’、１２２’に結合された第２のトランジスタ対Ｔ_ｃ１’、Ｔ_ｃ２’を備える。第１のトランジスタ対Ｔ_ｃ１、Ｔ_ｃ２のコレクタは、それぞれ第２のトランジスタ対Ｔ_ｃ１’、Ｔ_ｃ２’のベースに結合される。第２のトランジスタ対Ｔ_ｃ１’、Ｔ_ｃ２’のコレクタは、それぞれ第１のトランジスタ対Ｔ_ｃ１、Ｔ_ｃ２のベースに交差結合される。直交発振器の場合は、直列実装形態が好ましい。というのは、ＬＣタンクの負荷が低減されるからである。さらに、結合トランジスタが直列接続されているので、全バイアス電流が増加される必要はない。結合トランジスタＴ_ｃ１、Ｔ_ｃ２およびＴ_ｃ１’、Ｔ_ｃ２’は、エミッタフォロワ１２０、１２２および１２０’、１２２’のバイアス電流Ｉｅｆ２を共用する。

これらの実施形態は、バイポーラ技術での実装を指すが、本発明の概念は、たとえばＧａＡｓ、ＳｉＧｅ、ＣＭＯＳなど他の技術に必要な変更を加えて適用されてもよい。その結果、端子つまりベース、エミッタおよびコレクタは、それぞれゲート、ソースおよびドレインに対応する。

本発明の保護範囲は、本明細書に記載の実施形態に限定されないことを留意されたい。本発明の保護範囲は、請求項内の参照番号によっても限定されない。「含む（ｃｏｍｐｒｉｓｉｎｇ）」という語は、請求項に記載されている以外の要素を除外するものではない。要素の前の「１つの（ａまたはａｎ）」という語は、複数のかかる要素を除外するものではない。本発明の要素を形成する手段は、専用ハードウェアの形でも、プログラム式プロセッサの形でも実施されることができる。本発明は、それぞれの新規な機能または機能の新規な組合せに存在する。

容量性負荷が第２のエミッタフォロワ対によって提供される、第１の実施形態のブロック図である。 エミッタフォロワ相互間に追加のコンデンサが結合された、本発明の第２の実施形態のブロック図である。 出力バッファの並列等価入力インピーダンスを示す図である。 共振器（インダクタおよびバラクタ）の並列等価ＲＣ回路インピーダンスを示す図である。 ３９．４ＧＨｚから最高４３．１ＧＨｚまでの同調範囲内での過渡的な結果を示す図である。 ４０ＧＨｚにおける位相雑音結果を示す図である。 直交発振器のブロック図である。 本発明の一実施形態による、並列結合を用いた直交発振器を示す図である。 本発明の他の実施形態による、直列結合を用いた直交発振器を示す図である。

符号の説明

１００ 発振器回路
１０２ 共振器
１０４ インダクタ
１０６ 電流源
１０８ バラクタ
１１０ 制御端子
１１２ コンデンサ
１１４ 抵抗
１１６、１１８、１２０、１２２ エミッタフォロア
１２４ 出力負荷
１２６ レベルシフタ回路

Claims (15)

1. 共振器手段（１０２）と、
   前記共振器手段に対称的に結合され、容量性負荷（１２０、１２２、Ｃ１）を含む第１および第２のエミッタフォロワ（１１６、１１８）とを備える発振器回路。
2. 前記共振器がＬＣ共振器である、請求項１に記載の発振器回路。
3. 前記共振器が電圧制御共振器である、請求項１または２に記載の発振器回路。
4. 前記共振器が、周波数同調用の制御電圧入力部（１１０）を有するバラクタ（１０８）を含む、請求項３に記載の発振器回路。
5. コンデンサ（１１２）が前記バラクタに直列結合され、前記バラクタの底板が共通モードである、請求項４に記載の発振器回路。
6. 前記共振器回路が共通カソードタンク回路である、前記請求項１から５のいずれか一項に記載の発振器回路。
7. 前記共振器回路が共通アノードタンク回路である、前記請求項１から４のいずれか一項に記載の発振器回路。
8. 第３のエミッタフォロワ（１２０）と第４のエミッタフォロワ（１２２）とをさらに備え、前記第１および前記第３のエミッタフォロワがカスケード接続され、前記第２および前記第４のエミッタフォロワもカスケード接続される、前記請求項１から７のいずれか一項に記載の発振器回路。
9. コンデンサ（Ｃ１）が、前記第１のエミッタフォロワ（１１６）と前記第２のエミッタフォロワ（１１８）との間に結合される、前記請求項１から８のいずれか一項に記載の発振器回路。
10. 電源電圧と前記共振器手段との間に結合されたレベルシフタ手段（１２６）をさらに備える、前記請求項１から９のいずれか一項に記載の発振器回路。
11. 前記レベルシフタ手段が少なくとも１つのダイオード（Ｄ１）を含む、請求項１０に記載の発振器回路。
12. 請求項８から１１のいずれか一項に記載の第２の発振器回路に交差結合された請求項８から１１に記載の第１の発振器回路を備える直交発振器。
13. 前記第１の発振器回路が、前記第３のエミッタフォロワ（１２０）および前記第４のエミッタフォロワ（１２２）に結合された第１のトランジスタ対（Ｔ_ｃ１、Ｔ_ｃ２）を備え、前記第２の発振器回路が、前記第３のエミッタフォロワ（１２０’）および前記第４のエミッタフォロワ（１２２’）に結合された第２のトランジスタ対（Ｔ_ｃ１’、Ｔ_ｃ２’）を備え、前記第１のトランジスタ対（Ｔ_ｃ１、Ｔ_ｃ２）のコレクタが、前記第２の発振器回路に含まれる前記タンク回路に結合され、前記第２のトランジスタ対（Ｔ_ｃ１’、Ｔ_ｃ２’）のコレクタが、前記第１の発振器回路の前記タンク回路に交差結合される、請求項１２に記載の直交発振器。
14. 前記第１の発振器回路が、前記第３のエミッタフォロワ（１２０、１２２）に結合された第１のトランジスタ対（Ｔ_ｃ１、Ｔ_ｃ２）を備え、前記第２の発振器回路が、前記第４のエミッタフォロワ（１２０’、１２２’）に結合された第１のトランジスタ対（Ｔ_ｃ１’、Ｔ_ｃ２’）を備え、前記第１のトランジスタ対（Ｔ_ｃ１、Ｔ_ｃ２）のコレクタが、前記第２のトランジスタ対（Ｔ_ｃ１’、Ｔ_ｃ２’）のベースに結合され、前記第２のトランジスタ対（Ｔ_ｃ１’、Ｔ_ｃ２’）のコレクタが、前記第１のトランジスタ対（Ｔ_ｃ１、Ｔ_ｃ２）のベースに交差結合される、請求項１２に記載の直交発振器。
15. 前記請求項１から１４のいずれか一項に記載の発振器回路を備える、位相ロックループ、アップコンバータ、ダウンコンバータ、ミクサ、信号発生器などの電子デバイス。

Images