JP2006352230A - 電圧固定用回路 - Google Patents

Abstract

【課題】 誤動作を防止できると共に、プルアップ又はプルダウン回路における消費電流の少ない電圧固定用回路を提供することである。
【解決手段】 複数段の単位回路をカスケード接続して構成された電圧固定用回路において、単位回路の出力側にプルアップまたはプルダウン用回路を接続して、低電圧時における誤動作を防止するとともに、プルアップまたはプルダウン用回路によって形成される電流経路を減少させた構成を備え、消費電流の低減を図っている。プルアップまたはプルダウン用回路の中には、各単位回路の出力側だけでなく、他段の単位回路の出力側に接続された回路が含まれており、これにより、電流経路を減少させている。
【選択図】 図２

Description

本発明は、電源電圧を検出して所定の電圧に固定する電圧固定用回路及び固定方法に関し、特に、集積回路等に使用される電圧固定用回路に関するものである。

一般に、この種の電圧固定用回路の一例として、特開平５−１７３９０１号公報（特許文献１）には、メモリ保持回路が開示されている。当該メモリ保持回路は、主電源がオフの状態にあるときに電池から供給される電圧によってメモリ内容を保持するための回路であり、電池電圧の低下を検出した場合、電圧低下検出信号を発生して、メモリ内容を高い信頼度で保持することができる。特許文献１は、更に、主電源オフの際、電池から他の回路への漏洩電流を遮断することによって、電池の消耗を防止するために、プルダウン抵抗を含む電流遮断回路を設けたメモリ保持回路を提案している。

他方、特開平６−９０１５４号公報（特許文献２）には、電源供給中に、集積回路中に含まれる各種機能回路における電圧を所定の状態にリセットするためのパワーオンリセット（ＰＯＲ）回路が開示されている。また、特許文献２は、リセット状態にある場合に形成される電流経路で浪費される電力を軽減する手法を提案している。

特開平５−１７３９０１号公報 特開平６−９０１５４号公報

特許文献２は、電圧固定用回路の例として、集積回路中に含まれる各機能回路の電圧を所定の状態にリセットする回路を明らかにしているが、電池の消耗に伴う電池電圧の低下については何等指摘していない。

他方、特許文献１は、電池の消耗を検知して出力するメモリ保持回路を明らかにしているが、特許文献１では、主電源からの電源電圧と電池電圧とを比較することによって電池の消耗を検知している。したがって、監視対象となる電池だけを用いた回路構成について、特許文献１は開示していない。

本発明の課題は、監視対象となる電池を電源とした回路構成において、消費電流を低減できる電圧固定用回路を提供することである。

ここで、図１を参照して、まず、本発明の前提となる電圧固定用回路の構成を説明する。図示された電圧固定用回路は、電池自らを電源として動作するバッテリディテクタ回路として使用されるものである。

具体的に説明すると、図示されたバッテリディテクタ回路は、第１段から第４段までカスケード接続された４段の単位回路（ここでは、インバータ）Ｉ１〜Ｉ４と、第１段〜第４段の単位回路Ｉ１〜Ｉ４の出力側に接続された抵抗Ｒ１〜Ｒ４とを備え、これら単位回路Ｉ１〜Ｉ４は、電池電圧ＶＤＤが与えられる電源端子と接地との間に接続されている。ここで、第１段及び第３段の単位回路Ｉ１及びＩ３の出力側に接続された抵抗Ｒ１及びＲ３はプルアップ抵抗であり、第２段及び第４段の単位回路Ｉ２及びＩ４の出力側に接続された抵抗Ｒ２及びＲ４はプルダウン抵抗である。

第１段の単位回路Ｉ１の入力端子には、電池の減電を検出した結果を表す信号が与えられている。この信号のレベルは、電池が正常である限り、ローレベルを維持しており、このとき、プルダウン抵抗に接続された第４段の単位回路Ｉ４の出力側は、ローレベルに維持される。この状態で、電池の電圧が各単位回路Ｉ１〜Ｉ４そのものの動作に支障をきたすレベルにまで低下しても、出力が不定になることはなく、通常はローレベルを出力し続ける。

このように、出力バッファとして機能するインバータの出力を抵抗Ｒ１〜Ｒ４やデプレッション型ＭＯＳトランジスタ等でプルダウン（プルアップ）しておくことで、電源電圧低下によってインバータ出力が不定となることなく、出力は電源か接地に固定される。

バッファ能力の向上のため、インバータ等を図１に示すように、複数段カスケードに接続して使用している場合、構成素子サイズ等の相違から、最低動作電圧値がインバータ毎に異なるため、インバータ全てにプルアップ、プルダウン抵抗を接続しておくことが誤動作防止につながる。

図１に示された回路の場合、プルアップ、プルダウンに使用される抵抗Ｒ１〜Ｒ４（これらの抵抗はデプレッション型ＭＯＳトランジスタに置き換えられても良い）は、低消費電流化から高抵抗（又は、低Ｗ／Ｌ比）であることが望ましい。集積化に際しては、抵抗値の増大には限界があり、デプレッション型ＭＯＳトランジスタを低Ｗ／Ｌ比で使用する方が好ましい。しかしながら、個々のトランジスタに流れるプルアップ（プルダウン）電流の最小値は素子サイズとそのチップ内占有面積を考慮すれば、数１００ｎＡが限界である。

一方、電池電圧を監視するバッテリディテクタ回路等は、それ自体、自ら監視している電池を電源としているため、低消費電流動作が必須条件であり、上記の数１００ｎＡをいかに削減するかが重要な検討項目となる。

上記した点を考慮して、本発明の最良の形態では、個々のインバータの出力に抵抗或いはデプレッション型ＭＯＳトランジスタを接続するのではなく、可能なところは直列接続することで通常動作時無駄な電流が流れる経路を制限することにより、消費電流の低い電圧固定用回路が得られる。

本発明では、それぞれ電池に接続されると共に、互いにカスケード接続された複数段の単位回路を備え、各単位回路の出力段にプルアップ又はプルダウン回路を設けることにより誤動作を防止できる。更に、本発明によれば、消費電流を少なくすることができる電圧固定用回路が得られる。

図２を参照すると、本発明の一実施形態に係る電圧固定用回路が示されており、図示された電圧固定用回路も図１と同様に、バッテリディテクタ回路として使用される。したがって、図１と対応する部分には同一の参照符号が付けられている。

図２からも明らかな通り、第１段の単位回路（即ち、インバータ）Ｉ１の出力側には、プルアップ抵抗Ｒ１が接続され、第２段の単位回路Ｉ２の出力側には、プルダウン抵抗Ｒ３が接続されていることは、図１と同様である。

しかしながら、第３段の単位回路Ｉ３の出力側に接続されたプルアップ抵抗Ｒ２の他端は第１段の単位回路Ｉ１の出力側に接続され、第４段の単位回路Ｉ４の出力側に接続されたプルダウン抵抗Ｒ４は第２段の単位回路Ｉ２の出力側に接続されている点で、図１に示された回路と相違している。即ち、この構成を一般化すると、プルアップ（又は、プルダウン）抵抗は、ｎ段目（ｎは正整数）の単位回路の出力側と、（ｎ＋２）段目の単位回路の出力側との間に接続されていることが分かる。このことは、同一レベルに保たれるべき複数のインバータの出力側を抵抗によって接続して、プルアップ（プルダウン）用の電流経路を減らし、これによって、プルアップ（又はプルダウン）電流を減少させることができる。

この構成では、プルアップ又はプルダウン電流を減少させることができるため、消費電流を低減することができる。

図３を参照すると、本発明の他の実施形態に係る電圧固定用回路は、図２に示されたプルアップ抵抗Ｒ１、Ｒ２及びプルダウン抵抗Ｒ３、Ｒ４が、抵抗接続されたデプレッション型ＮＭＯＳトランジスタＭＤ１、ＭＤ２及びＭＤ３、ＭＤ４にそれぞれ置き換えられている。

図２及び図３では、前段のインバータが後段より先に非動作状態に入った場合を考慮し、抵抗の場合は、（Ｒ１の抵抗値）＜（Ｒ２の抵抗値）、また、（Ｒ３の抵抗値）＜（Ｒ４の抵抗値）、デプレッション型トランジスタの場合は、（ＭＤ１のＷ／Ｌ値）＞（ＭＤ２のＷ／Ｌ値）、また、（ＭＤ３のＷ／Ｌ値）＞（ＭＤ４のＷ／Ｌ値）となるように設計されている。

図２及び図３のように、抵抗Ｒ２、Ｒ４、或いは、デプレッション型トランジスタＭＤ２、ＭＤ３を直列接続することによって、プルアップ又はプルダウン用電流経路は図１に比べ半分になるから、これら電流経路における消費電流もほぼ半減できる。また、上記したプルアップまたはプルダウン用抵抗Ｒ２、Ｒ４、或いは、デプレッション型トランジスタＭＤ２、ＭＤ３は付加回路と呼ばれても良い。

図４を参照すると、本発明の他の実施形態に係る電圧固定用回路は、プルアップ又はプルダウン用のデプレッション型トランジスタとして、ＰＭＯＳを使用した場合が示されている。この構成によっても、図２及び図３と同様な効果を得ることができる。

本発明は、主電源の他に電池をも必要とする携帯用電子機器に使用されるメモリ回路等に適用できると共に、パワーオンリセット回路或いはバッテリディテクタ回路にも適用できる。また、実施形態では、カスケード接続される単位回路として、インバータの例を上げて説明したが、本発明はこれに限定されることなく、例えば、ソース接地回路、エミッタ接地回路をカスケード接続した場合にも同様に適用できる。

本発明の前提となる電圧固定用回路を説明する図である。 本発明の一実施形態に係る電圧固定用回路を示す図である。 図２に示された電圧固定用回路を構成する抵抗をデプレッションＮＭＯＳトランジスタに置き換えた例を示す図である。 図２に示された電圧固定用回路を構成する抵抗をデプレッションＰＭＯＳトランジスタに置き換えた例を示す図である。

符号の説明

Ｉ１〜Ｉ４ インバータ（単位回路）
Ｒ１〜Ｒ４ 抵抗
ＭＤ１〜ＭＤ４ デプレッション型トランジスタ

Claims (8)

1. 単位回路を複数段カスケード接続し、電源電圧の変化に関係なく出力端子の電圧を一定レベルに保持する電圧固定用回路において、各単位回路の出力側は順次、次段の単位回路の入力側に接続されると共に、ｎ段目（ｎは正整数）の単位回路の出力側と、（ｎ＋２）段目の単位回路の出力側との間に接続された付加回路を備えていることを特徴とする電圧固定用回路。
2. 請求項１において、前記各単位回路はインバータ回路、ソース接地回路、エミッタ接地回路のいずれかによって構成されていることを特徴とする電圧固定用回路。
3. 請求項２において、前記付加回路のほかに、出力側にプルアップ又はプルダウン用回路が接続された単位回路をも含んでいることを特徴とする電圧固定用回路。
4. 請求項３において、前記付加回路及び前記プルアップ又はプルダウン用回路は、プルアップ又はプルダウン抵抗によって構成されていることを特徴とする電圧固定用回路。
5. 請求項３において、前記付加回路及び前記プルアップ又はプルダウン用回路は、デプレッション型ＭＯＳトランジスタによって構成されていることを特徴とする電圧固定用回路。
6. 請求項５において、前記デプレッション型ＭＯＳトランジスタはＮＭＯＳトランジスタであることを特徴とする電圧固定用回路。
7. 請求項５において、前記デプレッション型ＭＯＳトランジスタはＰＭＯＳトランジスタであることを特徴とする電圧固定用回路。
8. 単位回路を複数段カスケード接続し、電源電圧の変化に関係なく出力端子の電圧を一定レベルに保持する電圧固定用回路において、前記単位回路の出力側には、交互にプルアップ又はプルダウン用回路が接続されており、これによって、各単位回路に、電池電圧をプルアップ或いはプルダウンすることを特徴とする電圧固定用回路。
   

Images