[go: up one dir, main page]

JP2006351589A - Semiconductor chip, electronic device and manufacturing method thereof - Google Patents

Semiconductor chip, electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP2006351589A
JP2006351589A JP2005172306A JP2005172306A JP2006351589A JP 2006351589 A JP2006351589 A JP 2006351589A JP 2005172306 A JP2005172306 A JP 2005172306A JP 2005172306 A JP2005172306 A JP 2005172306A JP 2006351589 A JP2006351589 A JP 2006351589A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bump
mounting substrate
solder
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005172306A
Other languages
Japanese (ja)
Inventor
Yuji Ozaki
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005172306A priority Critical patent/JP2006351589A/en
Publication of JP2006351589A publication Critical patent/JP2006351589A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体チップ及びそれを実装した電子装置において、バンプを微細化した場合にバンプ接続の確実性を高めることが半導体チップ、電子装置及びその製造方法を提供する。
【解決手段】ハンダからなる実装基板用バンプ24を有する実装基板20に実装される半導体チップ10であって、電子回路が形成された半導体チップ本体11と、電子回路に接続して半導体チップ本体に形成された半導体チップ用バンプ12を有し、この半導体チップ用バンプ12は、ハンダより高融点の金属からなり、実装時に実装基板用バンプ24に接続され、実装基板用バンプ24の径よりも小さいものとする。また、電子装置としては上記の半導体チップ10を上記のような実装基板用バンプ24を有する実装基板20に実装した構成とする。
【選択図】図1
A semiconductor chip, an electronic device, and a method of manufacturing the same are provided to improve the reliability of bump connection when a bump is miniaturized in a semiconductor chip and an electronic device on which the semiconductor chip is mounted.
A semiconductor chip 10 is mounted on a mounting board 20 having mounting board bumps 24 made of solder, the semiconductor chip body 11 on which an electronic circuit is formed, and the semiconductor chip body connected to the electronic circuit. The semiconductor chip bumps 12 are formed. The semiconductor chip bumps 12 are made of a metal having a melting point higher than that of solder, and are connected to the mounting substrate bumps 24 when mounted, and are smaller than the diameter of the mounting substrate bumps 24. Shall. Further, the electronic device has a configuration in which the semiconductor chip 10 is mounted on the mounting substrate 20 having the mounting substrate bumps 24 as described above.
[Selection] Figure 1

Description

本発明は、半導体チップ、電子装置及びその製造方法に関し、特に、バンプの微細化に対応した半導体チップ、電子装置及びその製造方法に関する。   The present invention relates to a semiconductor chip, an electronic device, and a manufacturing method thereof, and more particularly, to a semiconductor chip, an electronic device, and a manufacturing method thereof corresponding to bump miniaturization.

デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のVLSIなどの半導体装置においては3年で7割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板(プリント配線基板)上の部品実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。   The demand for downsizing, thinning, and weight reduction of portable electronic devices such as digital video cameras, digital mobile phones, and notebook personal computers has been increasing. While an electronic circuit device in which such a semiconductor device is mounted on a printed wiring board has been realized by 70% reduction year by year, how can the component mounting density on the mounting substrate (printed wiring substrate) be improved? Has been researched and developed as an important issue.

例えば、半導体装置の実装用のパッケージ形態としては、DIP(Dual Inline Package )などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にハンダや金などからなるバンプ(突起電極)を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。   For example, a package form for mounting a semiconductor device has shifted from a lead insertion type such as DIP (Dual Inline Package) to a surface mounting type, and further bumps (projections) made of solder, gold, etc. on the pad electrode of a semiconductor chip. A flip chip mounting method has been developed in which an electrode is provided and connected to a wiring board through bumps face-down.

例えば、φ30μm以下程度の微細バンプを上下に有する場合のフリップチップボンディングは、特許文献1などに記載されているようにして、ボンダーステージに吸着した下バンプ付きチップ(あるいはバンプ付き実装基板)に、ボンディングツールに吸着した上バンプ付きチップを対向させ、バンプ同士を位置合わせした後、ボンディングツールを下げ、バンプ同士を接触させて下バンプ付きチップに上バンプ付きチップをマウントした後、加圧加熱してバンプ同士のボンディングを行う。このようなボンディングをローカルリフローボンディングと称する。   For example, flip chip bonding in the case where fine bumps of about φ30 μm or less are provided on the upper and lower sides, as described in Patent Document 1, etc., on a chip with a lower bump (or a mounting substrate with a bump) adsorbed on a bonder stage After the chip with the upper bump adsorbed to the bonding tool is faced and the bumps are aligned, the bonding tool is lowered, the bump is brought into contact, the chip with the upper bump is mounted on the chip with the lower bump, and then heated under pressure. Bond the bumps. Such bonding is called local reflow bonding.

しかし、上記のように加圧加熱を行うローカルリフローボンディングは、ボンディングを確実に行うために1チップあたりに60〜90秒の加熱加圧時間をかかってしまい、ボンディング時間が長くなると言う不利益を有していた。   However, local reflow bonding in which pressure heating is performed as described above has the disadvantage that it takes 60 to 90 seconds of heating and pressing time per chip in order to perform bonding reliably, resulting in a long bonding time. Had.

図4は従来方法のローカルボンディングの問題点を説明する模式図である。
上バンプ付きチップ110は、チップ本体111に形成された電子回路に接続してチップ本体111上にパッド電極112が形成され、それを被覆するように球面形状のハンダバンプ113が形成されて構成されている。
一方、下バンプ付きチップ(または実装基板)120は、チップ本体(または基板)121に形成された電子回路に接続してチップ本体121上にパッド電極122が形成され、それを被覆するように球面形状のハンダバンプ123が形成されて構成されている。
上記の上バンプ付きチップ110と下バンプ付きチップ120のボンディングにおいて、ハンダのような微細バンプ同士をボンディングする場合は、バンプ形状が球面状をしていることによりバンプ同士が滑り、位置合わせ時にズレを生じる場合があった。
FIG. 4 is a schematic diagram for explaining the problems of local bonding in the conventional method.
The chip 110 with the upper bump is configured by connecting to an electronic circuit formed on the chip body 111, forming a pad electrode 112 on the chip body 111, and forming a spherical solder bump 113 so as to cover the pad electrode 112. Yes.
On the other hand, the chip (or mounting substrate) 120 with the lower bump is connected to an electronic circuit formed on the chip body (or substrate) 121, and the pad electrode 122 is formed on the chip body 121, and the spherical surface is formed so as to cover it. A solder bump 123 having a shape is formed.
In bonding the chip 110 with the upper bump and the chip 120 with the lower bump, when the fine bumps such as solder are bonded to each other, the bumps are slipped due to the spherical shape of the bumps. May have occurred.

図5(a)及び(b)は従来方法のローカルボンディングの問題点を説明する模式図である。
図4に示すような上バンプ付きチップ110と下バンプ付きチップ120のボンディングに際し、図5(a)に示すようにボンディングステージBS上に下バンプ付きチップ120を保持し、ボンディングヘッドBHで上バンプ付きチップ110を保持して、バンプ同士を位置合わせし、加圧加熱してリフローボンディングを行い、冷却した後にボンディングステージBS及びボンディングヘッドBHから取り外して図5(b)に示す状態となる。
このようなローカルリフローボンディングは、バンプ同士を位置合わせした後、その位置でバンプが加圧加熱されてボンディングされるため、一般的なハンダ付けでの一括リフローで得られるようなセルフアライメント効果が得られず、位置ズレが発生すればそのままの状態を保持していた。
FIGS. 5A and 5B are schematic diagrams for explaining the problems of the local bonding of the conventional method.
When bonding the chip 110 with the upper bump and the chip 120 with the lower bump as shown in FIG. 4, the chip 120 with the lower bump is held on the bonding stage BS as shown in FIG. 5A, and the upper bump is formed by the bonding head BH. The attached chip 110 is held, the bumps are aligned with each other, pressurized and heated to perform reflow bonding, cooled, and then removed from the bonding stage BS and the bonding head BH to be in the state shown in FIG.
In such local reflow bonding, bumps are aligned with each other and then bumps are heated under pressure to bond them. Therefore, the self-alignment effect that can be obtained by batch reflow with general soldering is obtained. If the position shift occurs, the state is maintained as it is.

図6は従来方法のローカルボンディングの問題点を説明する模式図である。
図4に示すような上バンプ付きチップ110と下バンプ付きチップ120のボンディングに際し、ハンダバンプ同士の加圧加熱によるローカルリフローボンディングでは、ハンダ溶融時にボンディングヘッドにより加圧するため、この圧力より一部Xでハンダバンプが潰れすぎ、チップが傾いてしまい、所望のチップ間ギャップが確保できなくなり、はみだしたハンダでショートすることがあった。また、この傾きにより他の部分Yではバンプ同士が接触できずに接続不良となることもあった。
特開2000−349123号公報
FIG. 6 is a schematic diagram for explaining a problem of local bonding in the conventional method.
When bonding the chip 110 with the upper bump and the chip 120 with the lower bump as shown in FIG. 4, in the local reflow bonding by pressurizing and heating the solder bumps, the pressure is applied by the bonding head when the solder is melted. The solder bumps were crushed too much, and the chip was tilted, so that a desired gap between chips could not be secured, and there was a case where the solder was short-circuited. Further, due to this inclination, the bumps may not be in contact with each other at other portions Y, resulting in poor connection.
JP 2000-349123 A

本発明が解決しようとする問題は、半導体チップ及びそれを実装した電子装置において、バンプを微細化した場合にバンプ接続の確実性を高めることが困難であることである。   The problem to be solved by the present invention is that it is difficult to increase the certainty of bump connection when bumps are miniaturized in a semiconductor chip and an electronic device on which the semiconductor chip is mounted.

本発明の半導体チップは、ハンダからなる実装基板用バンプを有する実装基板に実装される半導体チップであって、電子回路が形成された半導体チップ本体と、前記電子回路に接続するように前記半導体チップ本体に形成され、実装時に前記実装基板用バンプに接続されるバンプであって、ハンダより高融点の金属からなり、前記実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプとを有する。   The semiconductor chip of the present invention is a semiconductor chip mounted on a mounting board having mounting board bumps made of solder, the semiconductor chip body on which an electronic circuit is formed, and the semiconductor chip connected to the electronic circuit A bump formed on the main body and connected to the mounting substrate bump at the time of mounting, made of a metal having a melting point higher than that of solder and having a diameter smaller than the diameter of the mounting substrate bump .

上記の本発明の半導体チップは、ハンダからなる実装基板用バンプを有する実装基板に実装される半導体チップであって、電子回路が形成された半導体チップ本体と、電子回路に接続するように半導体チップ本体に形成され、実装時に実装基板用バンプに接続されるバンプであって、ハンダより高融点の金属からなり、実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプを有する。   The semiconductor chip of the present invention is a semiconductor chip mounted on a mounting board having mounting board bumps made of solder, the semiconductor chip body on which an electronic circuit is formed, and the semiconductor chip connected to the electronic circuit A bump formed on the main body and connected to the mounting substrate bump at the time of mounting, which is made of a metal having a melting point higher than that of solder and has a diameter smaller than that of the mounting substrate bump.

本発明の電子装置は、ハンダからなる実装基板用バンプを有する実装基板と、電子回路が形成された半導体チップ本体と、前記電子回路に接続するように前記半導体チップ本体に形成されたバンプであって、ハンダより高融点の金属からなり、前記実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプとを有し、前記半導体チップ用バンプが前記実装基板用バンプと接続されて、前記実装基板に実装された半導体チップとを有する。   An electronic device according to the present invention includes a mounting substrate having mounting substrate bumps made of solder, a semiconductor chip body on which an electronic circuit is formed, and bumps formed on the semiconductor chip body so as to be connected to the electronic circuit. A bump for a semiconductor chip made of a metal having a melting point higher than that of the solder, and having a diameter smaller than that of the bump for the mounting substrate, and the bump for the semiconductor chip is connected to the bump for the mounting substrate, And a semiconductor chip mounted on a mounting substrate.

上記の本発明の電子装置は、ハンダからなる実装基板用バンプを有する実装基板と、半導体チップとを有する。
ここで、半導体チップは、電子回路が形成された半導体チップ本体と、電子回路に接続するように半導体チップ本体に形成されたバンプであって、ハンダより高融点の金属からなり、実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプとを有しており、半導体チップ用バンプが実装基板用バンプと接続されて、半導体チップが実装基板に実装されている。
The electronic device according to the present invention includes a mounting substrate having mounting substrate bumps made of solder, and a semiconductor chip.
Here, the semiconductor chip is a semiconductor chip body on which an electronic circuit is formed, and bumps formed on the semiconductor chip body so as to be connected to the electronic circuit. The semiconductor chip bump is connected to the mounting substrate bump, and the semiconductor chip is mounted on the mounting substrate.

また、本発明の電子装置の製造方法は、ハンダからなる実装基板用バンプを有する実装基板の前記実装基板用バンプに対して、電子回路が形成された半導体チップ本体と、前記電子回路に接続するように前記半導体チップ本体に形成されたバンプであって、ハンダより高融点の金属からなり、前記実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプとを有する半導体チップの前記半導体チップ用バンプを位置合わせして突き刺し、前記半導体チップを前記実装基板に仮付けする工程と、前記実装基板用バンプのハンダをリフロー及び固化させ、前記実装基板用バンプと前記半導体チップ用バンプを接続して前記半導体チップを前記実装基板に固定する工程とを有する。   According to another aspect of the present invention, there is provided a method of manufacturing an electronic device, wherein the mounting substrate bumps of the mounting substrate having solder mounting substrate bumps are connected to the semiconductor chip body on which an electronic circuit is formed and the electronic circuit. As described above, the semiconductor chip of the semiconductor chip having bumps formed on the semiconductor chip body and made of a metal having a melting point higher than that of solder and having a diameter smaller than that of the mounting substrate bump Aligning and piercing the bump for mounting, temporarily attaching the semiconductor chip to the mounting substrate, reflowing and solidifying the solder for the mounting substrate bump, and connecting the mounting substrate bump and the semiconductor chip bump And fixing the semiconductor chip to the mounting substrate.

上記の本発明の電子装置の製造方法は、まず、ハンダからなる実装基板用バンプを有する実装基板の実装基板用バンプに対して、電子回路が形成された半導体チップ本体と、電子回路に接続するように半導体チップ本体に形成されたバンプであって、ハンダより高融点の金属からなり、実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプとを有する半導体チップの前記半導体チップ用バンプを、位置合わせして突き刺し、半導体チップを実装基板に仮付けする。
次に、実装基板用バンプのハンダをリフロー及び固化させ、実装基板用バンプと半導体チップ用バンプを接続して半導体チップを実装基板に固定する。
In the manufacturing method of the electronic device according to the present invention, first, the mounting chip bump of the mounting board having the mounting board bump made of solder is connected to the semiconductor chip body on which the electronic circuit is formed and the electronic circuit. As described above, the semiconductor chip bump of the semiconductor chip having a bump formed on the semiconductor chip body and made of a metal having a melting point higher than that of the solder and having a diameter smaller than that of the mounting substrate bump. Are aligned and stabbed to temporarily attach the semiconductor chip to the mounting substrate.
Next, the solder of the mounting substrate bump is reflowed and solidified, and the mounting substrate bump and the semiconductor chip bump are connected to fix the semiconductor chip to the mounting substrate.

本発明の半導体チップによれば、実装基板に実装される半導体チップにおいて、ハンダからなる実装基板側のバンプより径の小さいチップ側のバンプを用いることで、実装基板側のバンプにチップ側のバンプを突き刺して仮付けし、リフローにより実装することができ、バンプを微細化した場合にバンプ接続の確実性を高めることができる。   According to the semiconductor chip of the present invention, in the semiconductor chip mounted on the mounting substrate, the bump on the chip side is used as the bump on the mounting substrate side by using the bump on the chip side having a smaller diameter than the bump on the mounting substrate side made of solder. Can be mounted by reflow, and when bumps are miniaturized, the reliability of bump connection can be improved.

本発明の電子装置によれば、半導体チップを実装基板に実装してなる電子装置において、ハンダからなる実装基板側のバンプより径の小さいチップ側のバンプを用いることで、実装基板側のバンプにチップ側のバンプを突き刺して仮付けし、リフローにより実装することができ、バンプを微細化した場合にバンプ接続の確実性を高めることができる。   According to the electronic device of the present invention, in the electronic device in which the semiconductor chip is mounted on the mounting substrate, the bump on the mounting substrate side is used by using the bump on the chip side whose diameter is smaller than the bump on the mounting substrate side made of solder. The bumps on the chip side can be pierced and temporarily attached, and can be mounted by reflow. When the bumps are miniaturized, the reliability of bump connection can be improved.

本発明の電子装置の製造方法によれば、半導体チップを実装基板に実装する電子装置の製造方法において、ハンダからなる実装基板側のバンプより径の小さいチップ側のバンプを用いて、実装基板側のバンプにチップ側のバンプを突き刺して仮付けし、リフローにより実装することにより、バンプを微細化した場合にバンプ接続の確実性を高めることができる。   According to the method for manufacturing an electronic device of the present invention, in the method for manufacturing an electronic device in which a semiconductor chip is mounted on a mounting substrate, a chip-side bump having a smaller diameter than the bump on the mounting substrate side made of solder is used. When the bumps on the chip side are pierced and temporarily attached to the bumps and mounted by reflow, the reliability of the bump connection can be improved when the bumps are miniaturized.

以下に、本発明の実施の形態に係る半導体チップ、電子装置及びそれらの製造方法について、図面を参照して説明する。   Hereinafter, a semiconductor chip, an electronic device, and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.

図1(a)は、本実施形態に係る半導体チップの構成を示す模式断面図である。
半導体チップ10は、電子回路が形成された半導体チップ本体11と、電子回路に接続するように半導体チップ本体11に形成された半導体チップ用バンプ12とを有する。
半導体チップ10は、ハンダからなる実装基板用バンプを有する実装基板に実装される半導体チップであり、半導体チップ用バンプ12は、実装時に実装基板用バンプに接続されるバンプであって、ハンダより高融点の金属からなり、実装基板用バンプの径よりも小さい径を有する。
FIG. 1A is a schematic cross-sectional view showing the configuration of the semiconductor chip according to the present embodiment.
The semiconductor chip 10 includes a semiconductor chip body 11 on which an electronic circuit is formed, and semiconductor chip bumps 12 formed on the semiconductor chip body 11 so as to be connected to the electronic circuit.
The semiconductor chip 10 is a semiconductor chip mounted on a mounting board having mounting board bumps made of solder, and the semiconductor chip bump 12 is a bump connected to the mounting board bump at the time of mounting, and is higher than the solder. It is made of a metal having a melting point and has a diameter smaller than the diameter of the bump for the mounting substrate.

半導体チップ用バンプは、好適には、略角柱、略角錐、略円柱または略円錐の形状となっている。
例えば、略角柱または略円柱の形状とする場合は、Alパッド上にAuやCuでメッキ処理を施すことにより、あるいはAuスタッドバンプの形成工程により、形成することができる。あるいは、略角錐または略円錐の形状とする場合は、Alパッド上にZn置換メッキ処理を行い、Ni無電解メッキ処理によってNiコアを形成し、さらにAuメッキ処理などを施して形成することができる。
また、好適には、半導体チップ用バンプ12の最大の径が30μm以下であり、例えば10μm,15μm,…などである。
The semiconductor chip bump is preferably in the shape of a substantially prism, a pyramid, a substantially cylinder, or a substantially cone.
For example, in the case of a substantially prismatic or substantially cylindrical shape, it can be formed by performing a plating process on the Al pad with Au or Cu, or by an Au stud bump forming process. Alternatively, in the case of a substantially pyramid or substantially conical shape, it can be formed by performing Zn substitution plating on the Al pad, forming a Ni core by Ni electroless plating, and further performing Au plating or the like. .
Preferably, the maximum diameter of the semiconductor chip bump 12 is 30 μm or less, for example, 10 μm, 15 μm,.

図1(b)は、本実施形態に係る半導体チップを実装する実装基板の構成を示す模式断面図である。
実装基板20は、例えば、実装基板用の半導体チップ本体21の表面に絶縁膜22が形成されており、その上部に半導体チップ本体21に形成された電子回路などに接続するパッド電極23が形成されており、各パッド電極23を被覆するように球面形状のハンダからなる実装基板用バンプ24が形成されている。
例えば、実装基板用バンプ24はハンダのメッキ処理などで形成でき、その径は例えば30μm程度である。
実装基板としては、パッド電極にハンダからなる実装基板用バンプ24が形成されていれば、本体部分としては通常の樹脂基板や樹脂層を積層した基板、あるいはセラミック基板などを用いてもよい。
FIG. 1B is a schematic cross-sectional view showing the configuration of the mounting substrate on which the semiconductor chip according to this embodiment is mounted.
In the mounting substrate 20, for example, an insulating film 22 is formed on the surface of a semiconductor chip main body 21 for mounting substrate, and a pad electrode 23 connected to an electronic circuit or the like formed in the semiconductor chip main body 21 is formed thereon. A mounting substrate bump 24 made of spherical solder is formed so as to cover each pad electrode 23.
For example, the mounting substrate bump 24 can be formed by solder plating or the like, and its diameter is, for example, about 30 μm.
As the mounting substrate, as long as the mounting substrate bump 24 made of solder is formed on the pad electrode, a normal resin substrate, a substrate in which a resin layer is laminated, a ceramic substrate, or the like may be used as the main body portion.

本実施形態に係る電子装置は、図1(a)に示す半導体チップを図1(b)に示す実装基板に実装して構成されたものであり、その製造方法について説明する。
図2(a)及び(b)は本実施形態に係る電子装置の製造方法を示す模式的断面図である。
まず、図2(a)に示すように、ハンダからなる実装基板用バンプ24を有する実装基板20の実装基板用バンプ24に対して、電子回路が形成された半導体チップ本体11と、電子回路に接続するように半導体チップ本体11に形成されたバンプであって、ハンダより高融点の金属からなり、実装基板用バンプ24の径よりも小さい径を有する半導体チップ用バンプ12とを有する半導体チップ10の当該半導体チップ用バンプ12を、位置合わせして突き刺し、半導体チップ10を実装基板20に仮付けする。
The electronic device according to the present embodiment is configured by mounting the semiconductor chip shown in FIG. 1A on the mounting substrate shown in FIG. 1B, and a manufacturing method thereof will be described.
2A and 2B are schematic cross-sectional views illustrating a method for manufacturing an electronic device according to this embodiment.
First, as shown in FIG. 2A, the semiconductor chip body 11 in which an electronic circuit is formed on the mounting substrate bump 24 of the mounting substrate 20 having the mounting substrate bump 24 made of solder, and the electronic circuit A semiconductor chip 10 having bumps formed on the semiconductor chip body 11 so as to be connected, and made of a metal having a melting point higher than that of solder and having a diameter smaller than the diameter of the mounting board bump 24. The semiconductor chip bumps 12 are aligned and pierced, and the semiconductor chip 10 is temporarily attached to the mounting substrate 20.

上記の仮付けは、半導体チップ用バンプ12の径が実装基板用バンプ24の径よりも小さいことから可能となったものであり、例えば、半導体チップ用バンプ12が略角柱、略角錐、略円柱または略円錐の形状であると、効果的に実装基板用バンプ24に突き刺すことができる。
ここで、半導体チップ用バンプを実装基板用バンプに突き刺して半導体チップを実装基板に仮付けするとは、半導体チップ用バンプを実装基板用バンプに押圧し、実装基板用バンプの少なくとも一部を変形させて、特に実装基板用バンプ24を構成するハンダの表面の酸化膜を突き破って、半導体チップ用バンプと実装基板用バンプとをある程度の力を印加しても剥がれない程度に固定させることを指す。
上記のように半導体チップ用バンプ12を実装基板用バンプ24に突き刺し、ある程度の力を印加しても剥がれない程度に固定させることで、半導体チップ10と実装基板20との位置ずれの発生を防止できる。
The temporary attachment is possible because the diameter of the semiconductor chip bump 12 is smaller than the diameter of the mounting substrate bump 24. For example, the semiconductor chip bump 12 has a substantially prismatic shape, a substantially pyramid shape, and a substantially cylindrical shape. Alternatively, when the shape is substantially conical, the mounting substrate bumps 24 can be effectively pierced.
Here, bumping a semiconductor chip bump into a mounting substrate bump and temporarily attaching the semiconductor chip to the mounting substrate means pressing the semiconductor chip bump against the mounting substrate bump and deforming at least a part of the mounting substrate bump. In particular, this means that the oxide film on the surface of the solder constituting the mounting substrate bump 24 is broken through and the semiconductor chip bump and the mounting substrate bump are fixed to such an extent that they do not peel even if a certain amount of force is applied.
As described above, the semiconductor chip bump 12 is pierced into the mounting substrate bump 24 and fixed to such an extent that it does not peel off even if a certain amount of force is applied, thereby preventing the occurrence of misalignment between the semiconductor chip 10 and the mounting substrate 20. it can.

上記の仮付けにおいては、例えば200℃位の実装基板用バンプ24を構成するハンダが溶融しない程度に実装基板20を予め加温しておくことが好ましい。
この場合、実装基板用バンプ24を変形させて酸化膜を突き破るのが容易となり、半導体チップ用バンプが柱状であっても実装基板用バンプに突き刺すのが容易となる。
In the above-described temporary attachment, it is preferable that the mounting substrate 20 is preheated to such an extent that the solder constituting the mounting substrate bump 24 at about 200 ° C. does not melt.
In this case, it is easy to deform the mounting substrate bump 24 and break through the oxide film, and even if the semiconductor chip bump is columnar, it is easy to pierce the mounting substrate bump.

次に、図2(b)に示すように、リフロー処理によってハンダを溶解し、冷却してハンダを固化し、ハンダからなる実装基板用バンプ24と半導体チップ用バンプ12を電気的かつ機械的に接続して、半導体チップ10を実装基板20に固定する。
上記のようにして、本実施形態の電子装置が製造できる。
Next, as shown in FIG. 2B, the solder is melted by reflow treatment and cooled to solidify the solder, and the mounting substrate bump 24 and the semiconductor chip bump 12 made of solder are electrically and mechanically connected. The semiconductor chip 10 is fixed to the mounting substrate 20 by connecting.
As described above, the electronic device of this embodiment can be manufactured.

上記のハンダのリフロー処理において、半導体チップ用バンプ12はハンダからなる実装基板用バンプ24を貫通してパッド電極23にまで達する状態となる。ハンダバンプなどの潰れによって半導体チップと実装基板間のギャップが所定の値からずれてしまうことがあるが、本実施形態においては、半導体チップ用バンプの高さを調整することによって、ボンディング時のバンプ潰れすぎを防止し、バンプ潰れ調整を行うことが可能であり、半導体チップと実装基板間のギャップを安定して一定に制御することができる。   In the solder reflow process described above, the semiconductor chip bump 12 reaches the pad electrode 23 through the mounting substrate bump 24 made of solder. The gap between the semiconductor chip and the mounting substrate may deviate from a predetermined value due to the crushing of the solder bumps. In this embodiment, the bump crushing during bonding is performed by adjusting the height of the bump for the semiconductor chip. Therefore, it is possible to adjust the crushing of the bumps and to control the gap between the semiconductor chip and the mounting substrate stably and constantly.

上記の実装基板用バンプのハンダをリフロー及び固化する工程は、1つの電子装置に対して単独で行うことも可能であるが、複数の電子装置に対して同時に行うことが好ましい。
複数の電子装置を製造する際に、リフロー処理を一括で行うことで、処理時間を短縮することができる。
The step of reflowing and solidifying the solder for the mounting board bumps can be performed independently for one electronic device, but is preferably performed simultaneously for a plurality of electronic devices.
When manufacturing a plurality of electronic devices, processing time can be shortened by performing reflow processing in a lump.

また、実装基板用バンプのハンダをリフローする工程において、実装基板用バンプに対する半導体チップ用バンプの位置を、ハンダの表面張力により自動的に調整することが好ましい。
図3(a)及び(b)は実装基板用バンプに対して半導体チップ用バンプが自己整合的位置決めされることを示す模式的断面図である。
図3(a)は実装基板用バンプに対して半導体チップ用バンプの位置が中心からずれた状態で、半導体チップを実装基板に仮付けした状態を示す。
上記の状態でリフロー処理を施した場合、従来例のように半導体チップがボンディングヘッドで固定されていないことから、図3(b)に示すように溶融したハンダの表面張力によって半導体チップ用バンプ12が実装基板20のパッド電極23の中央へと自動的に移動し、半導体チップ10が実装基板20に対して自己整合的に位置決めすることができる。
In the step of reflowing the solder for the mounting substrate bump, it is preferable that the position of the semiconductor chip bump with respect to the mounting substrate bump is automatically adjusted by the surface tension of the solder.
3A and 3B are schematic cross-sectional views showing that the semiconductor chip bumps are positioned in a self-aligned manner with respect to the mounting substrate bumps.
FIG. 3A shows a state in which the semiconductor chip is temporarily attached to the mounting substrate in a state where the position of the semiconductor chip bump is shifted from the center with respect to the mounting substrate bump.
When the reflow process is performed in the above-described state, the semiconductor chip is not fixed by the bonding head as in the conventional example. Therefore, as shown in FIG. Is automatically moved to the center of the pad electrode 23 of the mounting substrate 20, and the semiconductor chip 10 can be positioned with respect to the mounting substrate 20 in a self-aligning manner.

上記において、半導体チップ用バンプ12の形状を、略角柱、略角錐、略円柱または略円錐の形状とすることが好ましい。
また、例えば、半導体チップ用バンプの最大の径を30μm以下とすることが好ましい。
半導体チップ用バンプ12b形状を上記の形状とすることや径を細くすることで、実装基板用バンプに対して滑ることなく、突き刺して固定することがより容易となる。
In the above, it is preferable that the shape of the semiconductor chip bump 12 is a substantially prismatic shape, a substantially pyramid shape, a substantially cylindrical shape, or a substantially conical shape.
For example, it is preferable that the maximum diameter of the bump for a semiconductor chip be 30 μm or less.
By making the shape of the semiconductor chip bump 12b the above-described shape or by reducing the diameter, it becomes easier to stab and fix without slipping with respect to the mounting substrate bump.

上記の実装基板20として、半導体を有する基板を用いることが好ましい。
例えば、半導体チップを他の半導体チップ上に実装するときに上記の方法を適用することができる。
As the mounting substrate 20, it is preferable to use a substrate having a semiconductor.
For example, the above method can be applied when a semiconductor chip is mounted on another semiconductor chip.

上記の製造方法で製造された本実施形態に係る電子装置は、ハンダからなる実装基板用バンプ24を有する実装基板20に半導体チップ用バンプ12が形成された半導体チップ10が実装されて構成されている。
半導体チップ用バンプ12は、半導体チップ本体11の電子回路に接続するように半導体チップ本体11に形成されたバンプであって、ハンダより高融点の金属からなり、実装基板用バンプ24の径よりも小さい径を有し、半導体チップ用バンプ12が実装基板用バンプ24と接続されて、半導体チップ10が実装基板20に実装された構成となっている。
The electronic device according to the present embodiment manufactured by the above manufacturing method is configured by mounting the semiconductor chip 10 on which the semiconductor chip bumps 12 are formed on the mounting substrate 20 having the mounting substrate bumps 24 made of solder. Yes.
The semiconductor chip bump 12 is a bump formed on the semiconductor chip body 11 so as to be connected to the electronic circuit of the semiconductor chip body 11 and is made of a metal having a melting point higher than that of the solder, and is larger than the diameter of the mounting substrate bump 24. The semiconductor chip 10 has a small diameter, the semiconductor chip bump 12 is connected to the mounting substrate bump 24, and the semiconductor chip 10 is mounted on the mounting substrate 20.

上記の本実施形態に係る電子装置において、上記の理由により、半導体チップ用バンプが、略角柱、略角錐、略円柱または略円錐の形状であることが好ましく、また、半導体チップ用バンプの最大の径が30μm以下であることが好ましい。
また、実装基板が半導体を有する基板である、半導体チップを他の半導体チップ上に実装した構成に適用できる。
In the electronic device according to the present embodiment, for the above reason, the semiconductor chip bump is preferably in the shape of a substantially prism, a pyramid, a substantially cylinder, or a substantially cone, and the largest of the semiconductor chip bumps. The diameter is preferably 30 μm or less.
Further, the present invention can be applied to a configuration in which a semiconductor chip is mounted on another semiconductor chip, in which the mounting substrate is a substrate having a semiconductor.

本実施形態により、φ30μm以下のバンプ付きチップのフリップチップ実装において、(1)仮付けと複数個の電子装置に対する一括リフロー処理による短時間実装、(2)リフローによる実装基板用バンプに対する半導体チップ用バンプの自己整合的位置決め、(3)半導体チップ用バンプの高さ調整によるチップと実装基板間のギャップの調整、が可能となる。   According to the present embodiment, in flip chip mounting of a chip with bumps of φ30 μm or less, (1) short-time mounting by batch reflow processing for a plurality of electronic devices and (2) semiconductor chip for mounting substrate bumps by reflow It is possible to position the bumps in a self-aligned manner and (3) adjust the gap between the chip and the mounting substrate by adjusting the height of the bump for the semiconductor chip.

本発明は、上記の実施形態の説明に限定されない。
例えば、実装基板としては、半導体チップの他、樹脂基板やセラミック基板などの通常の実装基板や中間基板などを用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
The present invention is not limited to the description of the above embodiment.
For example, as a mounting substrate, a normal mounting substrate such as a resin substrate or a ceramic substrate, an intermediate substrate, or the like can be used in addition to a semiconductor chip.
In addition, various modifications can be made without departing from the scope of the present invention.

図1(a)は本発明の実施形態に係る半導体チップの構成を示す模式断面図であり、図1(b)は本発明の実施形態に係る半導体チップを実装する実装基板の構成を示す模式断面図である。FIG. 1A is a schematic cross-sectional view showing a configuration of a semiconductor chip according to the embodiment of the present invention, and FIG. 1B is a schematic view showing a configuration of a mounting substrate on which the semiconductor chip according to the embodiment of the present invention is mounted. It is sectional drawing. 図2(a)及び(b)は本発明の実施形態に係る電子装置の製造方法を示す模式的断面図である。2A and 2B are schematic cross-sectional views illustrating a method for manufacturing an electronic device according to an embodiment of the present invention. 図3(a)及び(b)は実装基板用バンプに対して半導体チップ用バンプが自己整合的位置決めされることを示す模式的断面図である。3A and 3B are schematic cross-sectional views showing that the semiconductor chip bumps are positioned in a self-aligned manner with respect to the mounting substrate bumps. 図4は従来方法のローカルボンディングの問題点を説明する模式図である。FIG. 4 is a schematic diagram for explaining the problems of local bonding in the conventional method. 図5(a)及び(b)は従来方法のローカルボンディングの問題点を説明する模式図である。FIGS. 5A and 5B are schematic diagrams for explaining the problems of the local bonding of the conventional method. 図6は従来方法のローカルボンディングの問題点を説明する模式図である。FIG. 6 is a schematic diagram for explaining a problem of local bonding in the conventional method.

符号の説明Explanation of symbols

10…半導体チップ、11…半導体チップ本体、12…半導体チップ用バンプ、20…実装基板、21…実装基板用の半導体チップ本体、22…絶縁膜、23…パッド電極、24…実装基板用バンプ、110…上バンプ付きチップ、111…チップ本体、112…パッド電極、113…ハンダバンプ、120…下バンプ付きチップ(または実装基板)、121…チップ本体(または基板)、122…パッド電極、123…ハンダバンプ、BH…ボンディングヘッド、BS…ボンディングステージ
DESCRIPTION OF SYMBOLS 10 ... Semiconductor chip, 11 ... Semiconductor chip main body, 12 ... Semiconductor chip bump, 20 ... Mounting substrate, 21 ... Semiconductor chip main body for mounting substrate, 22 ... Insulating film, 23 ... Pad electrode, 24 ... Bump for mounting substrate, DESCRIPTION OF SYMBOLS 110 ... Chip with upper bump, 111 ... Chip body, 112 ... Pad electrode, 113 ... Solder bump, 120 ... Chip with lower bump (or mounting substrate), 121 ... Chip body (or substrate), 122 ... Pad electrode, 123 ... Solder bump , BH ... Bonding head, BS ... Bonding stage

Claims (13)

ハンダからなる実装基板用バンプを有する実装基板に実装される半導体チップであって、
電子回路が形成された半導体チップ本体と、
前記電子回路に接続するように前記半導体チップ本体に形成され、実装時に前記実装基板用バンプに接続されるバンプであって、ハンダより高融点の金属からなり、前記実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプと
を有する半導体チップ。
A semiconductor chip mounted on a mounting substrate having mounting substrate bumps made of solder,
A semiconductor chip body on which an electronic circuit is formed;
A bump formed on the semiconductor chip main body so as to be connected to the electronic circuit and connected to the mounting substrate bump at the time of mounting, made of a metal having a melting point higher than that of solder, and larger than the diameter of the mounting substrate bump A semiconductor chip having a bump for a semiconductor chip having a small diameter.
前記半導体チップ用バンプが、略角柱、略角錐、略円柱または略円錐の形状である
請求項1に記載の半導体チップ。
The semiconductor chip according to claim 1, wherein the semiconductor chip bump has a substantially prismatic shape, a substantially pyramid shape, a substantially cylindrical shape, or a substantially conical shape.
前記半導体チップ用バンプの最大の径が30μm以下である
請求項1に記載の半導体チップ。
The semiconductor chip according to claim 1, wherein a maximum diameter of the bump for the semiconductor chip is 30 μm or less.
ハンダからなる実装基板用バンプを有する実装基板と、
電子回路が形成された半導体チップ本体と、前記電子回路に接続するように前記半導体チップ本体に形成されたバンプであって、ハンダより高融点の金属からなり、前記実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプとを有し、前記半導体チップ用バンプが前記実装基板用バンプと接続されて、前記実装基板に実装された半導体チップと
を有する電子装置。
A mounting board having mounting board bumps made of solder;
A semiconductor chip body on which an electronic circuit is formed, and a bump formed on the semiconductor chip body so as to be connected to the electronic circuit, and is made of a metal having a melting point higher than that of solder, which is larger than the diameter of the bump for the mounting substrate. An electronic device comprising: a semiconductor chip bump having a small diameter; and the semiconductor chip bump connected to the mounting substrate bump and mounted on the mounting substrate.
前記半導体チップ用バンプが、略角柱、略角錐、略円柱または略円錐の形状である
請求項4に記載の電子装置。
The electronic device according to claim 4, wherein the semiconductor chip bump has a substantially prismatic shape, a substantially pyramid shape, a substantially cylindrical shape, or a substantially conical shape.
前記半導体チップ用バンプの最大の径が30μm以下である
請求項4に記載の電子装置。
The electronic device according to claim 4, wherein the semiconductor chip bump has a maximum diameter of 30 μm or less.
前記実装基板が半導体を有する基板である
請求項4に記載の電子装置。
The electronic device according to claim 4, wherein the mounting substrate is a substrate having a semiconductor.
ハンダからなる実装基板用バンプを有する実装基板の前記実装基板用バンプに対して、電子回路が形成された半導体チップ本体と、前記電子回路に接続するように前記半導体チップ本体に形成されたバンプであって、ハンダより高融点の金属からなり、前記実装基板用バンプの径よりも小さい径を有する半導体チップ用バンプとを有する半導体チップの前記半導体チップ用バンプを位置合わせして突き刺し、前記半導体チップを前記実装基板に仮付けする工程と、
前記実装基板用バンプのハンダをリフロー及び固化させ、前記実装基板用バンプと前記半導体チップ用バンプを接続して前記半導体チップを前記実装基板に固定する工程と
を有する電子装置の製造方法。
A semiconductor chip body on which an electronic circuit is formed and a bump formed on the semiconductor chip body so as to be connected to the electronic circuit with respect to the mounting board bump of the mounting board having a mounting board bump made of solder. The semiconductor chip bump of a semiconductor chip comprising a semiconductor chip bump made of a metal having a melting point higher than that of the solder and having a diameter smaller than that of the mounting substrate bump, and the semiconductor chip Temporarily attaching to the mounting substrate;
Reflowing and solidifying the solder of the mounting substrate bump, connecting the mounting substrate bump and the semiconductor chip bump, and fixing the semiconductor chip to the mounting substrate.
前記実装基板用バンプのハンダをリフロー及び固化する工程を、複数の電子装置に対して同時に行う
請求項8に記載の電子装置の製造方法。
The method for manufacturing an electronic device according to claim 8, wherein the steps of reflowing and solidifying the solder of the bumps for mounting substrate are simultaneously performed on a plurality of electronic devices.
前記実装基板用バンプのハンダをリフローする工程において、前記実装基板用バンプに対する前記半導体チップ用バンプの位置を、前記ハンダの表面張力により自動的に調整する
請求項8に記載の電子装置の製造方法。
9. The method of manufacturing an electronic device according to claim 8, wherein in the step of reflowing the solder of the mounting substrate bump, the position of the semiconductor chip bump with respect to the mounting substrate bump is automatically adjusted by the surface tension of the solder. .
前記半導体チップ用バンプの形状を、略角柱、略角錐、略円柱または略円錐の形状とする
請求項8に記載の電子装置の製造方法。
The method for manufacturing an electronic device according to claim 8, wherein a shape of the semiconductor chip bump is a substantially prismatic shape, a substantially pyramid shape, a substantially cylindrical shape, or a substantially conical shape.
前記半導体チップ用バンプの最大の径を30μm以下とする
請求項8に記載の電子装置の製造方法。
The method for manufacturing an electronic device according to claim 8, wherein a maximum diameter of the bump for the semiconductor chip is 30 μm or less.
前記実装基板として半導体を有する基板を用いる
請求項8に記載の電子装置の製造方法。
The method for manufacturing an electronic device according to claim 8, wherein a substrate having a semiconductor is used as the mounting substrate.
JP2005172306A 2005-06-13 2005-06-13 Semiconductor chip, electronic device and manufacturing method thereof Pending JP2006351589A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005172306A JP2006351589A (en) 2005-06-13 2005-06-13 Semiconductor chip, electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172306A JP2006351589A (en) 2005-06-13 2005-06-13 Semiconductor chip, electronic device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006351589A true JP2006351589A (en) 2006-12-28

Family

ID=37647168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172306A Pending JP2006351589A (en) 2005-06-13 2005-06-13 Semiconductor chip, electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006351589A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263001A (en) * 2007-04-11 2008-10-30 Nec Corp Electronic component mounting structure and mounting method thereof
JP2009105119A (en) * 2007-10-22 2009-05-14 Spansion Llc Semiconductor device and manufacturing method thereof
JP2009212492A (en) * 2008-03-03 2009-09-17 Samsung Electro-Mechanics Co Ltd Method of manufacturing package substrate, and method of manufacturing semiconductor package
JP2010098098A (en) * 2008-10-16 2010-04-30 Denso Corp Method of manufacturing electronic apparatus
JP2019054115A (en) * 2017-09-15 2019-04-04 日立化成株式会社 Manufacturing method of semiconductor device
WO2020162142A1 (en) * 2019-02-05 2020-08-13 ソニー株式会社 Light emitting element assembly, multi-beam laser chip assembly, optical shaping apparatus, member assembly, and method of manufacturing same
JP2021064659A (en) * 2019-10-11 2021-04-22 三星電子株式会社Samsung Electronics Co.,Ltd. Manufacturing method for semiconductor device, and sealing material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268440A (en) * 1990-03-19 1991-11-29 Hitachi Ltd Mounting structure of semiconductor chip
JPH07169790A (en) * 1993-12-15 1995-07-04 Fujitsu Ltd Flip chip bonding method
JPH07249632A (en) * 1994-03-09 1995-09-26 Nec Corp Electronic component connection structure and manufacturing method thereof
JPH10270498A (en) * 1997-03-27 1998-10-09 Toshiba Corp Electronic device manufacturing method
JP2004047692A (en) * 2002-07-11 2004-02-12 Mitsubishi Electric Corp Electronic component manufacturing apparatus and electronic component manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268440A (en) * 1990-03-19 1991-11-29 Hitachi Ltd Mounting structure of semiconductor chip
JPH07169790A (en) * 1993-12-15 1995-07-04 Fujitsu Ltd Flip chip bonding method
JPH07249632A (en) * 1994-03-09 1995-09-26 Nec Corp Electronic component connection structure and manufacturing method thereof
JPH10270498A (en) * 1997-03-27 1998-10-09 Toshiba Corp Electronic device manufacturing method
JP2004047692A (en) * 2002-07-11 2004-02-12 Mitsubishi Electric Corp Electronic component manufacturing apparatus and electronic component manufacturing method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263001A (en) * 2007-04-11 2008-10-30 Nec Corp Electronic component mounting structure and mounting method thereof
JP2009105119A (en) * 2007-10-22 2009-05-14 Spansion Llc Semiconductor device and manufacturing method thereof
US8637986B2 (en) 2007-10-22 2014-01-28 Spansion Llc Semiconductor device and method for manufacturing thereof
US9437573B2 (en) 2007-10-22 2016-09-06 Cypress Semiconductor Corporation Semiconductor device and method for manufacturing thereof
JP2009212492A (en) * 2008-03-03 2009-09-17 Samsung Electro-Mechanics Co Ltd Method of manufacturing package substrate, and method of manufacturing semiconductor package
JP2010098098A (en) * 2008-10-16 2010-04-30 Denso Corp Method of manufacturing electronic apparatus
JP2019054115A (en) * 2017-09-15 2019-04-04 日立化成株式会社 Manufacturing method of semiconductor device
WO2020162142A1 (en) * 2019-02-05 2020-08-13 ソニー株式会社 Light emitting element assembly, multi-beam laser chip assembly, optical shaping apparatus, member assembly, and method of manufacturing same
JPWO2020162142A1 (en) * 2019-02-05 2021-12-09 ソニーグループ株式会社 Light emitting element assembly, multi-beam laser chip assembly and stereolithography equipment, and member assembly and its manufacturing method.
JP7480711B2 (en) 2019-02-05 2024-05-10 ソニーグループ株式会社 Light emitting element assembly, multi-beam laser chip assembly, optical molding device, and member assembly and manufacturing method thereof
US12095224B2 (en) 2019-02-05 2024-09-17 Sony Group Corporation Light emitting element assembly, multi-beam laser chip assembly and stereolithographic apparatus, and member assembly and method for manufacturing the same
JP2021064659A (en) * 2019-10-11 2021-04-22 三星電子株式会社Samsung Electronics Co.,Ltd. Manufacturing method for semiconductor device, and sealing material
JP7406336B2 (en) 2019-10-11 2023-12-27 三星電子株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
JP4119866B2 (en) Semiconductor device
JP4105409B2 (en) Multi-chip module manufacturing method
JP2008166439A (en) Semiconductor device and manufacturing method thereof
JP2010034527A (en) Mounting structure and mounting method
JPH07142488A (en) Bump structure, manufacturing method thereof, and flip-chip mounting structure
TWI502666B (en) Electronic parts mounting body, electronic parts, substrate
JP2011187635A (en) Semiconductor device, and method of manufacturing the same
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2008135719A (en) Semiconductor module, semiconductor module manufacturing method, and portable device
JP2006351589A (en) Semiconductor chip, electronic device and manufacturing method thereof
JP2002368155A (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP2008160158A (en) Semiconductor device
JP2010267741A (en) Manufacturing method of semiconductor device
KR101753066B1 (en) A film comprising conductive particle and the manufacturing method of flip chip package using the same
JP6593119B2 (en) Electrode structure, bonding method, and semiconductor device
JP2014082526A (en) Method for manufacturing electronic apparatus
JP4318893B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4617339B2 (en) Manufacturing method of semiconductor device
JP2893634B2 (en) Connection structure of electronic components
US20040217380A1 (en) Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device
US20060003580A1 (en) Under bump metallurgy process on passivation opening
JP2008147367A (en) Semiconductor device and manufacturing method thereof
JP2007103953A (en) Semiconductor chip having bumps containing conductive particles and method for manufacturing the same
JP2000353424A (en) Anisotropic conductive adhesive, conductive connection structure and conductive connection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118