[go: up one dir, main page]

JP2006229004A - Solid-state image sensor - Google Patents

Solid-state image sensor Download PDF

Info

Publication number
JP2006229004A
JP2006229004A JP2005041597A JP2005041597A JP2006229004A JP 2006229004 A JP2006229004 A JP 2006229004A JP 2005041597 A JP2005041597 A JP 2005041597A JP 2005041597 A JP2005041597 A JP 2005041597A JP 2006229004 A JP2006229004 A JP 2006229004A
Authority
JP
Japan
Prior art keywords
pixel
pixel array
film
wiring
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005041597A
Other languages
Japanese (ja)
Inventor
Atsushi Okuyama
奥山  敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005041597A priority Critical patent/JP2006229004A/en
Publication of JP2006229004A publication Critical patent/JP2006229004A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 画素アレイ部の周縁部で顕著となるシェーディング効果を抑制して画素アレイ部全体で均一な感度を得る。
【解決手段】 固体撮像素子の画素アレイ部上に配置される多層配線の最上層に配線膜兼用の遮光膜を設けた構造において、この遮光膜の開口パターンを画素アレイ部の中心領域から周縁領域にかけて、徐々に開口径が大きくなる(すなわち、配線幅が狭くなる)ように形成する。これにより、画素アレイ部の中心領域の画素では小さい開口で入射光を画素に導く一方、画素アレイ部の周縁領域では大きい開口で入射光を画素に導くことにより、シェーディング効果を有効に補正することが可能となる。
【選択図】 図3
PROBLEM TO BE SOLVED: To obtain a uniform sensitivity in the entire pixel array part by suppressing a shading effect that becomes prominent at the peripheral part of the pixel array part.
In a structure in which a light shielding film also serving as a wiring film is provided on the uppermost layer of a multilayer wiring arranged on a pixel array portion of a solid-state image sensor, an opening pattern of the light shielding film is changed from a central region to a peripheral region of the pixel array portion. Then, the opening diameter is gradually increased (that is, the wiring width is reduced). This effectively corrects the shading effect by guiding incident light to the pixel with a small opening in the pixel in the central region of the pixel array unit, while guiding incident light to the pixel with a large opening in the peripheral region of the pixel array unit. Is possible.
[Selection] Figure 3

Description

本発明は、光電変換部を形成した半導体基板上に複数層の配線膜や絶縁膜等を配置した上部積層膜を設けて構成される固体撮像素子に関する。   The present invention relates to a solid-state imaging device configured by providing an upper laminated film in which a plurality of wiring films, insulating films, and the like are provided on a semiconductor substrate on which a photoelectric conversion unit is formed.

一般に、例えばCMOSイメージセンサのような固体撮像素子では、光電変換部(フォトダイオード)等を設けた半導体基板上に、配線膜(遮光膜)や絶縁膜のような各種の膜を多層状に配置した構造となっている。
そして、このような固体撮像素子を例えば携帯電話機に搭載するために小型化した場合、必然的にレンズの瞳距離が短くなり、2次元配列された複数の画素による画素アレイ部の撮像面、特に画素アレイ部の周縁部に入射する光の斜め成分が増大する。
このため画素単位で考えた場合、光の進入角度が大きければ大きくなるほど、配線等に光が遮られ、受光面に直接入射する光量は減少する。これにより、シェーディング効果が大きくなり、画質を高いレベルで維持することが困難になる。
そこで従来は、固体撮像素子の上部積層膜の配線パターンを下層から上層にかけて一定の縮小率をもって形成することで斜め光に対応する、いわゆる配線瞳補正等の方法が採用されている。
(特許文献1参照)。
特開平10−229180号公報
Generally, in a solid-state imaging device such as a CMOS image sensor, various films such as a wiring film (light-shielding film) and an insulating film are arranged in a multilayer on a semiconductor substrate provided with a photoelectric conversion unit (photodiode). It has a structure.
When such a solid-state imaging device is downsized to be mounted on, for example, a mobile phone, the pupil distance of the lens is inevitably shortened, and the imaging surface of the pixel array unit with a plurality of pixels arranged two-dimensionally, particularly An oblique component of light incident on the peripheral edge of the pixel array portion increases.
For this reason, when considered in units of pixels, the larger the light entry angle, the more light is blocked by the wiring and the like, and the amount of light directly incident on the light receiving surface decreases. This increases the shading effect and makes it difficult to maintain the image quality at a high level.
Therefore, conventionally, a method such as so-called wiring pupil correction, which corresponds to oblique light by forming the wiring pattern of the upper laminated film of the solid-state imaging device from the lower layer to the upper layer with a constant reduction rate, has been adopted.
(See Patent Document 1).
Japanese Patent Laid-Open No. 10-229180

しかしながら、上記従来の配線瞳補正では、配線パターンに一定の縮小率をかける方法であるため、1つの配線膜については均一の配線幅で形成されており、遮光膜のパターンについても各画素の対応して均一の開口径で形成されていることから、各画素に対応した十分な補正効果を得ることは困難であった。
一方、近年では、ますます素子の微細化が進み、画素単位のアスペクト比(フォトダイオードの開口面積と深さの比)が増大する傾向から、上述のような配線瞳補正の方法では補正効果が不十分であり、さらに有効な方法が求められている。
However, since the conventional wiring pupil correction is a method of applying a certain reduction ratio to the wiring pattern, one wiring film is formed with a uniform wiring width, and the pattern of the light shielding film also corresponds to each pixel. Therefore, it is difficult to obtain a sufficient correction effect corresponding to each pixel.
On the other hand, in recent years, since the element is increasingly miniaturized and the aspect ratio (ratio of the opening area of the photodiode to the depth) of each pixel increases, the above-described wiring pupil correction method has a correction effect. Insufficient and more effective methods are needed.

そこで本発明は、画素アレイ部の各画素において斜め入射光を有効に制御でき、特に画素アレイ部の周縁部で顕著となるシェーディング効果を抑制して、画素アレイ部全体で均一な感度を得ることができる固体撮像素子を提供することを目的とする。   Therefore, the present invention can effectively control obliquely incident light in each pixel of the pixel array unit, and suppresses a shading effect that is particularly noticeable at the peripheral portion of the pixel array unit, thereby obtaining uniform sensitivity throughout the pixel array unit. An object of the present invention is to provide a solid-state imaging device capable of performing

上述の目的を達成するため、本発明の固体撮像素子は、複数の画素より構成される画素アレイ部を形成した半導体基板と、前記半導体基板上に設けられる複数層の配線膜及び絶縁膜を含む上部積層膜と、前記上部積層膜上に設けられるマイクロレンズとを有し、前記上部積層膜は画素アレイ部の各画素に対応する開口パターンを有する遮光膜を有し、前記遮光膜の開口パターンが画素アレイ部内での画素の位置に応じて異なる開口径を有することを特徴とする。   In order to achieve the above-described object, a solid-state imaging device of the present invention includes a semiconductor substrate on which a pixel array unit composed of a plurality of pixels is formed, and a plurality of wiring films and insulating films provided on the semiconductor substrate. An upper laminated film; and a microlens provided on the upper laminated film, wherein the upper laminated film includes a light shielding film having an opening pattern corresponding to each pixel of the pixel array unit, and the opening pattern of the light shielding film Has a different opening diameter depending on the position of the pixel in the pixel array portion.

本発明の固体撮像素子によれば、画素アレイ部上に配置される遮光膜の開口パターンが画素アレイ部内での画素の位置に応じて異なる開口径を有することにより、この開口径の変化によって各画素における斜め入射光を有効に制御することが可能となり、特に画素アレイ部の周縁部で顕著となるシェーディング効果を抑制して、画素アレイ部全体で均一な感度を得ることができる。
また、遮光膜の開口パターンとしては、例えば画素アレイ部の中心領域の画素では小さい開口径を有し、画素アレイ部の周縁領域の画素では大きい開口径を有するものとすることにより、画素アレイ部の周縁領域側の画素に対し、より有効に斜め光が入射するようにし、特に画素アレイ部の周縁部で顕著となるシェーディング効果を抑制して、画素アレイ部全体で均一な感度を得ることができる。
According to the solid-state imaging device of the present invention, the opening pattern of the light-shielding film disposed on the pixel array unit has different opening diameters depending on the position of the pixel in the pixel array unit. It is possible to effectively control the obliquely incident light in the pixel, and it is possible to suppress the shading effect that is particularly noticeable in the peripheral portion of the pixel array portion, and to obtain uniform sensitivity throughout the pixel array portion.
Further, as the opening pattern of the light shielding film, for example, a pixel in the central region of the pixel array unit has a small opening diameter, and a pixel in the peripheral region of the pixel array unit has a large opening diameter. It is possible to obtain a uniform sensitivity in the entire pixel array part by making oblique light incident more effectively on the pixels on the peripheral area side of the pixel array, and suppressing the shading effect that becomes prominent particularly in the peripheral part of the pixel array part. it can.

また、遮光膜は配線膜を兼用していることにより、配線層を増加することなく、シェーディング効果を抑制することができる。さらに、この場合、遮光膜を上層積層膜の最上層の配線膜で兼用することにより、デザインルールの緩い最上層の配線兼用遮光膜のパターン変形によってシェーディング効果の抑制を図ることができ、必要な開口パターンを容易かつ自在に作成できる効果がある。
なお、遮光膜は必ずしも配線膜との兼用である必要はなく、例えば、上層積層膜の複数層の配線膜の上層に設けられる遮光膜を用いて、開口パターンによるシェーディング効果の抑制を図ることも可能である。
Moreover, since the light shielding film also serves as the wiring film, the shading effect can be suppressed without increasing the wiring layer. Furthermore, in this case, by using the light shielding film as the uppermost wiring film of the upper laminated film, it is possible to suppress the shading effect by modifying the pattern of the uppermost wiring / light shielding film with a loose design rule. There is an effect that an opening pattern can be easily and freely created.
Note that the light shielding film does not necessarily have to be used as the wiring film. For example, the shading effect can be suppressed by the opening pattern by using the light shielding film provided on the upper layer of the multilayer film. Is possible.

本発明の実施の形態では、固体撮像素子の画素アレイ部上に配置される多層配線の最上層に配線膜兼用の遮光膜を設けた構造において、この遮光膜の開口パターンを画素アレイ部の中心領域から周縁領域にかけて、徐々に開口径が大きくなる(すなわち、配線幅が狭くなる)ように形成する。
これにより、画素アレイ部の中心領域の画素では小さい開口で入射光を画素に導く一方、画素アレイ部の周縁領域では大きい開口で入射光を画素に導くことにより、シェーディング効果を有効に補正することが可能となる。
特に、最上層の配線兼用遮光膜は、下層の配線膜に比べてデザインルール上の条件が緩く、配線幅の修正マージンが大きいため、比較的自由に配線幅やプラグ形状の変形が可能であることから、シェーディング効果を抑制するのに必要な開口パターン形状を容易に作成することが可能であり、顕著な効果が得られるものである。
なお、画素アレイ部以外の領域(周辺回路部)における配線膜(遮光膜)パターンは従来と同様の形状に形成でき、特に修正は不要である。
In the embodiment of the present invention, in a structure in which a light shielding film serving as a wiring film is provided on the uppermost layer of a multilayer wiring arranged on the pixel array portion of the solid-state imaging device, the opening pattern of this light shielding film is used as the center of the pixel array portion. The opening diameter is gradually increased from the region to the peripheral region (that is, the wiring width is narrowed).
This effectively corrects the shading effect by guiding incident light to the pixel with a small opening in the pixel in the central region of the pixel array unit, while guiding incident light to the pixel with a large opening in the peripheral region of the pixel array unit. Is possible.
In particular, the uppermost wiring / light-shielding film has a looser design rule than the lower wiring film and has a large correction margin for the wiring width, so the wiring width and plug shape can be modified relatively freely. Therefore, it is possible to easily create an opening pattern shape necessary for suppressing the shading effect, and a remarkable effect can be obtained.
Note that the wiring film (light-shielding film) pattern in the region (peripheral circuit portion) other than the pixel array portion can be formed in the same shape as the conventional one, and no modification is required.

図1は本発明の実施例による固体撮像素子の概要を示す平面図であり、CMOSイメージセンサの例を示している。
図1に示すように、本実施例のイメージセンサは、半導体チップ100上に構成されており、半導体チップ100のほぼ中央部に形成される画素アレイ部110と、その外側に形成された周辺回路部120とを有する。画素アレイ部110は、それぞれフォトダイオード等の光電変換部とその読み出し回路とを含む複数の画素が2次元方向に配列されており、各画素によって検出した画素信号を順次出力するものである。なお、各画素内の読み出し回路には、種々の方式が実用されているが、例えば光電変換部の信号電荷をフローティングデフュージョン部に転送する転送トランジスタ、この転送トランジスタによって転送された信号電荷を増幅して電圧信号や電流信号に変換する増幅トランジスタ、読み出し画素を選択する選択トランジスタ、フローティングデフュージョン部の信号電荷を定期的にリセットするリセットトランジスタ等が設けられている。
一方、周辺回路部には、画素アレイ部の動作を制御する駆動回路や、画素アレイ部から読み出された画素信号に所定のノイズ処理や信号処理を施して出力する種々の処理回路が搭載されている。
FIG. 1 is a plan view showing an outline of a solid-state imaging device according to an embodiment of the present invention, and shows an example of a CMOS image sensor.
As shown in FIG. 1, the image sensor according to the present embodiment is configured on a semiconductor chip 100, and includes a pixel array unit 110 formed at a substantially central portion of the semiconductor chip 100 and a peripheral circuit formed outside the pixel array unit 110. Part 120. The pixel array unit 110 includes a plurality of pixels each including a photoelectric conversion unit such as a photodiode and a readout circuit thereof arranged in a two-dimensional direction, and sequentially outputs pixel signals detected by the pixels. Various methods have been put to practical use in the readout circuit in each pixel. For example, a transfer transistor that transfers the signal charge of the photoelectric conversion unit to the floating diffusion unit, and the signal charge transferred by the transfer transistor is amplified. Thus, an amplifying transistor for converting to a voltage signal or a current signal, a selection transistor for selecting a readout pixel, a reset transistor for periodically resetting the signal charge of the floating diffusion portion, and the like are provided.
On the other hand, the peripheral circuit section is equipped with a drive circuit that controls the operation of the pixel array section and various processing circuits that perform predetermined noise processing and signal processing on the pixel signals read from the pixel array section and output them. ing.

また、図2及び図3は図1に示す固体撮像素子の画素構造を示す断面図であり、図2は画素アレイ部の中心領域の画素を示し、図3は画素アレイ部の周縁領域の画素を示している。なお、図2および図3において、矢印Lは各画素に入射する光を示している(便宜上、1個のマイクロレンズの周縁から入射した平行線を示している)。
図示のように、半導体基板200の上層部には光電変換部210等が設けられ、その上面には図示しないゲート絶縁膜やゲート電極が設けられ、その上層に3層の層間絶縁膜221、222、223を介して多層配線を構成素する3層の配線膜231、232、233が設けられている。なお、半導体基板200内の各素子及び各配線膜231、232、233はビアプラグ240やコンタクトプラグ(図示せず)等により接続されている。
そして、最上層の配線膜233は配線兼用の遮光膜として用いられており、例えばAl等で形成される。そして、この遮光膜233の上には絶縁膜224を介してパッシベーション膜250が設けられ、その上にカラーフィルタ260を介してマイクロレンズ270が配置されている。
2 and 3 are cross-sectional views showing the pixel structure of the solid-state imaging device shown in FIG. 1, FIG. 2 shows a pixel in the central area of the pixel array section, and FIG. 3 shows a pixel in the peripheral area of the pixel array section. Is shown. 2 and 3, an arrow L indicates light incident on each pixel (for convenience, a parallel line incident from the periphery of one microlens).
As shown in the figure, a photoelectric conversion unit 210 and the like are provided on the upper layer part of the semiconductor substrate 200, a gate insulating film and a gate electrode (not shown) are provided on the upper surface, and three interlayer insulating films 221 and 222 are provided on the upper layer. Three-layer wiring films 231, 232, and 233 constituting a multilayer wiring are provided via 223. Each element and each wiring film 231, 232, 233 in the semiconductor substrate 200 are connected by a via plug 240, a contact plug (not shown) or the like.
The uppermost wiring film 233 is used as a light-shielding film that also serves as a wiring, and is formed of, for example, Al. A passivation film 250 is provided on the light shielding film 233 via an insulating film 224, and a micro lens 270 is disposed on the light shielding film 233 via a color filter 260.

そして、図示のように、配線兼用遮光膜233は、画素アレイ部内の画素の位置に応じて異なるパターンになっており、例えば図2に示す中心領域の画素では、他の配線膜231、232と同様の線幅で開口パターンを形成するようになっているが、図3に示す周縁領域の画素では、他の配線膜231、232よりも小さい線幅で開口パターンを形成するようになっている。
なお、本実施例の説明では、図2及び図3に画素アレイ部の中心領域の画素と周縁領域の画素の2つだけを示しているが、画素アレイ部の中心領域から周縁領域にかけて徐々に線幅を縮小して形成するようにしてもよいし、あるいは段階的に線幅を縮小して形成するようにすることも可能である。
As shown in the drawing, the wiring and light shielding film 233 has a different pattern depending on the position of the pixel in the pixel array section. For example, in the pixel in the central region shown in FIG. The opening pattern is formed with the same line width, but the opening pattern is formed with a line width smaller than those of the other wiring films 231 and 232 in the pixels in the peripheral region shown in FIG. .
In the description of this embodiment, only two pixels, ie, the central region pixel and the peripheral region pixel of the pixel array portion are shown in FIGS. 2 and 3, but gradually from the central region to the peripheral region of the pixel array portion. The line width may be reduced, or the line width may be reduced stepwise.

上述のような多層配線を作成する場合、まず始めに、従来と同様の方法によって形成した配線膜材の積層膜上にフォトリソグラフィー工程、ドライエッチング工程を用いて配線パターンを形成する。その後、基板表面の全面を被覆するように常圧CVD法により層間絶縁膜を成膜し、CMP法による平坦化工程を行い、層間絶縁膜を平坦化し、上層の配線膜の形成工程に移行する。
そして、このような配線パターンの形成工程において、主に遮光膜として使用されている配線膜材のマスク作成時に、予め画素アレイ部の中央部から周縁部に向かって、徐々に配線幅が細くなるよう(周縁部に向かって開口径が拡大するように)にレイアウトする。
When creating the multilayer wiring as described above, first, a wiring pattern is formed on the laminated film of the wiring film material formed by the same method as the conventional one using a photolithography process and a dry etching process. Thereafter, an interlayer insulating film is formed by atmospheric pressure CVD so as to cover the entire surface of the substrate, and a planarization process by CMP is performed, the interlayer insulating film is planarized, and the process proceeds to an upper wiring film forming process. .
In such a wiring pattern forming process, when creating a mask of a wiring film material mainly used as a light shielding film, the wiring width is gradually narrowed in advance from the central portion of the pixel array portion toward the peripheral portion. So that the opening diameter increases toward the periphery.

以上のように本実施例では、図3に示すように、遮光膜の配線幅を画素アレイ部の周縁部にて中央部より細く形成することにより、周縁画素の開口部が拡大され、例えば図中Lで示すように、斜め光の配線膜による反射が低減され、感度向上やシェーディングの抑制を期待できる。
特に本実施例では、比較的デザインルールの緩い最上層の配線兼用遮光膜のパターンを調整してシェーディングの抑制を図ることから、必要なパターンを容易に得ることができる。ただし、本発明は上記実施例に限定されるものではなく、例えば配線膜を兼ねない遮光膜のパターンを調整する構成も可能であるし、実質的に遮光機能を有する下層の配線膜のパターンを調整してシェーディングの抑制に用いるような構成も可能である。
As described above, in this embodiment, as shown in FIG. 3, the opening of the peripheral pixel is enlarged by forming the wiring width of the light shielding film narrower than the central portion at the peripheral portion of the pixel array portion. As indicated by the middle L, the reflection of the oblique light by the wiring film is reduced, and an improvement in sensitivity and suppression of shading can be expected.
In particular, in this embodiment, since the shading is suppressed by adjusting the pattern of the uppermost wiring / light-shielding film having a relatively loose design rule, a necessary pattern can be easily obtained. However, the present invention is not limited to the above-described embodiments. For example, a configuration for adjusting the pattern of the light shielding film that also serves as the wiring film is possible, and the pattern of the lower wiring film having a substantially light shielding function is also possible. It is also possible to use a configuration that is adjusted and used to suppress shading.

本発明の実施例による固体撮像素子の概要を示す平面図である。It is a top view which shows the outline | summary of the solid-state image sensor by the Example of this invention. 図1に示す固体撮像素子の画素アレイ部の中心領域の画素構造を示す断面図である。It is sectional drawing which shows the pixel structure of the center area | region of the pixel array part of the solid-state image sensor shown in FIG. 図1に示す固体撮像素子の画素アレイ部の周縁領域の画素構造を示す断面図である。It is sectional drawing which shows the pixel structure of the peripheral area | region of the pixel array part of the solid-state image sensor shown in FIG.

符号の説明Explanation of symbols

100……半導体チップ、110……画素アレイ部、120……周辺回路部、200……半導体基板、210……光電変換部、221、222、223、224……絶縁膜、231、232、233……配線膜、240……ビアプラグ、250……パッシベーション膜、260……カラーフィルタ、270……マイクロレンズ。   DESCRIPTION OF SYMBOLS 100 ... Semiconductor chip, 110 ... Pixel array part, 120 ... Peripheral circuit part, 200 ... Semiconductor substrate, 210 ... Photoelectric conversion part, 221, 222, 223, 224 ... Insulating film, 231, 232, 233 ... Wiring film, 240 ... Via plug, 250 ... Passivation film, 260 ... Color filter, 270 ... Micro lens.

Claims (5)

複数の画素より構成される画素アレイ部を形成した半導体基板と、
前記半導体基板上に設けられる複数層の配線膜及び絶縁膜を含む上部積層膜と、
前記上部積層膜上に設けられるマイクロレンズとを有し、
前記上部積層膜は画素アレイ部の各画素に対応する開口パターンを有する遮光膜を有し、前記遮光膜の開口パターンが画素アレイ部内での画素の位置に応じて異なる開口径を有する、
ことを特徴とする固体撮像素子。
A semiconductor substrate on which a pixel array portion composed of a plurality of pixels is formed;
An upper laminated film including a plurality of wiring films and insulating films provided on the semiconductor substrate;
A microlens provided on the upper laminated film,
The upper laminated film has a light shielding film having an opening pattern corresponding to each pixel of the pixel array portion, and the opening pattern of the light shielding film has an opening diameter different depending on the position of the pixel in the pixel array portion,
The solid-state image sensor characterized by the above-mentioned.
前記遮光膜の開口パターンは、画素アレイ部の中心領域の画素では小さい開口径を有し、画素アレイ部の周縁領域の画素では大きい開口径を有していることを特徴とする請求項1記載の固体撮像素子。   2. The opening pattern of the light shielding film has a small opening diameter in a pixel in a central region of a pixel array portion and a large opening diameter in a pixel in a peripheral region of the pixel array portion. Solid-state image sensor. 前記遮光膜は配線膜を兼用していることを特徴とする請求項1記載の固体撮像素子。   The solid-state image pickup device according to claim 1, wherein the light shielding film also serves as a wiring film. 前記遮光膜は前記上層積層膜の最上層の配線膜を兼用していることを特徴とする請求項3記載の固体撮像素子。   4. The solid-state imaging device according to claim 3, wherein the light shielding film also serves as an uppermost wiring film of the upper laminated film. 前記遮光膜は前記上層積層膜の複数層の配線膜の上層に設けられていることを特徴とする請求項1記載の固体撮像素子。   The solid-state imaging device according to claim 1, wherein the light shielding film is provided in an upper layer of a plurality of wiring films of the upper laminated film.
JP2005041597A 2005-02-18 2005-02-18 Solid-state image sensor Pending JP2006229004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005041597A JP2006229004A (en) 2005-02-18 2005-02-18 Solid-state image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005041597A JP2006229004A (en) 2005-02-18 2005-02-18 Solid-state image sensor

Publications (1)

Publication Number Publication Date
JP2006229004A true JP2006229004A (en) 2006-08-31

Family

ID=36990091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005041597A Pending JP2006229004A (en) 2005-02-18 2005-02-18 Solid-state image sensor

Country Status (1)

Country Link
JP (1) JP2006229004A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008029316A1 (en) 2007-06-21 2009-01-22 Kabushiki Kaisha Toshiba Array-type light receiving device and light collecting method
JP2011523789A (en) * 2008-06-04 2011-08-18 イーストマン コダック カンパニー Image sensor with improved angular response
JP2014154755A (en) * 2013-02-12 2014-08-25 Canon Inc Imaging device having imaging element with pupil division means for photographic lens, and manufacturing method for imaging element
WO2022153583A1 (en) * 2021-01-13 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008029316A1 (en) 2007-06-21 2009-01-22 Kabushiki Kaisha Toshiba Array-type light receiving device and light collecting method
US7868285B2 (en) 2007-06-21 2011-01-11 Kabushiki Kaisha Toshiba Array-type light receiving device and light collection method
JP2011523789A (en) * 2008-06-04 2011-08-18 イーストマン コダック カンパニー Image sensor with improved angular response
JP2014154755A (en) * 2013-02-12 2014-08-25 Canon Inc Imaging device having imaging element with pupil division means for photographic lens, and manufacturing method for imaging element
WO2022153583A1 (en) * 2021-01-13 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
JPWO2022153583A1 (en) * 2021-01-13 2022-07-21

Similar Documents

Publication Publication Date Title
CN103024295B (en) Solid-state image pickup device and camera
JP4609497B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
US9666628B2 (en) Solid-state imaging device and method for manufacturing the same
TWI654750B (en) Solid-state image capturing device, manufacturing method thereof and electronic device
US7420231B2 (en) Solid state imaging pick-up device and method of manufacturing the same
US8866205B2 (en) Photoelectric conversion device and image sensing
JP2012199489A (en) Solid state image pickup device, solid state image pickup device manufacturing method and electronic apparatus
CN102034840A (en) Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
JP4130211B2 (en) Imaging device
TW202101743A (en) Imaging element and imaging device
JP2005347707A (en) Solid-state imaging device and manufacturing method thereof
JP5427541B2 (en) Solid-state imaging device, manufacturing method thereof, and imaging apparatus
JP4193874B2 (en) Solid-state imaging device, manufacturing method thereof, and camera module
JP4972924B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
JP5563257B2 (en) Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
JP2005347708A (en) Solid-state imaging device and manufacturing method thereof
JP6711597B2 (en) Solid-state imaging device manufacturing method, solid-state imaging device, and imaging system having the same
JP2006229004A (en) Solid-state image sensor
JP2010135695A (en) Imaging device and imaging system
JP2006134911A (en) Solid-state imaging device and manufacturing method thereof
JP2014049671A (en) Semiconductor device and method for manufacturing the same
JP5700945B2 (en) Photoelectric conversion device and manufacturing method thereof
JP2018082098A (en) Solid-state imaging device, imaging system, and manufacturing method of solid-state imaging device
JP4622526B2 (en) Manufacturing method of solid-state imaging device
JP2006190766A (en) Solid-state image sensor