[go: up one dir, main page]

JP2006229040A - 熱処理方法および熱処理装置 - Google Patents

熱処理方法および熱処理装置 Download PDF

Info

Publication number
JP2006229040A
JP2006229040A JP2005042273A JP2005042273A JP2006229040A JP 2006229040 A JP2006229040 A JP 2006229040A JP 2005042273 A JP2005042273 A JP 2005042273A JP 2005042273 A JP2005042273 A JP 2005042273A JP 2006229040 A JP2006229040 A JP 2006229040A
Authority
JP
Japan
Prior art keywords
temperature
heat treatment
substrate
semiconductor substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005042273A
Other languages
English (en)
Inventor
Fumitoshi Kawase
文俊 川瀬
Satoshi Shibata
聡 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005042273A priority Critical patent/JP2006229040A/ja
Priority to KR1020060007193A priority patent/KR20060093025A/ko
Priority to TW095104174A priority patent/TW200636829A/zh
Priority to US11/353,145 priority patent/US7560367B2/en
Priority to CN2006100077507A priority patent/CN1822321B/zh
Publication of JP2006229040A publication Critical patent/JP2006229040A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00Parts, details or accessories of cooking-vessels
    • A47J36/38Parts, details or accessories of cooking-vessels for withdrawing or condensing cooking vapors from cooking utensils
    • H10P95/90
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/09Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H10P72/0434
    • H10P72/0436
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00Cooking-vessels
    • A47J27/004Cooking-vessels with integral electrical heating means
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00Cooking-vessels
    • A47J27/08Pressure-cookers; Lids or locking devices specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Food Science & Technology (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 ウエハ上に形成された回路パターンの面積やパターンの配置、並びに、回路を構成する膜の材質等に依存することなく、略同一の熱処理条件で熱処理を行うことができる熱処理方法及び熱処理装置を提供する。
【解決手段】 加熱手段4によりチャンバ2内に形成された放射平衡状態にある温度空間8の下部低温域(鉛直方向位置B)に、ウエハ10を導入して保持し、基板温度を750℃〜800℃まで、緩やかに上昇させる。次に、温度空間8の高温域(鉛直方向位置C)に、ウエハ10を導入して保持し、基板温度を熱処理温度まで上昇させるとともに、所定時間の熱処理を実行する。これにより、ウエハ10の状態(シリコン窒化膜やポリシリコン膜の基板被覆面積の割合)に依存することなく均一な熱処理を行うことができる。
【選択図】 図1

Description

本発明は半導体装置の製造工程において行われる熱処理方法及び熱処理装置に関し、特に、半導体ウエハを枚葉式で高速に熱処理する熱処理方法及び熱処理装置に関するものである。
近年、半導体集積回路装置(以下、半導体装置という。)を構成する素子パターン寸法の微細化に伴い、熱処理は、バッチ式の拡散炉において、数時間にわたって熱処理を行う長時間アニール処理から、10秒程度の短時間の熱処理を枚葉式で行うRTP(Rapid Thermal Process)技術へとシフトしている。このRTP技術は、特に、半導体基板に浅い接合を形成する際に、不純物注入後に行われる活性化熱処理工程において実用化が進められている。この種の装置として、ハロゲンランプ等の基板加熱用ランプが放射するエネルギー(電磁波)を調整することにより基板温度の昇降制御を行うランプ式RTP装置が開発され、一般に普及しつつある。
しかしながら、RTP技術は、熱処理の時間が極めて短いため、熱処理中の基板温度を面内で均一にすることや、基板温度の到達温度を所望の熱処理温度に一致させることに困難さを有している。この対策として、従来のランプ式RTP装置では、例えば、ウエハの上面と下面との両方からランプで加熱する構成や、熱処理中の実際のウエハ温度を熱電対等の温度センサで測定し、当該温度をフィードバックして基板温度の昇降制御を行う構成が採用されている。
図5に、従来の代表的なランプ式RTP装置100の概略構成図を示す。このランプ式RTP装置100では、熱処理が実行されるチャンバ101内の上部および下部に、ウエハ103の加熱に使用される上部ランプ102および下部ランプ105がそれぞれ複数設置されている。この装置では、ランプ102、105の数及びその配置が、ウエハ103面内の温度分布が均一となるように最適化されている。
そして、ウエハ103は、チャンバ101内の上下のランプ102、105の間に導入され、ランプ102、105に投入する電力を制御することによってウエハ103の温度が制御される。このとき、熱処理中のウエハ103の温度は、ウエハ103の裏面に接触させた熱電対104にて測定され、温度のフィードバック制御に使用される。
また、加熱用のランプ光に波長900〜1200nmが含まれる場合に、ウエハ103上に回路パターンが形成された状態で熱処理を行うと、このパターンの面積や配置に依存して、ウエハ103の表面に入射する上記波長の透過率が変化し、熱電対による温度測定が正確にできなくなる。このため、近年の、ランプ式RTP装置では、熱電対に代えて、ウエハから放射される電磁波(赤外線)の強度を非接触で測定するパイロメータを温度センサに採用し、ウエハの状態によらず安定して基板温度を測定できるようにしている。
また、一部のランプ式RTP装置では、加熱中にウエハ103を高速で回転させることで、ウエハ表面に入射する電磁波の強度を平均化し、ウエハ103面内の温度の均一性を向上させる手法も採用されている。
なお、上述の従来技術は、文献公知発明に係る技術ではないため、記載すべき先行技術文献情報はない。
半導体装置の製造は、微細化の急速な進行と平行して、メモリに代表される大量少品種の生産から、システムLSIに代表される少量多品種の生産に移り変わりつつある。このような、少量多品種の半導体装置を生産する生産ラインの熱処理工程では、ウエハ上に形成される回路パターンの面積が品種ごとに異なることに加えて、当該パターンを構成する材料や、使用されるプロセスルール(微細化レベル)も異なる場合がある。
このため、少量多品種の生産に対応するためには、品種ごとに、熱処理条件の最適化を行う必要がある。ここで、熱処理条件とは、熱処理温度、熱処理時間(熱処理温度の維持時間)、熱処理温度までの昇温過程の温度及び時間、冷却過程の温度及び時間等を含む温度プロファイルを指す。
特に、不純物拡散層の活性化熱処理では、熱処理温度のばらつき(面内ばらつき及び処理間ばらつき)が、ウエハ上に形成されたトランジスタ特性の面内ばらつきや、ウエハ間ばらつきに直接影響する。このため、上記熱処理条件を、熱処理温度のウエハ面内分布が再現性よく均一になる条件に最適化することは極めて重要である。
しかしながら、RTPにおいて、熱処理条件を品種ごとに最適化することは、非常に手間がかかる上、熱処理工程において、品種ごとに熱処理条件を変更して熱処理を行うことは、非常に大きな負担になっている。
また、最適化された熱処理条件を使用することにより、ウエハ上の平均的な温度分布均一性が確保されることになるが、厳密には、ウエハ上に形成された回路パターン面積やその膜の材料によって、加熱中のウエハ上で局所的に生じる温度上昇ばらつきをなくすことはできない。
例えば、一般的なシステムLSIは、図6に示すように、同一のシリコン基板11上に、CMOSにより構成されたロジック部12と、DRAM(Dynamic Random Access Memory)等からなるメモリ部13とが形成されている。
図6に示すロジック部12は、公知のサリサイドプロセスにより形成されるものであり、フィールド酸化膜121により素子分離されたシリコン基板11上の領域に、シリコン酸化膜等からなるゲート絶縁膜122及び、サイドウォール絶縁膜124を備えたポリシリコン等からなるゲート電極123が形成された状態を示している。
一方、メモリ部13では、シリコン基板11上に形成された図示しないMOSトランジスタ上に、BPSG(boro-phospho silicate glass)膜などからなる絶縁膜131、及びシリコン窒化膜132が形成され、当該シリコン窒化膜132上に円筒型容量からなる記憶容量部が形成されている。
上記記憶容量部は、下層から、ポリシリコン膜からなる下部電極134と、シリコン窒化膜とシリコン酸化膜の積層膜、あるいは、Ta25等からなる容量絶縁膜135と、ポリシリコン膜からなる上部電極136とが、順次積層された構造を有し、上部電極136上にシリコン酸化膜等からなる絶縁膜137が設けられている。なお、当該記憶容量部は、前記MOSトランジスタとシリコン窒化膜132及び絶縁膜131を貫通して埋め込み形成されたポリシリコンからなるコンタクトプラグ133により接続されている。
上記構成において、メモリ部13が備えるシリコン窒化膜132は、外部から受け取ったエネルギーを放射するときの赤外領域の放射率が、シリコン基板11と大きく異なる。
すなわち、シリコン基板11の赤外領域の放射率が0.68であるのに対し、シリコン窒化膜132の赤外領域の放射率は1.00である。これは、シリコン窒化膜132は、外部から受け取ったエネルギーを反射や透過をすることなくほとんど吸収し、再びほとんど全てを放射することを示している。したがって、ランプによるRTPを行った場合、窒化膜132の方がシリコン基板11に比べて速く温度が上昇する。
また、ゲート電極123、コンタクトプラグ133、下部電極134、上部電極136を構成するポリシリコン膜の放射率は、成膜条件により変動するため一概にはいえないが、一般的に0.2〜0.4と極めて低い。したがって、ランプによるRTPでは、シリコン基板11に比べて温度上昇が緩やかである。
以上のことから、図6に示したような、ロジック部12とメモリ部13とが混載されたシリコン基板11では、ロジック部12が形成された領域と、メモリ部13が形成された領域とで、ランプ式RTPを実施した際の温度上昇率が異なり、RTPのような短時間熱処理では、最終的な到達温度が領域ごとに異なることになる。これは、ウエハに形成されたパターンに依存する現象であるため、上述したような、加熱中にウエハを回転させる技術を採用しても解決されることはない。
本発明は、上記従来の事情を鑑みてなされたものであり、ウエハに形成された回路パターンの面積やパターンの配置、並びに、回路を構成する膜の材質等に依存することなく、同一の熱処理条件で熱処理を行うことができる熱処理方法及び熱処理装置を提供することを目的とする。
上記目的を達成するために、本発明は以下の手段を採用する。まず、本発明は、基板上に形成された、特定の材料膜からなるパターンの基板被覆面積が異なる複数の半導体基板に対して、RTPを行う熱処理方法を前提としている。
そして、本発明に係る熱処理方法は、まず、第1の温度において、放射平衡状態にある第1の温度空間内に前記半導体基板を配置して、当該半導体基板を第1の基板温度まで昇温する。次に、前記第1の温度に比べて高温の第2の温度において放射平衡状態にある第2の温度空間内に、前記昇温された半導体基板を配置し、当該半導体基板を第2の基板温度まで昇温する。続いて、第2の基板温度に昇温された半導体基板を、当該第2の基板温度に一定時間維持することで熱処理を行う。ここで、放射平衡状態にある温度空間とは、温度空間に対して外部から放射されるエネルギーと、温度空間が外部に放射するエネルギーとが等しい状態を指す。すなわち、当該温度空間内では、その温度分布は変化することがなく、定常的に一定に維持されている。
この熱処理方法によれば、半導体基板は、放射平衡状態にある温度空間内で加熱されるため、半導体基板上に形成された特定の材料膜からなるパターンの基板被覆面積が異なる場合であっても、従来のランプ式のRTPに比べて、基板温度の面内ばらつきが小さくなる。このため、半導体基板上に形成された特定の材料膜からなるパターンの基板被覆面積に応じて行っていた熱処理条件の最適化を行うことなく、これらの半導体基板に対して略同一の条件で熱処理を行っても、各ウエハに同等の熱処理を行うことができ、熱処理が非常に簡便になる。なお、上記第1の温度空間と上記第2の温度空間とは、一連の温度空間として形成されていることが好ましい。
また、上記手法は、前記第2の基板温度の維持時間が60秒以下の有限時間である場合に、特に好適である。
上記特定の材料膜は、例えば、シリコン窒化膜やポリシリコン膜であり、このような構造は、半導体基板上にロジック回路とメモリ回路とを混載した場合に形成される。また、上記熱処理方法が適用される場面は、例えば、前記半導体基板に形成されたイオン注入拡散層の活性化処理がある。なお、上記の熱処理方法は、上記特定の材料膜の基板被覆面積が異なる場合に限らず、半導体基板の材質が異なる場合にも適用可能である。
一方、他の観点では、本発明は、上記熱処理方法を実現する熱処理装置を提供することができる。すなわち、本発明に係る熱処理措置は、半導体基板に対して熱処理を実行する処理室内に、加熱手段が、鉛直方向の上部が高温となる温度勾配を有するとともに、放射平衡状態にある温度空間を形成する。また、処理室の内部には、前記半導体基板が載置されるとともに、前記処理室内部を鉛直方向に移動可能に設けられた基板支持台が設けられ、基板温度検知手段が、前記基板支持台に載置された半導体基板の基板温度を逐次検知する。そして、前記基板温度検知手段が検知した基板温度に基づいて、前記半導体基板を前記温度空間中で鉛直方向に移動させることで前記熱処理を実行する。
本発明では、放射平衡状態にある温度空間内に半導体基板を配置することで熱処理を実行するため、半導体基板上に形成されている特定の材料膜からなるパターンの基板被覆面積が互いに異なる複数の基板に対しても、熱処理条件を変更することなく熱処理を行うことができる。すなわち、熱処理条件を固定しても、同じ熱処理効果(同一の拡散層深さ、同一のシート抵抗など)を得ることができる。本効果は、半導体基板材料が互いに異なる場合でも同様に得ることができる。
したがって、少量多品種のシステムLSI等、半導体基板上に形成されるパターンの基板被覆面積率が異なる半導体デバイスの生産を簡単化することができる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図1は、本発明の熱処理方法が適用される熱処理装置の概略構成図である。
図1に示すように、熱処理装置1は、例えば、円柱状の処理室3を有するチャンバ2を備えている。当該チャンバ2は、一端(図1では、下端)に、ウエハ10をチャンバ2内に搬送するための開閉機構を有する開口部9を備えており、当該開口部9を閉鎖することにより、処理室3は密閉されるようになっている。また、チャンバ2の周囲には、処理室3を、チャンバ2を加熱するための加熱手段4が設けられている。図1の例では、当該加熱手段4は、チャンバ2の側壁、及び上壁の周囲(あるいは、内部)に設けられた複数の電熱線で構成されている。
さらに、熱処理装置1は、処理室3の軸方向に垂直な面内にウエハ載置面を有する支持台5を備えている。当該支持台5は、処理室3の軸方向に沿って移動可能に設けられた中空の支持棒6の一端部に設けられており、支持棒6の中空部が支持台5のウエハ載置面に開放されている。なお、当該支持棒6は、開口部9の密閉状態が保たれた状態で移動できるように構成される。
上記支持棒6の中空部には、支持台5に載置されたウエハの裏面(支持台5のウエア載置面に接触する面)から放射される電磁波(赤外線)により、温度を測定するパイロメータ7が設けられている。なお、パイロメータ7の出力は、支持棒6を駆動する図示しない駆動手段に入力される。また、ここでは、基板温度の検出手段として、パイロメータ7を採用しているが、同等の測定精度及び測定確度が確保可能であれば、任意の温度センサを採用することができる。
さて、上記構成において、処理室3には、加熱手段4により温度空間8が形成される。当該温度空間8は、チャンバ2内の軸方向に垂直な面内で均一な温度分布を有するとともに、支持棒6が挿抜される開口部9側(図1では下部側)において温度が低く、これと反対側の端部において温度が高く設定される。また、これらの間が、高温域から低温域に向かって単調に減少する温度勾配の温度分布を有している。なお、高温の気体は、チャンバ2の上部集まるので、図1に示すように、前記処理室3の軸方向は鉛直方向に一致させればよい。
例えば、本実施の形態では、図2(a)に示すように、処理室3の上部が1300℃、また、下部が750℃に設定される。ここで、図2(a)において、横軸は処理室3の軸方向の位置に対応し、縦軸は温度に対応する。また、図2(a)の横軸に示す位置A、位置B、及び位置Cは、図1に矢印を付して示す位置A、位置B、及び位置Cである。
また、温度空間8は、加熱手段4により加熱されたチャンバ2の内壁面から放射される輻射熱(遠赤外領域の電磁波)と、温度空間8が輻射熱を放射することにより失うエネルギーとが放射平衡(温度空間8に対して出入りするエネルギーが等しい)となる状態が維持されるように温度制御されており、処理室3において、例えば、図2(a)に示す温度分布が定常的に実現されている。
このような温度制御は、例えば、複数の加熱手段4が、チャンバ2の上部と下部とに、上部加熱手段4aと下部加熱手段4bとを備える構成を採用することで実現することができる。すなわち、上部加熱手段4aと下部加熱手段4bとに、それぞれ独立に制御が可能な温度制御系を設け、処理室3の上部が1300℃、また、処理室3の下部が750℃に維持されるように各加熱手段4a、4bが発生する熱量を制御すればよい。
なお、加熱手段4の配置は、当該配置に限定されるものではなく、放射平衡状態にある温度空間8を形成可能な配置であれば、任意の配置を採用することができる。例えば、図2(b)に示すように、上記構成に加えて、さらに、中間部加熱手段4cを備える構成とし、図2(a)に示す、位置Aと位置Bとの中間部の位置Cに、例えば1000℃となる温度域を有する温度空間8が形成される構成であってもよい。また、放射平衡状態にある温度空間8を形成可能であれば、上部加熱装置4aのみで温度空間8を形成する構成でもよい。なお、温度空間8は、処理室3の上部から下部に向かって単調に減少する温度勾配を有する必要はないが、温度空間8を形成する気体(窒素や希ガス等)は高温になる程、比重が小さくなるため、処理室3の上部から下部に向かって単調に減少する温度勾配を有する温度空間8を形成することで、エネルギーのロスが少なくなる。
さらに、加熱手段4は、電熱線に限られるものではなく、ホットウォール式のアニール炉やCVD(Chemical Vapor Deposition)装置等の熱処理装置に適用される、例えば、高周波加熱装置、ランプ加熱装置等の公知の加熱手段を採用することができる。
上記構成によれば、処理室3内で、ウエハ10を配置する位置を変化させることにより、ウエハ10の基板温度の昇降を制御することが可能となる。
ここで、図6に示したシステムLSIの活性化熱処理の事例に基づいて、ウエハ10の熱処理方法を更に詳しく説明する。
まず、支持台5上に載置されたウエハ10は、チャンバ2の処理室3に形成されている温度空間8下部の低温域(第1の温度、例えば、位置B)に導入されるとともに、当該位置に一定時間保持されることにより加熱される。このとき、ウエハ10が保持されている位置は、イオン注入によってウエハ10の表面に導入された不純物の拡散にほとんど影響を与えない温度である750℃〜800℃であればよい。
また、当該位置でのウエハ10の保持時間は、例えば30秒程度とし、ウエハ10の温度は、当該保持時間をかけて、低温域の温度(第1の基板温度)にまで緩やかに上昇させる。このとき、熱処理中のウエハ10の温度は、パイロメータ7により逐次測定されているので、例えば、パイロメータ7の測定値の上昇が速い(昇温速度が速い)場合には、支持棒6を駆動する駆動手段が支持棒6をチャンバ2から抜き出す方向に移動させることで、昇温速度を低下させてもよい。逆に、パイロメータ7の測定値の上昇が遅い(昇温速度が遅い)場合には、支持棒6を駆動する駆動手段が支持棒6をチャンバ2内に挿入する方向に移動させることで、昇温速度を上昇させてもよい。
上記温度空間8の低温域での保持時間が経過すると、ウエハ10は、不純物の活性化熱処理を行う所望の熱処理温度(第2の温度)、例えば、900℃〜1100℃となっている温度空間8中央部の中温域(位置C)に移動される。この移動は、例えば、5〜10秒程度の時間をかけて移動され、この間にウエハ10の温度を上昇させる。この場合にも、上述したように、パイロメータ7の測定値に基づいて駆動手段が支持棒6の挿入位置を変化させることで昇温速度が調整されてもよい。そして、ウエハ10が所望の熱処理温度(第2の基板温度)となった状態で、ウエハ10は、当該位置で基板温度が熱処理温度の状態で10秒間程度保持され、不純物拡散層の活性化熱処理が行われる。
このように、以上説明した手法によれば、温度空間8の低温域での昇温過程、熱処理温度までの昇温過程、および、熱処理温度での熱処理過程のそれぞれを、パイロメータ7の測定値に基づいて支持棒6(支持台5)の処理室3内での位置を変化させることで行うため、精密な熱処理を行うことができる。
また、放射平衡状態にある温度空間8中の低温域でウエハ10を緩やかに加熱することにより、温度空間8の低温域とウエハ10とを、ほぼ放射平衡状態にすることができる、すなわち、図6に例示した、シリコン窒化膜132が全面形成されているメモリ部13と、シリコン窒化膜132が形成されていないロジック部12が混載されたウエハ10であっても、局部的な温度差を生じることなく基板温度を昇温することができる。特に、熱処理が、熱処理温度に到達後、0を超え60秒以下の時間で行われる短時間熱処理である場合、上述のように、ウエハ10を不純物の拡散に影響を与えない温度で温度空間8と放射平衡状態にすることで、基板温度の面内ばらつきを、著しく低減することができる。
さらに、図1に示す本発明に係る熱処理装置1では、ウエハ10の加熱は、従来のランプ式RTP装置が、ランプが放射する可視光領域から赤外領域の短波長側(近赤外領域)の電磁波により行っているのに対し、放射平衡状態にある温度空間8が放射する輻射熱、すなわち、長波長の赤外線(遠赤外線)により行われる。当該波長領域では、半導体集積回路装置を構成する材料膜の放射率は材質に依存せず、ほぼ一定である。したがって、図6のような、その全面にシリコン窒化膜132を備えるメモリ部13と、ロジック部12とが混載されたウエハ10であっても、熱処理中のウエハ10の温度分布に温度ばらつきが生じることを抑制することができる。
図3は、イオン注入により、ドーズ量が1015/cm3を超える拡散層を形成したウエハを、本発明を適用した熱処理装置において活性化熱処理を行った場合のシート抵抗の面内均一性を示す図である。
図3において、横軸は、ウエハ10上に形成された、特定材料(図6にいう、シリコン窒化膜132)のパターンの基板被覆総面積のウエハ面積に対する割合(以下、パターン面積率という。)に対応する。また、縦軸は、熱処理後に取得したウエハ10の不純物拡散層のシート抵抗の±3σレンジ(σ:標準偏差)を、当該取得したデータの平均値で除した値(シート抵抗均一性)に対応する。
また、比較例として、図3中に、従来のランプ式RTP装置により、同一条件で注入を行った不純物拡散層のシート抵抗均一性のデータを示している。なお、図3において、黒丸で示すデータが本発明の実施例(ホットウォール方式)であり、白抜きの菱形で示すデータが比較例(ランプ加熱式)である。
図3から、本発明を適用した熱処理装置は、従来のランプ式RTP装置に比べて、各パターン面積率におけるシート抵抗均一性が小さく、シート抵抗の面内ばらつきが改善されていることが理解できる。また、本発明によれば、各パターン面積率間での差異も小さくなっている。
また、図4は、上記不純物拡散層のシート抵抗のパターン面積依存性を示す図である。図4において、横軸がパターン面積率に対応し、縦軸がシート抵抗に対応する。なお、図4に、白抜きの菱形で示すデータは、従来のランプ式RTP装置により、同一条件で形成した不純物拡散層のシート抵抗を示す比較例である。
図5に示されるように、本発明に係る熱処理では、パターン面積率によるシート抵抗変動が小さくなっている。また、RTPの場合、熱処理温度と熱処理した結果のシート抵抗とが良く対応することが知られており、両者の対応を予め求めておくことにより、シート抵抗値から実際の熱処理温度を求めることができる(例えば、特開2004−39776号参照)。この手法により、シート抵抗から求めた温度差(温度ばらつき)は、従来例が4.3℃であるのに対して、本発明の手法では1.5℃と、極めて小さく、実用上、問題が発生することのないばらつき(例えば、トランジスタの性能ばらつきが小さい)になっている。
したがって、本発明によれば、パターン面積率が異なるウエハに対して、同一条件で熱処理を行った場合でも、同一熱処理効果、すなわち、イオン注入層に対する同一の活性化効果(同一接合深さ、同一シート抵抗)を得ることが可能となる。なお、本発明は、不純物拡散層の活性化熱処理に限らず、例えば、薄い酸化膜や窒化膜を形成するために、酸化や窒化等を行う熱処理にも適用することも可能である。この場合、ウエハ面内において均質な膜質を得ることができる。
また、以上のような、本発明によるRTPにおける熱処理温度の均一性は、図6にいうシリコン窒化膜132を対象とした場合だけに得られるものではなく、複数材料の異種膜が積層された膜においても、同様の熱処理温度の均一性を得ることができる。
また、以上では、ウエハの材質がシリコンである場合を例示して説明したが、本発明は、シリコン基板に限られるものではなく、GaAs基板に代表される種々の化合物半導体基板や、SOI(Silicon On Insulator)基板等、基板の種類が異なる場合にも、適用可能である。
すなわち、本発明によれば、基板材料に関係なく、1つのチップ内、1のウエハ面内、及び複数のウエハ間において、均一な熱処理を、1つの熱処理条件に固定して実施することができる。
本発明は、ウエハ上に放射率が異なる複数の膜が存在し、その表面積が互いに異なるウエハであっても、略同一の熱処理条件で熱処理を行うことができるため、半導体装置の製造工程における熱処理に極めて有用である。
本発明を適用する熱処理装置の概略構成図。 温度空間の温度分布を示す図。 本発明を適用したウエハのシート抵抗値均一性を示す図。 本発明を適用したウエハのシート抵抗値を示す図。 従来のランプ加熱RTP装置の概略構成図。 ロジック部とメモリ部とが混載された半導体集積回路装置の概略断面図。
符号の説明
1、100 熱処理装置
2、101 チャンバ
3 処理室
4 加熱手段
5 支持台(基板支持台)
6 支持棒
7 パイロメータ
8 温度空間
10、103 ウエハ
12 ロジック部
13 メモリ部
132 シリコン窒化膜

Claims (10)

  1. 基板上に形成された、特定の材料膜からなるパターンの基板被覆面積が異なる複数の半導体基板に対して、RTP(Rapid Thermal Process)を行う熱処理方法において、
    第1の温度において放射平衡状態にある第1の温度空間内に前記半導体基板を配置し、当該半導体基板を第1の基板温度まで昇温する第1の昇温ステップと、
    前記第1の温度に比べて高温の第2の温度において放射平衡状態にある第2の温度空間内に、前記昇温された半導体基板を配置し、当該半導体基板を第2の基板温度まで昇温する第2の昇温ステップと、
    前記第2の基板温度に昇温された半導体基板を、当該第2の基板温度に一定時間維持することで熱処理を行うステップと、
    を有することを特徴とする熱処理方法。
  2. 前記第1の基板温度、前記第2の基板温度、及び、前記第2の基板温度の維持時間を略同一とし、前記複数の半導体基板を枚葉式で処理する請求項1に記載の熱処理方法。
  3. 前記第1の温度空間と前記第2の温度空間とが、一連の温度空間で構成される請求項1または2に記載の熱処理方法。
  4. 前記第2の基板温度の維持時間が60秒以下の有限時間である請求項1から3のいずれかに記載の熱処理方法。
  5. 前記特定の材料膜が、シリコン窒化膜、あるいは、ポリシリコン膜である請求項1から4のいずれかに記載の熱処理方法。
  6. 前記半導体基板上に、ロジック回路とメモリ回路とが形成され、前記特定の材料膜からなるパターンがメモリ回路を構成するパターンである請求項1から5のいずれかに記載の半導体装置の製造方法。
  7. 前記熱処理は、前記半導体基板に形成されたイオン注入拡散層の活性化処理である請求項1から6のいずれかに記載の熱処理方法。
  8. 基板材料が異なる複数の半導体基板に対して、RTP(Rapid Thermal Process)を行う熱処理方法において、
    第1の温度において放射平衡状態にある第1の温度空間内に前記半導体基板を配置し、当該半導体基板を第1の基板温度まで昇温する第1の昇温ステップと、
    前記第1の温度に比べて高温の第2の温度において放射平衡状態にある第2の温度空間内に、前記昇温された半導体基板を配置し、当該半導体基板を第2の基板温度まで昇温する第2の昇温ステップと、
    前記第2の基板温度の昇温された半導体基板を、当該第2の基板温度に一定時間維持することで熱処理を行うステップと、
    を有することを特徴とする熱処理方法。
  9. 前記第1の基板温度、前記第2の基板温度、及び、前記熱処理の維持時間を略同一とし、前記複数の半導体基板を枚葉式で処理する請求項8に記載の熱処理方法。
  10. 半導体基板のRTP(Rapid Thermal Process)を枚葉式で行う熱処理装置において、
    熱処理を行う処理室内に、鉛直方向の上部が高温となる温度勾配を有するとともに、放射平衡状態にある温度空間を形成する加熱手段と、
    前記半導体基板が載置されるとともに、前記処理室内部を鉛直方向に移動可能に設けられた基板支持台と、
    前記基板支持台に載置された半導体基板の基板温度を検知する基板温度検知手段とを備え、
    前記基板温度検知手段が検知した基板温度に基づいて、前記半導体基板を前記温度空間中で鉛直方向に移動させ、前記熱処理を行うことを特徴とする熱処理装置。

JP2005042273A 2005-02-18 2005-02-18 熱処理方法および熱処理装置 Pending JP2006229040A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005042273A JP2006229040A (ja) 2005-02-18 2005-02-18 熱処理方法および熱処理装置
KR1020060007193A KR20060093025A (ko) 2005-02-18 2006-01-24 열처리 방법 및 열처리 장치
TW095104174A TW200636829A (en) 2005-02-18 2006-02-08 Apparatus and method for thermal processing
US11/353,145 US7560367B2 (en) 2005-02-18 2006-02-14 Method for thermal processing with a RTP process using temperature spaces in radiation equilibrium
CN2006100077507A CN1822321B (zh) 2005-02-18 2006-02-20 热处理方法以及热处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005042273A JP2006229040A (ja) 2005-02-18 2005-02-18 熱処理方法および熱処理装置

Publications (1)

Publication Number Publication Date
JP2006229040A true JP2006229040A (ja) 2006-08-31

Family

ID=36911710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042273A Pending JP2006229040A (ja) 2005-02-18 2005-02-18 熱処理方法および熱処理装置

Country Status (5)

Country Link
US (1) US7560367B2 (ja)
JP (1) JP2006229040A (ja)
KR (1) KR20060093025A (ja)
CN (1) CN1822321B (ja)
TW (1) TW200636829A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870324B1 (ko) * 2006-06-16 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조방법
WO2012108882A1 (en) 2011-02-11 2012-08-16 Alliance For Sustainable Energy, Llc Wafer screening device and methods for wafer screening
US7993698B2 (en) * 2006-09-23 2011-08-09 Varian Semiconductor Equipment Associates, Inc. Techniques for temperature controlled ion implantation
EP2253012A4 (en) * 2008-03-13 2013-10-16 Alliance Sustainable Energy OPTICAL CAVITY OVEN FOR SEMICONDUCTOR WELDING PROCESSING
US9159597B2 (en) * 2012-05-15 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Real-time calibration for wafer processing chamber lamp modules
CN104078400B (zh) * 2014-06-25 2017-07-04 合肥鑫晟光电科技有限公司 承载装置以及离子注入设备
JP7303820B2 (ja) 2017-11-21 2023-07-05 ワトロー エレクトリック マニュファクチュアリング カンパニー ビアを有さない複数領域ペデスタルヒーター
TWI807253B (zh) * 2021-01-29 2023-07-01 優材科技有限公司 半導體反應裝置與反應方法
CN114807902B (zh) * 2021-01-29 2024-02-27 优材科技有限公司 半导体反应装置与反应方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136320A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd 半導体装置の製造方法
JPH0689867A (ja) * 1992-09-07 1994-03-29 F T L:Kk 加熱装置、半導体製造装置、加熱方法及び半導体製造方法
JPH07245298A (ja) * 1991-10-23 1995-09-19 F T L:Kk 半導体装置の製造方法及び半導体製造装置
JPH08330245A (ja) * 1995-03-30 1996-12-13 F T L:Kk 半導体装置の製造方法及び半導体装置の製造装置
JP2001291710A (ja) * 2001-02-15 2001-10-19 Tokyo Electron Ltd 熱処理装置及び熱処理方法
JP2002530847A (ja) * 1998-11-13 2002-09-17 マットソン テクノロジイ インコーポレイテッド 半導体基板を処理する熱処理装置、システム及び方法
JP2004063863A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004140388A (ja) * 2003-11-25 2004-05-13 Ftl:Kk 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418885A (en) * 1992-12-29 1995-05-23 North Carolina State University Three-zone rapid thermal processing system utilizing wafer edge heating means
US5264396A (en) * 1993-01-14 1993-11-23 Micron Semiconductor, Inc. Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
US5592581A (en) * 1993-07-19 1997-01-07 Tokyo Electron Kabushiki Kaisha Heat treatment apparatus
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
TW291589B (ja) * 1995-03-30 1996-11-21 Ftl Co Ltd
US6310328B1 (en) * 1998-12-10 2001-10-30 Mattson Technologies, Inc. Rapid thermal processing chamber for processing multiple wafers
US6268270B1 (en) * 1999-04-30 2001-07-31 Advanced Micro Devices, Inc. Lot-to-lot rapid thermal processing (RTP) chamber preheat optimization
US6765178B2 (en) * 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
TW517348B (en) * 2001-11-05 2003-01-11 Macronix Int Co Ltd Manufacturing method of non-volatile memory with shallow junction
JP4272484B2 (ja) * 2003-08-28 2009-06-03 東京エレクトロン株式会社 熱処理方法
US20050121145A1 (en) * 2003-09-25 2005-06-09 Du Bois Dale R. Thermal processing system with cross flow injection system with rotatable injectors
WO2005069361A1 (ja) * 2004-01-20 2005-07-28 Hitachi Kokusai Electric Inc. 熱処理装置
JP2006128316A (ja) * 2004-10-27 2006-05-18 Shin Etsu Handotai Co Ltd 熱処理用縦型ボートおよび熱処理方法
US7217670B2 (en) * 2004-11-22 2007-05-15 Asm International N.V. Dummy substrate for thermal reactor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136320A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd 半導体装置の製造方法
JPH07245298A (ja) * 1991-10-23 1995-09-19 F T L:Kk 半導体装置の製造方法及び半導体製造装置
JPH0689867A (ja) * 1992-09-07 1994-03-29 F T L:Kk 加熱装置、半導体製造装置、加熱方法及び半導体製造方法
JPH08330245A (ja) * 1995-03-30 1996-12-13 F T L:Kk 半導体装置の製造方法及び半導体装置の製造装置
JP2002530847A (ja) * 1998-11-13 2002-09-17 マットソン テクノロジイ インコーポレイテッド 半導体基板を処理する熱処理装置、システム及び方法
JP2001291710A (ja) * 2001-02-15 2001-10-19 Tokyo Electron Ltd 熱処理装置及び熱処理方法
JP2004063863A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004140388A (ja) * 2003-11-25 2004-05-13 Ftl:Kk 半導体装置の製造方法

Also Published As

Publication number Publication date
US7560367B2 (en) 2009-07-14
US20060186354A1 (en) 2006-08-24
CN1822321A (zh) 2006-08-23
KR20060093025A (ko) 2006-08-23
CN1822321B (zh) 2011-10-05
TW200636829A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
TWI552227B (zh) 提升輻射加熱基材之冷卻的設備及方法
US20070224839A1 (en) Heat treating apparatus, heat treating method and storage medium
JP3125199B2 (ja) 縦型熱処理装置
JPH1070085A (ja) 狭帯域赤外線源及びフィードバックを用いる急速熱処理
US20150147894A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-Transitory Computer-Readable Recording Medium
JP2006229040A (ja) 熱処理方法および熱処理装置
US8420555B2 (en) Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device
TW578241B (en) Manufacturing method of semiconductor device
JP2001007039A (ja) 半導体集積回路装置の製造方法
US6812550B1 (en) Wafer pattern variation of integrated circuit fabrication
US20080038479A1 (en) Apparatus and method for processing a substrate
TW202408103A (zh) 半導體裝置的功率雷射光束之強度調整方法
CN101789365A (zh) 用于半导体衬底掺杂剂活化的rtp尖峰退火
JP2000208524A (ja) 温度モニタ用半導体ウエハの温度測定方法
US7037733B2 (en) Method for measuring temperature, annealing method and method for fabricating semiconductor device
JP4481528B2 (ja) 半導体製造装置及び半導体装置の製造方法
JPH08316222A (ja) 熱処理方法及びその装置
JP2003124134A (ja) 加熱処理装置および加熱処理方法
JPH08335575A (ja) 熱処理装置および方法
Fiory Methods in microelectronics for rapid thermal annealing of implanted dopants
JP2004235489A (ja) 半導体装置の製造方法
KR0175051B1 (ko) 핫-월형 고속 열처리장치
JP2008153592A (ja) 基板処理装置および基板処理方法
Peuse Evolution of Commercial RTP Modules
Setokubo et al. Post-Anneal Stress Reduction of 200 mm Silicon Wafers in Single Wafer Rapid Thermal Annealing

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100210

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100423