[go: up one dir, main page]

JP2006228960A - Laminate-chip transformer, laminate-chip coil and electronic circuit unit - Google Patents

Laminate-chip transformer, laminate-chip coil and electronic circuit unit Download PDF

Info

Publication number
JP2006228960A
JP2006228960A JP2005040744A JP2005040744A JP2006228960A JP 2006228960 A JP2006228960 A JP 2006228960A JP 2005040744 A JP2005040744 A JP 2005040744A JP 2005040744 A JP2005040744 A JP 2005040744A JP 2006228960 A JP2006228960 A JP 2006228960A
Authority
JP
Japan
Prior art keywords
transformer
multilayer chip
conductor pattern
coil
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005040744A
Other languages
Japanese (ja)
Inventor
Keiichi Tsuchida
啓一 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Imaging Corp
Original Assignee
Olympus Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Imaging Corp filed Critical Olympus Imaging Corp
Priority to JP2005040744A priority Critical patent/JP2006228960A/en
Publication of JP2006228960A publication Critical patent/JP2006228960A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small and thin laminate-chip transformer requiring no substrate in a state of a unit, a laminate-chip coil and an electronic circuit unit. <P>SOLUTION: The laminate-chip transformer 10 formed by laminating a magnetic sheet having a conductive pattern is encapsulated in a module 14. A DC-DC converter control IC 15 and a capacitor 16 which are connected to the wiring pattern 12 of an electrode pattern are mounted on a surface 11c equivalent to the side surface of the module 14, and electric components 17a, 17b and 17c connected to the wiring pattern 12 of an electrode pattern and lead lands 18a, 18b are arranged on the other side surface 11d of the module 14. An external lead wire 19 is connected to the lead lands 18a, 18b by soldering or the like. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は積層チップ型トランス、積層チップ型コイル及び電子回路ユニットに関し、より詳細には、薄型の電子機器に搭載可能な積層チップ型トランス、積層チップ型コイル及び電子回路ユニットに関するものである。   The present invention relates to a multilayer chip transformer, a multilayer chip coil, and an electronic circuit unit, and more particularly to a multilayer chip transformer, a multilayer chip coil, and an electronic circuit unit that can be mounted on a thin electronic device.

従来より、各種電子機器に積層型チップトランス、特に薄型の積層型チップトランスが多く用いられている。   Conventionally, a multilayer chip transformer, particularly a thin multilayer chip transformer, has been used in various electronic devices.

例えば、導電パターンを形成した複数枚の磁性体シートを、下層の導電パターンの一端が上層の導電パターンの他端に形成されたスルーホールを介して導電接続されて成るコイルを形成した積層型チップトランスが知られている(例えば、特許文献1参照)。   For example, a multilayer chip in which a plurality of magnetic sheets formed with a conductive pattern are formed into a coil in which one end of a lower conductive pattern is conductively connected through a through hole formed at the other end of the upper conductive pattern. A transformer is known (see, for example, Patent Document 1).

また、発振トランス(コイル)の上面(下面)に回路基板を実装する技術は、種々提案されている。そして、携帯型電話機に閃光発光装置を搭載しようとした場合、閃光発光装置のユニットの高さを低くして、ユニットの体積を小さくすることが求められている。   Various techniques for mounting a circuit board on the upper surface (lower surface) of an oscillation transformer (coil) have been proposed. When a flash light emitting device is to be mounted on a portable phone, it is required to reduce the unit height of the flash light emitting device by reducing the height of the unit.

例えば、トランスの下面に部品を実装して該トランスと基板の間隙に部品を配置することで、効率よく部品を実装しようとした技術が知られている(例えば、特許文献2参照)。   For example, a technique for efficiently mounting a component by mounting the component on the lower surface of the transformer and arranging the component in the gap between the transformer and the substrate is known (for example, see Patent Document 2).

更に、トランスの上面に絶縁層を設けて、その上に基板を配置し、部品を実装させる技術も知られている(例えば、特許文献3、特許文献4参照)。
特開平8−64420号公報 特開平11−135854号公報 特開平5−138228号公報 特開平5−198445号公報
Furthermore, a technique is also known in which an insulating layer is provided on the upper surface of a transformer, a substrate is disposed thereon, and components are mounted (see, for example, Patent Document 3 and Patent Document 4).
JP-A-8-64420 Japanese Patent Laid-Open No. 11-135854 Japanese Patent Laid-Open No. 5-138228 JP-A-5-198445

しかしながら、上述した特許文献1に記載の積層型チップトランスは、該チップトランスを基板に実装して使用するものであり、この上面または下面に他の実装部品を取り付けることはできない。   However, the multilayer chip transformer described in Patent Document 1 described above is used by mounting the chip transformer on a substrate, and other mounting components cannot be attached to the upper surface or the lower surface.

また、上記特許文献2乃至4に記載の技術では、トランスの上面または下面のみに部品を実装しているため、ユニットとしての高さは実装する回路部品のうち最も高いものに支配され、無駄な空間が多く発生し、その結果大きなユニットとなってしまう。加えて、トランスはトランスとしての機能しか有していないため、トランスの上には他の部品を実装するための基板が必要である。また、隣接する実装部品との間にもスペースを必要とする等、実装スペースにも制約を受けるものであった。   In the techniques described in Patent Documents 2 to 4, since the components are mounted only on the upper surface or the lower surface of the transformer, the height as a unit is dominated by the highest circuit component to be mounted, which is useless. A lot of space is generated, resulting in a large unit. In addition, since the transformer has only a function as a transformer, a substrate for mounting other components is required on the transformer. In addition, the mounting space is limited, for example, a space is required between adjacent mounting parts.

したがって本発明の目的は、ユニットの状態で基板が不要であり、且つ小型、薄型の積層チップ型トランス、積層チップ型コイル及び電子回路ユニットを提供することである。   Accordingly, an object of the present invention is to provide a small and thin multilayer chip transformer, multilayer chip coil, and electronic circuit unit that do not require a substrate in the state of the unit.

すなわち、請求項1に記載の発明は、導体パターンを有する磁性体シートを積層して形成される積層チップ型トランスに於いて、上記積層チップ型トランスの側面に電子部品を実装するための電極パターンを有することを特徴とする。   That is, the invention according to claim 1 is an electrode pattern for mounting an electronic component on a side surface of the laminated chip type transformer in a laminated chip type transformer formed by laminating magnetic sheets having a conductor pattern. It is characterized by having.

請求項2に記載の発明は、請求項1に記載の発明に於いて、更に、上記積層チップ型トランスの側面に、上記電極パターンと上記磁性体シート上に設けられた導体パターンとを接続するための導体パターンとを含む導体パターン有することを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, the electrode pattern and a conductor pattern provided on the magnetic sheet are further connected to a side surface of the multilayer chip transformer. And a conductive pattern including a conductive pattern.

請求項3に記載の発明は、請求項2に記載の発明に於いて、更に、上記磁性体シート上に、上記積層チップ型トランスの異なる側面に設けられた導体パターン同志を接続するための導体パターンを設けることを特徴とする。   According to a third aspect of the present invention, in the second aspect of the present invention, a conductor for connecting conductor patterns provided on different side surfaces of the multilayer chip transformer on the magnetic sheet. A pattern is provided.

請求項4に記載の発明は、請求項2に記載の発明に於いて、更に、上記積層チップ型トランスの上面若しくは下面に導体パターンを有し、上記上面若しくは下面に設けられた導体パターンと、上記側面に設けられた導体パターンを接続するための導体パターンを上記磁性体シート上に設けることを特徴とする。   The invention according to claim 4 is the invention according to claim 2, further comprising a conductor pattern on the upper or lower surface of the multilayer chip transformer, and a conductor pattern provided on the upper or lower surface; A conductive pattern for connecting the conductive pattern provided on the side surface is provided on the magnetic material sheet.

請求項5に記載の発明は、請求項1に記載の発明に於いて、更に、上記積層チップ型トランスの上面と下面に導電パターンを有し、上記上面及び下面の導電パターンを電気的に接続するためのスルーホールを有することを特徴とする。   The invention according to claim 5 is the invention according to claim 1, further comprising conductive patterns on the upper and lower surfaces of the multilayer chip transformer, and electrically connecting the conductive patterns on the upper and lower surfaces. It is characterized by having a through hole.

請求項6に記載の発明は、請求項1に記載の発明に於いて、更に上記積層チップ型トランスの側面に、配線材を接続するための導電パターンを有することを特徴とする。   According to a sixth aspect of the present invention, in the first aspect of the present invention, a conductive pattern for connecting a wiring material is further provided on a side surface of the multilayer chip transformer.

請求項7に記載の発明は、請求項6に記載の発明に於いて、上記配線材はリード線であることを特徴とする。   The invention described in claim 7 is the invention described in claim 6, wherein the wiring member is a lead wire.

請求項8に記載の発明は、請求項6に記載の発明に於いて、上記配線材はフレキシブル基板であることを特徴とする。   The invention according to claim 8 is the invention according to claim 6, wherein the wiring member is a flexible substrate.

請求項9に記載の発明は、請求項1に記載の発明に於いて、更に、上記積層チップ型トランスの側面に、配線材を接続するためのコネクタを実装するための導電パターンを有することを特徴とする。   The invention according to claim 9 is the invention according to claim 1, further comprising a conductive pattern for mounting a connector for connecting a wiring material on a side surface of the multilayer chip transformer. Features.

請求項10に記載の発明は、導体パターンを有する磁性体シートを積層して形成される積層チップ型トランスであって、上記積層チップ型トランスの側面に電子部品を実装するための電極パターンと、上記電極パターンと上記磁性体シート上に設けられた上記導体パターンとを接続するための導体パターンと、を有する積層チップ型トランスと、上記積層チップ型トランスの上記側面に実装された電子部品と、から成ることを特徴とする。   The invention according to claim 10 is a laminated chip type transformer formed by laminating magnetic sheets having a conductor pattern, and an electrode pattern for mounting an electronic component on a side surface of the laminated chip type transformer, A laminated chip type transformer having a conductive pattern for connecting the electrode pattern and the conductive pattern provided on the magnetic sheet, and an electronic component mounted on the side surface of the laminated chip transformer, It is characterized by comprising.

請求項11に記載の発明は、請求項10に記載の発明に於いて、上記積層チップ型トランスは、撮影装置の閃光発光装置用のメインコンデンサを充電するため昇圧トランスであり、上記電子部品は、上記閃光発光装置の周辺回路であることを特徴とする。   According to an eleventh aspect of the present invention, in the invention according to the tenth aspect, the multilayer chip transformer is a step-up transformer for charging a main capacitor for a flash light emitting device of a photographing apparatus, and the electronic component is A peripheral circuit of the flash light emitting device.

請求項12に記載の発明は、導体パターンを有する磁性体シートを積層して形成される積層チップ型コイルに於いて、上記積層チップ型コイルの側面に電子部品を実装するための電極パターンを有することを特徴とする。   The invention according to claim 12 is a laminated chip type coil formed by laminating magnetic sheets having a conductor pattern, and has an electrode pattern for mounting an electronic component on a side surface of the laminated chip type coil. It is characterized by that.

請求項13に記載の発明は、請求項12に記載の発明に於いて、更に、上記積層チップ型コイルの側面に、上記電極パターンと上記磁性体シート上に設けられた導体パターンとを接続するための導体パターンとを含む導体パターン有することを特徴とする。   According to a thirteenth aspect of the present invention, in the twelfth aspect of the present invention, the electrode pattern and a conductor pattern provided on the magnetic sheet are further connected to the side surface of the multilayer chip type coil. And a conductive pattern including a conductive pattern.

請求項14に記載の発明は、請求項13に記載の発明に於いて、更に、上記磁性体シート上に、上記積層チップ型コイルの異なる側面に設けられた導体パターン同志を接続するための導体パターンを設けることを特徴とする。   The invention described in claim 14 is the conductor according to the invention described in claim 13, further comprising connecting conductor patterns provided on different side surfaces of the multilayer chip coil on the magnetic sheet. A pattern is provided.

請求項15に記載の発明は、請求項13に記載の発明に於いて、更に、上記積層チップ型コイルの上面若しくは下面に導体パターンを有し、上記上面若しくは下面に設けられた導体パターンと、上記側面に設けられた導体パターンを接続するための導体パターンを上記磁性体シート上に設けることを特徴とする。   The invention according to claim 15 is the invention according to claim 13, further comprising a conductor pattern on the upper surface or the lower surface of the multilayer chip type coil, and a conductor pattern provided on the upper surface or the lower surface; A conductive pattern for connecting the conductive pattern provided on the side surface is provided on the magnetic material sheet.

請求項16に記載の発明は、請求項12に記載の発明に於いて、更に、上記積層チップ型コイルの上面と下面に導電パターンを有し、上記上面及び下面の導電パターンを電気的に接続するためのスルーホールを有することを特徴とする。   According to a sixteenth aspect of the invention, in the twelfth aspect of the invention, the laminated chip type coil further includes conductive patterns on the upper and lower surfaces, and the conductive patterns on the upper and lower surfaces are electrically connected. It is characterized by having a through hole.

請求項17に記載の発明は、請求項12に記載の発明に於いて、更に上記積層チップ型コイルの側面に、配線材を接続するための導電パターンを有することを特徴とする。   The invention described in claim 17 is the invention described in claim 12, further comprising a conductive pattern for connecting a wiring material on a side surface of the multilayer chip type coil.

請求項18に記載の発明は、請求項17に記載の発明に於いて、上記配線材はリード線であることを特徴とする。   The invention described in claim 18 is the invention described in claim 17, characterized in that the wiring member is a lead wire.

請求項19に記載の発明は、請求項17に記載の発明に於いて、上記配線材はフレキシブル基板であることを特徴とする。   The invention according to claim 19 is the invention according to claim 17, wherein the wiring member is a flexible substrate.

請求項20に記載の発明は、請求項12に記載の発明に於いて、更に、上記積層チップ型コイルの側面に、配線材を接続するためのコネクタを実装するための導電パターンを有することを特徴とする。   The invention according to claim 20 is the invention according to claim 12, further comprising a conductive pattern for mounting a connector for connecting a wiring material on a side surface of the multilayer chip type coil. Features.

請求項21に記載の発明は、導体パターンを有する磁性体シートを積層して形成される積層チップ型コイルであって、上記積層チップ型コイルの側面に電子部品を実装するための電極パターンと、上記電極パターンと上記磁性体シート上に設けられた上記導体パターンとを接続するための導体パターンと、を有する積層チップ型コイルと、上記積層チップ型コイルの上記側面に実装された電子部品と、から成ることを特徴とする。   The invention according to claim 21 is a laminated chip type coil formed by laminating magnetic sheets having a conductor pattern, and an electrode pattern for mounting an electronic component on a side surface of the laminated chip type coil, A laminated chip type coil having a conductive pattern for connecting the electrode pattern and the conductive pattern provided on the magnetic sheet, and an electronic component mounted on the side surface of the laminated chip type coil, It is characterized by comprising.

本発明によれば、ユニットの状態で基板を不要にすることができる。または、基板を使用したとしても、その基板の面積を小さくすることができる。更に、小型、薄型の積層チップ型トランス、積層チップ型コイル及び電子回路ユニットを提供することができる。   According to the present invention, a substrate can be made unnecessary in the state of a unit. Alternatively, even if a substrate is used, the area of the substrate can be reduced. Furthermore, a small and thin laminated chip type transformer, a laminated chip type coil, and an electronic circuit unit can be provided.

そして、請求項1及び10に記載の発明によれば、積層チップ型トランスの側面に電子部品を実装することができるので、小型・薄型の電気回路ユニットを形成することができる。   According to the first and tenth aspects of the present invention, an electronic component can be mounted on the side surface of the multilayer chip transformer, so that a small and thin electric circuit unit can be formed.

請求項2に記載の発明によれば、積層チップ型トランスの側面に当該トランスに関連する部品を実装することができるので、小型・薄型の電気回路ユニットを形成することができる。   According to the second aspect of the present invention, since components related to the transformer can be mounted on the side surface of the multilayer chip transformer, a small and thin electric circuit unit can be formed.

請求項3に記載の発明によれば、積層チップ型トランスの側面に電子部品を実装することができる。また、異なる側面の導体パターンを、磁性体シート上に設けられた導体パターンにより接続できるので、複数の側面に効率良く導体パターンを配することができ、且つこれらのパターンを自在に電気的に接続できるので、配線密度の高い小型・薄型の電気回路ユニットを形成することができる。   According to invention of Claim 3, an electronic component can be mounted in the side surface of a multilayer chip type | mold transformer. In addition, since conductor patterns on different side surfaces can be connected by conductor patterns provided on the magnetic sheet, conductor patterns can be efficiently arranged on a plurality of side surfaces, and these patterns can be electrically connected freely. Therefore, a small and thin electric circuit unit with high wiring density can be formed.

請求項4に記載の発明によれば、積層チップ型トランスの側面に電子部品を実装することができる。また、上面若しくは下面に設けられた導体パターンと、側面に設けられた導体パターンを接続するための導体パターンを磁性体シート上に設けるようにしたので、上面若しくは下面、側面に効率よく導体パターンを配することができ、且つこれらのパターンを自在に電気的に接続できるので、配線密度の高い小型・薄型の電気回路ユニットを形成することができる。   According to invention of Claim 4, an electronic component can be mounted in the side surface of a laminated chip type | mold transformer. Moreover, since the conductor pattern for connecting the conductor pattern provided on the upper surface or the lower surface and the conductor pattern provided on the side surface is provided on the magnetic sheet, the conductor pattern is efficiently provided on the upper surface, the lower surface, or the side surface. Since these patterns can be freely and electrically connected, a small and thin electric circuit unit with high wiring density can be formed.

請求項5に記載の発明によれば、積層チップ型トランスの側面に電子部品を実装することができる。また、上面に設けられた導体パターンと、下面に設けられた導体パターンを接続するためのスルーホールを設けるようにしたので、上面及び下面に効率よく導体パターンを配することができ、且つこれらのパターンを自在に電気的に接続できるので、配線密度の高い小型・薄型の電気回路ユニットを形成することができる。   According to the fifth aspect of the present invention, an electronic component can be mounted on the side surface of the multilayer chip transformer. Also, since the conductor pattern provided on the upper surface and the through hole for connecting the conductor pattern provided on the lower surface are provided, the conductor pattern can be efficiently arranged on the upper surface and the lower surface, and these Since the patterns can be electrically connected freely, a small and thin electric circuit unit with high wiring density can be formed.

請求項6に記載の発明によれば、積層チップ型トランスの側面に電子部品を実装することができ、また当該トランスを使用した電気回路ユニットに入力される、または出力する信号ラインの配線材を当該トランスの側面に直接接続できるようにしたので、上記の入出力信号ラインを基板等を介することなく直接外部に引き出すことができる。したがって、余計な信号の引き回しを行うことなく効率よく外部回路との間の信号接続を行うことができる。   According to the invention described in claim 6, the electronic component can be mounted on the side surface of the laminated chip transformer, and the wiring material of the signal line that is input to or output from the electric circuit unit using the transformer is provided. Since it can be directly connected to the side surface of the transformer, the input / output signal line can be directly drawn out without using a substrate or the like. Therefore, it is possible to efficiently perform signal connection with an external circuit without routing extra signals.

請求項7に記載の発明によれば、入出力信号ラインを、基板等を介することなく、リード線により直接外部に引き出すことができるので、余計な信号の引き回しを行うことなく効率よく外部回路との間の信号接続を行うことができる。   According to the invention described in claim 7, since the input / output signal line can be directly drawn to the outside by the lead wire without going through the substrate or the like, the external circuit can be efficiently connected with no extra signal routing. Signal connection between the two.

請求項8に記載の発明によれば、入出力信号ラインを、基板等を介することなく、フレキシブル基板の信号ラインにより直接外部に引き出すことができるので、余計な信号の引き回しを行うことなく効率よく外部回路との間の信号接続を行うことができる。   According to the invention described in claim 8, since the input / output signal line can be directly drawn out to the outside by the signal line of the flexible substrate without going through the substrate or the like, it is efficiently performed without routing extra signals. Signal connection with an external circuit can be made.

請求項9に記載の発明によれば、積層チップ型トランスの側面に電子部品を実装することができ、また当該トランスを使用した電気回路ユニットに入力されるまたは出力する信号ラインの配線材を当該トランスの側面に実装したコネクタを介して接続できるようにしたので、上記の入出力信号ラインを基板等を介することなく直接外部に引き出すことができる。また、配線材を当該トランスに接続するに際して半田付け等の時間のかかる作業を省略できると共に接続部の信頼性を対高めることができる。   According to the ninth aspect of the present invention, the electronic component can be mounted on the side surface of the multilayer chip transformer, and the wiring material of the signal line that is input to or output from the electric circuit unit using the transformer Since it can be connected via a connector mounted on the side surface of the transformer, the above input / output signal lines can be directly pulled out without using a substrate or the like. Further, time-consuming work such as soldering can be omitted when connecting the wiring material to the transformer, and the reliability of the connecting portion can be enhanced.

請求項11に記載の発明によれば、撮影装置の閃光発光装置の周辺回路をまとまりのある電気回路モジュールとして、小型・薄型に形成することができる。   According to the eleventh aspect of the present invention, the peripheral circuit of the flash light emitting device of the photographing device can be formed as a compact electric circuit module in a small and thin shape.

請求項12及び21に記載の発明によれば、積層チップ型コイルの側面に電子部品を実装することができるので、小型・薄型の電気回路ユニットを形成することができる。   According to the invention described in claims 12 and 21, since the electronic component can be mounted on the side surface of the multilayer chip type coil, a small and thin electric circuit unit can be formed.

請求項13及び34に記載の発明によれば、積層チップ型コイルの側面に当該コイルに関連する部品を実装することができるので、小型・薄型の電気回路ユニットを形成することができる。   According to the thirteenth and thirty-fourth aspects of the present invention, since components related to the coil can be mounted on the side surface of the multilayer chip type coil, a small and thin electric circuit unit can be formed.

請求項14に記載の発明によれば、積層チップ型コイルの側面に電子部品を実装することができる。また、異なる側面の導体パターンを、磁性体シート上に設けられた導体パターンにより接続できるので、複数の側面に効率良く導体パターンを配することができ、且つこれらのパターンを自在に電気的に接続できるので、配線密度の高い小型・薄型の電気回路ユニットを形成することができる。   According to invention of Claim 14, an electronic component can be mounted in the side surface of a multilayer chip type coil. In addition, since conductor patterns on different side surfaces can be connected by conductor patterns provided on the magnetic sheet, conductor patterns can be efficiently arranged on a plurality of side surfaces, and these patterns can be electrically connected freely. Therefore, a small and thin electric circuit unit with high wiring density can be formed.

請求項15に記載の発明によれば、積層チップ型コイルの側面に電子部品を実装することができる。また、上面若しくは下面に設けられた導体パターンと、側面に設けられた導体パターンを接続するための導体パターンを磁性体シート上に設けるようにしたので、上面若しくは下面、側面に効率よく導体パターンを配することができ、且つこれらのパターンを自在に電気的に接続できるので、配線密度の高い小型・薄型の電気回路ユニットを形成することができる。   According to the fifteenth aspect of the present invention, an electronic component can be mounted on the side surface of the multilayer chip type coil. Moreover, since the conductor pattern for connecting the conductor pattern provided on the upper surface or the lower surface and the conductor pattern provided on the side surface is provided on the magnetic sheet, the conductor pattern is efficiently provided on the upper surface, the lower surface, or the side surface. Since these patterns can be freely and electrically connected, a small and thin electric circuit unit with high wiring density can be formed.

請求項16に記載の発明によれば、積層チップ型コイルの側面に電子部品を実装することができる。また、上面に設けられた導体パターンと、下面に設けられた導体パターンを接続するためのスルーホールを設けるようにしたので、上面及び下面に効率よく導体パターンを配することができ、且つこれらのパターンを自在に電気的に接続できるので、配線密度の高い小型・薄型の電気回路ユニットを形成することができる。   According to invention of Claim 16, an electronic component can be mounted in the side surface of a multilayer chip type coil. Also, since the conductor pattern provided on the upper surface and the through hole for connecting the conductor pattern provided on the lower surface are provided, the conductor pattern can be efficiently arranged on the upper surface and the lower surface, and these Since the patterns can be electrically connected freely, a small and thin electric circuit unit with high wiring density can be formed.

請求項17に記載の発明によれば、積層チップ型コイルの側面に電子部品を実装することができ、また当該コイルを使用した電気回路ユニットに入力される、または出力する信号ラインの配線材を当該トランスの側面に直接接続できるようにしたので、上記の入出力信号ラインを基板等を介することなく直接外部に引き出すことができる。したがって、余計な信号の引き回しを行うことなく効率よく外部回路との間の信号接続を行うことができる。   According to the invention described in claim 17, the electronic component can be mounted on the side surface of the laminated chip type coil, and the wiring material of the signal line that is input to or output from the electric circuit unit using the coil is provided. Since it can be directly connected to the side surface of the transformer, the input / output signal line can be directly drawn out without using a substrate or the like. Therefore, it is possible to efficiently perform signal connection with an external circuit without routing extra signals.

請求項18に記載の発明によれば、入出力信号ラインを、基板等を介することなく、リード線により直接外部に引き出すことができるので、余計な信号の引き回しを行うことなく効率よく外部回路との間の信号接続を行うことができる。   According to the invention described in claim 18, since the input / output signal line can be directly drawn out to the outside by the lead wire without going through the substrate or the like, the external circuit can be efficiently connected with no extra signal routing. Signal connection between the two.

請求項19に記載の発明によれば、入出力信号ラインを、基板等を介することなく、フレキシブル基板の信号ラインにより直接外部に引き出すことができるので、余計な信号の引き回しを行うことなく効率よく外部回路との間の信号接続を行うことができる。   According to the nineteenth aspect of the present invention, the input / output signal line can be directly drawn out to the outside by the signal line of the flexible substrate without going through the substrate or the like, so that it is efficiently performed without routing extra signals. Signal connection with an external circuit can be made.

請求項20に記載の発明によれば、積層チップ型コイルの側面に電子部品を実装することができ、また当該コイルを使用した電気回路ユニットに入力されるまたは出力する信号ラインの配線材を当該コイルの側面に実装したコネクタを介して接続できるようにしたので、上記の入出力信号ラインを基板等を介することなく直接外部に引き出すことができる。また、配線材を当該コイルに接続するに際して半田付け等の時間のかかる作業を省略できると共に接続部の信頼性を対高めることができる。   According to the twentieth aspect, the electronic component can be mounted on the side surface of the multilayer chip type coil, and the wiring material of the signal line that is input to or output from the electric circuit unit using the coil Since the connection can be made via the connector mounted on the side surface of the coil, the input / output signal line can be directly drawn out without going through the substrate or the like. In addition, time-consuming work such as soldering when connecting the wiring member to the coil can be omitted, and the reliability of the connecting portion can be enhanced.

以下、図面を参照して、本発明の実施形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施形態)
図1は、本発明による積層型チップトランスの第1の実施形態の構成を示す外観斜視図である。
(First embodiment)
FIG. 1 is an external perspective view showing the configuration of the first embodiment of the multilayer chip transformer according to the present invention.

図1に於いて、この積層型チップトランス(以下、単にトランスと記すものとする)10は、電源回路用DC/DCコンバータに適用されたものであり、上記トランス10を内包するモジュール14の上面11aに複数の配線パターン12と、トランス用端子13a及び13bが設けられている。上記配線パターン12は、また、第2乃至第4の導体パターンとして、モジュール14を構成する6つの面11a、11b(底面)、11c、11d、11e(11cに対向する面)、11f(11dに対向する面)のうち少なくとも2つの面にまたがって形成されている。   In FIG. 1, a laminated chip transformer (hereinafter simply referred to as a transformer) 10 is applied to a DC / DC converter for a power supply circuit, and an upper surface of a module 14 including the transformer 10. A plurality of wiring patterns 12 and transformer terminals 13a and 13b are provided on 11a. The wiring pattern 12 has six surfaces 11a, 11b (bottom surface), 11c, 11d, 11e (surface opposite to 11c), 11f (11d) constituting the module 14 as second to fourth conductor patterns. It is formed across at least two of the opposing surfaces.

そして、例えば、モジュール14の側面に相当する面11cには、上記配線パターン12(電極パターン)に接続されたDC/DCコンバータ制御用IC15とコンデンサ16とが実装されている。また、モジュール14の他の側面11dには、配線パターン(電極パターン)12に接続された電気部品17a、17b、17cと、リードランド18a、18bが設けられている。上記リードランド18a及び18bには、外部のリード線19が半田付け等により接続されるようになっている。   For example, a DC / DC converter control IC 15 and a capacitor 16 connected to the wiring pattern 12 (electrode pattern) are mounted on the surface 11 c corresponding to the side surface of the module 14. The other side surface 11d of the module 14 is provided with electrical components 17a, 17b, 17c connected to the wiring pattern (electrode pattern) 12, and lead lands 18a, 18b. An external lead wire 19 is connected to the lead lands 18a and 18b by soldering or the like.

上記コンデンサ16や電気部品17a、17b、17cのように、高さが高い部品は、モジュール14の側面11c〜11fに実装するようにしている。これにより、モジュール14の高さを低く抑えると共に、高さの高い部品の周辺の無駄なスペースを減らすことが可能となっている。   Components such as the capacitor 16 and the electrical components 17a, 17b, and 17c that are high in height are mounted on the side surfaces 11c to 11f of the module 14. As a result, the height of the module 14 can be kept low, and a useless space around a high-height component can be reduced.

上記モジュール14の面11a〜11fは、導体がメッキ処理されて形成された後、スクリーン印刷等によって、配線パターン12と、トランス用端子13a、13b、リードランド18a、18b等の接続用のランドとなる導体パターン部にマスクが形成される。そして、マスクが形成されない部分の導体がエッチングによって除去されることにより、導体パターン部が形成される。   The surfaces 11a to 11f of the module 14 are formed by plating a conductor and then connecting the wiring pattern 12 and connecting lands such as transformer terminals 13a and 13b and lead lands 18a and 18b by screen printing or the like. A mask is formed on the conductive pattern portion. Then, the conductor pattern portion is formed by removing the portion of the conductor where the mask is not formed by etching.

隣接する面間の導体パターン部(配線パターン12)は、上述したメッキにより形成された隣接する面の配線パターン12によって導通がとられる。また、隣接していない面間の導体パターン部は、詳細を後述するように、モジュール14内のトランス10として内層に形成された導体パターン部によって導通がとられるようになっている。   The conductive pattern portion (wiring pattern 12) between the adjacent surfaces is electrically connected by the wiring pattern 12 on the adjacent surface formed by the above-described plating. Further, as will be described in detail later, the conductive pattern portions between the non-adjacent surfaces are made conductive by the conductive pattern portion formed in the inner layer as the transformer 10 in the module 14.

図2は、上述したモジュール14の内部構造を示す図である。   FIG. 2 is a diagram showing the internal structure of the module 14 described above.

図2に於いて、モジュール14は、実際には複数の磁性体シートの層が積層されて成るものである。そして、モジュール14の内部のトランス10を構成するトランス巻線20は、例えば内部の幾つかの層10aにそれぞれ導体パターン(第1の導体パターン)20aとして形成されている。これらは、幾つかの層に形成された導体パターン20aが連続的に接続されることによって、トランス巻線20を構成している。   In FIG. 2, the module 14 is actually formed by laminating a plurality of layers of magnetic sheets. The transformer windings 20 constituting the transformer 10 inside the module 14 are formed as conductor patterns (first conductor patterns) 20a on several layers 10a inside, for example. These constitute the transformer winding 20 by continuously connecting conductor patterns 20a formed in several layers.

上記モジュール14には、また、その上面と下面とをスルーホールによって電気的に接続される配線パターン21aが設けられている。同様に、例えば上面と側面とをスルーホールと配線パターンによって電気的に接続された配線パターン21bや、側面間で電気的に接続された配線パターン21c等が設けられている。   The module 14 is also provided with a wiring pattern 21a for electrically connecting the upper surface and the lower surface thereof with a through hole. Similarly, for example, a wiring pattern 21b in which the upper surface and the side surface are electrically connected by a through hole and a wiring pattern, a wiring pattern 21c in which the side surfaces are electrically connected, and the like are provided.

つまり、これらの配線パターン21a〜21cは、トランス巻線20と共にモジュール14内の層に形成されているものである。   That is, these wiring patterns 21 a to 21 c are formed in a layer in the module 14 together with the transformer winding 20.

図3は、第1の実施形態に於ける積層型チップトランスの構造例を示した図である。   FIG. 3 is a diagram showing an example of the structure of the multilayer chip transformer in the first embodiment.

図3に於いて、磁性体シート25a及び25bは、トランス10の磁束案内用の下部及び上部ヨークを形成するための、コイル用の導体パターンの無いシートで構成される。図3に於いては、磁性体シート25a及び25b共に1枚のシートで形成されているように示されているが、実際には必要な磁路断面積が得られるような枚数だけ積層された構成となっている。   In FIG. 3, the magnetic sheets 25 a and 25 b are composed of sheets without a coil conductor pattern for forming the lower and upper yokes for guiding the magnetic flux of the transformer 10. In FIG. 3, the magnetic sheets 25a and 25b are shown as being formed by one sheet, but in actuality, the sheets are laminated in such a number that a necessary magnetic path cross-sectional area can be obtained. It has a configuration.

上記磁性体シート25aと25bとに挟まれた内部の層を構成する磁性体シート26a〜26kは、そのそれぞれのシートにスルーホール及び導体パターンが形成されている。   In the magnetic sheets 26a to 26k constituting the inner layer sandwiched between the magnetic sheets 25a and 25b, through holes and conductor patterns are formed in the respective sheets.

上記スルーホールは、ドリル加工または金型によるパンチング加工により形成される。そして、導体パターンは、スクリーン印刷により形成される。 The through hole is formed by drilling or punching with a mold. The conductor pattern is formed by screen printing.

図3に於いて、最下層である磁性体シート(第1層)25a上には、導体パターン28a及び29aが形成された磁性体シート(第2層)26aが積層される。上記導体パターン28a及び29aは、該磁性体シートの対向辺部に互いに平行に形成されるもので、それぞれスクリーン印刷により形成されている。   In FIG. 3, a magnetic sheet (second layer) 26a on which conductor patterns 28a and 29a are formed is laminated on the magnetic sheet (first layer) 25a which is the lowermost layer. The conductor patterns 28a and 29a are formed in parallel with each other on opposite sides of the magnetic sheet, and are formed by screen printing.

尚、後述する導体パターン28b〜28k、29b〜29i、30a〜30c及び31、32に於いても、それぞれの磁性体シート25b及び26a〜26kに、それぞれスクリーン印刷により形成される。   Note that conductor patterns 28b to 28k, 29b to 29i, 30a to 30c and 31, 32, which will be described later, are also formed on the respective magnetic sheets 25b and 26a to 26k by screen printing.

上記導体パターン28aの一方の端部281 は、一次巻線側のコイルの始端として、このトランス10を内包するモジュール14の側面に設けられる図示されない導体パターンまたは端子に接続されている。また、導体パターン28aの他端には、後述する第3層の導体パターン28bと接続するためのスルーホール282 が形成されている。同様に、導体パターン29aの一端は、二次巻線側のコイルの始端として、上記モジュール14の側面に設けられる図示されない導体パターンまたは端子に接続されている。そして、導体パターン29aの他端には、後述する第3層の導体パターン29bと接続するためのスルーホール292 が形成されている。 One end portion 28 1 of the conductor pattern 28a is connected to a conductor pattern or terminal (not shown) provided on the side surface of the module 14 containing the transformer 10 as the starting end of the coil on the primary winding side. Further, the other end of the conductor pattern 28a, the through holes 28 2 to connect the conductor pattern 28b of the third layer to be described later is formed. Similarly, one end of the conductor pattern 29a is connected to a conductor pattern or terminal (not shown) provided on the side surface of the module 14 as the starting end of the coil on the secondary winding side. At the other end of the conductor pattern 29a, a through hole 29 2 is formed for connection to a third layer conductor pattern 29b described later.

上記磁性体シート(第2層)26a上には、導体パターン28b及び29bが形成された磁性体シート(第3層)26bが積層される。上記導体パターン28b及び29bは、該磁性体シートの対向辺部に互いに平行で、且つ上述した第2層26aの導体パターン28a及び29aとは、それぞれ時計回りに90°回転した方向に形成されている。   On the magnetic sheet (second layer) 26a, a magnetic sheet (third layer) 26b on which conductor patterns 28b and 29b are formed is laminated. The conductor patterns 28b and 29b are formed in parallel to the opposite sides of the magnetic sheet, and are formed in directions rotated 90 ° clockwise with respect to the conductor patterns 28a and 29a of the second layer 26a. Yes.

尚、図3に於いて、導体パターン28a、28e、28i及び導体パターン29a、29e、29iは、それぞれの磁性体シートの対向辺部に互いに平行に形成されるもので、且つ導体パターン28b、28f、28j及び導体パターン29b、29fは、それぞれ1つ下の層に形成された導体パターン28a、28e、28i及び導体パターン29a、29eに対して、それぞれ順次時計回りに90°回転した方向に形成されるものとする。   In FIG. 3, the conductor patterns 28a, 28e, 28i and the conductor patterns 29a, 29e, 29i are formed in parallel to each other on opposite sides of the respective magnetic sheets, and the conductor patterns 28b, 28f. 28j and the conductor patterns 29b and 29f are respectively formed in the directions rotated 90 ° clockwise sequentially with respect to the conductor patterns 28a, 28e and 28i and the conductor patterns 29a and 29e formed in the next lower layer, respectively. Shall be.

上記第3層の導体パターン28bの一端にはスルーホール283 が、他端にはスルーホール284 が形成されている。同様に、第3層の導体パターン29bの一端にはスルーホール293 が、他端にはスルーホール294 が形成されている。そして、上記スルーホール283 と第2層の導体パターン28aのスルーホール282 が接続され、同様に上記スルーホール293 と第2層の導体パターン29aのスルーホール292 が接続される。これにより、第2層の導体パターン28aと第3層の導体パターン28b、導体パターン29aと導体パターン29bが、それぞれ電気的に接続される。 One end of the conductor pattern 28b of the third layer through-hole 28 3, the through-hole 28 4 is formed at the other end. Similarly, a through hole 29 3 is formed at one end of the conductor pattern 29b of the third layer, and a through hole 29 4 is formed at the other end. Then, with the through holes 28 3 are through holes 28 2 to connect the second layer conductor pattern 28a, likewise through holes 29 2 of the through-holes 29 3 and the second layer conductor pattern 29a is connected. As a result, the second-layer conductor pattern 28a and the third-layer conductor pattern 28b, and the conductor pattern 29a and the conductor pattern 29b are electrically connected to each other.

以下、同様にして、順次第4層乃至第9層の磁性体シート26c〜26hの積層・接続が行われる。   Thereafter, similarly, the fourth to ninth magnetic sheets 26c to 26h are sequentially stacked and connected in the same manner.

そして、第10層の導体パターン28iの一端にはスルーホール2817が、他端にはスルーホール2818が形成されている。一方、第10層の導体パターン29iの一端にはスルーホール2917が形成され、他端(端部2918)には二次巻線側のコイルの終端として、このトランスの側面に設けられる図示されない導体パターンまたは端子が接続される。そして、上記スルーホール2817と第9層の導体パターン28hのスルーホール2816が接続され、同様に上記スルーホール2917と第9層の導体パターン29hのスルーホール2916が接続される。このようにして、このトランス10の二次巻線が構成される。 A through hole 28 17 is formed at one end of the tenth-layer conductor pattern 28 i, and a through hole 28 18 is formed at the other end. On the other hand, a through hole 29 17 is formed at one end of the conductor pattern 29i of the tenth layer, and the other end (end portion 29 18 ) is provided on the side surface of the transformer as a terminal end of the secondary winding side coil. Conductor patterns or terminals that are not connected are connected. The through hole 28 17 is connected to the through hole 28 16 of the ninth layer conductor pattern 28h. Similarly, the through hole 29 17 is connected to the through hole 29 16 of the ninth layer conductor pattern 29h. In this way, the secondary winding of the transformer 10 is configured.

第11層の導体パターン28jの一端にはスルーホール2819が、他端にはスルーホール2820が形成されている。そして、上記スルーホール2819と第10層の導体パターン28iのスルーホール2818が接続される。 A through hole 28 19 is formed at one end of the eleventh layer conductor pattern 28j, and a through hole 28 20 is formed at the other end. The through hole 28 19 is connected to the through hole 28 18 of the tenth layer conductor pattern 28i.

更に、第12層の導体パターン28kの一端にはスルーホール2821が形成され、他端(端部2822)には一次巻線側のコイルの終端として、このモジュール14の側面に設けられる図示されない導体パターンまたは端子が接続される。そして、上記スルーホール2821と第11層の導体パターン28jのスルーホール2820が接続される。このようにして、このトランス10の一次巻線が構成される。 Further, a through hole 28 21 is formed at one end of the conductor pattern 28k of the twelfth layer, and the other end (end portion 28 22 ) is provided on the side surface of the module 14 as an end of the coil on the primary winding side. Conductor patterns or terminals that are not connected are connected. The through hole 28 21 is connected to the through hole 28 20 of the eleventh layer conductor pattern 28j. In this way, the primary winding of the transformer 10 is configured.

上記第12層の磁性体シート26k上には、更にトランス10の磁束案内用の上部ヨークを形成するための最上層である磁性体シート(第13層)25bが積層される。また、この第13層の磁性体シート25bには、上述したコイルの一次巻線及び二次巻線とは関係しない導体パターン30bが形成されている。この導体パターン30bには、その一端にスルーホール305 が、他端にはスルーホール306 が、それぞれ形成されている。 On the twelfth layer magnetic material sheet 26k, a magnetic material sheet (13th layer) 25b, which is the uppermost layer for forming the upper yoke for guiding the magnetic flux of the transformer 10, is further laminated. In addition, a conductor pattern 30b which is not related to the primary winding and the secondary winding of the coil described above is formed on the magnetic sheet 25b of the thirteenth layer. The conductor pattern 30b has a through hole 30 5 at one end and a through hole 30 6 at the other end.

上記スルーホール305 は、第12層、第11層、第10層の磁性体シート26k、26j、26iにそれぞれ形成されたスルーホール304 、303 、302 を介して、第9層の磁性体シート26hに形成されたスルーホール301 と接続されている。そして、このスルーホール301 は、その他端がモジュール14の側面に形成された配線パターンまたは端子(図示せず)に接続された導体パターン30aの一端に形成されている。 The through hole 30 5 is formed in the ninth layer through the through holes 30 4 , 30 3 , and 30 2 formed in the 12th, 11th, and 10th magnetic sheets 26k, 26j, and 26i, respectively. and is connected to the through-hole 30 1 formed in the magnetic sheet 26h. Then, the through hole 30 1, the other end is formed at one end of the conductor pattern 30a which is connected to the wiring pattern or terminals formed on the side surfaces of the module 14 (not shown).

一方、上記スルーホール306 は、第12層の磁性体シート26kに形成されたスルーホール307 を介して、第11層の磁性体シート26jに形成されたスルーホール308 と接続されている。そして、このスルーホール308 は、その他端がモジュール14の側面に形成された配線パターンまたは端子(図示せず)に接続された導体パターン30cの一端に形成されている。 On the other hand, the through hole 30 6 is connected to the through hole 30 8 formed in the eleventh layer magnetic sheet 26j via the through hole 30 7 formed in the twelfth layer magnetic sheet 26k. . The through hole 30 8 is formed at one end of a conductor pattern 30c connected to a wiring pattern or terminal (not shown) formed on the side surface of the module 14 at the other end.

こうして、トランス10を構成することができる。   Thus, the transformer 10 can be configured.

このように、本実施形態による積層型チップトランスによれば、コイル用の一次巻線及び二次巻線とは関係のない配線パターンを、上記コイルの一次巻線及び二次巻線と共に形成している。これにより、トランス表面での配線パターンの取り回しが困難な場合にも対応が可能である。   Thus, according to the multilayer chip transformer according to the present embodiment, a wiring pattern unrelated to the primary winding and secondary winding for the coil is formed together with the primary winding and secondary winding of the coil. ing. Thereby, it is possible to cope with the case where it is difficult to handle the wiring pattern on the surface of the transformer.

尚、図3の構成例には示されていないが、最上層と最下層の磁性体シートの間をスルーホールで貫通させて、トランスの上面と下面とを電気的に接続することが可能なのは勿論である。   Although not shown in the configuration example of FIG. 3, it is possible to electrically connect the upper surface and the lower surface of the transformer by penetrating the uppermost layer and the lowermost magnetic sheet with a through hole. Of course.

また、上述した実施形態では、巻線となる導体パターンを時計回りに90°ずつ回転させて構成しているが、これに限られずに反時計回りでも良いし、90°以外の角度でも電気的に接続されるようにしていればよい。   In the above-described embodiment, the conductor pattern serving as the winding is configured to rotate 90 ° clockwise. However, the present invention is not limited to this, and may be counterclockwise, or electrical at an angle other than 90 °. It only has to be connected to.

更に、上述した構成では、トランスの巻線比がほぼ1対1に近い構成となっているが、これに限られるものではない。例えば、何れかの巻線を第2層から第12層の全体に形成し、他方の巻線を一部の層に形成することにより、巻線比を1対1以外に構成することは容易に可能となる。   Furthermore, in the above-described configuration, the transformer turns ratio is close to 1: 1, but is not limited to this. For example, it is easy to configure a winding ratio other than 1: 1 by forming one of the windings from the second layer to the entire twelfth layer and forming the other winding in a part of the layers. It becomes possible.

また、1層当たりの巻線比を変えてトランス全体の巻線比を1対1以外に構成するようにしてもよい。   Further, the winding ratio per layer may be changed so that the winding ratio of the entire transformer is other than 1: 1.

図4は、第1の実施形態の変形例を示したものである。   FIG. 4 shows a modification of the first embodiment.

例えば、図4(b)に示されるように、一次巻線と二次巻線の比を1対8にする場合、図4(a)に示されるように構成してもよい。この場合、導体パターンが形成される磁性体シートは26a〜26fの6層で構成するものとする。尚、図4(a)は、実際には各層が積層されているが、簡略化のために平面的に配置して記載されている。   For example, as shown in FIG. 4B, when the ratio of the primary winding to the secondary winding is set to 1: 8, the configuration may be configured as shown in FIG. In this case, the magnetic sheet on which the conductor pattern is formed is composed of six layers 26a to 26f. In FIG. 4A, each layer is actually stacked, but is illustrated in a planar arrangement for the sake of simplicity.

トランスの巻線が形成される最下層である第2層の磁性体シート26aには、一次巻線の導体パターン35aと二次巻線の導体パターン36aが、それぞれ図示の如く形成されている。そして、第3層の磁性体シート26bには、一次巻線の導体パターン35bと二次巻線の導体パターン36bが、それぞれ図示の如く形成されている。   The second-layer magnetic sheet 26a, which is the lowermost layer in which the transformer windings are formed, is formed with a primary winding conductor pattern 35a and a secondary winding conductor pattern 36a as shown in the figure. The third-layer magnetic sheet 26b is formed with a primary winding conductor pattern 35b and a secondary winding conductor pattern 36b as shown in the figure.

同様にして、第3層乃至第7層の磁性体シート26c〜26fに、一次巻線の導体パターン35c〜35fと、二次巻線の導体パターン36c〜36fが、それぞれ図示の如く形成される。そして、各導体パターンの両端には、巻線の始端と終端部分を除いてスルーホールが形成されているので、隣接する層の導体パターンに形成されたスルーホール同士が電気的に接続されることにより、それぞれの巻線が構成される。   Similarly, conductor patterns 35c to 35f of the primary winding and conductor patterns 36c to 36f of the secondary winding are respectively formed on the third to seventh magnetic sheets 26c to 26f as shown in the drawing. . And, through holes are formed at both ends of each conductor pattern except for the start and end portions of the winding, so that the through holes formed in the conductor patterns of adjacent layers are electrically connected to each other. Thus, each winding is configured.

この場合、第2層26a〜第5層26dの4層にて1周期とし、一次巻線は1ターン、二次巻線は8ターン構成されている。したがって、このトランスの巻線比は1対8となる。尚、このトランスの巻線比は、1層当たりのターン数を変えれば容易に変更が可能である。   In this case, four layers of the second layer 26a to the fifth layer 26d have one cycle, and the primary winding has one turn and the secondary winding has eight turns. Therefore, the winding ratio of this transformer is 1: 8. Note that the winding ratio of the transformer can be easily changed by changing the number of turns per layer.

また、ここでは一次巻線用の導体パターンの太さを二次巻線用の導体パターンより太く形成しているが、これは電流量を考慮したものである。   Here, the conductor pattern for the primary winding is formed thicker than the conductor pattern for the secondary winding, but this takes into account the amount of current.

(第2の実施形態)
図5及び図6は、本発明の第2の実施形態を示すもので、コイルを利用した電源用昇圧回路のモジュール構成を示したものである。図5は電源昇圧回路の回路構成図、図6(a)は該電源昇圧回路のモジュールの構成を示す外観斜視図、(b)は(a)の反対側から見た外観斜視図である。
(Second Embodiment)
5 and 6 show a second embodiment of the present invention, which shows a module configuration of a power boosting circuit using a coil. FIG. 5 is a circuit configuration diagram of the power boosting circuit, FIG. 6A is an external perspective view showing a module configuration of the power boosting circuit, and FIG. 5B is an external perspective view seen from the opposite side of FIG.

図5に於いて、コイルL1の入力側には入力端子VINと、コンデンサC1を介してグランド端子GNDが接続されている。一方、コイルL1の出力側には、ダイオードD1を介して出力端子VOUTと、グランド端子GNDが接続されている。また、上記トランジスタQ1のゲートには制御信号用端子SIGが接続されている。   In FIG. 5, an input terminal VIN and a ground terminal GND are connected to the input side of the coil L1 via a capacitor C1. On the other hand, an output terminal VOUT and a ground terminal GND are connected to the output side of the coil L1 through a diode D1. A control signal terminal SIG is connected to the gate of the transistor Q1.

尚、この電源昇圧回路は周知のものであるので、その動作説明は省略するものとし、以下、モジュールの構成について説明する。   Since this power boosting circuit is well known, the description of its operation is omitted, and the configuration of the module will be described below.

図6(a)及び(b)に於いて、上記コイルL1を内包したモジュール39の上面には、コイルL1の入力端子L1a及び出力端子L1bが設けられている。これらの端子L1a及びL1bは、それぞれ配線パターン46を介して、該モジュール39の、上面及び下面以外の側面部に実装される各部品に接続されている。この場合、側面部に実装される部品とは、コンデンサC1、C2、ダイオードD1、トランジスタQ1、及び後述する各種のリードが接続されるリードランド40a〜40eである。また、配線パターン46は、モジュール39の全ての面に、且つ2つ以上の面にまたがって形成されている。   6A and 6B, an input terminal L1a and an output terminal L1b of the coil L1 are provided on the upper surface of the module 39 including the coil L1. These terminals L1a and L1b are connected to respective components mounted on the side portions other than the upper surface and the lower surface of the module 39 through the wiring pattern 46, respectively. In this case, the components mounted on the side surface portions are capacitors C1, C2, diode D1, transistor Q1, and lead lands 40a to 40e to which various leads described later are connected. Further, the wiring pattern 46 is formed on all the surfaces of the module 39 and across two or more surfaces.

すなわち、上記入力端子L1aには、VINリード41が接続されるリードランド40a及びコンデンサC1が接続されるように、配線パターン46が設けられている。そして、このコンデンサC1の他端には、GNDリード42が接続されるリードランド40bが接続されるように、配線パターン46が設けられている。   That is, the input terminal L1a is provided with the wiring pattern 46 so that the lead land 40a to which the VIN lead 41 is connected and the capacitor C1 are connected. A wiring pattern 46 is provided at the other end of the capacitor C1 so that a lead land 40b to which the GND lead 42 is connected is connected.

一方、出力端子L1bには、コンデンサC2と、ダイオードD1更にはVOUTリード44が接続されるリードランド40dが接続されるように、配線パターン46が設けられている。このリードランド40dには、また、コンデンサC2を介してGNDリード45が接続されるリードランド40eが接続されるように、配線パターン46が設けられている。更に、このリードランド40eには、トランジスタQ1のソースと上記リードランド40bとが接続されるように、配線パターン46が設けられている。   On the other hand, a wiring pattern 46 is provided at the output terminal L1b so that a capacitor C2, a lead land 40d to which the diode D1 and further the VOUT lead 44 are connected are connected. The lead land 40d is also provided with a wiring pattern 46 so that a lead land 40e to which the GND lead 45 is connected via the capacitor C2 is connected. Further, the lead land 40e is provided with a wiring pattern 46 so that the source of the transistor Q1 and the lead land 40b are connected.

コイルL1の内部構造については、図3または図4のトランスの巻線と同様であるので、図示及び説明は省略する。図3及び図4に於いては一次巻線と二次巻線が存在するが、このうちの何れか一方の巻線だけで構成されたものがコイルL1とすることができる。   The internal structure of the coil L1 is the same as that of the transformer winding shown in FIG. 3 or FIG. In FIGS. 3 and 4, there are a primary winding and a secondary winding. A coil L1 can be constituted by only one of these windings.

このように、配線パターン46をモジュール39の全ての面に形成し、コンデンサ等高さの高い部品をモジュール39の側面部に実装するようにしたので、高さのある部品周辺の無駄な体積を減少させることができる。更に、コイル周辺の部品をモジュール化し、リードをモジュールの側面のリードランドに接続するように構成したので、基板が不要となる。   In this way, the wiring pattern 46 is formed on all the surfaces of the module 39, and a high component such as a capacitor is mounted on the side surface of the module 39, so that a wasteful volume around the high component is reduced. Can be reduced. Furthermore, since the components around the coil are modularized and the leads are connected to the lead lands on the side surfaces of the module, a substrate is not required.

また、本第2の実施形態では、モジュールの側面部にリードランドを設けてリードを接続して使用するようにしていたが、これに限られるものではない。   In the second embodiment, the lead land is provided on the side surface of the module and the lead is connected for use. However, the present invention is not limited to this.

例えば、図7に示されるように、フレキシブル基板を用いて接続するようにしてもよい。すなわち、モジュール47の側面部に半田付けパターン48a、48bが設けられ、これらのパターン48a、48bにフレキシブル基板49の接続パターン49a、49bを半田付けにより接続するようにしてもよい。   For example, as shown in FIG. 7, connection may be made using a flexible substrate. That is, solder patterns 48a and 48b may be provided on the side surfaces of the module 47, and the connection patterns 49a and 49b of the flexible substrate 49 may be connected to the patterns 48a and 48b by soldering.

(第3の実施形態)
図8及び図9は、本発明の第3の実施形態を示すもので、本発明の積層型チップトランスが適用された撮影装置であるカメラの閃光発光装置の構成例を示したものである。図8は該閃光発光装置の回路構成図、図9(a)は該閃光発光装置のモジュールの構成を示す外観斜視図、(b)は(a)の反対側から見た外観斜視図である。
(Third embodiment)
FIGS. 8 and 9 show a third embodiment of the present invention, and show an example of the configuration of a flash light emitting device of a camera, which is an imaging device to which the multilayer chip transformer of the present invention is applied. FIG. 8 is a circuit configuration diagram of the flash light emitting device, FIG. 9A is an external perspective view showing the configuration of the module of the flash light emitting device, and FIG. 8B is an external perspective view seen from the opposite side of FIG. .

図8に於いて、トランスT11の一次巻線側には、入力端子VINと、充電制御用ICのU11を介してチャージ端子CHG及びグランド端子GNDが接続されている。一方、トランスT11の二次巻線側には、ダイオードD11を介して、抵抗R11の一端と、閃光発光管(キセノン管;Xe管)XE11のアノード端子XeAと、キセノン管用のメインコンデンサC13のプラス端子MC+と、グランド端子GNDが接続されている。   In FIG. 8, a charge terminal CHG and a ground terminal GND are connected to the primary winding side of the transformer T11 via an input terminal VIN and a charge control IC U11. On the other hand, on the secondary winding side of the transformer T11, via the diode D11, one end of the resistor R11, the anode terminal XeA of the flash light emission tube (xenon tube; Xe tube) XE11, and the plus of the main capacitor C13 for xenon tube The terminal MC + and the ground terminal GND are connected.

上記抵抗R11の他端には、ダイオードD12、コンデンサC11を介して、キセノン管XE11のカソード端子XeKと、抵抗R12の一端が接続されている。更に上記抵抗R11の他端には、トランジスタQ11を介してグランド端子GNDに接続されると共に、コンデンサC12、トランスT12の一次巻線を介してグランド端子GNDが接続されている。該トランスT12の二次巻線側は、キセノン管XE11のトリガ端子TRGに接続されている。更に、上記トランジスタQ11のゲートには、キセノン管XE11をオン、オフするための制御端子FLSONが接続されている。また、上記抵抗R12の他端には、グランド端子GNDが接続されている。尚、メインコンデンサC13のグランド端子MCGNDは、グランド端子GNDと共通である。   The other end of the resistor R11 is connected to the cathode terminal XeK of the xenon tube XE11 and one end of the resistor R12 via a diode D12 and a capacitor C11. Further, the other end of the resistor R11 is connected to the ground terminal GND through the transistor Q11, and the ground terminal GND is connected to the capacitor C12 and the primary winding of the transformer T12. The secondary winding side of the transformer T12 is connected to the trigger terminal TRG of the xenon tube XE11. Further, a control terminal FLSON for turning on / off the xenon tube XE11 is connected to the gate of the transistor Q11. A ground terminal GND is connected to the other end of the resistor R12. The ground terminal MCGND of the main capacitor C13 is common to the ground terminal GND.

尚、この閃光発光装置の回路は周知のものであるので、その動作説明は省略するものとし、以下、モジュールの構成について説明する。   Since the circuit of this flash light emitting device is well known, the description of its operation is omitted, and the configuration of the module will be described below.

図9(a)及び(b)に於いて、上記トランスT11を内包したモジュール50の上面には、該トランスT11の端子T11a、T11b、T11c及びT11dが形成されている。これらの端子T11a〜T11dは、それぞれモジュール表面に形成されている配線パターン59を介して、該モジュールの側面部に実装される各部品に接続されている。この場合、側面部に実装される部品とは、充電制御用ICU11、トランジスタQ11、コンデンサC11、C12、ダイオードD11、D12、抵抗R11、R12、及び後述する各種のリード等が接続されるリードランドである。   9 (a) and 9 (b), terminals T11a, T11b, T11c and T11d of the transformer T11 are formed on the upper surface of the module 50 including the transformer T11. These terminals T11a to T11d are connected to each component mounted on the side surface of the module via a wiring pattern 59 formed on the module surface. In this case, the parts mounted on the side surface are lead lands to which the charging control ICU 11, transistor Q 11, capacitors C 11 and C 12, diodes D 11 and D 12, resistors R 11 and R 12, and various leads described later are connected. is there.

すなわち、上記端子T11aには、VINリード53が接続されるリードランド51aが接続されるように、配線パターン59が設けられている。そして、また、端子T11bには、充電制御用ICU11を介して、CHGリード53及びGNDリード55が接続されるリードランド51b及び51cが接続されるように、配線パターンが設けられている。   That is, the wiring pattern 59 is provided to the terminal T11a so that the lead land 51a to which the VIN lead 53 is connected is connected. The terminal T11b is provided with a wiring pattern so that lead lands 51b and 51c to which the CHG lead 53 and the GND lead 55 are connected are connected via the charging control ICU11.

端子T11cには、ダイオードD11を介して、メインコンデンサC13用のMCプラスリードランド51eとキセノン管XE11用のXeアノードリードランド51fが、配線パターン59を介して設けられている。また、上記端子T11cには、抵抗R11、コンデンサC12を介して、トランスT12の端子T12bが接続されるように、配線パターン59及び内層の導体パターン59aが設けられている。   The terminal T11c is provided with an MC plus lead land 51e for the main capacitor C13 and a Xe anode lead land 51f for the xenon tube XE11 via the wiring pattern 59 via the diode D11. The terminal T11c is provided with a wiring pattern 59 and an inner conductor pattern 59a so that the terminal T12b of the transformer T12 is connected via the resistor R11 and the capacitor C12.

更に、上記コンデンサC12には、ダイオードD12を介してXeカソードリードランド51gと、トランジスタQ11のコレクタ及びコンデンサC11が接続されるように、配線パターン59が設けられている。このコンデンサC11には、また、上記Xeカソードリードランド51gと抵抗R12が接続されるように、配線パターンが設けられている。   Further, the capacitor C12 is provided with a wiring pattern 59 so that the Xe cathode lead land 51g, the collector of the transistor Q11, and the capacitor C11 are connected via the diode D12. The capacitor C11 is also provided with a wiring pattern so that the Xe cathode lead land 51g and the resistor R12 are connected.

上記トランジスタQ11のゲートには、FLSONリード56が接続されるリードランド51dが、配線パターン59を介して設けられている。また、トランジスタQ11のエミッタには、メインコンデンサC13用のMCGNDリード58が接続されるリードランド51hと、トランスT12の端子T12aとが接続されるように、配線パターン59を介して設けられている。   A lead land 51d to which the FLSON lead 56 is connected is provided through the wiring pattern 59 at the gate of the transistor Q11. The emitter of the transistor Q11 is provided via a wiring pattern 59 so that a lead land 51h to which the MCGND lead 58 for the main capacitor C13 is connected and a terminal T12a of the transformer T12 are connected.

そして、トランスT11の端子T11dには、上記リードランド51cと共にリードランド51hが接続されるように、配線パターン59及び内層の導体パターン59aが設けられている。   A wiring pattern 59 and an inner conductor pattern 59a are provided at the terminal T11d of the transformer T11 so that the lead land 51h is connected together with the lead land 51c.

尚、トランスT12のリードランドT12cには、トリガリード57が接続されるようになっている。   The trigger lead 57 is connected to the lead land T12c of the transformer T12.

トランスT11の内部構造については、図3または図4のトランスの巻線と同様であるので、図示及び説明は省略する。   The internal structure of the transformer T11 is the same as that of the transformer winding shown in FIG. 3 or FIG.

このように、配線パターンをモジュールの全ての面に形成すると共に内層の導体パターンを形成して使用するようにしたので、コンデンサ等高さの高い部品をモジュールの側面部に実装するようにしたので、高さのある部品周辺の無駄な体積を減少させることができる。   In this way, since the wiring pattern was formed on all the surfaces of the module and the inner layer conductor pattern was formed and used, components with high height such as capacitors were mounted on the side surface of the module. In addition, it is possible to reduce a useless volume around a part having a height.

(第4の実施形態)
上述した第1乃至第3の実施形態では、モジュールの側面部のリードランドにリード線等の配線材を接続するようにしていた。しかしながら、これに限られるものではなく、モジュールの側面部にコネクタ等を取り付けて配線材を装着するようにしてもよいものである。
(Fourth embodiment)
In the first to third embodiments described above, a wiring material such as a lead wire is connected to the lead land on the side surface of the module. However, the present invention is not limited to this, and a connector or the like may be attached to the side surface portion of the module to attach the wiring material.

図10は、本発明の第4の実施形態を示すもので、モジュールの側面部に配線材用のコネクタが取り付けられた例を示した外観斜視図である。   FIG. 10 shows the fourth embodiment of the present invention, and is an external perspective view showing an example in which a connector for a wiring material is attached to a side surface portion of a module.

図10に於いて、積層型チップトランスを内包したモジュール60の側面部にはランド61a、61b、61cが設けられている。そして、これらのランド61a〜61cには、例えばオス型のコネクタ62が取り付けられている。一方、配線材63側には、上記コネクタ62と嵌合するように、メス型のコネクタ64が装着されている。そして、コネクタ64がコネクタ62に装着されることにより、モジュール60は配線材63を介して外部機器と電気的に接続される。   In FIG. 10, lands 61a, 61b, and 61c are provided on the side surface portion of the module 60 including the multilayer chip transformer. For example, male connectors 62 are attached to these lands 61a to 61c. On the other hand, a female connector 64 is mounted on the wiring member 63 side so as to be fitted to the connector 62. When the connector 64 is attached to the connector 62, the module 60 is electrically connected to an external device via the wiring member 63.

尚、モジュール60に取り付けられるコネクタ及び配線材に装着されるコネクタは、互いに対をなすものであればよく、オス型とメス型の種別はこれに限られるものではない。   In addition, the connector attached to the module 60 and the connector attached to the wiring member may be paired with each other, and the male type and the female type are not limited thereto.

図11は、モジュールの側面部にフレキシブル基板用のコネクタが取り付けられた例を示した外観斜視図である。   FIG. 11 is an external perspective view showing an example in which a connector for a flexible substrate is attached to the side surface of the module.

図11に於いて、積層型チップトランスを内包したモジュール60の側面部にはランド61a〜61cが設けられている。そして、これらのランド61a〜61cには、フレキシブル基板(FPC)を接続するためのFPCコネクタ66が取り付けられている。一方、配線材としてのフレキシブル基板67側は、上記FPCコネクタ66に装着される先端部分が接続部67aとして設けられている。そして、フレキシブル基板67がコネクタ66に装着されることにより、モジュール60はフレキシブル基板66を介して外部機器と電気的に接続される。   In FIG. 11, lands 61 a to 61 c are provided on the side surface portion of the module 60 including the multilayer chip transformer. An FPC connector 66 for connecting a flexible substrate (FPC) is attached to these lands 61a to 61c. On the other hand, on the side of the flexible substrate 67 as a wiring material, a tip portion attached to the FPC connector 66 is provided as a connection portion 67a. When the flexible board 67 is attached to the connector 66, the module 60 is electrically connected to an external device via the flexible board 66.

以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変形実施が可能であるのは勿論である。   Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

本発明による積層型チップトランスの第1の実施形態の構成を示す外観斜視図である。1 is an external perspective view showing a configuration of a first embodiment of a multilayer chip transformer according to the present invention. 図1のモジュール14の内部構造を示す図である。It is a figure which shows the internal structure of the module 14 of FIG. 第1の実施形態に於ける積層型チップトランスの構造例を示した図である。It is the figure which showed the structural example of the multilayer chip transformer in 1st Embodiment. 第1の実施形態の変形例を示した図である。It is the figure which showed the modification of 1st Embodiment. 本発明の第2の実施形態を示すもので、コイルを利用した電源用昇圧回路の回路構成図である。The 2nd Embodiment of this invention is shown and it is a circuit block diagram of the step-up circuit for power supplies using a coil. 本発明の第2の実施形態で、コイルを利用した電源用昇圧回路のモジュール構成を示したもので、(a)は該電源昇圧回路のモジュールの構成を示す外観斜視図、(b)は(a)の反対側から見た外観斜視図である。In the second embodiment of the present invention, a module configuration of a power boosting circuit using a coil is shown, (a) is an external perspective view showing a module configuration of the power boosting circuit, (b) is ( It is the external appearance perspective view seen from the opposite side of a). 第2の実施形態の変形例を示した図である。It is the figure which showed the modification of 2nd Embodiment. 本発明の第3の実施形態を示すもので、積層型チップトランスが適用されたカメラの閃光発光装置の回路構成図である。FIG. 10 is a circuit configuration diagram of a flash light emitting device of a camera to which a multilayer chip transformer is applied, showing a third embodiment of the present invention. 本発明の第3の実施形態で、積層型チップトランスが適用されたカメラの閃光発光装置の構成例を示したもので、(a)は該閃光発光装置のモジュールの構成を示す外観斜視図、(b)は(a)の反対側から見た外観斜視図である。In the third embodiment of the present invention, a configuration example of a flash light emitting device of a camera to which a multilayer chip transformer is applied is shown, (a) is an external perspective view showing a configuration of a module of the flash light emitting device, (B) is the external appearance perspective view seen from the opposite side of (a). 本発明の第4の実施形態を示すもので、モジュールの側面部に配線材用のコネクタが取り付けられた例を示した外観斜視図である。The 4th Embodiment of this invention is shown and it is the external appearance perspective view which showed the example by which the connector for wiring materials was attached to the side part of the module. 本発明の第4の実施形態の別の例を示すもので、モジュールの側面部にフレキシブル基板用のコネクタが取り付けられた例を示した外観斜視図である。It is an external appearance perspective view which shows another example of the 4th Embodiment of this invention, and showed the example by which the connector for flexible substrates was attached to the side part of the module.

符号の説明Explanation of symbols

10…積層型チップトランス(トランス)、11a〜11f…面、12、21a、21b、21c…配線パターン、13a、13b…トランス用端子、14…モジュール、15…DC/DCコンバータ制御用IC、16…コンデンサ、17a、17b、17c…電気部品、18a、18b…リードランド、19…リード線、20…トランス巻線、20a…導体パターン、25a…磁性体シート(第1層)、25b…磁性体シート(第13層)、26a…磁性体シート(第2層)、26b…磁性体シート(第3層)、26c…磁性体シート(第4層)、26d…磁性体シート(第5層)、26e…磁性体シート(第6層)、26f…磁性体シート(第7層)、26g…磁性体シート(第8層)、26h…磁性体シート(第9層)、26i…磁性体シート(第10層)、26j…磁性体シート(第11層)、26k…磁性体シート(第12層)、28a〜28k、29a〜29i、30a〜30c、31、32…導体パターン。   DESCRIPTION OF SYMBOLS 10 ... Stack type chip transformer (transformer), 11a-11f ... Surface, 12, 21a, 21b, 21c ... Wiring pattern, 13a, 13b ... Transformer terminal, 14 ... Module, 15 ... DC / DC converter control IC, 16 ... Capacitors, 17a, 17b, 17c ... Electrical parts, 18a, 18b ... Lead land, 19 ... Lead wire, 20 ... Transformer winding, 20a ... Conductor pattern, 25a ... Magnetic sheet (first layer), 25b ... Magnetic substance Sheet (13th layer), 26a ... Magnetic material sheet (2nd layer), 26b ... Magnetic material sheet (3rd layer), 26c ... Magnetic material sheet (4th layer), 26d ... Magnetic material sheet (5th layer) , 26e ... magnetic material sheet (sixth layer), 26f ... magnetic material sheet (seventh layer), 26g ... magnetic material sheet (eighth layer), 26h ... magnetic material sheet (9th layer), 26i ... magnetic Sheet (tenth layer), 26j ... magnetic sheet (eleventh layer), 26k ... magnetic sheet (twelfth layer), 28a~28k, 29a~29i, 30a~30c, 31,32 ... conductor pattern.

Claims (21)

導体パターンを有する磁性体シートを積層して形成される積層チップ型トランスに於いて、
上記積層チップ型トランスの側面に電子部品を実装するための電極パターンを有することを特徴とする積層チップ型トランス。
In a laminated chip type transformer formed by laminating magnetic sheets having a conductor pattern,
A multilayer chip transformer having an electrode pattern for mounting an electronic component on a side surface of the multilayer chip transformer.
更に、上記積層チップ型トランスの側面に、上記電極パターンと上記磁性体シート上に設けられた導体パターンとを接続するための導体パターンとを含む導体パターン有することを特徴とする請求項1に記載の積層チップ型トランス。   2. The conductor pattern including a conductor pattern for connecting the electrode pattern and a conductor pattern provided on the magnetic sheet on a side surface of the multilayer chip transformer. Laminated chip type transformer. 更に、上記磁性体シート上に、上記積層チップ型トランスの異なる側面に設けられた導体パターン同志を接続するための導体パターンを設けることを特徴とする請求項2に記載の積層チップ型トランス。   3. The multilayer chip transformer according to claim 2, further comprising a conductor pattern for connecting conductor patterns provided on different side surfaces of the multilayer chip transformer on the magnetic sheet. 更に、上記積層チップ型トランスの上面若しくは下面に導体パターンを有し、上記上面若しくは下面に設けられた導体パターンと、上記側面に設けられた導体パターンを接続するための導体パターンを上記磁性体シート上に設けることを特徴とする請求項2に記載の積層チップ型トランス。   Furthermore, the magnetic sheet has a conductor pattern on the upper surface or the lower surface of the multilayer chip transformer, and the conductor pattern provided on the upper surface or the lower surface is connected to the conductor pattern provided on the side surface. The laminated chip transformer according to claim 2, wherein the laminated chip transformer is provided on the top. 更に、上記積層チップ型トランスの上面と下面に導電パターンを有し、上記上面及び下面の導電パターンを電気的に接続するためのスルーホールを有することを特徴とする請求項1に記載の積層チップ型トランス。   2. The multilayer chip according to claim 1, further comprising conductive patterns on an upper surface and a lower surface of the multilayer chip transformer, and through holes for electrically connecting the conductive patterns on the upper surface and the lower surface. Type transformer. 更に上記積層チップ型トランスの側面に、配線材を接続するための導電パターンを有することを特徴とする請求項1に記載の積層チップ型トランス。   2. The multilayer chip transformer according to claim 1, further comprising a conductive pattern for connecting a wiring material on a side surface of the multilayer chip transformer. 上記配線材はリード線であることを特徴とする請求項6に記載の積層チップ型トランス。   The multilayer chip transformer according to claim 6, wherein the wiring material is a lead wire. 上記配線材はフレキシブル基板であることを特徴とする請求項6に記載の積層チップ型トランス。   The multilayer chip transformer according to claim 6, wherein the wiring material is a flexible substrate. 更に、上記積層チップ型トランスの側面に、配線材を接続するためのコネクタを実装するための導電パターンを有することを特徴とする請求項1に記載の積層チップ型トランス。   2. The multilayer chip transformer according to claim 1, further comprising a conductive pattern for mounting a connector for connecting a wiring material on a side surface of the multilayer chip transformer. 導体パターンを有する磁性体シートを積層して形成される積層チップ型トランスであって、
上記積層チップ型トランスの側面に電子部品を実装するための電極パターンと、上記電極パターンと上記磁性体シート上に設けられた上記導体パターンとを接続するための導体パターンと、を有する積層チップ型トランスと、
上記積層チップ型トランスの上記側面に実装された電子部品と、
から成ることを特徴とする電子回路ユニット。
A laminated chip type transformer formed by laminating magnetic sheets having a conductor pattern,
A multilayer chip type comprising: an electrode pattern for mounting an electronic component on a side surface of the multilayer chip transformer; and a conductor pattern for connecting the electrode pattern and the conductor pattern provided on the magnetic sheet. With a transformer,
An electronic component mounted on the side surface of the multilayer chip transformer,
An electronic circuit unit comprising:
上記積層チップ型トランスは、撮影装置の閃光発光装置用のメインコンデンサを充電するため昇圧トランスであり、
上記電子部品は、上記閃光発光装置の周辺回路であることを特徴とする請求項10に記載の電子回路ユニット。
The laminated chip transformer is a step-up transformer for charging a main capacitor for a flash light emitting device of a photographing device,
The electronic circuit unit according to claim 10, wherein the electronic component is a peripheral circuit of the flashlight emitting device.
導体パターンを有する磁性体シートを積層して形成される積層チップ型コイルに於いて、
上記積層チップ型コイルの側面に電子部品を実装するための電極パターンを有することを特徴とする積層チップ型コイル。
In a laminated chip coil formed by laminating magnetic sheets having a conductor pattern,
A multilayer chip type coil having an electrode pattern for mounting an electronic component on a side surface of the multilayer chip type coil.
更に、上記積層チップ型コイルの側面に、上記電極パターンと上記磁性体シート上に設けられた導体パターンとを接続するための導体パターンとを含む導体パターン有することを特徴とする請求項12に記載の積層チップ型コイル。   Furthermore, it has a conductor pattern containing the conductor pattern for connecting the said electrode pattern and the conductor pattern provided on the said magnetic material sheet on the side surface of the said multilayer chip type coil. Multilayer chip type coil. 更に、上記磁性体シート上に、上記積層チップ型コイルの異なる側面に設けられた導体パターン同志を接続するための導体パターンを設けることを特徴とする請求項13に記載の積層チップ型コイル。   14. The multilayer chip coil according to claim 13, further comprising a conductor pattern for connecting conductor patterns provided on different side surfaces of the multilayer chip coil on the magnetic sheet. 更に、上記積層チップ型コイルの上面若しくは下面に導体パターンを有し、上記上面若しくは下面に設けられた導体パターンと、上記側面に設けられた導体パターンを接続するための導体パターンを上記磁性体シート上に設けることを特徴とする請求項13に記載の積層チップ型コイル。   Further, the magnetic material sheet has a conductor pattern on the upper surface or the lower surface of the multilayer chip coil, and the conductor pattern provided on the upper surface or the lower surface is connected to the conductor pattern provided on the side surface. The multilayer chip coil according to claim 13, wherein the multilayer chip coil is provided on the top. 更に、上記積層チップ型コイルの上面と下面に導電パターンを有し、上記上面及び下面の導電パターンを電気的に接続するためのスルーホールを有することを特徴とする請求項12に記載の積層チップ型コイル。   The multilayer chip according to claim 12, further comprising conductive patterns on an upper surface and a lower surface of the multilayer chip coil, and through holes for electrically connecting the conductive patterns on the upper surface and the lower surface. Type coil. 更に上記積層チップ型コイルの側面に、配線材を接続するための導電パターンを有することを特徴とする請求項12に記載の積層チップ型コイル。   The multilayer chip type coil according to claim 12, further comprising a conductive pattern for connecting a wiring material on a side surface of the multilayer chip type coil. 上記配線材はリード線であることを特徴とする請求項17に記載の積層チップ型コイル。   The multilayer chip coil according to claim 17, wherein the wiring member is a lead wire. 上記配線材はフレキシブル基板であることを特徴とする請求項17に記載の積層チップ型コイル。   The multilayer chip coil according to claim 17, wherein the wiring member is a flexible substrate. 更に、上記積層チップ型コイルの側面に、配線材を接続するためのコネクタを実装するための導電パターンを有することを特徴とする請求項12に記載の積層チップ型コイル。   The multilayer chip type coil according to claim 12, further comprising a conductive pattern for mounting a connector for connecting a wiring material on a side surface of the multilayer chip type coil. 導体パターンを有する磁性体シートを積層して形成される積層チップ型コイルであって、
上記積層チップ型コイルの側面に電子部品を実装するための電極パターンと、上記電極パターンと上記磁性体シート上に設けられた上記導体パターンとを接続するための導体パターンと、を有する積層チップ型コイルと、
上記積層チップ型コイルの上記側面に実装された電子部品と、
から成ることを特徴とする電子回路ユニット。
A laminated chip type coil formed by laminating magnetic sheets having a conductor pattern,
A multilayer chip type comprising: an electrode pattern for mounting an electronic component on a side surface of the multilayer chip coil; and a conductor pattern for connecting the electrode pattern and the conductor pattern provided on the magnetic sheet. Coils,
An electronic component mounted on the side surface of the multilayer chip coil;
An electronic circuit unit comprising:
JP2005040744A 2005-02-17 2005-02-17 Laminate-chip transformer, laminate-chip coil and electronic circuit unit Pending JP2006228960A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005040744A JP2006228960A (en) 2005-02-17 2005-02-17 Laminate-chip transformer, laminate-chip coil and electronic circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005040744A JP2006228960A (en) 2005-02-17 2005-02-17 Laminate-chip transformer, laminate-chip coil and electronic circuit unit

Publications (1)

Publication Number Publication Date
JP2006228960A true JP2006228960A (en) 2006-08-31

Family

ID=36990057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005040744A Pending JP2006228960A (en) 2005-02-17 2005-02-17 Laminate-chip transformer, laminate-chip coil and electronic circuit unit

Country Status (1)

Country Link
JP (1) JP2006228960A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012065408A (en) * 2010-09-14 2012-03-29 Murata Mfg Co Ltd Dc-dc converter module
CN103098359A (en) * 2011-01-25 2013-05-08 株式会社村田制作所 DC-DC convertor module and multilayer substrate
JP2017188631A (en) * 2016-04-08 2017-10-12 株式会社村田製作所 Multilayer electronic components
JP2017188557A (en) * 2016-04-05 2017-10-12 株式会社村田製作所 Electronic component and manufacturing method of the electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012065408A (en) * 2010-09-14 2012-03-29 Murata Mfg Co Ltd Dc-dc converter module
CN103098359A (en) * 2011-01-25 2013-05-08 株式会社村田制作所 DC-DC convertor module and multilayer substrate
CN103098359B (en) * 2011-01-25 2015-04-29 株式会社村田制作所 DC-DC convertor module and multilayer substrate
US9320134B2 (en) 2011-01-25 2016-04-19 Murata Manufacturing Co., Ltd. DC-DC converter module and multi-layer substrate
JP2017188557A (en) * 2016-04-05 2017-10-12 株式会社村田製作所 Electronic component and manufacturing method of the electronic component
JP2017188631A (en) * 2016-04-08 2017-10-12 株式会社村田製作所 Multilayer electronic components

Similar Documents

Publication Publication Date Title
JP5549600B2 (en) Manufacturing method of module with flat coil and module with flat coil
US8053673B2 (en) Capacitor embedded printed circuit board
US7170384B2 (en) Printed circuit board having three-dimensional spiral inductor and method of fabricating same
CN101617374B (en) multilayer device
KR101558074B1 (en) Composite electronic component and board for mounting the same
CN104600974B (en) Combined electronical assembly and the plate installed above for having the combined electronical assembly
KR102064013B1 (en) Composite electronic component and board for mounting the same
CN1426590A (en) Multilayer Multifunctional Printed Circuit Board
JP2009094333A (en) Capacitor-embedded printed wiring board, and method of manufacturing the same
CN106160412A (en) Power module and energy conversion device using the power module
US9633779B2 (en) Composite electronic component and board having the same
US20100117777A1 (en) Transformer
US9654079B2 (en) Composite electronic component and a board for mounting the same
KR101630055B1 (en) Composite electronic component, board for mounting the same and packing unit thereof
KR101153496B1 (en) A layered inductor and a manufacturing method thereof
JP2006228960A (en) Laminate-chip transformer, laminate-chip coil and electronic circuit unit
US6922129B2 (en) High-work-efficiency multilayered circuit board
KR100882608B1 (en) Manufacturing Method of Cavity Capacitor and Printed Circuit Board with Cavity Capacitor
KR102016486B1 (en) Composite electronic component and board for mounting the same
KR101983153B1 (en) Composite electronic component
KR102004794B1 (en) Composite electronic component and board for mounting the same
KR102064104B1 (en) Multilayered electronic component array and manufacturing method thereof
CN114334859A (en) Circuit stacking structure
JP4985852B2 (en) Mounted electronic circuit module
CN101272133A (en) Band-pass filter