[go: up one dir, main page]

JP2006210569A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2006210569A
JP2006210569A JP2005019451A JP2005019451A JP2006210569A JP 2006210569 A JP2006210569 A JP 2006210569A JP 2005019451 A JP2005019451 A JP 2005019451A JP 2005019451 A JP2005019451 A JP 2005019451A JP 2006210569 A JP2006210569 A JP 2006210569A
Authority
JP
Japan
Prior art keywords
layer
concentration layer
guard ring
semiconductor device
ring region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005019451A
Other languages
Japanese (ja)
Inventor
Yusuke Maeyama
雄介 前山
Koichi Nishikawa
恒一 西川
Masaaki Shimizu
正章 清水
Yusuke Fukuda
祐介 福田
Hiroaki Iwaguro
弘明 岩黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005019451A priority Critical patent/JP2006210569A/en
Publication of JP2006210569A publication Critical patent/JP2006210569A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device such as a Schottky diode for reducing leak current from a guard ring, and to provide a method of manufacturing the same semiconductor device. <P>SOLUTION: The semiconductor device comprises a high concentration layer 3 formed of an n-type SiC; a drift layer 4 laminated on the high concentration layer 3 and formed of the n-type SiC, in the impurity concentration lower than that of the high concentration layer 3; a low concentration layer 6a laminated on the drift layer 4 and formed of the n-type SiC, in the impurity concentration lower than that of the drift layer 4; a barrier metal film 8 formed on the low concentration layer 6a and in the Schottky contact with the low concentration layer 6a; and a guard ring region 5 including a part formed of p-type SiC and embedded in the low concentration layer 6a, a part exposed from the low concentration layer 6a, and a part which is a part of the exposed part and is contact with the peripheral part of the barrier metal film 8. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ショットキーダイオードなどの半導体装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device such as a Schottky diode and a method for manufacturing the semiconductor device.

従来より、ワイドバンドギャップ半導体材料を用いたショットキーダイオードが提案されている（例えば特許文献１、特許文献２参照）。ここで、図１１は、従来のショットキーダイオードの構造を示す断面図である。従来のショットキーダイオード１は、オーミック電極２、ＳｉＣからなるＮ＋型の高濃度層３、ＳｉＣからなるＮ−型のドリフト層４、P型のガードリング領域５、ＳｉＣからなるＮ−−型の低濃度層６、絶縁物のパッシベーション膜７、バリアメタル膜８、キャップメタル９から構成されている。該ショットキーダイオード１では、Ｎ−型のドリフト層４の上部にＮ−−型の低濃度層６を形成することで、逆方向の特性を向上させている。また、順方向の特性における抵抗の低減を図るために、従来においては、低濃度層６の膜厚を（例えば、０．１μｍ未満に）薄くしている。
特開２００１−８５７０５号公報 特開２０００−１８８４０６号公報 Conventionally, Schottky diodes using wide band gap semiconductor materials have been proposed (see, for example, Patent Document 1 and Patent Document 2). Here, FIG. 11 is a cross-sectional view showing the structure of a conventional Schottky diode. A conventional Schottky diode 1 includes an ohmic electrode 2, an N + -type high-concentration layer 3 made of SiC, an N − -type drift layer 4 made of SiC, a P-type guard ring region 5, and an N −− type made of SiC. The low-concentration layer 6, the insulator passivation film 7, the barrier metal film 8, and the cap metal 9. In the Schottky diode 1, N - -type N on top of the drift layer 4 - by forming a low concentration layer 6 of the mold, thereby improving the reverse characteristics. Further, in order to reduce the resistance in the forward characteristics, the thickness of the low concentration layer 6 is conventionally reduced (for example, less than 0.1 μm).
JP 2001-85705 A JP 2000-188406 A

しかしながら、従来のショットキーダイオードでは、ガードリング領域５の膜厚が低濃度層６の膜厚より大きいため、逆方向での動作において、ガードリング領域５とドリフト層４との接合部、特に曲率の大きい角部（点線で囲んだ部分）において電界が集中してしまう。このため、高い電圧印加時には、ガードリング領域５からのリーク電流漏れが大きいという問題があった。   However, in the conventional Schottky diode, the thickness of the guard ring region 5 is larger than that of the low-concentration layer 6. Therefore, in the operation in the reverse direction, the junction between the guard ring region 5 and the drift layer 4, especially the curvature. The electric field is concentrated at the corner (the portion surrounded by the dotted line) having a large diameter. For this reason, there is a problem that leakage current leakage from the guard ring region 5 is large when a high voltage is applied.

本発明は、このような事情を考慮してなされたものであり、ガードリングからのリーク電流を低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor device and a method of manufacturing the semiconductor device that can reduce the leakage current from the guard ring.

上述した課題を解決するために、請求項１に記載の発明は、第１導電型のＳｉＣからなる高濃度層と、前記高濃度層上に積層されているとともに前記第１導電型のＳｉＣからなり前記高濃度層よりも不純物濃度が低いドリフト層と、前記ドリフト層上に積層されているとともに前記第１導電型のＳｉＣからなり前記ドリフト層よりも不純物濃度が低い低濃度層と、前記低濃度層上に形成されているとともに該低濃度層とショットキー接触したバリアメタル膜と、第２導電型のＳｉＣからなるとともに、前記低濃度層内に埋設されている部位、該低濃度層から露出している部位、該露出している部位の一部であって前記バリアメタル膜の周辺部と接している部位を有するガードリング領域とを有することを特徴とする半導体装置である。   In order to solve the above-mentioned problem, the invention described in claim 1 is a high-concentration layer made of SiC of a first conductivity type, and is laminated on the high-concentration layer and is made of SiC of the first conductivity type. A drift layer having a lower impurity concentration than the high-concentration layer, a low-concentration layer stacked on the drift layer and made of the first conductivity type SiC and having a lower impurity concentration than the drift layer, and the low-concentration layer A barrier metal film formed on the concentration layer and in Schottky contact with the low concentration layer, and SiC of the second conductivity type, and a portion embedded in the low concentration layer, from the low concentration layer A semiconductor device comprising an exposed portion and a guard ring region having a portion which is a part of the exposed portion and is in contact with a peripheral portion of the barrier metal film.

また、請求項２に記載の発明は、請求項１に記載の半導体装置において、前記低濃度層の厚みが、前記ガードリング領域の厚みよりも大きいことを特徴とする。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the thickness of the low concentration layer is larger than the thickness of the guard ring region.

また、請求項３に記載の発明は、請求項１又は２に記載の半導体装置において、前記ガードリング領域が前記ドリフト層に接触していないことを特徴とする。   According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the guard ring region is not in contact with the drift layer.

また、請求項４に記載の発明は、請求項１から３のいずれか一項に記載の半導体装置において、前記高濃度層における前記ドリフト層側とは逆側の面に形成されたオーミック電極と、前記バリアメタル膜上に形成された金属からなるキャップメタルとを有することを特徴とする。   According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, an ohmic electrode formed on a surface of the high concentration layer opposite to the drift layer side; And a cap metal made of metal formed on the barrier metal film.

また、上述した課題を解決するために、請求項５に記載の発明は、ＳｉＣからなる高濃度層上に、該高濃度層と同一の導電型であって該高濃度層よりも不純物濃度が低いドリフト層を形成し、前記ドリフト層上に、該ドリフト層と同一の導電型であって該ドリフト層よりも不純物濃度が低い低濃度層を形成し、前記低濃度層の露出面から内側に向けて、リング形状を有するとともに、前記高濃度層の導電型とは異なる導電型のガードリング領域を形成し、前記低濃度層の露出面の一部にショットキー接触するとともに、該ショットキー接触した領域の周辺部が前記ガードリング領域に囲まれるバリアメタル膜を形成し、前記ガードリング領域を形成するときは、該ガードリング領域の厚さが前記低濃度層の厚さよりも小さくなるように、形成することを特徴とする半導体装置の製造方法である。   In order to solve the above-described problem, the invention according to claim 5 is the same conductivity type as the high concentration layer on the high concentration layer made of SiC, and has an impurity concentration higher than that of the high concentration layer. A low drift layer is formed, and a low concentration layer having the same conductivity type as that of the drift layer and having an impurity concentration lower than that of the drift layer is formed on the drift layer. And forming a guard ring region having a ring shape and a conductivity type different from the conductivity type of the high-concentration layer, and making Schottky contact with a part of the exposed surface of the low-concentration layer. Forming a barrier metal film surrounded by the guard ring region at the periphery of the region, and forming the guard ring region so that the thickness of the guard ring region is smaller than the thickness of the low-concentration layer. The formation A method of manufacturing a semiconductor device according to claim Rukoto.

この発明によれば、ガードリング領域が直接ドリフト層に接しないようにしている。すなわち、本発明は、低濃度層の層厚をガードリング領域の層厚より大とすることで、ガードリング領域が直接ドリフト層に接しない。これにより、本発明は、ガードリング領域での電界集中が緩和され、リーク電流を低減することができるという利点が得られる。この利点により、逆方向特性の優れたショットキーダイオードなどを提供することができる。   According to the present invention, the guard ring region is not directly in contact with the drift layer. That is, according to the present invention, the guard ring region does not directly contact the drift layer by making the layer thickness of the low concentration layer larger than the layer thickness of the guard ring region. As a result, the present invention has the advantage that the electric field concentration in the guard ring region is alleviated and the leakage current can be reduced. Due to this advantage, a Schottky diode having excellent reverse characteristics can be provided.

以下、本発明の一実施形態に係る半導体装置について、図面を参照して説明する。
図１は、本発明の実施形態による半導体装置の構造を示す断面図である。本実施形態の半導体装置は、ショットキーダイオードをなしている。本半導体装置１０は、オーミック電極２と、高濃度層３と、ドリフト層４と、ガードリング領域５と、低濃度層６ａと、パッシベーション膜７と、バリアメタル膜８と、キャップメタル９とを有して構成されている。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view illustrating a structure of a semiconductor device according to an embodiment of the present invention. The semiconductor device of this embodiment forms a Schottky diode. The semiconductor device 10 includes an ohmic electrode 2, a high concentration layer 3, a drift layer 4, a guard ring region 5, a low concentration layer 6 a, a passivation film 7, a barrier metal film 8, and a cap metal 9. It is configured.

オーミック電極２は、高濃度層３の図面の下面にオーミック接触した金属からなる電極である。高濃度層３は、第１導電型であるＮ型のＳｉＣからなり、比較的に高濃度に不純物を含んだＮ＋型となっておる。このように高濃度に不純物を含むことにより高濃度層３は低抵抗である。高濃度層３の不純物濃度は、例えば０．５×１０１９〜２×１０１９［ｃｍ―３］とする。 The ohmic electrode 2 is an electrode made of metal in ohmic contact with the lower surface of the high concentration layer 3 in the drawing. The high-concentration layer 3 is made of N-type SiC, which is the first conductivity type, and is N + -type containing impurities at a relatively high concentration. Thus, the high concentration layer 3 has a low resistance by containing impurities at a high concentration. The impurity concentration of the high concentration layer 3 is, for example, 0.5 × 10 19 to 2 × 10 19 [cm −3 ].

ドリフト層４は、高濃度層３上に積層されている。そして、ドリフト層４は、第１導電型であるＮ型のＳｉＣからなり、高濃度層３よりも不純物濃度が低いＮ−型となっている。これによりドリフト層４は高濃度層３よりも抵抗が高くなっている。ドリフト層４の不純物濃度は、例えば１×１０１５〜１×１０１６［ｃｍ―３］とする。 The drift layer 4 is stacked on the high concentration layer 3. The drift layer 4 is made of N-type SiC, which is the first conductivity type, and is N − type having a lower impurity concentration than the high concentration layer 3. Thereby, the resistance of the drift layer 4 is higher than that of the high concentration layer 3. The impurity concentration of the drift layer 4 is, for example, 1 × 10 15 to 1 × 10 16 [cm −3 ].

低濃度層６ａは、ドリフト層４上に積層されている。そして、低濃度層６ａは、第１導電型であるＮ型のＳｉＣからなり、ドリフト層４よりも不純物濃度が低いＮ−−型となっている。これにより低濃度層６ａは、ドリフト層４よりも抵抗が高くなっている。低濃度層６ａの不純物濃度は、例えば１×１０１４〜１×１０１５［ｃｍ―３］とする。 The low concentration layer 6 a is stacked on the drift layer 4. The low-concentration layer 6 a is made of N-type SiC which is the first conductivity type, and is N −− type having a lower impurity concentration than the drift layer 4. Thereby, the low concentration layer 6 a has a higher resistance than the drift layer 4. The impurity concentration of the low concentration layer 6a is, for example, 1 × 10 14 to 1 × 10 15 [cm −3 ].

ガードリング領域５は、図１に示すように、低濃度層６ａ内に埋設されている部位、低濃度層６ａから露出している部位、その露出している部位の一部であってバリアメタル膜８の周辺部と接している部位を有する。すなわち、ガードリング領域５は、低濃度層６ａにおいて、その低濃度層６ａの上面に露出するようにリング形状に形成されている。また、ガードリング領域５は、第２導電型であるＰ型のＳｉＣからなる。そして、ガードリング領域５の厚み５ｄは、低濃度層６ａの厚み６ｄよりも小さくされている。例えば低濃度層６ａの厚み６ｄを０．１μｍ〜０．６μｍとして、ガードリング領域５の厚み５ｄをその低濃度層６ａの厚み６ｄよりも小さくする。このように、ガードリング領域５の厚み５ｄが低濃度層６ａの厚み６ｄよりも小さく、かつ、ガードリング領域５の上面と低濃度層６ａの上面とが同一レベルとなっているので、ガードリング領域５の底面は低濃度層６ａ中に埋没している。したがって、ガードリング領域５は、ドリフト層４に接触していない。   As shown in FIG. 1, the guard ring region 5 is a portion embedded in the low concentration layer 6a, a portion exposed from the low concentration layer 6a, a part of the exposed portion, and a barrier metal. It has a part in contact with the peripheral part of the film 8. That is, the guard ring region 5 is formed in a ring shape so as to be exposed on the upper surface of the low concentration layer 6a in the low concentration layer 6a. The guard ring region 5 is made of P-type SiC, which is the second conductivity type. The thickness 5d of the guard ring region 5 is smaller than the thickness 6d of the low concentration layer 6a. For example, the thickness 6d of the low concentration layer 6a is set to 0.1 μm to 0.6 μm, and the thickness 5d of the guard ring region 5 is made smaller than the thickness 6d of the low concentration layer 6a. In this way, the thickness 5d of the guard ring region 5 is smaller than the thickness 6d of the low concentration layer 6a, and the upper surface of the guard ring region 5 and the upper surface of the low concentration layer 6a are at the same level. The bottom surface of the region 5 is buried in the low concentration layer 6a. Therefore, the guard ring region 5 is not in contact with the drift layer 4.

バリアメタル膜８は、低濃度層６ａの上面におけるガードリング領域５で囲まれた領域上から、ガードリング領域５の上面の一部上に渡って、形成されている。また、バリアメタル膜８は、低濃度層６ａにショットキー接触した電極であり、例えばＴｉ、Ｎｉ、Ｃｕ、Ｍｏ、Ｐｔなどで構成される。   The barrier metal film 8 is formed from a region surrounded by the guard ring region 5 on the upper surface of the low concentration layer 6 a to a part of the upper surface of the guard ring region 5. The barrier metal film 8 is an electrode that is in Schottky contact with the low concentration layer 6a, and is made of, for example, Ti, Ni, Cu, Mo, Pt, or the like.

キャップメタル９は、バリアメタル膜８上に形成された金属からなり、バリアメタル膜８を保護するとともにいわゆる引き出し電極となるものである。キャップメタル９は、例えばＡｌ、Ｎｉ、Ａｕなどで構成される。パッシベーション膜７は、低濃度層６ａの上面の一部上及びガードリング領域５の一部上にリング形状に形成されており、リング形状のガードリング領域５の外周縁上に配置されている。また、パッシベーション膜７は、バリアメタル膜８及びキャップメタル９の側面を覆うように配置されている。そして、パッシベーション膜７は、絶縁物からなり、例えば酸化珪素、窒化珪素、酸窒化膜又はポリイミドなどで構成される。   The cap metal 9 is made of a metal formed on the barrier metal film 8 and protects the barrier metal film 8 and serves as a so-called extraction electrode. The cap metal 9 is made of, for example, Al, Ni, Au, or the like. The passivation film 7 is formed in a ring shape on a part of the upper surface of the low concentration layer 6 a and a part of the guard ring region 5, and is disposed on the outer peripheral edge of the ring-shaped guard ring region 5. The passivation film 7 is disposed so as to cover the side surfaces of the barrier metal film 8 and the cap metal 9. The passivation film 7 is made of an insulator and is made of, for example, silicon oxide, silicon nitride, oxynitride film, polyimide, or the like.

これらにより、本実施形態の半導体装置１０は、低濃度層６ａの厚み６ｄがガードリング領域５の厚み５ｄよりも大きく、ガードリング領域５の底面が低濃度層６ａ内に埋設されている。このような構造により半導体装置１０は、ガードリング領域５での電界集中を緩和することができ、ガードリング領域５でのリーク電流を低減することが可能となる。以下に、ガードリング領域５での電界集中が緩和される理由について説明する。   Accordingly, in the semiconductor device 10 of the present embodiment, the thickness 6d of the low concentration layer 6a is larger than the thickness 5d of the guard ring region 5, and the bottom surface of the guard ring region 5 is embedded in the low concentration layer 6a. With such a structure, the semiconductor device 10 can alleviate the electric field concentration in the guard ring region 5, and can reduce the leakage current in the guard ring region 5. Hereinafter, the reason why the electric field concentration in the guard ring region 5 is alleviated will be described.

図２は、本実施形態の半導体装置１０におけるＮ層（低濃度層６ａ）とＰ層（ガードリング領域５）との接合部に生じる電界特性を示す説明図である。図３は、本実施形態と比較すべく、図１１に示す従来の半導体装置１におけるＮ層（ドリフト層４）とＰ層（ガードリング領域５）との接合部に生じる電界特性を示す説明図である。   FIG. 2 is an explanatory diagram showing electric field characteristics generated at the junction between the N layer (low concentration layer 6a) and the P layer (guard ring region 5) in the semiconductor device 10 of this embodiment. FIG. 3 is an explanatory diagram showing electric field characteristics generated at the junction between the N layer (drift layer 4) and the P layer (guard ring region 5) in the conventional semiconductor device 1 shown in FIG. 11 for comparison with the present embodiment. It is.

本実施形態の半導体装置１０では、ガードリング領域５が低濃度層６ａ内に形成されている。一方、従来の半導体装置１は、ガードリング領域５がドリフト層４内にも形成されている。したがって、半導体装置１０のＮ層（低濃度層６ａ）のキャリア濃度ＮＤ１は、半導体装置１のＮ層（ドリフト層４）のキャリア濃度ＮＤ２よりも小さい（ＮＤ１＜ＮＤ２）。 In the semiconductor device 10 of this embodiment, the guard ring region 5 is formed in the low concentration layer 6a. On the other hand, in the conventional semiconductor device 1, the guard ring region 5 is also formed in the drift layer 4. Therefore, the carrier concentration N D1 of the N layer (low concentration layer 6a) of the semiconductor device 10 is smaller than the carrier concentration N D2 of the N layer (drift layer 4) of the semiconductor device 1 (N D1 <N D2 ).

ここで、電圧印加時の空乏層幅Ｗ１，Ｗ２は、キャリア濃度ＮＤ１，ＮＤ２に反比例する。これにより、半導体装置１０の空乏層幅Ｗ１は従来の半導体装置１の空乏層幅Ｗ２よりも大きくなる（Ｗ１＞Ｗ２）。 Here, the depletion layer widths W1 and W2 at the time of voltage application are inversely proportional to the carrier concentrations N D1 and N D2 . Thereby, the depletion layer width W1 of the semiconductor device 10 becomes larger than the depletion layer width W2 of the conventional semiconductor device 1 (W1> W2).

また、半導体装置１，１０のＮ層とＰ層の接合部に生じる電界Ｅは、印加電圧ＶＲに比例し、空乏層幅Ｗに反比例する。したがって、半導体装置１，１０において印加電圧ＶＲを同一とすると、本実施形態の半導体装置１０のＮ層とＰ層の接合部に生じる電界Ｅ１は従来の半導体装置１のＮ層とＰ層の接合部に生じる電界Ｅ２よりも小さくなる（Ｅ１＜Ｅ２）。 The field E generated at the junction of the N layer and the P layer of the semiconductor device 1, 10 is proportional to the applied voltage V R, inversely proportional to the depletion layer width W. Therefore, when the same applied voltage V R in the semiconductor device 1, 10, the electric field E1 generated at the junction of the N layer and the P layer of the semiconductor device 10 of this embodiment of the N layer and the P layer of the conventional semiconductor device 1 It becomes smaller than the electric field E2 generated at the junction (E1 <E2).

これらにより、本実施形態の半導体装置１０は、従来の半導体装置１に比べて、Ｎ層とＰ層の接合部であるガードリング領域５での電界集中を緩和することができる。したがって、本実施形態の半導体装置１０は、従来の半導体装置１に比べて、リーク電流を低減することができる。   As a result, the semiconductor device 10 of the present embodiment can alleviate electric field concentration in the guard ring region 5 that is a junction between the N layer and the P layer, as compared with the conventional semiconductor device 1. Therefore, the semiconductor device 10 of this embodiment can reduce the leakage current as compared with the conventional semiconductor device 1.

（製造方法例）
次に、本実施形態の半導体装置１０の製造方法について、図４から図８を参照して説明する。図４から図８は半導体装置１０の製造工程を示す断面図である。先ず、図４に示すように、シリーズ抵抗を下げる低抵抗のＮ＋型の高濃度層３の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のＮ−型のドリフト層４を形成する。 (Example of manufacturing method)
Next, a method for manufacturing the semiconductor device 10 of the present embodiment will be described with reference to FIGS. 4 to 8 are cross-sectional views showing the manufacturing process of the semiconductor device 10. First, as shown in FIG. 4, a high resistance N − type having an impurity concentration and a thickness necessary for ensuring a breakdown voltage is formed on the surface of a low resistance N + type high concentration layer 3 for reducing the series resistance. The drift layer 4 is formed.

次いで、図５に示すように、ドリフト層４上に、ドリフト層４よりも不純物濃度が低くさらに高抵抗の低濃度の低濃度層６ａを形成する。低濃度層６ａの層厚は、後で形成するガードリング領域５の層厚より大きくし、例えば、０．６μｍ程度にする。   Next, as shown in FIG. 5, a low-concentration layer 6 a having a lower impurity concentration and higher resistance than the drift layer 4 is formed on the drift layer 4. The layer thickness of the low concentration layer 6a is larger than the layer thickness of the guard ring region 5 to be formed later, for example, about 0.6 μm.

次いで、図６に示すように、Ｎ−−型の低濃度層６ａにＡｌ（又はＢなど）をイオン注入し、その後１５００℃以上の熱処理を施すことで、Ｐ型のＳｉＣからなるガードリング領域５を形成する。このガードリング領域５の形成は、具体的には次のように行う。先ず、Ｎ−−型の低濃度層６ａの表面に、ＳｉＯ２５ａをＣＶＤによって堆積する。次いで、写真工程により、ＳｉＯ２５ａ上にフォトレジストを形成し、そのフォトレジストにおけるガードリング領域５の形成位置に対応する部分を除去する。 Next, as shown in FIG. 6, a guard ring region made of P-type SiC is obtained by ion-implanting Al (or B or the like) into the N −− type low-concentration layer 6 a and then performing heat treatment at 1500 ° C. or higher. 5 is formed. The formation of the guard ring region 5 is specifically performed as follows. First, SiO 2 5a is deposited on the surface of the N −− type low concentration layer 6a by CVD. Next, a photoresist is formed on the SiO 2 5a by a photographic process, and a portion corresponding to the formation position of the guard ring region 5 in the photoresist is removed.

この状態でＳｉＯ２５ａをエッチングすることにより、ＳｉＯ２５ａにおけるガードリング領域５の形成位置に対応する部分を除去し、その部分のＮ−−型の低濃度層６ａを露出させる。その後、残りのフォトレジストを除去する。その後、Ｎ−−型の低濃度層６ａの露出部位からその低濃度層６ａの中に、例えばＡｌをイオン注入する。その後、注入された不純物を活性化するために、１５００℃以上の熱処理を施す。この熱処理により、Ｐ型のガードリング領域５が完成する。ガードリング領域５の層厚は、例えば、０．５μｍ程度とする。したがって、低濃度層６ａの層厚（０．６μｍ）＞ガードリング領域５の層厚（０．５μｍ）となる。 By etching the SiO 2 5a in this state, the portion corresponding to the formation position of the guard ring region 5 in the SiO 2 5a is removed, and the N −− type low concentration layer 6a in the portion is exposed. Thereafter, the remaining photoresist is removed. Thereafter, for example, Al is ion-implanted into the low concentration layer 6a from the exposed portion of the N −− type low concentration layer 6a. Thereafter, a heat treatment at 1500 ° C. or higher is performed to activate the implanted impurities. By this heat treatment, the P-type guard ring region 5 is completed. The layer thickness of the guard ring region 5 is, for example, about 0.5 μm. Therefore, the layer thickness of the low concentration layer 6a (0.6 μm)> the layer thickness of the guard ring region 5 (0.5 μm).

次いで、図７に示すように、Ｎ＋型の高濃度層３の裏面に、オーミック電極２を形成する。オーミック電極２の形成は、具体的には次のように行うことができる。まず、全体的に酸化し、表面、裏面及び側面に酸化膜４３ｂを設ける。その後、高濃度層３の裏面の酸化膜だけ除去する。その後、高濃度層３の裏面に、不純物拡散源層を堆積し、その不純物拡散源層上に金属層（Ｎｉ膜）を堆積する。その後、真空中において１０００℃で加熱処理する。これにより、不純物拡散源層から高濃度層３へ不純物が導入され、高濃度層３の裏面に対して確実に且つ良好にオーミック接触するオーミック電極２が完成する。 Next, as shown in FIG. 7, the ohmic electrode 2 is formed on the back surface of the N + -type high concentration layer 3. Specifically, the ohmic electrode 2 can be formed as follows. First, the entire surface is oxidized, and an oxide film 43b is provided on the front surface, the back surface, and the side surface. Thereafter, only the oxide film on the back surface of the high concentration layer 3 is removed. Thereafter, an impurity diffusion source layer is deposited on the back surface of the high concentration layer 3, and a metal layer (Ni film) is deposited on the impurity diffusion source layer. Thereafter, heat treatment is performed at 1000 ° C. in a vacuum. Thereby, impurities are introduced from the impurity diffusion source layer into the high concentration layer 3, and the ohmic electrode 2 that makes an ohmic contact with the back surface of the high concentration layer 3 reliably and satisfactorily is completed.

次いで、図８に示すように、パッシベーション膜７、バリアメタル膜８及びキャップメタル９を形成する。具体的には先ず、前工程により形成され、低濃度層６ａの表面及び側面などにまだ残っている酸化膜４３ｂを除去する。その後、低濃度層６ａ及びガードリング領域５の表面全体に、バリアメタル膜８としてＴｉをスパッタリング法にて堆積する。そして、バリアメタル膜８をパターニングして、低濃度層６ａ及びガードリング領域５の表面における外縁近傍の一部を露出させる。その後、バリアメタル膜８上と、低濃度層６ａ及びガードリング領域５の表面における露出部上とに、全体的にＡｌを堆積する。そのＡｌの外縁近傍を除去するようにパターニングしてキャップメタル９とする。その後、低濃度層６ａ、ガードリング領域５及びキャップメタル９の表面全体に、ポリイミドなどの絶縁物を堆積し、その絶縁物の中央領域について除去するパターニングをすることでパッシベーション膜７を形成する。このパターニングでキャップメタル９が露出する。これらにより、ＳｉＣショットキーダイオードをなす半導体装置１０が完成する。   Next, as shown in FIG. 8, a passivation film 7, a barrier metal film 8, and a cap metal 9 are formed. Specifically, first, the oxide film 43b formed in the previous step and still remaining on the surface and side surfaces of the low concentration layer 6a is removed. Thereafter, Ti is deposited as a barrier metal film 8 on the entire surface of the low concentration layer 6a and the guard ring region 5 by a sputtering method. Then, the barrier metal film 8 is patterned to expose a portion of the surface of the low concentration layer 6a and the guard ring region 5 in the vicinity of the outer edge. Thereafter, Al is entirely deposited on the barrier metal film 8 and on the exposed portions of the surfaces of the low concentration layer 6 a and the guard ring region 5. The cap metal 9 is patterned by removing the vicinity of the outer edge of the Al. Thereafter, an insulator such as polyimide is deposited on the entire surface of the low concentration layer 6a, the guard ring region 5 and the cap metal 9, and the passivation film 7 is formed by patterning to remove the central region of the insulator. The cap metal 9 is exposed by this patterning. As a result, the semiconductor device 10 forming the SiC Schottky diode is completed.

（変形例）
次に、本実施形態の変形例について説明する。
図９及び図１０は、本実施形態に係る半導体装置１０の変形例の要部断面図であり、上記半導体装置１０におけるオーミック電極２の構造例を示す図である。本変形例（特に図１０に示すもの）では、オーミック電極２の構造が上述の実施形態と異なっている。 (Modification)
Next, a modification of this embodiment will be described.
FIG. 9 and FIG. 10 are cross-sectional views of main parts of a modification of the semiconductor device 10 according to the present embodiment, and are diagrams showing a structural example of the ohmic electrode 2 in the semiconductor device 10. In this modification (especially the one shown in FIG. 10), the structure of the ohmic electrode 2 is different from that of the above-described embodiment.

図９（ａ）に示すオーミック電極２ａは、Ｎｉの単層構造となっている。図９（ｂ）に示すオーミック電極２ｂは、Ｎｉ層／Ｔｉ層／Ｎｉ層の多層構造となっている。図９（ａ）に示すオーミック電極２ａでは、ＳｉＣ基板（高濃度層３）とＮｉ層とのＳｉＣ−Ｎｉ反応によって低抵抗オーミック接触形成に必要なシリサイドを形成しているので、その副生成物としてＮｉ層に黒鉛が析出してしまうことは避けられない。一方、図９（ｂ）に示すオーミック電極２ｂでは、ＴｉがＣと反応することにより黒鉛析出量を低減できるが、接触抵抗が大きくなってしまう。これらにより、オーミック電極２の接触抵抗と黒鉛量とには、接触抵抗を小さくしようとすると、黒鉛析出量が多くなるというトレードオフ相関が見られる。ゆえに、該トレードオフの関係を大きく打破した特性を有するオーミック電極２の形成が困難であった。   The ohmic electrode 2a shown in FIG. 9A has a single layer structure of Ni. The ohmic electrode 2b shown in FIG. 9B has a multilayer structure of Ni layer / Ti layer / Ni layer. In the ohmic electrode 2a shown in FIG. 9A, the silicide necessary for forming the low-resistance ohmic contact is formed by the SiC-Ni reaction between the SiC substrate (high concentration layer 3) and the Ni layer. As a result, it is inevitable that graphite is deposited on the Ni layer. On the other hand, in the ohmic electrode 2b shown in FIG. 9B, the amount of graphite deposited can be reduced by the reaction of Ti with C, but the contact resistance increases. Accordingly, there is a trade-off correlation between the contact resistance of the ohmic electrode 2 and the amount of graphite, that is, when the contact resistance is reduced, the amount of precipitated graphite increases. Therefore, it is difficult to form the ohmic electrode 2 having characteristics that greatly break the trade-off relationship.

図１０は、上記トレードオフの関係を打破するオーミック電極２の構成例を示す断面図である。図１０に示すオーミック電極２では、Ｎｉ層とＴｉ層との間（すなわち図１０におけるＴｉ層の下）に、Ｎｉ層とＳｉ層とを複数組（少なくとも１層ずつ）積層したＮｉ／Ｓｉ積層５０を配設している。   FIG. 10 is a cross-sectional view showing a configuration example of the ohmic electrode 2 that breaks the trade-off relationship. In the ohmic electrode 2 shown in FIG. 10, a Ni / Si stack in which a plurality of Ni layers and Si layers (at least one layer) are stacked between the Ni layer and the Ti layer (that is, below the Ti layer in FIG. 10). 50 is arranged.

図１０に示すオーミック電極２の形成は、例えば次のように実施する。先ず、高濃度層３上（図１０では高濃度層３の下側）にＮｉを堆積し、そのＮｉ上にＴｉを堆積し、そのＴｉ上にＮｉ／Ｓｉ積層５０を堆積し、そのＮｉ／Ｓｉ積層５０上にＮｉ（露出側のＮｉ層）を堆積する。その後、これらの堆積物及び高濃度層３について焼鈍することで、図１０に示すオーミック電極２が完成する。   The ohmic electrode 2 shown in FIG. 10 is formed as follows, for example. First, Ni is deposited on the high-concentration layer 3 (below the high-concentration layer 3 in FIG. 10), Ti is deposited on the Ni, and the Ni / Si stack 50 is deposited on the Ti. Ni (exposed Ni layer) is deposited on the Si stack 50. Then, the ohmic electrode 2 shown in FIG. 10 is completed by annealing these deposits and the high concentration layer 3.

上記形成過程における焼鈍時には、露出側のＮｉ層からＳｉＣ層（高濃度層３）へのＮｉ原子の移動がＮｉ／Ｓｉ層で阻止される。これにより、ＳｉＣ−Ｎｉ反応を防ぐことができ、黒鉛の析出を防ぐことができる。さらに、Ｎｉ／Ｓｉ積層５０は、焼鈍時にＮｉシリサイド化するので、ＳｉＣ基板との低抵抗オーミック接触形成に必要な量のシリサイドを確保することができる。なお、Ｎｉ／Ｓｉ積層５０は、それぞれのモル比を２：１とすることで、焼鈍時にＮｉ２Ｓｉを形成し、過不足なく反応するので、Ｎｉ／Ｓｉ積層５０中のＮｉ原子がＳｉＣ原子へ拡散および反応することはない。 During annealing in the formation process, the movement of Ni atoms from the exposed Ni layer to the SiC layer (high concentration layer 3) is blocked by the Ni / Si layer. Thereby, a SiC-Ni reaction can be prevented and precipitation of graphite can be prevented. Furthermore, since the Ni / Si stack 50 is converted to Ni silicide during annealing, an amount of silicide necessary for forming a low-resistance ohmic contact with the SiC substrate can be secured. Since the Ni / Si stack 50 has a molar ratio of 2: 1, Ni 2 Si is formed during annealing and reacts without excess or deficiency, so the Ni atoms in the Ni / Si stack 50 are SiC atoms. It does not diffuse into or react to.

これらにより、図１０に示す変形例によれば、オーミック電極２を構成するＮｉ層とＴｉ層との間に、Ｎｉ／Ｓｉ積層５０を配設するようにしたので、焼鈍時の露出側のＮｉ層からＳｉＣ層への拡散および反応を防ぎ、黒鉛の析出を防ぎながら、低抵抗のオーミック接触を得ることができる。   Accordingly, according to the modification shown in FIG. 10, since the Ni / Si stack 50 is disposed between the Ni layer and the Ti layer constituting the ohmic electrode 2, the Ni on the exposed side at the time of annealing is arranged. Low resistance ohmic contact can be obtained while preventing diffusion and reaction from the layer to the SiC layer and preventing precipitation of graphite.

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and layers mentioned in the embodiment can be added. The configuration is merely an example, and can be changed as appropriate.

本発明に係るＳｉＣ半導体装置及びその製造方法は、ＳｉＣショットキーダイオードのみならず、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＳＩＴ、サイリスタ、ＩＧＢＴなどの各種半導体装置のオーミック電極に適用することができる。   The SiC semiconductor device and the manufacturing method thereof according to the present invention can be applied not only to SiC Schottky diodes but also to ohmic electrodes of various semiconductor devices such as MOSFETs, bipolar transistors, SITs, thyristors, and IGBTs.

本発明の実施形態に係る半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device which concerns on embodiment of this invention. 同上の半導体装置のＮ層とＰ層の接合部に生じる電界特性の説明図である。It is explanatory drawing of the electric field characteristic produced in the junction part of N layer and P layer of a semiconductor device same as the above. 従来の半導体装置のＮ層とＰ層の接合部に生じる電界特性の説明図である。It is explanatory drawing of the electric field characteristic produced in the junction part of N layer and P layer of the conventional semiconductor device. 本発明の実施形態に係る半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の変形例を示す要部断面図である。It is principal part sectional drawing which shows the modification of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の変形例を示す要部断面図である。It is principal part sectional drawing which shows the modification of the semiconductor device which concerns on embodiment of this invention. 従来のショットキーダイオードの構造を示す断面図である。It is sectional drawing which shows the structure of the conventional Schottky diode.

符号の説明Explanation of symbols

１，１０…半導体装置（ショットキーダイオード）、２，２ａ，２ｂ…オーミック電極、３…高濃度層、４…ドリフト層、５…ガードリング領域、５ａ…ＳｉＯ２、６，６ａ…低濃度層、７…パッシベーション膜、８…バリアメタル膜、９…キャップメタル
1,10 ... semiconductor device (Schottky diode), 2, 2a, 2b ... ohmic electrode, 3 ... high concentration layer, 4 ... drift layer, 5 ... guard ring region, 5a ... SiO 2, 6, 6a ... low-density layer 7 ... Passivation film, 8 ... Barrier metal film, 9 ... Cap metal

Claims (5)

第１導電型のＳｉＣからなる高濃度層と、
前記高濃度層上に積層されているとともに前記第１導電型のＳｉＣからなり前記高濃度層よりも不純物濃度が低いドリフト層と、
前記ドリフト層上に積層されているとともに前記第１導電型のＳｉＣからなり前記ドリフト層よりも不純物濃度が低い低濃度層と、
前記低濃度層上に形成されているとともに該低濃度層とショットキー接触したバリアメタル膜と、
第２導電型のＳｉＣからなるとともに、前記低濃度層内に埋設されている部位、該低濃度層から露出している部位、該露出している部位の一部であって前記バリアメタル膜の周辺部と接している部位を有するガードリング領域とを有することを特徴とする半導体装置。 A high concentration layer made of SiC of the first conductivity type;
A drift layer that is stacked on the high-concentration layer and is made of SiC of the first conductivity type and has a lower impurity concentration than the high-concentration layer;
A low-concentration layer that is stacked on the drift layer and is made of SiC of the first conductivity type and has a lower impurity concentration than the drift layer;
A barrier metal film formed on the low concentration layer and in Schottky contact with the low concentration layer;
The second conductive type SiC, a portion embedded in the low concentration layer, a portion exposed from the low concentration layer, a part of the exposed portion, and the barrier metal film A semiconductor device comprising a guard ring region having a portion in contact with a peripheral portion. 前記低濃度層の厚みは、前記ガードリング領域の厚みよりも大きいことを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a thickness of the low concentration layer is larger than a thickness of the guard ring region. 前記ガードリング領域は、前記ドリフト層に接触していないことを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the guard ring region is not in contact with the drift layer. 前記高濃度層における前記ドリフト層側とは逆側の面に形成されたオーミック電極と、
前記バリアメタル膜上に形成された金属からなるキャップメタルとを有することを特徴とする請求項１から３のいずれか一項に記載の半導体装置。 An ohmic electrode formed on the surface of the high concentration layer opposite to the drift layer side;
The semiconductor device according to claim 1, further comprising a cap metal made of a metal formed on the barrier metal film. ＳｉＣからなる高濃度層上に、該高濃度層と同一の導電型であって該高濃度層よりも不純物濃度が低いドリフト層を形成し、
前記ドリフト層上に、該ドリフト層と同一の導電型であって該ドリフト層よりも不純物濃度が低い低濃度層を形成し、
前記低濃度層の露出面から内側に向けて、リング形状を有するとともに、前記高濃度層の導電型とは異なる導電型のガードリング領域を形成し、
前記低濃度層の露出面の一部にショットキー接触するとともに、該ショットキー接触した領域の周辺部が前記ガードリング領域に囲まれるバリアメタル膜を形成し、
前記ガードリング領域を形成するときは、該ガードリング領域の厚さが前記低濃度層の厚さよりも小さくなるように、形成することを特徴とする半導体装置の製造方法。
On the high concentration layer made of SiC, a drift layer having the same conductivity type as the high concentration layer and having a lower impurity concentration than the high concentration layer is formed.
On the drift layer, a low concentration layer having the same conductivity type as the drift layer and having a lower impurity concentration than the drift layer is formed.
From the exposed surface of the low concentration layer toward the inside, having a ring shape and forming a guard ring region of a conductivity type different from the conductivity type of the high concentration layer,
A Schottky contact is made with a part of the exposed surface of the low-concentration layer, and a barrier metal film in which a peripheral portion of the Schottky contact region is surrounded by the guard ring region is formed
When forming the guard ring region, the guard ring region is formed so that the thickness of the guard ring region is smaller than the thickness of the low concentration layer.
JP2005019451A 2005-01-27 2005-01-27 Semiconductor device and manufacturing method thereof Pending JP2006210569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005019451A JP2006210569A (en) 2005-01-27 2005-01-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005019451A JP2006210569A (en) 2005-01-27 2005-01-27 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006210569A true JP2006210569A (en) 2006-08-10

Family

ID=36967083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019451A Pending JP2006210569A (en) 2005-01-27 2005-01-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006210569A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053418A (en) * 2006-08-24 2008-03-06 National Institute Of Advanced Industrial & Technology Method for manufacturing silicon carbide semiconductor device
JP2009094392A (en) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp Method for manufacturing silicon carbide semiconductor device
US7825017B2 (en) 2008-03-19 2010-11-02 Denso Corporation Method of making silicon carbide semiconductor device having multi-layered passivation film with uneven surfaces
JP2011129738A (en) * 2009-12-18 2011-06-30 Nippon Inter Electronics Corp Schottky barrier diode
JP2012248859A (en) * 2012-07-17 2012-12-13 Hitachi Ltd Method of manufacturing semiconductor device
WO2013140654A1 (en) * 2012-03-19 2013-09-26 三菱電機株式会社 Semiconductor module
JP2013214657A (en) * 2012-04-03 2013-10-17 Denso Corp Silicon carbide semiconductor device and manufacturing method of the same
JP2014027296A (en) * 2013-10-02 2014-02-06 Mitsubishi Electric Corp Method for manufacturing silicon carbide schottky barrier diode
JP2019050362A (en) * 2017-08-25 2019-03-28 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Silicon carbide component and method for manufacturing the same
CN115117146A (en) * 2022-05-12 2022-09-27 厦门紫硅半导体科技有限公司 SiC-based schottky device with low conduction voltage drop and preparation method thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053418A (en) * 2006-08-24 2008-03-06 National Institute Of Advanced Industrial & Technology Method for manufacturing silicon carbide semiconductor device
JP2009094392A (en) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp Method for manufacturing silicon carbide semiconductor device
US7825017B2 (en) 2008-03-19 2010-11-02 Denso Corporation Method of making silicon carbide semiconductor device having multi-layered passivation film with uneven surfaces
JP2011129738A (en) * 2009-12-18 2011-06-30 Nippon Inter Electronics Corp Schottky barrier diode
WO2013140654A1 (en) * 2012-03-19 2013-09-26 三菱電機株式会社 Semiconductor module
JP2013214657A (en) * 2012-04-03 2013-10-17 Denso Corp Silicon carbide semiconductor device and manufacturing method of the same
JP2012248859A (en) * 2012-07-17 2012-12-13 Hitachi Ltd Method of manufacturing semiconductor device
JP2014027296A (en) * 2013-10-02 2014-02-06 Mitsubishi Electric Corp Method for manufacturing silicon carbide schottky barrier diode
JP2019050362A (en) * 2017-08-25 2019-03-28 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Silicon carbide component and method for manufacturing the same
JP7302953B2 (en) 2017-08-25 2023-07-04 インフィネオン テクノロジーズ アーゲー Silicon carbide parts and methods of manufacturing silicon carbide parts
US11715768B2 (en) 2017-08-25 2023-08-01 Infineon Technologies Ag Silicon carbide components and methods for producing silicon carbide components
US12302619B2 (en) 2017-08-25 2025-05-13 Infineon Technologies Ag Silicon carbide components and methods for producing silicon carbide components
CN115117146A (en) * 2022-05-12 2022-09-27 厦门紫硅半导体科技有限公司 SiC-based schottky device with low conduction voltage drop and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5525940B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10468509B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN106463504B (en) The manufacturing method of semiconductor device and semiconductor device
CN100576570C (en) Semiconductor device and manufacturing method thereof
JP5687128B2 (en) Semiconductor device and manufacturing method thereof
JP6477106B2 (en) Semiconductor device
US20230246077A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN113161232B (en) Method for manufacturing silicon carbide semiconductor device
CN112466752A (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP4594113B2 (en) Manufacturing method of semiconductor device
JP2006173297A (en) IGBT
JP5636752B2 (en) Semiconductor device and manufacturing method thereof
JP2006210569A (en) Semiconductor device and manufacturing method thereof
JP7501000B2 (en) Semiconductor Device
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
US7368371B2 (en) Silicon carbide Schottky diode and method of making the same
JP5367332B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4087368B2 (en) Method for manufacturing SiC semiconductor device
JP4794546B2 (en) Semiconductor device and manufacturing method thereof
JP7478604B2 (en) Semiconductor device and its manufacturing method
JP7490995B2 (en) Silicon carbide semiconductor device
JP4659490B2 (en) Schottky barrier diode and manufacturing method thereof
WO2011027525A1 (en) Semiconductor element and method for manufacturing same
JP2009064969A (en) Semiconductor device and manufacturing method thereof
JP5991629B2 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080521

A131 Notification of reasons for refusal

Effective date: 20080527

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930