JP2006203039A - 半導体装置 - Google Patents

Abstract

【課題】大型チップの使用に際しても小型でかつオン抵抗の低いＭＯＳＦＥＴを形成することのできる半導体装置を提供する。
【解決手段】樹脂パッケージ１０と、前記樹脂パッケージ１０内部で、一体化されチップ搭載部２ｄを構成する少なくとも２本の主リード２ａ、２ｂ、２ｃと前記チップ搭載部２ｄに搭載された半導体チップ６と、前記半導体チップの表面でそれぞれ電極に接続された第１および第２の表面リード３ａ，３ｂとを含み、前記主リード２ａ、２ｂ、２ｃおよび前記第１および第２の表面リード３ａ、３Ｂが前記樹脂パッケージ１０の底面と同一面上をまっすぐに伸長するようにしたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置にかかり、特にスイッチング用ＭＯＳＦＥＴ等の実装に用いられる半導体装置に関する。

近年、パーソナルコンピュータ、携帯電話に代表される電子機器の小型化に伴う電子部品の高密度実装化が進んでおり、それに伴いダイオード、トランジスタなどの半導体装置においては、実装面積を縮小するため、種々の工夫が重ねられている。なかでも、電池などの電源からのスイッチングに用いるロードスイッチとして用いられるスイッチング用ＭＯＳＦＥＴは、実装面積の縮小を達成するための小型化、薄型化への要求に加え、オン抵抗の低減という大きな要求がある。

そこで、実装面積の縮小のために、面実装型半導体装置が提案されている。このような面実装タイプの半導体装置においては、製造コスト低減のために、材料が安く、生産性の良好な樹脂封止型半導体装置が広く使用されている。

樹脂封止型半導体装置においては、電子装置を小型化していくと、外部導出リードの封止樹脂底面付近の折り曲げ部の微妙な折り曲げ形状により、封止樹脂の回り込み、リード自体の強度、リードと封止樹脂との付着強度および実装用半田の付着回り込みにより不良を生じ易いという問題があった。

そこで、本発明者らは、半導体装置の小型化においても、外部リードの封止樹脂底面付近の折り曲げ部への封止樹脂の周り込みや、リードと封止樹脂との付着強度が良好で、リード自体の強度を十分に高く維持することのできる半導体装置を提案している（特許文献１）。

この半導体装置では、素子載置部を備えた第１外部導出リードと、素子載置部と離間して配置された第２外部導出リードとを備え、これらの一部を樹脂封止してなり、第１外部導出リードをＳ字形に折り曲げると共に折り曲げ深さｄが第１外部導出リードの厚さｔ以上であり、かつ素子載置部の裏面側の封止樹脂の厚さＴがこの折り曲げ深さｄより小さくなるようにしている。このようなリード形態はいわゆるガルウィングと呼ばれるもので、パッケージの両サイドから外部導出リードがＳ字状をなすように導出されている。これら第１および第２の外部導出リードの厚さｔは通常０．２ｍｍ程度であり、最近では０．１５ｍｍ未満のものも増えてきている。

この構成により、半導体装置の高さを低く抑えることができるとともに、素子載置部として必要な平坦領域を確保することができ、また素子載置部と第２外部導出リードとの間隔を短くすることができるため、縦方向の寸法を小さく抑えることができる。

しかしながら、このような半導体装置は、強度を高く維持することはできるが、スイッチング用ＭＯＳＦＥＴでは、オン抵抗の低減という大きな要求があり、さらなるオン抵抗の低減が求められていた。また大電流用のＭＯＳＦＥＴにおいては、更なる放熱性が求められていた。

このような要求に応えて、リードフレームを、２本づつ相対向する２辺から導出された少なくとも４本のリードが、樹脂パッケージ内部で一体化されて主パッドを構成するとともに、別の２本のリードが、この主パッドから離間して導出され、この主パッドにＭＯＳＦＥＴのドレイン電極を接続すると共に、別の２本のリードにソースおよびゲートをそれぞれ接続した半導体装置が提案されている（特許文献２）。
この構造によれば、オン抵抗の低減を図ることは可能となる。

しかしながら、半導体チップの大型化は高まる一方であり、最近では１．２ｍｍ程度の大型チップも提案されており、所望の強度を得るためには、樹脂パッケージにおける樹脂厚が必要となり、この樹脂厚が半導体装置の小型化薄型化を阻む原因となっていた。

特開２０００−１４５４３３公報 米国特許第５６２５２２６号明細書

本発明は前記実情に鑑みてなされたもので、大型チップの使用に際しても小型でかつオン抵抗の低いＭＯＳＦＥＴを形成することのできる半導体装置を提供することを目的とする。

上記課題を解決するため、本発明の半導体装置は、樹脂パッケージと、前記樹脂パッケージ内部で、一体化され、チップ搭載部を構成する少なくとも２本の主リードと、前記チップ搭載部に搭載された半導体チップと、前記半導体チップの表面でそれぞれ電極に接続された第１および第２の表面リードとを含み、前記主リードおよび前記第１および第２の表面リードが、前記樹脂パッケージの底面と同一面上を外方にまっすぐに伸長するようにしたことを特徴とする。

この構成によれば、前記主リードおよび前記第１および第２の表面リードが、前記樹脂パッケージの底面と同一面上をまっすぐに伸長するように構成されているため、薄型化が可能であり、アウターリードすなわち、樹脂パッケージ外への導出部分を短くすることができ、実装面積の低減、およびオン抵抗の低減をはかることができる。またチップの大型化に際しても、樹脂封止後にリードを折り曲げる必要がなく、リードの成形工程において、樹脂の抜けが生じたりすることがないため、樹脂厚を薄くしても抜けやクラックが生じることなく、薄型で信頼性の高い半導体装置を提供することができる。

また本発明の半導体装置は、前記主リードは前記チップ搭載部の１辺から導出されるものを含む。
この構成によれば、プリント基板への実装が容易で安定で信頼性の高い半導体装置を形成することができる。
本発明の半導体装置は、前記主リードは前記チップ搭載部の１辺全体にわたり導出された複数本のリードである。
この構成によれば、より接触抵抗を低減することができ、オン抵抗の低減を図ることができる。

また本発明の半導体装置は、前記主リードは前記チップ搭載部の相対向する２辺から２本づつ導出されたものを含む。
この構成によれば、安定で信頼性の高い半導体装置を形成することができる。

また本発明の半導体装置は、前記主リードおよび表面リードは前記チップ搭載部の相対向する２辺のうちの１辺から３本、他の１辺側から２本導出されたものを含む。
この構成によれば、対称でないため、実装工程においてあるいはプリント基板への搭載時における誤接続を防ぐことができる。

また本発明の半導体装置は、前記主リードは前記樹脂パッケージの中心に対して非対称となるように構成されたものを含む。
この構成によれば、対称でないため、実装工程においてあるいはプリント基板への搭載時における誤接続を防ぐことができる。

また本発明の半導体装置は、前記主リードは相対向する側で幅が異なるように構成されたものを含む。
この構成によれば、対称でないため、実装工程においてあるいはプリント基板への搭載時における誤接続を防ぐことができる。

また本発明の半導体装置は、前記主リードの少なくとも１本が樹脂パッケージ内部で不連続部を構成する
この構成によれば、不連続部が熱歪を緩和し、ダイパッドの平坦性を阻むことなく、平坦で高精度のリードフレームを維持することができ、実装が容易となる上、信頼性の高いものとなる。また樹脂封止工程における熱によって歪を生じることもない。この不連続部としては、切断部、切り込み（歪除去部）等が適用可能である。また、リードフレーム自体は対称でないため、実装工程において誤接続を防ぐことができる。

また本発明の半導体装置は、前記主リードは前記樹脂パッケージの中心線に対して外部導出領域においては対称であるようにしたものを含む。
この構成によれば、この半導体装置が実装されるプリント基板の配線は変更することなく、信頼性の向上を図ることができる。

本発明の半導体装置によれば、薄くて大きい半導体チップを用いる場合にも、オン抵抗が低く、薄型でかつ、信頼性の高い半導体装置を提供することが可能となる。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
図１（ａ）乃至（ｃ）は、本発明の実施の形態１におけるＭＯＳＦＥＴ（半導体装置）を示す上面図、Ａ−Ａ断面図、側面図である。この半導体装置は、ＭＯＳＦＥＴを構成する半導体チップ６をフラットタイプリードを備えたリードフレーム１０に載置し、樹脂パッケージ１に封止した面実装型の半導体装置を構成するものである。すなわち、この半導体装置は、樹脂パッケージ１と、前記樹脂パッケージ１内部で、一体化され、チップ搭載部２ｄを構成する３本の主リード２ａ、２ｂ、２ｃと、前記チップ搭載部２ｄに搭載された半導体チップ６と、前記半導体チップ６の表面で半導体チップのソース電極に接続された第１および第２の表面リード３ａ、３ｂと、ゲートに接続された第３の表面リード４とを含み、前記主リード２ａ、２ｂ、２ｃおよび前記第１乃至第３の表面リード３ａ、３ｂ、４が前記樹脂パッケージの底面と同一面上をまっすぐに伸長するようにしたことを特徴とする。

ここでチップ搭載部２ｄは半導体チップ６の裏面全面に形成されたドレイン電極に導電性接着剤を介して固着されており、３本の主リード２ａ、２ｂ、２ｃを介して外部接続される。また第１および第２の表面リード３ａ、３ｂは、前記３本の主リード２ａ、２ｂ、２ｃのうちの２本と樹脂パッケージ１の中心線に対して対称となるように導出されており、ボンディングワイヤ５を介して半導体チップ表面に形成されたソース電極と接続されている。一方第３の表面リード４は、同様に、前記３本の主リード２ａ、２ｂ、２ｃのうちの１本である２ｃと樹脂パッケージ１の中心線に対して対称となるように導出されており、ボンディングワイヤ５を介して半導体チップ表面に形成されたゲート電極と接続されている。

このリードフレーム１０は銅の条材を、Ｓｎ−２Ｂｉめっき層で被覆したものである。そして各リードの樹脂パッケージ１からの導出部の長さは０．２５ｍｍ、樹脂パッケージは１．６×１．６、高さ０．５８ｍｍ、各リードの板厚は０．１３、リード幅は０．２ｍｍとした。

次に、この半導体装置の実装方法について説明する。
まず、このリードフレームの製造方法について説明する。
この方法では、図２に示すように金属製の板状体（銅板）を打ち抜き加工により形状加工し、電解めっきによりＳｎ−２Ｂｉめっき層を形成する。ここでリードフレームは送り穴Hを有するサイドバー１１で複数のユニットＵが接続されている。またパンチによりチップ載置部２ｄがリード面よりも少し上にくるように成形する。これは半導体チップのパッドとリードとの間隔を低減し、ボンディングワイヤをなるべく短くするためである。

次にこのリードフレームを用いたＭＯＳＦＥＴの実装方法について説明する。

まず図３（a）に示すように、図２に示したリードフレームのチップ載置部２ｄにＭＯＳＦＥＴを構成する半導体チップ６の裏面が搭載されるように固着し、ボンディングワイヤ５によって半導体チップの表面側に形成されたソース電極と第１および第２の表面リードとを接続する。続いて同様にボンディングワイヤ５によって半導体チップの表面側に形成されたゲート電極と第３の表面リード４とをボンディングワイヤ５を介して接続する。

この後、図３（ｂ）に示すように、エポキシ樹脂を用いて樹脂封止を行い半導体装置を形成する。

そして最後に図３（ｃ）に示すように、各リードをサイドバー１１から切除するとともに、樹脂パッケージ１からの突出長が所定の長さとなるように切断し、フラットタイプのリードを備えた面実装型半導体装置を得ることが出来る。

かかる構成によれば、前記主リードおよび前記第１乃至第３の表面リードが、前記樹脂パッケージ１の底面と同一面上をまっすぐに伸長するように構成されているため、薄型化が可能である。また、アウターリードすなわち、樹脂パッケージ外への導出部分を短くすることができ、実装面積の低減、およびオン抵抗の低減をはかることができる。

また半導体チップ裏面全体に接続された３本の主リードが導出されているため、ドレイン端子の接触抵抗が大幅に低減されるとともに、特にフラットタイプのリードであるため放熱性もすぐれたものとなる。ソース端子についても２本の表面リードに接続されているため低抵抗化を図ることができる。

またチップの大型化に際しても、樹脂封止後にリードを折り曲げる必要がなく、リードの成形工程において、樹脂の抜けが生じたりすることがないため、樹脂厚を薄くしても抜けやクラックが生じることなく、薄型で信頼性の高い半導体装置を提供することができる。

樹脂パッケージの底面と同一面上に、リードが突出して形成されているため、安定して実装することができる。従って、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。このように本実施の形態によれば、安定な外部端子構造を形成することが可能となる。

また、半導体チップの搭載時にも、チップ載置部は３本の主リードで支持されているため、平坦性を良好に維持することができ、位置ずれもなく、確実で信頼性の高いボンディングを可能にする。また、樹脂封止後、樹脂パッケージ底面と同一表面上でリードを切断するため、半導体装置としての変形もない。

また、本発明のリードフレームにおいては、前記リード表面に形成されるＳｎ−Ｂｉめっき層は、配線パターンを半田と共晶を形成し易い金などの金属で構成すれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
さらに、本実施の形態のリードフレームは、打ち抜き加工に代えて、フォトリソグラフィ工程を経て、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。

（実施の形態２）
次に本発明の実施の形態２について説明する。
本実施の形態の半導体装置では、図４（ａ）乃至（ｃ）に示すように、前記主リード２ａ、２ｂ、２ｃは相対向する２辺のうちの１辺から３本、前記表面リード３ａは他の一辺から導出され、主リードおよび表面リードは前記樹脂パッケージの中心に対して非対称となるように構成された点で前記実施の形態１と異なるもので他は前記実施の形態１と同様に形成されている。ここで図４（ａ）乃至（ｃ）は本発明の半導体装置を示す上面図、Ａ−Ａ断面図、側面図である。

製造に際しても同様であり、この場合リードフレームにおいても実装後においてもリードが対称でないため、方向を間違えたりすることがほとんどなくなるため実装効率の向上をはかることができる。

（実施の形態３）
次に本発明の実施の形態３について説明する。
本実施の形態の半導体装置では、図５（ａ）乃至（ｃ）に示すように、前記主リード２ａ、２ｂ、２ｃは前記チップ搭載部２ｄの相対向する２辺のうちの１辺から３本、前記表面リード３Ｓは他の一辺側から導出され、表面リード３Ｓは主リードよりも幅広となるように形成された点で前記実施の形態１と異なるもので他は前記実施の形態１と同様に形成されている。ここでも主リードおよび表面リードは前記樹脂パッケージの中心に対して非対称となるように構成される。ここでも図５（ａ）乃至（ｃ）は本発明の半導体装置を示す上面図、Ａ−Ａ断面図、側面図である。

製造に際しても同様であり、実施の形態２に比べて表面リードが幅広に構成される分ソース電極の取り出し抵抗が大幅に低減される。また実施の形態２と同様、この場合もリードフレームにおいても実装後においてもリードが対称でないため、方向を間違えたりすることがほとんどなくなるため実装効率の向上をはかることができる。

（実施の形態４）
次に本発明の実施の形態４について説明する。
本実施の形態の半導体装置では、図６（ａ）乃至（ｃ）に示すように、主リードを幅広の主リード２Ｓと、通常幅の主リード２ｃの２本で構成した点が実施の形態３と異なるのみで他は実施の形態３と同様である。すなわち主リード２Ｓ、２ｃは前記チップ搭載部２ｄの相対向する２辺のうちの１辺から２本、前記表面リード３Ｓは他の一辺側から導出され、表面リード３Ｓは主リードとほぼ同程度の幅広となるように形成されている。ここでは主リードおよび表面リードは前記樹脂パッケージの中心に対して対称となるように構成される。ここで図６（ａ）乃至（ｃ）は本発明の半導体装置を示す上面図、Ａ−Ａ断面図、側面図である。

製造に際しても同様であり、実施の形態２に比べて表面リードが幅広に構成される分ソース電極の取り出し抵抗が大幅に低減され、さらには放熱性も向上する。また実施の形態２と同様、この場合もリードフレームにおいても実装後においてもリードが対称でないため、方向を間違えたりすることがほとんどなくなるため実装効率の向上をはかることができる。
（実施の形態５）
次に本発明の実施の形態５について説明する。
本実施の形態の半導体装置では、図７（ａ）乃至（ｃ）に示すように、前記主リードの少なくとも１本が樹脂パッケージ内部で歪除去のための不連続部としてのスリットＳを有するように構成した点で実施の形態１と異なるのみで、他は同様に形成されている。すなわち主リード２ａ、２ｂ、２ｃは前記チップ搭載部２ｄの相対向する２辺のうちの１辺から３本、前記表面リード３ａ、３ｂ、４は他の一辺側から導出され、前記実施の形態１と同様に形成されている。ここでは主リードおよび表面リードは外観上では実施の形態１の半導体装置と同様に、樹脂パッケージの中心に対して対称となるように構成される

製造に際しても同様であり、実施の形態１に比べて主リードが不連続部を有し歪を吸収することができるため、実装効率の向上をはかることができる。すなわち、この構成によれば、不連続部が熱歪を緩和し、ダイパッドの平坦性を阻むことなく、平坦で高精度のリードフレームを維持することができ、実装が容易となる上、信頼性の高いものとなる。
また樹脂封止工程における熱によって歪を生じることもない。この不連続部としては、切断部、切り込み（歪除去部）等が適用可能である。また、リードフレーム自体は対称でないため、実装工程において誤接続を防ぐことができる。

また本発明の半導体装置は、前記主リードは前記樹脂パッケージの中心線に対して外部導出領域においては対称であり、この半導体装置が実装されるプリント基板の配線は変更することなく、信頼性の向上を図ることができる。

なお、前記実施の形態では、ＭＯＳＦＥＴの実装について説明したが、このようなディスクリート素子に限定されることなく、ＩＣやＬＳＩなどにも適用可能であることはいうまでもない。

以上説明してきたように、本発明の半導体装置によれば、オン抵抗の低減を図ることができ、大型の半導体チップに対しても対向可能であるため、スイッチング用のＭＯＳＦＥＴだけでなく、種々のデバイスに適用可能である。

本発明の実施の形態１に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は正面図である。 本発明の実施の形態１に係るリードフレームの要部拡大図である。 本発明の実施の形態１に係る半導体装置の製造工程図である。 本発明の実施の形態２に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は正面図である。 本発明の実施の形態３に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は正面図である。 本発明の実施の形態４に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は正面図である。 本発明の実施の形態５に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は正面図である。

符号の説明

１ 樹脂パッケージ
２ 主リード
３ 表面リード
４ 表面リード
５ ボンディングワイヤ
６ 半導体チップ
１０ リードフレーム
１１ サイドバー

Claims (8)

1. 樹脂パッケージと、
   前記樹脂パッケージ内部で、一体化され、チップ搭載部を構成する少なくとも２本の主リードと、
   前記チップ搭載部に搭載された半導体チップと、
   前記半導体チップの表面でそれぞれ電極に接続された第１および第２の表面リードとを含み、前記主リードおよび前記第１および第２の表面リードが、前記樹脂パッケージの底面と同一面上を外方にまっすぐに伸長するようにした半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記主リードは前記チップ搭載部の１辺から導出される半導体装置。
3. 請求項２に記載の半導体装置であって、
   前記主リードは前記チップ搭載部の１辺全体にわたり導出された複数本のリードである半導体装置。
4. 請求項２に記載の半導体装置であって、
   前記主リードは前記チップ搭載部の相対向する２辺のうちの１辺から２本、前記表面リードは他の１辺側から導出された半導体装置。
5. 請求項２に記載の半導体装置であって、
   前記主リードおよび表面リードは前記樹脂パッケージの中心に対して非対称となるように構成された半導体装置。
6. 請求項２に記載の半導体装置であって、
   前記主リードまたは表面リードは相対向する側で互いに幅が異なるように構成された半導体装置。
7. 請求項２に記載の半導体装置であって、
   前記主リードの少なくとも１本が樹脂パッケージ内部で不連続部を構成するように構成された半導体装置。
8. 請求項７に記載の半導体装置であって、
   前記主リードは前記樹脂パッケージの中心線に対して外部導出領域においては対称である半導体装置。

Images