[go: up one dir, main page]

JP2006287034A - 電解めっきを利用した配線基板の製造方法 - Google Patents

電解めっきを利用した配線基板の製造方法 Download PDF

Info

Publication number
JP2006287034A
JP2006287034A JP2005106252A JP2005106252A JP2006287034A JP 2006287034 A JP2006287034 A JP 2006287034A JP 2005106252 A JP2005106252 A JP 2005106252A JP 2005106252 A JP2005106252 A JP 2005106252A JP 2006287034 A JP2006287034 A JP 2006287034A
Authority
JP
Japan
Prior art keywords
plating layer
layer
wiring
wiring pattern
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005106252A
Other languages
English (en)
Inventor
Hideyasu Okazawa
秀安 岡沢
Yoshiki Takeda
吉樹 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005106252A priority Critical patent/JP2006287034A/ja
Priority to TW095108561A priority patent/TW200636942A/zh
Priority to EP06006583A priority patent/EP1708552A3/en
Priority to US11/396,203 priority patent/US7226807B2/en
Priority to KR1020060029612A priority patent/KR20060106766A/ko
Publication of JP2006287034A publication Critical patent/JP2006287034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V3/00Globes; Bowls; Cover glasses
    • F21V3/02Globes; Bowls; Cover glasses characterised by the shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V15/00Protecting lighting devices from damage
    • F21V15/01Housings, e.g. material or assembling of housing parts
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/101Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening permanently, e.g. welding, gluing or riveting
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/12Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening by screwing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H10W90/754
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 電解めっきにより基板に配線パターンを形成する際に、配線パターンの不要部分による信号の反射やノイズを防止して電気的特性を改善し、配線パターンの配置の高密度化を図る。
【解決手段】 金属箔付き絶縁基板に第1無電解めっき層とその上の第1めっきレジストを形成;第1無電解めっき層に給電してレジスト開口内の第1無電解めっき層上に第1電解めっき層を形成;第1めっきレジストを除去;露出した第1無電解めっき層と金属箔を除去して絶縁基板を露出;基板露出部と配線パターン上に第2無電解めっき層を形成;その上に第2めっきレジストを形成;レジスト開口部の第2無電解めっき層を除去;第2めっきレジスト下の第2無電解めっき層に給電してレジスト開口部の配線パターン上に第2電解めっき層を形成;第2めっきレジストを除去;露出した第2無電解めっき層を除去。【選択図】 図6

Description

本発明は半導体装置等に用いる配線基板の製造方法、特に電解めっきを利用して配線基板を製造する場合において、給電用のめっき配線を不要とした配線基板の製造方法に関する。
従来、半導体装置に使用される配線基板を製造する場合、例えば、図1Aに示すようなガラスプリプレグ等の樹脂からなる大判の基板1を用意し、この大判の基板1上にマトリッス状に複数の配線基板3に対応する配線パターン5を一括して形成した後、所定の切断線7に沿って切断することにより個々の配線基板3を得ている。
特に、サブトラクティブ法(テンティング法)により、大判の基板1上に配線パターン5を形成する場合、ボンディングパッド等の配線パターン5の主要部に、電解めっきによりニッケルめっきや金めっきを施すための、配線パターン間を短絡させる給電用のめっき配線9が切断して得られる配線基板3の外側に設けられる。なお、図1Bは図1Aで示した配線パターン5およびめっき配線9の部分を拡大して示すもので、11はボンディングパッド、13はスルーホールである。
電解めっきを施す際は、大判の基板1をめっき液(図示せず)中に浸漬し、大判の基板1の外周部のめっき配線9をめっき用の電極(図示せず)に接続することにより、配線パターン5に給電し、この配線パターン5の必要個所にニッケルや金の電解めっきを施す。
電解めっきを施した後、めっき配線9の内側部分(破線で示す切断線7に沿った部分)で大判の基板1を切断し、個々の配線基板3を得ている。このため、配線基板3の配線パターン5には、めっき配線9に接続させるためにのみ必要で、電気信号の伝達等には不要な部分15がスルーホール13から配線基板3の外縁にかけて存在することとなる。
上記のような配線基板3として、BGA(Ball Grid Array)と呼ばれる半導体装置に使用されるものがある。図2A〜Gおよび図3A〜Dにおいて、従来のサブトラクティブ法による配線基板、特にBGAに使用される配線基板3の製造方法について工程順に説明する。またこのようにして製造された配線基板3を用いたBGAを図4Aに示す。なお、図2および図3の各図では、図4AのXで示した断面部分の配線パターンについての製造方法(配線パターン形成方法)を示す。
図2Aにおいて、まず、樹脂基板(ガラスプリプレグ)1の両面に銅箔17、17を積層した大判の両面銅張り積層板10を用意する。この両面銅張り積層板10上に、図1Aに示すような複数の配線基板3を形成するのである。
図2Bにおいて、ドリル(図示せず)で所要個所にスルーホール13を開口する。
図2Cにおいて、スルーホール13の内壁を含む全表面に、銅などの無電解めっき19を施す。
図2Dにおいて、無電解めっき層19から給電して、無電解めっき層19上に、銅などの電解めっき21を施す。これにより配線パターン形成に必要なめっき厚さとする。
図2Eにおいて、電解めっき層21上に、ドライフィルムレジストと呼ばれるフィルム状のエッチングレジストを積層し、その上から露光・現像して、所定の配線パターンに対応するレジストパターン23を形成する。
図2Fにおいて、レジストパターン23をマスクとしてエッチングを施し、レジストパターン23から露出している配線パターン形成に不要な部分の電解銅めっき層21、無電解銅めっき層19、銅箔17を除去し、配線パターン5を形成する。
図2Gにおいて、レジストパターン23を除去する。これにより、配線パターン5が露出される。この配線パターン5は、その接続部分5cを介して、配線パターン5と同時に形成されるめっき配線9に接続され、図1に示すように相互に短絡されている。なお、このめっき配線9は、図1に示すように、大判の樹脂基板1上に、複数の配線基板3を得るための切断線7の外側に枠状に形成されていて、切断前においては、すべての配線基板3の配線パターン5に接続されている。
次に、図3Aにおいて、ソルダレジストを印刷塗布し、露光・現像により、ソルダレジストパターン25を形成する。この際、配線パターン5のボンディングパッド11や、外部接続用パッド(はんだボールの接合部)31などの所要個所が露出するように、ソルダレジストパターン25を形成する。
図3Bにおいて、めっき配線9(図1)から給電し、ワイヤボンディングパッド11と、外部接続用パッド31に、電解ニッケルめっき27を施し、次いで電解金めっき29を施す。なお、図3Cは、図3Bを上から見た図を示している(ただし、ソルダレジスト25を除いて示している)。図示のように、ニッケル・金(Ni/Au)電解めっきの際、配線パターン5はめっき配線9で短絡されている。
図3Dにおいて、図3B、Cで示した切断線7で大判の基板1を切断し、個々の配線基板3を得る。
この後、配線基板3に半導体素子33を搭載し、ボンディングワイヤ35により半導体素子33とワイヤボンディングパッド11間を接続し、樹脂37により封止し、更にはんだボール39を接合することにより、図4Aに示すような半導体装置(BGA)を得る。
図4Bは、図4AのXで示した配線基板の部分を上面から見た図(封止樹脂37やソルダレジスト25を除去した状態)である。
上述のような従来のサブトラクティブ法で製造した図4Aに示す配線基板3を使用すると、図4Bに示すように、配線パターン5に、スルーホール13の部分から切断した配線基板3の外周縁7aまで延びた不要部分(めっき配線への接続部5c)が生じ、この不要部分5cにより信号の反射やノイズが発生し、半導体装置の電気的特性が悪化する。また、このようなめっき配線9と接続部5cを設けると、めっき配線9と接続部5cの分だけ、配線パターン5の配置に制限が生ずるため、配線パターン5の高密度化の妨げとなる。
なお、本発明に関連する先行技術として、特許文献1があるが、配線パターンと基板との密着性を向上させ、配線パターンの微細化を可能とし、また、ソルダレジストと導体部との密着性をも向上させるため、基板面に形成された銅層を給電層して電解めっきを施すこと、銅層をレジストパターンをマスクとしてエッチングすることにより配線パターンを形成すること、が開示されている。
特開2000−114412号公報
上述のような従来のサブトラクティブ法で製造した配線基板によると、電解めっきを施すための給電用の必要性から配線パターンに不要部分が生じ、この不要部分により信号の反射やノイズが発生し、半導体装置の電気的特性が悪化したり、配線パターンの配置に制限が生ずることにより配線パターンの高密度化の妨げとなる。
そこで、本発明では、電解めっきを利用して基板に配線パターンを形成する場合においても、配線パターンに不要部分が生ずることはなく、これによる信号の反射やノイズの発生による半導体装置の電気的特性の悪化を生ずることなく、配線パターンの配置を高密度化することのできる、電解めっきを利用した配線基板の製造方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、電解めっきを利用して配線基板を製造する方法であって、
表面に金属箔が張り付けられた絶縁基板に貫通孔を形成する工程、
上記金属箔上および上記貫通孔内壁に第1無電解めっき層を形成する工程、
上記第1無電解めっき層上に、第1所定箇所のみが露出するように、第1めっきレジストパターンを形成する工程、
上記第1無電解めっき層を給電層として電解めっきを行い、上記第1所定箇所に露出している第1無電解めっき層上に第1電解めっき層を形成して配線パターンとする工程、
上記第1めっきレジストパターンを除去して、その下の上記第1無電解めっき層を露出させる工程、
上記露出された第1無電解めっき層およびその下の上記金属箔を除去して、上記絶縁基板の表面を露出させる工程、
上記露出した絶縁基板の表面および上記貫通孔内を含む上記配線パターン上に第2無電解めっき層を形成する工程、
上記第2無電解めっき層および上記配線パターンの第2所定箇所のみが露出するように、第2めっきレジストパターンを形成する工程、
上記第2所定箇所に露出している上記第2無電解めっき層を除去する工程、
上記第2めっきレジストパターン下の上記第2無電解めっき層を給電層として電解めっきを行い、上記第2所定箇所に露出している上記配線パターン上に第2電解めっき層を形成する工程、
上記第2めっきレジストパターンを除去して、その下の上記第2無電解めっき層を露出させる工程、および
上記露出した第2無電解めっき層を除去する工程、
を含むことを特徴とする、電解めっきを利用した配線基板の製造方法が提供される。
典型的には、前記金属箔、前記第1無電解めっき層および前記第1電解めっき層は銅である。
典型的には、上記第1めっきレジストパターンを形成する工程は、上記第1無電解めっき層上にめっきレジストを塗布する工程と、露光・現像する工程とを含み、上記第2めっきレジストパターンを形成する工程は、上記第2無電解めっき層および上記配線パターンを含む基板上にめっきレジストを塗布する工程と、露光・現像する工程とを含む。
典型的には、上記配線パターン上にソルダレジスト層を形成する工程と、該ソルダレジスト層を露光・現像することにより上記配線パターンの第2電解めっき層を露出させる工程とから成る、ソルダレジストパターンの形成工程を含む。
典型的には、上記配線基板は、大判型基板を所定の切断線に沿って切断することにより個々に得られるものであって、電解めっきを施す工程での、無電解めっき層よりの給電は、大判型基板の周縁部における無電解めっき層にて給電が行われ、且つ上記前記配線パターンを形成する工程では、個々配線基板の端縁である上記切断線にまで延在しないように、大判型基板上に配線パターンが形成される。
本発明の電解めっきを利用した配線基板の製造方法によると、従来の製造方法により製造した配線基板のように、めっき配線が不要となるばかりでなく、配線パターンをめっき配線へ接続するための接続部のような、「不要部分」が存在しないため、これらの「不要部分」による信号の反射やノイズが発生により半導体装置の電気的特性の悪化させることはなく、また、このような「不要部分」が存在しないために、配線パターンの配置の自由度が増し配線基板の高密度化を達成することができる。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
本発明によれば、電解めっきを施すためのめっき配線が不要となるため、前述した従来のような問題は生じない。なお、下記の実施形態の説明において、樹脂基板1としては、内部に複数層の配線層が形成された、多層配線基板を用いても良い。また、配線パターンは、樹脂基板1の両面に形成しても良く、また片面にのみ形成しても良い。
〔実施形態1〕
以下に、図5および図6を参照して本発明の望ましい実施形態を説明する。以下の説明中で各部の寸法は一つの代表例であり、これに限定する必要はない。
まず、図5Aに示すように、両面に銅箔17(厚さ1〜3μm)を貼り付けたガラスクロス入りエポキシ樹脂基板1(厚さ0.03mm以上)を用意する。
次に、図5Bに示すように、ドリル加工により基板1にスルーホール13(開口径35〜350μm)を開口する。
次に、図5Cに示すように、銅箔17上およびスルーホール13内壁に第1無電解銅めっき層51(厚さ0.01μm以上)を形成する。第1無電解銅めっき層51は後に電解銅めっきを施す際の給電層となるものであり、0.01μm程度の厚さがあれば給電層として十分に機能する。
次に、図5Dに示すように、第1無電解銅めっき層51上に、第1所定箇所として配線パターン形成予定箇所57’のみが露出するように、第1めっきレジストパターン55を形成する。
次に、図5Eに示すように、第1無電解銅めっき層51を給電層として電解銅めっきを行い、第1所定箇所57’に露出している第1無電解銅めっき層51上に、配線パターンの厚さの大部分を成す第1電解銅めっき層57を形成する。この例では、スルーホール13によって基板両面の配線パターン同士が接続されている。
次に、図5Fに示すように、第1めっきレジストパターン55を剥離して、その下の第1無電解銅めっき層51を露出させる。
次に、図5Gに示すように、フラッシュエッチングを行い、第1無電解銅めっき層51の上記露出部分とその下の銅箔17を除去する。
第1電解銅めっき層57(厚さ5μm以上)は、第1無電解銅めっき層51(厚さ0.01μm以上)および銅箔17(厚さ1〜3μm)に比較して厚いため、フラッシュエッチングの際に多少表面が溶解しても、配線パターンとして十分な厚さを維持しており、使用上何ら問題はない。
これにより、銅箔17、第1無電解銅めっき層51、第1電解銅めっき層57の3層が積層して成る配線パターン(厚さ5μm以上)が完成する(以下「配線パターン57」とも表示する)。配線パターン以外の領域は樹脂基板1の表面が露出している。
次に、図6Aに示すように、露出した樹脂基板1の表面および貫通孔13内を含む配線パターン57上に第2無電解銅めっき層63(厚さ0.01μm以上)を形成する。第2無電解銅めっき層63は後にパッド形成用の電解ニッケルめっきおよび電解金メッキを施す際の給電層となるものであり、0.01μm程度の厚さがあれば給電層として十分に機能する。
次に、図6Bに示すように、第2所定箇所(配線パターン57のパッド形成予定箇所等の第2無電解銅めっき層63および樹脂基板1の表面上の除去予定箇所の第2無電解銅めっき層63)のみが露出するように第2めっきレジストパターン65を形成する。図の右端は基板端部であり、この部分の上面側では第2めっきレジストパターン65が第2無電解銅めっき層63を覆っている。
次に、図6Cに示すように、フラッシュエッチングを行い、第2無電解銅めっき層63の上記露出部分を除去して、その下の配線パターン57および樹脂基板1の表面を露出させる。第2無電解めっき層63は、複数の配線パターン57間を電気的に短絡させ、電解めっきの給電層となる。配線パターン57の端部には、その下の第1無電解銅めっき層51および銅箔17の端部も露出している。
次に、図6Dに示すように、第2無電解銅めっき層63を給電層とし、第2めっきレジストパターン65をマスクとして電解ニッケルめっきおよび電解金メッキを順次行ない、上記露出した配線パターン57上に電解ニッケルめっき層67(厚さ1μm以上)とその上の電解金メッキ層69(厚さ0.1μm以上)とから成る第2電解めっき層を形成する。電解ニッケルめっき層67および電解金メッキ層69は配線パターン端部(57+51+17の端部)も覆っている。
次に、図6Eに示すように、第2めっきレジストパターン65を剥離して、その下の第2無電解銅めっき層63を露出させる。
次に、図6Fに示すように、フラッシュエッチングを行い、上記露出した第2無電解銅めっき層63を除去する。
最後に、図6Gに示すように、ソルダレジストを印刷塗布し、露光・現像により、ソルダレジストパターン71を形成する。配線パターン57のパッド部を構成する電解ニッケル/金めっき部67/69(第2電解めっき層)は露出させるようにソルダレジストパターン71を形成する。
以上により、樹脂基板1の両面の配線パターン57はパッド部69,67以外がソルダレジストパターン71で覆われ、両配線パターン57同士がスルーホール13を介して接続されている配線基板100が完成する。
なお、図5Fの工程で銅箔17および第1無電解銅めっき層51を露出させた部分を、図5Gの工程でフラッシュエッチングにより一旦除去してから、図6Aの工程で改めて第2無電解銅めっき層63を形成するのは、以下の理由による。
銅箔17および第1無電解銅めっき層51を除去せずに、後の電解ニッケルめっきおよび電解金メッキの際に給電層として用いることも考えられる。
しかし、銅箔17(1〜3μm)は無電解銅めっき層51あるいは63(厚さ0.01μm以上)に比べてかなり厚い。そのため、銅箔17を給電層として利用して電解ニッケルめっきと電解金メッキを行なうと、その後に給電層〔17+51〕を除去するためのフラッシュエッチングは長時間を要する。ニッケルも金も銅のエッチング液には溶解しないため、ニッケル/金めっき層の縁部で配線パターン本体である電解銅めっき層の下層に選択的にアンダーエッチング(食い込み)が発生して、図7に示すように配線パターンに括れ部分Qが形成される。
この括れ部分Qからニッケル/金めっき層67/69の剥離が生じ易く、また配線パターン57/51/17も基板1への密着力が弱くなり、配線パターン57/51/17自体の剥離も生じ易くなる。
このような括れの発生を防止するために本発明では、電解ニッケルめっきおよび電解金めっきを行なうための給電層を薄くして、短時間のフラッシュエッチングにより容易に除去できるようにした。
そのために、図5Fの工程で露出させた銅箔17および第1無電解銅めっき層51の部分を、図5Gの工程でフラッシュエッチングにより一旦除去する。これにより、無電解層に比べて遥かに厚い銅箔17の給電層用の部分はこの段階で除去される。
そして、図6Aの工程で改めて薄い第2無電解銅めっき層63を形成し、これを電解ニッケルめっきおよび電解金めっきの給電層として用いる。この第2無電解同めっき層63は0.01μm程度に薄く形成すれば十分であり、1〜3μmの厚さがある銅箔17に比べて極めて短時間のフラッシュエッチングで容易に除去できる。そのため、厚い銅箔17を含む厚い給電層を除去する長時間のフラッシュエッチングでは括れ部分Qが発生するが、本発明の方法ではこのような括れ部分Qが発生することはない。
〔実施形態2〕
本発明の方法は、両面銅箔付き多層基板を用いることもできる。
まず、図8Aに示すように、両面に銅箔17(厚さ1〜3μm)を貼り付けたガラスクロス入りエポキシ樹脂から成り内部に配線パターン203が形成された両面銅箔付き多層基板201(厚さ80〜500μm程度)を用意する。
次に、図8Bに示すように、この基板201に、実施形態1と同様にしてスルーホール13(開口径35〜350μm程度)を開口する。
次に、図8Cに示すように、実施形態1と同様にして第1無電解銅めっき層51(厚さ0.01μm以上)を形成する。
以下、図5D〜図6Gに示した実施形態1の工程と同様に処理を行なって、図8Dに示すような多層回路基板200が完成する。その構造は、基板内部に配線パターン203を備えている以外は、図6Gに示した実施形態1の構造と同様に本発明の特徴を備えており、本発明による作用効果が得られる。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、特許請求の範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、電解めっきを利用して基板に配線パターンを形成する場合においても、配線パターンに不要部分が生ずることはなく、これによる信号の反射やノイズが発生による半導体装置の電気的特性の悪化を生ずることなく、配線パターンの配置を高密度化することができる。
更に、付加的な効果として、先にパターニングまで行なうため、導通チェックをめっき前に行なうことも可能である。
図1は、従来の製造方法により複数の配線基板を形成した大判の基板を示す(A)平面図および(B)一部拡大平面図である。 図2は、サブトラクティブ法による従来の配線基板の製造工程を示す断面図である。 図3は、図2に続く従来の配線基板の製造工程を示す断面図である。 図4は、従来の製造方法による半導体装置を示す(A)断面図および(B)部分拡大平面図である。 図5は、本発明の一実施形態による配線基板の製造工程を示す断面図である。 図6は、図5に続く本発明の一実施形態による配線基板の製造工程を示す断面図である。 図7は、本発明の方法を逸脱した際にニッケル/金パッド下の配線パターンに発生する括れを示す(1)配線パターン長手方向および(2)配線パターン幅方向の各断面図である。 図8は、本発明の方法を両面銅箔付き多層基板に適用した配線基板の製造工程を示す断面図である。
符号の説明
1 ガラスプリプレグ樹脂基板
3 配線基板
5 配線パターン
7 切断線
9 めっき配線
11 ボンディングパッド
13 スルーホール
17 銅箔
19 無電解めっき層
21 電解めっき層
23 レジストパターン
25 ソルダレジストパターン
27 電解ニッケルめっき層
29 電解金めっき層
33 半導体素子
35 ボンディングワイヤ
37 封止樹脂
51 第1無電解銅めっき層
55 第1めっきレジストパターン
57’ 第1所定箇所(配線パターン形成予定箇所)
57 第1電解銅めっき層(配線パターンの実質部分)
63 第2無電解銅めっき層
65 第2めっきレジストパターン
67 電解ニッケルめっき層
69 電解金めっき層
71 ソルダレジストパターン
100、200 本発明の配線基板
201 両面銅箔付き多層基板
203 内部配線パターン

Claims (6)

  1. 電解めっきを利用して配線基板を製造する方法であって、
    表面に金属箔が張り付けられた絶縁基板に貫通孔を形成する工程、
    上記金属箔上および上記貫通孔内壁に第1無電解めっき層を形成する工程、
    上記第1無電解めっき層上に、第1所定箇所のみが露出するように、第1めっきレジストパターンを形成する工程、
    上記第1無電解めっき層を給電層として電解めっきを行い、上記第1所定箇所に露出している第1無電解めっき層上に第1電解めっき層を形成して配線パターンとする工程、
    上記第1めっきレジストパターンを除去して、その下の上記第1無電解めっき層を露出させる工程、
    上記露出された第1無電解めっき層およびその下の上記金属箔を除去して、上記絶縁基板の表面を露出させる工程、
    上記露出した絶縁基板の表面および上記貫通孔内を含む上記配線パターン上に第2無電解めっき層を形成する工程、
    上記第2無電解めっき層および上記配線パターンの第2所定箇所のみが露出するように、第2めっきレジストパターンを形成する工程、
    上記第2所定箇所に露出している上記第2無電解めっき層を除去する工程、
    上記第2めっきレジストパターン下の上記第2無電解めっき層を給電層として電解めっきを行い、上記第2所定箇所に露出している上記配線パターン上に第2電解めっき層を形成する工程、
    上記第2めっきレジストパターンを除去して、その下の上記第2無電解めっき層を露出させる工程、および
    上記露出した第2無電解めっき層を除去する工程、
    を含むことを特徴とする、電解めっきを利用した配線基板の製造方法。
  2. 上記金属箔、上記第1無電解めっき層および上記第1電解めっき層は銅であることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 上記第2電解めっき層は、上記露出している配線パターン上の電解ニッケルめっき層とその上の電解金めっき層とから成ることを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 上記第1めっきレジストパターンを形成する工程は、上記第1無電解めっき層上にめっきレジスト層を形成する工程と、露光・現像する工程とを含み、上記第2めっきレジストパターンを形成する工程は、上記第2無電解めっき層および上記配線パターンを含む基板上にめっきレジスト層を形成する工程と、露光・現像する工程とを含むことを特徴とする請求項1〜3のいずれか1項に記載の配線基板の製造方法。
  5. 上記配線パターン上にソルダレジスト層を形成する工程と、該ソルダレジスト層を露光・現像することにより上記配線パターンの第2電解めっき層を露出させる工程とから成る、ソルダレジストパターンの形成工程を含むことを特徴とする請求項1〜4のいずれか1項に記載の配線基板の製造方法。
  6. 上記配線基板は、大判型基板を所定の切断線に沿って切断することにより個々に得られるものであって、電解めっきを施す工程での、無電解めっき層よりの給電は、大判型基板の周縁部における無電解めっき層にて給電が行われ、且つ上記配線パターンを形成する工程では、個々配線基板の端縁である上記切断線にまで延在しないように、大判型基板上に配線パターンが形成されることを特徴とする請求項1〜5のいずれか1項に記載の配線基板の製造方法。
JP2005106252A 2005-04-01 2005-04-01 電解めっきを利用した配線基板の製造方法 Pending JP2006287034A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005106252A JP2006287034A (ja) 2005-04-01 2005-04-01 電解めっきを利用した配線基板の製造方法
TW095108561A TW200636942A (en) 2005-04-01 2006-03-14 Method of production of circuit board utilizing electroplating
EP06006583A EP1708552A3 (en) 2005-04-01 2006-03-29 Method of production of circuit board utilizing electroplating
US11/396,203 US7226807B2 (en) 2005-04-01 2006-03-30 Method of production of circuit board utilizing electroplating
KR1020060029612A KR20060106766A (ko) 2005-04-01 2006-03-31 전해 도금을 이용한 회로 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005106252A JP2006287034A (ja) 2005-04-01 2005-04-01 電解めっきを利用した配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006287034A true JP2006287034A (ja) 2006-10-19

Family

ID=36809119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005106252A Pending JP2006287034A (ja) 2005-04-01 2005-04-01 電解めっきを利用した配線基板の製造方法

Country Status (5)

Country Link
US (1) US7226807B2 (ja)
EP (1) EP1708552A3 (ja)
JP (1) JP2006287034A (ja)
KR (1) KR20060106766A (ja)
TW (1) TW200636942A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212212A (ja) * 2008-03-03 2009-09-17 Shinko Seisakusho:Kk 回路基板の製造方法
JP2010135828A (ja) * 2010-02-08 2010-06-17 Sanyo Electric Co Ltd 基板およびその製造方法、回路装置およびその製造方法
US8227705B2 (en) 2008-05-14 2012-07-24 Nitto Denko Corporation Wired circuit board and producing method thereof
US8258409B2 (en) 2007-03-30 2012-09-04 Sanyo Electric Co., Ltd. Circuit board and circuit device
US8853546B2 (en) 2009-07-17 2014-10-07 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
US8895870B2 (en) 2009-08-28 2014-11-25 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP2015151581A (ja) * 2014-02-14 2015-08-24 日立マクセル株式会社 電鋳品及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4599132B2 (ja) * 2004-10-19 2010-12-15 富士通株式会社 プリント基板の製造方法およびプリント基板
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
KR101097292B1 (ko) 2007-10-18 2011-12-22 유니마이크론 테크놀로지 코퍼레이션 패키지 기판 및 그 제조 방법
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
KR101009228B1 (ko) * 2009-08-19 2011-01-19 삼성전기주식회사 인쇄회로기판의 제조방법
CN103046031B (zh) * 2012-12-11 2014-08-13 胜宏科技(惠州)股份有限公司 一种线路板电镀金方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240093A (ja) * 1987-03-27 1988-10-05 松下電器産業株式会社 プリント配線板の製造方法
JP2003158364A (ja) * 2001-11-22 2003-05-30 Hitachi Chem Co Ltd プリント配線板の製造方法
JP2004193549A (ja) * 2002-12-12 2004-07-08 Samsung Electro Mech Co Ltd メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2004256908A (ja) * 2003-02-24 2004-09-16 Samsung Electro Mech Co Ltd メッキ引込線なしにメッキされるパッケージ基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652569A (en) * 1994-09-02 1997-07-29 Paul Joseph Gerstenberger Child alarm
JP2000114412A (ja) 1998-10-06 2000-04-21 Shinko Electric Ind Co Ltd 回路基板の製造方法
US6396403B1 (en) * 1999-04-15 2002-05-28 Lenora A. Haner Child monitoring system
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6842774B1 (en) * 2000-03-24 2005-01-11 Robert L. Piccioni Method and system for situation tracking and notification
KR101001429B1 (ko) 2002-03-05 2010-12-14 히다치 가세고교 가부시끼가이샤 수지 부착 금속박, 그를 이용한 프린트 배선판 및 그의 제조 방법
US6747555B2 (en) * 2002-09-24 2004-06-08 International Business Machines Corporation Tracking apparatus and associated method for a radio frequency enabled reminder system
JP4142934B2 (ja) * 2002-10-18 2008-09-03 京セラ株式会社 配線基板の製造方法
US7200416B2 (en) * 2003-03-07 2007-04-03 Alain Aisenberg Group specific simplified cellular telephones
US20050086261A1 (en) * 2003-10-20 2005-04-21 Richard Mammone Child locator apparatus and method
US20050149561A1 (en) * 2003-12-29 2005-07-07 Jungle Lasers, Llc Method and apparatus for creating and maintaining a GIS
US6847295B1 (en) * 2004-04-08 2005-01-25 Vernice Doyle Taliaferro Anti-abduction system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240093A (ja) * 1987-03-27 1988-10-05 松下電器産業株式会社 プリント配線板の製造方法
JP2003158364A (ja) * 2001-11-22 2003-05-30 Hitachi Chem Co Ltd プリント配線板の製造方法
JP2004193549A (ja) * 2002-12-12 2004-07-08 Samsung Electro Mech Co Ltd メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2004256908A (ja) * 2003-02-24 2004-09-16 Samsung Electro Mech Co Ltd メッキ引込線なしにメッキされるパッケージ基板およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258409B2 (en) 2007-03-30 2012-09-04 Sanyo Electric Co., Ltd. Circuit board and circuit device
JP2009212212A (ja) * 2008-03-03 2009-09-17 Shinko Seisakusho:Kk 回路基板の製造方法
US8227705B2 (en) 2008-05-14 2012-07-24 Nitto Denko Corporation Wired circuit board and producing method thereof
US8853546B2 (en) 2009-07-17 2014-10-07 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
US8895870B2 (en) 2009-08-28 2014-11-25 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP2010135828A (ja) * 2010-02-08 2010-06-17 Sanyo Electric Co Ltd 基板およびその製造方法、回路装置およびその製造方法
JP2015151581A (ja) * 2014-02-14 2015-08-24 日立マクセル株式会社 電鋳品及びその製造方法

Also Published As

Publication number Publication date
TW200636942A (en) 2006-10-16
KR20060106766A (ko) 2006-10-12
US7226807B2 (en) 2007-06-05
US20060223223A1 (en) 2006-10-05
EP1708552A3 (en) 2008-02-27
EP1708552A2 (en) 2006-10-04

Similar Documents

Publication Publication Date Title
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
CN1329968C (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
JP2009231770A (ja) 多層フレキシブルプリント配線板およびその製造方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
JPH09246719A (ja) 基板の導体層の形成方法
JP2006287034A (ja) 電解めっきを利用した配線基板の製造方法
TWI246379B (en) Method for forming printed circuit board
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
JP4266717B2 (ja) 半導体装置の製造方法
JP5317491B2 (ja) プリント配線板の製造方法
JP2007324568A (ja) パッケージ基板の製造方法
CN216795385U (zh) 线路层局部薄与局部厚的柔性线路板
JP2000114412A (ja) 回路基板の製造方法
JP2004146757A (ja) 配線基板及び配線基板の製造方法
CN114615813A (zh) 线路层局部薄与局部厚的柔性线路板生产工艺
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP2001210952A (ja) 配線基板及び配線基板の製造方法
JP2015204379A (ja) プリント配線板
JP4549499B2 (ja) 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置
JP2004040032A (ja) 配線基板及び配線基板の製造方法
JP2001068807A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412