JP2006279480A - Laminated filter and laminated filter array - Google Patents
Laminated filter and laminated filter array Download PDFInfo
- Publication number
- JP2006279480A JP2006279480A JP2005095027A JP2005095027A JP2006279480A JP 2006279480 A JP2006279480 A JP 2006279480A JP 2005095027 A JP2005095027 A JP 2005095027A JP 2005095027 A JP2005095027 A JP 2005095027A JP 2006279480 A JP2006279480 A JP 2006279480A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- coil
- conductor pattern
- electrode
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Abstract
Description
本発明は、積層型フィルタ及び積層型フィルタアレイに関する。 The present invention relates to a multilayer filter and a multilayer filter array.
積層型フィルタとして、導体パターンが形成された複数の絶縁体を積層して構成されたコイルを含むコイル部と、コンデンサ電極が形成された複数の絶縁体を積層して構成された第1及び第2コンデンサを含むコンデンサ部と、が積層されたものが知られている(例えば、特許文献1参照)。 As the multilayer filter, the first and second coils are configured by stacking a coil portion including a coil configured by stacking a plurality of insulators on which conductor patterns are formed, and a plurality of insulators on which capacitor electrodes are formed. A capacitor part including two capacitors is known (for example, see Patent Document 1).
特許文献1には、コイルの一方端と第1コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように積層体に配置された第1端子電極と、コイルの他方端と第2コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように積層体に配置された第2端子電極と、第1コンデンサを構成する他方のコンデンサ電極に電気的に接続するように積層体に配置された第3端子電極と、第2コンデンサを構成する他方のコンデンサ電極に電気的に接続するように積層体に配置された第4端子電極と、を更に備える積層型フィルタが開示されている。この積層型フィルタでは、第1及び第2端子電極が入出力端子電極として機能し、第3及び第4端子電極がグランド端子電極として機能する。
上述した第1〜第4端子電極を備える積層型フィルタでは、コンデンサ毎に第3端子電極と第4端子電極とが配されているので、グランド端子電極として機能する第3及び第4端子電極側に発生する残留インダクタンスが小さくなり、そのインピーダンスも小さくなる。したがって、高周波ノイズ信号が、第1及び第2コンデンサを通って第3及び第4端子電極からフィルタ外部により流れ易くなり、高周波領域でのノイズ除去効果が優れることとなる。
通常、特許文献1に記載された積層型フィルタの第3及び第4端子電極、すなわちグランド端子電極は、はんだ付け等により、積層型フィルタが実装される外部基板のグランドパターンに機械的及び電気的に接続される。この外部基板のグランドパターンは、基板のパターン設計上の制約等の理由により、第3端子電極が接続されるグランドパターンと、第4端子電極が接続されるグランドパターンとで線路長や形状等が異なって形成される場合がある。各端子電極が接続されるグランドパターンの線路長や形状等が異なると、グランドパターン毎で当該各グランドパターンが有するインダクタンス成分が異なってしまう。このため、各グランドパターンのインダクタンス成分が異なることに起因して、減衰ピークが得られる共振周波数が変化し、外部基板に実装した状態での積層型フィルタの減衰特性が変化してしまう。
Usually, the third and fourth terminal electrodes of the multilayer filter described in
本発明は、上記問題点を解消する為になされたものであり、外部基板に実装された際に減衰特性が変化するのを抑制することが可能な積層型フィルタ及び積層型フィルタアレイを提供することを目的とする。 The present invention has been made to solve the above problems, and provides a multilayer filter and a multilayer filter array capable of suppressing a change in attenuation characteristics when mounted on an external substrate. For the purpose.
本発明に係る積層型フィルタは、導体パターンが形成された複数の絶縁体を積層して構成されたコイルを含むコイル部と、コンデンサ電極が形成された複数の絶縁体を積層して構成された第1コンデンサ及び第2コンデンサを含むコンデンサ部と、を有する積層体と、コイルの一方端と第1コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように積層体に配置された第1端子電極と、コイルの他方端と第2コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように積層体に配置された第2端子電極と、第1コンデンサを構成する他方のコンデンサ電極に電気的に接続するように積層体に配置された第3端子電極と、第2コンデンサを構成する他方のコンデンサ電極に電気的に接続するように積層体に配置された第4端子電極と、第3端子電極と第4端子電極とを電気的に接続する導体パターンを有する接続部と、を備えることを特徴とする。 The multilayer filter according to the present invention is configured by laminating a coil portion including a coil configured by stacking a plurality of insulators formed with a conductor pattern and a plurality of insulators formed with a capacitor electrode. A multilayer body having a capacitor portion including a first capacitor and a second capacitor; and a first capacitor disposed in the multilayer body so as to electrically connect one end of the coil and one capacitor electrode constituting the first capacitor. 1 terminal electrode, 2nd terminal electrode arrange | positioned in a laminated body so that the other end of a coil, and one capacitor electrode which comprises a 2nd capacitor | condenser may be electrically connected, and the other capacitor | condenser which comprises a 1st capacitor | condenser A third terminal electrode arranged in the laminate so as to be electrically connected to the electrode; and a third terminal electrode arranged in the laminate so as to be electrically connected to the other capacitor electrode constituting the second capacitor. A fourth terminal electrode, characterized in that it comprises a connecting part having a conductive pattern for connecting the third terminal electrode and the fourth terminal electrodes electrically, the.
本発明に係る積層型フィルタでは、第3端子電極と第4端子電極とが、接続部の導体パターンによって電気的に接続されている。第3端子電極と第4端子電極とが対応するグランドパターンに接続された場合、第3端子電極と第4端子電極とは、接続部の導体パターンを通してそれぞれのグランドパターンに電気的に接続されることとなる。したがって、それぞれのグランドパターンのインダクタンス成分が異なっていても、減衰ピークが得られる共振周波数が変化するようなことはなく、外部基板に実装した状態での積層型フィルタの減衰特性の変化を抑制することができる。 In the multilayer filter according to the present invention, the third terminal electrode and the fourth terminal electrode are electrically connected by the conductor pattern of the connecting portion. When the third terminal electrode and the fourth terminal electrode are connected to the corresponding ground pattern, the third terminal electrode and the fourth terminal electrode are electrically connected to each ground pattern through the conductor pattern of the connection portion. It will be. Therefore, even if the inductance components of the ground patterns are different, the resonance frequency at which the attenuation peak is obtained does not change, and the change in the attenuation characteristics of the multilayer filter when mounted on the external substrate is suppressed. be able to.
また、本発明では、接続部の導体パターンが有するインダクタンス成分は、積層型フィルタから見て、グランドパターンが有するインダクタンス成分(第3端子電極が接続されるグランドパターンのインダクタンス成分と第4端子電極が接続されるグランドパターンのインダクタンス成分との和)に並列接続される。これにより、接続部の導体パターンとグランドパターンとのインダクタンス成分は、グランドパターンのインダクタンス成分よりも小さくなり、共振周波数における減衰ピークを大きく、すなわち減衰率を大きくすることができる。 In the present invention, the inductance component of the conductor pattern of the connecting portion is the inductance component of the ground pattern (the inductance component of the ground pattern to which the third terminal electrode is connected and the fourth terminal electrode are viewed from the multilayer filter). Connected to the inductance component of the ground pattern to be connected). As a result, the inductance component between the conductor pattern of the connection portion and the ground pattern becomes smaller than the inductance component of the ground pattern, and the attenuation peak at the resonance frequency can be increased, that is, the attenuation rate can be increased.
本発明に係る積層型フィルタでは、接続部が、積層体の積層方向における中央部分に配置されていることが好ましい。このように接続部を配置した場合、積層方向に対向する2面のいずれの面を外部基板に対向させて当該外部基板に実装する場合でも、外部基板と接続部との距離関係が変化し難い。すなわち、実装する際に外部基板に対向させる面を上記2面のいずれの面とした場合でも、接続部から外部基板のグランドパターンまでの電気的な経路長さが変化し難く、接続部の導体パターンから外部基板のグランドパターンまでのインダクタンス成分も変化し難い。これにより、実装する際に外部基板に対向させる面に関わらず、積層型フィルタの減衰特性の変化を抑制することができる。 In the multilayer filter according to the present invention, it is preferable that the connecting portion is disposed at a central portion in the stacking direction of the multilayer body. When the connection portion is arranged in this way, even when any two surfaces facing in the stacking direction are opposed to the external substrate and mounted on the external substrate, the distance relationship between the external substrate and the connection portion hardly changes. . That is, even if the surface facing the external substrate when mounting is any one of the two surfaces, the electrical path length from the connection portion to the ground pattern of the external substrate is difficult to change, and the conductor of the connection portion The inductance component from the pattern to the ground pattern on the external board is also difficult to change. Thereby, it is possible to suppress a change in the attenuation characteristic of the multilayer filter regardless of the surface facing the external substrate when mounting.
本発明に係る積層型フィルタでは、接続部が、コイル部とコンデンサ部との間に配置されていることが好ましい。このように接続部を配置することによって、積層方向に対向する2面のいずれの面を外部基板に対向させて当該外部基板に実装する場合でも、外部基板と接続部との距離関係が変化し難い。すなわち、実装する際に外部基板に対向させる面を上記2面のいずれの面とした場合でも、接続部の導体パターンから外部基板のグランドパターンまでの電気的な経路長さが変化し難く、接続部から外部基板のグランドパターンまでのインダクタンス成分も変化し難い。これにより、実装する際に外部基板に対向させる面に関わらず、積層型フィルタの減衰特性の変化を抑制することができる。 In the multilayer filter according to the present invention, it is preferable that the connection portion is disposed between the coil portion and the capacitor portion. By arranging the connection portions in this way, even when mounting on the external substrate with any of the two surfaces facing in the stacking direction facing the external substrate, the distance relationship between the external substrate and the connection portion changes. hard. That is, even if the surface facing the external substrate when mounting is any one of the two surfaces, the electrical path length from the conductor pattern of the connecting portion to the ground pattern of the external substrate is unlikely to change, and the connection The inductance component from the ground to the ground pattern of the external board is also difficult to change. Thereby, it is possible to suppress a change in the attenuation characteristic of the multilayer filter regardless of the surface facing the external substrate when mounting.
本発明に係る積層型フィルタでは、接続部が有する導体パターンの形状が、直線状またはミアンダ状であることが好ましい。このようにすることによって、所望のインダクタンス成分を有する導体パターンを容易に形成することができる。例えば、第3端子電極及び第4端子電極に接続される外部基板のグランドパターンのインダクタンス成分と同等以上のインダクタンス成分を有する導体パターンを形成することも可能となる。この場合、接続部の導体パターンはグランドパターンと並列接続されているので、接続部の導体パターンとグランドパターンとのインダクタンス成分がより一層小さくなり、減衰率を更に大きくすることができる。 In the multilayer filter according to the present invention, it is preferable that the shape of the conductor pattern included in the connection portion is a linear shape or a meander shape. By doing in this way, the conductor pattern which has a desired inductance component can be formed easily. For example, it is possible to form a conductor pattern having an inductance component equal to or greater than the inductance component of the ground pattern of the external substrate connected to the third terminal electrode and the fourth terminal electrode. In this case, since the conductor pattern of the connection portion is connected in parallel with the ground pattern, the inductance component between the conductor pattern of the connection portion and the ground pattern is further reduced, and the attenuation factor can be further increased.
本発明の積層型フィルタアレイは、導体パターンが形成された複数の絶縁体を積層して構成されたN個(N≧2の整数)のコイルを含むコイル部と、コンデンサ電極が形成された複数の絶縁体を積層して構成されN個のコイルにそれぞれ対応したN個の第1コンデンサ及びN個の第2コンデンサを含むコンデンサ部と、を有する積層体と、各コイルの一方端と当該各コイルに対応する各第1コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように積層体にそれぞれ配置されたN個の第1端子電極と、各コイルの他方端と当該各コイルに対応する各第2コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように積層体にそれぞれ配置されたN個の第2端子電極と、各第1コンデンサを構成する他方のコンデンサ電極にそれぞれ電気的に接続するように積層体に配置された第3端子電極と、各第2コンデンサを構成する他方のコンデンサ電極にそれぞれ電気的に接続するように積層体に配置された第4端子電極と、第3端子電極と第4端子電極とを電気的に接続する導体パターンを有する接続部と、を備えることを特徴とする。 The multilayer filter array of the present invention includes a coil part including N coils (an integer of N ≧ 2) configured by laminating a plurality of insulators each having a conductor pattern, and a plurality of capacitor electrodes. And a capacitor unit including N first capacitors and N second capacitors respectively corresponding to N coils, and one end of each coil and each of the coils. N first terminal electrodes arranged in the laminate so as to electrically connect one capacitor electrode constituting each first capacitor corresponding to the coil, the other end of each coil, and each coil N second terminal electrodes respectively arranged in the laminate so as to electrically connect one capacitor electrode constituting each corresponding second capacitor, and the other capacitor constituting each first capacitor A third terminal electrode arranged in the laminate so as to be electrically connected to each of the poles, and a fourth terminal arranged in the laminate so as to be electrically connected to the other capacitor electrode constituting each second capacitor. A terminal electrode; and a connection portion having a conductor pattern that electrically connects the third terminal electrode and the fourth terminal electrode.
本発明に係る積層型フィルタアレイでは、第3端子電極と第4端子電極とが、接続部の導体パターンによって電気的に接続されている。第3端子電極と第4端子電極とが対応するグランドパターンに接続された場合、第3端子電極と第4端子電極とは、接続部の導体パターンを通してそれぞれのグランドパターンに電気的に接続されることとなる。したがって、それぞれのグランドパターンのインダクタンス成分が異なっていても、減衰ピークが得られる共振周波数が変化するようなことはなく、外部基板に実装した状態での積層型フィルタアレイの減衰特性の変化を抑制することができる。 In the multilayer filter array according to the present invention, the third terminal electrode and the fourth terminal electrode are electrically connected by the conductor pattern of the connecting portion. When the third terminal electrode and the fourth terminal electrode are connected to the corresponding ground pattern, the third terminal electrode and the fourth terminal electrode are electrically connected to each ground pattern through the conductor pattern of the connection portion. It will be. Therefore, even if the inductance component of each ground pattern is different, the resonance frequency at which the attenuation peak is obtained does not change, and the change in the attenuation characteristics of the multilayer filter array when mounted on an external substrate is suppressed. can do.
また、本発明では、接続部の導体パターンが有するインダクタンス成分は、積層型フィルタアレイから見て、グランドパターンが有するインダクタンス成分(第3端子電極が接続されるグランドパターンのインダクタンス成分と第4端子電極が接続されるグランドパターンのインダクタンス成分との和)に並列接続される。これにより、接続部の導体パターンとグランドパターンとのインダクタンス成分は、グランドパターンのインダクタンス成分よりも小さくなり、共振周波数における減衰ピークを大きく、すなわち減衰率を大きくすることができる。 In the present invention, the inductance component of the conductor pattern of the connecting portion is the inductance component of the ground pattern (the inductance component of the ground pattern to which the third terminal electrode is connected and the fourth terminal electrode, as viewed from the multilayer filter array). In parallel with the inductance component of the ground pattern to be connected. As a result, the inductance component between the conductor pattern of the connection portion and the ground pattern becomes smaller than the inductance component of the ground pattern, and the attenuation peak at the resonance frequency can be increased, that is, the attenuation rate can be increased.
本発明によれば、外部基板に実装された際に減衰特性が変化するのを抑制することが可能な積層型フィルタ及び積層型フィルタアレイを提供することができる。 According to the present invention, it is possible to provide a multilayer filter and a multilayer filter array capable of suppressing a change in attenuation characteristics when mounted on an external substrate.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted. In the description, the terms “upper” and “lower” may be used, which correspond to the vertical direction of each figure.
(第1実施形態)
図1は、第1実施形態に係る積層型フィルタを示す斜視図である。図2は、第1実施形態に係る積層型フィルタを示す分解斜視図である。図3は、第1実施形態に係る積層型フィルタの等価回路を説明するための図である。本第1実施形態に係る積層型フィルタF1は、表面実装型の積層型フィルタである。
(First embodiment)
FIG. 1 is a perspective view showing the multilayer filter according to the first embodiment. FIG. 2 is an exploded perspective view showing the multilayer filter according to the first embodiment. FIG. 3 is a diagram for explaining an equivalent circuit of the multilayer filter according to the first embodiment. The multilayer filter F1 according to the first embodiment is a surface mount multilayer filter.
積層型フィルタF1は、図1に示されるように、素子1(積層体)と、当該素子1に形成された一対の入出力端子電極3,5(第1、第2端子電極)と、同じく素子1に形成された一対のグランド端子電極7(第3、第4端子電極)と、を備える。一対の入出力端子電極3,5は、一方が入力端子電極として機能し、他方が出力端子電極として機能する。2つのグランド端子電極7は、積層型フィルタF1が実装される外部基板(図示せず)のグランドパターンにそれぞれ接続される。
As shown in FIG. 1, the multilayer filter F <b> 1 is similar to the element 1 (laminated body) and the pair of input /
積層型フィルタF1は、図2に示されるように、コイルL1を含むコイル部10と、導体パターン23を含む接続部20と、第1及び第2コンデンサC1,C2を含むコンデンサ部30とを有している。これらコイル部10、接続部20、及びコンデンサ部30が積層されることにより、略直方体形状の素子1が構成されることとなる。接続部20は、コイル部10とコンデンサ部20との間に位置する。
As shown in FIG. 2, the multilayer filter F1 includes a
素子1は、素子1の長手方向に対向する一対の端面と、素子1の積層方向に対向する一対の側面と、長手方向及び積層方向に垂直な方向に対向する一対の側面とを有している。入出力端子電極3は、一方の端面の全面を覆い、更にその一部が各側面上に回りこんで形成されている。入出力端子電極5は、他方の端面の全面を覆い、更にその一部が各側面上に回り込んで形成されている。各グランド端子電極7は、素子1の積層方向に帯状に伸びると共に、更にその両端部が積層方向に対向する一対の側面に回り込んで形成されている。素子1の積層方向に対向する一対の側面のいずれか一方の側面は、積層型フィルタF1が外部基板に実装されたときに、当該外部基板に対向する面である。
The
コイルL1を含むコイル部10は、導体パターン17a〜17fが形成された複数(本実施形態においては、6層)の絶縁体11〜16が積層されることにより構成される。実際の積層型フィルタF1では、複数の絶縁体11〜16は、当該絶縁体11〜16間の境界が視認できない程度に一体化されている。絶縁体11〜16は、非磁性体グリーンシートが焼成されることにより、構成される。
The
導体パターン17aは、コイルL1の略1/2ターン分に相当すると共に絶縁体11上で略L字状に伸びており、その一端に導出部分18aを含んでいる。導出部分18aは、絶縁体11の縁部に引き出されており、絶縁体11の端面(素子1の側面)に露出している。導出部分18aは、コイルL1の一方端に位置することとなる。絶縁体11における導体パターン17aの他端に対応する位置には、絶縁体11を厚み方向に貫通するスルーホール導体19aが形成されている。スルーホール導体19aは、導体パターン17aと電気的に接続されている。
The
導体パターン17bは、コイルL1の略3/4ターン分に相当すると共に絶縁体12上で略C字状に伸びている。導体パターン17bの一端は、スルーホール導体19aに対応して位置しており、絶縁体11と絶縁体12とが積層された状態でスルーホール導体19aに電気的に接続される。絶縁体12における導体パターン17bの他端に対応する位置には、絶縁体12を厚み方向に貫通するスルーホール導体19bが形成されている。スルーホール導体19bは、導体パターン17bと電気的に接続されている。
The
導体パターン17cは、コイルL1の略3/4ターン分に相当すると共に絶縁体13上で略U字状に伸びている。導体パターン17cの一端は、スルーホール導体19bに対応して位置しており、絶縁体12と絶縁体13とが積層された状態でスルーホール導体19bに電気的に接続される。絶縁体13における導体パターン17cの他端に対応する位置には、絶縁体13を厚み方向に貫通するスルーホール導体19cが形成されている。スルーホール導体19cは、導体パターン17cと電気的に接続されている。
The
導体パターン17dは、コイルL1の略3/4ターン分に相当すると共に絶縁体14上で略C字状に伸びている。導体パターン17dの一端は、スルーホール導体19cに対応して位置しており、絶縁体13と絶縁体14とが積層された状態でスルーホール導体19cに電気的に接続される。絶縁体14における導体パターン17dの他端に対応する位置には、絶縁体14を厚み方向に貫通するスルーホール導体19dが形成されている。スルーホール導体19dは、導体パターン17dと電気的に接続されている。
The
導体パターン17eは、コイルL1の略3/4ターン分に相当すると共に絶縁体15上で略U字状に伸びている。導体パターン17eの一端は、スルーホール導体19dに対応して位置しており、絶縁体14と絶縁体15とが積層された状態でスルーホール導体19dに電気的に接続される。絶縁体15における導体パターン17eの他端に対応する位置には、絶縁体15を厚み方向に貫通するスルーホール導体19eが形成されている。スルーホール導体19eは、導体パターン17eと電気的に接続されている。
The
導体パターン17fは、絶縁体16上で伸びており、その一端は、スルーホール導体19eに対応して位置しており、絶縁体15と絶縁体16とが積層された状態でスルーホール導体19eに電気的に接続される。導体パターン17fは、その他端に導出部分18bを含んでいる。導出部分18bは、絶縁体16の縁部に引き出されており、絶縁体16の端面(素子1の側面)に露出している。導出部分18bは、コイルL1の他方端に位置することとなる。
The
上述したように、導体パターン17a〜17fは、スルーホール導体19a〜19eを介して、互に電気的に接続されることで、コイルL1を構成することとなる。コイルL1の一方端、すなわち導体パターン17aの導出部分18aは、入出力端子電極3に電気的に接続される。コイルL1の他方端、すなわち導体パターン17fの導出部分18bは、入出力端子電極5に電気的に接続される。
As described above, the
第1コンデンサC1及び第2コンデンサC2を含むコンデンサ部30は、第1及び第2コンデンサ電極35〜38が形成された複数(本実施形態においては、4層)の絶縁体31〜34が積層されることにより構成される。本実施形態においては、第1コンデンサ電極35,37は信号用の電極(いわゆる、ホット電極)とされ、第2コンデンサ電極36,38は接地用の電極(いわゆる、グランド電極)とされる。実際の積層型フィルタF1では、複数の絶縁体31〜34は、当該絶縁体31〜34間の境界が視認できない程度に一体化されている。絶縁体31〜34は、非磁性体グリーンシートが焼成されることにより、構成される。
In the
第1コンデンサ電極35は、コンデンサ部30の最上部に配置される絶縁体31上に位置している。第1コンデンサ電極35は、絶縁体31上おいて、長手方向中央から一方の側に偏って略矩形状のパターンが印刷されることにより形成されている。第1コンデンサ電極35は、導出部分35aを含んでいる。導出部分35aは、導出部分18aが露出した素子1の端面を形成する絶縁体31の端面に露出する。
The
第2コンデンサ電極36は、絶縁体31の下に積層される絶縁体32上に位置している。第2コンデンサ電極36は、第1コンデンサ電極35と重なるように同形状のパターンが印刷されることにより形成されている。第2コンデンサ電極36は、導出部分36aを含んでいる。導出部分36aは、導出部分35aが露出した素子1の側面と隣り合う一方の側面を形成する絶縁体32の端面に露出する。第1コンデンサ電極35、第2コンデンサ電極36、及び、第1コンデンサ電極35と第2コンデンサ電極36との間に位置する絶縁体31が第1コンデンサC1を構成することとなる。
The
第1コンデンサ電極37は、絶縁体32の下に積層される絶縁体33上に位置している。第1コンデンサ電極37は、絶縁体33上おいて、長手方向中央から他方の側に偏って略矩形状のパターンが印刷されることにより形成されている。第1コンデンサ電極37は、導出部分37aを含んでいる。導出部分37aは、導出部分18bが露出した素子1の端面を形成する絶縁体33の端面に露出する。
The
第2コンデンサ電極38は、絶縁体33の下に積層される絶縁体34上に位置している。第2コンデンサ電極38は、第1コンデンサ電極37と重なるように同形状のパターンが印刷されることにより形成されている。第2コンデンサ電極38は、導出部分38aを含んでいる。導出部分38aは、導出部分37aが露出した素子1の側面と隣り合う一方の側面を形成する絶縁体34の端面に露出する。第1コンデンサ電極37、第2コンデンサ電極38、及び、第1コンデンサ電極37と第2コンデンサ電極38との間に位置する絶縁体33が第2コンデンサC2を構成することとなる。
The
第1コンデンサ電極35は、導出部分35aを介して入出力端子電極3に電気的に接続される。これにより、第1コンデンサ電極35は、コイルL1の一方端(導体パターン17aの導出部分18a)に電気的に接続されることとなる。第2コンデンサ電極36は、導出部分36aを介して一方のグランド端子電極7に電気的に接続される。
The
第1コンデンサ電極37は、導出部分37aを介して入出力端子電極5に電気的に接続される。これにより、第1コンデンサ電極37は、コイルL1の他方端(導体パターン17fの導出部分18b)に電気的に接続されることとなる。第2コンデンサ電極38は、導出部分38aを介して他方のグランド端子電極7に電気的に接続される。
The
接続部20は、ミアンダ形状の導体パターン23が形成された絶縁体21によって構成される。接続部20は、素子1の積層方向における中央部分に配置されている。実際の積層型フィルタF1では、複数の絶縁体16,21,31は、当該絶縁体16,21,31間の境界が視認できない程度に一体化されている。絶縁体21は、非磁性体グリーンシートが焼成されることにより、構成される。
The connecting
導体パターン23は、インダクタンス成分を有しており、コイルL2を構成する。導体パターン23の一方端は、第2コンデンサ電極38の導出部分38aが露出した素子1の側面を形成する絶縁体21の端面に露出している。導体パターン23の他方端は、第2コンデンサ電極36の導出部分36aが露出した素子1の側面を形成する絶縁体21の端面、すなわち導体パターン23の一方端が露出した端面と対向する端面に露出している。
The
導体パターン23の一方端は、第2コンデンサ電極38が電気的に接続される他方のグランド端子電極7に電気的に接続される。導体パターン23の他方端は、第2コンデンサ電極36が電気的に接続される一方のグランド端子電極7に電気的に接続される。これらにより、一対のグランド端子電極7は、導体パターン23によって電気的に接続される。従って、導体パターン17a〜17fによって構成されるコイルL1と導体パターン23によって構成されるコイルL2とは、第1コンデンサC1と第2コンデンサC2を介して並列接続されることとなる。
One end of the
コイル部10の上及びコンデンサ部30の下にそれぞれ絶縁体41,42を積層する。絶縁体41は、コイル部10及びコンデンサ部30の保護層として機能すると共に、素子1の積層方向での寸法を調整するために積層される。本第1実施形態では、素子1の上下に絶縁体を1枚ずつ積層したが、複数であってもよい。
上述した構成の積層型フィルタF1においては、図3に示されるように、コイルL1と、第1及び第2コンデンサC1,C2とでπ型回路を構成している。 In the multilayer filter F1 configured as described above, as shown in FIG. 3, the coil L1 and the first and second capacitors C1 and C2 constitute a π-type circuit.
次に、積層型フィルタF1の作製方法について説明する。 Next, a manufacturing method of the multilayer filter F1 will be described.
まず、絶縁体11〜16,21,41,42を構成することとなる非磁性体グリーンシート、及び、絶縁体31〜34を構成することとなる誘電体グリーンシートを用意する。非磁性体グリーンシートは、例えばFe2O3、ZnO及びCuOの混合粉を原料としたスラリーをドクターブレード法により塗布して形成したものを用いることができる。非磁性体グリーンシートの厚みは、例えば20μm程度である。誘電体グリーンシートは、例えばTiO2、CuO及びNiOの混合粉を原料としたスラリーをフィルム上にドクターブレード法により塗布して形成したものを用いることができる。誘電体グリーンシートの厚みは、例えば40μm程度である。
First, a non-magnetic green sheet that forms the
次に、絶縁体11〜15を構成することとなる各非磁性体グリーンシートの所定の位置、すなわちスルーホール電極19a〜19eを形成する予定位置に、レーザー加工等によってスルーホールを形成する。
Next, through holes are formed by laser processing or the like at predetermined positions of the nonmagnetic green sheets that constitute the
次に、絶縁体11〜16を構成することとなる各非磁性体グリーンシートに、導体パターン17a〜17fに対応する導体パターンを形成する。また、絶縁体21を構成することとなる非磁性体グリーンシートに、導体パターン23に対応する導体パターンを形成する。また、絶縁体31〜34を構成することとなる誘電体グリーンシートに、各第1及び第2コンデンサ電極35〜38に対応する導体パターンを形成する。各導体パターンは、例えば、銀もしくはニッケルを主成分とする導体ペースト(導電体材料)をスクリーン印刷した後、乾燥することによって形成される。各スルーホールには、各導体パターンを形成する際に、導体ペーストが充填されることとなる。
Next, conductor patterns corresponding to the
次に、各グリーンシートを順次積層して圧着し、チップ単位に切断した後に所定温度(例えば、800〜900度)にて焼成する。これにより、素子1が形成されることとなる。素子1は、例えば、完成後における長手方向の長さが2.0mm、幅が1.25mm、高さが0.5mmとなるようにする。焼成後の導体パターン17a〜17f及び導体パターン23は、その幅が80μm程度であり、その厚みが14μm程度である。第1及び第2コンデンサ電極35〜38の厚みは4μm程度である。
Next, the green sheets are sequentially laminated and pressure-bonded, cut into chips, and then fired at a predetermined temperature (for example, 800 to 900 degrees). Thereby, the
次に、この素子1に入出力端子電極3,5及びグランド端子電極7を形成する。これにより、積層型フィルタF1が形成されることとなる。入出力端子電極3,5及びグランド端子電極7は、上述するように得られた素子1の外面に銀、銅またはニッケルを主成分とする電極ペーストを転写した後に所定温度(例えば、680〜740℃程度)にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、CuとNiとSn、NiとSn、NiとAu、NiとPdとAu、NiとPdとAg、又は、NiとAg等を用いることができる。
Next, input /
なお、絶縁体21を構成することとなる非磁性体グリーンシートと、絶縁体31を構成することとなる誘電体グリーンシートとの間に、上記非磁性体グリーンシートの熱収縮率と上記誘電体グリーンシートの熱収縮率との中間程度の熱収縮率を持つ非磁性体グリーンシートを1枚以上積層してもよい。
Note that the thermal contraction rate of the nonmagnetic green sheet and the dielectric are between the nonmagnetic green sheet that constitutes the
以上のように、本第1実施形態によれば、一対のグランド端子電極7とが、接続部20の導体パターン23によって電気的に接続されている。一方のグランド端子電極7と他方のグランド端子電極7とが対応するグランドパターンに接続された場合、一方のグランド端子電極7と他方のグランド端子電極7とは、接続部20の導体パターン23を通してそれぞれのグランドパターンに電気的に接続されることとなる。したがって、それぞれのグランドパターンのインダクタンス成分が異なっていても、減衰ピークが得られる共振周波数が変化するようなことはなく、外部基板に実装した状態での積層型フィルタF1の減衰特性の変化を抑制することができる。
As described above, according to the first embodiment, the pair of
また、本第1実施形態では、接続部20の導体パターン23が有するインダクタンス成分は、積層型フィルタF1から見て、グランドパターンが有するインダクタンス成分(一方のグランド端子電極7が接続されるグランドパターンのインダクタンス成分と他方のグランド端子電極7が接続されるグランドパターンのインダクタンス成分との和)に並列接続される。これにより、接続部20の導体パターン23とグランドパターンとのインダクタンス成分は、グランドパターンのインダクタンス成分よりも小さくなり、共振周波数における減衰ピークを大きく、すなわち減衰率を大きくすることができる。
Further, in the first embodiment, the inductance component of the
また、本第1実施形態においては、接続部20が、素子1の積層方向における中央部分に配置されている。これにより、積層方向に対向する2面のいずれの面を外部基板に対向させて当該外部基板に実装する場合でも、外部基板と接続部20(導体パターン23)との距離関係が変化し難い。すなわち、実装する際に外部基板に対向させる面を上記2面のいずれの面とした場合でも、接続部20から外部基板のグランドパターンまでの電気的な経路長さが変化し難く、接続部20から外部基板のグランドパターンまでのインダクタンス成分も変化し難い。これにより、実装する際に外部基板に対向させる面に関わらず、積層型フィルタF1の減衰特性の変化を抑制することができる。
In the first embodiment, the
また、本第1実施形態においては、接続部20が、コイル部10とコンデンサ部30との間に配置されている。このように接続部20を配置することによっても、上述したように、実装する際に外部基板に対向させる面に関わらず、積層型フィルタF1の減衰特性の変化を抑制することができる。
In the first embodiment, the
また、本第1実施形態においては、接続部20が有する導体パターン23の形状が、ミアンダ状である。これにより、所望のインダクタンス成分を有する導体パターン23を容易に形成することができる。例えば、一対のグランド端子電極7に接続される外部基板のグランドパターンのインダクタンス成分と同等以上のインダクタンス成分を有する導体パターンを形成することも可能となる。この場合、接続部20はグランドパターンと並列接続されているので、接続部20とグランドパターンとのインダクタンス成分をより一層小さくなり、減衰率を更に大きくすることができる。
Further, in the first embodiment, the shape of the
ところで、図3に示されるように、入出力端子電極3,5は、それぞれ残留インダクタンス成分L3,L4を有している。また、一対のグランド端子電極7も、それぞれ残留インダクタンス成分L5,L6を有しており、残留インダクタンス成分L5,L6は、一般に、0.1nH程度である。したがって、接続部20の導体パターン23のインダクタンス成分は、0.1nH以上であることが好ましい。導体パターン23のインダクタンス成分が0.1nH以上であれば、グランド端子電極7の残留インダクタンス成分L5,L6の影響を受け難い。
By the way, as shown in FIG. 3, the input /
また、接続部20の導体パターン23のインダクタンス成分は、2.0nH以下であることが好ましい。導体パターン23のインダクタンス成分が2.0nHを超えると、コイルL1と第1コンデンサC1と第2コンデンサC2とにより構成されるフィルタの減衰特性に影響を与える懼れが生じるためである。導体パターン23のインダクタンス成分は、例えば0.6nHに設定することができる。
Moreover, it is preferable that the inductance component of the
ここで、本第1実施形態によって、減衰特性の変化を抑制することができること、及び、共振周波数における減衰ピークを大きくすることができることを、実施例及び比較例によって、具体的に示す。実施例及び比較例では、挿入損失特性を求めている。 Here, according to the first embodiment, the fact that the change of the attenuation characteristic can be suppressed and the attenuation peak at the resonance frequency can be increased will be specifically shown by examples and comparative examples. In the example and the comparative example, the insertion loss characteristic is obtained.
実施例では、第1実施形態の積層型フィルタF1と同じ構成の積層型フィルタを用いた。比較例では、接続部20を備えていない点を除いて上述した積層型フィルタF1と同じ構成の積層型フィルタを用いた。比較例の積層型フィルタの等価回路を図4に示す。実施例及び比較例のいずれの積層型フィルタも、カットオフ周波数が100MHzとなるように設計されている。
In the example, a multilayer filter having the same configuration as that of the multilayer filter F1 of the first embodiment was used. In the comparative example, a multilayer filter having the same configuration as the multilayer filter F1 described above is used except that the
まず、一対のグランド端子電極にそれぞれ接続されるグランドパターンのインダクタンス成分が異なる外部基板を用意し、当該外部基板に実施例及び比較例に係る積層型フィルタを実装し、減衰特性の変化を確認した。その結果、実施例に係る積層型フィルタでは、減衰特性における高周波側の減衰ピークが得られる共振周波数が、20〜30MHzの範囲で変動した。これに対して、比較例に係る積層型フィルタでは、減衰特性における高周波側の減衰ピークが得られる共振周波数が、100〜200MHzの範囲で変動した。このように、減衰ピークが得られる共振周波数の変動は、比較例に比して実施例が小さい。以上のことから、本実施形態の有効性が確認された。 First, an external substrate having different inductance components of the ground pattern connected to the pair of ground terminal electrodes was prepared, and the multilayer filter according to the example and the comparative example was mounted on the external substrate, and the change of the attenuation characteristic was confirmed. . As a result, in the multilayer filter according to the example, the resonance frequency at which the attenuation peak on the high frequency side in the attenuation characteristic was obtained fluctuated in the range of 20 to 30 MHz. On the other hand, in the multilayer filter according to the comparative example, the resonance frequency at which the attenuation peak on the high frequency side in the attenuation characteristic is obtained fluctuated in the range of 100 to 200 MHz. As described above, the variation in the resonance frequency at which the attenuation peak is obtained is smaller in the embodiment than in the comparative example. From the above, the effectiveness of the present embodiment was confirmed.
次に、実施例及び比較例の積層型フィルタを同じ外部基板に実装した状態での挿入損失特性の測定結果を、図5に示す。実線IL1は実施例の積層型フィルタの挿入損失特性を示しており、破線IL2は、比較例の積層型フィルタの挿入損失特性を示している。図5から分かるように、比較例の積層型フィルタの挿入損失特性に比して、実施例の積層型フィルタの挿入損失特性が、減衰率が大きくなっている。また、減衰帯域、例えば−30dB減衰を保持する周波数帯域は、実施例の積層型フィルタでは540〜2500MHzであるのに対し、比較例の積層型フィルタでは590〜2500MHzであり、実施例の積層型フィルタの周波数帯域が広い。以上のことから、本実施形態の有効性が確認された。 Next, FIG. 5 shows the measurement results of the insertion loss characteristics in the state where the multilayer filters of the example and the comparative example are mounted on the same external substrate. The solid line IL1 indicates the insertion loss characteristic of the multilayer filter of the example, and the broken line IL2 indicates the insertion loss characteristic of the multilayer filter of the comparative example. As can be seen from FIG. 5, the insertion loss characteristic of the multilayer filter of the example has a larger attenuation factor than the insertion loss characteristic of the multilayer filter of the comparative example. Further, the attenuation band, for example, the frequency band holding −30 dB attenuation is 540 to 2500 MHz in the multilayer filter of the embodiment, whereas it is 590 to 2500 MHz in the multilayer filter of the comparative example. The frequency band of the filter is wide. From the above, the effectiveness of the present embodiment was confirmed.
(第2実施形態)
図6は、第2実施形態に係る積層型フィルタアレイを示す斜視図である。図7は、第2実施形態に係る積層型フィルタアレイを示す分解斜視図である。図8は、第2実施形態に係る積層型フィルタアレイの等価回路を説明するための図である。本第2実施形態に係る積層型フィルタアレイF2は、表面実装型の積層型フィルタアレイである。
(Second Embodiment)
FIG. 6 is a perspective view showing the multilayer filter array according to the second embodiment. FIG. 7 is an exploded perspective view showing the multilayer filter array according to the second embodiment. FIG. 8 is a diagram for explaining an equivalent circuit of the multilayer filter array according to the second embodiment. The multilayer filter array F2 according to the second embodiment is a surface mount multilayer filter array.
積層型フィルタアレイF2は、図6に示されるように、略直方体形状の素子2(積層体)と、当該素子2に形成された複数(本第2実施形態では、4つ)の対になった入出力端子電極3,5(第1、第2端子電極)と、同じく素子2に形成された一対のグランド端子電極7(第3、第4端子電極)と、を備える。4対の入出力端子電極3,5は、一方が入力端子電極として機能し、他方が出力端子電極として機能する。2つのグランド端子電極7は、積層型フィルタアレイF2が実装される外部基板(図示せず)のグランドパターンにそれぞれ接続される。
As shown in FIG. 6, the multilayer filter array F <b> 2 is a pair of substantially rectangular parallelepiped elements 2 (laminates) and a plurality (four in the second embodiment) formed on the
素子2は、素子2の長手方向に対向する一対の端面と、素子1の積層方向に対向する一対の側面と、長手方向及び積層方向に垂直な方向に対向する一対の側面とを有している。一方のグランド端子電極7は、一方の端面に形成され、他方のグランド端子電極7は、他方の端面に形成されている。各入出力端子電極3及び5は、主に長手方向及び積層方向に垂直な方向に対向する一対の側面にそれぞれ配列して形成されている。1対のグランド端子電極と各入出力端子電極3及び5とは、素子2の積層方向に帯状に伸びると共に、更にその両端部が積層方向に対向する一対の側面に回り込んで形成されている。素子2の積層方向に対向する一対の側面のいずれか一方の側面は、積層型フィルタアレイF2が外部基板に実装されたときに、当該外部基板に対向する面である。
The
積層型フィルタアレイF2は、図7に示されるように、複数(本第2実施形態では、4個)のコイルL1を含むコイル部50と、導体パターン23を含む接続部20と、それぞれ複数(本第2実施形態では、4個)の第1及び第2コンデンサC1,C2を含むコンデンサ部80とを有している。これらコイル部50、接続部20、及びコンデンサ部80が積層されることにより、略直方体形状の素子2が構成されることとなる。接続部20は、コイル部50とコンデンサ部80との間に位置する。
As shown in FIG. 7, the multilayer filter array F <b> 2 includes a plurality (four in the second embodiment) of
コイルL1を含むコイル部50は、複数(本第2実施形態では、4個)の導体パターン61〜68が形成された複数(本実施形態においては、8層)の絶縁体51〜58が積層されることにより構成される。
The
絶縁体51上において、各導体パターン61は、互いに同形状で所定の間隔を有した状態で、素子2の長手方向に併設されている。各導体パターン61は、その一端にそれぞれ導出部分78を含んでいる。導出部分78は、絶縁体51の縁部に引き出されており、絶縁体51の端面(素子2の側面)に露出している。導出部分78は、コイルL1の一方端に位置することとなる。絶縁体51における導体パターン61の他端に対応する位置には、絶縁体51を厚み方向に貫通するスルーホール導体71が形成されている。スルーホール導体71は、導体パターン61と電気的に接続されている。4個の導体パターン61は、互いに電気的に絶縁されている。
On the
各導体パターン62〜67は、導体パターン61と同じく、対応する絶縁体52〜57上において、それぞれ互いに同形状で所定の間隔を有した状態で、素子2の長手方向に併設されている。各絶縁体52〜57にそれぞれ併設された4個の導体パターン62〜67は、互いに電気的に絶縁されている。
Similar to the
各導体パターン68は、互いに同形状で所定の間隔を有した状態で、素子2の長手方向に併設されている。各導体パターン68は、その一端にそれぞれ導出部分79を含んでいる。導出部分79は、絶縁体58の縁部に引き出されており、絶縁体58の端面(素子2の側面)に露出している。導出部分79は、コイルL1の他方端に位置することとなる。4個の導体パターン68は、互いに電気的に絶縁されている。
Each
各導体パターン61〜68は、スルーホール電極71〜77によって相互に電気的に接続されることで、各コイルL1を構成する。本実施形態では、コイル部50内に、4個のコイルL1が併設されることとなる。各コイルL1の一方端、すなわち導体パターン61の導出部分78は、それぞれ入出力端子電極3に電気的に接続される。各コイルL1の他方端、すなわち導体パターン68の導出部分79は、それぞれ入出力端子電極5に電気的に接続される。
Each of the
複数の第1コンデンサC1及び複数の第2コンデンサC2を含むコンデンサ部80は、第1及び第2コンデンサ電極91〜100が形成された複数(本実施形態においては、10層)の絶縁体81〜90が積層されることにより構成される。本実施形態においては、第1コンデンサ電極92,94,97,99は信号用の電極(ホット電極)とされ、第2コンデンサ電極91,93,95,96,98,100は接地用の電極(グランド電極)とされる。
The
第2コンデンサ電極91が、コンデンサ部80の最上部に配置されている絶縁体81上に位置している。第2コンデンサ電極91は、絶縁体81上において、略矩形状のパターンが印刷されることにより形成されている。第1コンデンサ電極91は、導出部分91aを含んでいる。導出部分91aは、導出部分78が露出した素子2の側面と隣り合う一方の側面を形成する絶縁体81の端面に露出している。
The
2つの第1コンデンサ電極92が、絶縁体82上に位置している。2つの第2コンデンサ電極92は、長手方向中央から一方の側に偏って略矩形状のパターンが2つ印刷されることにより形成されている。2つの第2コンデンサ電極92は、導出部分92aを含んでいる。導出部分92aは、導出部分78が露出した素子2の側面を形成する絶縁体82の端面に露出している。2つの第2コンデンサ電極92は互いに絶縁されている。
Two
第2コンデンサ電極93が、絶縁体83上に位置している。第2コンデンサ電極93は、第2コンデンサ電極91と同形状で、導出部分93aを含んでいる。第2コンデンサ電極91、第1コンデンサ電極92と、第2コンデンサ電極93と、第2コンデンサ電極91と第1コンデンサ電極92との間に位置する絶縁体81と、第1コンデンサ電極92と第2コンデンサ電極93との間に位置する絶縁体82と、が2つの第1コンデンサC1を構成することとなる。
The
2つの第1コンデンサ電極94が、絶縁体84上に位置している。第2コンデンサ電極94は、第2コンデンサ電極92と同形状で、長手方向中央から他方の側に偏って形成されている。
Two
第2コンデンサ電極95が、絶縁体85上に位置している。第2コンデンサ電極95は、第2コンデンサ電極91と同形状で、導出部分95aを含んでいる。第2コンデンサ電極93、第1コンデンサ電極94と、第2コンデンサ電極95と、第2コンデンサ電極93と第1コンデンサ電極94との間に位置する絶縁体83と、第1コンデンサ電極94と第2コンデンサ電極95との間に位置する絶縁体84と、が2つの第1コンデンサC1を構成することとなる。
The
上記4つの第1コンデンサC1の構成と同様に、4つの第2コンデンサC2は、絶縁体86〜90と、絶縁体86,88,90上に位置する第2コンデンサ電極96,98,100と、絶縁体87,89上に位置する第1コンデンサ電極97,99と、によって構成される。第2コンデンサ電極96,98,100は、それぞれ導出部分96a,98a,100aを含んでいる。導出部分96a、98a、100aは、第1コンデンサC1における第2コンデンサ電極91,93,95に含まれる導出部分91a,93a,95aが露出した素子2の側面と対向する側面に露出している。第1コンデンサ電極97,99は、それぞれ導出部分97a、99aを含んでいる。導出部分97a,99aは、第1コンデンサC1における第2コンデンサ電極92,94に含まれる導出部分92a,94aが露出した素子2の側面と対向する側面に露出している。
Similar to the configuration of the four first capacitors C1, the four second capacitors C2 include insulators 86 to 90,
第1コンデンサC1に含まれる第1コンデンサ電極92,94は、導出部分92a、94aを介して入出力端子電極3に電気的に接続される。これにより、第1コンデンサ電極92,94は、コイルL1の一方端(導体パターン61の導出部分78)に電気的に接続されることとなる。第1コンデンサC1に含まれる第2コンデンサ電極91,93,95は、導出部分91a,93a,95aを介して一方のグランド端子電極7に電気的に接続される。
The
第2コンデンサC2に含まれる第1コンデンサ電極97,99は、導出部分97a、99aを介して入出力端子電極5に電気的に接続される。これにより、第1コンデンサ電極97,99は、コイルL1の他方端(導体パターン68の導出部分79)に電気的に接続されることとなる。第2コンデンサC2に含まれる第2コンデンサ電極96,98,100は、導出部分96a,98a,100aを介して他方のグランド端子電極7に電気的に接続される。
The
接続部20は、ミアンダ形状の導体パターン23が形成された絶縁体21によって構成される。接続部20は、素子2の積層方向における中央部分に配置されている。導体パターン23は、インダクタンス成分を有しており、コイルL2を構成する。導体パターン23の一方端は、第2コンデンサC2に含まれる第2コンデンサ電極96,98,100の導出部分96a,98a,100aが露出した素子2の側面を形成する絶縁体21の端面に露出している。導体パターン23の他方端は、第1コンデンサC1に含まれる第2コンデンサ電極91,93,95の導出部分91a,93a,95aが露出した素子2の側面を形成する絶縁体21の端面、すなわち導体パターン23の一方端が露出した端面と対向する端面に露出している。
The connecting
導体パターン23の一方端は、第2コンデンサ電極96,98,100が電気的に接続される一方のグランド端子電極7に電気的に接続される。導体パターン23の他方端は、第2コンデンサ電極91,93,95が電気的に接続される他方のグランド端子電極7に電気的に接続される。これらにより、一対のグランド端子電極7は、導体パターン23によって電気的に接続される。従って、導体パターン61〜68によって構成されるコイルL1と導体パターン23によって構成されるコイルL2とは、第1コンデンサC1と第2コンデンサC2とを介して並列接続されることとなる。
One end of the
コイル部50の上及びコンデンサ部80の下に、それぞれ絶縁体41,42が積層されて素子2が構成されている。素子2は、例えば、完成後における長手方向の長さが3.2mm、幅が1.6mm、高さが0.8mmとなるようにする。焼成後のコイルL1を構成する導体パターン61〜68は、その幅が60μm程度であり、その厚みが11μm程度である。コイルL2を構成する導体パターン23は、その幅が80μm程度であり、その厚みが14μm程度である。各第1及び第2コンデンサ電極91〜100の厚みは4μm程度である。
上述した構成の積層型フィルタアレイF2においては、図8に示されるように、4個のコイルL1と、それぞれ4個の第1及び第2コンデンサC1,C2とで4組のπ型回路を構成している。積層型フィルタアレイF2は、カットオフ周波数が100MHz程度となるように設計されている。 In the multilayer filter array F2 having the above-described configuration, as shown in FIG. 8, four sets of π-type circuits are configured by the four coils L1 and the four first and second capacitors C1 and C2, respectively. is doing. The multilayer filter array F2 is designed so that the cut-off frequency is about 100 MHz.
本第2実施形態では、一対のグランド端子電極7が、接続部20の導体パターン23によって電気的に接続されている。一方のグランド端子電極7と他方のグランド端子電極7とが対応するグランドパターンに接続された場合、一方のグランド端子電極7と他方のグランド端子電極7とは、接続部20の導体パターン23を通してそれぞれのグランドパターンに電気的に接続されることとなる。したがって、それぞれのグランドパターンのインダクタンス成分が異なっていても、減衰ピークが得られる共振周波数が変化するようなことはなく、外部基板に実装した状態での積層型フィルタアレイF2の減衰特性の変化を抑制することができる。
In the second embodiment, the pair of
また、本第2実施形態では、接続部20の導体パターン23が有するインダクタンス成分は、積層型フィルタアレイF2から見て、グランドパターンが有するインダクタンス成分(一方のグランド端子電極7が接続されるグランドパターンのインダクタンス成分と他方のグランド端子電極7が接続されるグランドパターンのインダクタンス成分との和)に並列接続される。これにより、接続部20の導体パターン23とグランドパターンとのインダクタンス成分は、グランドパターンのインダクタンス成分よりも小さくなり、共振周波数における減衰ピークを大きく、すなわち減衰率を大きくすることができる。
In the second embodiment, the inductance component included in the
また、本第2実施形態においては、接続部20が、素子2の積層方向における中央部分に配置されている。これにより、積層方向に対向する2面のいずれの面を外部基板に対向させて当該外部基板に実装する場合でも、外部基板と接続部20(導体パターン23)との距離関係が変化し難い。すなわち、実装する際に外部基板に対向させる面を上記2面のいずれの面とした場合でも、接続部20から外部基板のグランドパターンまでの電気的な経路長さが変化し難く、接続部20から外部基板のグランドパターンまでのインダクタンス成分も変化し難い。これにより、実装する際に外部基板に対向させる面に関わらず、積層型フィルタアレイF2の減衰特性の変化を抑制することができる。
In the second embodiment, the
また、本第2実施形態においては、接続部20が、コイル部50とコンデンサ部80との間に配置されている。このように接続部20を配置することによっても、上述したように、実装する際に外部基板に対向させる面に関わらず、積層型フィルタアレイF2の減衰特性の変化を抑制することができる。
In the second embodiment, the
また、本第2実施形態においては、接続部20が有する導体パターン23の形状が、ミアンダ状である。これにより、所望のインダクタンス成分を有する導体パターン23を容易に形成することができる。例えば、一対のグランド端子電極7に接続される外部基板のグランドパターンのインダクタンス成分と同等以上のインダクタンス成分を有する導体パターンを形成することも可能となる。この場合、接続部20はグランドパターンと並列接続されているので、接続部20とグランドパターンとのインダクタンス成分をより一層小さくなり、減衰率を更に大きくすることができる。
In the second embodiment, the shape of the
ところで、図8に示されるように、入出力端子電極3,5は、それぞれ残留インダクタンス成分L3,L4を有している。また、一対のグランド端子電極7も、それぞれ残留インダクタンス成分L5,L6を有しており、残留インダクタンス成分L5,L6は、一般に、0.1nH程度である。したがって、接続部20の導体パターン23のインダクタンス成分は、0.1nH以上であることが好ましい。導体パターン23のインダクタンス成分が0.1nH以上であれば、グランド端子電極7の残留インダクタンス成分L5,L6の影響を受け難い。
By the way, as shown in FIG. 8, the input /
また、接続部20の導体パターン23のインダクタンス成分は、2.0nH以下であることが好ましい。導体パターン23のインダクタンス成分が2.0nHを超えると、コイルL1と第1コンデンサC1と第2コンデンサC2とにより構成されるフィルタの減衰特性に影響を与える懼れが生じるためである。導体パターン23のインダクタンス成分は、例えば0.6nHに設定することができる。
Moreover, it is preferable that the inductance component of the
また、本第1及び第2実施形態においては、絶縁体11〜16,31〜34、51〜58、81〜90は、非磁性体である。これにより、第1及び第2コンデンサC1,C2のキャパシタンス成分とコイルL1のインダクタンス成分とで決まる共振周波数を高周波側に設定することが可能となり、より高帯域のノイズを除去することができる。
In the first and second embodiments, the
なお、本第1及び第2実施形態において、コイルL1を構成する絶縁体11〜16,51〜58を構成することとなる絶縁体として、非磁性体グリーンシートの代わりに磁性体グリーンシートを用いてもよい。この場合、共振周波数を低周波側に設定することが可能となり、より低帯域のノイズを除去することができる。磁性体グリーンシートは、例えばフェライト(例えば、Ni−Cu−Zn系フェライト、Ni−Cu−Zn−Mg系フェライト、Cu−Zn系フェライト、又は、Ni−Cu系フェライト等)粉末を原料としたスラリーをフィルム上にドクターブレード法により塗布して形成したものを用いることができる。
In the first and second embodiments, a magnetic green sheet is used instead of a non-magnetic green sheet as an insulator that constitutes the
本発明は、上記第1及び第2実施形態に限定されるものではなく、種々の変形が可能である。例えば、接続部20の導体パターン23の形状は上記第1及び第2実施形態ではミアンダ形状としたが、これに限られることなく、直線状としてもよい。図9は、第2実施形態における導体パターン23を直線状にした場合の例を示す。直線状の導体パターン23は、略矩形状に形成され、長手方向の両端部が絶縁体21の縁部に引き出されて、上記第2実施形態と同様に端面に露出している。図9において、導体パターン23の両端部分は、当該両端部の間の部分よりも幅が細く形成されている。尚、導体パターン23の中央部分の幅は、両端部分の幅と同程度でもよい。
The present invention is not limited to the first and second embodiments, and various modifications can be made. For example, the shape of the
また第1実施形態の変形例である積層型フィルタF3の等価回路を図10に示す。積層型フィルタF3は、積層型フィルタF1の構成に加えて更に、第1及び第2コンデンサC3,C4と、1対のグランド電極端子8と、導体パターン27を含む接続部25を備えて構成される。
FIG. 10 shows an equivalent circuit of a multilayer filter F3 that is a modification of the first embodiment. In addition to the configuration of the multilayer filter F1, the multilayer filter F3 further includes first and second capacitors C3 and C4, a pair of
第1コンデンサC3及び第2コンデンサC4は、それぞれ上述の第1コンデンサC1及び第2コンデンサC2と同様な構成である。接続部25の導体パターン27は、インダクタンス成分を有しており、コイルL3を構成する。構成の積層型フィルタF3においては、コイルL1と、上述したように第1及び第2コンデンサC1,C2とでπ型回路を構成すると共に、コイルL1と第1及び第2コンデンサC3,C4とでπ型回路を構成している。
The first capacitor C3 and the second capacitor C4 have the same configuration as the first capacitor C1 and the second capacitor C2, respectively. The
第1コンデンサC3に含まれる第1コンデンサ電極は、入出力端子電極3に電気的に接続される。これにより、第1コンデンサ電極は、コイルL1の一方端(導体パターン17aの導出部分18a)に電気的に接続されることとなる。第1コンデンサC3に含まれる第2コンデンサ電極は、一方のグランド端子電極8に電気的に接続される。
The first capacitor electrode included in the first capacitor C3 is electrically connected to the input /
第2コンデンサC4に含まれる第1コンデンサ電極は、入出力端子電極5に電気的に接続される。これにより、第1コンデンサ電極は、コイルL1の他方端(導体パターン17fの導出部分18b)に電気的に接続されることとなる。第2コンデンサC4に含まれる第2コンデンサ電極は、他方のグランド端子電極8に電気的に接続される。
The first capacitor electrode included in the second capacitor C4 is electrically connected to the input /
接続部25は、導体パターン27(例えば、ミアンダ形状の導体パターン)が形成された絶縁体によって構成される。導体パターン27の一方端は、第2コンデンサC4に含まれる第2コンデンサ電極が電気的に接続される他方のグランド端子電極8に電気的に接続される。導体パターン27の他方端は、第1コンデンサC3に含まれる第2コンデンサ電極が電気的に接続される一方のグランド端子電極8に電気的に接続される。
The
これらにより、一対のグランド端子電極8は、導体パターン27によって電気的に接続される。したがって、それぞれのグランド端子電極8に接続されるグランドパターンのインダクタンス成分が異なっていても、減衰ピークが得られる共振周波数が変化するようなことはなく、外部基板に実装した状態での積層型フィルタF3の減衰特性の変化を抑制することができる。
Thus, the pair of
また、コイルL3とコイルL1は第1コンデンサC3と第2コンデンサC4を介して電気的に並列接続の関係となる。これにより、接続部25の導体パターン27とグランドパターンとのインダクタンス成分は、グランドパターンのインダクタンス成分よりも小さくなり、共振周波数における減衰ピークを大きく、すなわち減衰率を大きくすることができる。
In addition, the coil L3 and the coil L1 are electrically connected in parallel via the first capacitor C3 and the second capacitor C4. Thereby, the inductance component of the
F1,F3…積層型フィルタ、F2…積層型フィルタアレイ、1、2…素子、3,5…入出力端子電極、7…グランド端子電極、10,50…コイル部、11〜16,21,31〜34,41,42,51〜58,81〜90…絶縁体、17a〜17f,61〜68…導体パターン、19a〜19e,71〜77…スルーホール導体、18a,18b,35a〜38a,78,79,91a〜100a…導出部分、20…接続部、23…導体パターン、30,80…コンデンサ部、31,33,92,94,97,99…第1コンデンサ電極、32,34,91,93,95,96,98,100…第2コンデンサ電極。 F1, F3 ... multilayer filter, F2 ... multilayer filter array, 1, 2 ... element, 3, 5 ... input / output terminal electrode, 7 ... ground terminal electrode, 10, 50 ... coil section, 11-16, 21, 31 34, 41, 42, 51-58, 81-90 ... insulator, 17a-17f, 61-68 ... conductor pattern, 19a-19e, 71-77 ... through-hole conductor, 18a, 18b, 35a-38a, 78 79, 91a to 100a ... leading portion, 20 ... connecting portion, 23 ... conductor pattern, 30,80 ... capacitor portion, 31,33,92,94,97,99 ... first capacitor electrode, 32,34,91, 93, 95, 96, 98, 100 ... second capacitor electrode.
Claims (5)
前記コイルの一方端と前記第1コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように前記積層体に配置された第1端子電極と、
前記コイルの他方端と前記第2コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように前記積層体に配置された第2端子電極と、
前記第1コンデンサを構成する他方のコンデンサ電極に電気的に接続するように前記積層体に配置された第3端子電極と、
前記第2コンデンサを構成する他方のコンデンサ電極に電気的に接続するように前記積層体に配置された第4端子電極と、
前記第3端子電極と前記第4端子電極とを電気的に接続する導体パターンを有する接続部と、を備えることを特徴とする積層型フィルタ。 A coil portion including a coil configured by stacking a plurality of insulators formed with a conductor pattern, and a first capacitor and a second capacitor configured by stacking a plurality of insulators formed with a capacitor electrode are included. A laminate having a capacitor portion;
A first terminal electrode arranged in the laminate so as to electrically connect one end of the coil and one capacitor electrode constituting the first capacitor;
A second terminal electrode arranged in the laminate so as to electrically connect the other end of the coil and one capacitor electrode constituting the second capacitor;
A third terminal electrode arranged in the laminate so as to be electrically connected to the other capacitor electrode constituting the first capacitor;
A fourth terminal electrode arranged in the laminate so as to be electrically connected to the other capacitor electrode constituting the second capacitor;
A multilayer filter comprising: a connection portion having a conductor pattern for electrically connecting the third terminal electrode and the fourth terminal electrode.
前記各コイルの一方端と当該各コイルに対応する前記各第1コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように前記積層体にそれぞれ配置されたN個の第1端子電極と、
前記各コイルの他方端と当該各コイルに対応する前記各第2コンデンサを構成する一方のコンデンサ電極とを電気的に接続するように前記積層体にそれぞれ配置されたN個の第2端子電極と、
前記各第1コンデンサを構成する他方のコンデンサ電極にそれぞれ電気的に接続するように前記積層体に配置された第3端子電極と、
前記各第2コンデンサを構成する他方のコンデンサ電極にそれぞれ電気的に接続するように前記積層体に配置された第4端子電極と、
前記第3端子電極と前記第4端子電極とを電気的に接続する導体パターンを有する接続部と、を備えることを特徴とする積層型フィルタアレイ。 A coil portion including N coils (an integer of N ≧ 2) configured by stacking a plurality of insulators on which conductor patterns are formed and a plurality of insulators on which capacitor electrodes are formed are stacked. A laminate having N first capacitors and N second capacitors respectively corresponding to the N coils;
N first terminal electrodes respectively disposed on the laminate so as to electrically connect one end of each coil and one capacitor electrode constituting each first capacitor corresponding to each coil; ,
N second terminal electrodes respectively disposed in the laminate so as to electrically connect the other end of each coil and one capacitor electrode constituting each second capacitor corresponding to each coil; ,
A third terminal electrode arranged in the laminate so as to be electrically connected to the other capacitor electrode constituting each first capacitor;
A fourth terminal electrode arranged in the laminate so as to be electrically connected to the other capacitor electrode constituting each of the second capacitors;
A multilayer filter array comprising: a connection portion having a conductor pattern for electrically connecting the third terminal electrode and the fourth terminal electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005095027A JP2006279480A (en) | 2005-03-29 | 2005-03-29 | Laminated filter and laminated filter array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005095027A JP2006279480A (en) | 2005-03-29 | 2005-03-29 | Laminated filter and laminated filter array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006279480A true JP2006279480A (en) | 2006-10-12 |
Family
ID=37213763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005095027A Pending JP2006279480A (en) | 2005-03-29 | 2005-03-29 | Laminated filter and laminated filter array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006279480A (en) |
-
2005
- 2005-03-29 JP JP2005095027A patent/JP2006279480A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4019071B2 (en) | Coil parts | |
| US8334746B2 (en) | Electronic component | |
| KR100988660B1 (en) | Noise filter array | |
| US8947175B2 (en) | Low-pass filter | |
| US6529102B2 (en) | LC filter circuit and laminated type LC filter | |
| JP2008054287A (en) | Noise filter array | |
| US6590486B2 (en) | Multilayer inductor | |
| JP4404089B2 (en) | Feedthrough capacitor array | |
| KR102029497B1 (en) | Multi-layered chip component and board for mounting the same | |
| WO2013058144A1 (en) | Composite electronic component | |
| WO2015037374A1 (en) | Inductor and band elimination filter | |
| JP4506425B2 (en) | Inductor parts | |
| JP2021125648A (en) | Coil parts | |
| JP2006041820A (en) | Multilayer filter array | |
| KR101963267B1 (en) | Multi-layered inductor and board for mounting the same | |
| JP4317179B2 (en) | Multilayer filter | |
| JP2006351954A (en) | Stacked common mode filter | |
| JP2005086676A (en) | Multilayer lc component and its manufacturing method | |
| CN103081357A (en) | Electronic component | |
| JP2006279480A (en) | Laminated filter and laminated filter array | |
| JP2006173790A (en) | Laminated lc composite component | |
| JP2005184343A (en) | Laminated ceramic electronic part | |
| JP2005229219A (en) | Laminated filter and laminated filter array | |
| JP6664257B2 (en) | Low pass filter | |
| JP2016171160A (en) | Laminated impedance element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Effective date: 20080403 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |