JP2006278009A - Dimmer - Google Patents
Dimmer Download PDFInfo
- Publication number
- JP2006278009A JP2006278009A JP2005091863A JP2005091863A JP2006278009A JP 2006278009 A JP2006278009 A JP 2006278009A JP 2005091863 A JP2005091863 A JP 2005091863A JP 2005091863 A JP2005091863 A JP 2005091863A JP 2006278009 A JP2006278009 A JP 2006278009A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching element
- zero
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 60
- 230000000630 rising effect Effects 0.000 claims abstract description 26
- 238000005286 illumination Methods 0.000 claims abstract description 5
- 230000002457 bidirectional effect Effects 0.000 claims description 26
- 238000010304 firing Methods 0.000 claims description 11
- 238000005259 measurement Methods 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 238000009499 grossing Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Abstract
Description
本発明は白熱電球やLEDのような光源の照度を調節する調光装置に関するものである。 The present invention relates to a light control device that adjusts the illuminance of a light source such as an incandescent bulb or LED.
従来、白熱灯を調光する手段として位相制御式調光装置がよく用いられている。位相制御式調光装置は一般的に商用交流電源と白熱灯負荷との間に直列に接続され、調光装置内部のスイッチング素子であるトライアックなどがONする位相角(点弧位相角)を制御することにより、白熱灯負荷に供給する商用交流電圧の実効値を可変させて白熱灯負荷を調光制御する方式である。図9に位相制御式調光装置の動作波形を示す。白熱灯負荷では、電源電圧と負荷電流は同位相のため、電源のゼロクロスポイントでオフすれば、負荷電流もターンオフが可能である。 Conventionally, a phase control dimmer is often used as means for dimming an incandescent lamp. Phase control dimmers are generally connected in series between a commercial AC power supply and an incandescent lamp load, and control the phase angle (triggering phase angle) at which the triac, which is a switching element inside the dimmer, turns on. In this way, the effective value of the commercial AC voltage supplied to the incandescent lamp load is varied to control the dimming of the incandescent lamp load. FIG. 9 shows operation waveforms of the phase control dimmer. In an incandescent lamp load, since the power supply voltage and the load current are in phase, the load current can be turned off if it is turned off at the zero cross point of the power supply.
また、低電圧ハロゲン電球の点灯回路として、商用交流電圧を数十KHzの高周波に変換して、更に降圧トランスにて12Vの高周波低電圧に変換する手段として、電子トランスがよく知られている。低電圧ハロゲン電球用電子トランスを前述した位相制御式調光装置と組み合わせて調光制御することも一般的な技術である。 As a lighting circuit for a low-voltage halogen bulb, an electronic transformer is well known as a means for converting a commercial AC voltage into a high frequency of several tens of KHz and further converting it into a high-frequency low voltage of 12 V using a step-down transformer. It is also a general technique to perform dimming control by combining an electronic transformer for a low-voltage halogen bulb with the above-described phase control type dimmer.
位相制御式調光装置と電子トランスを組み合わせて使用する場合の回路構成は図10のようになる。図中、1は交流電源、2は位相制御式調光装置、3は電子トランス、4は負荷である。この構成では双方向スイッチング素子であるトライアックQ1とフィルタチョークL1の直列接続にフィルタコンデンサC1が並列に接続され、更に電子トランス側の雑音防止用コンデンサC2が直列接続される構成となるため、トライアックQ1に流れる電流は商用周波数で使用する場合、容量性要素の影響で電源電圧の位相に対し進相となる場合がある。 FIG. 10 shows a circuit configuration when the phase control dimmer and the electronic transformer are used in combination. In the figure, 1 is an AC power source, 2 is a phase control dimmer, 3 is an electronic transformer, and 4 is a load. In this configuration, since the filter capacitor C1 is connected in parallel to the series connection of the triac Q1 which is a bidirectional switching element and the filter choke L1, and the noise prevention capacitor C2 on the electronic transformer side is further connected in series, the triac Q1. When the current flowing in is used at a commercial frequency, the phase of the power supply voltage may be advanced due to the influence of the capacitive element.
図11を用いて回路動作を説明する。ここでは、位相制御信号として、ターンオン時にのみゲート電圧を与えるパルストリガ方式ではなく、ターンオン期間中はゲート電圧を与え続けるDCトリガ方式を用いている。トライアックQ1は位相制御信号がオフとなった後、保持電流以下の電流となるとオフする素子であるが、上述の進相電流の影響で位相制御信号がオフとなるタイミングで既にトライアックQ1に流れる電流がゼロクロスポイントをまたいで転流しており、位相制御信号がオフの瞬間、保持電流以上の電流が流れていた場合、トライアックQ1をオフできないので、交流電源の次の半周期にわたり、電流がゼロになるまでトライアックQ1はオン状態を維持してしまう。 The circuit operation will be described with reference to FIG. Here, as the phase control signal, not the pulse trigger system that applies the gate voltage only at the turn-on time but the DC trigger system that continues to apply the gate voltage during the turn-on period. The triac Q1 is an element that turns off when the phase control signal is turned off and then becomes a current equal to or lower than the holding current. Is commutated across the zero cross point, and when the current exceeding the holding current flows at the moment when the phase control signal is turned off, the TRIAC Q1 cannot be turned off, so that the current becomes zero over the next half cycle of the AC power supply. Until that time, the triac Q1 remains on.
そこで従来、この問題を解決するために、図12に示すように設計の段階でトライアックQ1に流れる電流がゼロクロスポイントをまたぐ手前で位相制御信号をオフするように時間設定することで進相電流による調光動作の不具合を回避していた。図中、t1のタイミングで位相制御信号がオフしてもトライアックQ1はオフできないが、t2のタイミングで位相制御信号がオフすることでトライアックQ1はオフすることができる。 Therefore, conventionally, in order to solve this problem, as shown in FIG. 12, time is set so that the phase control signal is turned off before the current flowing in the triac Q1 crosses the zero cross point at the design stage. The problem of dimming operation was avoided. In the figure, the triac Q1 cannot be turned off even if the phase control signal is turned off at the timing t1, but the triac Q1 can be turned off by turning off the phase control signal at the timing t2.
その具体的な手段の1つとして、トライアックQ1に流れる電流のゼロクロスポイントを検出する回路を別途設けることで進相電流による調光不具合を回避する方式(特願2004−206741号)や、マイクロコンピュータを用いて時間を設定することで進相電流による調光動作の不具合を回避する方式(特願2004−206742号)、更に抵抗素子をコンデンサC2に並列に接続することで無効電流を増やしてトライアックQ1に流れる電流の嵩上げを行い、電源電圧と主スイッチ電流の位相を略同一とすることでスイッチング素子のオフタイミングを意識せずとも主スイッチ電流のゼロポイントよりも位相制御信号がオフするタイミングを手前になるようにして誤動作を回避できる回路構成とする方式(特願2004−206743号)を既に提案している。 As one of the specific means, a system (Japanese Patent Application No. 2004-206741) for avoiding the dimming problem due to the phase advance current by separately providing a circuit for detecting the zero cross point of the current flowing in the triac Q1, or a microcomputer A method for avoiding the problem of dimming operation due to the phase advance current by setting the time by using the current (Japanese Patent Application No. 2004-206742), and further increasing the reactive current by connecting the resistor element in parallel with the capacitor C2 to triac The current flowing in Q1 is increased, and the phase of the phase control signal is turned off from the zero point of the main switch current without considering the off timing of the switching element by making the phase of the power supply voltage and the main switch current substantially the same. A system configuration (Japanese Patent Application No. 2004-2067) in which a malfunction can be avoided by being in front. No. 3) and has already proposed.
なお、特許文献1には、位相制御によりインバータ式の放電灯点灯装置を調光する際に、全波整流器の出力端に昇圧チョッパ回路を接続することで、位相制御角に関わらずインバータ回路に入力される直流電圧を略一定とし、かつ、位相制御角の情報をインバータ回路に調光信号として入力することで、入力力率を改善しながら、調光制御を可能とする技術が開示されているが、位相制御信号はDCトリガ方式とは限らないし、進相負荷による誤点弧の課題は示唆されていない。
上述の特願2004−206741号〜同3号の各方式は、いずれも何らかの手段を用いて、トライアックQ1の電流がゼロとなるタイミングよりもDCトリガ方式の位相制御信号がオフするタイミングが手前になるようにしているが、位相制御信号のオン及びオフのタイミングを決定している時間の基準は、入力電圧のゼロクロス検出信号の立ち上がり又は立ち下がりエッジである。 Each of the above-mentioned Japanese Patent Application Nos. 2004-206741 to 3 uses any means, and the timing at which the phase control signal of the DC trigger method is turned off is earlier than the timing at which the current of the triac Q1 becomes zero. However, the time reference for determining the ON and OFF timing of the phase control signal is the rising or falling edge of the zero-cross detection signal of the input voltage.
この立ち上がり又は立ち下がりエッジは、図2に示すように、入力電圧をダイオードブリッジのような整流回路21により整流した後の全波整流波形の谷部(低電圧領域)において例えばトランジスタTr1などのスイッチ素子をオフさせ、マイコンの入力端子にHレベルの信号が入力されている区間を電圧ゼロクロス区間とし、特に電圧ゼロクロスの立ち上がりエッジをマイコンのタイマーカウント開始の基準として取り扱っているが、整流回路21の後段に降圧チョッパ方式のスイッチング電源を用いてマイコン及びその周辺回路の制御電源電圧Vccを供給させる構成とした場合、スイッチング電源の出力電圧は制御電源電圧Vccよりも低くできないので、当然、電源谷部においてはダイオードブリッジの出力側の電圧を完全にゼロボルトにすることはできない。
As shown in FIG. 2, this rising or falling edge is generated by a switch such as a transistor Tr1 in a valley portion (low voltage region) of a full-wave rectified waveform after the input voltage is rectified by a
また、ダイオードブリッジの各ダイオード素子そのものも浮遊容量を若干持っており、素子各々でその値は異なるので、結果的に電圧ゼロクロス信号の立ち上がりエッジは、電源電圧が正→負となる場合と負→正となる場合とで検出しきい値Vrefをクロスする時間タイミングが異なる。言い換えれば、半周期毎に電圧ゼロクロス検出信号の立ち上がりタイミングと真の交流電圧ゼロクロスポイントまでの時間が、電源電圧が正→負となる場合と負→正となる場合とで異なる値となってしまうことになる。 In addition, each diode element itself of the diode bridge has a slight stray capacitance, and the value is different for each element. As a result, the rising edge of the voltage zero cross signal is negative when the power supply voltage is positive → negative and negative → The timing for crossing the detection threshold value Vref differs depending on whether it is positive. In other words, the rise time of the voltage zero-cross detection signal and the time until the true AC voltage zero-cross point every half cycle differ depending on whether the power supply voltage changes from positive to negative and from negative to positive. It will be.
従って、電源半周期毎に位相制御信号のオン及びオフのタイミングが異なってしまう結果となるので、設計の段階で考慮していたトライアックQ1の電流がゼロとなるタイミングよりもDCトリガ方式の位相制御信号がオフするタイミングが遅れてしまうような不具合が生じる可能性があり、調光誤動作の要因となる。 Therefore, since the on / off timing of the phase control signal differs for each half cycle of the power supply, the DC trigger type phase control is performed more than the timing at which the current of the triac Q1 considered at the design stage becomes zero. There may be a problem that the timing at which the signal is turned off is delayed, which causes a malfunction of light control.
これを解決するために、ダイオードブリッジの整流出力側に抵抗素子を並列接続することで、電源谷部においてもダイオードブリッジに電流を流して電源谷部で出力電圧が略ゼロボルトになるようにする対策も考えられるが、抵抗素子は発熱要素であるため、サイズ制約の厳しい商品に対しては不適当な対策であるし、回路効率を悪化させる要素でもあるので、好ましい対策とは言い難い。 In order to solve this problem, a resistance element is connected in parallel to the rectified output side of the diode bridge, so that a current flows through the diode bridge even in the power supply trough so that the output voltage becomes approximately zero volts in the power supply trough. However, since the resistance element is a heat generating element, it is an inappropriate measure for a product with severe size restrictions and an element that deteriorates the circuit efficiency.
本発明は上述のような不都合をなくし、位相制御のオン・オフタイミングを決定する上で重要な基準時間の計測を精度良く行えるようにすることを課題とする。 It is an object of the present invention to eliminate the above-described inconveniences and to accurately measure a reference time that is important in determining the on / off timing of phase control.
請求項1の調光装置は、上記の課題を解決するために、図1に示すように、自己保持機能を有する双方向スイッチング素子Q1と、容量性要素C2が並列に接続された照明負荷4と、交流電源1とを直列に接続して閉回路を構成し、双方向スイッチング素子Q1の点弧位相角を可変とすることで照明負荷4への実効電力を可変とする位相制御回路を備える調光装置であって、交流電源1と並列に接続された全波整流回路21の出力端に入力電圧のゼロクロスを検出するゼロクロス検出回路24を接続し、前記位相制御回路は、前記ゼロクロス検出回路24で得られたゼロクロス検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子Q1の点弧位相角を決定し、双方向スイッチング素子Q1のオン期間中は駆動電圧を与え続けるDCトリガ方式の位相制御回路であり、前記ゼロクロス検出回路24が接続された前記全波整流回路21の出力端にスイッチング電源22として昇圧型または昇降圧型のチョッパ回路を接続したことを特徴とするものである。
In order to solve the above-described problem, the dimming device according to
請求項2の調光装置は、同じ課題を解決するために、図5に示すように、自己保持機能を有する双方向スイッチング素子Q1と、容量性要素C2が並列に接続された照明負荷4と、交流電源1とを直列に接続して閉回路を構成し、双方向スイッチング素子Q1の点弧位相角を可変とすることで照明負荷4への実効電力を可変とする位相制御回路を備える調光装置であって、交流電源1と並列に接続された全波整流回路21の出力端に入力電圧がピークとなるタイミングを検出するピーク検出回路26を接続し、前記位相制御回路は、前記ピーク検出回路26で得られたピーク検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子Q1の点弧位相角を決定し、双方向スイッチング素子Q1のオン期間中は駆動電圧を与え続けるDCトリガ方式の位相制御回路であることを特徴とするものである。
In order to solve the same problem, the dimming device of
請求項3の調光装置は、同じ課題を解決するために、図7に示すように、自己保持機能を有する双方向スイッチング素子Q1と、容量性要素C2が並列に接続された照明負荷4と、交流電源1とを直列に接続して閉回路を構成し、双方向スイッチング素子Q1の点弧位相角を可変とすることで照明負荷4への実効電力を可変とする位相制御回路を備える調光装置であって、前記位相制御回路は、交流電源1のゼロクロスを検出するゼロクロス検出回路24で得られたゼロクロス検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子Q1の点弧位相角を決定し、双方向スイッチング素子Q1のオン期間中は駆動電圧を与え続けるDCトリガ方式の位相制御回路であり、前記ゼロクロス検出回路24は、交流電源1の正の半波における電圧ゼロクロスを検出する第1の整流回路21aと、負の半波における電圧ゼロクロスを検出する第2の整流回路21bを有することを特徴とするものである。
In order to solve the same problem, the light control device according to
請求項4の調光装置は、請求項3において、前記ゼロクロス検出回路24は、第1の整流回路21aと第2の整流回路21bのそれぞれの整流出力電圧が立ち上がるタイミングを検出する電圧比較回路28を有することを特徴とするものである。
According to a fourth aspect of the present invention, there is provided the light control device according to the third aspect, wherein the zero-
各請求項の発明によれば、位相制御のオン/オフのタイミングの時間基準である交流電圧のゼロクロス検出信号の立ち上がりまたは立ち下がりのタイミングが交流電源の半周期毎にずれてしまうことを回避でき、その時間精度を向上させることができるので、誤点弧などの不都合を確実に防止できる。 According to the invention of each claim, it is possible to avoid that the rising or falling timing of the zero cross detection signal of the AC voltage, which is the time reference of the ON / OFF timing of the phase control, is shifted every half cycle of the AC power supply. Since the time accuracy can be improved, inconveniences such as false firing can be reliably prevented.
(実施形態1)
本発明の実施形態1の回路図を図1に示す。交流電源1には雑音防止用コンデンサC1が並列接続されている。コンデンサC1の一端は整流回路21の交流入力端子の一端に接続されており、他端はフューズFを介して整流回路21の交流入力端子の他端に接続されている。整流回路21の交流入力端子の両端にはサージ吸収素子ZNRが並列接続されており、直流出力端子の両端にはスイッチング電源22が接続されている。スイッチング電源22は昇圧型または昇降圧型のチョッパ回路よりなり、交流電源1のゼロクロス付近でもスイッチング電流が流れる。スイッチング電源22の出力端には、平滑用のコンデンサC3が並列接続されている。
(Embodiment 1)
A circuit diagram of
位相制御用の双方向スイッチング素子としてのトライアックQ1は、主電極間にフォトトライアックQ4と抵抗分圧回路を接続されており、抵抗分圧回路の出力をゲート電極に印加されている。ゲート電極と一方の主電極の間には雑音防止用のコンデンサが並列接続されている。トライアックQ1の他方の主電極にはフィルタチョークL1の一端が接続されており、フィルタチョークL1の他端は、雑音防止用のコンデンサC2を介して交流電源1の一端に接続されている。交流電源1の他端はトライアックQ1の前記一方の主電極に接続されており、交流電源1、トライアックQ1、フィルタチョークL1、コンデンサC2で直列閉回路を構成している。このコンデンサC2の両端が位相制御式調光装置の出力端となり、その出力端間には負荷4が並列接続されている。負荷4としては、白熱球のほか、電子トランスやLED負荷などが適宜接続される。
In the triac Q1 as a bidirectional switching element for phase control, a phototriac Q4 and a resistance voltage dividing circuit are connected between main electrodes, and an output of the resistance voltage dividing circuit is applied to a gate electrode. A noise preventing capacitor is connected in parallel between the gate electrode and one of the main electrodes. One end of the filter choke L1 is connected to the other main electrode of the triac Q1, and the other end of the filter choke L1 is connected to one end of the
図3はスイッチング電源22の内部構成を示している。図中、Vinは整流回路21から出力される全波整流された脈流電圧、Voutは平滑化された直流の出力電圧である。図(a)は比較例として示した降圧型チョッパであり、Vin<Vccとなった時点で電源から電流を引き込めなくなるので、整流出力電圧の谷部で脈流電圧がVccを下回る場合、入力電流は流れない。図(b)は実施形態として示した昇圧型チョッパであり、スイッチング素子Q3を閉じている区間にインダクタL3へ電磁エネルギーを蓄積して、その後、スイッチング素子Q3をオフするとダイオードD3を介してコンデンサC3に電力を供給させるので、整流出力電圧の谷部においても入力電流が流せないということはない。
FIG. 3 shows the internal configuration of the switching
図(c)は好ましい実施形態として示した昇降圧型チョッパ(その1)であり、出力電圧Voutは入力電圧Vinとは極性が反対となる。図(d)はさらに好ましい実施形態として示した昇降圧型チョッパ(その2)であり、スイッチング素子Q2,Q3は同期してスイッチングを行う。スイッチング素子Q2とQ3がオンしている間にインダクタL3に電磁エネルギーを蓄積し、スイッチング素子Q2とQ3がオフすると、ダイオードD2,D3を介して蓄積された電磁エネルギーをコンデンサC3に供給する。スイッチのオン時にインダクタL3にエネルギーを蓄積させ、それをスイッチのオフ時に出力側に供給するという点では、昇圧型チョッパと同じ動作となっている。 FIG. 2C shows a step-up / step-down chopper (No. 1) shown as a preferred embodiment, and the polarity of the output voltage Vout is opposite to that of the input voltage Vin. FIG. 4D is a step-up / step-down chopper (part 2) shown as a further preferred embodiment, and the switching elements Q2 and Q3 perform switching in synchronization. Electromagnetic energy is accumulated in the inductor L3 while the switching elements Q2 and Q3 are on, and when the switching elements Q2 and Q3 are off, the electromagnetic energy accumulated through the diodes D2 and D3 is supplied to the capacitor C3. The operation is the same as that of the step-up chopper in that energy is stored in the inductor L3 when the switch is turned on and is supplied to the output side when the switch is turned off.
スイッチング電源22として図3(c),(d)のような昇降圧型チョッパを用いた場合には、平滑用のコンデンサC3には整流回路21の出力電圧を昇圧または降圧した直流電圧が得られるので、比較的容易に制御電源電圧Vccを得ることが出来る。一方、スイッチング電源22として図3(b)のような昇圧型チョッパを用いた場合には、平滑用のコンデンサC3には整流回路21の出力電圧を昇圧した高い直流電圧が得られるので、分圧抵抗や後段の降圧チョッパにより適宜降圧して直流低電圧に変換し、あるいは、チョッパ用のチョークコイル(インダクタ)に2次巻線を設けて、その出力を整流平滑することにより直流低電圧を得た後、この直流低電圧を三端子レギュレータなどにより適宜安定化して、制御電源電圧Vccとして制御回路23に供給すると良い。
When the step-up / step-down chopper as shown in FIGS. 3C and 3D is used as the switching
制御回路23はマイコンとその周辺回路を含み、フォトトライアックQ4の駆動信号として位相制御信号を出力する。ここでは、位相制御信号として、ターンオン時にのみ駆動電圧を与えるパルストリガ方式ではなく、ターンオン期間中は駆動電圧を与え続けるDCトリガ方式(ベタトリガ方式ともいう)を用いている。
The
制御回路23は整流回路21の直流出力端に接続されたゼロクロス検出回路24により交流電源1のゼロクロス点を検出しており、検出されたゼロクロス点を基準としてマイコンのタイマーカウントを開始させることにより、交流電源1の電源周期に同期した位相制御信号を出力することが可能となっている。
The
ゼロクロス検出回路24の回路構成の一例を図2に示す。この例では、ダイオードブリッジよりなる整流回路21の直流出力端に、分圧用の抵抗R1,R2,R3の直列回路を接続し、抵抗R3の両端電圧をトランジスタTr1のベース・エミッタ間に供給している。トランジスタTr1のエミッタはグランドに接続されており、コレクタはプルアップ用の抵抗R4を介して制御電源電圧Vccのラインに接続されている。
An example of the circuit configuration of the zero-
次に、本回路の基本動作について説明する。交流電源1からの入力交流電圧のゼロクロス検出信号の立ち上がりを制御回路23のマイコンが認識すると、そこからタイマーカウント動作を開始させて、どのタイミングで主スイッチであるトライアックQ1をオンさせるのかを、別設の可変抵抗器VRからのアナログ入力を読みとって決定する。このアナログ入力としては、制御電源電圧Vccを可変抵抗器VRで分圧した0〜Vccの直流電圧を用いる。
Next, the basic operation of this circuit will be described. When the microcomputer of the
一方、トライアックQ1のオフのタイミングは、設計の段階で電圧ゼロクロス信号の立ち上がりから決められた時間をカウントして、所定時間が経過するとオフさせる動作を行う。また、トライアックQ1に流れる電流を検出する電流検出手段を併用する場合には、トライアックQ1に位相制御信号を与える所定時間というのは、電圧ゼロクロス信号の立ち上がりから電流検出手段がゼロクロス点を検出するまでの時間よりも短い時間となるように設定する。 On the other hand, the triac Q1 is turned off by counting the time determined from the rise of the voltage zero-cross signal at the design stage and turning it off when a predetermined time elapses. In addition, when the current detecting means for detecting the current flowing through the triac Q1 is used in combination, the predetermined time during which the phase control signal is given to the triac Q1 is from the rise of the voltage zero cross signal until the current detecting means detects the zero cross point. The time is set to be shorter than the time.
以上、述べたように、本調光装置では電圧ゼロクロス信号の立ち上がりからマイコンのタイマーカウント動作を開始させてオンタイミング及びオフタイミングをマイコンから信号出力して電源半周期毎に調光動作を行っている。 As described above, this dimming device starts the timer count operation of the microcomputer from the rising edge of the voltage zero cross signal, outputs the on timing and off timing from the microcomputer, and performs the dimming operation every half cycle of the power supply. Yes.
この回路動作を行う上で重要な設計要件として、交流電源1からの入力交流電圧のゼロクロスタイミングを信号として精度良くとらえ、マイコンによるタイマーカウント開始のタイミングを精度良く設定することである。
An important design requirement for performing this circuit operation is to accurately capture the zero-crossing timing of the input AC voltage from the
その場合、問題となるのが、スイッチング電源22として、降圧型チョッパ回路を使用していると、電源谷部で整流回路21の入力側から出力側に電流を引き込めず、整流回路21に電流が流せないことであり、その結果、整流回路21の出力電圧の谷部波形が0Vとならないことである。
In such a case, if a step-down chopper circuit is used as the switching
図4を用いてゼロクロス検出動作における上記の問題点を説明する。図2に示したゼロクロス検出回路24では、整流回路21の出力側にスイッチング電源22として、図3(a)のような降圧型チョッパを使用していると、整流回路21から出力される脈流電圧波形は、図4(イ)の実線で示すような波形となり、交流電源1のゼロクロス付近でもゼロにならない。したがって、真の電圧ゼロクロスポイントを検出することは不可能であり、実際に行っている電圧ゼロクロス検出はゼロクロスポイントに近い箇所をトランジスタTr1のスイッチングを利用して検出し、電源電圧の谷部をゼロクロス検出パルスの立ち上がりもしくは立ち下がりで捕らえて、そこからタイマーカウントの開始を行っていることになる。
The above problem in the zero cross detection operation will be described with reference to FIG. In the zero
交流電源1からの交流入力電圧が理想的に整流された場合は、図4(イ)の破線で示すような波形となり、タイマーカウントの開始点は真の電圧ゼロクロスポイントからみて、図4(ロ)に示すように、時間ta早く(ゼロクロス電圧立ち上がり)もしくは遅く(電圧ゼロクロス立ち下がり)に精度良く設定できる。
When the AC input voltage from the
しかしながら、整流回路21の出力電圧が電源谷部で0Vとならない場合、電圧ゼロクロス信号の立ち上がりもしくは立ち上がりは真の値よりもtbずれて検出される。すると、図4(ハ)に示すように、タイマーカウントの開始ポイントが設計値よりも(ta−tb)ずれてしまうので、主スイッチであるトライアックQ1のオフされるタイミングがその分、遅れてしまうことになり、場合によっては、主スイッチ電流の転流後に位相制御信号がオフされる動作となるため、誤点弧の原因となる。
However, when the output voltage of the
また、誤点弧とはならないまでも、主スイッチであるトライアックQ1のオン・オフされるタイミングがずれることにより、電源半周期毎に負荷電流の実効値が変わるので、ちらつきの要因となる。特に負荷4として、LEDなどのワット数の小さい負荷が接続された場合は顕著に現われる。
Further, even if it does not cause false firing, the effective value of the load current changes every half cycle of the power supply due to the timing of turning on / off the TRIAC Q1, which is the main switch, causing flickering. In particular, when the
本実施形態においては、上記問題について対策を施したものであり、従来、スイッチング電源22として図3(a)に示すような降圧型チョッパを用いていたが、本実施形態においては、スイッチング電源22として、図3(b)に示すような昇圧型チョッパあるいは図3(c),(d)に示すような昇降圧チョッパ回路を用いた点が特徴である。
In the present embodiment, countermeasures are taken against the above-described problem. Conventionally, a step-down chopper as shown in FIG. 3A has been used as the switching
降圧型チョッパでは、図3(a)に示すように、スイッチング素子Q3がオンしている区間、入力電流の流れる閉ループに出力端子も接続されるため、電源電圧(整流出力電圧)が下がっていき、Vin=Voutとなった時点では、もはやスイッチング素子Q3を介する電流は、入力側から出力側へ引き込めなくなるので、電源電圧の谷部では整流回路21に電流を流すことができずに、浮いた状態となる。
In the step-down chopper, as shown in FIG. 3A, since the output terminal is connected to the closed loop in which the input current flows while the switching element Q3 is on, the power supply voltage (rectified output voltage) decreases. When Vin = Vout, the current through the switching element Q3 can no longer be drawn from the input side to the output side, so that the current cannot flow through the
一方、昇圧型チョッパでは、図3(b)に示すように、スイッチング素子Q3のオンにより一旦電流を蓄えるモードがあり、この場合に電源電圧の谷部においても整流回路21を介して電流を流すことが出来るため、電源谷部において整流回路21の出力電圧を略0Vとすることができる。
On the other hand, as shown in FIG. 3 (b), the step-up chopper has a mode in which current is temporarily stored when the switching element Q3 is turned on. In this case, current flows also through the
図3(c),(d)に示す昇降圧型チョッパにおいても、一旦、チョッパーチョークL3に電磁エネルギーを蓄えるモードを有するという点では昇圧型チョッパと同じである。このため、電源谷部において電源半周期毎に電圧ゼロクロス信号の立ち上がりタイミングを精度良く検出できるという点において、降圧型チョッパよりも昇圧型チョッパまたは昇降圧型チョッパを用いる方が優れている。更にマイコンなどに電源を供給する目的であれば、昇圧型チョッパよりは昇降圧型チョッパを用いる方が電源として適当である。 The step-up / step-down chopper shown in FIGS. 3C and 3D is the same as the step-up chopper in that it has a mode for temporarily storing electromagnetic energy in the chopper choke L3. For this reason, it is better to use a step-up chopper or a step-up / step-down chopper than a step-down chopper in that the rising timing of the voltage zero cross signal can be accurately detected in the power source trough every half cycle of the power source. Further, for the purpose of supplying power to a microcomputer or the like, it is more appropriate to use a buck-boost chopper than a boost chopper.
(実施形態2)
本発明の実施形態2について、図5、図6を用いて説明する。主回路構成は実施形態1のものと同一のため、重複する説明は省略する。実施形態1においては、スイッチング電源22として昇圧型チョッパまたは昇降圧型チョッパを用いたが、本実施形態においては、スイッチング電源22は降圧型チョッパとしている。また、実施形態1と顕著に異なる構成として、整流回路21の整流出力電圧を平滑コンデンサC3によって平滑する前と後に電圧を検出する平滑前電圧検出手段25aと平滑後電圧検出手段25bを設けて、各電圧検出手段25a,25bで検出した信号を元に電圧ピーク検出信号を生成する電圧ピーク検出回路26を設けている。電圧ピーク検出回路26は、例えば、電圧比較回路(コンパレータ)よりなる。
(Embodiment 2)
A second embodiment of the present invention will be described with reference to FIGS. Since the main circuit configuration is the same as that of the first embodiment, redundant description is omitted. In the first embodiment, a step-up chopper or a step-up / step-down chopper is used as the switching
本実施形態では、実施形態1で述べたような電源谷部において、電圧不定領域が生じることにより、電圧ゼロクロス信号の立ち上がり/立ち下がりのタイミングが電源の半周期毎に異なってしまう現象そのものを解消するのでは無く、同一位相角において整流電圧が毎周期ごとに確実に取り出せる整流出力電圧の山部で電圧を検出する構成を採用したことが特徴である。 In the present embodiment, the phenomenon that the voltage zero-cross signal rise / fall timing differs every half cycle of the power supply due to the occurrence of the voltage indefinite region in the power supply valley as described in the first embodiment is solved. Instead, the configuration is such that the voltage is detected at the peak portion of the rectified output voltage at which the rectified voltage can be surely taken out every cycle at the same phase angle.
具体的には、図6(a)に示すように、平滑用のコンデンサC3による平滑電圧Vbを基準電圧としてコンパレータの一方の端子に入力し、平滑前の整流電圧Vaをコンパレータの他方の端子に入力すれば、コンパレータの出力は、図6(d)に示すように、整流出力電圧のピーク付近において、電圧ピーク検出信号として用いることができる。 Specifically, as shown in FIG. 6A, the smoothed voltage Vb generated by the smoothing capacitor C3 is input as a reference voltage to one terminal of the comparator, and the rectified voltage Va before smoothing is input to the other terminal of the comparator. If input, the output of the comparator can be used as a voltage peak detection signal in the vicinity of the peak of the rectified output voltage, as shown in FIG.
図6(b)は電源谷部で検出した電圧ゼロクロス信号であり、その立ち上がりのタイミングと、真の電圧ゼロクロスポイントの間隔は、正の半サイクルと負の半サイクルとでt1,t2のように、ばらついている。したがって、これらt1,t2のタイミングでタイマーカウント動作を開始すると、図6(c)に示すように、位相制御信号のONタイミング、OFFタイミングには、ばらつきが生じる。 FIG. 6B shows a voltage zero cross signal detected at the power source trough, and the rising timing and the interval between the true voltage zero cross points are t1 and t2 between the positive half cycle and the negative half cycle. , It is scattered. Therefore, when the timer count operation is started at the timings t1 and t2, variations occur in the ON timing and OFF timing of the phase control signal, as shown in FIG. 6C.
これに対して、図6(d)に示すように、電圧ピーク検出信号を利用した場合には、その立ち上がりのタイミングと、真の電圧ゼロクロスポイントの間隔は、t3,t4のように安定しており、したがって、電圧ピーク検出信号の立ち上がりでタイマーカウント動作を開始すれば、位相制御信号のONタイミング、OFFタイミングを精度良く設定できることになる。 On the other hand, as shown in FIG. 6D, when the voltage peak detection signal is used, the rising timing and the interval between the true voltage zero cross points are stable as t3 and t4. Therefore, if the timer count operation is started at the rising edge of the voltage peak detection signal, the ON timing and OFF timing of the phase control signal can be set with high accuracy.
また、実施形態1においては昇圧型チョッパまたは昇降圧型チョッパをスイッチング電源22として使用しているが、スイッチング電源22の出力をマイコン用の制御電源電圧Vccなどに使用することを考えると、スイッチング電源22として降圧型チョッパを用いる本実施形態の方が使い勝手が良い。
In the first embodiment, the step-up chopper or the step-up / step-down chopper is used as the switching
(実施形態3)
本発明の実施形態3について、図7、図8を用いて説明する。本実施形態では、整流回路21としてダイオードブリッジによる全波整流回路ではなく、正の半波及び負の半波を整流する半波整流回路を2つを設けたことを特徴とする。
(Embodiment 3)
A third embodiment of the present invention will be described with reference to FIGS. The present embodiment is characterized in that the
上述の実施形態2のように、整流回路21として全波整流回路を用いた場合、整流ブリッジ回路を構成する各ダイオードの持つ浮遊容量成分の影響で電源谷部において、電荷の引き抜きに所定の放電時間を要してしまうので、整流回路21の出力電圧は完全にはゼロにならない。つまり、図6(a)に示すように、浮遊容量に溜まった電荷が放電し切らないまま、交流電源1の電圧極性が反転するため、電源谷部の残留電荷は再度充電され、完全に引き抜かれることはない。
When a full-wave rectifier circuit is used as the
この場合、図6(a)の整流出力電圧Vaの立ち下がり部分で、スレショルド電圧を下回ると、ゼロクロス検出信号が立ち上がるが、その立ち上がりタイミングについては、浮遊容量の値とスレショルド電圧で決まってしまうので、タイマーカウント開始のタイミングを精度良く設計することは困難である。また、図6(a)の整流出力電圧Vaの立ち上がり部分で、スレショルド電圧を上回ると、ゼロクロス検出信号が立ち下がるが、そのタイミングを利用して、タイマーカウント開始のタイミングを設定しようとすると、残留電圧が残った状態から再度交流電圧の極性反転により充電されるので、全波整流回路では、整流出力電圧Vaの谷部は決して埋まることがない。 In this case, when the rectified output voltage Va in FIG. 6 (a) falls below the threshold voltage, the zero-cross detection signal rises. However, the rise timing is determined by the value of the stray capacitance and the threshold voltage. Therefore, it is difficult to design the timer count start timing with high accuracy. In addition, when the threshold voltage is exceeded at the rising portion of the rectified output voltage Va in FIG. 6A, the zero cross detection signal falls. However, if the timing of the timer count start is set using the timing, Since charging is performed again by reversing the polarity of the AC voltage from the state where the voltage remains, in the full-wave rectifier circuit, the valley of the rectified output voltage Va is never filled.
このような電源谷部波形の時にゼロクロス検出信号を取ろうとすると、ゼロクロス検出信号の立ち上がりでも立ち下がりでも浮遊容量値の大きさにより、整流出力電圧Vaがスレショルド電圧を横切るタイミングは異なってくるので、ゼロクロス検出信号の立ち上がり/立ち下がりのタイミングがずれることになり、タイマーカウントの開始タイミングを精度良く設計することが出来ない。 When trying to take a zero cross detection signal at such a power source trough waveform, the timing at which the rectified output voltage Va crosses the threshold voltage differs depending on the magnitude of the stray capacitance value at the rise or fall of the zero cross detection signal. The rising / falling timing of the zero cross detection signal is shifted, and the start timing of the timer count cannot be designed with high accuracy.
そこで、本実施形態においては、整流回路として第1整流回路21aと第2整流回路21bを設けて、正の半波、負の半波をそれぞれ独立して整流する方式とした。
Therefore, in the present embodiment, the
ここで、第1整流回路21a及び第2整流回路21bは半波整流用のダイオードよりなり、第1及び第2のインピーダンス27a,27bは例えば分圧抵抗よりなる。
Here, the
図8(a)は第1整流回路21aの整流出力電圧により第1のインピーダンス27aに生じた検出電圧VA、図8(b)は第2整流回路21bの整流出力電圧により第2のインピーダンス27bに生じた検出電圧VB、図8(c)は電圧比較回路28から出力されるゼロクロス検出信号である。この図8(c)に示されるように、電圧比較回路28は、第1または第2のインピーダンス27a,27bの検出電圧VA,VBが所定のスレショルド電圧Vrefを越えたときにLレベル信号を出力し、かつ、第1および第2のインピーダンス27a,27bの検出電圧VA,VBが共に所定のスレショルド電圧Vrefを越えないときに、Hレベル信号を出力するような電圧比較回路である。
FIG. 8A shows the detection voltage VA generated in the
この実施形態では、図8(c)に示したゼロクロス検出信号の立ち上がりタイミングではなく、立ち下がりタイミングを用いて、位相制御信号を生成するためのマイコンのタイマーカウント動作を開始させている。 In this embodiment, the timer count operation of the microcomputer for generating the phase control signal is started using the falling timing instead of the rising timing of the zero cross detection signal shown in FIG.
本実施形態においても、整流出力電圧の立ち下がりにおいて、浮遊容量により残留電荷が溜まり、ゼロクロス点においても整流出力電圧が直ちにゼロには到達しない点は全波整流方式と同じであるが、整流出力電圧の立ち上がり部においては、半波整流方式の場合、電源半周期の期間に浮遊容量による残留電荷の放電をほぼ完了させることができるので、電源半周期の時間が経過した後、整流出力電圧の印加時に真のゼロクロス点から立ち上がった整流出力電圧がスレショルド電圧Vrefに到達するまでの時間(ゼロクロス検出信号の立ち下がりタイミング)は残留電荷などの影響を受けないから、電圧ゼロクロスのタイミングを精度良く検出することができる。 Even in this embodiment, the residual charge is accumulated due to the stray capacitance at the fall of the rectified output voltage, and the rectified output voltage does not immediately reach zero even at the zero cross point. At the voltage rising portion, in the case of the half-wave rectification method, the discharge of the residual charge due to the stray capacitance can be almost completed during the period of the power supply half cycle. The time until the rectified output voltage rising from the true zero cross point at the time of application reaches the threshold voltage Vref (falling timing of the zero cross detection signal) is not affected by residual charge, etc., so the voltage zero cross timing is accurately detected. can do.
すなわち、図8(c)のゼロクロス検出信号の立ち下がりタイミングについては、真の電圧ゼロクロスポイントからの時間遅れに浮遊容量の残留電荷の影響が無いので、このタイミングでマイコンのタイマーカウント動作を開始させれば、位相制御信号のONタイミング、OFFタイミングを精度良く設定することができるのである。 That is, with respect to the falling timing of the zero cross detection signal in FIG. 8C, the time delay from the true voltage zero cross point is not affected by the residual charge of the stray capacitance, so the timer count operation of the microcomputer is started at this timing. Thus, the ON timing and OFF timing of the phase control signal can be set with high accuracy.
1 交流電源
Q1 双方向スイッチング素子(トライアック)
L1 フィルターチョーク
C2 雑音防止用コンデンサ
21 整流回路
22 スイッチング電源
23 制御回路
24 ゼロクロス検出回路
4 負荷
1 AC power supply Q1 Bidirectional switching element (Triac)
L1 Filter choke C2
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005091863A JP2006278009A (en) | 2005-03-28 | 2005-03-28 | Dimmer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005091863A JP2006278009A (en) | 2005-03-28 | 2005-03-28 | Dimmer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006278009A true JP2006278009A (en) | 2006-10-12 |
Family
ID=37212580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005091863A Pending JP2006278009A (en) | 2005-03-28 | 2005-03-28 | Dimmer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006278009A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009063984A1 (en) * | 2007-11-14 | 2009-05-22 | Panasonic Electric Works Co., Ltd. | Illumination device and illumination apparatus using the same |
| WO2009120555A1 (en) * | 2008-03-25 | 2009-10-01 | Asic Advantage Inc. | Phase-cut dimming circuit |
| JP2012004013A (en) * | 2010-06-18 | 2012-01-05 | Panasonic Electric Works Co Ltd | Dimming device |
| CN104717800A (en) * | 2013-12-16 | 2015-06-17 | 松下知识产权经营株式会社 | Power supply device and LED lightening device |
| JP2016001619A (en) * | 2015-08-24 | 2016-01-07 | パナソニックIpマネジメント株式会社 | 2-wire dimmer switch |
| JP2018106564A (en) * | 2016-12-27 | 2018-07-05 | パナソニックIpマネジメント株式会社 | Load control device |
| CN110099492A (en) * | 2019-05-29 | 2019-08-06 | 上海登芯微电子科技有限公司 | A kind of low power LED linear power circuit |
-
2005
- 2005-03-28 JP JP2005091863A patent/JP2006278009A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009063984A1 (en) * | 2007-11-14 | 2009-05-22 | Panasonic Electric Works Co., Ltd. | Illumination device and illumination apparatus using the same |
| US8310166B2 (en) | 2007-11-14 | 2012-11-13 | Panasonic Corporation | Lighting device and lighting fixture using the same |
| CN101861762B (en) * | 2007-11-14 | 2012-12-19 | 松下电器产业株式会社 | Illumination device and illumination apparatus using the same |
| WO2009120555A1 (en) * | 2008-03-25 | 2009-10-01 | Asic Advantage Inc. | Phase-cut dimming circuit |
| US8102167B2 (en) | 2008-03-25 | 2012-01-24 | Microsemi Corporation | Phase-cut dimming circuit |
| US8558518B2 (en) | 2008-03-25 | 2013-10-15 | Microsemi Corporation | Methods and apparatuses for phase-cut dimming at low conduction angles |
| JP2012004013A (en) * | 2010-06-18 | 2012-01-05 | Panasonic Electric Works Co Ltd | Dimming device |
| CN104717800A (en) * | 2013-12-16 | 2015-06-17 | 松下知识产权经营株式会社 | Power supply device and LED lightening device |
| JP2016001619A (en) * | 2015-08-24 | 2016-01-07 | パナソニックIpマネジメント株式会社 | 2-wire dimmer switch |
| JP2018106564A (en) * | 2016-12-27 | 2018-07-05 | パナソニックIpマネジメント株式会社 | Load control device |
| CN110099492A (en) * | 2019-05-29 | 2019-08-06 | 上海登芯微电子科技有限公司 | A kind of low power LED linear power circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148577B (en) | Integrated on-time extender for non-dissipative bleeding in power supplies | |
| CN106405232B (en) | Frequency determination circuit, power converter comprising same and corresponding method | |
| US9263934B2 (en) | Method and apparatus for determining zero-crossing of an ac input voltage to a power supply | |
| JP5749063B2 (en) | Dimming control for switching power supply | |
| US9419528B2 (en) | Trailing edge detector using current collapse | |
| US9307601B2 (en) | Input voltage sensing for a switching power converter and a triac-based dimmer | |
| US20120262087A1 (en) | Lighting device for solid-state light source and illumination apparatus including same | |
| US9750102B1 (en) | Switch current control to shape input current | |
| WO2014179994A1 (en) | Power supply for led lamp with triac dimmer | |
| CN105050232B (en) | Sampling for the light modulator edge detection in power converter | |
| CN107950079B (en) | Dimming device | |
| CN210298134U (en) | LED dimming control system | |
| US7804253B2 (en) | Self-exciting step-up converter | |
| JP2006278009A (en) | Dimmer | |
| CN103874279A (en) | Power circuit and lighting device | |
| JP6292503B2 (en) | Power supply device and LED lighting device | |
| JP4339568B2 (en) | Lighting device | |
| JP7293923B2 (en) | LIGHT SOURCE LIGHTING DEVICE, LIGHTING EQUIPMENT, LIGHT SOURCE LIGHTING DEVICE CONTROL METHOD | |
| US9729079B1 (en) | Method and apparatus for controlling TRIAC dimmable device | |
| JP6912136B1 (en) | Dimmer | |
| JP2011029096A (en) | Discharge lamp lighting device and lighting apparatus | |
| JPH06165495A (en) | Power supply device |