JP2006262349A - 共振回路、フィルタ回路、多層基板並びに回路モジュール - Google Patents

Abstract

【課題】通過帯域周波数の近傍で高減衰量が得られる共振回路及びこれを用いたフィルタ回路、多層基板並びに回路モジュールを提供する。
【解決手段】一端が接地端子106,107に接続された第１キャパシタ101と、第１キャパシタ101の他端に一端が接続された第１インダクタ103と、第１インダクタ103の他端に一端が接続されると共に他端が接地端子106,107に接続された第２キャパシタ102と、第１インダクタ103に並列接続された第３キャパシタ301とから共振回路を構成する。この共振回路300によれば、通過帯域周波数が低周波側の減衰極の近傍に設定され、且つ広い通過帯域幅をもつ。
【選択図】図１

Description

本発明は、通過帯域の近傍で高減衰量が得られる共振回路およびこれを用いたフィルタ回路、多層基板並びに回路モジュールに関するものである。

近年、２．４ＧＨｚ帯の無線機器に使用されているフィルタ回路は、通過帯域近傍の周波数（例えば、携帯電話の周波数）で高減衰量の特性が求められている。また、他のシステムに使われる高い周波数成分、例えば１０ＧＨｚ〜１２ＧＨｚの周波数成分を遮断する必要がある。よって、これらの遮断特性を満足するＬＣフィルタをＬＴＣＣ（Low Temperature Co-fired Ceramics：低温同時焼成セラミックス）基板の限られた体積内に作製することが求められている。

従来、この種のＬＣフィルタを構成するＬＣ共振回路としては、例えば、「“通信用フィルタ回路の設計とその応用”、小西良弘、電子総合出版、P30〜P31」（非特許文献１）に記載されているものが知られている。

この非特許文献１には、例えば図１７及び図１８に示す１段のＬＣ共振回路が記載されている。図１７に示すＬＣ共振回路100は、一端が接地されると共に他端が入出力端子104,105とインダクタ103の一端に接続されたキャパシタ101と、一端が接地されると共に他端がインダクタ103の他端に接続されたキャパシタ102と、入出力双方の側の接地端子106,107とから構成されている。

ここで、例えば、キャパシタ101の容量Ｘは３．２ｐＦ、キャパシタ102の容量Ｖは２ｐＦ、インダクタ103のインダクタンスＢは３．５ｎＨにそれぞれ設定され、この回路の通過帯域周波数を約2．4ＧＨｚに設定して用いることができる。

図１８に示すＬＣ共振回路200は、一端が入出力端子204,205に接続されたインダクタ203と、インダクタ203に並列接続されたキャパシタ201と、前記インダクタの他端に一端が接続されると共に他端が接地端子に接続されたキャパシタ202と、入出力双方の側の接地端子206,207とから構成されている。

ここで、例えば、キャパシタ202の容量Ｖは０．８ｐＦ、キャパシタ201の容量Ｈは１．２ｐＦ、インダクタ203のインダクタンスＢは３．５ｎＨにそれぞれ設定され、この回路の通過帯域周波数を約2.4ＧＨｚに設定して用いることができる。
"通信用フィルタ回路の設計とその応用"、小西良弘、電子総合出版、P30〜P31。

前述したように従来のＬＣ共振回路には、図１７に示す共振回路100と、図１８に示す共振回路200が知られている。このような一般に知られている共振回路を用いて通過帯域近傍の周波数に減衰極を持たせることができる。

例えば、共振回路100は、ＧＮＤ（接地）へ直接接続されるキャパシタ101の容量を増やすことで、減衰極の周波数を固定しつつ、通過帯域周波数を低い周波数へ変動することができる。

しかしながら、通過帯域周波数を減衰極の周波数の近傍に移動させるためには、キャパシタ101の容量Ｘを大きくする必要があり、その影響で、通過帯域幅が極端に狭くなることが問題になる。また、高い周波数では、従来の共振回路100は、積層インダクタでは実現不可能な回路である。

一方、従来の共振回路200は、キャパシタ201の容量Ｈを増やすことで、通過帯域周波数を減衰極の近傍に設定することができるが、この共振回路200は、減衰極の帯域幅が極端に狭くなり、また、高い周波数成分が十分に減衰しないという問題点を持つ。

本発明は上記の問題点に鑑みてなされたものであり、その目的とするところは、通過帯域周波数の近傍で高減衰量が得られる共振回路、これを用いたフィルタ回路、多層基板並びに回路モジュールを提供することである。

本発明は前記目的を達成するために、一端が接地端子に接続された第１キャパシタと、該第１キャパシタの他端に一端が接続された第１インダクタと、該第１インダクタの一端に接続された入力端子及び出力端子と、前記第１インダクタの他端に一端が接続されると共に他端が接地端子に接続された第２キャパシタとからなる共振回路において、前記第１インダクタに並列接続された第３キャパシタを設けた共振回路を提案する。

本発明の共振回路によれば、通過帯域周波数が低周波側の減衰極の近傍に設定され、且つ広い通過帯域幅をもつ。

また、本発明は、上記の共振回路において、前記第１インダクタの一端と前記第１キャパシタの他端との間に第２インダクタを直列接続して設けた共振回路を提案する。

本発明によれば、上記共振回路の特徴を有し、なおかつ高い周波数帯での高減衰特性を示す。

さらに、本発明は、前記第１インダクタの一端にキャパシタを介して入力端子及び出力端子を接続したフィルタ回路を提案する。

また、本発明は、上記のフィルタ回路を複数層の基板上で構成してなる多層基板、並びにこの多層基板上に能動部品および／または受動部品を配置した回路モジュールを提案する。

本発明による共振回路は、通過帯域周波数を低周波側の減衰極の近傍に設定でき、且つ広い通過帯域幅を持つフィルタ回路を実現することができる。

さらに、本発明による共振回路は、上記共振回路に対して第２インダクタを付加することにより、上記共振回路の特徴を有し、なおかつ高い周波数帯での高減衰特性を実現することができる。

また、本発明のフィルタ回路及び多層基板は、通過帯域周波数を低周波側の減衰極の近傍に設定することができると共に広い通過帯域幅を有する。

さらに、本発明のフィルタ回路及び多層基板は、上記フィルタ回路及び多層基板に対して第２インダクタを付加することにより、上記の特徴を有し、なおかつ高い周波数帯での高減衰特性を実現することができる。

さらに、本発明の回路モジュールは、上記多層基板上に能動部品／または受動部品を配置したので、上記特徴を有し、なおかつ小型で優れた電気的特性を実現できる。

以下、図面を参照して、本発明の一実施形態を説明する。

図１は本発明の一実施形態における第１の共振回路を示す図、図２は本発明の一実施形態における第２の共振回路を示す図である。

図１において、300は第１の共振回路で、図１７に示した従来例と同一構成部分は同一符号をもって表す。即ち、第１の共振回路300は、一端が接地されると共に他端が入出力端子104,105とインダクタ103の一端に接続されたキャパシタ101と、一端が接地されると共に他端がインダクタ103の他端に接続されたキャパシタ102と、インダクタ103に並列接続されたキャパシタ301と、入出力双方の側の接地端子106,107とから構成されている。

ここで、例えば、キャパシタ101の容量Ｘは１．２ｐＦ、キャパシタ102の容量Ｖは１．５ｐＦ、キャパシタ301の容量Ｈは０．５ｐＦ、インダクタ103のインダクタンスＢは３．５ｎＨにそれぞれ設定され、回路の通過帯域周波数が約２．４ＧＨｚに設定されている。

また、キャパシタ101が本発明における第１キャパシタに対応し、キャパシタ102が第２キャパシタに対応し、インダクタ103が第１インダクタに対応し、キャパシタ301が第３キャパシタに対応する。

図２において、400は第２の共振回路で、図１に示した第１の共振回路300に対してインダクタ401を設けたものである。このインダクタ401は、インダクタ103の一端とキャパシタ101の他端との間に直列接続されて設けられている。ここで、インダクタ401のインダクタンスＡは０．５ｎＨに設定され、回路の通過帯域周波数が約２．４ＧＨｚに設定されている。また、インダクタ401は、本発明における第２インダクタに対応する。

図１に示した第１の共振回路300は、フィルタ回路を構成する場合に、図１７に示した従来例の共振回路100に対してキャパシタ101の容量Ｘが少ない量で、通過帯域周波数（２．４ＧＨｚ）を減衰極の周波数の近傍に設定することができ、通過帯域幅が極度に狭くなることがない。また、図２に示した第２の共振回路400は、第１の共振回路300に、微少なインダクタンスを有するインダクタ401を付加することで、フィルタ回路を構成する場合に、高い周波数に任意の減衰極を設けることができ、所望の周波数減衰特性を実現することができる。

本実施形態による第１の共振回路300は、次の（１）式で通過帯域周波数ｆ_cが決まり、（２）式で減衰極の周波数ｆ_Nが決まる。

一方、図１７に示した従来の共振回路100は、次の（３）式で通過帯域周波数ｆ_cが決まり、（４）式で減衰極の周波数ｆ_Nが決まる。

よって、本実施形態による第１の共振回路300が図１７に示した従来の共振回路100と同じ周波数で減衰極を持つのは、（２）式のＨ＋Ｖと（４）式のＶを等しくした場合である。このとき、明らかに、（１）式＜（３）式が成り立つ。このことは、本実施形態の第１の共振回路300は、従来の共振回路100に対して、より少ない容量のキャパシタ101を付加することで、通過帯域周波数を減衰極の近傍に設定することができることを示している。また、キャパシタ101の容量Ｘが少ないので通過帯域幅が極端に狭くなることがない。

本実施形態の第１の共振回路300と従来例の共振回路100のＸが同じ容量のときの周波数特性を図３に示して比較すると、本実施形態における第１の共振回路300の周波数特性（図中の実線）は、従来例の共振回路100の周波数特性（図中の破線）に比べて通過帯域周波数を低周波数側の減衰極（２．０５ＧＨｚ）のより近傍に持っていることがわかる。これにより、Ｘを小さくしても、減衰極の周波数と通過帯域周波数を設定することができることがわかる。

次に、前述した共振回路を用いたフィルタ回路及びこのフィルタ回路をＬＴＣＣ基板で形成した多層基板について説明する。

図４はフィルタ回路500を示す回路図である。このフィルタ回路500は、前述した第１の共振回路300を用いたもので、図に示すように、入力端子104とインダクタ103の一端との間にキャパシタ501が設けられると共に、インダクタ103の一端と出力端子105との間にキャパシタ502が設けられて構成されている。

また、図５に示すように共振回路の数を増やし、キャパシタを介して並列接続することで、高い減衰特性が得られる。図５に示すフィルタ回路500は、２つの共振回路310,320が並列に接続されて構成されている。

即ち、一方の共振回路310は、一端が接地されると共に他端がインダクタ103Aの一端に接続されたキャパシタ101Aと、一端が接地されると共に他端がインダクタ103Aの他端に接続されたキャパシタ102Aと、インダクタ103Aに並列接続されたキャパシタ301Aとから構成されている。

また、他方の共振回路320は、一端が接地されると共に他端がインダクタ103Bの一端に接続されたキャパシタ101Bと、一端が接地されると共に他端がインダクタ103Bの他端に接続されたキャパシタ102Bと、インダクタ103Bに並列接続されたキャパシタ301Bとから構成されている。

さらに、一方の共振回路310のインダクタ103Aの一端と入力端子104との間にキャパシタ511が接続され、他方の共振回路320のインダクタ103Bの一端と出力端子105との間にキャパシタ513が接続され、インダクタ103Aの一端とインダクタ103Bの一端との間にキャパシタ512が接続されている。

上記のフィルタ回路500においては、２つの共振回路310,320の共振周波数を等しく設定すると、遮断周波数帯域における減衰量を高めることができ、２つの共振回路310,320の共振周波数を異なる周波数に設定すると、２つの異なる遮断周波数帯域を有するフィルタ回路を構成することができる。

次に、上記のフィルタ回路500を用いた多層基板について説明する。

図６はフィルタ回路500をＬＴＣＣ基板に形成してなる多層基板520の構成を示す斜視図である。図に示すように、多層基板520は、直方体をなして上下面に接地導体522,523が設けられたＬＴＣＣ基板521を有し、その内部にキャパシタ及びインダクタを構成する導電体が配置されて構成されている。

ＬＴＣＣ基板521内では、ビア導電体532によって接地導電体523に接続された平板状導電体533と該平板状導電体533に対して間隔をあけて平行に対向するように配置された平板状共通導電体534によってキャパシタ101Aが構成され、平板状共通導電体534と該平板状共通導電体534に対して間隔をあけて平行に対向するように配置された平板状導電体553とによってキャパシタ511が構成されている。一端が平板状導電体553に接続された帯状導電体531の他端は入力端子104として基板521の底面に設けられた開口部から基板外に露出している。

また、平板状共通導電体534に一端が接続されループ状をなした帯状導電体535の他端が、ビア導電体536を介してループ状をなした帯状導電体537の一端に接続されている。これらの帯状導電体535,537及びビア導電体536によってインダクタ103Aが形成されている。また、これらの帯状導電体535,537は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体535,537の対向部分によってキャパシタ301Aが形成されている。

帯状導電体537の他端には平板状導電体538が接続されている。また、平板状導電体538は、上方向に所定の間隔をあけて配置されている接地導体539に対向し、これによりキャパシタ102Aが形成されている。接地導体539は、複数のビア導電体552によって上下面の接地導体522,523に接続されている。

上記の各平板状導電体及び帯状導電体によって共振回路310が形成されている。また、共振回路310を構成する導電体に対して横方向に並べて共振回路320を構成する導電体が配置されている。

即ち、ビア導電体542a,542bによって接地導電体523に接続された平板状導電体543と該平板状導電体543に対して間隔をあけて平行に対向するように配置された平板状共通導電体547によってキャパシタ101Bが構成され、平板状共通導電体547と該平板状共通導電体547に対して間隔をあけて平行に対向するように配置された平板状導電体546とによってキャパシタ513が構成されている。平板状導電体546はビア導電体545を介して帯状導電体541の一端に接続され、帯状導電体541の他端は出力端子105として基板521の底面に設けられた開口部から基板外に露出している。

また、平板状共通導電体547に一端が接続されループ状をなした帯状導電体548の他端が、ビア導電体549を介してループ状をなした帯状導電体550の一端に接続されている。これらの帯状導電体548,550及びビア導電体549によってインダクタ103Bが形成されている。また、これらの帯状導電体548,550は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体548,550の対向部分によってキャパシタ301Bが形成されている。

帯状導電体550の他端には平板状導電体551が接続され、平板状導電体551は、上方向に所定の間隔をあけて配置されている接地導体539に対向し、これによりキャパシタ102Bが形成されている。

また、共振回路310を構成する平板状導共通電体534と共振回路320を構成する平板状共通導電体547を跨ぐようにこれらの平板状共通導電体534,547に所定の間隔をあけて平行に対向するように平板状接続用導電体540が設けられており、この平板状接続用導電体540と平板状共通導電体534及び平板状共通導電体547とによってキャパシタ512が形成されている。

さらに、上下面の接地導電体522,523は複数のビア導電体552によって導電接続されている。

上記のようにフィルタ回路500をＬＴＣＣ基板に形成し、且つ、キャパシタ301A,301Bを積層インダクタ103A,103Bの寄生容量で作ることにより、小型化を実現している。さらに、キャパシタ511、512、513は、積層構造を利用し、平板状共通導電体534,平板状共通導電体547の下にそれぞれ前記平板状共通導電体534,547と平行にする対向する平板状導電体553,546を配置するとともに、前記平板状共通導電体534,第２平板状共通導電体547を跨ぐように平板状接続用導電体540を設けた構造にすることで、多層基板520の小型化を実現している。

次に、前述した共振回路を用いたフィルタ回路及びこのフィルタ回路をＬＴＣＣ基板に形成した多層基板の他の実施例について説明する。

図７はフィルタ回路600を示す回路図である。このフィルタ回路600は、前述した第２の共振回路400を用いたもので、図に示すように、入力端子104とインダクタ103の一端との間にキャパシタ501が設けられていると共に、インダクタ103の一端と出力端子105との間にキャパシタ502が設けられて構成されている。

このように、前述した第２の共振回路400を用いることにより、インダクタ401の作用によって高い周波数に任意の減衰極を設けることができ、所望の周波数で高減衰特性を実現することができる。

次に、上記のフィルタ回路600を用いた多層基板について説明する。

図８はフィルタ回路600をＬＴＣＣ基板に形成してなる多層基板610の構成を示す斜視図である。また、図９は、図８のＡ−Ａ線断面における本実施形態の構造を説明するための端面図である。図に示すように、多層基板610は、直方体をなし上下面に接地導体612,613が設けられたＬＴＣＣ基板611を有し、その内部にキャパシタ及びインダクタを構成する導電体が配置されて構成されている。

ＬＴＣＣ基板611内では、ビア導電体615によって接地導電体613に接続された平板状導電体616と該平板状導電体616に対して間隔をあけて平行に対向するように配置された平板状導電体617によってキャパシタ101が構成されている。

また、平板状導電体617に一端が接続された帯状導電体618によってインダクタ401が構成されている。

帯状導電体618の他端には平板状共通導電体619が接続され、平板状共通導電体619と該平板状共通導電体619に対して上下方向に間隔をあけて平行に対向するように配置された平板状導電体626,627とによってそれぞれキャパシタ501,502が構成されている。一端が平板状導電体626に接続された帯状導電体614の他端は入力端子104として基板611の底面に設けられた開口部から基板外に露出している。また、一端が平板状導電体627に接続された帯状導電体628の他端は出力端子105として基板611の底面に設けられた開口部から基板外に露出している。

また、平板状共通導電体619に一端が接続されループ状をなした帯状導電体620の他端が、ビア導電体621を介してループ状をなした帯状導電体622の一端に接続されている。これらの帯状導電体620,622及びビア導電体621によってインダクタ103が形成されている。また、これらの帯状導電体620,622は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体620,622の対向部分によってキャパシタ301が形成されている。

帯状導電体622の他端には平板状導電体623が接続されている。また、平板状導電体623は、上方向に所定の間隔をあけて配置されている接地導体624に対向し、これによりキャパシタ102が形成されている。接地導体624は、複数のビア導電体625によって上下面の接地導体612,613に接続されている。

上記の各平板状導電体及び帯状導電体によってフィルタ回路400が形成されている。

図１０は、前記フィルタ回路400を用いた多層基板の変形例を示す端面図であり、本変形例の多層基板610'で示すように、接地電極613と該設置電極613に対して間隔をあけて平行に対向する平板状導電体617'によりキャパシタ101'を構成するとともに、一端が平板状導電体617'に接続され他端が平板状共通導電体619’に接続されたビア導電体618'により微小インダクタンスのインダクタ401‘を構成してもよい。

上記のようにフィルタ回路600をＬＴＣＣ基板611に形成し、且つ、キャパシタ301を積層インダクタ103の寄生容量で作ることにより、小型化を実現している。さらに、キャパシタ501、502は、積層構造を利用し、平板状共通導電体619の上下方向にそれぞれ該平板状共通導電体619と平行にする対向する平板状導電体626,627を配置する構造にすることで、多層基板610の小型化を実現している。さらに、微少インダクタンスのインダクタ401は、巻線によるインダクタのパターンではなく、帯状導電体からなる伝送線路やビア導電体等によって作ることで小型化を実現している。

この多層基板610の周波数特性を図１１に示す。図において、横軸は周波数(GHz)を表し、縦軸は透過利得(dB)を表している。このように、第２の共振回路400を用いたフィルタ回路600によって構成される多層基板610は、約２．０５ＧＨｚと約１０．３ＧＨｚの２つの減衰極を有し、通過帯域周波数を低周波数側の減衰極（２．０５ＧＨｚ）の近傍に持ち、なおかつ、広い通過帯域幅を有している。

次に、前述した第２の共振回路400を２つ用いたフィルタ回路及びこのフィルタ回路をＬＴＣＣ基板に形成した多層基板の実施例について説明する。

図１２はフィルタ回路650を示す回路図である。このフィルタ回路650は、前述した第２の共振回路400を２つ用いたもので、図に示すように、２つの共振回路410,420をキャパシタ652を介して並列接続することで、高い減衰特性が得られる。

一方の共振回路410は、一端が接地されると共に他端がインダクタ401Aの一端に接続されたキャパシタ101Aと、一端がインダクタ401Aの他端に接続されたインダクタ103Aと、一端が接地されると共に他端がインダクタ103Aの他端に接続されたキャパシタ102Aと、インダクタ103Aに並列接続されたキャパシタ301Aとから構成されている。

他方の共振回路420は、一端が接地されると共に他端がインダクタ401Bの一端に接続されたキャパシタ101Bと、一端がインダクタ401Bの他端に接続されたインダクタ103Bと、一端が接地されると共に他端がインダクタ103Bの他端に接続されたキャパシタ102Bと、インダクタ103Bに並列接続されたキャパシタ301Bとから構成されている。

さらに、一方の共振回路410のインダクタ103Aの一端と入力端子104との間にキャパシタ651が接続され、他方の共振回路420のインダクタ103Bの一端と出力端子105との間にキャパシタ653が接続され、インダクタ103Aの一端とインダクタ103Bの一端との間にキャパシタ652が接続されている。

上記のフィルタ回路650においては、２つの共振回路410,420の共振周波数を等しく設定すると、遮断周波数帯域における減衰量を高めることができ、２つの共振回路410,420の共振周波数を異なる周波数に設定すると、２つの異なる遮断周波数帯域を有するフィルタ回路を構成することができる。

次に、上記のフィルタ回路650を用いた多層基板について説明する。

図１３はフィルタ回路650をＬＴＣＣ基板に形成してなる多層基板700の構成を示す斜視図、図１４はその側面から見た内部構成図、図１５はその正面から見た内部構成図である。図に示すように、多層基板700は、直方体をなし上下面に接地導体712,713が設けられたＬＴＣＣ基板711を有し、その内部にキャパシタ及びインダクタを構成する導電体が配置されて構成されている。

ＬＴＣＣ基板711内では、ビア導電体714によって接地導電体713に接続された平板状導電体715と該平板状導電体715に対して間隔をあけて平行に対向するように配置された平板状導電体716によってキャパシタ101Aが構成されている。

また、平板状導電体716に一端が接続された帯状導電体717によってインダクタ401Aが構成されている。

帯状導電体717の他端には平板状共通導電体718が接続され、平板状共通導電体718と該平板状共通導電体718に対して間隔をあけて平行に対向するように配置された平板状導電体719とによってキャパシタ651が構成されている。一端が平板状導電体719に接続された導電体720の他端は入力端子104として基板711の底面に設けられた開口部751から基板外に露出している。

また、平板状導電体718に一端が接続されループ状をなした帯状導電体721の他端が、ビア導電体722を介してループ状をなした帯状導電体723の一端に接続されている。これらの帯状導電体721,723及びビア導電体722によってインダクタ103Aが形成されている。また、これらの帯状導電体721,723は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体721,723の対向部分によってキャパシタ301Aが形成されている。

帯状導電体723の他端には平板状導電体724が接続されている。また、平板状導電体724は、上方向に所定の間隔をあけて配置されている接地導体725に対向し、これによりキャパシタ102Aが形成されている。接地導体725は、複数のビア導電体742によって上下面の接地導体712,713に接続されている。

上記の各平板状導電体及び帯状導電体によって共振回路410が形成されている。また、共振回路410を構成する導電体に対して横方向に並べて共振回路420を構成する導電体が配置されている。

即ち、ビア導電体731a,731bによって接地導電体713に接続された平板状導電体732と該平板状導電体732に対して間隔をあけて平行に対向するように配置された平板状導電体733によってキャパシタ101Bが構成されている。

また、平板状導電体733に一端が接続された帯状導電体734によってインダクタ401Bが構成されている。

帯状導電体734の他端には平板状共通導電体737が接続され、平板状共通導電体737と該平板状共通導電体737に対して間隔をあけて平行に対向するように配置された平板状導電体735とによってキャパシタ653が構成されている。一端が平板状導電体735に接続された導電体736の他端は出力端子105として基板711の底面に設けられた開口部752から基板外に露出している。

また、平板状導電体737に一端が接続されループ状をなした帯状導電体738の他端が、ビア導電体739を介してループ状をなした帯状導電体740の一端に接続されている。これらの帯状導電体738,740及びビア導電体739によってインダクタ103Bが形成されている。また、これらの帯状導電体738,740は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体738,740の対向部分によってキャパシタ301Bが形成されている。

帯状導電体740の他端には平板状導電体741が接続されている。また、平板状導電体741は、上方向に所定の間隔をあけて配置されている接地導体725に対向し、これによりキャパシタ102Bが形成されている。

また、共振回路410を構成する平板状共通導電体718と共振回路420を構成する平板状共通導電体737を跨ぐようにこれらの平板状共通導電体718,737に所定の間隔をあけて平行に対向するように平板状接続用導電体726が設けられており、この平板状接続用導電体726と平板状共通導電体718,737によってキャパシタ652が形成されている。

さらに、上下面の接地導電体712,713は複数のビア導電体742によって導電接続されている。

上記のようにフィルタ回路650をＬＴＣＣ基板711に形成し、且つ、キャパシタ301A,301Bを積層インダクタ103A,103Bの寄生容量で作ることにより、小型化を実現している。さらに、キャパシタ651、652、653は、積層構造を利用し、平板状共通導電体718,737の下にそれぞれ該平板状共通導電体718,737と平行にする対向する平板状導電体719,735を配置するとともに、前記平板状共通導電体718,737の上を跨ぐように平板状接続用導電体726を配置する構造にすることで、多層基板700の小型化を実現している。また、微少インダクタンスのインダクタ401A,401Bは、巻線によるインダクタのパターンではなく、帯状導電体からなる伝送線路やビア導電体等によって作ることで小型化を実現している。

図１６は、上記の多層基板700の周波数特性を示す図である。図において、横軸は周波数(GHz)を表し、縦軸は透過利得(dB)を表している。このように、多層基板700は、２．４ＧＨｚ帯に通過帯域をもち、１．５〜１．９ＧＨｚ及び１０．５〜１１．５ＧＨｚに高い減衰量を示す減衰極を有するフィルタとなっている。

尚、前述した実施形態は、本発明の一具体例であって、本発明が上記実施形態の構成のみに限定されることはない。

本発明の一実施形態における第１の共振回路を示す回路図 本発明の一実施形態における第２の共振回路を示す回路図 本発明の一実施形態における第１の共振回路の周波数特性及び従来例の周波数特性を示す図 本発明の一実施形態における第１の共振回路を用いたフィルタ回路を示す回路図 本発明の一実施形態における第１の共振回路を２つ用いたフィルタ回路を示す回路図 本発明の一実施形態における第１の共振回路を２つ用いた多層基板の構成を示す斜視図 本発明の一実施形態における第２の共振回路を用いたフィルタ回路を示す回路図 本発明の一実施形態における第２の共振回路を用いた多層基板の構成を示す斜視図 本発明の一実施形態における第２の共振回路を用いた多層基板の構成を示す端面図 本発明の一実施形態における第２の共振回路を用いた多層基板の変形例を示す端面図 本発明の一実施形態における第２の共振回路を用いた多層基板の周波数特性を示す図 本発明の一実施形態における第２の共振回路を２つ用いたフィルタ回路を示す回路図 本発明の一実施形態における第２の共振回路を２つ用いた多層基板の構成を示す斜視図 本発明の一実施形態における第２の共振回路を２つ用いた多層基板の構成を示す側面図 本発明の一実施形態における第２の共振回路を２つ用いた多層基板の構成を示す正面図 本発明の一実施形態における第２の共振回路を２つ用いた多層基板の周波数特性を示す図 従来例の共振回路を示す回路図 従来例の共振回路を示す回路図

符号の説明

101101a,101B,102,102A,102B,301,301A,301B,501,502,511,512,513,651,652,653…キャパシタ、103,401,401A,401B…インダクタ、104…入力端子、105…出力端子、106,107…接地端子、300…第１の共振回路、400,410,420…第２の共振回路、500,600,650…フィルタ回路、520,610,700…多層基板、521,611,711…ＬＴＣＣ基板。

Claims (12)

1. 一端が接地端子に接続された第１キャパシタと、該第１キャパシタの他端に一端が接続された第１インダクタと、該第１インダクタの一端に接続された入力端子及び出力端子と、前記第１インダクタの他端に一端が接続されると共に他端が接地端子に接続された第２キャパシタとからなる共振回路において、
   前記第１インダクタに並列接続された第３キャパシタを設けた
   ことを特徴とする共振回路。
2. 前記第１インダクタの一端と前記第１キャパシタの他端との間に第２インダクタを直列接続して設けた
   ことを特徴とする請求項１に記載の共振回路。
3. 一端が接地端子に接続された第１キャパシタと、該第１キャパシタの他端に一端が接続された第１インダクタと、該第１インダクタの一端にキャパシタを介して接続された入力端子及び出力端子と、前記第１インダクタの他端に一端が接続されると共に他端が接地端子に接続された第２キャパシタと、前記第１インダクタに並列接続された第３キャパシタとからなる共振回路を備えている
   ことを特徴とするフィルタ回路。
4. 前記第１インダクタの一端と前記第１キャパシタの他端との間に第２インダクタを直列接続して設けた
   ことを特徴とする請求項３に記載のフィルタ回路。
5. 前記共振回路を２つ以上備え、各共振回路がキャパシタを介して並列接続されている
   ことを特徴とする請求項３又は請求項４に記載のフィルタ回路。
6. 一端が接地端子に接続され他端が共通導電体に接続された第１キャパシタと、前記共通導電体に一端が接続された第１インダクタと、前記共通導電体にキャパシタを介して接続された入力端子及び出力端子と、前記第１インダクタの他端に一端が接続されると共に他端が接地端子に接続された第２キャパシタと、前記第１インダクタに並列接続された第３キャパシタとからなるフィルタ回路を複数層の基板上で構成し
   前記第３キャパシタは、前記基板に積層構造をなして形成された前記第１インダクタの導電体対向部によって形成されている
   ことを特徴とする多層基板。
7. 前記共通導電体と前記第１キャパシタの他端との間に直列接続されて設けられた第２インダクタを備え、
   前記第２インダクタは前記共通導体と前記第１キャパシタを構成する導体とを接続する伝送線路によって形成されている
   ことを特徴とする請求項６に記載の多層基板。
8. 前記共通導電体と前記第１キャパシタの他端との間に直列接続されて設けられた第２インダクタを備え、
   前記第２インダクタは前記共通導体と前記第１キャパシタを構成する導体とを接続する層間接続用のビア導電体によって形成されている
   ことを特徴とする請求項６に記載の多層基板。
9. 前記共通導電体を形成する導電体と前記第１キャパシタを形成する導電体とを接続する導電体によって前記第２インダクタが形成されている構造を有する
   ことを特徴とする請求項６に記載の多層基板。
10. 前記第１インダクタは、少なくとも２つの異なる層に形成されると共に層間接続用のビア導電体によって接続され且つ互いに対向するように配置された少なくとも２つの帯状導電体を有する積層インダクタからなり、
    前記第３キャパシタは、前記第１インダクタを構成する２つの帯状導電体の前記互いに対向する部分間に生ずる浮遊容量によって形成されている構造を有する
    ことを特徴とする請求項６乃至請求項９の何れかに記載の多層基板。
11. ２つ以上の前記共振回路がキャパシタを介して並列接続されていることを特徴とする請求項６乃至請求項１０の何れかに記載の多層基板。
12. 上記多層基板上に能動部品および／または受動部品を配置したことを特徴とする回路モジュール。
    
    

Images