[go: up one dir, main page]

JP2006262240A - Power amplification device and mobile phone terminal - Google Patents

Power amplification device and mobile phone terminal Download PDF

Info

Publication number
JP2006262240A
JP2006262240A JP2005078819A JP2005078819A JP2006262240A JP 2006262240 A JP2006262240 A JP 2006262240A JP 2005078819 A JP2005078819 A JP 2005078819A JP 2005078819 A JP2005078819 A JP 2005078819A JP 2006262240 A JP2006262240 A JP 2006262240A
Authority
JP
Japan
Prior art keywords
switch circuit
circuit
load
amplifier
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005078819A
Other languages
Japanese (ja)
Inventor
Shigeo Kusunoki
繁雄 楠
Kin Mizusawa
錦 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Ericsson Mobile Communications Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Ericsson Mobile Communications Japan Inc filed Critical Sony Ericsson Mobile Communications Japan Inc
Priority to JP2005078819A priority Critical patent/JP2006262240A/en
Publication of JP2006262240A publication Critical patent/JP2006262240A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make device configuration compact by decreasing the number of necessary components while adapting the device to a plurality of frequencies. <P>SOLUTION: The power amplification device is equipped with a switch circuit 103 which selects one of first and second input terminals corresponding to signals of first and second frequencies, an amplifier including amplifying elements (FETs 105 and 109) connected to output terminals of the switch circuit 103, first and second load circuits 111 and 112 connected to output terminals of the amplifier, and a second switch circuit 113 which switches a first state wherein at least one of the first and second load circuits is used and a second state wherein the other is used associatively with switching of the switch circuit 103 corresponding to the first frequency and second frequency. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電力増幅装置、特に携帯電話端末に使用できる高周波電力増幅装置に関する。   The present invention relates to a power amplifying device, and more particularly to a high frequency power amplifying device that can be used in a mobile phone terminal.

第3世代と呼ばれる携帯電話サービスがほぼ普及しつつある現在、電波周波数が逼迫し、新たな周波数の割り当て、再編が行われつつあり、これにより、1台の端末で複数の周波数帯域の信号を送信する必要が生じている。一方、携帯電話端末はますます小型化が進み、複数の周波数に対応した無線部を実装することが困難になっている。特に、電力増幅装置は他の回路との一体集積化が難しく、スペースを圧迫する要因となっており、この小型化が重要な課題である。
Y. Hasegawa, Y. Ogata, I. Nagasako, N. Iwata, M. Kanamori, T. Ito, " 3.4V Operation Power Amplifier Multi-chip IC's for Digital Cellular Phone," IEEE GaAs IC Symposium Digest 1995, pp.63-66
Currently, mobile phone services called third generation are becoming more and more popular. Radio frequencies are becoming tighter, and new frequencies are being allocated and reorganized. As a result, signals from multiple frequency bands can be transmitted from a single terminal. There is a need to send. On the other hand, mobile phone terminals are becoming more and more miniaturized, and it is difficult to mount a radio unit corresponding to a plurality of frequencies. In particular, the power amplifying device is difficult to be integrated with other circuits, and is a factor that presses down on the space. This downsizing is an important issue.
Y. Hasegawa, Y. Ogata, I. Nagasako, N. Iwata, M. Kanamori, T. Ito, "3.4V Operation Power Amplifier Multi-chip IC's for Digital Cellular Phone," IEEE GaAs IC Symposium Digest 1995, pp. 63 -66

小型化を目指した電力増幅装置は内外で多く実用化されており、例えば非特許文献に見られるように、高性能なFETを用いて実装技術を駆使して小型化を行う方法が主流と言える。   Many power amplifying devices aiming at miniaturization have been put into practical use both inside and outside. For example, as seen in non-patent literature, it can be said that the mainstream is a method of miniaturizing by using packaging technology using high-performance FETs. .

しかしながら、この方法で複数の周波数に対応する場合、周波数分の電力増幅装置を用意する必要があり、スペースメリットを出せないと言う課題がある。   However, when dealing with a plurality of frequencies by this method, it is necessary to prepare power amplifying devices for the frequencies, and there is a problem that space merit cannot be obtained.

本発明はこのような背景においてなされたものであり、その目的は、複数の周波数に対応しつつ、必要な部品点数を低減し、装置構成を小型化することができる電力増幅装置およびこれを用いた携帯電話端末を提供することにある。   The present invention has been made in such a background, and an object of the present invention is to provide a power amplifying device capable of reducing the number of necessary components and downsizing the device configuration while supporting a plurality of frequencies, and the use thereof. Is to provide a mobile phone terminal.

本発明によれば、第1および第2の周波数の信号に対応した第1および第2の入力端子と、これらの入力端子のいずれかを選択する第1のスイッチ回路と、この第1のスイッチ回路の出力端子に接続された増幅素子を含む増幅器と、この増幅器の出力端子に接続された第1および第2の負荷回路と、前記第1の周波数および第2の周波数にそれぞれ対応した前記第1のスイッチ回路の切り替えに連動して、前記第1および第2の負荷回路の少なくとも一方を利用する第1の状態および少なくとも他方を利用する第2の状態を切り替える第2のスイッチ回路とを備えたことを特徴とする。   According to the present invention, the first and second input terminals corresponding to the signals of the first and second frequencies, the first switch circuit for selecting one of these input terminals, and the first switch An amplifier including an amplifying element connected to an output terminal of the circuit; first and second load circuits connected to the output terminal of the amplifier; and the first and second frequencies respectively corresponding to the first frequency and the second frequency And a second switch circuit that switches between a first state using at least one of the first and second load circuits and a second state using at least the other in conjunction with switching of one switch circuit. It is characterized by that.

増幅器の出力端に接続される負荷は、電力増幅装置の効率、歪み、出力を一意に満足するために第1および第2の状態の切替により、第1および第2の周波数の信号に対してそれぞれ適正な負荷インピーダンスを設定する一方、増幅器については両周波数に共用することにより、回路規模が低減される。   The load connected to the output terminal of the amplifier is connected to the first and second frequency signals by switching between the first and second states in order to uniquely satisfy the efficiency, distortion and output of the power amplifying device. While setting an appropriate load impedance for each, the circuit scale is reduced by sharing the amplifier for both frequencies.

前記増幅器は、第1および第2のソース接地FETにより構成することができる。さらに、第1および第2のスイッチ回路もFETを用いて構成することにより、スイッチ回路を含めて増幅装置全体をモノリシック集積回路として構成することができる。   The amplifier can be composed of first and second common-source FETs. Further, by configuring the first and second switch circuits using FETs, the entire amplifying device including the switch circuit can be configured as a monolithic integrated circuit.

本発明による携帯電話端末は、上述した構成の電力増幅装置を備えたものである。   A cellular phone terminal according to the present invention includes the power amplifying apparatus having the above-described configuration.

本発明による電力増幅装置は、複数の周波数の帯域に対して増幅器を共用するとともに、負荷回路を切り替えることにより、複数の周波数に対応することができ、これにより電力増幅装置を小型化し、ひいてはこれを利用する例えば携帯電話端末の小型化を図ることができる。   The power amplifying device according to the present invention can deal with a plurality of frequencies by sharing an amplifier for a plurality of frequency bands and switching a load circuit. For example, it is possible to reduce the size of a mobile phone terminal.

以下、図面を参照して、本発明の実施の形態について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は、本発明の第1の実施の形態における電力増幅装置100の構成を示す。この電力増幅装置100は、第1および第2の周波数の信号S1,S2にそれぞれ対応した第1および第2の入力端子101,102と、両端子にそれぞれ接続される2入力端子103b,103cのいずれかに選択的に接続される出力端子103aを有する第1の2入力1出力のスイッチ回路103とを有する。このスイッチ回路103の出力端子は第1の整合回路104を介して第1のソース接地FET105のゲート端子に接続される。この第1のソース接地FET105のドレイン端子は第2の整合回路108を介して第2のソース接地FET109のゲート端子に接続される。このFET109のドレイン端子は第1の負荷回路(ML)111の一端に接続され、その他端は2分岐され、その2分岐の第1の分岐先に第2の負荷回路(ML)112を接続し、第2の分岐先に、第2のスイッチ回路113の第1の入力端子113bを接続する。スイッチ回路113の第2の入力端子には第2の負荷回路112の他端を接続する。スイッチ回路113の出力端は、第1および第2の入力端子113b,113cのいずれかに選択的に接続され、この電力増幅装置100の出力端子を構成する。第1および第2のFET105,109のそれぞれのドレイン端子は、コイル106,107(または所定の長さの伝送線路)を各々介して直流電源119(Vdd)に接続される。   FIG. 1 shows a configuration of a power amplifying apparatus 100 according to the first embodiment of the present invention. The power amplifying apparatus 100 includes first and second input terminals 101 and 102 corresponding to the first and second frequency signals S1 and S2, respectively, and two input terminals 103b and 103c connected to both terminals, respectively. A first two-input one-output switch circuit 103 having an output terminal 103a selectively connected to one of them. The output terminal of the switch circuit 103 is connected to the gate terminal of the first common-source FET 105 through the first matching circuit 104. The drain terminal of the first common-source FET 105 is connected to the gate terminal of the second common-source FET 109 via the second matching circuit 108. The drain terminal of the FET 109 is connected to one end of the first load circuit (ML) 111, the other end is branched into two branches, and the second load circuit (ML) 112 is connected to the first branch destination of the two branches. The first input terminal 113b of the second switch circuit 113 is connected to the second branch destination. The other end of the second load circuit 112 is connected to the second input terminal of the switch circuit 113. The output terminal of the switch circuit 113 is selectively connected to one of the first and second input terminals 113b and 113c, and constitutes an output terminal of the power amplifying apparatus 100. The drain terminals of the first and second FETs 105 and 109 are connected to a DC power source 119 (Vdd) via coils 106 and 107 (or a transmission line having a predetermined length), respectively.

スイッチ回路103,113は各々、制御部120からの切り替え信号121により連動して切り替え制御される。すなわち、スイッチ回路103により信号S1が選択されるとき、負荷回路111(負荷インピーダンスをML11とする)と負荷回路112(負荷インピーダンスをML12とする)とが直列接続されたものが選択される。このときの負荷インピーダンスはML11+ML12となる。スイッチ回路103により信号S2が選択されるとき、単独で負荷回路111が選択される。このときの負荷インピーダンスはML11となる。これらの2通りの負荷について、次の2つの状態が定義される。   The switch circuits 103 and 113 are each controlled to be switched in conjunction with a switching signal 121 from the control unit 120. That is, when the signal S1 is selected by the switch circuit 103, the load circuit 111 (load impedance is ML11) and the load circuit 112 (load impedance is ML12) connected in series are selected. The load impedance at this time is ML11 + ML12. When the switch circuit 103 selects the signal S2, the load circuit 111 is selected alone. The load impedance at this time is ML11. For these two loads, the following two states are defined.

状態A:入力信号S1、負荷ML11+ML12、
状態B:入力信号S2、負荷ML11
State A: input signal S1, load ML11 + ML12,
State B: input signal S2, load ML11

これらの2つの状態は、入力信号が第1の周波数の場合、すなわち信号S1が選択された場合と、第2の周波数の場合、すなわち信号S2が選択された場合とで、電力増幅装置の動作状態を切り替えている。例えばここでは、第1の周波数として815MHz、第2の周波数として900MHzなどを想定している。第1および第2の整合回路104,108はこれらの帯域にわたり広帯域な特性を有する。すなわち、第1および第2の周波数に対して回路を共用することができる。   These two states are the operation of the power amplifying device when the input signal is the first frequency, that is, when the signal S1 is selected, and when the input signal is the second frequency, that is, when the signal S2 is selected. The state is switched. For example, here, it is assumed that the first frequency is 815 MHz and the second frequency is 900 MHz. The first and second matching circuits 104 and 108 have a broadband characteristic over these bands. That is, the circuit can be shared for the first and second frequencies.

これに対して、FET109のドレイン端子に接続される負荷は、電力増幅装置の効率、歪み、出力を一意に満足する必要があるので、各周波数に対して別個に設定する。そのために、上述したような負荷インピーダンスの切替を行っている。   On the other hand, the load connected to the drain terminal of the FET 109 needs to uniquely satisfy the efficiency, distortion, and output of the power amplifying device, and is set separately for each frequency. For this purpose, the load impedance is switched as described above.

なお、制御部120によるスイッチ回路103,113の切替制御は、(1)基地局からの指示、(2)ユーザによる指示、(3)この電力増幅装置を用いた端末装置による指示、等に応じて行うことができる。   Note that switching control of the switch circuits 103 and 113 by the control unit 120 depends on (1) an instruction from the base station, (2) an instruction from the user, (3) an instruction from a terminal device using this power amplification device, and the like. Can be done.

図2に、図1内の負荷回路111,112の具体的な回路構成例を示す。この例では、負荷回路111は、直列接続したコイル111a,111bと、その接続点とグランドとの間に接続されたキャパシタ111cとにより構成される。他方、負荷回路112は、直列接続したキャパシタ112a,112bと、その接続点とグランドとの間に接続されたコイル112cとにより構成される。但し、これらの負荷回路はあくまで例示であり、本発明はこの具体例に限定されるものではない。負荷回路111,112の具体的な構成は、使用する第1および第2の周波数や要求される仕様によって異なりうる。   FIG. 2 shows a specific circuit configuration example of the load circuits 111 and 112 in FIG. In this example, the load circuit 111 includes coils 111a and 111b connected in series and a capacitor 111c connected between the connection point and the ground. On the other hand, the load circuit 112 includes capacitors 112a and 112b connected in series, and a coil 112c connected between the connection point and the ground. However, these load circuits are merely examples, and the present invention is not limited to these specific examples. The specific configuration of the load circuits 111 and 112 may vary depending on the first and second frequencies used and the required specifications.

図3は、本発明の第2の実施の形態における電力増幅装置110の構成を示している。この図において、第1の実施の形態(図1)に示した構成要素と同様のものには同じ参照符号を付し、重複した説明は省略する。この第2の実施の形態が第1の実施の形態と構成において異なる点は、負荷の構成にある。すなわち、第2のFET109のドレイン端子は、1入力2出力のスイッチ回路131の入力端子131aに接続される。スイッチ回路131の一方の出力端子131cは第1の負荷回路(ML)132に接続され、他方の出力端子131bは第2の負荷回路(ML)133に接続される。第1の負荷回路(ML)132の出力が電力増幅装置110の出力端134に接続され、第2の負荷回路(ML)133が電力増幅装置110の出力端135に接続される。スイッチ回路131は、制御部120の切り替え信号121により、スイッチ回路103と連動して切り替えられる。すなわち、スイッチ回路103により信号S1が選択されるとき、負荷回路132(負荷インピーダンスをML21とする)が選択される。スイッチ回路103により信号S2が選択されるとき、負荷回路133(負荷インピーダンスをML22とする)が選択される。これらの2通りの負荷について、次の2つの状態が定義される。   FIG. 3 shows a configuration of the power amplifying device 110 according to the second embodiment of the present invention. In this figure, the same components as those shown in the first embodiment (FIG. 1) are denoted by the same reference numerals, and redundant description is omitted. The second embodiment differs from the first embodiment in the configuration in the configuration of the load. That is, the drain terminal of the second FET 109 is connected to the input terminal 131a of the switch circuit 131 having one input and two outputs. One output terminal 131 c of the switch circuit 131 is connected to the first load circuit (ML) 132, and the other output terminal 131 b is connected to the second load circuit (ML) 133. The output of the first load circuit (ML) 132 is connected to the output end 134 of the power amplification device 110, and the second load circuit (ML) 133 is connected to the output end 135 of the power amplification device 110. The switch circuit 131 is switched in conjunction with the switch circuit 103 by a switching signal 121 of the control unit 120. That is, when the signal S1 is selected by the switch circuit 103, the load circuit 132 (load impedance is ML21) is selected. When the signal S2 is selected by the switch circuit 103, the load circuit 133 (load impedance is ML22) is selected. For these two loads, the following two states are defined.

状態A:入力信号S1、負荷ML21、
状態B:入力信号S2、負荷ML22
State A: input signal S1, load ML21,
State B: input signal S2, load ML22

第1の実施の形態と同様、これらの2つの状態は、入力信号が第1の周波数の場合、すなわち信号S1が選択された場合と、第2の周波数の場合、すなわち信号S2が選択された場合とで、電力増幅装置の動作状態を切り替えている。   Similar to the first embodiment, these two states are the case where the input signal is the first frequency, that is, the signal S1 is selected, and the case where the input signal is the second frequency, that is, the signal S2 is selected. Depending on the case, the operating state of the power amplifier is switched.

図4に、負荷回路131,133の具体的な回路構成例を示す。この例では、いずれの負荷回路も、直列接続したコイル131a,131bと、両者の接続点とグランドとの間に接続されたキャパシタ131cと、出力端134に接続されたキャパシタ131dとにより構成される。但し、負荷回路111,112の具体的な構成は、使用する第1および第2の周波数や要求される仕様によって異なりうる。これらの負荷回路はあくまで例示であり、本発明はこの具体例に限定されるものではない。   FIG. 4 shows a specific circuit configuration example of the load circuits 131 and 133. In this example, each load circuit includes coils 131a and 131b connected in series, a capacitor 131c connected between a connection point between the coils 131a and 131b, and a capacitor 131d connected to the output terminal 134. . However, the specific configuration of the load circuits 111 and 112 may vary depending on the first and second frequencies used and the required specifications. These load circuits are merely examples, and the present invention is not limited to these specific examples.

図3の構成と図1の構成では、出力端子の数が異なる。出力端子は、電力増幅装置の出力側に接続されるアンテナ共用器の特性で決まる。すなわち、アンテナ共用器が、第1および第1の周波数に対応できるような広帯域を有する場合には、出力端子を1つ節約できる図1の構成が適正であるが、アンテナ共用器を2つ用意する場合には、図3の構成が適正となる。   The number of output terminals differs between the configuration of FIG. 3 and the configuration of FIG. The output terminal is determined by the characteristics of the antenna duplexer connected to the output side of the power amplifier. That is, when the antenna duplexer has a wide band that can handle the first and first frequencies, the configuration of FIG. 1 that can save one output terminal is appropriate, but two antenna duplexers are prepared. If so, the configuration of FIG. 3 is appropriate.

図5に、図1のスイッチ回路113の概略の回路構成例を示す。この例では、FET113fとFET113gのソース・ドレイン端子間のチャネルを、それぞれ制御端子113d,113eからの制御信号(例えば切替信号121とその反転信号)を抵抗を介してゲート端子に印加することにより選択的に導通させる制御を行う。他のスイッチ回路についても同様である。このようにスイッチ回路をFETを用いて構成することにより、スイッチ回路も含めて本発明の増幅装置全体をモノリシック集積回路化することが可能となる。これは、部品点数の低減と相俟って、装置の小型化に寄与する。   FIG. 5 shows a schematic circuit configuration example of the switch circuit 113 of FIG. In this example, the channel between the source and drain terminals of the FET 113f and the FET 113g is selected by applying a control signal (for example, the switching signal 121 and its inverted signal) from the control terminals 113d and 113e to the gate terminal via a resistor. To conduct automatically. The same applies to other switch circuits. By configuring the switch circuit using FETs in this way, the entire amplifying device of the present invention including the switch circuit can be formed into a monolithic integrated circuit. This contributes to the downsizing of the apparatus together with the reduction in the number of parts.

図6は、本発明の電力増幅装置を用いることができる携帯電話端末500のハードウェア構成の概略を示すブロック図である。この携帯電話端末500は、携帯電話機に特有の要素として、アンテナ501、アンテナ共用器502、送受信処理部503、変復調処理部505、データ処理部507、音声入出力処理部509、スピーカ510、およびマイク512を備える。携帯電話端末500は、また、これらの各要素を制御するCPU,ROM等を含む制御部525、この制御部525により作業領域やデータの一時記憶領域として利用されるメモリ527、ユーザインタフェースとして機能する表示部520、上記各種操作キーに対応する操作部523を備える。本発明の電力増幅装置は送受信処理部503内に位置する。   FIG. 6 is a block diagram showing an outline of the hardware configuration of the mobile phone terminal 500 that can use the power amplifier of the present invention. The cellular phone terminal 500 includes an antenna 501, an antenna duplexer 502, a transmission / reception processing unit 503, a modulation / demodulation processing unit 505, a data processing unit 507, a voice input / output processing unit 509, a speaker 510, and a microphone as elements unique to the cellular phone. 512. The cellular phone terminal 500 also functions as a control unit 525 including a CPU, a ROM, and the like for controlling these elements, a memory 527 used as a work area and a temporary storage area for data by the control unit 525, and a user interface. A display unit 520 and an operation unit 523 corresponding to the various operation keys are provided. The power amplifying apparatus of the present invention is located in the transmission / reception processing unit 503.

以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば負荷回路の切替について、図1と図3の例の限るものではなく、第1および第2の負荷回路の少なくとも一方を利用する第1の状態および少なくとも他方を利用する第2の状態を切り替えるものであればよい。   The preferred embodiments of the present invention have been described above, but various modifications and changes other than those mentioned above can be made. For example, the switching of the load circuit is not limited to the example of FIGS. 1 and 3, and the first state using at least one of the first and second load circuits and the second state using at least the other are switched. Anything is acceptable.

図1は、本発明の第1の実施の形態における電力増幅装置の構成を示す回路ブロック図である。FIG. 1 is a circuit block diagram showing a configuration of a power amplifying device according to a first embodiment of the present invention. 図1内に示した負荷回路の具体的な構成例を示す回路図である。FIG. 2 is a circuit diagram illustrating a specific configuration example of a load circuit illustrated in FIG. 1. 本発明の第2の実施の形態における電力増幅装置の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the power amplification apparatus in the 2nd Embodiment of this invention. 図3内に示した負荷回路の具体的な構成例を示す回路図である。FIG. 4 is a circuit diagram illustrating a specific configuration example of a load circuit illustrated in FIG. 3. 図1のスイッチ回路113の概略の回路構成例を示す回路図である。FIG. 2 is a circuit diagram illustrating a schematic circuit configuration example of a switch circuit 113 in FIG. 1. 本発明の電力増幅装置を用いることができる携帯電話端末のハードウェア構成の概略を示すブロック図である。It is a block diagram which shows the outline of the hardware constitutions of the mobile telephone terminal which can use the power amplifier of this invention.

符号の説明Explanation of symbols

100…電力増幅装置、101,102…入力端子、103…スイッチ回路、104…整合回路、105…ソース接地FET、106,107…コイル、108…整合回路、109…ソース接地FET、110…電力増幅装置、111,112…負荷回路、113…スイッチ回路、119…直流電源、120…制御部、121…切替信号、131…スイッチ回路、132,133…負荷回路、134,135…出力端、500…携帯電話端末 DESCRIPTION OF SYMBOLS 100 ... Power amplifier 101, 102 ... Input terminal, 103 ... Switch circuit, 104 ... Matching circuit, 105 ... Common source FET, 106, 107 ... Coil, 108 ... Matching circuit, 109 ... Common source FET, 110 ... Power amplification Device, 111, 112 ... load circuit, 113 ... switch circuit, 119 ... DC power supply, 120 ... control unit, 121 ... switching signal, 131 ... switch circuit, 132, 133 ... load circuit, 134, 135 ... output terminal, 500 ... Mobile phone terminal

Claims (9)

第1および第2の周波数の信号に対応した第1および第2の入力端子と、
これらの入力端子のいずれかを選択する第1のスイッチ回路と、
この第1のスイッチ回路の出力端子に接続された増幅素子を含む増幅器と、
この増幅器の出力端子に接続された、前記第1の周波数および第2の周波数にそれぞれ対応した第1および第2の負荷回路と、
前記第1のスイッチ回路の切り替えに連動して、前記第1および第2の負荷回路の少なくとも一方を利用する第1の状態および少なくとも他方を利用する第2の状態を切り替える第2のスイッチ回路と
を備えたことを特徴とする電力増幅装置。
First and second input terminals corresponding to signals of first and second frequencies;
A first switch circuit for selecting one of these input terminals;
An amplifier including an amplifying element connected to the output terminal of the first switch circuit;
First and second load circuits respectively connected to the output terminal of the amplifier and corresponding to the first frequency and the second frequency;
A second switch circuit that switches between a first state using at least one of the first and second load circuits and a second state using at least the other in conjunction with switching of the first switch circuit; A power amplifying device comprising:
前記第1の状態は、前記第1の負荷回路を単独で利用し、前記第2の状態は前記第1および第2の負荷回路を組み合わせた回路を利用することを特徴とする請求項1記載の電力増幅装置。   2. The first state uses the first load circuit alone, and the second state uses a circuit combining the first and second load circuits. Power amplifier. 前記第2のスイッチ回路は2入力1出力のスイッチ回路であり、前記増幅器の出力信号を前記第1の負荷回路と前記第2の負荷回路とを直列接続した回路で受けて、両負荷回路の接続点と前記第2の負荷回路の出力端とをそれぞれ前記第2のスイッチ回路の両入力端に接続し、前記第2のスイッチ回路の出力端を電力増幅装置の出力端子としたことを特徴とする請求項2記載の電力増幅装置。   The second switch circuit is a two-input one-output switch circuit, and receives the output signal of the amplifier by a circuit in which the first load circuit and the second load circuit are connected in series. The connection point and the output terminal of the second load circuit are connected to both input terminals of the second switch circuit, respectively, and the output terminal of the second switch circuit is used as the output terminal of the power amplifier. The power amplification device according to claim 2. 前記第1の状態は、前記第1の負荷回路を単独で利用し、前記第2の状態は前記第2の負荷回路を単独で利用することを特徴とする請求項1記載の電力増幅装置。   2. The power amplifying apparatus according to claim 1, wherein the first state uses the first load circuit alone, and the second state uses the second load circuit alone. 前記第2のスイッチ回路として、前記第1および第2の負荷回路の前段に前記増幅器の出力信号を受ける1入力2出力のスイッチ回路を設け、このスイッチ回路により前記第1および第2の負荷回路に選択的に前記出力信号を供給し、前記第1および第2の負荷回路のそれぞれの出力端を電力増幅装置の出力端子としたことを特徴とする請求項4記載の電力増幅装置。   As the second switch circuit, a 1-input 2-output switch circuit that receives the output signal of the amplifier is provided in front of the first and second load circuits, and the first and second load circuits are provided by the switch circuit. 5. The power amplifying apparatus according to claim 4, wherein the output signal is selectively supplied to the first and second load circuits, and the output terminals of the first and second load circuits are used as output terminals of the power amplifying apparatus. 前記増幅器は、第1および第2のソース接地FETにより構成されたことを特徴とする請求項1〜5のいずれかに記載の電力増幅装置。   The power amplifier according to any one of claims 1 to 5, wherein the amplifier includes first and second common-source FETs. 前記増幅器は、前記第1のスイッチ回路と前記第1のソース接地FETのゲート端子との間に接続された第1の整合回路と、前記第1のソース接地FETのドレイン端子と前記第2のソース接地FETのゲート端子との間に接続された第2の整合回路と、前記第1および第2のFETのドレイン端子と電源との間に接続したコイルまたは伝送線路とを有し、前記第1および第2の整合回路は前記第1および第2の周波数の両方に対応する広帯域の特性を有することを特徴とする請求項6記載の電力増幅装置。   The amplifier includes a first matching circuit connected between the first switch circuit and a gate terminal of the first source grounded FET, a drain terminal of the first source grounded FET, and the second source. A second matching circuit connected between the gate terminal of the common-source FET and a coil or transmission line connected between the drain terminal of the first and second FETs and a power supply; 7. The power amplifying apparatus according to claim 6, wherein the first and second matching circuits have broadband characteristics corresponding to both the first and second frequencies. 前記第1および第2のスイッチ回路は、FETを用いて構成されたことを特徴とする請求項6記載の電力増幅装置。   The power amplifying apparatus according to claim 6, wherein the first and second switch circuits are configured using FETs. 電力増幅装置を備えた携帯電話端末であって、
前記電力増幅装置は、
第1および第2の周波数の信号に対応した第1および第2の入力端子と、
これらの入力端子のいずれかを選択する第1のスイッチ回路と、
この第1のスイッチ回路の出力端子に接続された増幅素子を含む増幅器と、
この増幅器の出力端子に接続された第1および第2の負荷回路と、
前記第1の周波数および第2の周波数にそれぞれ対応した前記第1のスイッチ回路の切り替えに連動して、前記第1および第2の負荷回路の少なくとも一方を利用する第1の状態および少なくとも他方を利用する第2の状態を切り替える第2のスイッチ回路と
を備えたことを特徴とする携帯電話端末。
A mobile phone terminal equipped with a power amplification device,
The power amplification device includes:
First and second input terminals corresponding to signals of first and second frequencies;
A first switch circuit for selecting one of these input terminals;
An amplifier including an amplifying element connected to the output terminal of the first switch circuit;
First and second load circuits connected to the output terminal of the amplifier;
In conjunction with switching of the first switch circuit corresponding to the first frequency and the second frequency, respectively, the first state and at least the other using at least one of the first and second load circuits are A mobile phone terminal comprising: a second switch circuit that switches a second state to be used.
JP2005078819A 2005-03-18 2005-03-18 Power amplification device and mobile phone terminal Pending JP2006262240A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005078819A JP2006262240A (en) 2005-03-18 2005-03-18 Power amplification device and mobile phone terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005078819A JP2006262240A (en) 2005-03-18 2005-03-18 Power amplification device and mobile phone terminal

Publications (1)

Publication Number Publication Date
JP2006262240A true JP2006262240A (en) 2006-09-28

Family

ID=37100959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005078819A Pending JP2006262240A (en) 2005-03-18 2005-03-18 Power amplification device and mobile phone terminal

Country Status (1)

Country Link
JP (1) JP2006262240A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085929A (en) * 2006-09-29 2008-04-10 Sony Corp Power amplification apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970324A (en) * 1982-10-15 1984-04-20 Mitsubishi Electric Corp Transmitting and receiving device
JPH0594887A (en) * 1991-09-30 1993-04-16 Toshiba Lighting & Technol Corp Discharge lamp lighting device
JPH1065466A (en) * 1996-06-03 1998-03-06 Anadeijitsukusu Inc Amplifier for a plurality of bands
JP2002314360A (en) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp High frequency amplifier circuit
JP2004239098A (en) * 2003-02-04 2004-08-26 Komatsu Ltd Nox adsorbing device and nox purifying system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970324A (en) * 1982-10-15 1984-04-20 Mitsubishi Electric Corp Transmitting and receiving device
JPH0594887A (en) * 1991-09-30 1993-04-16 Toshiba Lighting & Technol Corp Discharge lamp lighting device
JPH1065466A (en) * 1996-06-03 1998-03-06 Anadeijitsukusu Inc Amplifier for a plurality of bands
JP2002314360A (en) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp High frequency amplifier circuit
JP2004239098A (en) * 2003-02-04 2004-08-26 Komatsu Ltd Nox adsorbing device and nox purifying system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085929A (en) * 2006-09-29 2008-04-10 Sony Corp Power amplification apparatus

Similar Documents

Publication Publication Date Title
US10680516B2 (en) Apparatus and methods for multi-mode charge pumps
EP1931052B1 (en) Method and system for sharing LNA circuitry in a single chip bluetooth and wireless LAN system
EP2005578B1 (en) High efficiency load insensitive power amplifier
US6341216B1 (en) Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device
US20150070097A1 (en) Configurable multimode multiband integrated distributed power amplifier
JPH1056340A (en) High-frequency amplifier
JP2006025062A (en) High frequency switch circuit
US20030201826A1 (en) High frequency switch, amplifying circuit, and mobile communication terminal
US6985698B2 (en) Impedeance matching circuit for a multi-band radio frequency device
JP2003198413A (en) Differential wireless communication device
JP2006333060A (en) High frequency power amplifier and radio communication device using the same
HK1200606A1 (en) An apparatus for a radio frequency integrated circuit
US7646260B2 (en) Switching device with selectable phase shifting modes for reduced intermodulation distortion
JP5313970B2 (en) High frequency power amplifier
JP5109863B2 (en) Power amplifier
US20110021245A1 (en) Mobile-phone terminal, and high-frequency multiplexing and switching system
US6711392B1 (en) Balanced power amplifier for low power radio communications
JP2006262240A (en) Power amplification device and mobile phone terminal
JP2015122627A (en) Switching circuit and high-frequency module
JPH09181642A (en) Communication terminal equipment
JP2007143112A (en) High frequency switch circuit, semiconductor device and communication terminal device
Morkner et al. A 1.7 mA low noise amplifier with integrated bypass switch for wireless 0.05-6 GHz portable applications
JPH10215128A (en) Transmission circuit
JP2008028539A (en) High frequency circuit equipment
JP2001211090A (en) High frequency power amplifier circuit and mobile phone terminal using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070913

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20091224

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100112

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100312

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817