JP2006261633A - Substrate processing method, solid-state imaging device manufacturing method, thin-film device manufacturing method, and program - Google Patents
Substrate processing method, solid-state imaging device manufacturing method, thin-film device manufacturing method, and program Download PDFInfo
- Publication number
- JP2006261633A JP2006261633A JP2005278842A JP2005278842A JP2006261633A JP 2006261633 A JP2006261633 A JP 2006261633A JP 2005278842 A JP2005278842 A JP 2005278842A JP 2005278842 A JP2005278842 A JP 2005278842A JP 2006261633 A JP2006261633 A JP 2006261633A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- insulating
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
-
- H10P50/283—
-
- H10P70/23—
-
- H10P74/203—
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 電子デバイスに損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる基板の処理方法を提供する。
【解決手段】 CCDセンサを製造すべく、光電変換素子210がマトリックス状に形成されたウエハW上に絶縁膜251を成膜し、導電性膜を成膜してフォトレジスト層を用いてエッチングにより転送電極221を形成する。絶縁膜及び導電性金属膜を成膜してフォトレジスト層を用いてエッチングにより層間絶縁膜222及び遮光膜223をそれぞれ形成する。次いで、シリコン窒化膜252を形成し、所望の厚さの平坦化膜253を形成するためにSiO2からなる所定の厚さの絶縁膜261を形成する。そして、絶縁膜261が形成されたウエハWをアンモニアガス及び弗化水素ガスの混合気体に所定の圧力下において暴露し、絶縁膜261を形成するSiO2から変質した生成物を所定の温度に加熱する。
【選択図】 図7PROBLEM TO BE SOLVED: To provide a substrate processing method capable of accurately controlling the removal amount of an insulating film without damaging an electronic device.
In order to manufacture a CCD sensor, an insulating film 251 is formed on a wafer W on which photoelectric conversion elements 210 are formed in a matrix, a conductive film is formed, and etching is performed using a photoresist layer. A transfer electrode 221 is formed. An insulating film and a conductive metal film are formed, and an interlayer insulating film 222 and a light shielding film 223 are formed by etching using a photoresist layer. Next, a silicon nitride film 252 is formed, and an insulating film 261 having a predetermined thickness made of SiO 2 is formed in order to form a planarizing film 253 having a desired thickness. Then, the wafer W on which the insulating film 261 is formed is exposed to a mixed gas of ammonia gas and hydrogen fluoride gas under a predetermined pressure, and the product denatured from SiO 2 forming the insulating film 261 is heated to a predetermined temperature. To do.
[Selection] Figure 7
Description
本発明は、基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法、及びプログラムに関し、特に、絶縁膜を化学機械研磨法によって研磨する基板の処理方法に関する。 The present invention relates to a substrate processing method, a solid-state imaging device manufacturing method, a thin film device manufacturing method, and a program, and more particularly to a substrate processing method for polishing an insulating film by a chemical mechanical polishing method.
電子デバイス、例えば、CCDセンサ等の固体撮像素子におけるカラーフィルタの製造方法としては、特にカラーレジスト法が広く実用化されている。 As a manufacturing method of a color filter in a solid-state imaging device such as an electronic device, for example, a CCD sensor, a color resist method has been widely put into practical use.
カラーフィルタの形成において、例えば、緑色、赤色、青色の順でカラーフィルタの形成を実施した場合、後に形成する赤色又は青色のカラーフィルタは、前に形成されるカラーフィルタの影響で膜厚に傾斜がつく。このため、カラーフィルタを所望の膜厚に形成することが困難であり、膜厚制御性を欠いていた。また、1個のリニアセンサ内又は多面付けされたリニアセンサ間において、カラーフィルタの膜厚にバラツキが生ずる場合があり、固体撮像素子において、マクロ的にカラーフィルタの膜厚の均一性が悪化し、ノイズや感度ムラが発生してラインセンサとしての特性を著しく劣化させる原因となっていた。 For example, when forming color filters in the order of green, red, and blue in the formation of color filters, the red or blue color filters that are formed later are inclined to the film thickness due to the influence of the color filters that are formed earlier. Be angry. For this reason, it is difficult to form a color filter with a desired film thickness, and film thickness controllability is lacking. In addition, the thickness of the color filter may vary within a single linear sensor or between multiple linear sensors, and the uniformity of the thickness of the color filter deteriorates macroscopically in a solid-state imaging device. As a result, noise and sensitivity unevenness occur, which causes the characteristics of the line sensor to deteriorate significantly.
上述の問題を解決するために、従来、第2色目及び第3色目に形成する第2及び第3カラーフィルタの膜厚を、第1色目に形成する第1カラーフィルタの膜厚の1.3倍以上にすることにより、有効画素内において第2及び第3カラーフィルタの膜厚に勾配がつくことなく、各画素の周縁部において第1カラーフィルタと重なっても、重なった部分と画素中央部分の膜厚差の発生を抑えることができるカラーフィルタの製造方法が開示されている(例えば、特許文献1参照)。 In order to solve the above-described problem, the thickness of the second and third color filters formed in the second color and the third color is conventionally set to 1.3 times the thickness of the first color filter formed in the first color. By making it more than double, even if it overlaps with the first color filter at the peripheral edge of each pixel without causing a gradient in the film thickness of the second and third color filters in the effective pixel, the overlapped portion and the center portion of the pixel A method for manufacturing a color filter that can suppress the occurrence of a difference in film thickness is disclosed (for example, see Patent Document 1).
しかしながら、近年、固体撮像素子においては、画素数の増加に伴い、画素サイズが縮小されており、カラーフィルタアレイの微細化技術が必須となっている。また、画素サイズの縮小に対応してカラーフィルタの薄膜化も、固体撮像素子の集光性を向上させるために必須となっている。 However, in recent years, in the solid-state imaging device, the pixel size has been reduced with the increase in the number of pixels, and the miniaturization technique of the color filter array is indispensable. In addition, it is indispensable to reduce the thickness of the color filter in response to the reduction in the pixel size in order to improve the light collecting property of the solid-state imaging device.
上述の従来のカラーフィルタの製造方法は、10μmのライン幅を想定してカラーフィルタアレイを区画しているため、例えばカラーフィルタアレイを1μm以下のライン幅に区画することは構造的に困難であり、固体撮像素子をより微細化することは困難であった。 Since the above-described conventional color filter manufacturing method partitions the color filter array assuming a line width of 10 μm, for example, it is structurally difficult to partition the color filter array to a line width of 1 μm or less. Therefore, it has been difficult to further miniaturize the solid-state imaging device.
カラーレジスト法において、カラーフィルタを薄膜化するためには、塗布する色素含有感光性樹脂組成物において、感光性樹脂組成物に対する色素の含有比を可能な限り高くすることが効果的であることが従来から知られている。 In the color resist method, in order to reduce the thickness of the color filter, it is effective to increase the content ratio of the dye to the photosensitive resin composition as much as possible in the dye-containing photosensitive resin composition to be applied. Conventionally known.
しかしながら、色素としての染料の含有比を50%近くにすると、露光及び現像により所望のパターン形状を得ることはできるが、樹脂組成物を熱硬化させるのが困難となる。カラーフィルタには、樹脂組成物に含まれる溶剤に対する耐溶剤性が要求されており、従来の製造方法においては、樹脂組成物を熱硬化させることによりカラーフィルタに耐溶剤性を付与しているが、樹脂組成物の熱硬化を行わないとカラーフィルタの耐溶剤性が悪化し、次の工程で別の色のカラーフィルタを形成するための樹脂組成物を塗布することができなくなる。また、十分な耐溶剤性を持たせるために、より高温(例えば200℃以上)で熱硬化させると、カラーフィルタがリフローしたり、熱により染料が化学的に変化して、カラーフィルタが本来の分光特性を示さなくなる場合があった。 However, when the content ratio of the dye as the pigment is close to 50%, a desired pattern shape can be obtained by exposure and development, but it is difficult to thermally cure the resin composition. The color filter is required to have solvent resistance to the solvent contained in the resin composition. In the conventional manufacturing method, the resin composition is thermally cured to impart solvent resistance to the color filter. If the resin composition is not heat-cured, the solvent resistance of the color filter is deteriorated, and the resin composition for forming a color filter of another color cannot be applied in the next step. Moreover, in order to give sufficient solvent resistance, when the thermosetting is carried out at a higher temperature (for example, 200 ° C. or more), the color filter reflows or the dye is chemically changed by heat, so that the color filter becomes original. In some cases, spectral characteristics were not exhibited.
この問題を解決するために、樹脂組成物を塗布してカラーフィルタを形成し、各カラーフィルタ上にシリコン酸化膜(SiO2)等の絶縁膜である保護膜を形成するカラーフィルタの製造方法が開示されている(例えば、特許文献2参照)。これにより、高温の熱処理によって樹脂組成物の塗布膜を熱硬化させなくても、保護膜の存在によってカラーフィルタの耐溶剤性を高くすることができ、また、高温の熱処理を行わないためにカラーフィルタ中の色素の含有比を高くすることができるため、カラーフィルタを薄膜化することができる。 In order to solve this problem, there is a color filter manufacturing method in which a color filter is formed by applying a resin composition, and a protective film that is an insulating film such as a silicon oxide film (SiO 2 ) is formed on each color filter. It is disclosed (for example, see Patent Document 2). As a result, the solvent resistance of the color filter can be increased due to the presence of the protective film without the need to thermally cure the coating film of the resin composition by a high-temperature heat treatment. Since the content ratio of the pigment in the filter can be increased, the color filter can be thinned.
しかしながら、上述のカラーフィルタの製造方法においては、カラーフィルタを薄膜化することはできるが、カラーフィルタ上に保護膜として膜厚略50nmのSiO2層を形成するために低温プラズマCVD工程が必要となり、製造時間(TAT)が長くなるという問題があった。 However, in the above-described color filter manufacturing method, the color filter can be thinned, but a low temperature plasma CVD process is required to form a SiO 2 layer having a thickness of about 50 nm as a protective film on the color filter. There is a problem that the manufacturing time (TAT) becomes long.
また、従来のカラーフィルタの製造方法においては、塗布した樹脂組成物に紫外線を照射して不要となった感光剤等の光分解(ブリーチング)を行い、更に熱処理によって樹脂組成物を熱硬化させているが、熱硬化による樹脂組成物の収縮率を制御することは困難であるため、熱処理毎にカラーフィルタの膜厚に誤差が生じてしまう。カラーフィルタの膜厚の誤差は、固体撮像装置において光軸の不揃い等の原因となるため、色ムラや画像ムラの発生の原因となっている。 In addition, in the conventional method for producing a color filter, the applied resin composition is irradiated with ultraviolet rays to perform photodecomposition (bleaching) of unnecessary photosensitizers, and further heat cure the resin composition by heat treatment. However, since it is difficult to control the shrinkage rate of the resin composition due to thermosetting, an error occurs in the film thickness of the color filter for each heat treatment. An error in the film thickness of the color filter causes unevenness of the optical axis in the solid-state imaging device, and thus causes color unevenness and image unevenness.
また、従来の固体撮像素子には、絶縁膜である平坦化膜上に形成されたカラーフィルタ上に保護膜を介してマイクロレンズを備えるものがある。受光部(光電変換素子)からマイクロレンズまでの距離が長い場合は、即ち光電変換素子とマイクロレンズの間の厚さが厚い場合は、斜め入射光が電極等でなる凸部によって遮蔽されることになり、固体撮像素子の集光性を低下させる。したがって、光電変換素子とマイクロレンズの間を薄くすることが求められる。一方、画面の色調における高画質化の要求があり、それに伴ってカラーフィルタの透過色分光特性に対しても更なる高品質化を図る必要がある。このためには、色相の質の向上を図る必要があり、カラーフィルタの膜厚を厚くすることで色相の質を向上できる。ところが、カラーフィルタの膜厚を厚くすることは、上述した薄型化要求に反する。 Some conventional solid-state imaging devices include a microlens on a color filter formed on a planarizing film that is an insulating film via a protective film. When the distance from the light receiving part (photoelectric conversion element) to the microlens is long, that is, when the thickness between the photoelectric conversion element and the microlens is thick, obliquely incident light is shielded by a convex part made of an electrode or the like. As a result, the light condensing property of the solid-state imaging device is lowered. Therefore, it is required to reduce the space between the photoelectric conversion element and the microlens. On the other hand, there is a demand for higher image quality in the color tone of the screen, and accordingly, it is necessary to further improve the quality of the transmitted color spectral characteristics of the color filter. For this purpose, it is necessary to improve the quality of the hue, and the quality of the hue can be improved by increasing the thickness of the color filter. However, increasing the thickness of the color filter is contrary to the above-described demand for thickness reduction.
さらに、固体撮像素子の微細化によって、固体撮像素子を形成する際に、カラーフィルタやマイクロレンズ等の上層素子の形成工程における下地素子に対する位置合わせの精度が強く要求されるようになっている。この下地素子に対する上層素子位置合わせは、下地素子に形成されたアライメント用マークからのレーザ光の反射・回折光を平坦化膜を介して検出することによって、下地デバイスと上層素子との位置合わせを行っている。ところが、膜厚の厚い平坦化膜や保護膜を介してのアライメント用マークの結像位置検出には、光学的に大きなズレを生じやすい。したがって、下地デバイスと上層素子との位置合わせの精度を向上させるためにも平坦化膜や保護膜の薄膜化が要求されている。 Further, due to the miniaturization of the solid-state imaging device, when forming the solid-state imaging device, there is a strong demand for alignment accuracy with respect to the base element in the process of forming an upper layer element such as a color filter or a microlens. This alignment of the upper layer element with respect to the underlying element is performed by detecting the reflected / diffracted light of the laser beam from the alignment mark formed on the underlying element through the planarizing film, thereby aligning the underlying device with the upper layer element. Is going. However, optically misalignment is likely to occur in the detection of the imaging position of the alignment mark through the thick planarizing film or protective film. Therefore, in order to improve the alignment accuracy between the underlying device and the upper layer element, it is required to reduce the thickness of the planarizing film and the protective film.
これに対して、平坦化膜や保護膜を薄膜化することにより、光電変換素子とマイクロレンズの間の厚さを薄くすることが考えられる。この平坦化膜や保護膜の薄膜化の方法として、エッチバック処理により平坦化膜や保護膜を形成する方法が考えられる。
しかしながら、エッチバック処理を行う場合は、プラズマを用いるエッチング方法ではエッチング面及び電子デバイスに損傷を与えてしまい、固体撮像素子の感光部と転送部との間に電荷の差を生じさせ、暗電流出力増加の原因となってしまう。また、ウエットエッチングを用いるときは平坦化膜や保護膜の除去量の制御が困難であるため所望の膜厚にすることができないという問題があった。このように、従来の基板の処理方法においては、電子デバイスに損傷を与えることなく所望の膜厚の平坦化膜や保護膜を形成することは困難であった。 However, when performing an etch-back process, the etching method using plasma damages the etched surface and the electronic device, causing a charge difference between the photosensitive part and the transfer part of the solid-state image sensor, and dark current. This will cause an increase in output. Further, when wet etching is used, there is a problem that it is difficult to control the removal amount of the planarizing film and the protective film, so that the desired film thickness cannot be obtained. As described above, in the conventional substrate processing method, it is difficult to form a planarizing film or a protective film having a desired film thickness without damaging the electronic device.
本発明の目的は、電子デバイスに損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法、及びプログラムを提供することにある。 An object of the present invention is to provide a substrate processing method, a solid-state imaging device manufacturing method, a thin-film device manufacturing method, and a program capable of accurately controlling the removal amount of an insulating film without damaging an electronic device. There is to do.
上記目的を達成するために、請求項1記載の固体撮像素子の製造方法によれば、固体撮像素子の製造方法であって、前記固体撮像素子の基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする。 In order to achieve the above object, according to the method for manufacturing a solid-state imaging device according to claim 1, the solid-state imaging device manufacturing method includes: And an insulating film exposure step for exposing to an atmosphere of a mixed gas containing hydrogen fluoride, and an insulating film heating step for heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature.
請求項2記載の固体撮像素子の製造方法は、請求項1記載の固体撮像素子の製造方法において、前記絶縁膜暴露ステップは、前記基板にプラズマレスエッチング処理を施すことを特徴とする。 According to a second aspect of the present invention, there is provided a method of manufacturing a solid-state imaging device according to the first aspect, wherein the insulating film exposing step performs a plasmaless etching process on the substrate.
請求項3記載の固体撮像素子の製造方法は、請求項1又は2記載の固体撮像素子の製造方法において、前記絶縁膜暴露ステップは、前記基板に乾燥洗浄処理を施すことを特徴とする。 According to a third aspect of the present invention, there is provided the method of manufacturing a solid-state image pickup device according to the first or second aspect, wherein the insulating film exposure step performs a dry cleaning process on the substrate.
請求項4記載の固体撮像素子の製造方法は、請求項1乃至3のいずれか1項に記載の固体撮像素子の製造方法において、前記絶縁膜の形状を測定し、該測定された形状に応じて前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも1つを決定する生成物生成条件決定ステップを、さらに有することを特徴とする。 The method for manufacturing a solid-state imaging device according to claim 4 is the method for manufacturing a solid-state imaging device according to any one of claims 1 to 3, wherein the shape of the insulating film is measured, and the measurement is performed according to the measured shape. And a product generation condition determining step for determining at least one of a volume flow rate ratio of the hydrogen fluoride to the ammonia in the mixed gas and the predetermined pressure.
請求項5記載の固体撮像素子の製造方法は、請求項1乃至4のいずれか1項に記載の固体撮像素子の製造方法において、前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比は1〜1/2であり、前記所定の圧力は6.7×10−2〜4.0Paであることを特徴とする。 The solid-state imaging device manufacturing method according to claim 5 is the solid-state imaging device manufacturing method according to any one of claims 1 to 4, wherein the volume flow ratio of the hydrogen fluoride to the ammonia in the mixed gas is: 1 to 1/2, and the predetermined pressure is 6.7 × 10 −2 to 4.0 Pa.
請求項6記載の固体撮像素子の製造方法は、請求項1乃至5のいずれか1項に記載の固体撮像素子の製造方法において、前記所定の温度は80〜200℃であることを特徴とする。 The solid-state imaging device manufacturing method according to claim 6 is the solid-state imaging device manufacturing method according to any one of claims 1 to 5, wherein the predetermined temperature is 80 to 200 ° C. .
請求項7記載の記載の固体撮像素子の製造方法は、固体撮像素子の製造方法であって、固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定ステップと、前記絶縁膜の形状を測定する処理前形状測定ステップと、該測定された形状と前記決定された膜厚を比較して第1の処理条件及び第2の処理条件を決定する処理条件決定ステップと、前記第1の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記第2の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする。 The method for manufacturing a solid-state imaging device according to claim 7 is a method for manufacturing a solid-state imaging device, the film thickness determining step for determining a desired film thickness of an insulating film provided on a substrate of the solid-state imaging device, and the insulation A pre-processing shape measurement step for measuring the shape of the film; a processing condition determination step for determining the first processing condition and the second processing condition by comparing the measured shape with the determined film thickness; An insulating film exposure step of exposing the insulating film to an atmosphere of a mixed gas containing ammonia and hydrogen fluoride under a predetermined pressure based on a first processing condition; and the mixed gas based on the second processing condition. And an insulating film heating step for heating the insulating film exposed to the atmosphere to a predetermined temperature.
請求項8記載の固体撮像素子の製造方法は、請求項7記載の固体撮像素子の製造方法において、前記絶縁膜加熱ステップの後に前記絶縁膜の形状を測定する処理後形状測定ステップと、前記処理後形状測定ステップにおいて測定された形状と前記決定された膜厚とを比較して前記第1の処理条件及び前記第2の処理条件を変更する処理条件変更ステップとを、さらに備えることを特徴とする。 The solid-state imaging device manufacturing method according to claim 8 is the solid-state imaging device manufacturing method according to claim 7, wherein a post-processing shape measurement step of measuring a shape of the insulating film after the insulating film heating step; A processing condition changing step of changing the first processing condition and the second processing condition by comparing the shape measured in the post-shape measurement step with the determined film thickness; To do.
請求項9記載の固体撮像素子の製造方法は、請求項7又は8記載の固体撮像素子の製造方法において、前記第1の処理条件は、前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも1つであり、前記第2の処理条件は、前記所定の温度であることを特徴とする。 The solid-state imaging device manufacturing method according to claim 9 is the solid-state imaging device manufacturing method according to claim 7 or 8, wherein the first processing condition is a volume flow rate of the hydrogen fluoride with respect to the ammonia in the mixed gas. It is at least one of the ratio and the predetermined pressure, and the second processing condition is the predetermined temperature.
請求項10記載の固体撮像素子の製造方法は、基板にマトリクス状に設けられた複数の光電変換素子と、前記複数の光電変換素子が設けられた前記基板上に形成された絶縁膜と、該光電変換素子に隣接して形成された、スイッチング素子と配線から構成される信号電荷転送電極と、該信号電荷転送電極上に形成された層間絶縁膜と、前記信号電荷転送電極上に前記層間絶縁膜を介して形成された金属膜からなる遮光膜とを備える固体撮像素子の製造方法であって、前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜ステップと、前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングステップと、前記レジストを用いて前記金属膜、及び前記光電変換素子の直上近傍まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングステップと、前記レジストを除去するレジスト除去ステップと、前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜ステップと、前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第1の絶縁層を形成する共に該第1の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成ステップと、前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成ステップと、前記カラーフィルタ上に第2の絶縁層を形成する共に該第2の絶縁層を薄膜化して保護膜を形成する保護膜形成ステップとを備え、前記平坦化膜形成ステップ及び前記保護膜形成ステップが、前記第1の絶縁層及び前記第2の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された前記第1の絶縁層及び前記第2の絶縁層を所定の温度に加熱する絶縁膜加熱ステップとをそれぞれ有することを特徴とする。 The method for manufacturing a solid-state imaging device according to claim 10, wherein a plurality of photoelectric conversion elements provided in a matrix on a substrate, an insulating film formed on the substrate provided with the plurality of photoelectric conversion elements, A signal charge transfer electrode composed of a switching element and a wiring, formed adjacent to the photoelectric conversion element, an interlayer insulating film formed on the signal charge transfer electrode, and the interlayer insulation on the signal charge transfer electrode A solid-state imaging device manufacturing method comprising a light shielding film made of a metal film formed through a film, the metal film forming step for forming the metal film to form the light shielding film, and the film formation A resist patterning step for forming a resist having a predetermined pattern for forming the light-shielding film on the metal film, and the interlayer using the resist to the vicinity immediately above the metal film and the photoelectric conversion element. A patterning step for patterning the edge film by dry etching to form the light shielding film and the hole, a resist removing step for removing the resist, and a silicon nitride film in a recess defined by the light shielding film and the hole Forming a first insulating layer by applying a transparent insulating material having a refractive index lower than that of the silicon nitride film, and flattening the first insulating layer to form a flattened film A flattening film forming step, a color filter forming step for forming a color filter on the flattening film, a second insulating layer on the color filter and forming a thin film on the second insulating layer for protection A protective film forming step of forming a film, wherein the planarizing film forming step and the protective film forming step include the first insulating layer and the second insulating film. An insulating film exposing step of exposing the edge layer to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure; and the first insulating layer and the second insulating layer exposed to the mixed gas atmosphere And an insulating film heating step for heating the substrate to a predetermined temperature.
請求項11記載の固体撮像素子の製造方法は、受光する光に応じて信号電荷を発生する受光部を基板上に複数形成する受光部形成ステップと、前記受光部が形成された基板上に絶縁膜を形成する絶縁膜形成ステップと、前記複数の受光部で得られた信号電荷を転送する信号電荷転送部を形成する信号電荷転送部形成ステップと、前記信号電荷転送部上に導電性の遮光膜を形成する遮光膜形成ステップと、前記絶縁膜を介して前記複数の受光部上に、且つ直接前記遮光膜上にCVD法によってアモルファスシリコン系の薄膜からなる光透過電極を形成する光透過電極形成ステップとを備える固体撮像素子の製造方法であって、前記絶縁膜形成ステップは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布ステップと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱ステップとを有することを特徴とする。 The solid-state imaging device manufacturing method according to claim 11, wherein a light receiving part forming step for forming a plurality of light receiving parts on the substrate for generating signal charges in response to received light, and insulation on the substrate on which the light receiving part is formed. An insulating film forming step for forming a film; a signal charge transfer portion forming step for forming a signal charge transfer portion for transferring a signal charge obtained by the plurality of light receiving portions; and a conductive light shielding on the signal charge transfer portion. A light-shielding film forming step for forming a film; and a light-transmitting electrode for forming a light-transmissive electrode made of an amorphous silicon thin film on the plurality of light-receiving portions and directly on the light-shielding film through the insulating film by a CVD method A step of forming the insulating film, wherein the insulating film forming step includes applying an insulating material on the substrate on which the light receiving portion is formed in order to form the insulating film. An insulating film exposing step of exposing the coated insulating material to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure; and the insulating material exposed to the mixed gas atmosphere at a predetermined temperature. And an insulating material heating step for heating.
請求項12記載の薄膜デバイスの製造方法は、基板上に形成された同一形状パターンを有する複数のチップと、少なくとも表面に光学的に透明な絶縁性の薄膜とを備えるCCD用の薄膜デバイスの製造方法であって、前記薄膜を形成するために絶縁性の膜を成膜する膜形成ステップと、前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱ステップと、前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査ステップと、前記膜検査ステップにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送ステップとを備えることを特徴とする。 13. The method of manufacturing a thin film device according to claim 12, wherein the thin film device for CCD includes a plurality of chips having the same shape pattern formed on a substrate and an insulating thin film that is optically transparent at least on the surface. A film forming step of forming an insulating film to form the thin film, and exposing the insulating film to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure A film exposure step; a film heating step for heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature; and the heated insulating property at a predetermined inspection location in each of the plurality of chips. A film inspection step for inspecting a predetermined film with respect to a predetermined condition; and in the film inspection step, the insulating film is placed in front of the inspection portion of each chip. The thin film device if you meet a predetermined condition, characterized in that it comprises a conveying step of conveying to transfer to the next step.
請求項13記載のプログラムは、基板の処理方法をコンピュータに実行させるプログラムであって、前記基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とする。 14. A program according to claim 13, which causes a computer to execute a substrate processing method, wherein the insulating film provided on the substrate is exposed to an atmosphere of a mixed gas containing ammonia and hydrogen fluoride under a predetermined pressure. It has an exposure module and an insulating film heating module for heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature.
請求項14記載のプログラムは、固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、前記固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定モジュールと、前記絶縁膜の形状を測定する処理前形状測定モジュールと、該測定された形状と前記決定された膜厚を比較して第1の処理条件及び第2の処理条件を決定する処理条件決定モジュールと、前記第1の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記第2の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とする。 The program according to claim 14 is a program for causing a computer to execute a manufacturing method of a solid-state imaging device, wherein the film-thickness determining module determines a desired thickness of an insulating film provided on a substrate of the solid-state imaging device, and the insulation A pre-processing shape measurement module for measuring the shape of the film, a processing condition determination module for determining the first processing condition and the second processing condition by comparing the measured shape with the determined film thickness, An insulating film exposure module that exposes the insulating film to an atmosphere of a mixed gas containing ammonia and hydrogen fluoride under a predetermined pressure based on a first processing condition; and an insulating film exposure module that exposes the mixed gas based on the second processing condition. And an insulating film heating module for heating the insulating film exposed to the atmosphere to a predetermined temperature.
請求項15記載のプログラムは、基板にマトリクス状に設けられた複数の光電変換素子と、前記複数の光電変換素子が設けられた前記基板上に形成された絶縁膜と、該光電変換素子に隣接して形成された、スイッチング素子と配線から構成される信号電荷転送電極と、該信号電荷転送電極上に形成された層間絶縁膜と、前記信号電荷転送電極上に前記層間絶縁膜を介して形成された金属膜からなる遮光膜とを備える固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜モジュールと、前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングモジュールと、前記レジストを用いて前記金属膜、及び前記光電変換素子の直上まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングモジュールと、前記レジストを除去するレジスト除去モジュールと、前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜モジュールと、前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第1の絶縁層を形成する共に該第1の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成モジュールと、前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成モジュールと、前記カラーフィルタ上に第2の絶縁層を形成する共に該第2の絶縁層を薄膜化して保護膜を形成する保護膜形成モジュールとを備え、前記平坦化膜形成モジュール及び前記保護膜形成モジュールが、前記第1の絶縁層及び前記第2の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された前記第1の絶縁層及び前記第2の絶縁層を所定の温度に加熱する絶縁膜加熱モジュールとをそれぞれ有することを特徴とする。 The program according to claim 15, wherein a plurality of photoelectric conversion elements provided in a matrix on a substrate, an insulating film formed on the substrate provided with the plurality of photoelectric conversion elements, and adjacent to the photoelectric conversion elements Formed on the signal charge transfer electrode composed of a switching element and wiring, an interlayer insulating film formed on the signal charge transfer electrode, and formed on the signal charge transfer electrode via the interlayer insulating film A program for causing a computer to execute a method for manufacturing a solid-state imaging device including a light-shielding film made of a metal film, comprising: a metal film-forming module that forms the metal film to form the light-shielding film; A resist patterning module that forms a resist having a predetermined pattern for forming the light-shielding film on the formed metal film, the metal film using the resist, and the photoelectric conversion module. A patterning module that forms the light shielding film and the hole by patterning the interlayer insulating film by dry etching up to just above the element, a resist removal module that removes the resist, and a recess defined by the light shielding film and the hole A silicon nitride film forming module for forming a silicon nitride film and a transparent insulating material having a refractive index lower than that of the silicon nitride film are applied to form a first insulating layer, and the first insulating layer is planarized A flattening film forming module for forming a flattening film, a color filter forming module for forming a color filter on the flattening film, a second insulating layer on the color filter and the second insulation A protective film forming module for forming a protective film by thinning a layer, and the planarizing film forming module and the protective film forming module An insulating film exposure module for exposing the first insulating layer and the second insulating layer to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure; and exposing the first insulating layer and the second insulating layer to the mixed gas atmosphere. And an insulating film heating module for heating the first insulating layer and the second insulating layer to a predetermined temperature.
請求項16記載のプログラムは、受光する光に応じて信号電荷を発生する受光部を基板上に複数形成する受光部形成モジュールと、前記受光部が形成された基板上に絶縁膜を形成する絶縁膜形成モジュールと、前記複数の受光部で得られた信号電荷を転送する信号電荷転送部を形成する信号電荷転送部形成モジュールと、前記信号電荷転送部上に導電性の遮光膜を形成する遮光膜形成モジュールと、前記絶縁膜を介して前記複数の受光部上に、且つ直接前記遮光膜上にCVD法によってアモルファスシリコン系の薄膜からなる光透過電極を形成する光透過電極形成モジュールとを備える固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、前記絶縁膜形成モジュールは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布モジュールと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱モジュールとを有することを特徴とする。 The program according to claim 16 includes: a light receiving portion forming module that forms a plurality of light receiving portions on a substrate that generate a signal charge in response to received light; and an insulation that forms an insulating film on the substrate on which the light receiving portion is formed. A film forming module; a signal charge transfer unit forming module that forms a signal charge transfer unit that transfers signal charges obtained by the plurality of light receiving units; and a light shielding unit that forms a conductive light shielding film on the signal charge transfer unit. A film forming module; and a light transmissive electrode forming module for forming a light transmissive electrode made of an amorphous silicon thin film on the plurality of light receiving portions and directly on the light shielding film through the insulating film by a CVD method. A program for causing a computer to execute a method for manufacturing a solid-state imaging device, wherein the light-receiving unit is formed in the insulating film forming module to form the insulating film. An insulating material coating module for coating an insulating material on a substrate, an insulating film exposure module for exposing the coated insulating material to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, and the mixed gas. And an insulating material heating module for heating the insulating material exposed to the atmosphere to a predetermined temperature.
請求項17記載のプログラムは、基板上に形成された同一形状パターンを有する複数のチップと、少なくとも表面に光学的に透明な絶縁性の薄膜とを備えるCCD用の薄膜デバイスの製造方法をコンピュータに実行させるプログラムであって、前記薄膜を形成するために絶縁性の膜を成膜する膜形成モジュールと、前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱モジュールと、前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査モジュールと、前記膜検査モジュールにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送モジュールとを備えることを特徴とする。 A program according to claim 17 is a method for manufacturing a thin film device for a CCD comprising a plurality of chips having the same shape pattern formed on a substrate and an insulating thin film that is optically transparent at least on the surface. A program to be executed, a film forming module for forming an insulating film to form the thin film, and an atmosphere of a mixed gas containing ammonia and hydrogen fluoride under a predetermined pressure. The exposed film exposure module, the film heating module that heats the insulating film exposed to the mixed gas atmosphere to a predetermined temperature, and the heating at a predetermined inspection location in each of the plurality of chips A film inspection module that performs an inspection related to a predetermined condition for an insulating film, and the film inspection module in each chip The insulating film in 査箇 plant characterized in that it comprises a transfer module for transferring the thin film device if you meet the predetermined condition to transfer to the next step.
請求項1記載の固体撮像素子の製造方法及び請求項11記載のプログラムによれば、固体撮像素子の基板の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱される。絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁膜の上層を除去することができる。このとき、生成物の生成量、即ち絶縁膜の上層の除去量(膜厚)は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の基板が備える各素子に損傷を与えることがない。したがって、基板から製造される固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。 According to the method for manufacturing a solid-state imaging device according to claim 1 and the program according to claim 11, the insulating film on the substrate of the solid-state imaging device is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure. The insulating film exposed to the mixed gas atmosphere is heated to a predetermined temperature. When the insulating film is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, a product based on the insulating film and the mixed gas is generated, and the insulating film is exposed to the mixed gas atmosphere. Is heated to a predetermined temperature, the generated product is heated and vaporized. By vaporizing this product, the upper layer of the insulating film can be removed. At this time, the production amount of the product, that is, the removal amount (film thickness) of the upper layer of the insulating film can be accurately controlled by the parameter of the mixed gas. In addition, exposure to the mixed gas and heating do not damage each element included in the substrate of the solid-state imaging element. Therefore, the removal amount of the insulating film can be accurately controlled without damaging the solid-state imaging device manufactured from the substrate. Thereby, the insulating film can be thinned.
請求項2記載の固体撮像素子の製造方法によれば、基板にプラズマレスエッチング処理が施されるので、基板から製造される固体撮像素子において、ゲート電極に電荷が蓄積されないため、ゲート酸化膜の劣化や破壊を防止することができ、エネルギー粒子が固体撮像素子に照射されることがないため、固体撮像素子において打ち込みダメージ(結晶欠陥)の発生を防止することができ、さらに、プラズマに起因する予期せぬ化学反応が起こらないため、不純物の発生を防止することができ、これにより、基板に処理を施す処理室が汚染されるのを防止することができる。 According to the method for manufacturing a solid-state imaging device according to claim 2, since the plasmaless etching process is performed on the substrate, in the solid-state imaging device manufactured from the substrate, charges are not accumulated in the gate electrode. Deterioration and destruction can be prevented, and energetic particles are not irradiated onto the solid-state imaging device, so that it is possible to prevent the occurrence of damaging damage (crystal defects) in the solid-state imaging device, and also due to plasma. Since an unexpected chemical reaction does not occur, the generation of impurities can be prevented, thereby preventing the processing chamber for processing the substrate from being contaminated.
請求項3記載の固体撮像素子の製造方法によれば、基板表面の物性の変化を抑制することができ、もって配線信頼性の低下を確実に防止することができる。 According to the method for manufacturing a solid-state imaging device according to the third aspect, it is possible to suppress a change in physical properties of the substrate surface, thereby reliably preventing a decrease in wiring reliability.
請求項4記載の固体撮像素子の製造方法によれば、絶縁膜の形状が測定され、該測定された形状に応じて混合気体におけるアンモニアに対する弗化水素の体積流量比、及び上記所定の圧力の少なくとも1つが決定されるので、絶縁膜の上層の除去量(膜厚)の制御をより正確に行うことができ、加えて絶縁膜の薄膜化処理の効率を向上させることができる。 According to the method for manufacturing a solid-state imaging device according to claim 4, the shape of the insulating film is measured, and the volume flow rate ratio of hydrogen fluoride to ammonia in the mixed gas according to the measured shape, and the predetermined pressure. Since at least one is determined, the removal amount (film thickness) of the upper layer of the insulating film can be controlled more accurately, and in addition, the efficiency of the thinning process of the insulating film can be improved.
請求項5記載の固体撮像素子の製造方法によれば、混合気体におけるアンモニアに対する弗化水素の体積流量比は1〜1/2であり、上記所定の圧力は6.7×10−2〜4.0Paであるので、生成物の生成を助長することができ、もって絶縁膜の上層の除去(薄膜化)を確実に行うことができる。 According to the method for manufacturing a solid-state imaging device according to claim 5, the volume flow ratio of hydrogen fluoride to ammonia in the mixed gas is 1 to 1/2, and the predetermined pressure is 6.7 × 10 −2 to 4. Since the pressure is 0.0 Pa, the production of the product can be promoted, so that the upper layer of the insulating film can be reliably removed (thinned).
請求項6記載の固体撮像素子の製造方法によれば、所定の温度は80〜200℃であるので、生成物の気化を促進することができ、もって絶縁膜の上層の除去(薄膜化)を確実に行うことができる。 According to the method for manufacturing a solid-state imaging device according to claim 6, since the predetermined temperature is 80 to 200 ° C., the vaporization of the product can be promoted, and thus the upper layer of the insulating film can be removed (thinned). It can be done reliably.
請求項7記載の固体撮像素子の製造方法及び請求項14記載のプログラムによれば、固体撮像素子の基板の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱される。絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁膜の上層を除去することができる。このとき、生成物の生成量、即ち絶縁膜の上層の除去量(膜厚)は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の基板が備える各素子に損傷を与えることがない。したがって、基板から製造される固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。 According to the method for manufacturing a solid-state image pickup device according to claim 7 and the program according to claim 14, the insulating film on the substrate of the solid-state image pickup device is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure. The insulating film exposed to the mixed gas atmosphere is heated to a predetermined temperature. When the insulating film is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, a product based on the insulating film and the mixed gas is generated, and the insulating film is exposed to the mixed gas atmosphere. Is heated to a predetermined temperature, the generated product is heated and vaporized. By vaporizing this product, the upper layer of the insulating film can be removed. At this time, the production amount of the product, that is, the removal amount (film thickness) of the upper layer of the insulating film can be accurately controlled by the parameter of the mixed gas. In addition, exposure to the mixed gas and heating do not damage each element included in the substrate of the solid-state imaging element. Therefore, the removal amount of the insulating film can be accurately controlled without damaging the solid-state imaging device manufactured from the substrate. Thereby, the insulating film can be thinned.
また、絶縁膜の形状を測定し、該測定された形状と決定された所望の膜厚を比較して第1の処理条件及び第2の処理条件を決定し、第1の処理条件に基づいて絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、第2の処理条件に基づいて混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱するので、絶縁膜の除去量の制御をより正確に行うことができ、もって絶縁膜をより薄膜化することができる。加えて、固体撮像素子の製造効率を向上させることができる。 Further, the shape of the insulating film is measured, the measured shape is compared with the determined desired film thickness, the first processing condition and the second processing condition are determined, and based on the first processing condition Since the insulating film is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, and the insulating film exposed to the mixed gas atmosphere is heated to a predetermined temperature based on the second processing condition, The removal amount of the insulating film can be controlled more accurately, so that the insulating film can be made thinner. In addition, the manufacturing efficiency of the solid-state imaging device can be improved.
請求項8記載の固体撮像素子の製造方法によれば、混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱した後に絶縁膜の形状を測定し、該測定された形状と決定された所望の膜厚とを比較して第1の処理条件及び第2の処理条件を変更するので、絶縁膜の除去量の制御をさらに正確に行うことができ、もって絶縁膜をさらに薄膜化することができる。 According to the method for manufacturing a solid-state imaging device according to claim 8, the shape of the insulating film is measured after heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature, and the measured shape is determined. Since the first processing condition and the second processing condition are changed in comparison with a desired film thickness, the removal amount of the insulating film can be controlled more accurately, and the insulating film can be further thinned. Can do.
請求項9記載の固体撮像素子の製造方法によれば、第1の処理条件は、混合気体におけるアンモニアに対する弗化水素の体積流量比、及び所定の圧力の少なくとも1つであり、第2の処理条件は、所定の温度であるので、上述の請求項7、請求項8の効果を確実に奏することができる。 According to the method of manufacturing a solid-state imaging device according to claim 9, the first processing condition is at least one of a volume flow rate ratio of hydrogen fluoride to ammonia in the mixed gas and a predetermined pressure, and the second processing Since the condition is a predetermined temperature, the effects of claims 7 and 8 described above can be reliably achieved.
請求項10記載の固体撮像素子の製造方法及び請求項15記載のプログラムによれば、カラーフィルタが形成される平坦化膜を形成するために塗布された第1の絶縁層と、カラーフィルタ上に保護膜を形成するために塗布された第2の絶縁層とが所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された第1及び第2の絶縁膜が所定の温度に加熱される。第1及び第2の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、第1及び第2の絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された第1及び第2の絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、第1及び第2の絶縁膜の上層を除去することができる。このとき、生成物の生成量、即ち第1及び第2の絶縁膜の上層の除去量(膜厚)は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の各素子に損傷を与えることがない。したがって、固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。 According to the method for manufacturing a solid-state imaging device according to claim 10 and the program according to claim 15, the first insulating layer applied to form the planarizing film on which the color filter is formed, and the color filter The second insulating layer applied to form the protective film is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, and the first and second exposed to the mixed gas atmosphere. The two insulating films are heated to a predetermined temperature. When the first and second insulating films are exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, a product based on the first and second insulating films and the mixed gas is generated. When the first and second insulating films exposed to the mixed gas atmosphere are heated to a predetermined temperature, the generated product is heated and vaporized. By vaporizing this product, the upper layers of the first and second insulating films can be removed. At this time, the production amount of the product, that is, the removal amount (film thickness) of the upper layer of the first and second insulating films can be accurately controlled by the parameters of the mixed gas. In addition, exposure to the gas mixture and heating do not damage each element of the solid-state imaging element. Therefore, the removal amount of the insulating film can be accurately controlled without damaging the solid-state imaging device. Thereby, the insulating film can be thinned.
請求項11記載の固体撮像素子の製造方法及び請求項16記載のプログラムによれば、受光部が形成された基板上に絶縁膜を形成するために基板上に塗布された絶縁材が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁材が所定の温度に加熱される。絶縁材が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁材及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁材が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁材の上層を除去することができる。このとき、生成物の生成量、絶縁材の上層の除去量(膜厚)は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の各素子に損傷を与えることがない。したがって、固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。 According to the method for manufacturing a solid-state imaging device according to claim 11 and the program according to claim 16, the insulating material applied on the substrate in order to form the insulating film on the substrate on which the light receiving unit is formed has a predetermined pressure. The insulating material exposed to the atmosphere of the mixed gas containing ammonia and hydrogen fluoride is heated to a predetermined temperature. When the insulating material is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, a product based on the insulating material and the mixed gas is generated, and the insulating material is exposed to the mixed gas atmosphere. Is heated to a predetermined temperature, the generated product is heated and vaporized. By vaporizing this product, the upper layer of the insulating material can be removed. At this time, the production amount of the product and the removal amount (film thickness) of the upper layer of the insulating material can be accurately controlled by the parameters of the mixed gas. In addition, exposure to the gas mixture and heating do not damage each element of the solid-state imaging element. Therefore, the removal amount of the insulating film can be accurately controlled without damaging the solid-state imaging device. Thereby, the insulating film can be thinned.
請求項12記載の薄膜デバイスの製造方法及び請求項17記載のプログラムによれば、CCD用の薄膜デバイスの薄膜を形成するために成膜された絶縁性の膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁性の膜が所定の温度に加熱される。絶縁性の膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁性の膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁性の膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁性の膜の上層を除去することができる。このとき、生成物の生成量、絶縁性の膜の上層の除去量(膜厚)は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、CCD用の薄膜デバイスの各素子に損傷を与えることがない。したがって、薄膜デバイスの各素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。また、複数のチップの各々における予め設定された検査箇所において加熱された絶縁性の膜に対して所定の条件に関する検査を行い、各チップにおける検査箇所において絶縁性の膜が所定の条件を満たしている場合に、薄膜デバイスを次の工程に移すので、CCDの良品率を向上させることができる。 According to the method for manufacturing a thin film device according to claim 12 and the program according to claim 17, the insulating film formed to form the thin film of the thin film device for CCD is formed with ammonia and fluorine under a predetermined pressure. The insulating film exposed to the mixed gas atmosphere containing hydrogen fluoride is heated to a predetermined temperature. When an insulating film is exposed to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure, a product based on the insulating film and the mixed gas is generated and exposed to the mixed gas atmosphere. When the formed insulating film is heated to a predetermined temperature, the generated product is heated and vaporized. By vaporizing this product, the upper layer of the insulating film can be removed. At this time, the production amount of the product and the removal amount (film thickness) of the upper layer of the insulating film can be accurately controlled by the parameters of the mixed gas. In addition, exposure to a gas mixture and heating do not damage each element of a thin film device for a CCD. Therefore, the removal amount of the insulating film can be accurately controlled without damaging each element of the thin film device. Thereby, the insulating film can be thinned. In addition, the insulating film heated at a predetermined inspection location in each of the plurality of chips is inspected with respect to a predetermined condition, and the insulating film satisfies the predetermined condition at the inspection location in each chip. In this case, since the thin film device is moved to the next step, the yield rate of CCD can be improved.
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
まず、本発明の実施の形態に係る基板の処理方法について説明する。 First, a substrate processing method according to an embodiment of the present invention will be described.
図1は、本実施の形態に係る基板の処理方法が適用される基板処理装置の概略構成を示す平面図である。 FIG. 1 is a plan view showing a schematic configuration of a substrate processing apparatus to which the substrate processing method according to the present embodiment is applied.
図1において、基板処理装置10は、電子デバイス用のウエハ(以下、単に「ウエハ」という。)(基板)Wに反応性イオンエッチング(以下、「RIE」という。)処理を施す第1のプロセスシップ11と、該第1のプロセスシップ11と平行に配置され、ウエハWに後述するCOR(Chemical Oxide Removal)処理及びPHT(Post Heat Treatment)処理を施す第2のプロセスシップ12と、第1のプロセスシップ11及び第2のプロセスシップ12がそれぞれ接続された矩形状の共通搬送室としてのローダーユニット13とを備える。 In FIG. 1, a substrate processing apparatus 10 performs a reactive ion etching (hereinafter referred to as “RIE”) process on a wafer (hereinafter simply referred to as “wafer”) (substrate) W for an electronic device. A ship 11, a second process ship 12 that is arranged in parallel with the first process ship 11 and performs a COR (Chemical Oxide Removal) process and a PHT (Post Heat Treatment) process, which will be described later, on the wafer W; A loader unit 13 is provided as a rectangular common transfer chamber to which the process ship 11 and the second process ship 12 are connected.
ローダーユニット13には、上述した第1のプロセスシップ11及び第2のプロセスシップ12の他、25枚のウエハWを収容する容器としてのフープ(Front Opening Unified Pod)14がそれぞれ載置される3つのフープ載置台15と、フープ14から搬出されたウエハWの位置をプリアライメントするオリエンタ16と、ウエハWの表面状態を計測する第1及び第2のIMS(Integrated Metrology System、Therma-Wave, Inc.)17,18とが接続されている。 In addition to the first process ship 11 and the second process ship 12 described above, a FOUP (Front Opening Unified Pod) 14 as a container for containing 25 wafers W is mounted on the loader unit 13 3 Two hoop mounting tables 15, an orienter 16 that pre-aligns the position of the wafer W carried out of the hoop 14, and first and second IMS (Integrated Metrology System, Therma-Wave, Inc.) that measure the surface state of the wafer W. .) 17 and 18 are connected.
第1のプロセスシップ11及び第2のプロセスシップ12は、ローダーユニット13の長手方向における側壁に接続されると共にローダーユニット13を挟んで3つのフープ載置台15と対向するように配置され、オリエンタ16はローダーユニット13の長手方向に関する一端に配置され、第1のIMS17はローダーユニット13の長手方向に関する他端に配置され、第2のIMS18は3つのフープ載置台15と並列に配置される。 The first process ship 11 and the second process ship 12 are connected to the side wall in the longitudinal direction of the loader unit 13 and are arranged so as to face the three hoop mounting tables 15 with the loader unit 13 interposed therebetween. Is disposed at one end in the longitudinal direction of the loader unit 13, the first IMS 17 is disposed at the other end in the longitudinal direction of the loader unit 13, and the second IMS 18 is disposed in parallel with the three hoop mounting tables 15.
ローダーユニット13は、内部に配置された、ウエハWを搬送するスカラ型デュアルアームタイプの搬送アーム機構19と、各フープ載置台15に対応するように側壁に配置されたウエハWの投入口としての3つのロードポート20とを有する。搬送アーム機構19は、フープ載置台15に載置されたフープ14からウエハWをロードポート20経由で取り出し、該取り出したウエハWを第1のプロセスシップ11、第2のプロセスシップ12、オリエンタ16、第1のIMS17や第2のIMS18へ搬出入する。 The loader unit 13 serves as a loading port for the wafer W disposed on the side wall so as to correspond to the SCARA dual arm type transport arm mechanism 19 that transports the wafer W and the FOUP mounting table 15. And three load ports 20. The transfer arm mechanism 19 takes out the wafer W from the FOUP 14 placed on the FOUP placement table 15 via the load port 20, and removes the taken wafer W from the first process ship 11, the second process ship 12, and the orienter 16. , Carry in / out to the first IMS 17 and the second IMS 18.
第1のIMS17は光学系のモニタであり、搬入されたウエハWを載置する載置台21と、該載置台21に載置されたウエハWを指向する光学センサ22とを有し、ウエハWの表面形状、例えば、表面層の膜厚、及び配線溝やゲート電極等のCD(Critical Dimension)値を測定する。第2のIMS18も光学系のモニタであり、第1のIMS17と同様に、載置台23と光学センサ24とを有し、ウエハWの表面におけるパーティクル数を計測する。 The first IMS 17 is an optical system monitor, and includes a mounting table 21 on which the loaded wafer W is mounted, and an optical sensor 22 that directs the wafer W mounted on the mounting table 21. The surface shape, for example, the film thickness of the surface layer, and the CD (Critical Dimension) value of the wiring groove, gate electrode, etc. are measured. The second IMS 18 is also an optical system monitor, and has a mounting table 23 and an optical sensor 24 as in the first IMS 17, and measures the number of particles on the surface of the wafer W.
第1のプロセスシップ11は、ウエハWにRIE処理を施す第1の真空処理室としての第1のプロセスユニット25と、該第1のプロセスユニット25にウエハWを受け渡すリンク型シングルピックタイプの第1の搬送アーム26を内蔵する第1のロード・ロックユニット27とを有する。 The first process ship 11 includes a first process unit 25 as a first vacuum processing chamber that performs RIE processing on the wafer W, and a link type single pick type that delivers the wafer W to the first process unit 25. And a first load / lock unit 27 containing the first transfer arm 26.
第1のプロセスユニット25は、円筒状の処理室容器(チャンバ)と、該チャンバ内に配置された上部電極及び下部電極を有し、該上部電極及び下部電極の間の距離はウエハWにRIE処理を施すための適切な間隔に設定されている。また、下部電極はウエハWをクーロン力等によってチャックするESC39をその頂部に有する。 The first process unit 25 includes a cylindrical processing chamber container (chamber), and an upper electrode and a lower electrode disposed in the chamber, and the distance between the upper electrode and the lower electrode is RIE on the wafer W. An appropriate interval for processing is set. In addition, the lower electrode has an ESC 39 at the top for chucking the wafer W by Coulomb force or the like.
第1のプロセスユニット25では、チャンバ内部に処理ガスを導入し、上部電極及び下部電極間に電界を発生させることによって導入された処理ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによってウエハWにRIE処理を施す。 In the first process unit 25, a processing gas is introduced into the chamber, and an electric field is generated between the upper electrode and the lower electrode, whereby the introduced processing gas is turned into plasma to generate ions and radicals. Thus, the RIE process is performed on the wafer W.
第1のプロセスシップ11では、ローダーユニット13の内部圧力は大気圧に維持される一方、第1のプロセスユニット25の内部圧力は真空に維持される。そのため、第1のロード・ロックユニット27は、第1のプロセスユニット25との連結部に真空ゲートバルブ29を備えると共に、ローダーユニット13との連結部に大気ゲートバルブ30を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。 In the first process ship 11, the internal pressure of the loader unit 13 is maintained at atmospheric pressure, while the internal pressure of the first process unit 25 is maintained at vacuum. Therefore, the first load / lock unit 27 includes a vacuum gate valve 29 at the connection portion with the first process unit 25 and an atmospheric gate valve 30 at the connection portion with the loader unit 13. It is configured as a vacuum preparatory transfer chamber that can adjust the pressure.
第1のロード・ロックユニット27の内部には、略中央部に第1の搬送アーム26が設置され、該第1の搬送アーム26より第1のプロセスユニット25側に第1のバッファ31が設置され、第1の搬送アーム26よりローダーユニット13側には第2のバッファ32が設置される。第1のバッファ31及び第2のバッファ32は、第1の搬送アーム26の先端部に配置されたウエハWを支持する支持部(ピック)33が移動する軌道上に配置され、RIE処理が施されたウエハWを一時的に支持部33の軌道の上方に待避させることにより、RIE未処理のウエハWとRIE処理済みのウエハWとの第1のプロセスユニット25における円滑な入れ換えを可能とする。 Inside the first load / lock unit 27, a first transfer arm 26 is installed at a substantially central portion, and a first buffer 31 is installed on the first process unit 25 side from the first transfer arm 26. Then, the second buffer 32 is installed on the loader unit 13 side from the first transfer arm 26. The first buffer 31 and the second buffer 32 are disposed on a trajectory on which a support portion (pick) 33 that supports the wafer W disposed at the distal end portion of the first transfer arm 26 moves, and is subjected to RIE processing. By temporarily retracting the processed wafer W above the trajectory of the support portion 33, it is possible to smoothly exchange the RIE-unprocessed wafer W and the RIE-processed wafer W in the first process unit 25. .
第2のプロセスシップ12は、ウエハWにCOR処理を施す第2の真空処理室としての第2のプロセスユニット34と、該第2のプロセスユニット34に真空ゲートバルブ35を介して接続された、ウエハWにPHT処理を施す第3の真空処理室としての第3のプロセスユニット36と、第2のプロセスユニット34及び第3のプロセスユニット36にウエハWを受け渡すリンク型シングルピックタイプの第2の搬送アーム37を内蔵する第2のロード・ロックユニット49とを有する。 The second process ship 12 is connected to a second process unit 34 as a second vacuum processing chamber that performs COR processing on the wafer W, and is connected to the second process unit 34 via a vacuum gate valve 35. A third process unit 36 as a third vacuum processing chamber for performing a PHT process on the wafer W, and a link type single pick type second for delivering the wafer W to the second process unit 34 and the third process unit 36. And a second load / lock unit 49 having a built-in transfer arm 37 therein.
図2は、図1における第2のプロセスユニットの断面図であり、図2(A)は図1における線II−IIに沿う断面図であり、図2(B)は図2(A)におけるA部の拡大図である。 2 is a cross-sectional view of the second process unit in FIG. 1, FIG. 2 (A) is a cross-sectional view along line II-II in FIG. 1, and FIG. 2 (B) is in FIG. 2 (A). It is an enlarged view of the A section.
図2(A)において、第2のプロセスユニット34は、円筒状の処理室容器(チャンバ)38と、該チャンバ38内に配置されたウエハWの載置台としてのESC39と、チャンバ38の上方に配置されたシャワーヘッド40と、チャンバ38内のガス等を排気するTMP(Turbo Molecular Pump)41と、チャンバ38及びTMP41の間に配置され、チャンバ38内の圧力を制御する可変式バタフライバルブとしてのAPC(Automatic Pressure Control)バルブ42とを有する。 2A, the second process unit 34 includes a cylindrical processing chamber container (chamber) 38, an ESC 39 as a mounting table for the wafer W disposed in the chamber 38, and a chamber 38 above. As a variable butterfly valve that is arranged between the arranged shower head 40, a TMP (Turbo Molecular Pump) 41 that exhausts gas in the chamber 38, and the chamber 38 and the TMP 41, and controls the pressure in the chamber 38. And an APC (Automatic Pressure Control) valve 42.
ESC39は、内部に直流電圧が印加される電極板(図示しない)を有し、直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってウエハWを吸着して保持する。また、ESC39は調温機構として冷媒室(図示しない)を有する。この冷媒室には所定温度の冷媒、例えば、冷却水やガルデン液が循環供給され、当該冷媒の温度によってESC39の上面に吸着保持されたウエハWの処理温度が制御される。さらに、ESC39は、ESC39の上面とウエハWの裏面との間に伝熱ガス(ヘリウムガス)を満遍なく供給する伝熱ガス供給系統(図示しない)を有する。伝熱ガスは、COR処理の間、冷媒によって所望の指定温度に維持されたESC39とウエハWとの熱交換を行い、ウエハWを効率よく且つ均一に冷却する。 The ESC 39 has an electrode plate (not shown) to which a DC voltage is applied, and adsorbs and holds the wafer W by a Coulomb force or a Johnson-Rahbek force generated by the DC voltage. The ESC 39 has a refrigerant chamber (not shown) as a temperature control mechanism. A coolant having a predetermined temperature, for example, cooling water or a Galden solution, is circulated and supplied to the coolant chamber, and the processing temperature of the wafer W adsorbed and held on the upper surface of the ESC 39 is controlled by the temperature of the coolant. Further, the ESC 39 has a heat transfer gas supply system (not shown) that uniformly supplies heat transfer gas (helium gas) between the upper surface of the ESC 39 and the back surface of the wafer W. During the COR process, the heat transfer gas exchanges heat between the ESC 39 maintained at a desired designated temperature by the refrigerant and the wafer W, thereby cooling the wafer W efficiently and uniformly.
また、ESC39は、その上面から突出自在なリフトピンとしての複数のプッシャーピン56を有し、これらのプッシャーピン56は、ウエハWがESC39に吸着保持されるときにはESC39に収容され、COR処理が施されたウエハWをチャンバ38から搬出するときには、ESC39の上面から突出してウエハWを上方へ持ち上げる。 The ESC 39 has a plurality of pusher pins 56 as lift pins that can protrude from the upper surface thereof. These pusher pins 56 are accommodated in the ESC 39 and subjected to COR processing when the wafer W is sucked and held by the ESC 39. When the wafer W is unloaded from the chamber 38, it protrudes from the upper surface of the ESC 39 and lifts the wafer W upward.
シャワーヘッド40は2層構造を有し、下層部43及び上層部44のそれぞれに第1のバッファ室45及び第2のバッファ室46を有する。第1のバッファ室45及び第2のバッファ室46はそれぞれガス通気孔47,48を介してチャンバ38内に連通する。すなわち、シャワーヘッド40は、第1のバッファ室45及び第2のバッファ室46にそれぞれ供給されるガスのチャンバ38内への内部通路を有する、階層状に積み重ねられた2つの板状体(下層部43、上層部44)からなる。 The shower head 40 has a two-layer structure, and has a first buffer chamber 45 and a second buffer chamber 46 in each of the lower layer portion 43 and the upper layer portion 44. The first buffer chamber 45 and the second buffer chamber 46 communicate with the chamber 38 through gas vents 47 and 48, respectively. That is, the shower head 40 has two plate-like bodies (lower layers) stacked in a layered manner having internal passages into the gas chambers 38 for the gases supplied to the first buffer chamber 45 and the second buffer chamber 46, respectively. Part 43 and upper layer part 44).
ウエハWにCOR処理を施す際、第1のバッファ室45にはNH3(アンモニア)ガスが後述するアンモニアガス供給管57から供給され、該供給されたアンモニアガスはガス通気孔47を介してチャンバ38内へ供給されると共に、第2のバッファ室46にはHF(弗化水素)ガスが後述する弗化水素ガス供給管58から供給され、該供給された弗化水素ガスはガス通気孔48を介してチャンバ38内へ供給される。 When the COR process is performed on the wafer W, NH 3 (ammonia) gas is supplied to the first buffer chamber 45 from an ammonia gas supply pipe 57 described later, and the supplied ammonia gas is supplied to the chamber through the gas vent 47. 38, and HF (hydrogen fluoride) gas is supplied to the second buffer chamber 46 from a hydrogen fluoride gas supply pipe 58, which will be described later, and the supplied hydrogen fluoride gas is supplied to the gas vent hole 48. Is supplied into the chamber 38 via
また、シャワーヘッド40はヒータ(図示しない)、例えば、加熱素子を内蔵する。この加熱素子は、好ましくは、上層部44上に配置されて第2のバッファ室46内の弗化水素ガスの温度を制御する。 The shower head 40 incorporates a heater (not shown), for example, a heating element. This heating element is preferably disposed on the upper layer portion 44 to control the temperature of the hydrogen fluoride gas in the second buffer chamber 46.
また、図2(B)に示すように、ガス通気孔47,48におけるチャンバ38内への開口部は末広がり状に形成される。これにより、アンモニアガスや弗化水素ガスをチャンバ38内へ効率よく拡散することができる。さらに、ガス通気孔47,48は断面がくびれ形状を呈するので、チャンバ38で発生した堆積物がガス通気孔47,48、引いては、第1のバッファ室45や第2のバッファ室46へ逆流するのを防止することができる。なお、ガス通気孔47,48は螺旋状の通気孔であってもよい。 In addition, as shown in FIG. 2B, the openings into the chamber 38 in the gas vent holes 47 and 48 are formed so as to expand toward the end. Thereby, ammonia gas or hydrogen fluoride gas can be efficiently diffused into the chamber 38. Further, since the gas vent holes 47 and 48 have a constricted cross section, the deposits generated in the chamber 38 are directed to the gas vent holes 47 and 48, and then to the first buffer chamber 45 and the second buffer chamber 46. Backflow can be prevented. The gas vents 47 and 48 may be spiral vents.
この第2のプロセスユニット34は、チャンバ38内の圧力と、アンモニアガス及び弗化水素ガスの体積流量比を調整することによってウエハWにCOR処理を施す。また、この第2のプロセスユニット34は、チャンバ38内において初めてアンモニアガス及び弗化水素ガスが混合するように設計されている(ポストミックス設計)ため、チャンバ38内に上記2種類のガスが導入されるまで、該2種類のガスが混合するのを防止して、弗化水素ガスとアンモニアガスとがチャンバ38内への導入前に反応するのを防止する。 The second process unit 34 performs COR processing on the wafer W by adjusting the pressure in the chamber 38 and the volume flow ratio of ammonia gas and hydrogen fluoride gas. Further, since the second process unit 34 is designed so that ammonia gas and hydrogen fluoride gas are mixed for the first time in the chamber 38 (postmix design), the above two kinds of gases are introduced into the chamber 38. Until then, the two gases are prevented from mixing and the hydrogen fluoride gas and ammonia gas are prevented from reacting before being introduced into the chamber 38.
また、第2のプロセスユニット34では、チャンバ38の側壁がヒータ(図示しない)、例えば、加熱素子を内蔵し、チャンバ38内の雰囲気温度が低下するのを防止する。これにより、COR処理の再現性を向上することができる。また、側壁内の加熱素子は、側壁の温度を制御することによってチャンバ38内に発生した副生成物が側壁の内側に付着するのを防止する。 In the second process unit 34, the side wall of the chamber 38 incorporates a heater (not shown), for example, a heating element, and prevents the ambient temperature in the chamber 38 from being lowered. Thereby, the reproducibility of the COR processing can be improved. Further, the heating element in the side wall prevents the by-product generated in the chamber 38 from adhering to the inside of the side wall by controlling the temperature of the side wall.
図1に戻り、第3のプロセスユニット36は、筐体状の処理室容器(チャンバ)50と、該チャンバ50内に配置されたウエハWの載置台としてのステージヒータ51と、該ステージヒータ51の周りに配置され、ステージヒータ51に載置されたウエハWを上方に持ち上げるバッファアーム52と、チャンバ内及び外部雰囲気を遮断する開閉自在な蓋としてのPHTチャンバリッド(図示しない)とを有する。 Returning to FIG. 1, the third process unit 36 includes a housing-like processing chamber container (chamber) 50, a stage heater 51 as a mounting table for the wafer W disposed in the chamber 50, and the stage heater 51. And a buffer arm 52 that lifts the wafer W placed on the stage heater 51 upward, and a PHT chamber lid (not shown) as an openable / closable lid that shuts off the inside and outside atmosphere of the chamber.
ステージヒータ51は、表面に酸化皮膜が形成されたアルミからなり、内蔵された電熱線等によって載置されたウエハWを所定の温度まで加熱する。具体的には、ステージヒータ51は載置したウエハWを少なくとも1分間に亘って100〜200℃、好ましくは約135℃まで直接加熱する。 The stage heater 51 is made of aluminum having an oxide film formed on the surface, and heats the wafer W placed by a built-in heating wire or the like to a predetermined temperature. Specifically, the stage heater 51 directly heats the placed wafer W to 100 to 200 ° C., preferably about 135 ° C., for at least 1 minute.
PHTチャンバリッドにはシリコンゴム製のシートヒータが配される。また、チャンバ50の側壁にはカートリッジヒータ(図示しない)が内蔵され、該カートリッジヒータはチャンバ50の側壁の壁面温度を25〜80℃に制御する。これにより、チャンバ50の側壁に副生成物が付着するのを防止し、付着した副生成物に起因するパーティクルの発生を防止してチャンバ50のクリーニング周期を延伸する。なお、チャンバ50の外周は熱シールドによって覆われている。 The PHT chamber lid is provided with a silicon rubber seat heater. A cartridge heater (not shown) is built in the side wall of the chamber 50, and the cartridge heater controls the wall surface temperature of the side wall of the chamber 50 to 25 to 80 ° C. This prevents by-products from adhering to the side walls of the chamber 50, prevents generation of particles due to the attached by-products, and extends the cleaning cycle of the chamber 50. The outer periphery of the chamber 50 is covered with a heat shield.
ウエハWを上方から加熱するヒータとして、上述したシートヒータの代わりに、紫外線放射(UV radiation)ヒータを配してもよい。紫外線放射ヒータとしては、波長190〜400nmの紫外線を放射する紫外線ランプ等が該当する。 As a heater for heating the wafer W from above, an ultraviolet radiation (UV radiation) heater may be provided instead of the above-described sheet heater. Examples of the ultraviolet radiation heater include an ultraviolet lamp that emits ultraviolet light having a wavelength of 190 to 400 nm.
バッファアーム52は、COR処理が施されたウエハWを一時的に第2の搬送アーム37における支持部53の軌道の上方に待避させることにより、第2のプロセスユニット34や第3のプロセスユニット36におけるウエハWの円滑な入れ換えを可能とする。 The buffer arm 52 temporarily retracts the wafer W on which the COR processing has been performed above the trajectory of the support portion 53 in the second transfer arm 37, whereby the second process unit 34 and the third process unit 36. The wafer W can be smoothly exchanged.
この第3のプロセスユニット36は、ウエハWの温度を調整することによってウエハWにPHT処理を施す。 The third process unit 36 performs a PHT process on the wafer W by adjusting the temperature of the wafer W.
第2のロード・ロックユニット49は、第2の搬送アーム37を内蔵する筐体状の搬送室(チャンバ)70を有する。また、ローダーユニット13の内部圧力は大気圧に維持される一方、第2のプロセスユニット34及び第3のプロセスユニット36の内部圧力は真空に維持される。そのため、第2のロード・ロックユニット49は、第3のプロセスユニット36との連結部に真空ゲートバルブ54を備えると共に、ローダーユニット13との連結部に大気ドアバルブ55を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。 The second load / lock unit 49 includes a housing-like transfer chamber (chamber) 70 in which the second transfer arm 37 is built. The internal pressure of the loader unit 13 is maintained at atmospheric pressure, while the internal pressures of the second process unit 34 and the third process unit 36 are maintained at vacuum. Therefore, the second load / lock unit 49 includes the vacuum gate valve 54 at the connection portion with the third process unit 36 and the atmospheric door valve 55 at the connection portion with the loader unit 13. It is configured as a vacuum preliminary transfer chamber that can be adjusted.
図3は、図1における第2のプロセスシップの概略構成を示す斜視図である。 FIG. 3 is a perspective view showing a schematic configuration of the second process ship in FIG.
図3において、第2のプロセスユニット34は、第1のバッファ室45へアンモニアガスを供給するアンモニアガス供給管57と、第2のバッファ室46へ弗化水素ガスを供給する弗化水素ガス供給管58と、チャンバ38内の圧力を測定する圧力ゲージ59と、ESC39内に配設された冷却系統に冷媒を供給するチラーユニット60とを備える。 In FIG. 3, the second process unit 34 includes an ammonia gas supply pipe 57 that supplies ammonia gas to the first buffer chamber 45 and a hydrogen fluoride gas supply that supplies hydrogen fluoride gas to the second buffer chamber 46. A pipe 58, a pressure gauge 59 for measuring the pressure in the chamber 38, and a chiller unit 60 for supplying a refrigerant to a cooling system disposed in the ESC 39 are provided.
アンモニアガス供給管57にはMFC(Mass Flow Controller)(図示しない)が設けられ、該MFCは第1のバッファ室45へ供給するアンモニアガスの流量を調整すると共に、弗化水素ガス供給管58にもMFC(図示しない)が設けられ、該MFCは第2のバッファ室46へ供給する弗化水素ガスの流量を調整する。アンモニアガス供給管57のMFCと弗化水素ガス供給管58のMFCは協働して、チャンバ38へ供給されるアンモニアガスと弗化水素ガスの体積流量比を調整する。 The ammonia gas supply pipe 57 is provided with an MFC (Mass Flow Controller) (not shown). The MFC adjusts the flow rate of the ammonia gas supplied to the first buffer chamber 45 and is connected to the hydrogen fluoride gas supply pipe 58. MFC (not shown) is also provided, and the MFC adjusts the flow rate of the hydrogen fluoride gas supplied to the second buffer chamber 46. The MFC of the ammonia gas supply pipe 57 and the MFC of the hydrogen fluoride gas supply pipe 58 cooperate to adjust the volume flow ratio of the ammonia gas and the hydrogen fluoride gas supplied to the chamber 38.
また、第2のプロセスユニット34の下方には、DP(Dry Pump)(図示しない)に接続された第2のプロセスユニット排気系61が配置される。第2のプロセスユニット排気系61は、チャンバ38とAPCバルブ42の間に配設された排気ダクト62と連通する排気管63と、TMP41の下方(排気側)に接続された排気管64とを有し、チャンバ38内のガス等を排気する。なお、排気管64はDPの手前において排気管63に接続される。 A second process unit exhaust system 61 connected to a DP (Dry Pump) (not shown) is disposed below the second process unit 34. The second process unit exhaust system 61 includes an exhaust pipe 63 communicating with an exhaust duct 62 disposed between the chamber 38 and the APC valve 42, and an exhaust pipe 64 connected to the lower side (exhaust side) of the TMP 41. And exhausts the gas and the like in the chamber 38. The exhaust pipe 64 is connected to the exhaust pipe 63 before the DP.
第3のプロセスユニット36は、チャンバ50へ窒素(N2)ガスを供給する窒素ガス供給管65と、チャンバ50内の圧力を測定する圧力ゲージ66と、チャンバ50内の窒素ガス等を排気する第3のプロセスユニット排気系67とを備える。 The third process unit 36 exhausts the nitrogen gas supply pipe 65 that supplies nitrogen (N 2 ) gas to the chamber 50, the pressure gauge 66 that measures the pressure in the chamber 50, the nitrogen gas in the chamber 50, and the like. And a third process unit exhaust system 67.
窒素ガス供給管65にはMFC(図示しない)が設けられ、該MFCはチャンバ50へ供給される窒素ガスの流量を調整する。第3のプロセスユニット排気系67は、チャンバ50に連通すると共にDPに接続された本排気管68と、該本排気管68の途中に配されたAPCバルブ69と、本排気管68からAPCバルブ69を回避するように分岐し、且つDPの手前において本排気管68に接続される副排気管68aとを有する。APCバルブ69は、チャンバ50内の圧力を制御する。 The nitrogen gas supply pipe 65 is provided with an MFC (not shown), and the MFC adjusts the flow rate of the nitrogen gas supplied to the chamber 50. The third process unit exhaust system 67 includes a main exhaust pipe 68 communicating with the chamber 50 and connected to the DP, an APC valve 69 disposed in the middle of the main exhaust pipe 68, and the main exhaust pipe 68 to the APC valve. And a sub-exhaust pipe 68a that branches to avoid 69 and is connected to the main exhaust pipe 68 before the DP. The APC valve 69 controls the pressure in the chamber 50.
第2のロード・ロックユニット49は、チャンバ70へ窒素ガスを供給する窒素ガス供給管71と、チャンバ70内の圧力を測定する圧力ゲージ72と、チャンバ70内の窒素ガス等を排気する第2のロード・ロックユニット排気系73と、チャンバ70内を大気開放する大気連通管74とを備える。 The second load / lock unit 49 includes a nitrogen gas supply pipe 71 that supplies nitrogen gas to the chamber 70, a pressure gauge 72 that measures the pressure in the chamber 70, and a second gas that exhausts nitrogen gas and the like in the chamber 70. The load / lock unit exhaust system 73 and an atmosphere communication pipe 74 that opens the inside of the chamber 70 to the atmosphere.
窒素ガス供給管71にはMFC(図示しない)が設けられ、該MFCはチャンバ70へ供給される窒素ガスの流量を調整する。第2のロード・ロックユニット排気系73は1本の排気管からなり、該排気管はチャンバ70に連通すると共に、DPの手前において第3のプロセスユニット排気系67における本排気管68に接続される。また、第2のロード・ロックユニット排気系73及び大気連通管74はそれぞれ開閉自在な排気バルブ75及びリリーフバルブ76を有し、該排気バルブ75及びリリーフバルブ76は協働してチャンバ70内の圧力を大気圧から所望の真空度までのいずれかに調整する。 The nitrogen gas supply pipe 71 is provided with an MFC (not shown), and the MFC adjusts the flow rate of nitrogen gas supplied to the chamber 70. The second load / lock unit exhaust system 73 comprises one exhaust pipe, which communicates with the chamber 70 and is connected to the main exhaust pipe 68 in the third process unit exhaust system 67 before the DP. The The second load / lock unit exhaust system 73 and the atmosphere communication pipe 74 have an exhaust valve 75 and a relief valve 76 that can be opened and closed, respectively, and the exhaust valve 75 and the relief valve 76 cooperate with each other in the chamber 70. The pressure is adjusted from atmospheric pressure to any desired degree of vacuum.
図4は、図3における第2のロード・ロックユニットのユニット駆動用ドライエア供給系の概略構成を示す図である。 FIG. 4 is a diagram showing a schematic configuration of a unit driving dry air supply system of the second load / lock unit in FIG. 3.
図4において、第2のロード・ロックユニット49のユニット駆動用ドライエア供給系77のドライエア供給先としては、大気ドアバルブ55が有するスライドドア駆動用のドアバルブシリンダ、N2パージユニットとしての窒素ガス供給管71が有するMFC、大気開放用のリリーフユニットとしての大気連通管74が有するリリーフバルブ76、真空引きユニットとしての第2のロード・ロックユニット排気系73が有する排気バルブ75、及び真空ゲートバルブ54が有するスライドゲート駆動用のゲートバルブシリンダが該当する。 In FIG. 4, the dry air supply destination of the unit drive dry air supply system 77 of the second load / lock unit 49 includes a door valve cylinder for driving the slide door of the atmospheric door valve 55, and nitrogen gas supply as the N 2 purge unit. The MFC included in the pipe 71, the relief valve 76 included in the atmosphere communication pipe 74 serving as a relief unit for opening to the atmosphere, the exhaust valve 75 included in the second load / lock unit exhaust system 73 serving as the evacuation unit, and the vacuum gate valve 54 Corresponds to a gate valve cylinder for driving a slide gate.
ユニット駆動用ドライエア供給系77は、第2のプロセスシップ12が備える本ドライエア供給管78から分岐された副ドライエア供給管79と、該副ドライエア供給管79に接続された第1のソレノイドバルブ80及び第2のソレノイドバルブ81とを備える。 The unit driving dry air supply system 77 includes a sub dry air supply pipe 79 branched from the main dry air supply pipe 78 included in the second process ship 12, a first solenoid valve 80 connected to the sub dry air supply pipe 79, and A second solenoid valve 81.
第1のソレノイドバルブ80は、ドライエア供給管82,83,84,85の各々を介してドアバルブシリンダ、MFC、リリーフバルブ76及びゲートバルブシリンダに接続され、これらへのドライエアの供給量を制御することによって各部の動作を制御する。また、第2のソレノイドバルブ81は、ドライエア供給管86を介して排気バルブ75に接続され、排気バルブ75へのドライエアの供給量を制御することによって排気バルブ75の動作を制御する。 The first solenoid valve 80 is connected to the door valve cylinder, the MFC, the relief valve 76, and the gate valve cylinder via each of the dry air supply pipes 82, 83, 84, 85, and controls the amount of dry air supplied thereto. Thus, the operation of each part is controlled. The second solenoid valve 81 is connected to the exhaust valve 75 via a dry air supply pipe 86 and controls the operation of the exhaust valve 75 by controlling the amount of dry air supplied to the exhaust valve 75.
なお、窒素ガス供給管71におけるMFCは窒素(N2)ガス供給系87にも接続されている。 The MFC in the nitrogen gas supply pipe 71 is also connected to a nitrogen (N 2 ) gas supply system 87.
また、第2のプロセスユニット34や第3のプロセスユニット36も、上述した第2のロード・ロックユニット49のユニット駆動用ドライエア供給系77と同様の構成を有するユニット駆動用ドライエア供給系を備える。 The second process unit 34 and the third process unit 36 also include a unit drive dry air supply system having the same configuration as the unit drive dry air supply system 77 of the second load / lock unit 49 described above.
図1に戻り、基板処理装置10は、第1のプロセスシップ11、第2のプロセスシップ12及びローダーユニット13の動作を制御するシステムコントローラと、ローダーユニット13の長手方向に関する一端に配置されたオペレーションコントローラ88とを備える。 Returning to FIG. 1, the substrate processing apparatus 10 includes a system controller that controls the operations of the first process ship 11, the second process ship 12, and the loader unit 13, and an operation arranged at one end in the longitudinal direction of the loader unit 13. And a controller 88.
オペレーションコントローラ88は、例えばLCD(Liquid Crystal Display)からなる表示部を有し、該表示部は基板処理装置10の各構成要素の動作状況を表示する。 The operation controller 88 has a display unit composed of, for example, an LCD (Liquid Crystal Display), and the display unit displays the operation status of each component of the substrate processing apparatus 10.
また、図5に示すように、システムコントローラは、EC(Equipment Controller)89と、3つのMC(Module Controller)90,91,92と、EC89及び各MCを接続するスイッチングハブ93とを備える。該システムコントローラはEC89からLAN(Local Area Network)170を介して、基板処理装置10が設置されている工場全体の製造工程を管理するMES(Manufacturing Execution System)としてのPC171に接続されている。MESは、システムコントローラと連携して工場における工程に関するリアルタイム情報を基幹業務システム(図示しない)にフィードバックすると共に、工場全体の負荷等を考慮して工程に関する判断を行う。 As shown in FIG. 5, the system controller includes an EC (Equipment Controller) 89, three MCs (Module Controllers) 90, 91, and 92, and a switching hub 93 that connects the EC 89 and each MC. The system controller is connected from the EC 89 via a LAN (Local Area Network) 170 to a PC 171 as a MES (Manufacturing Execution System) that manages the manufacturing process of the entire factory where the substrate processing apparatus 10 is installed. The MES cooperates with the system controller to feed back real-time information relating to processes in the factory to a core business system (not shown) and makes a determination relating to the process in consideration of the load of the entire factory.
EC89は、各MCを統括して基板処理装置10全体の動作を制御する主制御部(マスタ制御部)である。また、EC89は、CPU、RAM、HDD等を有し、オペレーションコントローラ88においてユーザ等によって指定されたウエハWの処理方法、すなわち、レシピに対応するプログラムに応じてCPUが、各MCに制御信号を送信することにより、第1のプロセスシップ11、第2のプロセスシップ12及びローダーユニット13の動作を制御する。 The EC 89 is a main control unit (master control unit) that controls each operation of the substrate processing apparatus 10 by controlling each MC. The EC 89 includes a CPU, a RAM, an HDD, and the like, and the CPU sends a control signal to each MC in accordance with the processing method of the wafer W designated by the user or the like in the operation controller 88, that is, a program corresponding to the recipe. By transmitting, the operations of the first process ship 11, the second process ship 12, and the loader unit 13 are controlled.
スイッチングハブ93は、EC89からの制御信号に応じてEC89の接続先としてのMCを切り替える。 The switching hub 93 switches the MC as a connection destination of the EC 89 in accordance with a control signal from the EC 89.
MC90,91,92は、それぞれ第1のプロセスシップ11、第2のプロセスシップ12及びローダーユニット13の動作を制御する副制御部(スレーブ制御部)である。各MCは、DIST(Distribution)ボード96によってGHOSTネットワーク95を介して各I/O(入出力)モジュール97,98,99にそれぞれ接続される。GHOSTネットワーク95は、MCが有するMCボードに搭載されたGHOST(General High-Speed Optimum Scalable Transceiver)と称されるLSIによって実現されるネットワークである。GHOSTネットワーク95には、最大で31個のI/Oモジュールを接続可能であり、GHOSTネットワーク95では、MCがマスタに該当し、I/Oモジュールがスレーブに該当する。 MCs 90, 91, and 92 are sub-control units (slave control units) that control the operations of the first process ship 11, the second process ship 12, and the loader unit 13, respectively. Each MC is connected to each I / O (input / output) module 97, 98, 99 via a GHOST network 95 by a DIST (Distribution) board 96. The GHOST network 95 is a network realized by an LSI called GHOST (General High-Speed Optimum Scalable Transceiver) mounted on an MC board included in the MC. A maximum of 31 I / O modules can be connected to the GHOST network 95. In the GHOST network 95, the MC corresponds to the master and the I / O module corresponds to the slave.
I/Oモジュール98は、第2のプロセスシップ12における各構成要素(以下、「エンドデバイス」という。)に接続された複数のI/O部100からなり、各エンドデバイスへの制御信号及び各エンドデバイスからの出力信号の伝達を行う。I/Oモジュール98においてI/O部100に接続されるエンドデバイスには、例えば、第2のプロセスユニット34におけるアンモニアガス供給管57のMFC、弗化水素ガス供給管58のMFC、圧力ゲージ59及びAPCバルブ42、第3のプロセスユニット36における窒素ガス供給管65のMFC、圧力ゲージ66、APCバルブ69、バッファアーム52及びステージヒータ51、第2のロード・ロックユニット49における窒素ガス供給管71のMFC、圧力ゲージ72及び第2の搬送アーム37、並びにユニット駆動用ドライエア供給系77における第1のソレノイドバルブ80及び第2のソレノイドバルブ81等が該当する。 The I / O module 98 includes a plurality of I / O units 100 connected to each component (hereinafter referred to as “end device”) in the second process ship 12, and includes a control signal and each of the end devices. Transmits output signals from end devices. Examples of the end device connected to the I / O unit 100 in the I / O module 98 include an MFC of the ammonia gas supply pipe 57, an MFC of the hydrogen fluoride gas supply pipe 58, and a pressure gauge 59 in the second process unit 34. And the APC valve 42, the MFC of the nitrogen gas supply pipe 65 in the third process unit 36, the pressure gauge 66, the APC valve 69, the buffer arm 52 and the stage heater 51, and the nitrogen gas supply pipe 71 in the second load / lock unit 49. And the first solenoid valve 80 and the second solenoid valve 81 in the unit driving dry air supply system 77.
なお、I/Oモジュール97,99は、I/Oモジュール98と同様の構成を有し、第1のプロセスシップ11に対応するMC90及びI/Oモジュール97の接続関係、並びにローダーユニット13に対応するMC92及びI/Oモジュール99の接続関係も、上述したMC91及びI/Oモジュール98の接続関係と同様の構成であるため、これらの説明を省略する。 The I / O modules 97 and 99 have the same configuration as the I / O module 98 and correspond to the connection relationship between the MC 90 and the I / O module 97 corresponding to the first process ship 11 and the loader unit 13. Since the connection relationship between the MC 92 and the I / O module 99 is the same as the connection relationship between the MC 91 and the I / O module 98 described above, description thereof will be omitted.
また、各GHOSTネットワーク95には、I/O部100におけるデジタル信号、アナログ信号及びシリアル信号の入出力を制御するI/Oボード(図示しない)も接続される。 Each GHOST network 95 is also connected to an I / O board (not shown) that controls input / output of digital signals, analog signals, and serial signals in the I / O unit 100.
基板処理装置10において、ウエハWにCOR処理を施す際には、COR処理のレシピに対応するプログラムに応じてEC89のCPUが、スイッチングハブ93、MC91、GHOSTネットワーク95及びI/Oモジュール98におけるI/O部100を介して、所望のエンドデバイスに制御信号を送信することによって第2のプロセスユニット34においてCOR処理を実行する。 When the COR processing is performed on the wafer W in the substrate processing apparatus 10, the CPU of the EC 89 performs I / O in the switching hub 93, MC 91, GHOST network 95, and I / O module 98 in accordance with a program corresponding to the recipe of the COR processing. The COR process is executed in the second process unit 34 by transmitting a control signal to a desired end device via the / O unit 100.
具体的には、CPUが、アンモニアガス供給管57のMFC及び弗化水素ガス供給管58のMFCに制御信号を送信することによってチャンバ38におけるアンモニアガス及び弗化水素ガスの体積流量比を所望の値に調整し、TMP41及びAPCバルブ42に制御信号を送信することによってチャンバ38内の圧力を所望の値に調整する。また、このとき、圧力ゲージ59がチャンバ38内の圧力値を出力信号としてEC89のCPUに送信し、該CPUは送信されたチャンバ38内の圧力値に基づいて、アンモニアガス供給管57のMFC、弗化水素ガス供給管58のMFC、APCバルブ42やTMP41の制御パラメータを決定する。 Specifically, the CPU sends a control signal to the MFC of the ammonia gas supply pipe 57 and the MFC of the hydrogen fluoride gas supply pipe 58 to thereby set the volume flow rate ratio of ammonia gas and hydrogen fluoride gas in the chamber 38 to a desired value. The pressure in the chamber 38 is adjusted to a desired value by adjusting the value and sending a control signal to the TMP 41 and the APC valve 42. Further, at this time, the pressure gauge 59 transmits the pressure value in the chamber 38 as an output signal to the CPU of the EC 89, and the CPU, based on the transmitted pressure value in the chamber 38, the MFC of the ammonia gas supply pipe 57, Control parameters of the MFC, APC valve 42 and TMP 41 of the hydrogen fluoride gas supply pipe 58 are determined.
また、ウエハWにPHT処理を施す際には、PHT処理のレシピに対応するプログラムに応じてEC89のCPUが、所望のエンドデバイスに制御信号を送信することによって第3のプロセスユニット36においてPHT処理を実行する。 When performing the PHT process on the wafer W, the CPU of the EC 89 transmits a control signal to a desired end device in accordance with a program corresponding to the recipe of the PHT process, so that the third process unit 36 performs the PHT process. Execute.
具体的には、CPUが、窒素ガス供給管65のMFC及びAPCバルブ69に制御信号を送信することによってチャンバ50内の圧力を所望の値に調整し、ステージヒータ51に制御信号を送信することによってウエハWの温度を所望の温度に調整する。また、このとき、圧力ゲージ66がチャンバ50内の圧力値を出力信号としてEC89のCPUに送信し、該CPUは送信されたチャンバ50内の圧力値に基づいて、APCバルブ69や窒素ガス供給管65のMFCの制御パラメータを決定する。 Specifically, the CPU adjusts the pressure in the chamber 50 to a desired value by transmitting a control signal to the MFC and APC valve 69 of the nitrogen gas supply pipe 65, and transmits the control signal to the stage heater 51. Thus, the temperature of the wafer W is adjusted to a desired temperature. At this time, the pressure gauge 66 transmits the pressure value in the chamber 50 as an output signal to the CPU of the EC 89, and the CPU, based on the transmitted pressure value in the chamber 50, the APC valve 69 and the nitrogen gas supply pipe. 65 control parameters of MFC are determined.
図5のシステムコントローラでは、複数のエンドデバイスがEC89に直接接続されることなく、該複数のエンドデバイスに接続されたI/O部100がモジュール化されてI/Oモジュールを構成し、該I/OモジュールがMC及びスイッチングハブ93を介してEC89に接続されるため、通信系統を簡素化することができる。 In the system controller of FIG. 5, the plurality of end devices are not directly connected to the EC 89, but the I / O unit 100 connected to the plurality of end devices is modularized to form an I / O module. Since the / O module is connected to the EC 89 via the MC and the switching hub 93, the communication system can be simplified.
また、EC89のCPUが送信する制御信号には、所望のエンドデバイスに接続されたI/O部100のアドレス、及び当該I/O部100を含むI/Oモジュールのアドレスが含まれているため、スイッチングハブ93は制御信号におけるI/Oモジュールのアドレスを参照し、MCのGHOSTが制御信号におけるI/O部100のアドレスを参照することによって、スイッチングハブ93やMCがCPUに制御信号の送信先の問い合わせを行う必要を無くすことができ、これにより、制御信号の円滑な伝達を実現することができる。 Further, the control signal transmitted by the CPU of the EC 89 includes the address of the I / O unit 100 connected to the desired end device and the address of the I / O module including the I / O unit 100. The switching hub 93 refers to the address of the I / O module in the control signal, and the GHOST of the MC refers to the address of the I / O unit 100 in the control signal, so that the switching hub 93 and the MC transmit the control signal to the CPU. It is possible to eliminate the necessity of making the previous inquiry, thereby realizing smooth transmission of the control signal.
ところで、先に述べたように、固体撮像素子の集光性を向上させるため、製造の際の位置精度を向上させるためには、絶縁膜(SiO2膜)を薄膜化することが必要である。また、絶縁膜の薄膜化において固体撮像素子に損傷を与えることを防止する必要がある。 By the way, as described above, in order to improve the light condensing property of the solid-state imaging device, it is necessary to reduce the thickness of the insulating film (SiO 2 film) in order to improve the positional accuracy during manufacturing. . In addition, it is necessary to prevent the solid-state imaging device from being damaged when the insulating film is thinned.
本実施の形態に係る基板の処理方法は、これに対応して、固体撮像素子に損傷を与えることなく絶縁膜を薄膜化すべく、ウエハWにCOR処理とPHT処理を施す。 Correspondingly, the substrate processing method according to the present embodiment performs COR processing and PHT processing on the wafer W in order to reduce the thickness of the insulating film without damaging the solid-state imaging device.
COR処理は、被処理体の酸化膜とガス分子を化学反応させて生成物を生成する処理であり、PHT処理は、COR処理が施された被処理体を加熱して、COR処理の化学反応によって被処理体に生成した生成物を気化・熱酸化(Thermal Oxidation)させて被処理体から除去する処理である。以上のように、COR処理及びPHT処理、特に、COR処理は、プラズマを用いず且つ水成分を用いずに被処理体の酸化膜を除去する処理であるため、プラズマレスエッチング処理及びドライクリーニング処理(乾燥洗浄処理)に該当する。 The COR process is a process of generating a product by chemically reacting the oxide film of the object to be processed and gas molecules, and the PHT process is a chemical reaction of the COR process by heating the object to be processed by the COR process. In this process, the product generated on the object to be processed is vaporized and thermally oxidized (Thermal Oxidation) and removed from the object to be processed. As described above, since the COR process and the PHT process, in particular, the COR process is a process for removing the oxide film of the object to be processed without using plasma and without using a water component, the plasmaless etching process and the dry cleaning process are performed. Corresponds to (dry cleaning treatment).
本実施の形態に係る基板の処理方法では、ガスとしてアンモニアガス及び弗化水素ガスを用いる。ここで、弗化水素ガスはSiO2層の腐食を促進し、アンモニアガスは、酸化膜と弗化水素ガスとの反応を必要に応じて制限し、最終的には停止させるための反応副生成物(By-product)を合成する。具体的には、COR処理及びPHT処理において以下の化学反応を利用することにより、SiO2からなる絶縁膜の上層を除去して絶縁膜の膜厚を所望の膜厚にする。
(COR処理)
SiO2+4HF → SiF4+2H2O↑
SiF4+2NH3+2HF → (NH4)2SiF6
(PHT処理)
(NH4)2SiF6 → SiF4↑+2NH3↑+2HF↑
上述した化学反応を利用したCOR処理及びPHT処理は、以下の特性を有することが本発明者によって確認されている。尚、PHT処理においては、N2及びH2も若干量発生する。
1)熱酸化膜の選択比(除去速度)が高い。
In the substrate processing method according to the present embodiment, ammonia gas and hydrogen fluoride gas are used as gases. Here, hydrogen fluoride gas promotes corrosion of the SiO 2 layer, and ammonia gas restricts the reaction between the oxide film and hydrogen fluoride gas as necessary, and finally generates a reaction by-product for stopping the reaction. Synthesize a product (By-product). Specifically, by using the following chemical reaction in the COR process and the PHT process, the upper layer of the insulating film made of SiO 2 is removed to make the insulating film have a desired film thickness.
(COR processing)
SiO 2 + 4HF → SiF 4 + 2H 2 O ↑
SiF 4 + 2NH 3 + 2HF → (NH 4 ) 2 SiF 6
(PHT treatment)
(NH 4 ) 2 SiF 6 → SiF 4 ↑ + 2NH 3 ↑ + 2HF ↑
The present inventors have confirmed that the COR treatment and PHT treatment using the chemical reaction described above have the following characteristics. In the PHT process, a small amount of N 2 and H 2 is also generated.
1) The thermal oxide film selectivity (removal rate) is high.
具体的には、COR処理及びPHT処理は、熱酸化膜の選択比が高い一方、ポリシリコンの選択比が低い。したがって、熱酸化膜であるSiO2膜からなる絶縁膜の表層やSiO2膜と同様の特性を有する疑似SiO2層を効率よく除去することができる。尚、この疑似SiO2層は「変質層」や「犠牲層」とも称される。
2)表層等が除去された絶縁膜の表面における自然酸化膜の成長速度が遅い。
Specifically, in the COR process and the PHT process, the selectivity of the thermal oxide film is high while the selectivity of polysilicon is low. Therefore, it is possible to efficiently remove the pseudo-SiO 2 layer having properties similar to those of the surface layer and the SiO 2 film of the insulating film made of SiO 2 film is a thermal oxide film. This pseudo SiO 2 layer is also referred to as “altered layer” or “sacrificial layer”.
2) The growth rate of the natural oxide film on the surface of the insulating film from which the surface layer and the like have been removed is slow.
具体的には、ウエットエッチングによって上層が除去された絶縁膜の表面においては、厚さ3Åの自然酸化膜の成長時間が10分であるのに対し、COR処理及びPHT処理によって上層が除去された絶縁膜の表面においては、厚さ3Åの自然酸化膜の成長時間は2時間以上である。したがって、電子デバイスの製造工程において不要な酸化膜が発生することがなく、電子デバイスの信頼性を向上させることができる。
3)ドライ環境において反応が進行する。
Specifically, on the surface of the insulating film from which the upper layer was removed by wet etching, the growth time of a natural oxide film having a thickness of 3 mm was 10 minutes, whereas the upper layer was removed by COR processing and PHT processing. On the surface of the insulating film, the growth time of the natural oxide film having a thickness of 3 mm is 2 hours or more. Therefore, an unnecessary oxide film is not generated in the manufacturing process of the electronic device, and the reliability of the electronic device can be improved.
3) The reaction proceeds in a dry environment.
具体的には、COR処理において水を反応に用いることはなく、また、COR処理によって発生した水もPHT処理によって気化されるため、上層が除去された絶縁膜の表面にOH基が配されることがない。したがって、絶縁膜の表面が親水性になることがなく、もって該表面は吸湿することがないため、電子デバイスの配線信頼性の低下を防止することができる。
4)生成物の生成量は所定時間が経過すると飽和する。
Specifically, water is not used for the reaction in the COR process, and water generated by the COR process is vaporized by the PHT process, so that an OH group is arranged on the surface of the insulating film from which the upper layer is removed. There is nothing. Therefore, the surface of the insulating film does not become hydrophilic, and the surface does not absorb moisture, so that it is possible to prevent a reduction in wiring reliability of the electronic device.
4) The amount of product produced is saturated after a predetermined time.
具体的には、所定時間が経過すると、それ以後、絶縁層をアンモニアガス及び弗化水素ガスの混合気体に暴露し続けても、生成物の生成量は増加しない。また、生成物の生成量は、混合気体の分圧、体積流量比等の混合気体のパラメータや、チャンバ38内の圧力やステージヒータ51における加熱温度等のパラメータによって決定される。したがって、絶縁膜の除去量の制御を正確且つ容易に行うことができる。
5)パーティクルの発生が非常に少ない。
Specifically, when a predetermined time elapses, the amount of product generated does not increase even if the insulating layer is continuously exposed to a mixed gas of ammonia gas and hydrogen fluoride gas thereafter. The amount of product generated is determined by parameters of the mixed gas such as the partial pressure of the mixed gas and volume flow rate ratio, and parameters such as the pressure in the chamber 38 and the heating temperature of the stage heater 51. Therefore, the removal amount of the insulating film can be controlled accurately and easily.
5) Very few particles are generated.
具体的には、第2のプロセスユニット34及び第3のプロセスユニット36において、2000枚のウエハWにおける絶縁膜の上層の除去を実行しても、チャンバ38やチャンバ50の内壁等にパーティクルの付着がほとんど観測されない。したがって、電子デバイスにおいてパーティクルを介した配線の短絡等が発生することがなく、電子デバイスの信頼性を向上させることができる。 Specifically, in the second process unit 34 and the third process unit 36, even if the upper layer of the insulating film on the 2000 wafers W is removed, particles adhere to the inner walls of the chamber 38 and the chamber 50. Is hardly observed. Therefore, there is no short circuit of wiring via particles in the electronic device, and the reliability of the electronic device can be improved.
次いで、本実施の形態に係る基板の処理方法について説明する。 Next, a substrate processing method according to this embodiment will be described.
本処理においては、電子デバイスの製造工程において、SiO2によって形成される絶縁膜の膜厚を所望の厚さにエッチングする処理を行う。具体的には、電子デバイスとしてのCCDセンサの製造工程において、カラーフィルタが形成される平坦化膜やカラーフィルタの保護膜を所望の膜厚にエッチングする処理を行う。 In this process, a process of etching the insulating film formed of SiO 2 to a desired thickness is performed in the manufacturing process of the electronic device. Specifically, in a manufacturing process of a CCD sensor as an electronic device, a process of etching a planarizing film on which a color filter is formed and a protective film of the color filter to a desired film thickness is performed.
図6は、本実施の形態に係る基板の処理方法が適用されるCCDセンサの概略構成を示す図であり、図6(A)は、CCDセンサにおいてウエハW上の素子を説明する図であり、図6(B)は、CCDセンサの部分断面図である。 FIG. 6 is a diagram showing a schematic configuration of a CCD sensor to which the substrate processing method according to the present embodiment is applied, and FIG. 6A is a diagram for explaining elements on the wafer W in the CCD sensor. FIG. 6B is a partial cross-sectional view of the CCD sensor.
図6(A)に示すように、CCDセンサ200は、ウエハWと、ウエハW上にマトリックス状に設けられた複数の受光部としての光電変換素子(チップ)210と、光電変換素子210の図中縦方向の各列に沿って設けられた複数の垂直転送レジスタ部220と、垂直転送レジスタ部220の図中上方において光電変換素子210の図中横方向の列に沿って設けられた水平転送レジスタ部230と、水平転送レジスタ部230に接続された出力部240とを備える。 As shown in FIG. 6A, the CCD sensor 200 includes a wafer W, a photoelectric conversion element (chip) 210 as a plurality of light receiving portions provided in a matrix on the wafer W, and a diagram of the photoelectric conversion element 210. A plurality of vertical transfer register units 220 provided along each column in the middle vertical direction, and a horizontal transfer provided along a column in the horizontal direction in the figure of the photoelectric conversion element 210 in the upper part of the vertical transfer register unit 220 in the figure. A register unit 230 and an output unit 240 connected to the horizontal transfer register unit 230 are provided.
光電変換素子210は、例えばフォトダイオードの構成を有しており、受光面から入射した光をその光量に対応した信号電荷に変換する。垂直転送レジスタ部220は、図示しないスイッチング素子と配線とを有し、各光電変換素子210に蓄積された信号電荷を図示しない読出しゲート部を介して受信して垂直方向に転送する。水平転送レジスタ部230は、垂直転送レジスタ部220から受信した信号電荷を水平方向に転送して出力部240に送信する。出力部240は、水平転送レジスタ部230から受信した信号電荷を画像信号として出力する。 The photoelectric conversion element 210 has a photodiode configuration, for example, and converts light incident from the light receiving surface into a signal charge corresponding to the amount of light. The vertical transfer register unit 220 includes a switching element and a wiring (not shown), receives the signal charge accumulated in each photoelectric conversion element 210 via a reading gate part (not shown), and transfers it in the vertical direction. The horizontal transfer register unit 230 transfers the signal charges received from the vertical transfer register unit 220 in the horizontal direction and transmits them to the output unit 240. The output unit 240 outputs the signal charge received from the horizontal transfer register unit 230 as an image signal.
また、図6(B)に示すように、ウエハW上にはSiO2酸化膜からなる絶縁膜251が形成されており、垂直転送レジスタ部220は、絶縁膜251上に形成された転送電極(信号電荷転送部)221と、層間絶縁膜222を介して転送電極221を覆うように形成されたアルミニウム等の金属からなる遮光膜223とを備える。また、CCDセンサ200は、光電変換素子210及び垂直転送レジスタ部220を覆うようにウエハW上に形成されたSi3N4からなる保護膜としてのシリコン窒化膜252と、シリコン窒化膜252を覆うように形成されていると共に上面が平坦化されたシリコン窒化膜252より屈折率が低い絶縁材料(SiO2)からなる平坦化膜253と、平坦化膜253上に形成された緑色カラーフィルタ255、赤色カラーフィルタ256、及び青色カラーフィルタ257からなるカラーフィルタ254と、カラーフィルタ254上に形成された絶縁材料(SiO2)からなる保護膜258と、保護膜258上に形成されたマイクロレンズ259とを備える。 Further, as shown in FIG. 6B, an insulating film 251 made of a SiO 2 oxide film is formed on the wafer W, and the vertical transfer register unit 220 has transfer electrodes (on the insulating film 251). A signal charge transfer unit) 221 and a light shielding film 223 made of a metal such as aluminum and formed to cover the transfer electrode 221 with the interlayer insulating film 222 interposed therebetween. The CCD sensor 200 covers a silicon nitride film 252 as a protective film made of Si 3 N 4 formed on the wafer W so as to cover the photoelectric conversion element 210 and the vertical transfer register unit 220, and the silicon nitride film 252. A planarizing film 253 made of an insulating material (SiO 2 ) having a refractive index lower than that of the silicon nitride film 252 having a planarized upper surface and a green color filter 255 formed on the planarizing film 253, A color filter 254 including a red color filter 256 and a blue color filter 257; a protective film 258 formed of an insulating material (SiO 2 ) formed on the color filter 254; and a microlens 259 formed on the protective film 258. Is provided.
図7は、本実施の形態に係る基板の処理方法を示す図である。 FIG. 7 is a diagram showing a substrate processing method according to the present embodiment.
以降においては、図6に示すCCDセンサ200における平坦化膜253を形成するために、本処理が実行される場合について説明する。保護膜258を形成する場合においても本処理が実行されるが、平坦化膜253を形成するときと同様に処理されるので説明を省略する。 Hereinafter, a case where this process is executed to form the planarizing film 253 in the CCD sensor 200 shown in FIG. 6 will be described. This process is also performed when the protective film 258 is formed, but the process is the same as that when the planarizing film 253 is formed, and a description thereof will be omitted.
まず、本処理に先立って、光電変換素子210がマトリックス状に形成されたウエハW上に絶縁膜251を成膜し、ポリシリコンやアモルファスシリコン等の導電性材料からなる導電性膜を成膜し、転送電極221を形成すべく所定のパターンにフォトレジスト層を形成する。次いで、このフォトレジスト層をマスクとして用いてRIE処理によって導電性膜をエッチングし、転送電極221を形成する。 First, prior to this process, an insulating film 251 is formed on the wafer W on which the photoelectric conversion elements 210 are formed in a matrix, and a conductive film made of a conductive material such as polysilicon or amorphous silicon is formed. In order to form the transfer electrode 221, a photoresist layer is formed in a predetermined pattern. Next, using this photoresist layer as a mask, the conductive film is etched by RIE processing to form the transfer electrode 221.
次いで、層間絶縁膜222を形成すべく絶縁膜を成膜して、同様にフォトレジスト層をマスクとして用いて絶縁膜をRIE処理によってエッチングし、層間絶縁膜222を形成する。次いで、遮光膜223を形成すべく導電性金属膜を成膜して、同様にフォトレジスト層をマスクとして用いて金属膜及び光電変換素子210の直上近傍まで絶縁膜251をRIE処理によってエッチングして、遮光膜223及び孔251aを形成する。そして、Si3N4からなるのシリコン窒化膜252を全面に形成し、SiO2からなる所定の厚さの絶縁膜261を全面に形成する(図7(A)参照)。絶縁膜261は、本基板の処理によって所望の厚さの平坦化膜253が形成されるように、平坦化膜253の所望の厚さより厚い膜厚となるように形成されている。 Next, an insulating film is formed to form the interlayer insulating film 222, and the insulating film is similarly etched by RIE processing using the photoresist layer as a mask to form the interlayer insulating film 222. Next, a conductive metal film is formed to form the light-shielding film 223, and the insulating film 251 is etched by RIE processing to the vicinity immediately above the metal film and the photoelectric conversion element 210 using the photoresist layer as a mask. Then, the light shielding film 223 and the hole 251a are formed. Then, a silicon nitride film 252 made of Si 3 N 4 is formed on the entire surface, and an insulating film 261 made of SiO 2 having a predetermined thickness is formed on the entire surface (see FIG. 7A). The insulating film 261 is formed to be thicker than the desired thickness of the planarization film 253 so that the planarization film 253 having a desired thickness is formed by the processing of this substrate.
まず、上述の所望の厚さの平坦化膜253を形成するために絶縁膜261が形成されたウエハW(図7(A)参照)を第2のプロセスユニット34のチャンバ38に収容し、該チャンバ38内の圧力を所定の圧力に調整し、チャンバ38内にアンモニアガス、弗化水素ガス及び希釈ガスとしてのアルゴン(Ar)ガスを導入して、チャンバ38内をこれらから成る混合気体の雰囲気とし、絶縁膜261を所定の圧力下において混合気体の雰囲気に暴露する(絶縁膜暴露ステップ)(図7(B)参照)。これにより、絶縁膜261を形成するSiO2が、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成して絶縁膜261の上層を生成物からなる生成物層262に変質させる(図7(C)参照)。 First, the wafer W (see FIG. 7A) on which the insulating film 261 is formed in order to form the planarizing film 253 having the desired thickness described above is accommodated in the chamber 38 of the second process unit 34, and The pressure in the chamber 38 is adjusted to a predetermined pressure, and ammonia gas, hydrogen fluoride gas, and argon (Ar) gas as a dilution gas are introduced into the chamber 38, and the inside of the chamber 38 is a mixed gas atmosphere. The insulating film 261 is exposed to a mixed gas atmosphere under a predetermined pressure (insulating film exposing step) (see FIG. 7B). As a result, SiO 2 forming the insulating film 261 generates a product having a complex structure from ammonia gas and hydrogen fluoride gas, and changes the upper layer of the insulating film 261 into a product layer 262 made of the product (FIG. 7 (C)).
次いで、生成物層262が形成されたウエハWを第3のプロセスユニット36のチャンバ50内のステージヒータ51上に載置し、該チャンバ50内の圧力を所定の圧力に調整し、チャンバ50内に窒素ガスを導入して粘性流を生じさせ、ステージヒータ51によってウエハWを所定の温度に加熱する(絶縁膜加熱ステップ)。このとき、熱によって生成物層262の生成物の錯体構造が分解し、生成物は四弗化珪素(SiF4)、アンモニア、弗化水素に分離して気化する(図7(D)参照)。気化したこれらの分子は粘性流に巻き込まれて第3のプロセスユニット排気系67によってチャンバ50から排出される。これにより、絶縁膜261は上層が除去されて所望の厚さの平坦化膜253が形成される(図7(E)参照)。 Next, the wafer W on which the product layer 262 is formed is placed on the stage heater 51 in the chamber 50 of the third process unit 36, and the pressure in the chamber 50 is adjusted to a predetermined pressure. Nitrogen gas is introduced to generate a viscous flow, and the wafer W is heated to a predetermined temperature by the stage heater 51 (insulating film heating step). At this time, the complex structure of the product in the product layer 262 is decomposed by heat, and the product is vaporized by being separated into silicon tetrafluoride (SiF 4 ), ammonia, and hydrogen fluoride (see FIG. 7D). . These vaporized molecules are entrained in the viscous flow and exhausted from the chamber 50 by the third process unit exhaust system 67. Accordingly, the upper layer of the insulating film 261 is removed, and a planarization film 253 having a desired thickness is formed (see FIG. 7E).
上述の処理において、形成する平坦化膜253の膜厚は、生成物層262の厚さによって決定される。生成物の生成量は、アンモニアガス及び弗化水素ガスの混合気体の分圧やアンモニアガスに対する弗化水素ガスの体積流量比等の混合気体のパラメータ、チャンバ38内の圧力やステージヒータ51に載置されたウエハWの加熱温度等のパラメータによって決定される。このため、生成物層262の厚さは、上述の混合気体のパラメータ等を制御することによって容易に調整することができる。したがって、混合気体の圧力や体積流量比等の混合気体のパラメータ等を制御することによって、平坦化膜253を所望の厚さに正確に形成することができる。これにより、CCDセンサ200において、平坦化膜253を薄膜化することができる。 In the above process, the thickness of the planarization film 253 to be formed is determined by the thickness of the product layer 262. The amount of product produced is determined by the parameters of the mixed gas, such as the partial pressure of the mixed gas of ammonia gas and hydrogen fluoride gas, the volume flow ratio of the hydrogen fluoride gas to ammonia gas, the pressure in the chamber 38 and the stage heater 51. It is determined by parameters such as the heating temperature of the placed wafer W. For this reason, the thickness of the product layer 262 can be easily adjusted by controlling the above-described parameters of the mixed gas. Therefore, the planarization film 253 can be accurately formed in a desired thickness by controlling the parameters of the mixed gas such as the pressure of the mixed gas and the volume flow rate ratio. Thereby, in the CCD sensor 200, the planarization film 253 can be thinned.
生成物層262の厚さの調整、即ち平坦化膜253の膜厚の制御方法について具体的に説明する。まず、ウエハWにCOR処理を施す前に、絶縁膜261の表面形状、例えば、膜厚のCD値を測定する(処理前形状測定ステップ)。次いで、EC89のCPUが、測定された表面形状の測定値と予め設定しておいた平坦化膜253の所望とする膜厚を比較して、絶縁膜261の表面形状及び平坦化膜253の所望とする膜厚に対する絶縁膜261の上層の除去量との関係を示す除去量データに基づいて、COR処理条件パラメータ(第1の処理条件)及びPHT処理条件パラメータ(第2の処理条件)を決定する(処理条件決定ステップ)。上述の除去量データは、例えば実験により予め設定されており、この除去量データ及び平坦化膜253の所望とする膜厚のデータは、予めEC89の記憶部に記憶されている。また上述のように、COR処理条件パラメータとしては、アンモニアガス及び弗化水素ガスの混合気体の分圧やアンモニアガスに対する弗化水素ガスの体積流量比等の混合気体のパラメータ、チャンバ38内の圧力等があり、PHT処理条件パラメータとしては、ステージヒータ51に載置されたウエハWの加熱温度等がある。これにより、絶縁膜261の上層の除去量(生成物層262の膜厚の成長量)の制御を正確に行うことができ、したがって、平坦化膜253を所望の厚さに正確に形成することができ、平坦化膜253を薄膜化することができる。また、平坦化膜253の薄膜化の効率を向上させることができる。 A method for adjusting the thickness of the product layer 262, that is, a method for controlling the thickness of the planarizing film 253 will be described in detail. First, before the COR processing is performed on the wafer W, the surface shape of the insulating film 261, for example, the CD value of the film thickness is measured (pre-processing shape measurement step). Next, the CPU of the EC 89 compares the measured value of the surface shape with the desired film thickness of the planarization film 253 set in advance, and compares the surface shape of the insulating film 261 and the desired film thickness of the planarization film 253. The COR processing condition parameter (first processing condition) and the PHT processing condition parameter (second processing condition) are determined based on the removal amount data indicating the relationship between the removal amount of the upper layer of the insulating film 261 and the film thickness to be (Processing condition determination step). The above-described removal amount data is set in advance by experiments, for example, and the removal amount data and data on the desired film thickness of the planarization film 253 are stored in advance in the storage unit of the EC 89. As described above, the COR processing condition parameters include the mixed gas parameters such as the partial pressure of the mixed gas of ammonia gas and hydrogen fluoride gas, the volume flow ratio of the hydrogen fluoride gas to ammonia gas, and the pressure in the chamber 38. The PHT processing condition parameters include the heating temperature of the wafer W placed on the stage heater 51 and the like. Accordingly, the removal amount of the upper layer of the insulating film 261 (the growth amount of the film thickness of the product layer 262) can be accurately controlled, and therefore the planarization film 253 can be accurately formed to a desired thickness. Thus, the planarization film 253 can be thinned. Further, the efficiency of thinning the planarizing film 253 can be improved.
次いで、COR処理及びPHT処理後の縁膜261の表面形状を測定し(処理後形状測定ステップ)。EC89のCPUが、測定された表面形状の測定値と平坦化膜253の所望とする膜厚を比較し、上述の除去量データに基づいて、上述のように決定されたCOR処理条件パラメータ及びPHT処理条件パラメータを変更する(処理条件変更ステップ)。これにより、絶縁膜261の上層の除去量の制御をさらに正確に行うことができ、したがって、平坦化膜253を所望の厚さにさらに正確に形成することができ、平坦化膜253をより薄膜化することができる。また、平坦化膜253の薄膜化の効率をより向上させることができる。 Next, the surface shape of the edge film 261 after COR processing and PHT processing is measured (post-processing shape measurement step). The CPU of the EC 89 compares the measured value of the measured surface shape with the desired film thickness of the planarization film 253, and based on the removal amount data described above, the COR processing condition parameter and the PHT determined as described above. The processing condition parameter is changed (processing condition changing step). As a result, the amount of removal of the upper layer of the insulating film 261 can be controlled more accurately. Therefore, the planarizing film 253 can be more accurately formed to a desired thickness, and the planarizing film 253 can be made thinner. Can be Further, the efficiency of thinning the planarizing film 253 can be further improved.
また、ウエハWにCOR処理を施す前に、絶縁膜261の表面形状、例えば、膜厚のCD値を測定し、測定された表面形状の測定値に応じて、EC89のCPUが、絶縁膜261の表面形状と絶縁膜261の上層の除去量に関連する処理条件パラメータとの所定の関係に基づいて、COR処理又はPHT処理における処理条件パラメータの値を決定するのも好ましい。これにより、絶縁膜261の上層の除去量(生成物層262の膜厚の成長量)の制御を正確に行うことができ、したがって、平坦化膜253を所望の厚さに正確に形成することができ、平坦化膜25を薄膜化することができる。また、平坦化膜253の薄膜化の効率を向上させることができる。 In addition, before the COR process is performed on the wafer W, the surface shape of the insulating film 261, for example, the CD value of the film thickness is measured, and the CPU of the EC 89 performs the insulating film 261 in accordance with the measured value of the surface shape. It is also preferable to determine the value of the process condition parameter in the COR process or PHT process based on a predetermined relationship between the surface shape of the process and the process condition parameter related to the removal amount of the upper layer of the insulating film 261. Accordingly, the removal amount of the upper layer of the insulating film 261 (the growth amount of the film thickness of the product layer 262) can be accurately controlled, and therefore the planarization film 253 can be accurately formed to a desired thickness. The planarizing film 25 can be made thinner. Further, the efficiency of thinning the planarizing film 253 can be improved.
上記所定の関係は、複数のウエハWを処理するロットの初期において、第1のIMS17によって測定されたCOR処理及びPHT処理を施す前及び施した後における絶縁膜261の表面形状の差、すなわち、COR処理及びPHT処理による絶縁膜261の上層の除去量と、このときのCOR処理及びPHT処理における処理条件パラメータとに基づいて設定される。処理条件パラメータとしては、上述のように、アンモニアガス及び弗化水素ガスの混合気体の圧力やアンモニアガスに対する弗化水素ガスの体積流量比、チャンバ38内の所定の圧力やステージヒータ51に載置されたウエハWの加熱温度等が該当する。このようにして設定された所定の関係はEC89のHDD等に格納され、ロットの初期以降におけるウエハWの処理において上述のように処理条件パラメータとして参照される。 The predetermined relationship is the difference in the surface shape of the insulating film 261 before and after performing the COR process and the PHT process measured by the first IMS 17 in the initial stage of a lot for processing a plurality of wafers W. It is set based on the removal amount of the upper layer of the insulating film 261 by the COR process and the PHT process and the process condition parameters in the COR process and the PHT process at this time. The processing condition parameters include the pressure of the mixed gas of ammonia gas and hydrogen fluoride gas, the volume flow rate ratio of hydrogen fluoride gas to ammonia gas, the predetermined pressure in the chamber 38 and the stage heater 51 as described above. This corresponds to the heating temperature of the wafer W thus formed. The predetermined relationship set in this way is stored in the HDD or the like of the EC 89, and is referred to as the processing condition parameter as described above in the processing of the wafer W after the initial lot.
また、或るウエハWのCOR処理及びPHT処理を施す前及び施した後における絶縁膜261の表面形状の差に基づいて、当該ウエハWに再度COR処理及びPHT処理を施すか否かを決定してもよく、さらに、再度COR処理及びPHT処理を施す場合には、EC89のCPUが、当該ウエハWのCOR処理及びPHT処理を施した後における絶縁膜261の表面形状に応じて、上記所定の関係に基づいてCOR処理及びPHT処理の条件パラメータを決定してもよい。 Further, based on the difference in the surface shape of the insulating film 261 before and after the COR processing and PHT processing of a certain wafer W, it is determined whether or not to perform the COR processing and PHT processing on the wafer W again. Further, when the COR process and the PHT process are performed again, the CPU of the EC 89 performs the predetermined process according to the surface shape of the insulating film 261 after the COR process and the PHT process of the wafer W are performed. You may determine the condition parameter of COR processing and PHT processing based on a relationship.
さらに、第1のIMS17によって測定されたCOR処理及びPHT処理を施した後における絶縁膜261の表面形状を、光電変換素子210の各々において予め設定された測定点において測定し、全ての測定点において所望の膜厚まで絶縁膜261が除去された場合のみ、ウエハWを次の工程に移すために搬送するようにしてもよい。これにより、CCDセンサ200の良品率を向上させることができる。 Furthermore, the surface shape of the insulating film 261 after performing the COR process and the PHT process measured by the first IMS 17 is measured at measurement points set in advance in each of the photoelectric conversion elements 210, and is measured at all measurement points. Only when the insulating film 261 is removed to a desired thickness, the wafer W may be transported to move to the next process. Thereby, the yield rate of the CCD sensor 200 can be improved.
第2のプロセスユニット34において、弗化水素ガスは水分と反応しやすいため、チャンバ38におけるアンモニアガスの体積を弗化水素ガスの体積より多く設定するのが好ましく、また、チャンバ38における水分子はできるだけ除去するのが好ましい。具体的には、チャンバ38内の混合気体におけるアンモニアガスに対する弗化水素ガスの体積流量(SCCM)比は1〜1/2であるのが好ましく、また、チャンバ38内の所定の圧力は6.7×10−2〜4.0Pa(0.5〜30mTorr)であるのが好ましい。これにより、チャンバ38内の混合気体の流量比等が安定するため、生成物の生成を助長することができる。 In the second process unit 34, since the hydrogen fluoride gas easily reacts with moisture, it is preferable to set the volume of ammonia gas in the chamber 38 to be larger than the volume of the hydrogen fluoride gas. It is preferable to remove as much as possible. Specifically, the volume flow rate (SCCM) ratio of hydrogen fluoride gas to ammonia gas in the mixed gas in the chamber 38 is preferably 1 to 1/2, and the predetermined pressure in the chamber 38 is 6. The pressure is preferably 7 × 10 −2 to 4.0 Pa (0.5 to 30 mTorr). Thereby, since the flow ratio of the mixed gas in the chamber 38 is stabilized, the production of the product can be promoted.
また、チャンバ38内の所定の圧力が6.7×10−2〜4.0Pa(0.5〜30mTorr)であると、生成物の生成量を所定時間経過後に確実に飽和させることができ、これにより、エッチング深さ(除去量)を確実に制御することができる(セルフリミテッド)。例えば、チャンバ38内の所定の圧力が1.3Pa(10mTorr)である場合、エッチングの進行はCOR処理開始から約3分経過後に停止する。このときのエッチング深さは略15nmである。また、チャンバ38内の所定の圧力が2.7Pa(20mTorr)である場合、エッチングの進行はCOR処理開始から約3分経過後に停止する。このときのエッチング深さは略24nmである。 Further, when the predetermined pressure in the chamber 38 is 6.7 × 10 −2 to 4.0 Pa (0.5 to 30 mTorr), the amount of product produced can be reliably saturated after a predetermined time has elapsed, Thereby, the etching depth (removal amount) can be reliably controlled (self-limited). For example, when the predetermined pressure in the chamber 38 is 1.3 Pa (10 mTorr), the progress of etching stops after about 3 minutes from the start of the COR process. The etching depth at this time is about 15 nm. When the predetermined pressure in the chamber 38 is 2.7 Pa (20 mTorr), the progress of etching stops after about 3 minutes from the start of the COR process. The etching depth at this time is approximately 24 nm.
また、反応物は常温近傍で反応が促進されるため、ウエハWを載置するESC39は、内蔵する調温機構(図示しない)によってその温度が25℃に設定されるのが好ましい。さらに、温度が高いほどチャンバ38内に発生した副生成物が付着しにくいことから、チャンバ38内の内壁温度は、側壁に埋設されたヒータ(図示しない)によって50℃に設定されるのが好ましい。 In addition, since the reaction of the reactant is promoted near normal temperature, the temperature of the ESC 39 on which the wafer W is placed is preferably set to 25 ° C. by a built-in temperature control mechanism (not shown). Furthermore, since the by-product generated in the chamber 38 is less likely to adhere as the temperature is higher, the inner wall temperature in the chamber 38 is preferably set to 50 ° C. by a heater (not shown) embedded in the side wall. .
第3のプロセスユニット36において、反応物は配位結合を含む錯化合物(Complex compound)であり、錯化合物は結合力が弱く、比較的低温においても熱分解が促進されるので、ウエハWの所定の温度は80〜200℃であるのが好ましく、さらに、ウエハWにPHT処理を施す時間は、60〜180秒であるのが好ましい。また、チャンバ50に粘性流を生じさせるためには、チャンバ50内の真空度を高めるのは好ましくなく、また、一定の流量のガス流が必要である。したがって、該チャンバ50における所定の圧力は、6.7×10〜1.3×102Pa(500mTorr〜1Torr)であるのが好ましく、窒素ガスの流量は500〜3000SCCMであるのが好ましい。これにより、チャンバ50内において粘性流を確実に生じさせることができるため、生成物の熱分解によって生じた気体分子を確実に除去することができる。 In the third process unit 36, the reactant is a complex compound containing a coordination bond, and the complex compound has a weak binding force and promotes thermal decomposition even at a relatively low temperature. Is preferably 80 to 200 ° C., and the time for performing the PHT treatment on the wafer W is preferably 60 to 180 seconds. In order to generate a viscous flow in the chamber 50, it is not preferable to increase the degree of vacuum in the chamber 50, and a gas flow with a constant flow rate is required. Accordingly, the predetermined pressure in the chamber 50 is preferably 6.7 × 10 to 1.3 × 10 2 Pa (500 mTorr to 1 Torr), and the flow rate of nitrogen gas is preferably 500 to 3000 SCCM. Thereby, since a viscous flow can be reliably generated in the chamber 50, gas molecules generated by thermal decomposition of the product can be reliably removed.
本処理により、平坦化膜253が形成されたウエハWは、次いで、カラーフィルタ254が形成され、上述の平坦化膜253の形成と同様に本処理によって保護膜258が形成され、マイクロレンズ259が形成され、CCDセンサ200が作成される。 The wafer W on which the planarization film 253 is formed by this process is then formed with the color filter 254, the protective film 258 is formed by this process in the same manner as the formation of the planarization film 253, and the microlens 259 is formed. The CCD sensor 200 is formed.
上述のように、本実施の形態に係る基板の処理方法によれば、所望の厚さの平坦化膜253を形成するためにSiO2からなる所定の厚さの絶縁膜261が形成されたウエハWが所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスからなる混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露されたウエハWが所定の温度に加熱される。これにより、絶縁膜261を形成するSiO2、アンモニアガス、及び弗化水素ガスから錯体構造を有する生成物が生成されて所望の厚さの生成物層262が生成される。該生成された生成物において生成物の錯体構造が熱によって分解し、生成物は四弗化珪素、アンモニア、弗化水素に分離して気化する。この生成物の気化により、絶縁膜261の上層の生成物層263を除去して、所望の厚さの平坦化膜253を形成することができる。 As described above, according to the substrate processing method of the present embodiment, the wafer on which the insulating film 261 having a predetermined thickness made of SiO 2 is formed in order to form the planarizing film 253 having a desired thickness. W is exposed to a mixed gas atmosphere composed of ammonia gas, hydrogen fluoride gas, and argon gas under a predetermined pressure, and the wafer W exposed to the mixed gas atmosphere is heated to a predetermined temperature. As a result, a product having a complex structure is generated from SiO 2 , ammonia gas, and hydrogen fluoride gas forming the insulating film 261, and a product layer 262 having a desired thickness is generated. In the produced product, the complex structure of the product is decomposed by heat, and the product is vaporized by being separated into silicon tetrafluoride, ammonia and hydrogen fluoride. By the vaporization of the product, the product layer 263 which is an upper layer of the insulating film 261 can be removed, and the planarization film 253 having a desired thickness can be formed.
このとき、生成物の生成量、即ち生成物層262の厚さは、アンモニアガス及び弗化水素ガスの混合気体の圧力や、アンモニアガスに対する弗化水素ガスの体積流量比等の混合気体のパラメータ、チャンバ38内の圧力や、ステージヒータ51に載置されたウエハWの加熱温度等のパラメータによって制御することができる。したがって、混合気体等のパラメータを制御することによって生成される生成物層262の厚さを正確に制御することができ、絶縁膜261の除去量の制御を正確に行うことができる。これにより、このような等方性エッチングによって、平坦化膜253を所望の厚さに正確に形成することができ、平坦化膜253を薄膜化することができる。このため、CCDセンサ200の集光性を向上させて光電変換素子210の感度を向上させることができ、またCCDセンサ200の製造において下地デバイスに対する上層の構成要素の位置合わせを正確に行うことができる。 At this time, the production amount of the product, that is, the thickness of the product layer 262 is a parameter of the mixed gas such as the pressure of the mixed gas of ammonia gas and hydrogen fluoride gas and the volume flow ratio of the hydrogen fluoride gas to the ammonia gas. The pressure can be controlled by parameters such as the pressure in the chamber 38 and the heating temperature of the wafer W placed on the stage heater 51. Therefore, it is possible to accurately control the thickness of the product layer 262 generated by controlling the parameters such as the gas mixture, and it is possible to accurately control the removal amount of the insulating film 261. Thereby, the planarization film 253 can be accurately formed to a desired thickness by such isotropic etching, and the planarization film 253 can be thinned. For this reason, the light condensing property of the CCD sensor 200 can be improved and the sensitivity of the photoelectric conversion element 210 can be improved, and the upper layer components can be accurately aligned with the underlying device in the manufacture of the CCD sensor 200. it can.
また、生成物の生成量は所定時間が経過すると飽和するので、本処理において絶縁膜261が全て除去されることはない。したがって、ウエハWから製造されるCCDセンサの配線信頼性の低下を防止することができる。 In addition, since the amount of product generated is saturated after a predetermined time has elapsed, the insulating film 261 is not completely removed in this process. Therefore, it is possible to prevent a decrease in wiring reliability of a CCD sensor manufactured from the wafer W.
また、本実施の形態に係る基板の処理方法によれば、ウエハWにプラズマレスエッチング処理が施されて絶縁膜261の上層が除去されるので、ウエハWから製造されるCCDセンサ200において、ゲート電極に電荷が蓄積されないため、ゲート酸化膜の劣化や破壊を防止することができ、エネルギー粒子が電子デバイスに照射されることがないため、CCDセンサ200における結晶欠陥の発生を防止することができ、さらに、プラズマに起因する予期せぬ化学反応が起こらないため、不純物の発生を防止することができ、これにより、チャンバ38やチャンバ50内が汚染されるのを防止することができる。 Further, according to the substrate processing method of the present embodiment, the wafer W is subjected to the plasmaless etching process and the upper layer of the insulating film 261 is removed. Therefore, in the CCD sensor 200 manufactured from the wafer W, the gate Since no charges are accumulated in the electrodes, it is possible to prevent the gate oxide film from being deteriorated or destroyed, and since energetic particles are not irradiated to the electronic device, the occurrence of crystal defects in the CCD sensor 200 can be prevented. Furthermore, since an unexpected chemical reaction caused by plasma does not occur, the generation of impurities can be prevented, thereby preventing the chamber 38 and the chamber 50 from being contaminated.
さらに、本実施の形態に係る基板の処理方法によれば、ウエハWにドライクリーニング処理が施されて絶縁膜261の上層が除去されるので、ウエハWの表面の物性の変化を抑制することができ、もって、ウエハWから製造されるCCDセンサ200における配線信頼性の低下を確実に防止することができる。 Furthermore, according to the substrate processing method of the present embodiment, the wafer W is subjected to the dry cleaning process and the upper layer of the insulating film 261 is removed, so that the change in physical properties of the surface of the wafer W can be suppressed. Therefore, it is possible to reliably prevent a decrease in wiring reliability in the CCD sensor 200 manufactured from the wafer W.
したがって、本実施の形態に係る基板の処理方法によれば、電子デバイスに損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。 Therefore, according to the substrate processing method of the present embodiment, the removal amount of the insulating film can be accurately controlled without damaging the electronic device. Thereby, the insulating film can be thinned.
本実施の形態に係る基板の処理方法は、上述のように、CCDセンサのカラーフィルタを形成する平坦化膜やカラーフィルタの保護膜を所望の厚さに形成する場合に適用されるものに限らず、他の電子デバイスにおいてSiO2からなる絶縁膜の厚さを所望の厚さに正確に形成する場合にも適用可能である。例えば、本基板の処理方法は、ウエハWの直上に成膜する絶縁膜や層間絶縁膜の薄膜化に適用することもできる。 As described above, the substrate processing method according to the present embodiment is not limited to the one applied when the planarizing film for forming the color filter of the CCD sensor or the protective film for the color filter is formed to a desired thickness. In other electronic devices, the present invention can also be applied to the case where the thickness of the insulating film made of SiO 2 is accurately formed to a desired thickness. For example, the substrate processing method can be applied to thinning an insulating film or an interlayer insulating film formed immediately above the wafer W.
また、本実施の形態に係る基板の処理方法は、上述のように、CCDセンサを製造するために用いられるものに限らず、他の電子デバイス、例えば、少なくとも表面に光学的に透明な絶縁性の薄膜を有するCCD用の薄膜デバイス等を製造するために用いられるものであってもよい。 Further, as described above, the substrate processing method according to the present embodiment is not limited to the one used for manufacturing the CCD sensor, but other electronic devices, for example, at least an optically transparent insulating surface. It may be used for manufacturing a thin film device for a CCD having the above thin film.
さらに、CCDセンサは、上述のCCDセンサ200に限るものではなく、他の構成を有するものであってもよい。例えば、CCDセンサ200は、シリコン窒化膜252に代えてCVD法によって形成されたアモルファス系の薄膜からなる光透過電極を備えるものであってもよい。 Furthermore, the CCD sensor is not limited to the above-described CCD sensor 200, and may have other configurations. For example, the CCD sensor 200 may include a light transmissive electrode made of an amorphous thin film formed by a CVD method instead of the silicon nitride film 252.
本発明は、上述の実施の形態に限るものではなく、例えば、上述の基板の処理方法を備える電子デバイスの製造方法、固体撮像素子の製造方法、CCD用の薄膜デバイスの製造方法であってもよい。 The present invention is not limited to the above-described embodiment. For example, the present invention may be a method for manufacturing an electronic device including the above-described substrate processing method, a method for manufacturing a solid-state imaging device, or a method for manufacturing a thin film device for CCD. Good.
図8は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第1の変形例の概略構成を示す平面図である。なお、図8においては、図1の基板処理装置10における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。 FIG. 8 is a plan view showing a schematic configuration of a first modification of the substrate processing apparatus to which the substrate processing method according to the present embodiment is applied. In FIG. 8, the same components as those in the substrate processing apparatus 10 of FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
図8において、基板処理装置137は、平面視六角形のトランスファユニット138と、該トランスファユニット138の周囲において放射状に配置された4つのプロセスユニット139〜142と、ローダーユニット13と、トランスファユニット138及びローダーユニット13の間に配置され、トランスファユニット138及びローダーユニット13を連結する2つのロード・ロックユニット143,144とを備える。 In FIG. 8, a substrate processing apparatus 137 includes a hexagonal transfer unit 138 in plan view, four process units 139 to 142 arranged radially around the transfer unit 138, a loader unit 13, a transfer unit 138, and Two load / lock units 143 and 144 that are arranged between the loader unit 13 and connect the transfer unit 138 and the loader unit 13 are provided.
トランスファユニット138及び各プロセスユニット139〜142は内部の圧力が真空に維持され、トランスファユニット138と各プロセスユニット139〜142とは、それぞれ真空ゲートバルブ145〜148を介して接続される。 The transfer unit 138 and the process units 139 to 142 are maintained at a vacuum in the internal pressure, and the transfer unit 138 and the process units 139 to 142 are connected to each other via vacuum gate valves 145 to 148, respectively.
基板処理装置137では、ローダーユニット13の内部圧力が大気圧に維持される一方、トランスファユニット138の内部圧力は真空に維持される。そのため、各ロード・ロックユニット143,144は、それぞれトランスファユニット138との連結部に真空ゲートバルブ149,150を備えると共に、ローダーユニット13との連結部に大気ドアバルブ151,152を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックユニット143,144はローダーユニット13及びトランスファユニット138の間において受渡されるウエハWを一時的に載置するためのウエハ載置台153,154を有する。 In the substrate processing apparatus 137, the internal pressure of the loader unit 13 is maintained at atmospheric pressure, while the internal pressure of the transfer unit 138 is maintained at vacuum. Therefore, each load / lock unit 143, 144 is provided with vacuum gate valves 149, 150 at the connection with the transfer unit 138, and with atmospheric door valves 151, 152 at the connection with the loader unit 13, respectively. It is configured as a vacuum preliminary transfer chamber that can adjust the internal pressure. Each of the load / lock units 143 and 144 has wafer mounting tables 153 and 154 for temporarily mounting the wafer W delivered between the loader unit 13 and the transfer unit 138.
トランスファユニット138はその内部に配置された屈伸及び旋回自在になされたフロッグレッグタイプの搬送アーム155を有し、該搬送アーム155は、各プロセスユニット139〜142や各ロード・ロックユニット143,144の間においてウエハWを搬送する。 The transfer unit 138 includes a frog-leg type transfer arm 155 disposed inside the transfer unit 138. The transfer arm 155 includes the process units 139 to 142 and the load / lock units 143 and 144. The wafer W is transferred between them.
各プロセスユニット139〜142は、それぞれ処理が施されるウエハWを載置する載置台156〜159を有する。ここで、プロセスユニット140は基板処理装置10における第1のプロセスユニット25と同様の構成を有し、プロセスユニット141は第2のプロセスユニット34と同様の構成を有し、プロセスユニット142は第3のプロセスユニット36と同様の構成を有する。したがって、プロセスユニット140はウエハWにRIE処理を施し、プロセスユニット141はウエハWにCOR処理を施し、プロセスユニット142はウエハWにPHT処理を施すことができる。 Each process unit 139 to 142 has a mounting table 156 to 159 on which a wafer W to be processed is mounted. Here, the process unit 140 has the same configuration as the first process unit 25 in the substrate processing apparatus 10, the process unit 141 has the same configuration as the second process unit 34, and the process unit 142 has the third configuration. The process unit 36 has the same configuration. Therefore, the process unit 140 can perform RIE processing on the wafer W, the process unit 141 can perform COR processing on the wafer W, and the process unit 142 can perform PHT processing on the wafer W.
基板処理装置137では、上述の基板処理装置10と同様に、所望の厚さの平坦化膜253や保護膜258を形成するためにSiO2からなる所定の厚さの絶縁膜261が形成されたウエハW(図7(A)参照)を、プロセスユニット141に搬入してCOR処理を施し、さらにプロセスユニット142に搬入してPHT処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。 In the substrate processing apparatus 137, similarly to the substrate processing apparatus 10 described above, an insulating film 261 having a predetermined thickness made of SiO 2 is formed in order to form the planarizing film 253 and the protective film 258 having a desired thickness. The wafer W (see FIG. 7A) is loaded into the process unit 141 and subjected to COR processing, and further loaded into the process unit 142 and subjected to PHT processing, whereby the substrate processing according to the above-described embodiment is performed. Execute the method.
なお、基板処理装置137における各構成要素の動作は、基板処理装置10におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。 The operation of each component in the substrate processing apparatus 137 is controlled by a system controller having the same configuration as the system controller in the substrate processing apparatus 10.
図9は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第2の変形例の概略構成を示す平面図である。なお、図9においては、図1の基板処理装置10及び図9の基板処理装置137における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。 FIG. 9 is a plan view showing a schematic configuration of a second modification of the substrate processing apparatus to which the substrate processing method according to the present embodiment is applied. In FIG. 9, the same components as those in the substrate processing apparatus 10 of FIG. 1 and the substrate processing apparatus 137 of FIG. 9 are denoted by the same reference numerals, and description thereof is omitted.
図9において、基板処理装置160は、図8の基板処理装置137に対して、2つのプロセスユニット161,162が追加され、これに対応して、トランスファユニット163の形状も基板処理装置137におけるトランスファユニット138の形状と異なる。追加された2つのプロセスユニット161,162は、それぞれ真空ゲートバルブ164,165を介してトランスファユニット163と接続されると共に、ウエハWの載置台166,167を有する。 In FIG. 9, the substrate processing apparatus 160 has two process units 161 and 162 added to the substrate processing apparatus 137 of FIG. 8, and correspondingly, the shape of the transfer unit 163 is also the transfer in the substrate processing apparatus 137. Different from the shape of the unit 138. The two added process units 161 and 162 are connected to the transfer unit 163 via vacuum gate valves 164 and 165, respectively, and have wafer W mounting tables 166 and 167, respectively.
また、トランスファユニット163は、2つのスカラアームタイプの搬送アームからなる搬送アームユニット168を備える。該搬送アームユニット168は、トランスファユニット163内に配設されたガイドレール169に沿って移動し、各プロセスユニット139〜142,161,162や各ロード・ロックユニット143,144の間においてウエハWを搬送する。 The transfer unit 163 includes a transfer arm unit 168 including two SCARA arm type transfer arms. The transfer arm unit 168 moves along a guide rail 169 disposed in the transfer unit 163, and moves the wafer W between the process units 139 to 142, 161, 162 and the load / lock units 143, 144. Transport.
基板処理装置160では、基板処理装置137と同様に、所望の厚さの平坦化膜253や保護膜258を形成するためにSiO2からなる所定の厚さの絶縁膜261が形成されたウエハW(図7(A)を参照)を、プロセスユニット141に搬入してCOR処理を施し、さらにプロセスユニット142に搬入してPHT処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。 In the substrate processing apparatus 160, similarly to the substrate processing apparatus 137, the wafer W on which the insulating film 261 having a predetermined thickness made of SiO 2 is formed in order to form the planarizing film 253 and the protective film 258 having a desired thickness. (See FIG. 7A) is carried into the process unit 141 and subjected to COR processing, and further carried into the process unit 142 and subjected to PHT treatment, whereby the substrate processing method according to the present embodiment described above is performed. Execute.
なお、基板処理装置160における各構成要素の動作も、基板処理装置10におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。 The operation of each component in the substrate processing apparatus 160 is also controlled by a system controller having the same configuration as the system controller in the substrate processing apparatus 10.
また、上述した電子デバイスには、いわゆる半導体デバイスの他に、強誘電体、高誘電体等の絶縁性金属酸化物、特にペロブスカイト型結晶構造を有する物質よりなる薄膜を有する不揮発性又は大容量のメモリ素子も含む。ペロブスカイト型結晶構造を有する物質としては、チタン酸ジルコン酸鉛(PZT)、チタン酸バリウムストロンチウム(PST)、及びタンタル酸ニオブストロンチウムビスマス(SBT)等が該当する。 In addition to the so-called semiconductor devices, the above-described electronic devices include non-volatile or large-capacity capacitors having a thin film made of a material having an insulating metal oxide such as a ferroelectric or a high dielectric, particularly a perovskite crystal structure. Also includes a memory element. Examples of the substance having a perovskite crystal structure include lead zirconate titanate (PZT), barium strontium titanate (PST), and niobium strontium bismuth tantalate (SBT).
また、本発明の目的は、上述した本実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、EC89に供給し、EC89のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。 Another object of the present invention is to supply a storage medium storing software program codes for realizing the functions of the above-described embodiment to the EC 89 and store the computer (or CPU, MPU, etc.) of the EC 89 in the storage medium. It is also achieved by reading and executing the programmed program code.
この場合、記憶媒体から読み出されたプログラムコード自体が上述した本実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。 In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiment, and the program code and the storage medium storing the program code constitute the present invention. .
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW等の光ディスク、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。また、プログラムコードをネットワークを介してダウンロードしてもよい。 Examples of the storage medium for supplying the program code include a floppy (registered trademark) disk, a hard disk, a magneto-optical disk, a CD-ROM, a CD-R, a CD-RW, a DVD-ROM, a DVD-RAM, and a DVD. An optical disc such as RW or DVD + RW, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used. The program code may be downloaded via a network.
また、コンピュータが読み出したプログラムコードを実行することにより、上記本実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した本実施の形態の機能が実現される場合も含まれる。 Further, by executing the program code read by the computer, not only the functions of the present embodiment are realized, but also an OS (operating system) running on the computer based on the instruction of the program code, etc. Includes a case where part or all of the actual processing is performed and the above-described functions of the present embodiment are realized by the processing.
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した本実施の形態の機能が実現される場合も含まれる。 Further, after the program code read from the storage medium is written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the expanded function is based on the instruction of the program code. This includes a case where the CPU or the like provided on the expansion board or the expansion unit performs part or all of the actual processing and the above-described functions of the present embodiment are realized by the processing.
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。 The form of the program code may be in the form of object code, program code executed by an interpreter, script data supplied to the OS, and the like.
W ウエハ
10,137,160 基板処理装置
11 第1のプロセスシップ
12 第2のプロセスシップ
13 ローダーユニット
17 第1のIMS
18 第2のIMS
25 第1のプロセスユニット
34 第2のプロセスユニット
36 第3のプロセスユニット
37 第2の搬送アーム
38,50,70 チャンバ
39 ESC
40 シャワーヘッド
41 TMP
42,69 APCバルブ
45 第1のバッファ室
46 第2のバッファ室
47,48 ガス通気孔
49 第2のロード・ロック室
51 ステージヒータ
57 アンモニアガス供給管
58 弗化水素ガス供給管
59,66,72 圧力ゲージ
61 第2のプロセスユニット排気系
65,71 窒素ガス供給管
67 第3のプロセスユニット排気系
73 第2のロード・ロックユニット排気系
74 大気連通管
89 EC
90,91,92 MC
93 スイッチングハブ
95 GHOSTネットワーク
97,98,99 I/Oモジュール
100 I/O部
138,163 トランスファユニット
139,140,141,142,161,162 プロセスユニット
170 LAN
171 PC
200 CCDセンサ200
210 光電変換素子
220 垂直転送電極部
221 転送電極
222 層間絶縁膜
223 遮光幕
251 絶縁膜
253 平坦化膜
254 カラーフィルタ
258 保護膜
261 絶縁膜
262 生成物層
W wafer 10, 137, 160 substrate processing apparatus 11 first process ship 12 second process ship 13 loader unit 17 first IMS
18 Second IMS
25 First process unit 34 Second process unit 36 Third process unit 37 Second transfer arm 38, 50, 70 Chamber 39 ESC
40 Shower head 41 TMP
42, 69 APC valve 45 First buffer chamber 46 Second buffer chamber 47, 48 Gas vent 49 Second load lock chamber 51 Stage heater 57 Ammonia gas supply pipe 58 Hydrogen fluoride gas supply pipe 59, 66, 72 Pressure gauge 61 Second process unit exhaust system
65, 71 Nitrogen gas supply pipe 67 Third process unit exhaust system 73 Second load / lock unit exhaust system 74 Atmospheric communication pipe 89 EC
90, 91, 92 MC
93 switching hub 95 GHOST network 97, 98, 99 I / O module 100 I / O unit 138, 163 transfer unit 139, 140, 141, 142, 161, 162 process unit 170 LAN
171 PC
200 CCD sensor 200
210 Photoelectric conversion element 220 Vertical transfer electrode part 221 Transfer electrode 222 Interlayer insulating film 223 Light-shielding curtain 251 Insulating film 253 Flattening film 254 Color filter 258 Protective film 261 Insulating film 262 Product layer
Claims (17)
前記固体撮像素子の基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、
前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする固体撮像素子の製造方法。 A method of manufacturing a solid-state imaging device,
An insulating film exposure step of exposing the insulating film provided on the substrate of the solid-state imaging device to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure;
An insulating film heating step of heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature.
前記固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定ステップと、
前記絶縁膜の形状を測定する処理前形状測定ステップと、
該測定された形状と前記決定された膜厚を比較して第1の処理条件及び第2の処理条件を決定する処理条件決定ステップと、
前記第1の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、
前記第2の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする固体撮像素子の製造方法。 A method of manufacturing a solid-state imaging device,
A film thickness determining step for determining a desired film thickness of an insulating film included in the substrate of the solid-state imaging device;
A pre-process shape measuring step for measuring the shape of the insulating film;
A processing condition determining step of comparing the measured shape with the determined film thickness to determine a first processing condition and a second processing condition;
An insulating film exposure step of exposing the insulating film to an atmosphere of a mixed gas containing ammonia and hydrogen fluoride under a predetermined pressure based on the first processing condition;
And a step of heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature based on the second processing condition.
前記処理後形状測定ステップにおいて測定された形状と前記決定された膜厚とを比較して前記第1の処理条件及び前記第2の処理条件を変更する処理条件変更ステップとを、さらに備えることを特徴とする請求項7記載の固体撮像素子の製造方法。 A post-processing shape measuring step for measuring the shape of the insulating film after the insulating film heating step;
A processing condition changing step of changing the first processing condition and the second processing condition by comparing the shape measured in the post-processing shape measurement step with the determined film thickness; The method for manufacturing a solid-state imaging device according to claim 7.
前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜ステップと、
前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングステップと、
前記レジストを用いて前記金属膜、及び前記光電変換素子の直上近傍まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングステップと、
前記レジストを除去するレジスト除去ステップと、
前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜ステップと、
前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第1の絶縁層を形成する共に該第1の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成ステップと、
前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成ステップと、
前記カラーフィルタ上に第2の絶縁層を形成する共に該第2の絶縁層を薄膜化して保護膜を形成する保護膜形成ステップとを備え、
前記平坦化膜形成ステップ及び前記保護膜形成ステップが、前記第1の絶縁層及び前記第2の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された前記第1の絶縁層及び前記第2の絶縁層を所定の温度に加熱する絶縁膜加熱ステップとをそれぞれ有することを特徴とする固体撮像素子の製造方法。 A plurality of photoelectric conversion elements provided in a matrix on a substrate, an insulating film formed on the substrate provided with the plurality of photoelectric conversion elements, and a switching element formed adjacent to the photoelectric conversion elements And a signal charge transfer electrode composed of a wiring, an interlayer insulating film formed on the signal charge transfer electrode, and a light shielding film made of a metal film formed on the signal charge transfer electrode via the interlayer insulating film A method of manufacturing a solid-state imaging device comprising:
A metal film forming step of forming the metal film to form the light shielding film;
A resist patterning step of forming a resist of a predetermined pattern for forming the light-shielding film on the deposited metal film;
A patterning step of patterning the interlayer insulating film by dry etching to form the light-shielding film and the hole, respectively, to the vicinity immediately above the metal film and the photoelectric conversion element using the resist;
A resist removing step for removing the resist;
A silicon nitride film forming step of forming a silicon nitride film in a recess defined by the light shielding film and the hole;
Applying a transparent insulating material having a refractive index lower than that of the silicon nitride film to form a first insulating layer and flattening the first insulating layer to form a flattening film; and
A color filter forming step of forming a color filter on the planarizing film;
A protective film forming step of forming a second insulating layer on the color filter and forming a protective film by thinning the second insulating layer;
Insulating film exposure in which the planarizing film forming step and the protective film forming step expose the first insulating layer and the second insulating layer to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure. And a step of heating an insulating film that heats the first insulating layer and the second insulating layer exposed to the mixed gas atmosphere to a predetermined temperature, respectively. Method.
前記絶縁膜形成ステップは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布ステップと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱ステップとを有することを特徴とする固体撮像素子の製造方法。 A light receiving portion forming step for forming a plurality of light receiving portions on the substrate for generating signal charges in response to light received; an insulating film forming step for forming an insulating film on the substrate on which the light receiving portion is formed; A signal charge transfer part forming step for forming a signal charge transfer part for transferring the signal charge obtained in the light receiving part; a light shielding film forming step for forming a conductive light shielding film on the signal charge transfer part; and the insulating film A light-transmitting electrode forming step of forming a light-transmitting electrode made of an amorphous silicon thin film directly on the light-shielding film and by CVD on the plurality of light-receiving portions. And
The insulating film forming step includes applying an insulating material on the substrate on which the light-receiving portion is formed to form the insulating film; and applying the applied insulating material with ammonia under a predetermined pressure. A solid-state imaging comprising: an insulating film exposure step for exposing to an atmosphere of a mixed gas containing hydrogen fluoride; and an insulating material heating step for heating the insulating material exposed to the mixed gas atmosphere to a predetermined temperature. Device manufacturing method.
前記薄膜を形成するために絶縁性の膜を成膜する膜形成ステップと、
前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露ステップと、
前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱ステップと、
前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査ステップと、
前記膜検査ステップにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送ステップとを備えることを特徴とする薄膜デバイスの製造方法。 A method of manufacturing a thin film device for a CCD comprising a plurality of chips having the same shape pattern formed on a substrate and an insulating thin film that is optically transparent at least on the surface,
A film forming step of forming an insulating film to form the thin film;
Exposing the insulating film to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure; and
A film heating step of heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature;
A film inspection step for inspecting a predetermined condition for the heated insulating film at a predetermined inspection location in each of the plurality of chips;
A transporting step of transporting the thin film device to move to the next step when the insulating film satisfies the predetermined condition at the inspection location in each chip in the film inspection step. A method for manufacturing a thin film device.
前記基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、
前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とするプログラム。 A program for causing a computer to execute a substrate processing method,
An insulating film exposure module that exposes the insulating film of the substrate to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure;
An insulating film heating module for heating an insulating film exposed to the mixed gas atmosphere to a predetermined temperature.
前記固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定モジュールと、
前記絶縁膜の形状を測定する処理前形状測定モジュールと、
該測定された形状と前記決定された膜厚を比較して第1の処理条件及び第2の処理条件を決定する処理条件決定モジュールと、
前記第1の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、
前記第2の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とするプログラム。 A program for causing a computer to execute a method for manufacturing a solid-state imaging device,
A film thickness determination module that determines a desired film thickness of an insulating film included in the substrate of the solid-state imaging device;
A pre-process shape measurement module for measuring the shape of the insulating film;
A processing condition determination module that compares the measured shape with the determined film thickness to determine a first processing condition and a second processing condition;
An insulating film exposure module that exposes the insulating film to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure based on the first processing condition;
An insulating film heating module for heating an insulating film exposed to the mixed gas atmosphere to a predetermined temperature based on the second processing condition.
前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜モジュールと、
前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングモジュールと、
前記レジストを用いて前記金属膜、及び前記光電変換素子の直上まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングモジュールと、
前記レジストを除去するレジスト除去モジュールと、
前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜モジュールと、
前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第1の絶縁層を形成する共に該第1の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成モジュールと、
前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成モジュールと、
前記カラーフィルタ上に第2の絶縁層を形成する共に該第2の絶縁層を薄膜化して保護膜を形成する保護膜形成モジュールとを備え、
前記平坦化膜形成モジュール及び前記保護膜形成モジュールが、前記第1の絶縁層及び前記第2の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された前記第1の絶縁層及び前記第2の絶縁層を所定の温度に加熱する絶縁膜加熱モジュールとをそれぞれ有することを特徴とするプログラム。 A plurality of photoelectric conversion elements provided in a matrix on a substrate, an insulating film formed on the substrate provided with the plurality of photoelectric conversion elements, and a switching element formed adjacent to the photoelectric conversion elements And a signal charge transfer electrode composed of a wiring, an interlayer insulating film formed on the signal charge transfer electrode, and a light shielding film made of a metal film formed on the signal charge transfer electrode via the interlayer insulating film A program for causing a computer to execute a method for manufacturing a solid-state imaging device comprising:
A metal film forming module for forming the metal film to form the light shielding film;
A resist patterning module for forming a resist of a predetermined pattern for forming the light-shielding film on the deposited metal film;
A patterning module that forms the light shielding film and the hole by patterning the interlayer insulating film by dry etching up to the top of the metal film and the photoelectric conversion element using the resist, and
A resist removal module for removing the resist;
A silicon nitride film forming module for forming a silicon nitride film in a recess defined by the light shielding film and the hole;
Applying a transparent insulating material having a lower refractive index than the silicon nitride film to form a first insulating layer and flattening the first insulating layer to form a flattening film;
A color filter forming module for forming a color filter on the planarizing film;
A protective film forming module that forms a second insulating layer on the color filter and forms a protective film by thinning the second insulating layer;
Insulating film exposure in which the planarizing film forming module and the protective film forming module expose the first insulating layer and the second insulating layer to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure. A program comprising: a module; and an insulating film heating module that heats the first insulating layer and the second insulating layer exposed to the mixed gas atmosphere to a predetermined temperature.
前記絶縁膜形成モジュールは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布モジュールと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱モジュールとを有することを特徴とするプログラム。 A light receiving part forming module for forming a plurality of light receiving parts on the substrate for generating a signal charge in response to received light; an insulating film forming module for forming an insulating film on the substrate on which the light receiving part is formed; A signal charge transfer part forming module for forming a signal charge transfer part for transferring a signal charge obtained in the light receiving part; a light shielding film forming module for forming a conductive light shielding film on the signal charge transfer part; and the insulating film A solid-state imaging device manufacturing method comprising: a light-transmitting electrode forming module that forms a light-transmitting electrode made of an amorphous silicon-based thin film on the plurality of light-receiving portions and directly on the light-shielding film through a CVD method via a computer A program to be executed,
The insulating film forming module includes: an insulating material application module that applies an insulating material on a substrate on which the light receiving unit is formed to form the insulating film; and the applied insulating material with ammonia under a predetermined pressure. A program comprising: an insulating film exposure module for exposing to an atmosphere of a mixed gas containing hydrogen fluoride; and an insulating material heating module for heating the insulating material exposed to the mixed gas atmosphere to a predetermined temperature.
前記薄膜を形成するために絶縁性の膜を成膜する膜形成モジュールと、
前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露モジュールと、
前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱モジュールと、
前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査モジュールと、
前記膜検査モジュールにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送モジュールとを備えることを特徴とするプログラム。 A program for causing a computer to execute a method of manufacturing a thin film device for a CCD comprising a plurality of chips having the same shape pattern formed on a substrate and an insulating thin film that is optically transparent at least on the surface,
A film forming module for forming an insulating film to form the thin film;
A film exposure module for exposing the insulating film to a mixed gas atmosphere containing ammonia and hydrogen fluoride under a predetermined pressure;
A film heating module for heating the insulating film exposed to the mixed gas atmosphere to a predetermined temperature;
A film inspection module for inspecting a predetermined condition for the heated insulating film at a predetermined inspection location in each of the plurality of chips;
The film inspection module includes a transfer module that transfers the thin film device to the next step when the insulating film satisfies the predetermined condition at the inspection location in each chip. Program.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005278842A JP4933763B2 (en) | 2005-02-18 | 2005-09-26 | Solid-state imaging device manufacturing method, thin-film device manufacturing method, and program |
| KR1020060015273A KR100924841B1 (en) | 2005-02-18 | 2006-02-16 | Substrate processing method, solid state imaging device manufacturing method, thin film device manufacturing method, and program recording medium |
| US11/357,168 US7622392B2 (en) | 2005-02-18 | 2006-02-21 | Method of processing substrate, method of manufacturing solid-state imaging device, method of manufacturing thin film device, and programs for implementing the methods |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005042579 | 2005-02-18 | ||
| JP2005042579 | 2005-02-18 | ||
| JP2005278842A JP4933763B2 (en) | 2005-02-18 | 2005-09-26 | Solid-state imaging device manufacturing method, thin-film device manufacturing method, and program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261633A true JP2006261633A (en) | 2006-09-28 |
| JP4933763B2 JP4933763B2 (en) | 2012-05-16 |
Family
ID=37100473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005278842A Expired - Fee Related JP4933763B2 (en) | 2005-02-18 | 2005-09-26 | Solid-state imaging device manufacturing method, thin-film device manufacturing method, and program |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4933763B2 (en) |
| KR (1) | KR100924841B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917814B1 (en) | 2007-11-05 | 2009-09-18 | 주식회사 동부하이텍 | Manufacturing Method of CMOS Image Sensor |
| US8206605B2 (en) | 2006-11-01 | 2012-06-26 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| JP2019145717A (en) * | 2018-02-22 | 2019-08-29 | 東京エレクトロン株式会社 | Film forming method and substrate processing apparatus |
| JP2020136606A (en) * | 2019-02-25 | 2020-08-31 | 三菱重工業株式会社 | Electronic device protection device and electronic device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4849614B2 (en) * | 2006-11-01 | 2012-01-11 | 東京エレクトロン株式会社 | Substrate processing method and substrate processing system |
| KR101150268B1 (en) * | 2008-03-27 | 2012-06-12 | 도쿄엘렉트론가부시키가이샤 | Heat treatment apparatus and treatment system |
| JP5881612B2 (en) * | 2010-11-11 | 2016-03-09 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method and manufacturing apparatus |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196622A (en) * | 1989-12-26 | 1991-08-28 | Nec Corp | Reactive ion etching device |
| JPH06132506A (en) * | 1992-10-19 | 1994-05-13 | Sony Corp | Solid-state image sensor and manufacturing method thereof |
| JPH06302557A (en) * | 1993-04-15 | 1994-10-28 | Nec Yamaguchi Ltd | Dry-etching apparatus |
| JPH06310701A (en) * | 1993-04-23 | 1994-11-04 | Sony Corp | Solid state image pickup element |
| JPH0982933A (en) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | Solid-state imaging device and method of manufacturing the same |
| JP2001189443A (en) * | 1999-12-28 | 2001-07-10 | Sony Corp | Solid-state imaging device and method of manufacturing the same |
| JP2003124448A (en) * | 2001-10-19 | 2003-04-25 | Sony Corp | Method of forming monitor area for measuring film thickness of inner lens in solid-state imaging device |
| WO2004084280A2 (en) * | 2003-03-17 | 2004-09-30 | Tokyo Electron Limited | Processing system and method for treating a substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960012185B1 (en) * | 1994-09-26 | 1996-09-16 | 주식회사 선경인더스트리 | Method for manufacturing polyester bitumen fabric |
| KR100399952B1 (en) * | 2001-11-16 | 2003-09-29 | 주식회사 하이닉스반도체 | Method of image sensor for reducing dark current |
| US6541351B1 (en) | 2001-11-20 | 2003-04-01 | International Business Machines Corporation | Method for limiting divot formation in post shallow trench isolation processes |
-
2005
- 2005-09-26 JP JP2005278842A patent/JP4933763B2/en not_active Expired - Fee Related
-
2006
- 2006-02-16 KR KR1020060015273A patent/KR100924841B1/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196622A (en) * | 1989-12-26 | 1991-08-28 | Nec Corp | Reactive ion etching device |
| JPH06132506A (en) * | 1992-10-19 | 1994-05-13 | Sony Corp | Solid-state image sensor and manufacturing method thereof |
| JPH06302557A (en) * | 1993-04-15 | 1994-10-28 | Nec Yamaguchi Ltd | Dry-etching apparatus |
| JPH06310701A (en) * | 1993-04-23 | 1994-11-04 | Sony Corp | Solid state image pickup element |
| JPH0982933A (en) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | Solid-state imaging device and method of manufacturing the same |
| JP2001189443A (en) * | 1999-12-28 | 2001-07-10 | Sony Corp | Solid-state imaging device and method of manufacturing the same |
| JP2003124448A (en) * | 2001-10-19 | 2003-04-25 | Sony Corp | Method of forming monitor area for measuring film thickness of inner lens in solid-state imaging device |
| WO2004084280A2 (en) * | 2003-03-17 | 2004-09-30 | Tokyo Electron Limited | Processing system and method for treating a substrate |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8206605B2 (en) | 2006-11-01 | 2012-06-26 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| KR100917814B1 (en) | 2007-11-05 | 2009-09-18 | 주식회사 동부하이텍 | Manufacturing Method of CMOS Image Sensor |
| JP2019145717A (en) * | 2018-02-22 | 2019-08-29 | 東京エレクトロン株式会社 | Film forming method and substrate processing apparatus |
| KR20190101294A (en) * | 2018-02-22 | 2019-08-30 | 도쿄엘렉트론가부시키가이샤 | Film forming method and substrate processing apparatus |
| CN110189982A (en) * | 2018-02-22 | 2019-08-30 | 东京毅力科创株式会社 | Film forming method and substrate board treatment |
| US11251034B2 (en) | 2018-02-22 | 2022-02-15 | Tokyo Electron Limited | Film forming method and substrate processing apparatus |
| JP7038564B2 (en) | 2018-02-22 | 2022-03-18 | 東京エレクトロン株式会社 | Film forming method and substrate processing equipment |
| KR102512325B1 (en) * | 2018-02-22 | 2023-03-22 | 도쿄엘렉트론가부시키가이샤 | Film forming method and substrate processing apparatus |
| JP2020136606A (en) * | 2019-02-25 | 2020-08-31 | 三菱重工業株式会社 | Electronic device protection device and electronic device |
| JP7532010B2 (en) | 2019-02-25 | 2024-08-13 | 三菱重工業株式会社 | Electronic device protection device and electronic device |
| US12108582B2 (en) | 2019-02-25 | 2024-10-01 | Mitsubishi Heavy Industries, Ltd. | Electronic device protection unit and electronic system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060022726A (en) | 2006-03-10 |
| KR100924841B1 (en) | 2009-11-02 |
| JP4933763B2 (en) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860219B2 (en) | Substrate processing method, electronic device manufacturing method, and program | |
| TWI389194B (en) | A substrate processing apparatus, a substrate processing method, and a memory medium | |
| US7846845B2 (en) | Integrated method for removal of halogen residues from etched substrates in a processing system | |
| US20060196527A1 (en) | Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods | |
| US8241511B2 (en) | Substrate processing method | |
| US7510972B2 (en) | Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device | |
| US20030045098A1 (en) | Method and apparatus for processing a wafer | |
| US20070093071A1 (en) | Method and apparatus for processing a wafer | |
| US7846645B2 (en) | Method and system for reducing line edge roughness during pattern etching | |
| US7622392B2 (en) | Method of processing substrate, method of manufacturing solid-state imaging device, method of manufacturing thin film device, and programs for implementing the methods | |
| JP4933763B2 (en) | Solid-state imaging device manufacturing method, thin-film device manufacturing method, and program | |
| JP4895256B2 (en) | Substrate surface treatment method | |
| WO2007023951A1 (en) | Substrate processing apparatus and substrate processing method | |
| JP2025541154A (en) | Photoresist process endpoint detection and tracking | |
| TW202429532A (en) | Substrate processing method and substrate processing system | |
| JP4843285B2 (en) | Electronic device manufacturing method and program | |
| US20250226223A1 (en) | Substrate processing method and substrate processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4933763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |