JP2006128651A - Semiconductor device and semiconductor substrate - Google Patents
Semiconductor device and semiconductor substrate Download PDFInfo
- Publication number
- JP2006128651A JP2006128651A JP2005278832A JP2005278832A JP2006128651A JP 2006128651 A JP2006128651 A JP 2006128651A JP 2005278832 A JP2005278832 A JP 2005278832A JP 2005278832 A JP2005278832 A JP 2005278832A JP 2006128651 A JP2006128651 A JP 2006128651A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound
- single crystal
- semiconductor
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 150000001875 compounds Chemical class 0.000 claims abstract description 85
- 239000013078 crystal Substances 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 abstract description 59
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 abstract description 48
- 238000004381 surface treatment Methods 0.000 abstract description 40
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 36
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 23
- 229940125898 compound 5 Drugs 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 60
- 239000010410 layer Substances 0.000 description 43
- 230000000052 comparative effect Effects 0.000 description 41
- 238000009825 accumulation Methods 0.000 description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 25
- 239000002585 base Substances 0.000 description 25
- 229910052760 oxygen Inorganic materials 0.000 description 25
- 239000001301 oxygen Substances 0.000 description 25
- 238000004458 analytical method Methods 0.000 description 23
- 239000007789 gas Substances 0.000 description 16
- -1 GaAs compound Chemical class 0.000 description 14
- 239000000969 carrier Substances 0.000 description 14
- 238000011156 evaluation Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000002335 surface treatment layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004613 CdTe Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000002484 cyclic voltammetry Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001784 detoxification Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000002356 laser light scattering Methods 0.000 description 1
- 125000000956 methoxy group Chemical group [H]C([H])([H])O* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006385 ozonation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
本発明は、化合物半導体基板又はこの基板上に形成した一つ以上の化合物単結晶膜の表面に、ＭＯＣＶＤ法又は他のエピタキシャル成長によって化合物の単結晶膜を形成する際に、基板または下地膜の表面に存在するＳｉ及びＳｉ化合物によるキャリアの蓄積を防止することができる、半導体装置及び半導体基板に関する。 In the present invention, when a compound single crystal film is formed on a surface of a compound semiconductor substrate or one or more compound single crystal films formed on the substrate by MOCVD or other epitaxial growth, The present invention relates to a semiconductor device and a semiconductor substrate that can prevent accumulation of carriers due to Si and Si compounds present in the semiconductor.
従来、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor ）やＨＥＭＴ（High Electron Mobility Transistor ）などの半導体装置においては、半導体として、例えばＧａ（ガリウム）及びＡｓ（ひ素）を含むＧａＡｓ半導体などの化合物半導体が広く用いられている。 Conventionally, in semiconductor devices such as MESFET (Metal Semiconductor Field Effect Transistor) and HEMT (High Electron Mobility Transistor), compound semiconductors such as GaAs semiconductors containing Ga (gallium) and As (arsenic) are widely used as semiconductors. ing.
一般に、このような化合物半導体からなる半導体装置は、化合物半導体から成る基板とこの基板上に順次重なるように成膜された一つ以上の単結晶膜と、から構成されている。上記単結晶膜は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法などのエピタキシャル成長法によって作られ、この方法で作られた単結晶膜をエピタキシャル層という。 In general, a semiconductor device made of such a compound semiconductor is composed of a substrate made of a compound semiconductor and one or more single crystal films formed so as to sequentially overlap the substrate. The single crystal film is made by an epitaxial growth method such as MOCVD (Metal Organic Chemical Vapor Deposition), and the single crystal film made by this method is called an epitaxial layer.
上述したような半導体装置においては、通常、基板とエピタキシャル層との界面や２つの隣接する再成長エピタキシャル層の界面に、Ｓｉ（シリコン）及びＳｉ化合物が存在する。Ｓｉ及びＳｉ化合物が存在すると、この界面においてＳｉがドナーとして作用し、キャリアの蓄積が発生する。
このようなキャリアの蓄積が発生すると、リーク電流などの原因になり、半導体装置の特性が劣化してしまう。このため、上述したような半導体装置においては、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止する必要がある。
従来から、Ｓｉによるキャリアの蓄積を防止するために、エピタキシャル成長を行う直前に、化合物半導体基板又はこの基板上に形成した一つ以上の化合物単結晶膜の表面に所定の表面処理を施す方法が採用されている。
In the semiconductor device as described above, Si (silicon) and a Si compound usually exist at the interface between the substrate and the epitaxial layer and at the interface between two adjacent regrowth epitaxial layers. When Si and Si compounds are present, Si acts as a donor at this interface, and carrier accumulation occurs.
When such carrier accumulation occurs, it causes a leakage current and the like, and the characteristics of the semiconductor device deteriorate. For this reason, in the semiconductor device as described above, it is necessary to prevent carrier accumulation due to Si acting as a donor.
Conventionally, in order to prevent the accumulation of carriers due to Si, a method in which a predetermined surface treatment is applied to the surface of a compound semiconductor substrate or one or more compound single crystal films formed on the substrate immediately before epitaxial growth is employed. Has been.
このような基板または下地膜の表面処理方法としては、従来、例えば次のような４つの方法がある。
先ず、第一の方法は、酸またはアルカリを用いたウェットエッチング処理により、基板又は下地膜の表面に存在するＳｉ又はＳｉ化合物を除去する方法である（非特許文献１参照）。
また、第二の方法としては、特許文献１に開示されているように、ハロゲン系ガスを用いたガスエッチング処理によって、基板の表面または下地膜の表面に存在するＳｉ及びＳｉ化合物を除去する方法である。
さらに、第三の方法は、特許文献２及び非特許文献２に記載されているように、ＵＶ（紫外線）オゾン処理によって基板の表面又は下地膜の表面に酸化膜を形成することにより、Ｓｉ及びＳｉ化合物を安定な酸化物とし、これらが界面に取り込まれたとしても電気的に不活性にする方法である。
これに対して、第四の方法は、メトキシ基を含む有機金属によって基板の表面又は下地膜の表面に酸素を供給することにより、第三の方法と類似した効果により、界面に取り込まれたＳｉ及びＳｉ化合物を酸化させて電気的に不活性化する方法である（特許文献３参照）。
Conventionally, there are, for example, the following four methods as the surface treatment method of such a substrate or a base film.
First, the first method is a method of removing Si or Si compounds present on the surface of a substrate or a base film by wet etching using acid or alkali (see Non-Patent Document 1).
As a second method, as disclosed in
Furthermore, as described in
On the other hand, the fourth method supplies Si to the surface of the substrate or the surface of the base film with an organic metal containing a methoxy group, and thereby Si incorporated into the interface by an effect similar to the third method. And the Si compound is oxidized to be electrically inactivated (see Patent Document 3).
しかしながら、上述した表面処理方法においては、いずれも以下のような解決すべき課題がある。
先ず、上記第一の方法では、基板又は下地膜の表面に存在するＳｉ及びＳｉ化合物を除去することは可能であるが、ウェットエッチングにより処理後の表面が荒れてしまって表面モフォロジーが悪化する。また、エッチングに使用する薬液が表面に残留し、基板又は下地膜表面が汚染されてしまう。また、処理装置の構成部品及び薬液中のＳｉ分からの再汚染の問題があり、この汚染を回避するためには、処理装置及び薬液供給ラインにＳｉ分を除去する装置を設置する必要がある。さらにまた、装置の構成部品にガラスやシリコンゴム等のＳｉを含む部品を使用することができないため、処理装置が複雑な構成となり、コストが高くなってしまう。
However, each of the surface treatment methods described above has the following problems to be solved.
First, in the first method, it is possible to remove Si and Si compounds present on the surface of the substrate or the base film, but the surface after processing becomes rough due to wet etching, and the surface morphology deteriorates. Further, the chemical used for etching remains on the surface, and the substrate or the surface of the base film is contaminated. In addition, there is a problem of re-contamination from the component parts of the processing apparatus and the Si content in the chemical solution. In order to avoid this contamination, it is necessary to install a device for removing the Si content in the processing apparatus and the chemical solution supply line. Furthermore, since components containing Si, such as glass and silicon rubber, cannot be used as component parts of the apparatus, the processing apparatus has a complicated configuration and costs increase.
第二の方法では、ガスエッチング処理用のハロゲン系ガスなどの導入によって、基板の表面又は下地膜の表面が汚染されてしまう。また、この方法では、ガスエッチング処理によって、基板の表面又は下地膜の表面が荒れるので、基板の表面又は下地膜の表面に形成されるエピタキシャル層の表面モフォロジーが悪化してしまう。さらに、この方法では、ガスエッチング処理用のガスを供給するラインを新たに設置しなければならないため、半導体製造装置の構成が複雑になってしまう。 In the second method, the surface of the substrate or the surface of the base film is contaminated by introducing a halogen-based gas for gas etching. Further, in this method, the surface of the substrate or the surface of the base film is roughened by the gas etching process, so that the surface morphology of the epitaxial layer formed on the surface of the substrate or the surface of the base film is deteriorated. Further, in this method, since a line for supplying a gas for gas etching processing has to be newly installed, the configuration of the semiconductor manufacturing apparatus becomes complicated.
さらに、第三の方法では、装置構成が比較的簡易であり、かつ、オゾンは自然分解するため特殊な除害設備を必要としないが、ＵＶによるオゾンは、基板上に存在する酸素をＵＶによりオゾン化させて発生させるため、オゾン濃度が低く、また、Ｓｉ及びＳｉ化合物の不活性化に最適なオゾン量を維持するための酸素量の制御が難しい。
また、この方法では、オゾンが、基板表面の微少な凹部に進入し難く、基板表面の微少な凹部に存在するＳｉ及びＳｉ化合物が酸化され難いといった問題があり、凹部のＳｉ及びＳｉ化合物を完全に酸化するために処理時間を長くすると、凹部以外の部分の酸化が著しく進行してしまう。このため、その上に成長させたエピタキシャル層の表面モフォロジーが悪化してしまう。
Furthermore, in the third method, the apparatus configuration is relatively simple, and ozone is naturally decomposed, so no special detoxification equipment is required. However, ozone by UV uses oxygen to remove oxygen present on the substrate. Since it is generated by ozonization, the ozone concentration is low, and it is difficult to control the amount of oxygen for maintaining the optimum amount of ozone for inactivation of Si and Si compounds.
In addition, this method has a problem that ozone does not easily enter the minute recesses on the substrate surface, and Si and Si compounds existing in the minute recesses on the substrate surface are difficult to oxidize. If the treatment time is lengthened to oxidize, oxidation of parts other than the recesses proceeds remarkably. For this reason, the surface morphology of the epitaxial layer grown thereon deteriorates.
さらに、第四の方法では、第二の方法と同様に、表面処理用（不活性化用）の有機金属ガスなどによって、基板の表面又は下地膜の表面が汚染されてしまう。また、この方法では、第二の方法と同様に、表面処理用のガスを供給するためのラインを新たに設置しなければならないため、半導体製造装置の構成が複雑になってしまう。 Furthermore, in the fourth method, as in the second method, the surface of the substrate or the surface of the base film is contaminated by an organic metal gas for surface treatment (inactivation). Further, in this method, as in the second method, a line for supplying a gas for surface treatment must be newly installed, so that the configuration of the semiconductor manufacturing apparatus becomes complicated.
上記のように、従来技術ではいずれも解決すべき課題が残されている。
従って、この発明は、上記の点にかんがみ、基板又は下地膜とエピタキシャル層の界面、又はエピタキシャル層と再成長エピタキシャル層の界面に存在するＳｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積を防止することができると共に、表面モフォロジーが悪化することなく、半導体製造装置の構成を複雑化せずに、かつ、基板の表面又は下地膜の表面が汚染することが無く、キャリア蓄積及び表面モフォロジーの悪化による特性劣化のない、半導体装置及び半導体基板を提供することを目的とする。
As described above, the problems to be solved remain in the conventional techniques.
Accordingly, in the present invention, in view of the above points, the carrier accumulation is caused by the Si or Si compound Si existing at the interface between the substrate or the base film and the epitaxial layer, or at the interface between the epitaxial layer and the regrowth epitaxial layer acting as a donor. In addition, the surface morphology is not deteriorated, the structure of the semiconductor manufacturing apparatus is not complicated, the surface of the substrate or the surface of the base film is not contaminated, and the carrier accumulation and the surface morphology An object of the present invention is to provide a semiconductor device and a semiconductor substrate that do not deteriorate characteristics due to deterioration of the above.
上記課題を解決するために、本発明の半導体装置は、化合物半導体基板に形成した一つ以上の化合物単結晶膜を有し、化合物半導体層基板表面、この基板表面と化合物単結晶膜との界面、化合物単結晶膜表面の何れかに、Ｓｉ酸化膜を有し、酸化膜の表面のヘイズが１０ｐｐｍ以下であることを特徴とする。
上記構成において、化合物単結晶膜表面のヘイズは、好ましくは、１０ｐｐｍ以下である。
In order to solve the above problems, a semiconductor device of the present invention has one or more compound single crystal films formed on a compound semiconductor substrate, and has a compound semiconductor layer substrate surface and an interface between the substrate surface and the compound single crystal film. The surface of the compound single crystal film has a Si oxide film, and the haze of the surface of the oxide film is 10 ppm or less.
In the above configuration, the haze on the surface of the compound single crystal film is preferably 10 ppm or less.
また、本発明の半導体基板は、化合物半導体基板又はこの基板上に形成した一つ以上の化合物単結晶膜を有し、化合物半導体基板の表面、この基板表面と化合物単結晶膜との界面、化合物単結晶膜の表面の何れかにＳｉ酸化膜を有し、Ｓｉ酸化膜表面のヘイズが１０ｐｐｍ以下であることを特徴とする。
上記構成において、化合物単結晶膜表面のヘイズは、好ましくは、１０ｐｐｍ以下である。
Moreover, the semiconductor substrate of the present invention has a compound semiconductor substrate or one or more compound single crystal films formed on the substrate, the surface of the compound semiconductor substrate, the interface between the substrate surface and the compound single crystal film, the compound One of the surfaces of the single crystal film has a Si oxide film, and the haze of the Si oxide film surface is 10 ppm or less.
In the above configuration, the haze on the surface of the compound single crystal film is preferably 10 ppm or less.
本発明の半導体装置又は半導体基板は、Ｓｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積が無く、表面モフォロジーが悪化しないので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。 In the semiconductor device or the semiconductor substrate of the present invention, there is no carrier accumulation due to Si and Si of the Si compound acting as a donor, and the surface morphology is not deteriorated. Therefore, there is no characteristic deterioration due to carrier accumulation and deterioration of the surface morphology.
さらに、本発明の半導体装置又は半導体基板は、Ｓｉ及びＳｉ化合物が酸化されることで電気的に不活性化されて実質的なキャリヤの蓄積がなく、かつ、表面のヘイズが５０ｐｐｍ以下であり、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。 Furthermore, the semiconductor device or semiconductor substrate of the present invention is electrically inactivated by the oxidation of Si and Si compound, there is no substantial carrier accumulation, and the surface haze is 50 ppm or less. No characteristic deterioration due to carrier accumulation and surface morphology deterioration.
本発明の半導体装置及び半導体基板によれば、基板または下地膜の表面或いは一つ以上の単結晶膜の表面に存在するＳｉ及びＳｉ化合物が、本発明の表面処理方法で不活性化されているので、Ｓｉがドナーとして作用することによるキャリアの蓄積が無く、かつ、表面モフォロジーが悪化しないので、キャリア蓄積及び表面モフォロジーの悪化による特性劣化のない半導体装置及び化合物半導体基板を提供することができる。 According to the semiconductor device and the semiconductor substrate of the present invention, Si and Si compounds existing on the surface of the substrate or the base film or the surface of one or more single crystal films are inactivated by the surface treatment method of the present invention. Therefore, there is no accumulation of carriers due to Si acting as a donor, and the surface morphology is not deteriorated. Therefore, it is possible to provide a semiconductor device and a compound semiconductor substrate that do not deteriorate characteristics due to carrier accumulation and deterioration of surface morphology.
以下、本発明に係る実施の形態を詳細に説明する。
本発明による一実施形態においては、化合物半導体基板として、ＧａＡｓ半導体から成るアンドープ半絶縁性基板又はこの基板表面に単結晶膜である、ＧａＡｓ化合物のエピタキシャル層を成長させた下地膜を基板として用いる。
Hereinafter, embodiments according to the present invention will be described in detail.
In one embodiment according to the present invention, an undoped semi-insulating substrate made of a GaAs semiconductor or a base film obtained by growing an epitaxial layer of a GaAs compound as a single crystal film on the surface of the substrate is used as the compound semiconductor substrate.
上記基板上に、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、単結晶膜である、ＧａＡｓ化合物から成るエピタキシャル層を形成する直前に、オゾン水による酸化処理を行う。 An oxidation treatment with ozone water is performed immediately before forming an epitaxial layer made of a GaAs compound, which is a single crystal film, by epitaxial growth using the MOCVD method on the substrate.
このオゾン水は、オゾンガスを超純水中に０．１ｐｐｍから３０ｐｐｍの濃度の範囲のいずれかの濃度で溶存させてある。 In this ozone water, ozone gas is dissolved in ultrapure water at a concentration in the range of 0.1 ppm to 30 ppm.
上記基板または下地膜の表面に、このオゾン水を均一に一定時間供給した後、スピンドライ法又は不活性ガスによるブロードライ法によって乾燥する。 The ozone water is uniformly supplied to the surface of the substrate or the base film for a certain period of time, and then dried by a spin dry method or a blow dry method using an inert gas.
つぎに、上記表面処理の終了した基板をＭＯＣＶＤ装置に装填し、一つ又はさらに多数の単結晶膜である、ＧａＡｓ化合物から成るエピタキシャル層を形成する。 Next, the substrate after the surface treatment is loaded into an MOCVD apparatus, and an epitaxial layer made of a GaAs compound, which is one or more single crystal films, is formed.
つぎに、本発明に用いる表面処理方法の実施の形態の作用について説明する。
このオゾン水による酸化処理では、ＵＶオゾン法よりも高濃度のオゾンを基板表面に供給することができる。また、オゾン水が基板表面の微少な凹部にも速やかに浸入するため、短時間に基板表面に存在するＳｉ及びＳｉ化合物の酸化処理を行なうことができる。これにより、Ｓｉがドナーとして作用することによるキャリアの蓄積が無くなり、かつ、基板表面の凹部以外の部分の著しい酸化を招くことがないので表面モフォロジーが悪化しない。さらに、表面に強固な酸化膜が形成されるため、この酸化膜の保護作用により、この処理以後の製造工程による基板表面の酸化膜の増加も防ぐことが出来る。
Next, the operation of the embodiment of the surface treatment method used in the present invention will be described.
In this oxidation treatment with ozone water, ozone having a higher concentration than the UV ozone method can be supplied to the substrate surface. In addition, since ozone water quickly enters even a minute recess on the substrate surface, it is possible to oxidize Si and Si compounds existing on the substrate surface in a short time. This eliminates the accumulation of carriers due to Si acting as a donor, and does not cause significant oxidation of portions other than the recesses on the substrate surface, so that the surface morphology does not deteriorate. Furthermore, since a strong oxide film is formed on the surface, the protective action of this oxide film can also prevent an increase in the oxide film on the substrate surface due to the manufacturing process after this treatment.
さらに、この方法は、基板又はこの基板上に一つ以上の単結晶膜を形成した下地膜の表面に、超純水にオゾンを溶存させたオゾン水を、均一に、一定時間供給した後、この基板をスピンドライ法、または不活性ガスによるブロードライ法によって乾燥し、ＭＯＣＶＤ装置に装填するだけであり、また、オゾン水は自然に分解するため、従来のようなＳｉの汚染を回避するための処理装置やエッチングガスの供給ラインなどが不要であるから、半導体製造装置の構成が複雑化することがなく、また、基板の表面または下地膜の表面が汚染することがない。 Furthermore, in this method, ozone water in which ozone is dissolved in ultrapure water is uniformly supplied to the surface of the substrate or the base film in which one or more single crystal films are formed on the substrate, and then supplied for a certain period of time. This substrate is only dried by spin dry method or blow dry method with inert gas and loaded into the MOCVD apparatus, and ozone water is naturally decomposed, so that conventional contamination of Si is avoided. Therefore, the configuration of the semiconductor manufacturing apparatus is not complicated, and the surface of the substrate or the surface of the base film is not contaminated.
さらに、このオゾン水のオゾン濃度が、０．１ｐｐｍから３０ｐｐｍの濃度範囲にあると、もっとも最適にＳｉ及びＳｉ化合物を酸化することができて好ましい。すなわち、オゾン水中のオゾン濃度が０．１ｐｐｍ未満では、オゾンの酸化作用が弱く、Ｓｉ及びＳｉ化合物を酸化することが困難である。また、オゾン濃度が３０ｐｐｍを越えると、溶存しきれないオゾンが気泡となって基板上に付着し、酸化が不均一となる。また、このオゾン水処理装置内のバルブやフィルターに気泡がたまり、装置機能に支障が生ずる可能性があり、好ましくない。 Further, it is preferable that the ozone concentration of the ozone water is in a concentration range of 0.1 ppm to 30 ppm because Si and Si compounds can be oxidized most optimally. That is, when the ozone concentration in the ozone water is less than 0.1 ppm, the oxidizing action of ozone is weak and it is difficult to oxidize Si and Si compounds. On the other hand, when the ozone concentration exceeds 30 ppm, ozone that cannot be completely dissolved becomes bubbles and adheres to the substrate, resulting in non-uniform oxidation. Further, bubbles accumulate in the valves and filters in the ozone water treatment apparatus, which may cause trouble in the apparatus function, which is not preferable.
つぎに、本発明に係る半導体装置の実施の形態を図１（ａ）及び（ｂ）に基づき、実質的に同一又は対応する部材については同一符号を用いて説明する。
図１（ａ）は、化合物半導体基板の表面に化合物単結晶膜又はさらに多数の単結晶膜を形成した構造を有する本発明の半導体装置の構造模式図である。１は半導体アンドープ半絶縁性ＧａＡｓ基板であり、２はこのＧａＡｓ基板１の表面を本発明に用いる表面処理方法で処理した表面処理層を表している。この表面処理層２には、オゾン水によって酸化された、Ｓｉ及びＳｉ化合物５が存在しているが電気的に不活性な状態であるため、Ｓｉ及びＳｉ化合物がドナーとして作用することによるキャリアの蓄積がなく、リーク電流などの原因にならない。また、この表面処理層２の表面６は上記表面処理方法で処理しているので、表面モフォロジーが悪化しておらず、ほぼＧａＡｓ基板１と同等の平坦度を保っている。すなわち、単結晶膜の成長に有害な基板表面の凹凸が少ないので、この表面にエピタキシャル成長した単結晶膜３は結晶性が良く、単結晶膜３のキャリア移動度などの電気的特性が悪化することがない。また、凹凸が少ない基板表面にエピタキシャル成長した単結晶膜の表面は、表面モフォロジーが悪化しないので、単結晶膜３の表面も平坦度がよく、さらに多数のエピタキシャル層４を積層しても、これらのエピタキシャル層４のキャリア移動度などの電気的特性が悪化することがない。
Next, an embodiment of a semiconductor device according to the present invention will be described with reference to FIGS. 1A and 1B using substantially the same reference numerals for substantially the same or corresponding members.
FIG. 1A is a structural schematic diagram of a semiconductor device of the present invention having a structure in which a compound single crystal film or a large number of single crystal films are formed on the surface of a compound semiconductor substrate.
したがって、基板表面を本発明のオゾン水による表面処理をしてから、次の化合物単結晶膜を形成する本発明の半導体装置は、Ｓｉ及びＳｉ化合物がドナーとして作用することによる実質的なキャリアの蓄積がなく、しかも、表面モフォロジーが良いので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
なお、上記した実施の形態では、基板を表面処理する例について説明したが、必要に応じて、積層したエピタキシャル層を成長させる際に、本発明による表面処理を施しても同等の効果が得られる。
Therefore, after the surface of the substrate is subjected to the surface treatment with the ozone water of the present invention, the semiconductor device of the present invention in which the next compound single crystal film is formed has substantial carriers due to Si and Si compounds acting as donors. Since there is no accumulation and the surface morphology is good, there is no characteristic deterioration due to accumulation of carriers and deterioration of the surface morphology.
In the above-described embodiment, the example in which the substrate is surface-treated has been described. However, when the laminated epitaxial layer is grown as necessary, the same effect can be obtained even if the surface treatment according to the present invention is performed. .
図１（ｂ）は、化合物半導体基板表面に形成した化合物単結晶膜である下地膜の表面に、化合物単結晶膜又はさらに多数の単結晶膜を形成した構造を有する本発明の半導体装置の構造模式図である。１は半導体アンドープ半絶縁性ＧａＡｓ基板であり、７はＧａＡｓ基板１の表面に形成した単結晶膜であり、ＧａＡｓ化合物のエピタキシャル成長層である下地膜である。２は下地膜７を本発明に用いた表面処理方法で処理した表面処理層を表している。この表面処理層２には、オゾン水によって酸化された、Ｓｉ及びＳｉ化合物５が存在しているが電気的に不活性な状態であるため、Ｓｉ及びＳｉ化合物がドナーとして作用することによるキャリアの蓄積がなく、リーク電流などの原因にならない。また、この表面処理層２の表面６は上記本発明に用いた表面処理方法で処理しているので、表面モフォロジーが悪化しておらず、ほぼＧａＡｓ基板１と同等の平坦度を保っている。すなわち、単結晶膜の成長に有害な、基板表面の凹凸が少ないので、この表面にエピタキシャル成長した単結晶膜３は結晶性が良く、単結晶膜３のキャリア移動度などの電気的特性が悪化することがない。また、凹凸が少ない基板表面にエピタキシャル成長した単結晶膜の表面は、表面モフォロジーが悪化しないので、単結晶膜３の表面も平坦度がよく、さらに多数のエピタキシャル層４を積層しても、これらのエピタキシャル層４のキャリア移動度などの電気的特性が悪化することがない。
FIG. 1B shows a structure of a semiconductor device of the present invention having a structure in which a compound single crystal film or a large number of single crystal films are formed on the surface of a base film which is a compound single crystal film formed on the surface of a compound semiconductor substrate. It is a schematic diagram.
したがって、本発明のオゾン水による表面処理をしてから、次の化合物単結晶膜を形成する本発明の半導体装置は、Ｓｉ及びＳｉ化合物がドナーとして作用することによる実質的なキャリアの蓄積がなく、しかも、表面モフォロジーが良いので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
なお、上記した実施の形態では、下地膜を表面処理する例について説明したが、必要に応じて、積層したエピタキシャル層に次のエピタキシャル層を成長させる際に、本発明による表面処理を施しても同等の効果が得られる。
Therefore, the semiconductor device of the present invention in which the next compound single crystal film is formed after the surface treatment with the ozone water of the present invention has no substantial accumulation of carriers due to Si and Si compounds acting as donors. Moreover, since the surface morphology is good, there is no characteristic deterioration due to carrier accumulation and deterioration of the surface morphology.
In the above-described embodiment, the example in which the surface treatment is performed on the base film has been described. However, if necessary, the surface treatment according to the present invention may be performed when the next epitaxial layer is grown on the stacked epitaxial layer. The same effect can be obtained.
以下、本発明に係る半導体装置及び半導体基板の表面処理方法の実施の効果を、従来の表面処理方法による実施例と比較しながら説明する。なお、以下で説明する本発明の実施例や従来の表面処理方法による比較例は、装置の状態や基板の表面または下地膜の表面の状態等が同じ状態で実施された。 Hereinafter, the effect of the semiconductor device and the semiconductor substrate surface treatment method according to the present invention will be described in comparison with an embodiment using a conventional surface treatment method. The examples of the present invention described below and comparative examples using the conventional surface treatment method were carried out in the same state of the apparatus, the surface of the substrate or the surface of the base film, and the like.
（１）実施例１
本実施例１の半導体装置の製造工程を以下に示す。
最初に、化合物半導体基板の表面にオゾン水による表面処理を施した。基板は、ＧａＡｓ半導体から成るアンドープ半絶縁性基板を用い、オゾン水による表面処理は下記の条件Ａを用いた。ここで、処理時間とは基板表面にオゾン水を供給している時間である。
条件Ａ：オゾン水中の溶存オゾン濃度・・・１０ｐｐｍ
処理時間・・・１分
そして、この表面処理が終了後、アンドープ半絶縁性基板の上に、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、不純物を含まない約５０００Åの厚さのＧａＡｓエピタキシャル層（以下、「ＧａＡｓバッファ層」という）を形成した。このＧａＡｓバッファ層の形成に用いた原料ガスは、ＴＭＧ（トリメチルガリウム）及びＡｓＨ3 である。また、この原料ガスを希釈するためのキャリアガスには、Ｈ2 ガスを用いた。
(1) Example 1
The manufacturing process of the semiconductor device of Example 1 is shown below.
First, surface treatment with ozone water was performed on the surface of the compound semiconductor substrate. As the substrate, an undoped semi-insulating substrate made of GaAs semiconductor was used, and the following condition A was used for surface treatment with ozone water. Here, the processing time is the time during which ozone water is supplied to the substrate surface.
Condition A: Dissolved ozone concentration in ozone water: 10 ppm
Processing time: 1 minute After the surface treatment is completed, a GaAs epitaxial layer (hereinafter referred to as “5000 μm”) containing no impurities by epitaxial growth using an MOCVD method on an undoped semi-insulating substrate. GaAs buffer layer ”). The source gases used for forming this GaAs buffer layer are TMG (trimethyl gallium) and AsH 3 . Further, the carrier gas for diluting the raw material gas, using H 2 gas.
このＧａＡｓバッファ層の形成後、連続して、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、ｎ型不純物をドープした約１５００Åの厚さのＧａＡｓエピタキシャル層（以下、「ｎ−ＧａＡｓ層」という）を形成した。この不純物濃度は、約３×１０17ｃｍ-3である。このｎ−ＧａＡｓ層の形成には、原料ガス及び希釈するためのキャリアガスに、ＧａＡｓバッファ層を形成する場合と同じガスを用い、ドーパントガスとしては、Ｓｉ2 Ｈ6 （ジシラン）を用いた。 After the formation of this GaAs buffer layer, a GaAs epitaxial layer (hereinafter referred to as an “n-GaAs layer”) having a thickness of about 1500 mm doped with an n-type impurity was continuously formed by epitaxial growth using the MOCVD method. This impurity concentration is about 3 × 10 17 cm −3 . For the formation of the n-GaAs layer, the same gas as that for forming the GaAs buffer layer was used as the source gas and the carrier gas for dilution, and Si 2 H 6 (disilane) was used as the dopant gas.
（２）実施例２
本実施例２の半導体装置の製造工程を以下に示す。
本実施例２の製造条件は、表面処理の処理条件を除いて、実施例１と同じである。すなわち、本実施例では表面処理に下記の条件Ｂを用いた。この条件Ｂでは、オゾン水中の溶存オゾン濃度が条件Ａと同じで、処理時間は条件Ａの５倍となっている。
条件Ｂ：オゾン水中の溶存オゾン濃度・・・１０ｐｐｍ
処理時間・・・５分
(2) Example 2
The manufacturing process of the semiconductor device of Example 2 will be described below.
The manufacturing conditions of Example 2 are the same as those of Example 1 except for the surface treatment conditions. That is, in this example, the following condition B was used for the surface treatment. Under this condition B, the dissolved ozone concentration in the ozone water is the same as the condition A, and the treatment time is five times that of the condition A.
Condition B: Dissolved ozone concentration in ozone water: 10 ppm
Processing time: 5 minutes
（３）実施例１及び実施例２の比較
上述した二つの実施例１及び２によって製造された二つの半導体装置について、Ｓｉ（Ｓｉ化合物に含まれるＳｉも含む）の濃度と酸素濃度をＳＩＭＳ(Secondary Ion Mass Spectroscopy) で分析すると共に、キャリア濃度をＣＶ法(Capacitance Voltage Method)によって評価した。
(3) Comparison between Example 1 and Example 2 For the two semiconductor devices manufactured according to the above-described two Examples 1 and 2, the concentration of Si (including Si contained in the Si compound) and the oxygen concentration were changed to SIMS ( In addition to analysis by Secondary Ion Mass Spectroscopy, the carrier concentration was evaluated by the CV method (Capacitance Voltage Method).
図２及び図３は、それぞれ実施例１及び２におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。これらの図において、横軸は、半導体装置の表面（ｎ−ＧａＡｓ層の表面）からの深さ（Å）を示し、左側の縦軸は、Ｓｉ濃度と酸素濃度（ａｔｏｍｓ／ｃｍ3 ）を示し、右側の縦軸は、キャリア濃度（個／ｃｍ3 ）を示す。また、特性曲線Ｃ１１及びＣ２１はそれぞれ実施例１及び２のＳｉ濃度の分析結果、Ｃ１２及びＣ２２はそれぞれ実施例１及び２の酸素濃度の分析結果を示し、特性曲線Ｃ１３及びＣ２３はそれぞれ実施例１及び２のキャリア濃度の評価結果（ＣＶプロファイル）を示す。 2 and 3 are characteristic diagrams showing the analysis results of Si concentration and oxygen concentration and the evaluation results of carrier concentration in Examples 1 and 2, respectively. In these figures, the horizontal axis represents the depth (Å) from the surface of the semiconductor device (the surface of the n-GaAs layer), and the left vertical axis represents the Si concentration and the oxygen concentration (atoms / cm 3 ). The right vertical axis indicates the carrier concentration (pieces / cm 3 ). Characteristic curves C11 and C21 show the results of analysis of the Si concentration in Examples 1 and 2, respectively. C12 and C22 show the results of analysis of the oxygen concentration in Examples 1 and 2, respectively. Characteristic curves C13 and C23 show the results of Example 1, respectively. 2 and 2 show the evaluation results (CV profile) of the carrier concentration.
図２及び図３に示すように、ＳＩＭＳ測定結果から、アンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、Ｓｉ及びＳｉ化合物が多く存在しており、同時に酸素も多く存在していることがわかる。一方、ＣＶ測定結果から、界面にキャリアの蓄積が無いことがわかる。これによって基板上に存在していたＳｉ及びＳｉ化合物がオゾン水によって酸化され、電気的に不活性化されていることがわかる。
また、実施例１（図２）と実施例２（図３）の酸素濃度分布の比較から、オゾン水による処理時間を増やしても酸化膜の厚さがほとんど増加しないことがわかる。
As shown in FIG. 2 and FIG. 3, from the SIMS measurement results, there are a large amount of Si and Si compounds at the interface between the undoped semi-insulating substrate and the GaAs buffer layer, and a large amount of oxygen at the same time. Recognize. On the other hand, it can be seen from the CV measurement results that there is no accumulation of carriers at the interface. Thus, it can be seen that Si and Si compounds existing on the substrate are oxidized by ozone water and electrically inactivated.
Moreover, it can be seen from the comparison of the oxygen concentration distributions of Example 1 (FIG. 2) and Example 2 (FIG. 3) that the thickness of the oxide film hardly increases even if the treatment time with ozone water is increased.
（４）比較例１
本比較例１の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、実施例１及び２と同じである。
すなわち、本比較例１では、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法として、前述した従来の第三の方法（ＵＶオゾン処理法）を用いた。
この場合、処理条件としては、次の条件Ｃを用いた。
条件Ｃ：ＵＶオゾン処理時間・・・２０分
(4) Comparative Example 1
The manufacturing process of the semiconductor device of Comparative Example 1 is the same as that of Examples 1 and 2 except for the surface treatment method for preventing the accumulation of carriers due to Si acting as a donor.
That is, in the present comparative example 1, the above-described conventional third method (UV ozone treatment method) was used as a surface treatment method for preventing the accumulation of carriers due to Si acting as a donor.
In this case, the following condition C was used as a processing condition.
Condition C: UV ozone treatment time 20 minutes
（５）比較例２
本比較例２の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、比較例１と同じである。
この場合、処理条件としては、次の条件Ｄを用いた。
条件Ｄ：ＵＶオゾン処理時間・・・１０分
(5) Comparative Example 2
The manufacturing process of the semiconductor device of Comparative Example 2 is the same as that of Comparative Example 1 except for the surface treatment method for preventing the accumulation of carriers due to Si acting as a donor.
In this case, the following condition D was used as a processing condition.
Condition D: UV ozone treatment time: 10 minutes
（６）比較例３
比較例３の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、実施例１及び２と同じである。
すなわち、本比較例３では、オゾンによる基板表面のＳｉ又はＳｉ化合物の不活性化の効果を確認するため、表面処理をなにも施さない基板を用いた。
(6) Comparative Example 3
The manufacturing process of the semiconductor device of Comparative Example 3 is the same as that of Examples 1 and 2 except for the surface treatment method for preventing the accumulation of carriers due to Si acting as a donor.
That is, in Comparative Example 3, a substrate that was not subjected to any surface treatment was used in order to confirm the effect of inactivating Si or Si compounds on the substrate surface by ozone.
（７）比較例１から３と、実施例１から２との比較
比較例１から３におけるＳｉ濃度、酸素濃度、及びキャリア濃度を、実施例１から２と同じ方法で分析、評価した。比較例１から３及び実施例１から２の表面モフォロジーを、レーザ光散乱を利用して測定した。
(7) Comparison between Comparative Examples 1 to 3 and Examples 1 and 2 The Si concentration, oxygen concentration, and carrier concentration in Comparative Examples 1 to 3 were analyzed and evaluated in the same manner as in Examples 1 and 2. The surface morphology of Comparative Examples 1 to 3 and Examples 1 to 2 was measured using laser light scattering.
図４から図６は、比較例１から３におけるＳｉ濃度と酸素濃度の分析結果と、キャリア濃度の評価結果を示す特性図である。図において、特性曲線Ｃ３１、Ｃ４１及びＣ５１はそれぞれ比較例３から５のＳｉ濃度の分析結果を示し、特性曲線Ｃ３２、Ｃ４２及びＣ５２はそれぞれ比較例３から５の酸素濃度の分析結果を示し、特性曲線Ｃ３３、Ｃ４３及びＣ５３はそれぞれ比較例３から５のキャリア濃度の評価結果を示す。 FIGS. 4 to 6 are characteristic diagrams showing analysis results of Si concentration and oxygen concentration and evaluation results of carrier concentration in Comparative Examples 1 to 3. FIGS. In the figure, characteristic curves C31, C41 and C51 show the analysis results of Si concentration in Comparative Examples 3 to 5, respectively, and characteristic curves C32, C42 and C52 show the analysis results of oxygen concentration in Comparative Examples 3 to 5, respectively. Curves C33, C43, and C53 show the carrier concentration evaluation results of Comparative Examples 3 to 5, respectively.
図４に示すように、比較例１では、アンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、実施例１から２と同様にＳｉ及びＳｉ化合物が多く存在し、酸素も多く存在している。また、界面にキャリアの蓄積が見られない。これによりＳｉは酸化され不活性化されていることがわかる。 As shown in FIG. 4, in Comparative Example 1, a large amount of Si and Si compounds and a large amount of oxygen are present at the interface between the undoped semi-insulating substrate and the GaAs buffer layer, as in Examples 1 and 2. . Also, no carrier accumulation is observed at the interface. This shows that Si is oxidized and inactivated.
図５に示すように、比較例２ではアンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、Ｓｉ及びＳｉ化合物が比較例１と同様に多く存在している。しかしながら、この場合には、ＣＶ測定において若干のキャリアの蓄積が見られる。これは、比較例１に比べ処理時間が短いため、Ｓｉ及びＳｉ化合物が十分に酸化されていないためである。 As shown in FIG. 5, in Comparative Example 2, a large amount of Si and Si compounds are present at the interface between the undoped semi-insulating substrate and the GaAs buffer layer, as in Comparative Example 1. However, in this case, some carrier accumulation is observed in the CV measurement. This is because Si and the Si compound are not sufficiently oxidized because the processing time is shorter than that of Comparative Example 1.
図６に示すように、比較例３ではアンドープ半絶縁性基板とＧａＡｓバッファ層との界面にＳｉ及びＳｉ化合物が実施例１から２と同様に多く存在している。しかし、この場合は酸素がほとんど存在していない。さらに、ＣＶ測定においてキャリアの蓄積が見られる。したがって、実施例１から２及び比較例１から２と、比較例３との比較から、Ｓｉがドナーとして作用することによるキャリア蓄積の防止に、オゾンによる酸化処理が有効であることがわかる。 As shown in FIG. 6, in Comparative Example 3, a large amount of Si and Si compounds are present at the interface between the undoped semi-insulating substrate and the GaAs buffer layer, as in Examples 1 and 2. In this case, however, almost no oxygen is present. Furthermore, carrier accumulation is observed in the CV measurement. Therefore, the comparison between Examples 1 and 2 and Comparative Examples 1 and 2 and Comparative Example 3 shows that the oxidation treatment with ozone is effective in preventing carrier accumulation due to Si acting as a donor.
しかしながら、比較例１から２では、表面処理方法として、ＵＶオゾン処理法が用いられている。そのため、実施例１から２に比較して、図４及び図５に示すように界面の酸素濃度が非常に高くなっている。 However, in Comparative Examples 1 and 2, the UV ozone treatment method is used as the surface treatment method. Therefore, compared with Examples 1 and 2, as shown in FIGS. 4 and 5, the oxygen concentration at the interface is very high.
また、比較例１から２では、表面モフォロジーが悪化している。図７は、実施例１から２と比較例１から３におけるヘイズ（ｐｐｍ）の測定結果を示す図である。このヘイズの測定にはテンコール社の商品名「Surfscan6200」を使用した。図７に示すように、比較例１から２では半導体装置の表面にヘイズが多く、半導体装置の表面モフォロジーが悪化している。これは、前述のようにＵＶオゾン処理では、基板表面の酸化膜が著しく厚くなるためである。この値が５０ｐｐｍ以下、さらに好ましくは１０ｐｐｍ以下であると表面の光沢が保たれ、高い商品価値を発揮する。これに対し、実施例１から２ではヘイズが多くなく、本発明の表面処理方法によれば、表面モフォロジーが悪化しないことがわかる。 In Comparative Examples 1 and 2, the surface morphology is deteriorated. FIG. 7 is a diagram showing measurement results of haze (ppm) in Examples 1 and 2 and Comparative Examples 1 to 3. The product name “Surfscan6200” of Tencor was used for the measurement of haze. As shown in FIG. 7, in Comparative Examples 1 and 2, the surface of the semiconductor device has a lot of haze, and the surface morphology of the semiconductor device is deteriorated. This is because the oxide film on the substrate surface becomes extremely thick in the UV ozone treatment as described above. When this value is 50 ppm or less, more preferably 10 ppm or less, the gloss of the surface is maintained and high commercial value is exhibited. On the other hand, in Examples 1 and 2, there is not much haze, and it can be seen that according to the surface treatment method of the present invention, the surface morphology does not deteriorate.
以上、本発明の実施形態について詳細に説明したが、本発明は上述したような実施の形態に限定されるものではない。
上述した実施形態においては、化合物半導体基板として、ＧａＡｓ半導体から成るアンドープ半絶縁性基板を用いる場合について説明したが、これに限らず、ＧａＡｓ化合物以外の化合物から成る半導体、たとえばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成る基板に対して、本発明による表面処理方法を適用するようにしてもよいことは明らかである。
As mentioned above, although embodiment of this invention was described in detail, this invention is not limited to embodiment as mentioned above.
In the above-described embodiments, the case where an undoped semi-insulating substrate made of GaAs semiconductor is used as the compound semiconductor substrate has been described. However, the present invention is not limited to this, and semiconductors made of compounds other than GaAs compounds such as InP compound semiconductors and CdTe compounds are used. It is obvious that the surface treatment method according to the present invention may be applied to a substrate made of a semiconductor.
また、上述した実施形態においては、下地膜として、ＧａＡｓ化合物から成るエピタキシャル層を用いる場合について説明したが、ＧａＡｓ化合物以外の化合物から成る半導体、例えばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成るエピタキシャル層に対して、本発明に用いた表面処理方法を適用するようにしてもよいことは明らかである。 In the above-described embodiment, the case where an epitaxial layer made of a GaAs compound is used as the base film has been described. However, a semiconductor made of a compound other than a GaAs compound, for example, an epitaxial layer made of an InP compound semiconductor or a CdTe compound semiconductor is used. Obviously, the surface treatment method used in the present invention may be applied.
さらにまた、上述した実施形態においては、基板または下地膜の表面に形成されるエピタキシャル層として、ＧａＡｓ化合物から成るエピタキシャル層を用いる場合について説明したが、ＧａＡｓ化合物以外の化合物から成る半導体、たとえばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成るエピタキシャル層を用いるようにしてもよい。 Furthermore, in the above-described embodiments, the case where an epitaxial layer made of a GaAs compound is used as the epitaxial layer formed on the surface of the substrate or the base film has been described. However, a semiconductor made of a compound other than a GaAs compound, for example, an InP compound An epitaxial layer made of a semiconductor or a CdTe compound semiconductor may be used.
さらにまた、本発明は、ＭＥＳＦＥＴ、ＨＥＭＴ以外の半導体装置にも適用することができると共に、その要旨を逸脱しない範囲で種々に変形実施可能なことは勿論である。 Furthermore, the present invention can be applied to semiconductor devices other than MESFETs and HEMTs, and various modifications can be made without departing from the scope of the invention.
１ ＧａＡｓ半導体アンドープ半絶縁性基板
２ 表面処理層
３ ＧａＡｓ化合物から成るエピタキシャル層
４ さらに多数のエピタキシャル層
５ 電気的に不活性な状態のＳｉ及びＳｉ化合物
６ エピタキシャル層に付着する表面
７ ＧａＡｓ化合物エピタキシャル層を成長した下地膜
Ｃ１１ 実施例１のＳｉ濃度の分析結果
Ｃ１２ 実施例１の酸素濃度の分析結果
Ｃ１３ 実施例１のキャリア濃度の評価結果
Ｃ２１ 実施例２のＳｉ濃度の分析結果
Ｃ２２ 実施例２の酸素濃度の分析結果
Ｃ２３ 実施例２のキャリア濃度の評価結果
Ｃ３１ 比較例３のＳｉ濃度の分析結果
Ｃ３２ 比較例３の酸素濃度の分析結果
Ｃ３３ 比較例３のキャリア濃度の評価結果
Ｃ４１ 比較例４のＳｉ濃度の分析結果
Ｃ４２ 比較例４の酸素濃度の分析結果
Ｃ４３ 比較例４のキャリア濃度の評価結果
Ｃ５１ 比較例５のＳｉ濃度の分析結果
Ｃ５２ 比較例５の酸素濃度の分析結果
Ｃ５３ 比較例５のキャリア濃度の評価結果
ＵＶ 紫外線
DESCRIPTION OF
Claims (4)
上記化合物半導体基板の表面、この基板表面と上記化合物単結晶膜との界面、上記化合物単結晶膜の表面の何れかに、Ｓｉ酸化膜を有し、該Ｓｉ酸化膜表面のヘイズが１０ｐｐｍ以下であることを特徴とする、半導体基板。 A compound semiconductor substrate or a substrate having one or more compound single crystal films formed on the substrate,
The surface of the compound semiconductor substrate, the interface between the substrate surface and the compound single crystal film, or the surface of the compound single crystal film has a Si oxide film, and the haze of the Si oxide film surface is 10 ppm or less. A semiconductor substrate, comprising:
4. The semiconductor substrate according to claim 3, wherein a haze on the surface of the compound single crystal film is 10 ppm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005278832A JP2006128651A (en) | 2005-09-26 | 2005-09-26 | Semiconductor device and semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005278832A JP2006128651A (en) | 2005-09-26 | 2005-09-26 | Semiconductor device and semiconductor substrate |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37560899A Division JP4110220B2 (en) | 1999-12-28 | 1999-12-28 | Method of surface treatment of compound semiconductor substrate or base film, compound semiconductor substrate having compound single crystal film, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006128651A true JP2006128651A (en) | 2006-05-18 |
Family
ID=36722943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005278832A Pending JP2006128651A (en) | 2005-09-26 | 2005-09-26 | Semiconductor device and semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006128651A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009033648A1 (en) | 2008-07-18 | 2010-01-21 | Sumitomo Electric Industries, Ltd. | A method of manufacturing a III-V compound semiconductor substrate, a method of manufacturing an epitaxial wafer, III-V compound semiconductor substrate, and epitaxial wafers |
-
2005
- 2005-09-26 JP JP2005278832A patent/JP2006128651A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009033648A1 (en) | 2008-07-18 | 2010-01-21 | Sumitomo Electric Industries, Ltd. | A method of manufacturing a III-V compound semiconductor substrate, a method of manufacturing an epitaxial wafer, III-V compound semiconductor substrate, and epitaxial wafers |
| DE102009033648B4 (en) | 2008-07-18 | 2024-04-18 | Sumitomo Electric Industries, Ltd. | Method for producing a III-V compound semiconductor substrate, method for producing an epitaxial wafer, III-V compound semiconductor substrate and epitaxial wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330218B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US20040192043A1 (en) | Surface treatment method for a compound semiconductor layer and method of fabrication of a semiconductor device | |
| US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| JPH06232100A (en) | Method for removing surface impurities of III-V semiconductor device | |
| US6960482B2 (en) | Method of fabricating nitride semiconductor and method of fabricating semiconductor device | |
| JP4110220B2 (en) | Method of surface treatment of compound semiconductor substrate or base film, compound semiconductor substrate having compound single crystal film, and semiconductor device | |
| JP2006128651A (en) | Semiconductor device and semiconductor substrate | |
| JP2001053011A (en) | Compound semiconductor wafer and semiconductor device using the same | |
| JPH09320967A (en) | Method for manufacturing compound semiconductor wafer | |
| US11037782B1 (en) | Heterostructure semiconductor device and manufacturing method | |
| JP4186489B2 (en) | Cleaning treatment method and semiconductor device manufacturing method | |
| CN111379027A (en) | Gallium arsenide wafer and preparation method thereof | |
| JP7033498B2 (en) | Semiconductor devices and their manufacturing methods | |
| US6336970B1 (en) | Surface preparation method and semiconductor device | |
| JP2006148160A (en) | Surface treatment method and semiconductor device | |
| JP2000349067A (en) | Dry etching method for semiconductor | |
| EP0196897B1 (en) | Thermal etching of a compound semiconductor | |
| US20060185688A1 (en) | Semiconductor wafer cleaning method and wafer cleaned by same method | |
| US5248376A (en) | Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same | |
| JP2006210472A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1079363A (en) | Surface treatment method for compound semiconductor wafer | |
| JP3211227B2 (en) | Method for stabilizing surface of GaAs layer, method for manufacturing GaAs semiconductor device, and method for forming semiconductor layer | |
| JPH06101454B2 (en) | Vapor phase etching method for compound semiconductor | |
| JP2608448B2 (en) | Processing method of GaAs substrate | |
| JP3077876B2 (en) | Surface treatment method for III-V compound semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A02 | Decision of refusal |
Effective date: 20081021 Free format text: JAPANESE INTERMEDIATE CODE: A02 |