JP2006118205A - キーレスエントリーシステム、送信機、および受信機 - Google Patents

Abstract

【課題】送信機に設けられた不揮発性メモリへの書き込み回数を削減する。
【解決手段】送信機は、揮発性メモリに記憶されている第一の数値を規則に従って増加させ、第一の数値を無線で送信する。受信機は、第一の数値を受信し、第一の数値がメモリに記憶されている第二の数値よりも大きい場合には、認証が正しく行われたことを示す信号を出力し、第二の数値を第一の数値に更新する。また、送信機は、第一の数値が所定の数値増加するごとに、第一の数値に当該所定の数値を加算した数値である第三の数値を不揮発性メモリに書き込む。そして、電池交換等により揮発性メモリに記憶されている第一の数値が消去されると、送信機は、不揮発性メモリに記憶されている第三の数値を読み出して、当該第三の数値を第一の数値として揮発性メモリに書き込む。
【選択図】 図１

Description

本発明は、自動車や住宅等の錠の施錠・解錠に用いられるキーレスエントリーシステムに関する。

近年、自動車や住宅等の様々な分野において、キーレスエントリーシステムが採用されている。このようなキーレスエントリーシステムは、携帯可能な送信機と、自動車等に搭載される受信機とを含んで構成されている。そして、送信機から受信機に無線で信号が送信され、錠の施錠・解錠が行われる。

また、このようなキーレスエントリーシステムにおいては、送信機から受信機に送信される信号にローリングコード等を用いることで、セキュリティ性の向上が図られている。ローリングコードは、送信機内に設けられたフラッシュメモリ等の不揮発性メモリに記憶されており、一回の送信ごとに更新される（特許文献１）。これにより、学習リモコン等を用いた不正な信号による、錠の施錠・解錠を防ぐことができる。
特開２０００−３１４２５２号公報

前述したように、不揮発性メモリのローリングコードを一回の送信ごとに更新する場合、実使用を１０年として約１０万回の書き換えが可能でなければならない。そのため、不揮発性メモリにおいて、ページを複数持たせることや、１ビットを２セルで構成すること等の物理的な対策が取られている。
しかしながら、不揮発性メモリにこれらの物理的な対策を施すことによりチップ面積が肥大化し、送信機のコストアップを招いている。

本発明は上記課題を鑑みてなされたものであり、送信機に設けられた不揮発性メモリへの書き込み回数を削減することにより、不揮発性メモリへの物理的な対策を不要とし、送信機の製造コストを抑制することを目的とする。

上記目的を達成するための、本発明に係るキーレスエントリーシステムは、揮発性メモリと、前記揮発性メモリに記憶されている第一の数値を規則に従って増加させる認証数値更新部と、前記第一の数値を無線で送信する認証数値送信部と、を備える送信機と、第二の数値を記憶するメモリと、前記第一の数値を受信する認証数値受信部と、前記第一の数値が前記第二の数値よりも大きい場合には、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、を備える受信機と、を含み、前記送信機は、不揮発性メモリと、前記第一の数値が所定の数値増加するごとに、前記第一の数値に前記所定の数値以上の数値を加算した数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、を更に備えることとする。

また、本発明に係るキーレスエントリーシステムは、揮発性メモリと、前記揮発性メモリに記憶されている第一の数値を規則に従って減少させる認証数値更新部と、前記第一の数値を無線で送信する認証数値送信部と、を備える送信機と、第二の数値を記憶するメモリと、前記第一の数値を受信する認証数値受信部と、前記第一の数値が前記第二の数値よりも小さい場合には、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、を備える受信機と、を含み、前記送信機は、不揮発性メモリと、前記第一の数値が所定の数値減少するごとに、前記第一の数値から前記所定の数値以上の数値を減じた数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、を更に備えることとする。

また、本発明に係る送信機は、前記キーレスエントリーシステムにおける前記送信機であって、前記揮発性メモリと、前記認証数値更新部と、前記認証数値送信部と、前記不揮発性メモリと、前記バックアップ部と、前記認証数値復元部と、を備えることとする。

また、本発明に係る受信機は、前記キーレスエントリーシステムにおける前記受信機であって、前記メモリと、前記認証数値受信部と、前記認証部と、を備えることとする。

また、本発明に係るキーレスエントリーシステムは、相互に無線で通信可能な送信機及び受信機を含んで構成されるキーレスエントリーシステムであって、揮発性メモリと、前記揮発性メモリに記憶されている第一の数値を無線で送信する認証数値送信部と、前記第一の数値に応じて無線で送信されてくる、認証が正しく行われたことを示す信号である認証完了信号を受信する認証完了信号受信部と、前記認証完了信号に応じて、前記第一の数値を所定の増分値だけ増加させる認証数値更新部と、不揮発性メモリと、前記第一の数値が所定の数値増加するごとに、前記第一の数値に前記所定の数値を加算した数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、を備える送信機と、第二の数値を記憶するメモリと、前記第一の数値を受信する認証数値受信部と、前記第二の数値より大きく、かつ、最小の前記第三の数値である第四の数値を算出し、当該第四の数値を前記メモリに書き込む認証数値算出部と、前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ大きい場合に、前記認証完了信号を無線で送信する認証完了信号送信部と、前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ大きい場合に、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、を備える受信機と、を含んで構成されることとする。

また、本発明に係るキーレスエントリーシステムは、相互に無線で通信可能な送信機及び受信機を含んで構成されるキーレスエントリーシステムであって、揮発性メモリと、前記揮発性メモリに記憶されている第一の数値を無線で送信する認証数値送信部と、前記第一の数値に応じて無線で送信されてくる、認証が正しく行われたことを示す信号である認証完了信号を受信する認証完了信号受信部と、前記認証完了信号に応じて、前記第一の数値を所定の増分値だけ減少させる認証数値更新部と、不揮発性メモリと、前記第一の数値が所定の数値減少するごとに、前記第一の数値から前記所定の数値を減じた数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、を備える送信機と、第二の数値を記憶するメモリと、前記第一の数値を受信する認証数値受信部と、前記第二の数値より大きく、かつ、最小の前記第三の数値である第四の数値を算出し、当該第四の数値を前記メモリに書き込む認証数値算出部と、前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ小さい場合に、前記認証完了信号を無線で送信する認証完了信号送信部と、前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ小さい場合に、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、を備える受信機と、を含んで構成されることとする。

また、本発明に係る送信機は、相互に無線で通信可能な送信機及び受信機を含んで構成される前記キーレスエントリーシステムにおける前記送信機であって、前記揮発性メモリと、前記認証数値送信部と、前記認証完了信号受信部と、前記認証数値更新部と、前記不揮発性メモリと、前記バックアップ部と、前記認証数値復元部と、を備えることとする。

また、本発明に係る送信機は、相互に無線で通信可能な送信機及び受信機を含んで構成される前記キーレスエントリーシステムにおける前記受信機であって、前記メモリと、前記認証数値受信部と、前記認証数値算出部と、前記認証完了信号送信部と、前記認証部と、を備えることとする。

送信機に設けられた不揮発性メモリへの書き込み回数を削減することにより、不揮発性メモリへの物理的な対策を不要とし、送信機の製造コストを抑制することができる。

＜＜第一の実施形態＞＞
＝＝全体構成＝＝
（１）ハードウェア構成
本発明の第一の実施形態である、自動車の錠の施錠・解錠を行うためのキーレスエントリーシステムについて説明する。図１は、第一の実施形態のキーレスエントリーシステムの構成を示すブロック図である。当該キーレスエントリーシステムは、送信機１及び受信機２を含んで構成されている。送信機１は、例えば、自動車のドアロックやステアリングロックの鍵穴に差し込むキーのハンドル部等に設けられている。そして、受信機２は、例えば、自動車のインナーミラーの近傍等に設けられている。

送信機１は、電池１１、操作スイッチ１２、ＣＰＵ１３、ＲＡＭ（Random Access Memory）１４、フラッシュメモリ１５、及び送信回路１６を備えている。

電池１１は、送信機１の各部の動作に必要な電力を供給するためのものである。操作スイッチ１２は、利用者からの施錠・解錠の指示を受け付けるスイッチである。ＣＰＵ１３は、送信機１の全体を制御するものである。

ＲＡＭ１４には、ＣＰＵ１３が使用する作業用データ等が記憶される。送信機１から受信機２に送信されるローリングコードも、ＲＡＭ１４に記憶されている。本実施の形態におけるローリングコードは初期値が「０」であり、操作スイッチ１２が操作されるごとに、１ずつカウントアップされる。なお、ＲＡＭ１４は揮発性メモリであるため、操作スイッチ１２の操作にかかわらず、電池１１から電力の供給を受けている。

フラッシュメモリ１５は、書き換え可能な不揮発性メモリであり、プログラムや保存用のデータ等を記憶している。なお、フラッシュメモリ１５がプログラムを記憶せず、別途プログラム格納用のＲＯＭ（Read-Only Memory）が設けられていることとしてもよい。送信回路１６は、デジタルデータをアナログデータに変換し、これを増幅して電磁波として送出する回路である。電磁波としては、電波や赤外線が用いられる。

受信機２は、ＣＰＵ２１、ＲＡＭ２２、フラッシュメモリ２３、受信回路２４、及び駆動回路２５を備えている。

ＣＰＵ２１は、受信機２の全体を制御するものである。ＲＡＭ２２には、ＣＰＵ２１が使用する作業用データ等が記憶される。フラッシュメモリ２３は、書き換え可能な不揮発性メモリであり、プログラムや保存用のデータ等を記憶している。フラッシュメモリ２３には、送信機１から前回受信したローリングコードが記憶されている。なお、フラッシュメモリ２３がプログラムを記憶せず、別途プログラム格納用のＲＯＭが設けられていることとしてもよい。受信回路２４は、送信機１から送出された電磁波を受信し、これをデジタルデータに変換してＣＰＵ２１に入力する回路である。駆動回路２５は、自動車の錠を施錠・解錠するロック機構を作動させるアクチュエータ２６に、駆動信号を送信する回路である。なお、受信機２の各部２１〜２５には、自動車のバッテリ２７から電力が供給される。

（２）機能構成
次に、送信機１及び受信機２が備える機能について説明する。図２は、送信機１が備える機能を示すブロック図である。送信機１は、認証コード更新部（認証数値更新部）３１、認証コード送信部（認証数値送信部）３２、バックアップ部３３、及び認証コード復元部（認証数値復元部）３４を備えている。認証コード更新部３１、バックアップ部３３、及び認証コード復元部３４は、ＣＰＵ１３及びフラッシュメモリ１５に格納されているプログラムにより実現される。また、認証コード送信部３２は、ＣＰＵ１３、フラッシュメモリ１５に格納されているプログラム、及び送信回路１６を用いて実現される。

認証コード更新部３１は、ＲＡＭ１４に記憶されているローリングコード（第一の数値）をカウントアップ（１加算）する。認証コード送信部３２は、図３に示す送信コード３５を生成し、当該送信コード３５を受信機２に送信する。送信コード３５は、識別コード及びローリングコードを含んで構成されている。識別コードは、受信機２が送信機１を識別するためのコードであり、フラッシュメモリ１５に記憶されている。

バックアップ部３３は、電池１１の消耗・交換等によりＲＡＭ１４に記憶されているローリングコードが消失した場合に備えて、ローリングコードをフラッシュメモリ１５に格納する。認証コード復元部３４は、電池１１の消耗による電圧低下や電池１１の交換作業に伴うＣＰＵ１３のリセット時に、フラッシュメモリ１５に記憶されているローリングコードをＲＡＭ１４にロードする。

図４は、受信機２が備える機能を示すブロック図である。受信機２は、認証コード受信部（認証数値受信部）４１及び認証部４２を備えている。認証コード受信部４１は、ＣＰＵ２１、フラッシュメモリ２３に格納されているプログラム、及び受信回路２４を用いて実現される。また、認証部４２は、ＣＰＵ２１及びフラッシュメモリ２３に格納されているプログラムにより実現される。

認証コード受信部４１は、送信機１から送信されてくる送信コードを受信する。認証部４２は、送信コードに設定されているローリングコードと、フラッシュメモリ２３に記憶されている前回受信したローリングコード（第二の数値）とを比較する。そして、認証部４２は、今回受信したローリングコードが前回受信したローリングコードより大きければ、正しいローリングコードが送信されてきたと認識し、駆動回路２５を介してアクチュエータ２６に施錠・解錠指示信号を送信する。続いて、認証部４２は、今回受信したローリングコードをフラッシュメモリ２３に格納する。なお、フラッシュメモリ２３には、送信機１の識別コードと対応付けてローリングコードが記憶される。

＝＝処理説明＝＝
次に、本実施形態のキーレスエントリーシステムにおいて実行される処理について、フローチャートを用いて説明する。

（１）送信機の処理
図５は、送信機１において実行される処理を示すフローチャートである。操作スイッチ１２が操作されると、認証コード更新部３１は、ＲＡＭ１４に記憶されているローリングコードを読み出し（Ｓ５０１）、ＲＡＭ１４に記憶されているローリングコードをカウントアップする（Ｓ５０２）。そして、バックアップ部３３は、カウントアップされたローリングコードが１００の倍数である場合（Ｓ５０３：Ｙｅｓ）、ＲＡＭ１４に記憶されているローリングコードに１００加算したローリングコード（第三の数値）をフラッシュメモリ１５に格納する（Ｓ５０４）。

次に、認証コード送信部３２は、フラッシュメモリ１５からＲＡＭ１４にロードされている識別コードを読み出し（Ｓ５０５）、ローリングコードと合わせて送信コードを生成する（Ｓ５０６）。そして、認証コード送信部３２は、当該送信コードを受信機２に送信する（Ｓ５０７）。

つまり、本実施の形態においては、ＲＡＭ１４に記憶されているローリングコードが１００回カウントアップされるごとに、ＲＡＭ１４のローリングコードに１００加算したコードがフラッシュメモリ１５にバックアップされることとなる。

ここで、電池１１の消耗・交換等により、ＲＡＭ１４に記憶されているローリングコードが消去されたとする。この場合、ＣＰＵ１３のリセット時に、認証コード復元部３４が、フラッシュメモリ１５に記憶されているローリングコードをＲＡＭ１４にロードする。これにより、フラッシュメモリ１５からＲＡＭ１４にロードされるローリングコードは、消去される直前にＲＡＭ１４に記憶されていたローリングコードよりも大きい値となる。

（２）受信機の処理
図６は、受信機２において実行される処理を示すフローチャートである。まず、認証コード受信部４１が、送信機１から送信されてくる送信コードを受信する（Ｓ６０１）。次に、認証部４２は、当該送信コードに設定されている識別コードに対応するローリングコードをＲＡＭ２２から読み出す（Ｓ６０２）。そして、認証部４２は、送信機１からのローリングコードが、受信機２が保持するローリングコードより大きい場合（Ｓ６０３：Ｙｅｓ）、正しいローリングコードが送信されてきたと認識し、アクチュエータ２６に駆動信号を送信する（Ｓ６０４）。さらに、認証部４２は、送信機１から受信したローリングコードをＲＡＭ２２のローリングコードに設定し（Ｓ６０５）、当該ローリングコードをフラッシュメモリ２３に格納する（Ｓ６０６）。

このように、受信機２においては、受信機２が保持するローリングコードより大きいローリングコードが送信されてくれば、正しいローリングコードとして認証している。そのため、受信機２の受信範囲外で送信機１の操作スイッチ１２が操作される動作（空押し）によって送信機１のローリングコードのみカウントアップされた場合であっても、その後に送信機１から送出されるローリングコードは正しく認証されることとなる。また、送信機１においてＲＡＭ１４のローリングコードが消失した場合においても、フラッシュメモリ１５から復元されたローリングコードは、受信機２が保持するローリングコードより大きい値となり、正しく認証されることとなる。

＜＜第二の実施形態＞＞
＝＝全体構成＝＝
（１）ハードウェア構成
次に、本発明の第二の実施形態であるキーレスエントリーシステムについて説明する。図７は、第二の実施形態のキーレスエントリーシステムの構成を示すブロック図である。本実施形態におけるキーレスエントリーシステムは、送信機５１及び受信機５２を含んで構成されている。送信機５１は、第一の実施形態における送信機１の送信回路１６を送受信回路６１に変更したものである。また、受信機５２は、第一の実施形態における受信機２の受信回路２４を送受信回路６２に変更したものである。送受信回路６１，６２は、送信回路１６及び受信回路２４の機能を兼ね備えた回路である。つまり、送信機５１及び受信機５２は、送受信回路６１，６２を介して相互に電磁波を送受信することができる。その他の構成については、第一の実施形態と同様である。

（２）機能構成
次に、送信機５１及び受信機５２が備える機能について説明する。図８は、送信機５１が備える機能を示すブロック図である。送信機５１は、認証コード送信部（認証数値送信部）７１、認証完了信号受信部７２、認証コード更新部（認証数値更新部）７３、バックアップ部７４、認証コード復元部（認証数値復元部）７５、乱数受信部７６、暗号化部７７、暗号化信号送信部７８、リセット信号受信部７９、及び認証コードリセット部８０を備えている。認証コード受信部７１、認証完了信号受信部７２、乱数受信部７６、暗号化信号受信部７８、及びリセット信号受信部７９は、ＣＰＵ１３、フラッシュメモリ１５に格納されているプログラム、及び送受信回路６１を用いて実現される。また、認証コード更新部７３、バックアップ部７４、認証コード復元部７５、暗号化部７７、及び認証コードリセット部８０は、ＣＰＵ１３及びフラッシュメモリ１５に格納されているプログラムにより実現される。

認証コード送信部７１は、ＲＡＭ１４から識別コード及びローリングコード（第一の数値）を読み出して送信コードを生成し、当該送信コードを受信機５２に送信する。認証完了信号受信部７２は、当該送信コードに応じて受信機５２から送信されてくる、認証が完了したことを示す認証完了信号を受信する。認証コード更新部７３は、ＲＡＭ１４に記憶されているローリングコードをカウントアップする。

バックアップ部７４は、ローリングコードのフラッシュメモリ１５への格納を行う。また、認証コード復元部７５は、電池１１の消耗による電圧低下や電池１１の交換作業に伴うＣＰＵ１３のリセット時に、フラッシュメモリ１５に記憶されているローリングコードをＲＡＭ１４にロードする。

乱数受信部７６は、受信機２から送信されてくる、乱数が設定された信号である乱数信号を受信する。暗号化部７７は、乱数信号に設定されている乱数を、受信機５２との間で予め定められている規則に従って暗号化する。暗号化信号送信部７８は、暗号化部７７が暗号化した乱数の信号である暗号化信号を受信機５２に送信する。リセット信号受信部７９は、当該暗号化信号に応じて受信機５２から送信されてくるリセット信号を受信する。認証コードリセット部８０は、当該リセット信号に設定されているローリングコードを、ＲＡＭ１４及びフラッシュメモリ１５に書き込む。

図９は、受信機５２が備える機能を示すブロック図である。受信機５２は、認証コード受信部（認証数値受信部）９１、認証コード算出部（認証数値算出部）９２、認証部９３、認証完了信号送信部９４、乱数送信部９５、暗号化信号受信部９６、復号部９７、及びリセット信号送信部９８を備えている。認証コード受信部９１、認証完了信号送信部９４、乱数送信部９５、暗号化信号受信部９６、及びリセット信号送信部９８は、ＣＰＵ２１、フラッシュメモリ２３に格納されているプログラム、及び送受信回路６２を用いて実現される。また、認証コード算出部９２、認証部９３、及び復号部９７は、ＣＰＵ２１及びフラッシュメモリ２３に格納されているプログラムにより実現される。

認証コード受信部９１は、送信機５１から送信されてくる送信コードを受信する。認証コード算出部９２は、フラッシュメモリ２３に記憶されているローリングコードをもとに、送信機５１のフラッシュメモリ１５にバックアップされているローリングコード（第三の数値）を算出し、作業用コード（第四の数値）としてＲＡＭ２２に記憶する。

認証部９３は、送信コードに設定されているローリングコードと、フラッシュメモリ２３に記憶されている前回受信したローリングコード（第二の数値）及びＲＡＭ２２に記憶されている作業用コードとを比較する。そして、今回受信したローリングコードが前回受信したローリングコード又は作業用コードより１大きければ、認証部９３は、正しいローリングコードが送信されてきたと認識する。この場合、認証部９３は、駆動回路２５を介してアクチュエータ２６に施錠・解錠指示信号を送信し、今回受信したローリングコードをフラッシュメモリ２３に格納する。そして、認証完了信号送信部９４は、認証部９３において送信機５１が正しく認証されたことを示す認証完了信号を送信機５１に送信する。

つまり、本実施の形態におけるキーレスエントリーシステムにおいては、送信機５１と受信機５２が相互に通信することにより、互いに協調してローリングコードを更新している。したがって、操作スイッチ１２を空押ししても、送信機５１のローリングコードだけ更新されるということはない。そこで、前述の通り、認証部９３は今回受信するローリングコードが前回受信したローリングコードより１大きい場合に、正しいローリングコードであると認証することとしている。また、送信機５１において電池１１の消耗・交換等により、フラッシュメモリ１５に格納されているローリングコードが用いられる場合がある。そこで、作業用コードより１大きいローリングコードについても、正しく認証されることとしている。

乱数送信部９５は、認証部９３において正しく認証が行われなかった場合に、乱数を生成して、当該乱数を設定した信号である乱数信号を送信機５１に送信する。暗号化信号受信部９６は、乱数信号に応じて送信機５１から送信されてくる暗号化信号を受信する。復号部９７は、暗号化信号を送信機５１との間で予め定められている規則に従って復号する。リセット信号送信部９８は、復号部９７により復号された信号と乱数送信部９５が送信した乱数とが一致する場合は、フラッシュメモリ２３に記憶されているローリングコードを設定したリセット信号を送信機５１に送信する。

つまり、ローリングコードが正しく認証されなかった場合、送信機５１と受信機５２の間で所定の暗号処理により送信機５１の認証が行われる。そして、送信機５１が正しいものであると認証された場合は、送信機５１のローリングコードが受信機５１のローリングコードにリセットされる。これにより、正しい送信機５１であるにもかかわらず、認証部９３によって正しく認証されない場合を救済することができる。例えば、送信機５１が受信機５２から送信された認証完了信号を受信できなかった場合、受信機５２のローリングコードのみ更新されてしまい、以後、送信機５１は正しく認証されなくなってしまう。このような場合にローリングコードがリセットされることにより、送信機５１が正しく認証されることとなる。

＝＝処理説明＝＝
次に、本実施形態のキーレスエントリーシステムにおいて実行される処理について、フローチャートを用いて説明する。

（１）送信機の処理
図１０は、送信機５１において実行される処理を示すフローチャートである。操作スイッチ１２が操作されると、認証コード送信部７１は、ＲＡＭ１４に記憶されているローリングコードを読み出す（Ｓ１００１）。続いて、認証コード送信部７１は、ＲＡＭ１４に記憶されているローリングコードを作業用コードにセットし（Ｓ１００２）、当該作業用コードをカウントアップ（１加算）する（Ｓ１００３）。そして、認証コード送信部７１は、フラッシュメモリ１５からＲＡＭ１４にロードされている識別コードを読み出し（Ｓ１００４）、ローリングコードと合わせて送信コードを生成する（Ｓ１００５）。そして、認証コード送信部７１は、当該送信コードを受信機５２に送信する（Ｓ１００６）。

その後、所定の期間内に認証完了信号受信部７２が受信機５２から送信されてくる認証完了信号を受信すると（Ｓ１００７：Ｙｅｓ）、認証コード更新部７３は、ＲＡＭ１４に記憶されているローリングコードに作業用コードを上書きする（Ｓ１００８）。つまり、認証コード更新部７３は、認証完了信号に応じてＲＡＭ１４のローリングコードをカウントアップすることとなる。なお、所定の期間内に認証完了信号が受信されなかった場合（Ｓ１００９：Ｎｏ）、ＲＡＭ１４のローリングコードは更新されない。したがって、送信機５１の操作スイッチ１２が空押しされても、ローリングコードはカウントアップされない。

そして、バックアップ部７４は、カウントアップされたローリングコードが１００の倍数である場合（Ｓ１００９：Ｙｅｓ）、ＲＡＭ１４に記憶されているローリングコードに１００加算したローリングコードをフラッシュメモリ１５に格納する（Ｓ１０１０）。

なお、前述した通り、認証コード復元部７５は、電池１１の消耗・交換等に伴うＣＰＵ１３のリセット時に、フラッシュメモリ１５に記憶されているローリングコードをＲＡＭ１４にロードする。

（２）受信機の処理
図１１は、受信機５２において実行される処理を示すフローチャートである。まず、認証コード受信部９１が、送信機５１から送信されてくる送信コードを受信する（Ｓ１１０１）。次に、認証部９３は、当該送信コードに設定されている識別コードに対応するローリングコード（第三の認証コード）をＲＡＭ２２から読み出す（Ｓ１１０２）。そして、認証部９３は、送信機５１からのローリングコードが、受信機５２が保持するローリングコードより１だけ大きい場合（Ｓ１１０３：Ｙｅｓ）、正しいローリングコードが送信されてきたと認識する。

この条件に合致しない場合（Ｓ１１０３：Ｎｏ）、認証コード算出部９２は、ＲＡＭ２２から読み出したローリングコードより大きく、かつ、１００の倍数となる最小のコードを算出し、作業用コードにセットする（Ｓ１１０４）。つまり、作業用コードは、送信機５１のフラッシュメモリ１５にバックアップされているローリングコードである。そして、認証部９３は、送信機５１からのローリングコードが、当該作業用コードより１だけ大きい場合（Ｓ１１０５：Ｙｅｓ）、正しいローリングコードが送信されてきたと認識する。

これら２つの条件（Ｓ１１０３：Ｙｅｓ、Ｓ１１０５：Ｎｏ）のいずれかが満たされると、認証部９３は、アクチュエータ２６に駆動信号を送信する（Ｓ１１０６）。さらに、認証部９３は、送信機５１から受信したローリングコードをＲＡＭ２２のローリングコードに設定し（Ｓ１１０７）、当該ローリングコードをフラッシュメモリ２３に格納する（Ｓ１１０８）。そして、認証完了信号送信部９４は、正しく認証されたことを示す認証完了信号を送信機５１に送信する（Ｓ１１０９）。

（３）リセット処理
図１２は、送信機５１のローリングコードをリセットする処理の流れを示すフローチャートである。この処理は、図１１に示した処理において、送信機５１からのローリングコードが正しいものであると認識されなかった場合（Ｓ１１０５：Ｎｏ）に、実行される。

まず、受信機５２の乱数送信部９５は、乱数を生成し（Ｓ１２０１）、当該乱数を設定した乱数信号を送信機５１に送信する（Ｓ１２０２）。

送信機５１の乱数受信部７６は、当該乱数信号を受信する（Ｓ１２０３）。そして、暗号化部７７は、当該乱数信号に設定されている乱数を受信機５２との間で予め定められている規則に従って暗号化した暗号化信号を生成する（Ｓ１２０４）。続いて、暗号化信号送信部７８が、当該暗号化信号を受信機５２に送信する（Ｓ１２０５）。

受信機５２の暗号化信号受信部９６は、送信機５１から送信されてくる暗号化信号を受信する（Ｓ１２０６）。そして、復号部９７が、当該暗号化信号を送信機５１との間で予め定められている規則に従って復号する（Ｓ１２０７）。復号部９７により復号された信号と乱数送信部９５が送信した乱数とが一致する場合（Ｓ１２０８：Ｙｅｓ）、リセット信号送信部９８は、フラッシュメモリ２３に記憶されているローリングコードを設定したリセット信号を生成し、当該リセット信号を送信機５１に送信する（Ｓ１２０９）。

送信機５１のリセット信号受信部７９は、受信機５２から送信されてくるリセット信号を受信する（Ｓ１２１０）。そして、認証コードリセット部８０は、ＲＡＭ１４及びフラッシュメモリ１５に記憶されているローリングコードを、リセット信号に設定されているローリングコードに更新する（Ｓ１２１１，Ｓ１２１２）。

これにより、送信機５１のＲＡＭ１４及びフラッシュメモリ１５に記憶されているローリングコードが受信機５２のＲＡＭ２２及びフラッシュメモリ２３に記憶されているローリングコードと一致する。そして、送信機５１が次にローリングコードを送信すると、受信機５２において送信機５１が正しく認証されることとなる。

なお、送信機５１から送信された暗号化信号が不正であった場合（Ｓ１２０８：Ｎｏ）、受信機５２が車載の警笛装置を制御して警笛を鳴らすようにすることも可能である。また、受信機５２が送信機５１の識別コード３５を設定した警告信号を送信し、正規の送信機５１が当該警告信号を受信して警告音の出力等を行うようにすることも可能である。これにより、第三者による不正な解錠操作である所謂ハッキング行為に対応することができる。

以上、第一の実施形態及び第二の実施形態におけるキーレスエントリーシステムについて説明した。第一の実施形態の送信機１において、ローリングコードは、毎回ではなく、所定の回数（１００回）ごとにフラッシュメモリ（不揮発性メモリ）１５に書き込まれる。これにより、書き込み回数に上限があるフラッシュメモリへの書き込み回数を減らすことができる。

また、ＲＡＭ（揮発性メモリ）１４に記憶されているローリングコードが所定の回数更新されるごとに、更に所定の回数更新したローリングコードがフラッシュメモリ１５に書き込まれる。そして、電池１１の消耗・交換等によってＲＡＭ１４に記憶されているローリングコードが消去された場合、フラッシュメモリ１５に記憶されているローリングコードがＲＡＭ１４に書き込まれる。これにより、送信機１から送信されるローリングコードが、受信機２が保持するローリングコードよりも必ず大きくなり、送信機１が正しく認証されることとなる。

したがって、書き込み可能な回数を増やすためにフラッシュメモリのページを複数持たせることや、１ビットを２セルで構成すること等の物理的な対策が不要となり、送信機１の製造コストを抑制することができる。

なお、第一の実施形態においては、ローリングコードを１ずつカウントアップすることとしたが、カウントアップする数値は１より大きい値であってもよい。また、送信機１のフラッシュメモリ１５にバックアップされるローリングコードは、ＲＡＭ１４に記憶されているローリングコードをさらに所定の回数更新した値（１００を加算した値）としたが、所定の回数より更に多い回数更新した値であってもよい。また、送信機１の操作スイッチ１２が操作されるごとに、ローリングコードがカウントダウンされるようにすることもできる。

また、第二の実施形態の送信機５１においても、ローリングコードは、毎回ではなく、所定の回数ごとにフラッシュメモリ１５に書き込まれる。これにより、書き込み回数に上限があるフラッシュメモリ１５への書き込み回数を減らすことができる。つまり、書き込み回数を増やすためにフラッシュメモリ１５のページを複数持たせることや、１ビットを２セルで構成すること等の物理的な対策が不要となり、送信機５１の製造コストを抑制することができる。

なお、送信機５１と受信機５２とが相互に通信をすることによりローリングコードを互いに協調して更新させているキーレスエントリーシステムにおいては、ローリングコードの差が所定の値の場合にのみ、正しく認証されることとなる。しかし、送信機５１において、ローリングコードをＲＡＭ１４に記憶しているため、電池１１の消耗・交換等によってローリングコードが消去されてしまう場合がある。そこで、送信機５１においては、ＲＡＭ１４に記憶されているローリングコードを所定の回数更新するごとに、更に所定の回数更新したローリングコードをフラッシュメモリ１５に書き込んでいる。そして、電池１１の消耗・交換等によってＲＡＭ１４に記憶されているローリングコードが消えた場合、フラッシュメモリ１５に記憶されているローリングコードがＲＡＭ１４に書き込まれる。そこで、受信機５２においては、フラッシュメモリ１５から復元された場合のローリングコードについても、正しく認証することとしている。

このように、ＲＡＭ１４を用いることでフラッシュメモリ１５への書き込み回数を減らすことができる。つまり、書き込み可能な回数を増やすためにフラッシュメモリのページを複数持たせることや、１ビットを２セルで構成すること等の物理的な対策が不要となり、送信機１の製造コストを抑制することができる。また、認証可能なローリングコードが２つに限られているため、セキュリティレベルが著しく低下することがない。

なお、第二の実施形態においても、ローリングコードがカウントダウンされるようにすることもできる。

また、第一及び第二の実施形態においては、電池１１の消耗・交換等に伴うＣＰＵ１３のリセット時に、フラッシュメモリ１５にバックアップされたローリングコードをＲＡＭ１４にロードすることとしたが、ローリングコードを復元するタイミングはこれに限られない。例えば、操作スイッチ１２が押されたタイミングで、フラッシュメモリ１５のローリングコードとＲＡＭ１４のローリングコードとを比較し、これら２つのローリングコードの差が１００以内でない場合、ＲＡＭ１４のローリングコードが消去されたと判断してフラッシュメモリ１５のローリングコードをＲＡＭ１４にロードすることとしてもよい。

以上、本発明の実施形態である第一の実施形態及び第二の実施形態について説明したが、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

第一の実施形態のキーレスエントリーシステムの構成を示すブロック図である。 第一の実施形態に係る送信機が備える機能を示すブロック図である。 第一の実施形態及び第二の実施形態に係る送信コードの構成を示す図である。 第一の実施形態に係る受信機が備える機能を示すブロック図である。 第一の実施形態に係る送信機において実行される処理を示すフローチャートである。 第一の実施形態に係る受信機において実行される処理を示すフローチャートである。 第二の実施形態のキーレスエントリーシステムの構成を示すブロック図である。 第二の実施形態に係る送信機が備える機能を示すブロック図である。 第二の実施形態に係る受信機が備える機能を示すブロック図である。 第二の実施形態に係る受信機において実行される処理を示すフローチャートである。 第二の実施形態に係る受信機において実行される処理を示すフローチャートである。 第二の実施形態において送信機のローリングコードをリセットする処理を示すフローチャートである。

符号の説明

１ 送信機 ２ 受信機
１１ 電池 １２ 操作スイッチ
１３ ＣＰＵ １４ ＲＡＭ
１５ フラッシュメモリ １６ 送信回路
２１ ＣＰＵ ２２ ＲＡＭ
２４ フラッシュメモリ ２４ 受信回路
２５ 駆動回路 ２６ アクチュエータ
２７ バッテリ ３１ 認証コード更新部
３２ 認証コード送信部 ３３ バックアップ部
３４ 認証コード復元部 ３５ 送信コード
４１ 認証コード受信部 ４２ 認証部
５１ 送信機 ５２ 受信機
６１，６２ 送受信回路 ７１ 認証コード送信部
７２ 認証完了信号受信部 ７３ 認証コード更新部
７４ バックアップ部 ７５ 認証コード復元部
７６ 乱数受信部 ７７ 暗号化部
７８ 暗号化信号送信部 ７９ リセット信号受信部
８０ 認証コードリセット部 ９１ 認証コード受信部
９２ 認証コード算出部 ９３ 認証部
９４ 認証完了信号送信部 ９５ 乱数送信部
９６ 暗号化信号受信部 ９７ 復号部
９８ リセット信号送信部

Claims (8)

1. 揮発性メモリと、
   前記揮発性メモリに記憶されている第一の数値を規則に従って増加させる認証数値更新部と、
   前記第一の数値を無線で送信する認証数値送信部と、
   を備える送信機と、
   第二の数値を記憶するメモリと、
   前記第一の数値を受信する認証数値受信部と、
   前記第一の数値が前記第二の数値よりも大きい場合には、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、
   を備える受信機と、を含み、
   前記送信機は、
   不揮発性メモリと、
   前記第一の数値が所定の数値増加するごとに、前記第一の数値に前記所定の数値以上の数値を加算した数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、
   前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、
   を更に備えることを特徴とするキーレスエントリーシステム。
2. 揮発性メモリと、
   前記揮発性メモリに記憶されている第一の数値を規則に従って減少させる認証数値更新部と、
   前記第一の数値を無線で送信する認証数値送信部と、
   を備える送信機と、
   第二の数値を記憶するメモリと、
   前記第一の数値を受信する認証数値受信部と、
   前記第一の数値が前記第二の数値よりも小さい場合には、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、
   を備える受信機と、を含み、
   前記送信機は、
   不揮発性メモリと、
   前記第一の数値が所定の数値減少するごとに、前記第一の数値から前記所定の数値以上の数値を減じた数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、
   前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、
   を更に備えることを特徴とするキーレスエントリーシステム。
3. 請求項１又は２に記載のキーレスエントリーシステムにおける前記送信機であって、前記揮発性メモリと、前記認証数値更新部と、前記認証数値送信部と、前記不揮発性メモリと、前記バックアップ部と、前記認証数値復元部と、
   を備えることを特徴とする送信機。
4. 請求項１又は２に記載のキーレスエントリーシステムにおける前記受信機であって、前記メモリと、前記認証数値受信部と、前記認証部と、
   を備えることを特徴とする受信機。
5. 揮発性メモリと、
   前記揮発性メモリに記憶されている第一の数値を無線で送信する認証数値送信部と、
   前記第一の数値に応じて無線で送信されてくる、認証が正しく行われたことを示す信号である認証完了信号を受信する認証完了信号受信部と、
   前記認証完了信号に応じて、前記第一の数値を所定の増分値だけ増加させる認証数値更新部と、
   不揮発性メモリと、
   前記第一の数値が所定の数値増加するごとに、前記第一の数値に前記所定の数値を加算した数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、
   前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、
   を備える送信機と、
   第二の数値を記憶するメモリと、
   前記第一の数値を受信する認証数値受信部と、
   前記第二の数値より大きく、かつ、最小の前記第三の数値である第四の数値を算出し、当該第四の数値を前記メモリに書き込む認証数値算出部と、
   前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ大きい場合に、前記認証完了信号を無線で送信する認証完了信号送信部と、
   前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ大きい場合に、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、
   を備える受信機と、
   を含んで構成されることを特徴とするキーレスエントリーシステム。
6. 揮発性メモリと、
   前記揮発性メモリに記憶されている第一の数値を無線で送信する認証数値送信部と、
   前記第一の数値に応じて無線で送信されてくる、認証が正しく行われたことを示す信号である認証完了信号を受信する認証完了信号受信部と、
   前記認証完了信号に応じて、前記第一の数値を所定の増分値だけ減少させる認証数値更新部と、
   不揮発性メモリと、
   前記第一の数値が所定の数値減少するごとに、前記第一の数値から前記所定の数値を減じた数値である第三の数値を前記不揮発性メモリに書き込むバックアップ部と、
   前記第三の数値を読み出して、当該第三の数値を前記第一の数値として前記揮発性メモリに書き込む認証数値復元部と、
   を備える送信機と、
   第二の数値を記憶するメモリと、
   前記第一の数値を受信する認証数値受信部と、
   前記第二の数値より大きく、かつ、最小の前記第三の数値である第四の数値を算出し、当該第四の数値を前記メモリに書き込む認証数値算出部と、
   前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ小さい場合に、前記認証完了信号を無線で送信する認証完了信号送信部と、
   前記第一の数値が前記第二の数値又は前記第四の数値より前記増分値だけ小さい場合に、認証が正しく行われたことを示す信号を出力し、前記第二の数値を前記第一の数値に更新する認証部と、
   を備える受信機と、
   を含んで構成されることを特徴とするキーレスエントリーシステム。
7. 請求項５又は６に記載のキーレスエントリーシステムにおける前記送信機であって、前記揮発性メモリと、前記認証数値送信部と、前記認証完了信号受信部と、前記認証数値更新部と、前記不揮発性メモリと、前記バックアップ部と、前記認証数値復元部と、
   を備えることを特徴とする送信機。
8. 請求項５又は６に記載のキーレスエントリーシステムにおける前記受信機であって、前記メモリと、前記認証数値受信部と、前記認証数値算出部と、前記認証完了信号送信部と、前記認証部と、
   を備えることを特徴とする受信機。
   
   

Images