[go: up one dir, main page]

JP2006108460A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006108460A
JP2006108460A JP2004294532A JP2004294532A JP2006108460A JP 2006108460 A JP2006108460 A JP 2006108460A JP 2004294532 A JP2004294532 A JP 2004294532A JP 2004294532 A JP2004294532 A JP 2004294532A JP 2006108460 A JP2006108460 A JP 2006108460A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
core substrate
elastic body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004294532A
Other languages
English (en)
Inventor
Naoyuki Komuda
直幸 小牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004294532A priority Critical patent/JP2006108460A/ja
Publication of JP2006108460A publication Critical patent/JP2006108460A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/07251
    • H10W72/20

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 半導体素子と配線基板をフリップチップ接続した後及び樹脂封止した後に発生する膨張率差を伴った応力による配線基板の反りを十分抑制できる半導体装置を提供する。
【解決手段】 半導体素子1は、絶縁性コア基板2とこのコア基板の表裏両面に形成され配線パターンを有する絶縁層からなるビルドアップ層3とから構成された配線基板にフリップチップ接続されている。半導体素子1が搭載されている領域の周辺に、半導体素子1を囲むようにしてコア基板2に帯状の弾性体5が埋め込まれている。半導体素子をフリップチップ接続した後及びアンダーフィル樹脂などの樹脂封止体9を樹脂封止した後に発生する熱膨張率差に伴う応力による配線基板の反りが弾性体5により抑制される。
【選択図】 図1

Description

本発明は、フリップチップ接続用配線基板の構造及びこれを製造する半導体装置の製造方法に関するものである。
従来、フリップチップタイプの半導体装置は、配線基板に金属バンプ電極などの内部接続端子を備えた半導体素子をフリップチップ接続により搭載することにより構成されている。配線基板は、その両面に配線パターンが形成されており、両者は配線基板に形成されたビア(貫通孔)などを介して電気的に接続されている。配線パターンの一方には半導体素子の内部接続端子が接続され、他方には半田ボールなどの外部接続端子が接続されている。半導体素子と配線基板の間であって半導体素子の内部接続端子が配線パターンに接続されている領域には、エポキシ樹脂などからなる熱硬化性樹脂が充填されて内部接続端子を保護している。
半導体素子の接続用金属電極バンプを配線基板の配線パターンに当接するように搭載し、この状態で半導体素子と配線基板全体を加温することにより、半導体素子の金属バンプ電極を溶融して配線基板に接続する。この後、半導体素子と配線基板との金属バンプ電極による接続部を封止樹脂で樹脂封止を行う。このとき、半導体素子とアンダーフィル樹脂、配線基板の膨張率差によって応力が生じて、配線基板が半導体素子側に反り(変形)が発生する。この場合において、配線基板の外周形状サイズに比例して、配線基板の反り量は増大する傾向にある。この反りを改善し是正するために金属プレート板の剛性を利用した配線基板の反り戻しを行っている。しかし、応力が配線基板に残ることや、その為に金属プレート板と半導体素子との間の接着剤に裂傷が生じる。また、温度サイクル試験や温度衝撃試験等の温度環境試験においては、著しく発生頻度が高まる。
熱膨張差による応力の影響を少なくする従来の技術に特許文献1がある。これは、多層プリント配線基板に関するものであり、配線基板の上面と下面で異なる熱膨脹係数により生ずる剪断歪みによる反りや層間剥離を防ぐために層間に剪断歪みの吸収層を設けるものである。吸収層は、低弾性体からなり、シリコーンゴム系が好適である。また、特許文献2には、多層配線基板のコア基材の上下両面に各2層の絶縁層を積層したビルドアップ層を形成する。上下両面側及び絶縁層間に導体パターンを設け、そのうち実装面にはランドを設ける。実装面側の絶縁層を反対側の絶縁層より弾性率の大きい又は熱膨張係数の小さい樹脂材料とする。また、特許文献3は、配線回路を有するシート状配線回路基板に半導体チップがバンプ接続により内部接続され、下面に外部接続部を有する半導体装置において、回路基板内、回路基板と半導体チップ間及び回路基板と外部接続部間の少なくともいずれかにフレキシブル層を備える。フレキシブル層は低誘電率であり、例えば、シリコーンゴムシートが用いられる。
特開平7−297560号公報(図5参照) 特開2001−217514号公報(図1参照) 特開平2002−289735号公報(図1参照)
本発明は、このような事情によりなされたものであり、半導体素子と配線基板をフリップチップ接続した後及び樹脂封止した後に発生する膨張率差を伴った応力よる配線基板の反りが応力緩和されて配線基板の反りを著しく抑制できる半導体装置を提供する。
本発明の半導体装置の形態は、半導体素子と、前記半導体素子がフリップチップ接続により搭載され、絶縁性コア基板及びこのコア基板の表裏両面に形成され配線パターンを有する絶縁層から構成された配線基板とを具備し、前記半導体素子が搭載されている領域の周辺に、前記半導体素子を囲むようにして前記コア基板に帯状の弾性体が埋め込まれていることを特徴としている。
本発明の半導体装置の製造方法の形態は、絶縁性コア基板を所定の形状に打ち抜いて、打ち抜かれた部分に帯状の弾性体を埋め込む工程と、前記コア基板の表裏両面に配線パターンを有する絶縁層を貼り付けて配線基板を形成する工程と、半導体素子を前記配線基板の前記埋め込まれた帯状の弾性体に囲まれた領域内にフリップチップ接続により搭載する工程とを具備したことを特徴としている。
半導体素子を配線基板にフリップチップ接続した後及び熱硬化性樹脂などを樹脂封止した後に発生する熱膨張率差に伴う応力よる配線基板の反りが、配線基板のコア層内に配置された弾性体により応力緩和されて配線基板の反りの低減及び配線基板の反りを著しく抑制できる。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図1乃至図6を参照して実施例1を説明する。
図1は、この実施例を説明する半導体装置の断面図、図2は、図1の半導体装置の工程を説明するコア基板の平面図、図3は、図1の半導体装置の工程を説明する配線基板断面図、図4は、図1の半導体装置の工程を説明する工程平面図及び断面図(平面図のA−A′線に沿う部分の断面図である)、図5は、図1の半導体装置の工程を説明する工程平面図及び断面図(平面図のA−A′線に沿う部分の断面図である)、図6は、この工程を説明するフローチャートである。
図1に示すように、半導体装置は、半導体素子、配線基板、樹脂封止体及び外部接続端子を備えている。半導体素子1は、シリコン半導体基板などから形成され、下面に内部接続用金属バンプ電極6を有している。配線基板は、絶縁板からなるコア基板2とコア基板2の両面に形成されたビルドアップ層3(3a、3b)から構成されている。ビルドアップ層3は、コア基板上に形成された絶縁層とその上の配線パターン(図示しない)から構成されている。半導体素子1は、金属バンプ電極6を配線基板の上側ビルドアップ層3aの配線パターンに当接させてフリップチップ接続されている。そして、配線基板下側に形成されたビルドアップ層3bの配線パターンには半田ボールなどの外部接続端子4が接続されている。配線基板のビルドアップ層3aと半導体素子1との間には金属バンプ電極6を被覆保護するエポキシ樹脂などの樹脂封止体9が形成されている。樹脂封止体9が配線基板のビルドアップ層3aと接している領域は、半導体素子1が配線基板と対向している領域より広くなっている。
配線基板のビルドアップ層3aの半導体素子1が搭載されている領域(半導体素子1が配線基板と対向している領域)の周辺には、半導体素子1を囲むようにしてコア基板2の内部に帯状の弾性体5が埋め込まれている。弾性体5は、半導体素子1が搭載されている領域を囲む領域を取り囲むように帯状に形成されている。コア基板2の帯状の弾性体5が埋め込まれている部分には、つり部7が複数(この実施例では4個)形成されている。つり部7は、半導体素子1が搭載されている領域を囲む領域と、帯状の弾性体5が埋め込まれている部分を囲む外側の領域とを接合して、半導体素子1が搭載されている領域を囲む領域がコア基板2から分離するのを防止している。つり部7の存在により帯状の弾性体5は、連続的につながっておらず、間欠的に分離している(図2参照)。この実施例では、帯状の弾性体5が埋め込まれている部分は、コア基板2を貫通しているが、これを貫通させずに、コア基板2に溝を形成し、この溝に埋め込む様にすることができる。弾性体には、例えば、シリコーン樹脂が用いられる。その他にゴムなどの弾性体を用いることが可能である。半導体素子1が搭載されている領域を囲む領域は、樹脂封止体9が配線基板と接している領域と一致している。
熱硬化性樹脂の樹脂封止体9が半導体素子1と配線基板との間に形成されると、両者の接続時に熱膨張差によって応力が生じる。しかし、この実施例のように、配線基板の半導体素子が搭載されている領域(即ち、半導体素子が配線基板と対向している領域)の周辺に半導体素子を囲むようにしてコア基板内部に帯状の弾性体5が埋め込まれているので、このような応力が発生してもこれをシリコーン樹脂などの弾性体で吸収し、半導体装置として許容応力に緩和することができる。
次に、図2乃至図6を参照してこの実施例に係る半導体装置を製造する工程を説明する。(1) まず、例えば、ガラス不織布にエポキシ樹脂などの樹脂を含浸させて形成した絶縁性コア基板2を用意する。(2) コア基板2は、半導体素子搭載領域を囲むように、打ち抜き加工を施して弾性体を埋め込む打ち抜き部8をコア基板2に形成する。半導体素子搭載領域を含む領域とその外側の領域は、打ち抜き部8に設けられたつり部7により繋がっている。打ち抜き部8にシリコーン樹脂などの弾性体5を埋め込む(図2)。その後、コア基板2の両面に配線パターンを形成し、コア基板2に貫通孔(ビア)をドリルなどで開け、このビアに形成したメッキ層を接続配線として両面の配線パターンを接続する。コア基板2上に直接形成された配線を第1の配線パターンという。
(3) 次に、第1の配線パターンが形成されたコア基板2の両面に樹脂フィルムなどの絶縁層を形成し、これらの絶縁層上に配線パターンをパターニングする。この絶縁層上に直接形成された配線を第2の配線パターンという。このようにコア基板上に形成された絶縁層及びこの絶縁層上に形成された配線パターンは、ビルドアップ層を構成する。したがって、このコア基板2の両面には1対のビルドアップ層3(3a、3b)が設けられている。第1の配線パターンは、絶縁層にレーザなどにより形成されたビアを介して、第2の配線パターンに接続されている。ビルドアップ層は、この実施例では第1層により構成されているが、第2層、第3層など複数を積層して構成することもできる(図3)。(4) 次に、半導体素子1の接続用金属バンプ電極6をコア層2上のビルドアップ層3a上に形成された第2の配線パターン(図示しない)に搭載し加熱してこれをフリップチップ接続する(図4)。(5) 次に、エポキシ樹脂などの樹脂を配線基板のビルドアップ層3aの間に充填し加熱硬化して金属バンプ電極6を被覆する樹脂封止体9を形成する(図5)。(6) 次に、配線基板の裏面に形成されたビルドアップ層3bの配線パターンに半田ボールなどの外部接続端子4を形成する。
このようにして形成された半導体装置は、封止樹脂体形成による応力が働いても影響を受けない。また、配線基板に応力による反りが残っても応力は弾性体により吸収されて十分緩和されるから半導体装置の特性や外部接続端子の機械的強度に影響を与えることは著しく減少する。
まず、図7及び図8を参照して実施例1を説明する。
図7は、この実施例を説明する半導体装置の断面図、図8は、図7の半導体装置の工程を説明する製造工程断面図である。図7の半導体装置は、半導体素子、配線基板、樹脂封止体及び外部接続端子を備えており、これは図1と同様である。この実施例ではさらに配線基板の反り返し及び放熱を行う金属プレートが付加されていることに特徴がある。半導体素子21は、シリコン半導体基板などから形成され下面に内部接続用金属バンプ電極26を有している。配線基板は、絶縁板からなるコア基板22とコア基板22の両面に形成されたビルドアップ層23(23a、23b)から構成されている。ビルドアップ層23は、コア基板22上に形成された絶縁層とその上の配線パターン(図示しない)から構成されている。半導体素子21は、金属バンプ電極26を配線基板の上側ビルドアップ層23aの配線パターンにフリップチップ接続されている。そして、配線基板下側に形成されたビルドアップ層23bの配線パターンには外部接続端子24が接続されている。配線基板のビルドアップ層23aと半導体素子21との間にはエポキシ樹脂などの樹脂封止体29が充填されている。樹脂封止体29が配線基板のビルドアップ層23aと接している領域は、半導体素子21が配線基板のビルドアップ層23aと対向している領域より広くなっている。
配線基板のビルドアップ層23aの半導体素子21が搭載されている領域(半導体素子21が配線基板と対向している領域)の周辺には、半導体素子21を囲むようにしてコア基板22の内部に帯状の弾性体25が埋め込まれている。弾性体25は、半導体素子21が搭載されている領域を囲む領域を取り囲むように帯状に形成されている。コア基板22の帯状の弾性体25が埋め込まれている部分には、つり部27が複数(この実施例では4個)形成されている。つり部27は、半導体素子21が搭載されている領域を囲む領域と、帯状の弾性体25が埋め込まれている部分を囲む外側の領域とを接合して、半導体素子21が搭載されている領域を囲む領域がコア基板22から分離するのを防いでいる。つり部27の存在により帯状の弾性体25は、連続的につながっておらず、間欠的に分離している(図8参照)。この実施例では、帯状の弾性体25が埋め込まれている部分は、コア基板22を貫通しているが、これを貫通させずに、コア基板22に溝を形成し、この溝に埋め込む様にすることができる。弾性体には、例えば、シリコーン樹脂が用いられる。その他にゴムなどの弾性体を用いることが可能である。半導体素子21が搭載されている領域を囲む領域は、樹脂封止体29が配線基板と接している領域と一致している。
樹脂封止体29が半導体素子21と配線基板との間に形成されると、両者の接続時に熱膨張差によって応力が生じる。しかし、この実施例のように、配線基板の半導体素子が搭載されている領域(即ち、半導体素子が配線基板と対向している領域)の周辺に半導体素子を囲むようにしてコア基板内部に帯状の弾性体5が埋め込まれているので、このような応力が発生してもこれをシリコーン樹脂などの弾性体で吸収し、半導体装置として普通に使用できる程度に残存応力を緩和することができる。
以上のように、この実施例では、配線基板に埋め込まれた弾性体により応力吸収が行われるが、さらに配線基板の反り返しを行う。配線基板の上側のビルドアップ層23a上に半導体素子21及び樹脂封止体29を囲むように第1の金属プレート28及び第1の金属プレート28上に第2の金属プレート20を形成する。金属プレート20、28は、半導体素子21を保護すると共に、配線基板の反り返しを行い、また、放熱板としても用いられる。したがって、この実施例では、発熱性の高い半導体装置に適用することができる。
次に、図8を参照してこの実施例に係る半導体装置を製造する工程を説明する。実施例1とは樹脂封止体形成工程(5)までは実質的に変りはないので、次の工程から説明する。配線基板の上側のビルドアップ層23a上に半導体素子21及び樹脂封止体29を囲むように接着剤30を塗布し、その上に四角形に加工された帯状の第1の金属プレート28を接着する。次に、接着剤30を第1の金属プレート28及び半導体素子21の上面に塗布する。そして、第2の金属プレート28を接着剤30に貼り付ける。次に、配線基板の下側のビルドアップ層23bに形成された配線パターンのパッド部分に半田ボールなどの外部接続端子24を取り付ける。この様にしてこの実施例の金属プレートにより半導体素子が保護された半導体装置が形成される。接着剤には放熱性を考慮して必要に応じて銀紛などの高熱電伝導性粉末を加えることができる。
このようにして形成された半導体装置は、封止樹脂体形成による応力が働いても影響を受けない。また、配線基板に応力による反りが残っても応力は弾性体により吸収されて十分緩和されるから半導体装置の特性や外部接続端子の機械的強度に影響を与えることは著しく減少する。また、樹脂封止後のパッケージの反り返しを行う、金属プレートの接着部材についても、パッケージ内の残存応力が少ないので、金属プレート貼り付け後の接着材裂傷の発生頻度が低下する。同様に、熱的試験においても、熱的応力が配線基板のコア層内の弾性体により緩和されるので不良発生を抑制できる。
本発明の一実施例である実施例1を説明する半導体装置の断面図。 図1の半導体装置の工程を説明するコア基板の平面図。 図1の半導体装置の工程を説明する配線基板断面図。 図1の半導体装置の工程を説明する工程平面図及び断面図。 図1の半導体装置の工程を説明する工程平面図及び断面図。 図1の半導体装置の工程を説明するフローチャート。 本発明の一実施例である実施例2を説明する半導体装置の断面図。 図7の半導体装置の工程を説明する工程平面図及び断面図。
符号の説明
1、21・・・半導体素子 2、22・・・コア基板
3、3a、3b、23、23a、23b・・・ビルドアップ層
4、24・・・外部接続端子 5、25・・・弾性体
6、26・・・金属バンプ電極 7、27・・・つり部
8・・・打ち抜き部 9、29・・・樹脂封止体
20、28・・・金属プレート 30・・・接着剤

Claims (5)

  1. 半導体素子と、
    前記半導体素子がフリップチップ接続により搭載され、絶縁性コア基板及びこのコア基板の表裏両面に形成され配線パターンを有する絶縁層から構成された配線基板とを具備し、
    前記半導体素子が搭載されている領域の周辺に、前記半導体素子を囲むようにして前記コア基板に帯状の弾性体が埋め込まれていることを特徴とする半導体装置。
  2. 前記弾性体は、前記コア基板の打ち抜かれた部分に埋め込まれていることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体素子の底面と前記配線基板表面との間であって、前記半導体素子の外部接続端子が配線基板の配線パターンに接続されている領域には前記外部接続端子を被覆するように樹脂が充填されており、この樹脂が充填されている領域は、前記弾性体が囲む前記半導体素子搭載領域とほぼ一致していることを特徴とする請求項1に記載の半導体装置。
  4. 前記配線基板に搭載された前記半導体素子の露出している表面には金属プレートが貼り付けられており、前記配線基板と前記金属プレートとの間はスペーサにより支持されていることを特徴とする請求項1に記載の半導体装置。
  5. 絶縁性コア基板を所定の形状に打ち抜いて、打ち抜かれた部分に帯状の弾性体を埋め込む工程と、
    前記コア基板の表裏両面に配線パターンを有する絶縁層を貼り付けて配線基板を形成する工程と、
    半導体素子を前記配線基板の前記埋め込まれた帯状の弾性体に囲まれた領域内にフリップチップ接続により搭載する工程とを具備したことを特徴とする半導体装置の製造方法。
JP2004294532A 2004-10-07 2004-10-07 半導体装置及びその製造方法 Pending JP2006108460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004294532A JP2006108460A (ja) 2004-10-07 2004-10-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004294532A JP2006108460A (ja) 2004-10-07 2004-10-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006108460A true JP2006108460A (ja) 2006-04-20

Family

ID=36377811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004294532A Pending JP2006108460A (ja) 2004-10-07 2004-10-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006108460A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152300A (ja) * 2007-12-19 2009-07-09 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
US8642896B2 (en) 2009-06-24 2014-02-04 Fujitsu Limited Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board
JP2016078253A (ja) * 2014-10-10 2016-05-16 キヤノン株式会社 シリコン基板の加工方法、液体吐出ヘッド用基板の製造方法、および液体吐出ヘッドの製造方法
JP2018018910A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152300A (ja) * 2007-12-19 2009-07-09 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
KR101452515B1 (ko) 2007-12-19 2014-10-21 신코 덴키 코교 가부시키가이샤 배선기판 및 그 제조방법
US8642896B2 (en) 2009-06-24 2014-02-04 Fujitsu Limited Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board
JP2016078253A (ja) * 2014-10-10 2016-05-16 キヤノン株式会社 シリコン基板の加工方法、液体吐出ヘッド用基板の製造方法、および液体吐出ヘッドの製造方法
JP2018018910A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 配線基板

Similar Documents

Publication Publication Date Title
US8106521B2 (en) Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
US6756685B2 (en) Semiconductor device
US5804771A (en) Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces
US6985362B2 (en) Printed circuit board and electronic package using same
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI434629B (zh) 半導體封裝結構及其製法
KR20020077709A (ko) 반도체패키지
JP6314731B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000031327A (ja) 半導体装置及びその製造方法
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
KR101197189B1 (ko) 반도체 패키지 및 그 제조방법
JP2014045025A (ja) 配線基板及び配線基板の製造方法
TWI417970B (zh) 封裝結構及其製法
JP2009105209A (ja) 電子装置及びその製造方法
JP2006108460A (ja) 半導体装置及びその製造方法
JP2007281374A (ja) 半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法
JP2007281201A (ja) 半導体装置
KR101440340B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP5078631B2 (ja) 半導体装置
JP2002164475A (ja) 半導体装置
JP2011066122A (ja) 回路基板
JP2008171904A (ja) 積層型半導体装置、及びその製造方法
JP2004146656A (ja) 多層配線基板及びその製造方法
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置