[go: up one dir, main page]

JP2006179674A - Variable capacitor - Google Patents

Variable capacitor Download PDF

Info

Publication number
JP2006179674A
JP2006179674A JP2004371316A JP2004371316A JP2006179674A JP 2006179674 A JP2006179674 A JP 2006179674A JP 2004371316 A JP2004371316 A JP 2004371316A JP 2004371316 A JP2004371316 A JP 2004371316A JP 2006179674 A JP2006179674 A JP 2006179674A
Authority
JP
Japan
Prior art keywords
capacitive element
variable
capacitor
capacitance
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004371316A
Other languages
Japanese (ja)
Inventor
Tsuneo Mishima
常雄 見島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004371316A priority Critical patent/JP2006179674A/en
Publication of JP2006179674A publication Critical patent/JP2006179674A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 印加電圧による容量変化が大きく、Q値が高く、温度特性の良好な可変容量コンデンサを提供すること。
【解決手段】 直列に接続された第1の可変容量素子および第1の容量素子と、直列に接続された第2の可変容量素子および第2の容量素子とが、第1の可変容量素子の外側と第2の容量素子の外側とを第1接続点で接続し、第2の可変容量素子の外側と第1の容量素子の外側とを第2接続点で接続して並列に接続され、第1の可変容量素子および第1の容量素子の間と第2の可変容量素子および第2の容量素子の間とに第3の容量素子が接続され、第1接続点および第2接続点の間に第4の容量素子が接続されているとともに、第3の容量素子と第4の容量素子とが静電的に結合しており、第1の接続点および第2の接続点が端子に接続されていることを特徴とする可変容量コンデンサ。
【選択図】 図1
PROBLEM TO BE SOLVED: To provide a variable capacitor having a large capacitance change due to an applied voltage, a high Q value, and good temperature characteristics.
A first variable capacitive element and a first capacitive element connected in series, and a second variable capacitive element and a second capacitive element connected in series are included in the first variable capacitive element. The outer side and the outer side of the second capacitive element are connected at the first connection point, and the outer side of the second variable capacitive element and the outer side of the first capacitive element are connected at the second connection point, and are connected in parallel. A third capacitive element is connected between the first variable capacitive element and the first capacitive element and between the second variable capacitive element and the second capacitive element. A fourth capacitor element is connected between the third capacitor element and the fourth capacitor element, and the first and second connection points are connected to the terminals. A variable capacitor characterized by being connected.
[Selection] Figure 1

Description

本発明は、直流電圧の印加により静電容量が変化する可変容量コンデンサに関するものであり、特に印加電圧による容量変化が大きく、Q値が高く、温度特性の良好な可変容量コンデンサに関するものである。   The present invention relates to a variable capacitor whose capacitance changes when a DC voltage is applied, and more particularly, to a variable capacitor having a large capacitance change due to an applied voltage, a high Q value, and good temperature characteristics.

従来より使用されているコンデンサの中には、上下の電極層および誘電体層が薄膜で形成された薄膜コンデンサがある。これは通常、電気絶縁性の支持基板上に薄膜状の下部電極層、誘電体層および上部電極層がこの順に積層されて構成されている。   Among conventional capacitors, there is a thin film capacitor in which upper and lower electrode layers and dielectric layers are formed as thin films. This is usually constituted by laminating a thin film-like lower electrode layer, dielectric layer and upper electrode layer in this order on an electrically insulating support substrate.

このような薄膜コンデンサでは、下部電極層および上部電極層がそれぞれスパッタリング法や真空蒸着法等で形成されており、誘電体層もスパッタリング法やゾルゲル法等で形成されている。また、このような薄膜コンデンサの製造には、通常、以下のようにフォトリソグラフィの手法が用いられる。   In such a thin film capacitor, the lower electrode layer and the upper electrode layer are formed by a sputtering method, a vacuum deposition method, or the like, respectively, and the dielectric layer is also formed by a sputtering method, a sol-gel method, or the like. Also, for the production of such a thin film capacitor, a photolithography technique is usually used as follows.

まず、絶縁性支持基板上の全面に下部電極層となる導体層を形成した後、必要部のみをフォトレジストで覆い、その後、ウエットエッチングまたはドライエッチングで不要部を除去して、所定形状の下部電極層を形成する。次に、支持基板上に薄膜誘電体層となる誘電体層を全面に形成し、下部電極層と同様に、不要部を除去して所定形状の薄膜誘電体層を形成する。最後に、上部電極層となる導体層を全面に形成し、不要部を除去して所定形状の上部電極層を形成する。また、保護層やハンダ端子部を形成することにより、表面実装が可能になる。   First, after forming a conductor layer as a lower electrode layer on the entire surface of the insulating support substrate, cover only necessary portions with a photoresist, and then remove unnecessary portions by wet etching or dry etching to form a lower portion of a predetermined shape. An electrode layer is formed. Next, a dielectric layer to be a thin film dielectric layer is formed on the entire surface of the support substrate, and unnecessary portions are removed to form a thin film dielectric layer having a predetermined shape in the same manner as the lower electrode layer. Finally, a conductor layer to be an upper electrode layer is formed on the entire surface, and unnecessary portions are removed to form an upper electrode layer having a predetermined shape. Moreover, surface mounting becomes possible by forming a protective layer and a solder terminal part.

また、薄膜誘電体層の材料として、(BaSr1−x)Tiから成る誘電体材料を用いて、上部電極層と下部電極層との間に所定電位を与えて、薄膜誘電体層の誘電率を変化させて容量を変化させる可変容量コンデンサも同様な構造である。薄膜誘電体層への直流バイアス電圧の印加により容量を変化させる可変容量コンデンサとしては、例えば特許文献1に開示されている。 In addition, as a material of the thin film dielectric layer, a dielectric material made of (Ba x Sr 1-x ) Ti y O 3 is used, and a predetermined potential is applied between the upper electrode layer and the lower electrode layer, so that the thin film dielectric A variable capacitor that changes the capacitance by changing the dielectric constant of the body layer has the same structure. For example, Patent Document 1 discloses a variable capacitor whose capacitance is changed by applying a DC bias voltage to a thin film dielectric layer.

また、別の従来の可変容量コンデンサとして、2つの容量引出し用電極と2つの電圧印加電極との4つの電極を有しており、その内の少なくとも1つの電極が複数本の線状電極からなり、2つの電圧印加用電極に電圧を印加することにより2つの容量引出し用電極間の容量を変化することができるコンデンサが、特許文献2に開示されている。
特開平11−260667号公報 特開平7−335490号公報
In addition, as another conventional variable capacitor, there are four electrodes, that is, two capacitance extraction electrodes and two voltage application electrodes, and at least one of them is composed of a plurality of linear electrodes. Patent Document 2 discloses a capacitor that can change the capacitance between two capacitance extraction electrodes by applying a voltage to the two voltage application electrodes.
Japanese Patent Laid-Open No. 11-260667 Japanese Unexamined Patent Publication No. 7-335490

特許文献1に開示されたような従来の可変容量コンデンサでは、可変容量コンデンサの基本的な特性は使用する薄膜誘電体層の特性でほぼ決まってしまうため、印加電圧による容量変化が大きく、Q値が高く、温度特性の良好な可変容量コンデンサを提供するためには、印加電圧による誘電率変化が大きく、Q値が高く、温度特性の良好な薄膜誘電体層を用意する必要がある。   In the conventional variable capacitor as disclosed in Patent Document 1, the basic characteristics of the variable capacitor are almost determined by the characteristics of the thin film dielectric layer to be used. In order to provide a variable capacitor having a high temperature characteristic and a good temperature characteristic, it is necessary to prepare a thin film dielectric layer having a large change in dielectric constant due to an applied voltage, a high Q value, and a good temperature characteristic.

しかしながら、通常、薄膜誘電体層には、印加電圧による誘電率変化が大きければ、Q値が低くなったり温度特性が悪くなったりし、また、温度特性が良好であれば、印加電圧による誘電率変化が小さくなったりQ値が低くなったりするという問題点がある。   However, in general, in a thin film dielectric layer, if the change in the dielectric constant due to the applied voltage is large, the Q value is lowered or the temperature characteristic is deteriorated. If the temperature characteristic is good, the dielectric constant depending on the applied voltage is obtained. There is a problem that the change becomes small or the Q value becomes low.

また、特許文献2に示されたような可変容量コンデンサでは、コンデンサに印加される信号の電圧と同位相で容量制御用電圧を変化させる必要があるため、容量制御用電圧として直流電圧を用いた場合には、容量の変化は直流電圧に対してのみ可能であり、交流電圧に対しては周期的に容量が変動してしまうため、可変容量コンデンサとしては機能しないという問題点がある。   Further, in the variable capacitor as shown in Patent Document 2, since it is necessary to change the capacitance control voltage in the same phase as the voltage of the signal applied to the capacitor, a DC voltage is used as the capacitance control voltage. In this case, the capacitance can be changed only with respect to the DC voltage, and the capacitance varies periodically with respect to the AC voltage, so that there is a problem that it does not function as a variable capacitor.

本発明は以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、薄膜誘電体層を用いなくとも実現可能な、印加電圧による容量変化が大きく、Q値が高く、温度特性の良好な可変容量コンデンサを提供することにある。   The present invention has been devised in view of the above-described problems in the prior art, and the object thereof is to realize a large capacitance change due to an applied voltage, which can be realized without using a thin film dielectric layer, and a Q value. It is to provide a variable capacitor having a high temperature characteristic and good temperature characteristics.

本発明の可変容量コンデンサは、1)直列に接続された第1の可変容量素子および第1の容量素子と、直列に接続された第2の可変容量素子および第2の容量素子とが、前記第1の可変容量素子の外側と前記第2の容量素子の外側と第1接続点で接続し、前記第2の可変容量素子の外側と前記第1の容量素子の外側とを第2接続点で接続して並列に接続され、前記第1の可変容量素子および前記第1の容量素子の間と前記第2の可変容量素子および前記第2の容量素子の間とに第3の容量素子が接続され、前記第1接続点および前記第2接続点の間に第4の容量素子が接続されているとともに、前記第3の容量素子と前記第4の容量素子とが静電的に結合しており、前記第1の接続点および前記第2の接続点にそれぞれ端子が接続されていることを特徴とするものである。   The variable capacitor of the present invention includes 1) a first variable capacitor and a first capacitor connected in series, and a second variable capacitor and a second capacitor connected in series, The outside of the first variable capacitor and the outside of the second capacitor are connected at a first connection point, and the outside of the second variable capacitor and the outside of the first capacitor are connected at a second connection point. Connected in parallel, and a third capacitive element is provided between the first variable capacitive element and the first capacitive element and between the second variable capacitive element and the second capacitive element. A fourth capacitance element is connected between the first connection point and the second connection point, and the third capacitance element and the fourth capacitance element are electrostatically coupled to each other. And terminals are connected to the first connection point and the second connection point, respectively. And it is characterized in and.

また、本発明の可変容量コンデンサは、2)上記1)の構成において、前記第1および第2の可変容量素子は、印加電圧に応じて容量が変化する誘電体薄膜コンデンサであることを特徴とするものである。   The variable capacitor of the present invention is characterized in that 2) in the configuration of 1), the first and second variable capacitors are dielectric thin-film capacitors whose capacitance changes according to the applied voltage. To do.

また、本発明の可変容量コンデンサは、3)上記1)の構成において、前記第1および第2の可変容量素子は、印加電圧に応じて容量が変化するバラクタダイオードであることを特徴とするものである。   The variable capacitor according to the present invention is characterized in that, 3) in the configuration of 1), the first and second variable capacitors are varactor diodes whose capacitance changes according to the applied voltage. It is.

また、本発明の可変容量コンデンサは、4)上記1)〜3)のいずれかの構成において、前記第1および第2の容量素子にそれぞれ抵抗またはインダクタが並列に接続されていることを特徴とするものである。   In addition, the variable capacitor according to the present invention is characterized in that, 4) in any one of the above 1) to 3), a resistor or an inductor is connected in parallel to each of the first and second capacitive elements. To do.

また、本発明の可変容量コンデンサは、5)上記1)〜4)のいずれかの構成において、前記第3および第4の容量素子は、下部電極と誘電体と上部電極とを有しており、それら下部電極同士および上部電極同士が隣接していることを特徴とするものである。   In the variable capacitor of the present invention, 5) in any one of the above 1) to 4), the third and fourth capacitive elements have a lower electrode, a dielectric, and an upper electrode. The lower electrodes and the upper electrodes are adjacent to each other.

また、本発明の可変容量コンデンサは、6)上記1)〜4)のいずれかの構成において、前記第3の容量素子は、誘電体基板とこの誘電体基板上に形成された2つの隣接した電極とからなり、前記第4の容量素子は、前記第3の容量素子上に形成された誘電体層とこの誘電体層上に形成された2つの隣接した電極とからなることを特徴とするものである。   In the variable capacitor of the present invention, 6) in any one of the above 1) to 4), the third capacitor element includes a dielectric substrate and two adjacent ones formed on the dielectric substrate. And the fourth capacitor element includes a dielectric layer formed on the third capacitor element and two adjacent electrodes formed on the dielectric layer. Is.

また、本発明の可変容量コンデンサは、7)上記1)〜4)のいずれかの構成において、前記第3および第4の容量素子は、誘電体基板と、この誘電体基板上に形成された4つの隣接した電極とからなることを特徴とするものである。   In the variable capacitor of the present invention, 7) in any one of the above 1) to 4), the third and fourth capacitive elements are formed on a dielectric substrate and the dielectric substrate. It consists of four adjacent electrodes.

また、本発明の可変容量コンデンサは、8)上記5)〜7)のいずれかの構成において、前記第3および第4の容量素子の前記電極は、櫛型電極であることを特徴とするものである。   The variable capacitor according to the present invention is characterized in that 8) In any one of 5) to 7) above, the electrodes of the third and fourth capacitors are comb-shaped electrodes. It is.

本発明の可変容量コンデンサによれば、1)直列に接続された第1の可変容量素子および第1の容量素子と、直列に接続された第2の可変容量素子および第2の容量素子とが、第1の可変容量素子の外側と第2の容量素子の外側と第1接続点で接続し、第2の可変容量素子の外側と第1の容量素子の外側とを第2接続点で接続して並列に接続され、第1の可変容量素子および第1の容量素子の間と第2の可変容量素子および第2の容量素子の間とに第3の容量素子が接続され、第1接続点および第2接続点の間に第4の容量素子が接続されているとともに、第3の容量素子と第4の容量素子とが静電的に結合しており、第1の接続点および第2の接続点にそれぞれ端子が接続されているものであり、第1の可変容量素子,第1の容量素子,第2の可変容量素子,第2の容量素子および第3の容量素子はブリッジ回路を形成している。これにより第1の可変容量素子および第2の可変容量素子の容量をそれぞれ変化させることによって、第3の容量素子に印加される電圧を0Vを含む任意の値とすることが可能になる。ここで、第3の容量素子と第4の容量素子とが静電的に結合しているため、第4の容量素子の電極上には印加された交流電圧に応じた電荷に加えて、静電誘導により第3の容量素子の電荷に応じた電荷が生じ、同様に第3の容量素子の電極上には印加された交流電圧に応じた電荷に加えて、静電誘導により第4の容量素子の電荷に応じた電荷が生じる。この静電誘導による電荷のため、第3の容量素子および第4の容量素子はともに形状および誘電体の誘電率で決定される静電容量よりも見かけの静電容量が増加することになる。そして、前述のように、ブリッジを構成する可変容量素子の容量を変化させることにより第3の容量素子に印加される交流電圧を変化させることができるので、静電誘導により第4の容量素子に生じる電荷が変化することになり、第4の容量素子の見かけの静電容量が変化し、その結果、全体の容量を変化させることができる可変容量コンデンサとなる。   According to the variable capacitor of the present invention, 1) a first variable capacitor and a first capacitor connected in series, and a second variable capacitor and a second capacitor connected in series are provided. The outside of the first variable capacitor and the outside of the second capacitor are connected at the first connection point, and the outside of the second variable capacitor and the outside of the first capacitor are connected at the second connection point. Are connected in parallel, and a third capacitor element is connected between the first variable capacitor element and the first capacitor element and between the second variable capacitor element and the second capacitor element. The fourth capacitor element is connected between the point and the second connection point, and the third capacitor element and the fourth capacitor element are electrostatically coupled to each other. 2 are respectively connected to the connection points, the first variable capacitance element, the first capacitance element, Variable capacitor, the second capacitor and the third capacitor forms a bridge circuit. Thus, by changing the capacitances of the first variable capacitance element and the second variable capacitance element, the voltage applied to the third capacitance element can be set to an arbitrary value including 0V. Here, since the third capacitive element and the fourth capacitive element are electrostatically coupled, an electrostatic charge is applied on the electrode of the fourth capacitive element in addition to the charge corresponding to the applied AC voltage. A charge corresponding to the charge of the third capacitor element is generated by the electric induction, and similarly, a fourth capacitor is formed on the electrode of the third capacitor element by the electrostatic induction in addition to the charge corresponding to the applied AC voltage. A charge corresponding to the charge of the element is generated. Due to the charge due to electrostatic induction, both the third capacitive element and the fourth capacitive element have an apparent capacitance that is larger than the capacitance determined by the shape and the dielectric constant of the dielectric. As described above, since the AC voltage applied to the third capacitive element can be changed by changing the capacitance of the variable capacitive element that forms the bridge, the fourth capacitive element can be changed by electrostatic induction. The generated charge changes, and the apparent capacitance of the fourth capacitive element changes. As a result, the variable capacitor can change the overall capacitance.

また、本発明の可変容量コンデンサによれば、2)第1および第2の可変容量素子は印加電圧に応じて容量が変化する誘電体薄膜コンデンサであるときには、第1乃至第4のコンデンサを構成する誘電体には印加電圧によって誘電率が変化する誘電体を用いる必要がなく、Q値の高い誘電体材料を用いることができる。また、全体の容量変化は可変容量素子としての誘電体薄膜コンデンサの容量変化とともに、静電的に結合している第3の容量素子と第4の容量素子との結合の度合いおよび容量比によっても調整することができるため、誘電体薄膜コンデンサの温度特性が良好であれば、印加電圧による容量変化が大きく、Q値が高く、さらに温度特性が良好な可変容量コンデンサを得ることができる。   According to the variable capacitor of the present invention, 2) when the first and second variable capacitors are dielectric thin film capacitors whose capacitance changes according to the applied voltage, the first to fourth capacitors are configured. It is not necessary to use a dielectric whose dielectric constant changes depending on the applied voltage, and a dielectric material having a high Q value can be used. The overall capacitance change also depends on the degree of coupling between the third capacitive element and the fourth capacitive element that are electrostatically coupled and the capacitance ratio, together with the capacitance change of the dielectric thin film capacitor as the variable capacitance element. Therefore, if the temperature characteristics of the dielectric thin film capacitor are good, it is possible to obtain a variable capacitor having a large capacitance change due to the applied voltage, a high Q value, and a good temperature characteristic.

また、本発明の可変容量コンデンサによれば、3)第1および第2の可変容量素子は印加電圧に応じて容量が変化するバラクタダイオードであるときには、バラクタダイオードは印加電圧による容量変化が大きく、温度特性も良好であるが、Q値が低いという特性があるのに対して、前述のように第1乃至第4の容量素子には印加電圧によって誘電率が変化する誘電体を用いる必要がなく、Q値の高い誘電体材料を用いることができるので、第3の容量素子、第4の容量素子およびバラクタダイオードの容量比を調整することにより、印加電圧による容量変化が大きく、温度特性も良好で、さらにQ値が高い可変容量コンデンサを得ることができる。   According to the variable capacitor of the present invention, 3) when the first and second variable capacitors are varactor diodes whose capacitance changes according to the applied voltage, the varactor diode has a large capacitance change due to the applied voltage, Although the temperature characteristic is good, the Q value is low. On the other hand, the first to fourth capacitive elements do not need to use a dielectric whose dielectric constant changes depending on the applied voltage as described above. Since a dielectric material with a high Q value can be used, the capacitance change due to the applied voltage is large and the temperature characteristics are also good by adjusting the capacitance ratio of the third capacitive element, the fourth capacitive element, and the varactor diode. Thus, a variable capacitor having a higher Q value can be obtained.

また、本発明の可変容量コンデンサによれば、4)第1および第2の容量素子にそれぞれ抵抗またはインダクタが並列に接続されているときには、抵抗またはインダクタのインピーダンスを可変容量素子の制御用に用いる直流電流は通すが交流電流は通さないように選ぶことにより、制御用の直流電圧は可変容量素子のみに印加されるようになり、低い電圧で可変容量素子の容量を変化できるようになり、低い電圧で全体の容量を変化させることができるようになる。   According to the variable capacitor of the present invention, 4) when a resistor or an inductor is connected in parallel to each of the first and second capacitors, the impedance of the resistor or the inductor is used for controlling the variable capacitor. By choosing to pass DC current but not AC current, the control DC voltage can be applied only to the variable capacitance element, and the capacitance of the variable capacitance element can be changed at a low voltage, which is low. The entire capacity can be changed by the voltage.

また、本発明の可変容量コンデンサによれば、5)第3および第4の容量素子は下部電極と誘電体と上部電極を有しており、それら下部電極同士および上部電極同士が隣接しているときには、下部電極同士および上部電極同士が隣接していることから第3のコンデンサと第4のコンデンサとが効率よく静電的に結合されることになり、以上のような本発明の可変容量コンデンサによる作用効果を確実に得ることができるものとなる。   According to the variable capacitor of the present invention, 5) the third and fourth capacitive elements have a lower electrode, a dielectric, and an upper electrode, and the lower electrodes and the upper electrodes are adjacent to each other. In some cases, since the lower electrodes and the upper electrodes are adjacent to each other, the third capacitor and the fourth capacitor are efficiently and electrostatically coupled, and the variable capacitor of the present invention as described above Thus, it is possible to reliably obtain the operational effect.

また、本発明の可変容量コンデンサによれば、6)第3の容量素子は誘電体基板とこの誘電体基板上に形成された2つの隣接した電極からなり、第4の容量素子は第3の容量素子上に形成された誘電体層とこの誘電体層上に形成された2つの隣接した電極とからなるときには、第4の容量素子が第3の容量素子上に形成された誘電体層上に形成されていることから第3の容量素子と第4の容量素子とが効率よく静電的に結合されることになり、以上のような本発明の可変容量コンデンサによる作用効果を確実に得ることができるものとなる。   According to the variable capacitor of the present invention, 6) the third capacitor element includes a dielectric substrate and two adjacent electrodes formed on the dielectric substrate, and the fourth capacitor element includes the third capacitor element. When the dielectric layer formed on the capacitive element and two adjacent electrodes formed on the dielectric layer, the fourth capacitive element is on the dielectric layer formed on the third capacitive element. Therefore, the third capacitive element and the fourth capacitive element are efficiently and electrostatically coupled, and the above-described effects of the variable capacitor of the present invention can be obtained with certainty. Will be able to.

また、本発明の可変容量コンデンサによれば、7)第3および第4の容量素子は誘電体基板とこの誘電体基板上に形成された4つの隣接した電極とからなるときには、第3の容量素子および第4の容量素子が誘電体基板上に形成された4つの隣接した電極からなることから、第3の容量素子と第4の容量素子とが効率よく静電的に結合されることになり、以上のような本発明の可変容量コンデンサによる作用効果を確実に得ることができるものとなる。   According to the variable capacitor of the present invention, 7) when the third and fourth capacitive elements are composed of a dielectric substrate and four adjacent electrodes formed on the dielectric substrate, the third capacitor Since the element and the fourth capacitor element are composed of four adjacent electrodes formed on the dielectric substrate, the third capacitor element and the fourth capacitor element are efficiently and electrostatically coupled. Thus, the operational effects of the variable capacitor of the present invention as described above can be obtained with certainty.

また、本発明の可変容量コンデンサによれば、8)第3および第4の容量素子の電極は櫛型電極であるときには、電極形状を櫛型とすることで第3の容量素子および第4の容量素子を形成する各電極が隣接する距離を長くすることができるので、第3の容量素子と第4の容量素子との静電的な結合を強めることができ、以上のような本発明の可変容量コンデンサによる作用効果をさらに確実に得ることができるものとなる。   According to the variable capacitor of the present invention, 8) when the electrodes of the third and fourth capacitive elements are comb-shaped electrodes, the third capacitive element and the fourth capacitive element are formed by making the electrode shape a comb-shaped electrode. Since the distance in which the electrodes forming the capacitive element are adjacent to each other can be increased, electrostatic coupling between the third capacitive element and the fourth capacitive element can be strengthened. The effect of the variable capacitor can be obtained more reliably.

以上のように、本発明の可変容量コンデンサによれば、印加電圧による容量変化が大きく、Q値が高く、温度特性の良好な可変容量コンデンサを提供することができる。   As described above, according to the variable capacitor of the present invention, it is possible to provide a variable capacitor having a large capacitance change due to an applied voltage, a high Q value, and good temperature characteristics.

以下、本発明の可変容量コンデンサについて図面を参照しつつ説明する。図1は本発明の可変容量コンデンサの実施の形態の一例の等価回路を示す回路図である。図1において、C1は第1の容量素子、C2は第2の容量素子、C3は第3の容量素子、C4は第4の容量素子であり、CV1は第1の可変容量素子、CV2は第2の可変容量素子であり、N1は第1接続点であり、N2は第2接続点である。前述のように本発明の可変容量コンデンサでは、第1の可変容量素子CV1と第1の容量素子C1とが直列に接続され、第2の可変容量素子CV2と第2の容量素子C2とが直列に接続され、第1の可変容量素子CV1の外側と第2の容量素子C2の外側とが第1接続点N1で接続され、第2の可変容量素子CV2の外側と第1の容量素子C1の外側とが第2接続点N2で接続されることにより、直列に接続された第1の可変容量素子CV1および第1の容量素子C1と、直列に接続された第2の可変容量素子CV2および第2の容量素子とが並列に接続されており、第1の可変容量素子CV1および第1の容量素子C1の間と第2の可変容量素子CV2および第2の容量素子C2の間とに第3の容量素子C3が接続され、第1接続点N1および第2接続点N2の間に第4の容量素子C4が接続されているとともに、第3の容量素子C3と第4の容量素子C4とが静電的に結合しており、第1接続点N1および第2接続点N2にそれぞれ端子が接続されている。図1に示す第3の容量素子C3と第4の容量素子C4とを取り囲む破線は、これら第3および第4の容量素子C3・C4が静電的に結合していることを示す。可変容量素子CV1・CV2としては印加電圧に応じて容量が変化する誘電体薄膜コンデンサ、あるいは印加電圧に応じて容量が変化するバラクタダイオードを始めとして、機械的に容量を変化できるコンデンサ等が利用できる。これらのうち、可変容量素子CV1・CV2として印加電圧に応じて容量が変化する誘電体薄膜コンデンサを利用するときには、全体の容量を電気的に制御できるものとなる。また、可変容量素子CV1・CV2として印加電圧に応じて容量が変化するバラクタダイオードを利用するときには、全体の容量を電気的に制御できるものとなる。さらに、バラクタダイオードは一般に温度特性に優れていることから、温度特性に優れた可変容量コンデンサを実現できるものとなる。   Hereinafter, a variable capacitor according to the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing an equivalent circuit of an example of an embodiment of a variable capacitor according to the present invention. In FIG. 1, C1 is a first capacitive element, C2 is a second capacitive element, C3 is a third capacitive element, C4 is a fourth capacitive element, CV1 is a first variable capacitive element, and CV2 is a first capacitive element. 2, N1 is a first connection point, and N2 is a second connection point. As described above, in the variable capacitor of the present invention, the first variable capacitor CV1 and the first capacitor C1 are connected in series, and the second variable capacitor CV2 and the second capacitor C2 are connected in series. And the outside of the first variable capacitance element CV1 and the outside of the second capacitance element C2 are connected at the first connection point N1, and the outside of the second variable capacitance element CV2 and the first capacitance element C1 By connecting the outside with the second connection point N2, the first variable capacitive element CV1 and the first capacitive element C1 connected in series, the second variable capacitive element CV2 connected in series and the first variable capacitive element CV2 The second capacitive element is connected in parallel, and the third capacitive element is between the first variable capacitive element CV1 and the first capacitive element C1 and between the second variable capacitive element CV2 and the second capacitive element C2. Capacitance element C3 is connected, and the first connection point N1 The fourth capacitive element C4 is connected between the second connection point N2 and the third capacitive element C3 and the fourth capacitive element C4 are electrostatically coupled to each other. Terminals are connected to N1 and the second connection point N2, respectively. A broken line surrounding the third capacitive element C3 and the fourth capacitive element C4 shown in FIG. 1 indicates that the third and fourth capacitive elements C3 and C4 are electrostatically coupled. As the variable capacitance elements CV1 and CV2, a dielectric thin film capacitor whose capacitance changes according to the applied voltage, a varactor diode whose capacitance changes according to the applied voltage, or a capacitor whose capacitance can be changed mechanically can be used. . Among these, when a dielectric thin film capacitor whose capacitance changes according to the applied voltage is used as the variable capacitance elements CV1 and CV2, the entire capacitance can be electrically controlled. Further, when a varactor diode whose capacitance changes according to the applied voltage is used as the variable capacitance elements CV1 and CV2, the entire capacitance can be electrically controlled. Furthermore, since the varactor diode is generally excellent in temperature characteristics, a variable capacitor having excellent temperature characteristics can be realized.

次に、図2は本発明の容量可変コンデンサの実施の形態の他の例の等価回路を示す回路図であり、第1の容量素子C1に抵抗R1が並列に接続されているとともに、第2の容量素子C2に抵抗R2が並列に接続されている場合の本発明の可変容量コンデンサの等価回路を示すものである。この例の本発明の可変容量コンデンサによれば、印加される直流に対しては、第1および第2の容量素子C1・C2はオープンであることから、可変容量素子CV1あるいはCV2と抵抗R1あるいはR2とが直列に接続されたものと同等になる。ここで、可変容量素子CV1あるいはCV2のインピーダンスに比べて抵抗R1あるいはR2の抵抗値が十分小さければ、可変容量コンデンサ全体に印加された直流電圧とほぼ同じ電圧が可変容量素子CV1あるいはCV2に印加されることになる。また、印加される交流、特に高周波に対しては、第1および第2の容量素子C1・C2のインピーダンスは小さくなるので、抵抗R1あるいはR2の抵抗値が容量素子C1あるいはC2のインピーダンスに対して十分大きければ、抵抗R1およびR2はオープンになり図2の等価回路は図1の等価回路と同等になる。これにより、可変容量コンデンサ全体に印加された直流電圧とほぼ同じ電圧が第1および第2の可変容量素子CV1・CV2に印加されることになるので、低い電圧で第1および第2の可変容量素子CV1・CV2の容量を変化できるようになり、低い電圧で可変容量コンデンサ全体の容量を変化させることができるものとなる。   Next, FIG. 2 is a circuit diagram showing an equivalent circuit of another example of the embodiment of the variable capacitor according to the present invention. The resistor R1 is connected in parallel to the first capacitor C1, and the second 3 shows an equivalent circuit of the variable capacitor of the present invention when a resistor R2 is connected in parallel to the capacitor element C2. According to the variable capacitor of the present invention of this example, the first and second capacitor elements C1 and C2 are open for the applied direct current, so that the variable capacitor element CV1 or CV2 and the resistor R1 or R2 is equivalent to that connected in series. Here, if the resistance value of the resistor R1 or R2 is sufficiently small compared to the impedance of the variable capacitance element CV1 or CV2, a voltage substantially the same as the DC voltage applied to the entire variable capacitance capacitor is applied to the variable capacitance element CV1 or CV2. Will be. In addition, since the impedance of the first and second capacitive elements C1 and C2 is small with respect to the applied alternating current, particularly high frequency, the resistance value of the resistor R1 or R2 is smaller than the impedance of the capacitive element C1 or C2. If it is sufficiently large, the resistors R1 and R2 are open, and the equivalent circuit of FIG. 2 is equivalent to the equivalent circuit of FIG. As a result, almost the same voltage as the DC voltage applied to the entire variable capacitor is applied to the first and second variable capacitance elements CV1 and CV2, so the first and second variable capacitances can be applied at a low voltage. The capacities of the elements CV1 and CV2 can be changed, and the capacity of the entire variable capacitor can be changed with a low voltage.

なお、図2に示した抵抗R1・R2は、以上のような適当なインピーダンスを持つインダクタであっても構わない。   The resistors R1 and R2 shown in FIG. 2 may be inductors having appropriate impedance as described above.

次に、図3は、本発明の可変容量コンデンサにおける第3の容量素子および第4の容量素子の容量形成部の実施の形態の一例の断面構造を示す断面図である。図3において、1は支持基板であり、21は第3の容量素子の下部電極であり、22はそれに隣接して配置された第4の容量素子の下部電極である。31は第3の容量素子の薄膜誘電体層であり、32は第4の容量素子の薄膜誘電体層である。41は第3の容量素子の上部電極であり、42はそれに隣接して配置された第4の容量素子の上部電極である。なお、図3には示していないが、必要に応じてBCB樹脂やポリイミド樹脂等の有機物あるいはSiNやSiO等の無機物から成る保護膜等が薄膜誘電体層31・32を大気に露出させないように設置されても構わない。 Next, FIG. 3 is a cross-sectional view showing a cross-sectional structure of an example of an embodiment of the capacitance forming portion of the third capacitor element and the fourth capacitor element in the variable capacitor of the present invention. In FIG. 3, 1 is a support substrate, 21 is a lower electrode of a third capacitor element, and 22 is a lower electrode of a fourth capacitor element arranged adjacent thereto. 31 is a thin film dielectric layer of the third capacitor element, and 32 is a thin film dielectric layer of the fourth capacitor element. Reference numeral 41 denotes an upper electrode of the third capacitive element, and reference numeral 42 denotes an upper electrode of the fourth capacitive element arranged adjacent thereto. Although not shown in FIG. 3, a protective film made of an organic material such as BCB resin or polyimide resin or an inorganic material such as SiN x or SiO x does not expose the thin film dielectric layers 31 and 32 to the atmosphere as necessary. It may be installed as follows.

支持基板1はアルミナセラミックス等のセラミック基板,サファイア等の単結晶基板,ガラス基板,表面酸化されたSi基板等である。そして、支持基板1の表面には、下部電極21・22が形成されている。下部電極21・22、薄膜誘電体層31・32、および上部電極41・42は、スパッタリング法等の成膜法によって支持基板1上の全面にそれぞれ同一バッチで形成され、全層のスパッタリング終了後に、上部電極41・42、薄膜誘電体層31・32、および下部電極21・22がそれぞれ所定形状のフォトレジスト層を用いて物理的または化学的にエッチングされて所定の形状に形成される。   The support substrate 1 is a ceramic substrate such as alumina ceramic, a single crystal substrate such as sapphire, a glass substrate, a surface-oxidized Si substrate, or the like. Lower electrodes 21 and 22 are formed on the surface of the support substrate 1. The lower electrodes 21 and 22, the thin film dielectric layers 31 and 32, and the upper electrodes 41 and 42 are formed in the same batch on the entire surface of the support substrate 1 by a film forming method such as sputtering, and after the sputtering of all layers is completed. The upper electrodes 41 and 42, the thin film dielectric layers 31 and 32, and the lower electrodes 21 and 22 are formed into a predetermined shape by being physically or chemically etched using a photoresist layer having a predetermined shape.

下部電極21・22は、Au,Pt,Ag,Cu,Al等の単体金属あるいは合金から成る電極層である。この下部電極21・22は、例えば、スパッタリング法等の成膜法によって基板温度が室温から400℃の範囲で形成されている。   The lower electrodes 21 and 22 are electrode layers made of a single metal or alloy such as Au, Pt, Ag, Cu, and Al. The lower electrodes 21 and 22 are formed at a substrate temperature in the range of room temperature to 400 ° C. by a film forming method such as sputtering.

この下部電極21・22の厚みは、これらに接続される端子部から容量形成部までの配線の抵抗成分、下部電極21・22の連続性(これらを良好にするには、いずれも下部電極21・22の厚みが厚い方が望ましい。)および支持基板1との密着性(これを良好にするには下部電極21・22の厚みが相対的に薄い方が望ましい。)を考慮して決定され、例えば、0.1〜10μmとされる。下部電極21・22の厚みが0.1μmよりも小さくなると、下部電極21・22自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣る傾向にある。一方、下部電極21・22の厚みが10μmを超えると、支持基板1との密着信頼性が低下したり、支持基板1に反りが生じたりする傾向がある。   The thicknesses of the lower electrodes 21 and 22 are the resistance component of the wiring from the terminal portion connected to them to the capacitance forming portion, the continuity of the lower electrodes 21 and 22 (both lower electrodes 21 and 22・ It is desirable that the thickness of 22 is thicker) and the adhesion to the support substrate 1 (in order to improve this, the thickness of the lower electrodes 21 and 22 is preferably relatively thin). For example, 0.1 to 10 μm. When the thickness of the lower electrodes 21 and 22 is smaller than 0.1 μm, the resistance of the lower electrodes 21 and 22 themselves increases, and at the same time, the continuity of the electrodes is lost and the reliability tends to be inferior. On the other hand, when the thickness of the lower electrodes 21 and 22 exceeds 10 μm, the adhesion reliability with the support substrate 1 tends to decrease or the support substrate 1 tends to warp.

薄膜誘電体層31・32は、例えば、SiOx等の酸化物あるいはSiNx等の窒化物から成る誘電体材料の層である。例えば、ターゲットとしてSiを用い、基板温度を400℃としてスパッタリング法によって成膜することにより、Q値が500程度の薄膜誘電体層31・32を得ることができる。 The thin film dielectric layers 31 and 32 are layers of a dielectric material made of, for example, an oxide such as SiOx or a nitride such as SiNx. For example, the thin film dielectric layers 31 and 32 having a Q value of about 500 can be obtained by using Si 3 N 4 as a target and forming a film by a sputtering method at a substrate temperature of 400 ° C.

上部電極41・42は、下部電極21・22と同じくAu,Pt,Ag,Cu,Al等の単体金属あるいは合金から成る電極層である。   The upper electrodes 41 and 42 are electrode layers made of a single metal or an alloy such as Au, Pt, Ag, Cu, and Al, like the lower electrodes 21 and 22.

このような第3および第4の容量素子に対し、図示していない可変インピーダンス素子は外付けとしてもよいし、通常の薄膜工程により同一の支持基板1上に誘電体薄膜コンデンサを形成して接続するようにしても構わない。   A variable impedance element (not shown) may be externally attached to the third and fourth capacitive elements, or a dielectric thin film capacitor is formed on the same support substrate 1 by a normal thin film process. You may make it.

図3に示すような第3および第4の容量素子を用いた本発明の可変容量コンデンサによれば、下部電極21・22同士および上部電極41・42同士が隣接していることから第3の容量素子と第4の容量素子とが効率よく静電的に結合されることになるので、可変容量素子の容量変化に応じて容量を変化させることができ、また、薄膜誘電体層31・32にQ値の高い誘電体を用いることができるので、可変容量コンデンサ全体のQ値を高くすることができるものとなる。   According to the variable capacitor of the present invention using the third and fourth capacitive elements as shown in FIG. 3, the lower electrodes 21 and 22 and the upper electrodes 41 and 42 are adjacent to each other. Since the capacitive element and the fourth capacitive element are efficiently electrostatically coupled, the capacitance can be changed according to the capacitance change of the variable capacitive element, and the thin film dielectric layers 31 and 32 can be changed. Since a dielectric having a high Q value can be used, the Q value of the entire variable capacitor can be increased.

次に、図4は、本発明の可変容量コンデンサにおける第3の容量素子および第4の容量素子の容量形成部の実施の形態の他の例の断面構造を示す断面図である。図4において、10は誘電体基板であり、51および52は誘電体基板10上に形成された、第3の容量素子を構成する2つの隣接した電極であり、61・62は誘電体基板10と2つの隣接した電極51・52とからなる第3の容量素子上に形成された誘電体層であり、71および72は誘電体層61・62上に形成された、第4の容量素子を構成する2つの隣接した電極である。なお、図4には示していないが、必要に応じてBCB樹脂やポリイミド樹脂等の有機物あるいはSiNやSiO等の無機物から成る保護膜等が誘電体層61・62を大気に露出させないように設置されても構わない。 Next, FIG. 4 is a cross-sectional view showing another example of the cross-sectional structure of the third capacitor element and the capacitor forming portion of the fourth capacitor element in the variable capacitor of the present invention. In FIG. 4, 10 is a dielectric substrate, 51 and 52 are two adjacent electrodes constituting the third capacitor element formed on the dielectric substrate 10, and 61 and 62 are the dielectric substrate 10 And two adjacent electrodes 51 and 52 are formed on the third capacitor element, and 71 and 72 are the fourth capacitor elements formed on the dielectric layers 61 and 62, respectively. Two adjacent electrodes that make up. Although not shown in FIG. 4, a protective film made of an organic material such as BCB resin or polyimide resin or an inorganic material such as SiN x or SiO x may prevent the dielectric layers 61 and 62 from being exposed to the atmosphere as necessary. You may install in.

誘電体基板10は、アルミナセラミックス等のセラミック基板,サファイア等の単結晶基板,ガラス基板等である。そして、誘電体基板10の表面には、第3の容量素子および第4の容量素子を構成する2つの隣接した電極51および52が形成されている。   The dielectric substrate 10 is a ceramic substrate such as alumina ceramic, a single crystal substrate such as sapphire, a glass substrate, or the like. On the surface of the dielectric substrate 10, two adjacent electrodes 51 and 52 constituting the third capacitor element and the fourth capacitor element are formed.

また、誘電体層61・62は、例えば、SiO等の酸化物あるいはSiN等の窒化物から成る誘電体材料の層である。例えば、ターゲットとしてSiを用い、基板温度を400℃としてスパッタリング法によって成膜することにより、Q値が500程度の誘電体層61・62を得ることができる。 The dielectric layers 61 and 62 are layers of a dielectric material made of an oxide such as SiO x or a nitride such as SiN x , for example. For example, the dielectric layers 61 and 62 having a Q value of about 500 can be obtained by using Si 3 N 4 as a target and forming a film by a sputtering method at a substrate temperature of 400 ° C.

2つの隣接した電極51・52および71・72は、前述の下部電極21・22および上部電極41・42と同様の電極層であり、前述の材料を用いて同じようにして形成される。第3の容量素子および第4の容量素子は、ともにギャップ型コンデンサと呼ばれるものであり、2つの電極間の距離と隣接している部分の長さおよび誘電体基板10,誘電体層61・62およびエアギャップの誘電率で容量が決まる。また、第4の容量素子は第3の容量素子上に誘電体層61・62を介して積層されているので、第3および第4の容量素子間の距離を短くすることができ、両者の静電的な結合を強くすることができる。   Two adjacent electrodes 51, 52 and 71, 72 are electrode layers similar to the above-described lower electrodes 21, 22 and upper electrodes 41, 42, and are formed in the same manner using the aforementioned materials. The third capacitive element and the fourth capacitive element are both called gap-type capacitors, and the distance between the two electrodes, the length of the adjacent portion, the dielectric substrate 10, and the dielectric layers 61 and 62 The capacitance is determined by the dielectric constant of the air gap. Further, since the fourth capacitive element is laminated on the third capacitive element via the dielectric layers 61 and 62, the distance between the third and fourth capacitive elements can be shortened. Electrostatic coupling can be strengthened.

なお、図4に示す例では第3の容量素子上に形成された誘電体層61・62はそれぞれ隣接した2つの電極51・52の上に独立した層として形成した場合を示したが、これら誘電体層61・62は連続した1つの層として形成してもよい。その場合には、その層の上に形成される隣接した2つの電極71・72間の誘電率がエアギャップを介した場合よりも大きくなり、容量がより大きい第4の容量素子とすることができる。   In the example shown in FIG. 4, the dielectric layers 61 and 62 formed on the third capacitive element are formed as independent layers on the two adjacent electrodes 51 and 52, respectively. The dielectric layers 61 and 62 may be formed as one continuous layer. In that case, the dielectric constant between the two adjacent electrodes 71 and 72 formed on the layer is larger than that through the air gap, and a fourth capacitive element having a larger capacitance may be obtained. it can.

このような第3および第4の容量素子に対し、図示していない第1および第2の容量素子ならびに第1および第2の可変容量素子は外付けとしてもよいし、通常の薄膜工程により同一の誘電体基板10上に誘電体薄膜コンデンサを形成して接続するようにしても構わない。   In contrast to the third and fourth capacitive elements, the first and second capacitive elements and the first and second variable capacitive elements that are not shown in the figure may be externally attached or may be the same by a normal thin film process. A dielectric thin film capacitor may be formed on the dielectric substrate 10 and connected.

図4に示すような第3および第4の容量素子を用いた本発明の可変容量コンデンサによれば、第3の容量素子上に誘電体層61・62を介して第4の容量素子が積層されており、第3の容量素子と第4の容量素子とが効率よく静電的に結合されることになるので、可変容量素子の容量変化に応じて容量を変化でき、また、誘電体層61・62にQ値の高い誘電体を用いることができるので、可変容量コンデンサ全体のQ値を高くすることができるものとなる。   According to the variable capacitor of the present invention using the third and fourth capacitive elements as shown in FIG. 4, the fourth capacitive element is laminated on the third capacitive element via the dielectric layers 61 and 62. Since the third capacitive element and the fourth capacitive element are electrostatically coupled efficiently, the capacitance can be changed according to the capacitance change of the variable capacitive element, and the dielectric layer Since a dielectric having a high Q value can be used for 61 and 62, the Q value of the entire variable capacitor can be increased.

次に、図5は、本発明の可変容量コンデンサにおける第3の容量素子および第3の容量素子の容量形成部の実施の形態のさらに他の例の断面構造を示す断面図である。図5において、10は誘電体基板であり、211は第3の容量素子の第1の電極であり、212は第3の容量素子の第2の電極である。また、221は第4の容量素子の第1の電極であり、222は第4の容量素子の第2の電極である。   Next, FIG. 5 is a cross-sectional view showing a cross-sectional structure of still another example of the embodiment of the third capacitor element and the capacitor forming portion of the third capacitor element in the variable capacitor of the present invention. In FIG. 5, 10 is a dielectric substrate, 211 is a first electrode of the third capacitor element, and 212 is a second electrode of the third capacitor element. Reference numeral 221 denotes a first electrode of the fourth capacitor element, and 222 denotes a second electrode of the fourth capacitor element.

誘電体基板10はアルミナセラミックス等のセラミック基板,サファイア等の単結晶基板,ガラス基板等である。そして、誘電体基板10の上面には、4つの隣接した電極211・212・221・222が形成されて、誘電体基板10と2つの隣接した電極211・212とにより第3の容量素子が形成され、誘電体基板10と2つの隣接した電極221・222とにより第4の容量素子が形成されており、2つの電極212と221とが隣接していることによって第3の容量素子と第4の容量素子とが静電的に結合している。これら4つの隣接した電極211・212・221・222は、所定形状のフォトレジストを用いて物理的または化学的にエッチングされて形成される。   The dielectric substrate 10 is a ceramic substrate such as alumina ceramic, a single crystal substrate such as sapphire, or a glass substrate. Then, four adjacent electrodes 211, 212, 221, 222 are formed on the upper surface of the dielectric substrate 10, and a third capacitor element is formed by the dielectric substrate 10 and the two adjacent electrodes 211, 212. The fourth capacitive element is formed by the dielectric substrate 10 and the two adjacent electrodes 221 and 222, and the third capacitive element and the fourth capacitive element are formed by the two electrodes 212 and 221 being adjacent to each other. The capacitive element is electrostatically coupled. These four adjacent electrodes 211, 212, 221 and 222 are formed by physical or chemical etching using a photoresist having a predetermined shape.

これら4つの隣接した電極211・212・221・222は、Au,Pt,Ag,Cu,Al等の単体金属あるいは合金から成る電極層である。これら4つの隣接した電極211・212・221・222は、例えば、スパッタリング法により基板温度を室温から400℃の範囲として形成されている。   These four adjacent electrodes 211, 212, 221, and 222 are electrode layers made of a single metal or alloy such as Au, Pt, Ag, Cu, and Al. These four adjacent electrodes 211, 212, 221, and 222 are formed, for example, by sputtering so that the substrate temperature is in the range of room temperature to 400 ° C.

これら4つの隣接した電極211・212・221・222の厚みは、それぞれこれらに接続される端子部から容量形成部までの配線の抵抗成分、電極211・212・221・222の連続性(これらを良好にするには、いずれも電極211・212・221・222の厚みが厚い方が望ましい。)および誘電体基板10との密着性(これを良好にするには電極211・212・221・222の厚みが相対的に薄い方が望ましい。)を考慮して決定され、例えば、0.1〜10μmとされる。これら4つの電極211・212・221・222の厚みが0.1μmよりも小さくなると、電極211・212・221・222自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣る傾向にある。一方、電極211・212・221・222の厚みが10μmを超えると、誘電体基板10との密着信頼性が低下したり、誘電体基板10に反りが生じたりする傾向がある。   The thicknesses of these four adjacent electrodes 211, 212, 221, 222 are the resistance component of the wiring from the terminal portion connected to them to the capacitance forming portion, the continuity of the electrodes 211, 212, 221, 222 (there are In order to improve the accuracy, it is desirable that the electrodes 211, 212, 221, and 222 are thicker in all cases.) And adhesion to the dielectric substrate 10 (in order to improve this, the electrodes 211, 212, 221, and 222 are improved). ) Is determined in consideration of, for example, 0.1 to 10 μm. If the thickness of these four electrodes 211, 212, 221 and 222 is smaller than 0.1 μm, the resistance of the electrodes 211, 212, 221 and 222 themselves will increase, and at the same time, the continuity of the electrodes will be lost and the reliability will tend to be inferior. is there. On the other hand, when the thickness of the electrodes 211, 212, 221, 222 exceeds 10 μm, the adhesion reliability with the dielectric substrate 10 tends to be lowered, or the dielectric substrate 10 tends to be warped.

次に、図6(a)は、本発明の可変容量コンデンサにおける第3の容量素子および第4の容量素子の容量形成部の実施の形態のさらに他の例の平面構造を示す平面図であり、図6(b)は、図6(a)中のA−A’線に沿った断面構造を示す断面図である。図6において、1は支持基板であり、21は第3の容量素子の下部電極であり、22はそれに隣接して配置された第4の容量素子の下部電極である。31は第3の容量素子の薄膜誘電体層であり、32は第4の容量素子の薄膜誘電体層である。41は第3の容量素子の上部電極であり、42はそれに隣接して配置された第4の容量素子の上部電極である。   Next, FIG. 6A is a plan view showing a planar structure of still another example of the embodiment of the capacitance forming portion of the third capacitive element and the fourth capacitive element in the variable capacitor of the present invention. FIG. 6B is a cross-sectional view showing a cross-sectional structure along the line AA ′ in FIG. In FIG. 6, reference numeral 1 denotes a support substrate, 21 denotes a lower electrode of the third capacitive element, and 22 denotes a lower electrode of the fourth capacitive element arranged adjacent thereto. 31 is a thin film dielectric layer of the third capacitor element, and 32 is a thin film dielectric layer of the fourth capacitor element. Reference numeral 41 denotes an upper electrode of the third capacitive element, and reference numeral 42 denotes an upper electrode of the fourth capacitive element arranged adjacent thereto.

そして、この例では、下部電極21・22および上部電極41・42をそれぞれ櫛型電極としている。このように下部電極21・22および上部電極41・42をそれぞれ櫛型電極とすることにより、第3の容量素子と第4の容量素子との隣接している部分が長くなるので、第3の容量素子と第4の容量素子とを効率よく静電的に結合させることができるものとなる。   In this example, the lower electrodes 21 and 22 and the upper electrodes 41 and 42 are respectively comb-shaped electrodes. Thus, by making the lower electrodes 21 and 22 and the upper electrodes 41 and 42 comb-shaped electrodes, the adjacent portions of the third capacitor element and the fourth capacitor element become longer. The capacitive element and the fourth capacitive element can be electrostatically coupled efficiently.

このような櫛型電極としては、第3の容量素子と第4の容量素子の静電的な結合度を強くするために第3の容量素子と第4の容量素子との隣接している部分ができるだけ長くなるように、櫛歯の本数が多く、櫛歯部分の長さが長く、また、第3の容量素子と第4の容量素子との間隔が短く配置されているようにすることが望ましい。   As such a comb-shaped electrode, the third capacitive element and the fourth capacitive element are adjacent to each other in order to increase the degree of electrostatic coupling between the third capacitive element and the fourth capacitive element. The number of comb teeth is large, the length of the comb teeth portion is long, and the distance between the third capacitor element and the fourth capacitor element is short so that the length is as long as possible. desirable.

なお、この例では図3に示した例に対して下部電極21・22および上部電極41・42を櫛型電極とした場合を示したが、図4および図5に示した例についてそれらの電極51・52・71・72あるいは211・212・221・222を櫛型電極とした場合にも、同様の作用効果が得られるものである。   In this example, the case where the lower electrodes 21 and 22 and the upper electrodes 41 and 42 are comb-shaped electrodes is shown with respect to the example shown in FIG. 3, but those electrodes are shown in the examples shown in FIGS. Similar effects can be obtained when 51, 52, 71, 72 or 211, 212, 221, 222 are comb-shaped electrodes.

次に、図7(a)は本発明の可変容量コンデンサの可変容量素子,容量素子,半田端子等を含んだ平面構造を示す平面図であり、図7(b)は図7(a)中のA−A’線に沿った断面構造を示す断面図である。図7において、701は支持基板、702は下部電極、703は薄膜誘電体層、704は上部電極、705は引き出し電極、706は半田バリア層、707は半田密着層、708は保護膜、709は半田端子である。このような構成の本発明の可変コンデンサは、通常の薄膜工程により作製が可能となる。   Next, FIG. 7A is a plan view showing a planar structure including a variable capacitance element, a capacitance element, a solder terminal and the like of the variable capacitance capacitor of the present invention, and FIG. 7B is a plan view in FIG. It is sectional drawing which shows the cross-section along an AA 'line. In FIG. 7, 701 is a supporting substrate, 702 is a lower electrode, 703 is a thin film dielectric layer, 704 is an upper electrode, 705 is an extraction electrode, 706 is a solder barrier layer, 707 is a solder adhesion layer, 708 is a protective film, 709 is Solder terminal. The variable capacitor of the present invention having such a configuration can be manufactured by a normal thin film process.

支持基板701は、アルミナセラミックス等のセラミック基板,サファイア等の単結晶基板,ガラス基板,表面酸化されたSi基板等である。そして、支持基板701の表面には、下部電極702が形成されている。下部電極702,薄膜誘電体層703,上部電極704は、スパッタリング法等の成膜法によって支持基板701上の全面にそれぞれ同一バッチで形成され、全層のスパッタリング終了後に、上部電極704,薄膜誘電体層703,下部電極702がそれぞれ所定形状のフォトレジスト層を用いて物理的または化学的にエッチングされて所定の形状に形成される。   The support substrate 701 is a ceramic substrate such as alumina ceramic, a single crystal substrate such as sapphire, a glass substrate, a surface-oxidized Si substrate, or the like. A lower electrode 702 is formed on the surface of the support substrate 701. The lower electrode 702, the thin film dielectric layer 703, and the upper electrode 704 are formed in the same batch on the entire surface of the support substrate 701 by a film forming method such as sputtering, and after the sputtering of all layers is completed, the upper electrode 704, the thin film dielectric 704 are formed. The body layer 703 and the lower electrode 702 are formed into a predetermined shape by physical or chemical etching using a photoresist layer having a predetermined shape.

下部電極702は、Au,Pt,Ag,Cu,Al等の単体金属あるいは合金から成る電極層である。この下部電極702は、例えば、スパッタリング法等の成膜法によって基板温度が室温から400℃の範囲で形成されている。   The lower electrode 702 is an electrode layer made of a single metal or alloy such as Au, Pt, Ag, Cu, and Al. The lower electrode 702 is formed at a substrate temperature in the range of room temperature to 400 ° C. by a film forming method such as sputtering.

この下部電極702の厚みは、これらに接続される端子部から容量形成部までの配線の抵抗成分,下部電極702の連続性(これらを良好にするには、いずれも下部電極702の厚みが厚い方が望ましい。)および支持基板701との密着性(これを良好にするには下部電極702の厚みが相対的に薄い方が望ましい。)を考慮して決定され、例えば、0.1〜10μmとされる。下部電極702の厚みが0.1μmよりも小さくなると、下部電極702自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣る傾向にある。一方、下部電極702の厚みが10μmを超えると、支持基板701との密着信頼性が低下したり、支持基板701に反りが生じたりする傾向がある。   The thickness of the lower electrode 702 is the resistance component of the wiring from the terminal portion connected to them to the capacitance forming portion, the continuity of the lower electrode 702 (in order to improve these, the thickness of the lower electrode 702 is both thicker) And the adhesion to the support substrate 701 (in order to improve this, it is desirable that the thickness of the lower electrode 702 is relatively thin), for example, 0.1 to 10 μm. The When the thickness of the lower electrode 702 is smaller than 0.1 μm, the resistance of the lower electrode 702 itself increases, and at the same time, the continuity of the electrode is lost and the reliability tends to be inferior. On the other hand, when the thickness of the lower electrode 702 exceeds 10 μm, the adhesion reliability with the support substrate 701 tends to decrease, or the support substrate 701 tends to warp.

薄膜誘電体層703は、例えば、SiOx等の酸化物あるいはSiNx等の窒化物から成る誘電体材料の層である。例えば、ターゲットとしてSiを用い、基板温度を400℃としてスパッタリング法によって成膜することにより、Q値が500程度の薄膜誘電体層703を得ることができる。ここで、薄膜誘電体層703の内、CV1と示されたものは印加電圧に応じて容量が変化するコンデンサを形成する薄膜誘電体層であり、例えば、ターゲットとしてBa0.5Sr0.5TiOを用い、基板温度を600℃としてスパッタリング法によって成膜することにより、印加電圧による容量変化率が60%程度の薄膜誘電体層703を得ることができる。下部電極702,薄膜誘電体層703,上部電極704は、スパッタリング法等の成膜法によって支持基板701上の全面にそれぞれ同一バッチで形成され、全層のスパッタリング終了後に、上部電極704,薄膜誘電体層703,下部電極702がそれぞれ所定形状のフォトレジスト層を用いて物理的または化学的にエッチングされて所定の形状に形成されることから、まず、薄膜誘電体層がBa0.5Sr0.5TiOからなる所定形状の積層体を作製し、続けて薄膜誘電体層がSiからなる所定形状の積層体を作製することにより、CV1を含む薄膜誘電体層703を得ることができる。 The thin film dielectric layer 703 is a layer of a dielectric material made of an oxide such as SiOx or a nitride such as SiNx. For example, a thin film dielectric layer 703 having a Q value of about 500 can be obtained by using Si 3 N 4 as a target and forming a film by a sputtering method at a substrate temperature of 400 ° C. Here, among the thin film dielectric layer 703, what is indicated as CV1 is a thin film dielectric layer that forms a capacitor whose capacitance changes according to the applied voltage. For example, Ba 0.5 Sr 0.5 is used as a target. By using TiO 3 and forming a film by sputtering at a substrate temperature of 600 ° C., a thin film dielectric layer 703 having a capacitance change rate of about 60% by an applied voltage can be obtained. The lower electrode 702, the thin film dielectric layer 703, and the upper electrode 704 are formed in the same batch on the entire surface of the support substrate 701 by a film forming method such as sputtering, and after the sputtering of all layers is completed, the upper electrode 704, the thin film dielectric 704 are formed. Since the body layer 703 and the lower electrode 702 are each physically or chemically etched using a photoresist layer having a predetermined shape to be formed into a predetermined shape, first, the thin film dielectric layer is Ba 0.5 Sr 0. .5 A laminated body having a predetermined shape made of TiO 3 is manufactured, and subsequently a laminated body having a predetermined shape whose thin film dielectric layer is made of Si 3 N 4, thereby obtaining a thin film dielectric layer 703 containing CV1. Can do.

上部電極704は、上部電極704は、下部電極702と同じくAu,Pt,Ag,Cu,Al等の単体金属あるいは合金から成る電極層である。   The upper electrode 704 is an electrode layer made of a single metal or alloy such as Au, Pt, Ag, Cu, and Al, like the lower electrode 702.

引き出し電極705は、第1〜第4の容量素子、あるいは第1および第2の可変容量素子と端子とを適宜接続するものである。引き出し電極705にはAg,Cu,などの安価で低抵抗な金属を用いることができる。   The lead electrode 705 connects the first to fourth capacitive elements, or the first and second variable capacitive elements, and the terminals as appropriate. The extraction electrode 705 can be made of an inexpensive and low resistance metal such as Ag, Cu.

半田バリア層706は、リフロー時の半田の電極への拡散を防止するために形成される。半田バリア層706にはNi等の金属を用いることができる。   The solder barrier layer 706 is formed to prevent the diffusion of solder to the electrodes during reflow. A metal such as Ni can be used for the solder barrier layer 706.

半田密着層707は、半田端子709と半田バリア層706とを密着させるために形成される。半田密着層707にはAu等の半田との濡れ性の良い金属を用いることができる。   The solder adhesion layer 707 is formed to adhere the solder terminal 709 and the solder barrier layer 706 together. For the solder adhesion layer 707, a metal having good wettability with solder such as Au can be used.

保護膜708は、半田端子709を露出するように形成されている。保護膜708にはBCB樹脂やポリイミド樹脂等の有機物あるいはSiNやSiO等の無機物等を用いることができる。また、これらの材料の多層構造にしてもよい。 The protective film 708 is formed so as to expose the solder terminal 709. For the protective film 708, an organic substance such as BCB resin or polyimide resin, or an inorganic substance such as SiN x or SiO x can be used. Further, a multilayer structure of these materials may be used.

半田端子709は、半田ペーストを印刷した後、リフローを行なうことにより形成される。   The solder terminal 709 is formed by performing reflow after printing a solder paste.

これらにより、第1の容量素子は、下部電極が第2接続点側の端子,第2の可変容量素子の下部電極および第4の容量素子の上部電極に接続され、上部電極が第1の可変容量素子の上部電極および第3の容量素子の下部電極に接続される。   As a result, the lower electrode of the first capacitor is connected to the terminal on the second connection point side, the lower electrode of the second variable capacitor, and the upper electrode of the fourth capacitor, and the upper electrode is the first variable. Connected to the upper electrode of the capacitive element and the lower electrode of the third capacitive element.

また、第2の容量素子は、下部電極が第1接続点側の端子,第1の可変容量素子の下部電極および第4の容量素子の下部電極に接続され、上部電極が第2の可変容量素子の上部電極および第3の容量素子の上部電極に接続される。   In the second capacitor element, the lower electrode is connected to the terminal on the first connection point side, the lower electrode of the first variable capacitor element, and the lower electrode of the fourth capacitor element, and the upper electrode is connected to the second variable capacitor. The upper electrode of the element and the upper electrode of the third capacitor element are connected.

第1の可変容量素子は、下部電極が第1接続点側の端子,第2の容量素子の下部電極および第4の容量素子の下部電極に接続され、上部電極が第1の容量素子の上部電極および第3の容量素子の下部電極に接続される。   The first variable capacitor has a lower electrode connected to the terminal on the first connection point side, a lower electrode of the second capacitor, and a lower electrode of the fourth capacitor, and an upper electrode connected to the upper portion of the first capacitor. The electrode and the lower electrode of the third capacitor element are connected.

また、第2の可変容量素子は、下部電極が第2接続点側の端子、第1の容量素子の下部電極および第4の容量素子の上部電極に接続され、上部電極が第1の可変容量素子の上部電極および第3の容量素子の下部電極に接続される。   In the second variable capacitor, the lower electrode is connected to the terminal on the second connection point side, the lower electrode of the first capacitor, and the upper electrode of the fourth capacitor, and the upper electrode is connected to the first variable capacitor. The upper electrode of the element and the lower electrode of the third capacitor element are connected.

第3の容量素子は、下部電極が第1の可変容量素子の上部電極および第1の容量素子の上部電極に接続され、上部電極が第2の可変容量素子の上部電極および第2の容量素子の上部電極に接続される。   The third capacitor element has a lower electrode connected to the upper electrode of the first variable capacitor element and the upper electrode of the first capacitor element, and the upper electrode connected to the upper electrode of the second variable capacitor element and the second capacitor element. Connected to the upper electrode.

また、第4の容量素子は、下部電極が第1接続点側の端子,第1の可変容量素子の下部電極および第2の容量素子の下部電極に接続され、上部電極が第2接続点側の端子,第2の可変容量素子の下部電極および第1の容量素子の下部電極に接続される。   In the fourth capacitor element, the lower electrode is connected to the terminal on the first connection point side, the lower electrode of the first variable capacitor element, and the lower electrode of the second capacitor element, and the upper electrode is on the second connection point side. , The second electrode of the second variable capacitor, and the lower electrode of the first capacitor.

そして、第3の容量素子と第4の容量素子は、下部電極702同士および上部電極704同士が隣接していることによって、静電的に結合している。   The third capacitive element and the fourth capacitive element are electrostatically coupled with each other because the lower electrodes 702 and the upper electrodes 704 are adjacent to each other.

このようにして、本発明の可変容量コンデンサが構成されており、端子間に直流電圧を印加することにより第1の可変容量素子および第2の可変容量素子の容量を変化させることによって、第3の容量素子に印加される電圧を制御し、その結果として第3の容量素子に生じる電荷を制御する。第3の容量素子と第4の容量素子は静電的に結合しているので、第3の容量素子に生じた電荷により第4の容量素子に生じる電荷が変化し、第4の容量素子の容量が変化することになるので、このような回路で構成される可変容量コンデンサ全体の容量が変化するものとなる。   Thus, the variable capacitance capacitor of the present invention is configured, and the third variable capacitance element is changed by changing the capacitance of the first variable capacitance element and the second variable capacitance element by applying a DC voltage between the terminals. The voltage applied to the capacitor element is controlled, and as a result, the charge generated in the third capacitor element is controlled. Since the third capacitive element and the fourth capacitive element are electrostatically coupled, the charge generated in the fourth capacitive element is changed by the charge generated in the third capacitive element, and the fourth capacitive element Since the capacitance changes, the capacitance of the entire variable capacitance capacitor constituted by such a circuit changes.

以上より、本発明の可変容量コンデンサによれば、印加電圧による容量変化が大きく、Q値が高く、温度特性の良好な可変容量コンデンサを提供することができる。   As described above, according to the variable capacitor of the present invention, it is possible to provide a variable capacitor having a large capacitance change due to an applied voltage, a high Q value, and good temperature characteristics.

なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、櫛型電極の櫛歯の形状を直線状の代わりに十字状等としてもよく、その場合には第3の容量素子と第4の容量素子との隣接している部分がさらに長くなるので、両者の静電的な結合をさらに強くすることができる。   In addition, this invention is not limited to the example of the above embodiment, A various change may be added in the range which does not deviate from the summary of this invention. For example, the shape of the comb-teeth of the comb-shaped electrode may be a cross instead of a straight line, and in that case, the adjacent portion of the third capacitor element and the fourth capacitor element becomes longer. The electrostatic coupling between the two can be further strengthened.

回路シミュレータを用いた等価回路によるインピーダンスの計算に基づいて、第1および第2の可変容量素子CV1およびCV2として静電容量が1pFであり、印加電圧による容量変化が67%であり、Q値が50の誘電体薄膜コンデンサを用い、第1〜第3の容量素子C1〜C3として静電容量が1pFでQ値が500のコンデンサを用い、第4の容量素子C4として静電容量が0.1pFでQ値が500のコンデンサを用いて、図1に示す構成で本発明の可変容量コンデンサを構成した。この可変容量コンデンサについてその静電容量、Q値および容量変化を測定したところ、全体の静電容量は1.7pFとなり、Q値は110であり、印加電圧による容量変化が51%であった。   Based on the calculation of impedance by an equivalent circuit using a circuit simulator, the first and second variable capacitance elements CV1 and CV2 have a capacitance of 1 pF, a capacitance change due to an applied voltage is 67%, and a Q value is 50 dielectric thin film capacitors are used, capacitors having a capacitance of 1 pF and a Q value of 500 are used as the first to third capacitance elements C1 to C3, and capacitance is 0.1 pF as the fourth capacitance element C4. A variable capacitance capacitor of the present invention was configured with the configuration shown in FIG. 1 using a capacitor having a Q value of 500. When the capacitance, Q value, and capacitance change of this variable capacitor were measured, the overall capacitance was 1.7 pF, the Q value was 110, and the capacitance change due to the applied voltage was 51%.

この結果、第1および第2の可変容量素子CV1・CV2のQ値が50であるにもかかわらず、可変容量コンデンサ全体のQ値は110であることから、本発明の可変容量コンデンサによれば、Q値が高く、印加電圧による容量変化が大きなものとできるものであることが確認できた。   As a result, although the Q value of the entire variable capacitor is 110 even though the Q value of the first and second variable capacitors CV1 and CV2 is 50, according to the variable capacitor of the present invention. It was confirmed that the Q value was high and the capacitance change due to the applied voltage was large.

また、図3〜図6に示した例の本発明の可変容量コンデンサについても同様に構成したところ、いずれも可変容量コンデンサ全体のQ値が高く、印加電圧による容量変化が大きなものとすることができた。   The variable capacitor of the present invention in the example shown in FIGS. 3 to 6 is configured in the same manner. In any case, the variable capacitor has a high Q value and a large capacitance change due to the applied voltage. did it.

本発明の可変容量コンデンサの実施の形態の一例の等価回路を示す回路図である。It is a circuit diagram which shows the equivalent circuit of an example of embodiment of the variable capacitor of this invention. 本発明の可変容量コンデンサの実施の形態の他の例の等価回路を示す回路図である。It is a circuit diagram which shows the equivalent circuit of the other example of embodiment of the variable capacitor of this invention. 本発明の可変容量コンデンサにおける第3の容量素子および第4の容量素子の容量形成部の実施の形態の一例の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of an example of embodiment of the capacity | capacitance formation part of the 3rd capacitive element and the 4th capacitive element in the variable capacitor of this invention. 本発明の可変容量コンデンサにおける第3の容量素子および第4の容量素子の容量形成部の実施の形態の他の例の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the other example of embodiment of the capacity | capacitance formation part of the 3rd capacitive element and the 4th capacitive element in the variable capacitor of this invention. 本発明の可変容量コンデンサにおける第3の容量素子および第4の容量素子の容量形成部の実施の形態のさらに他の例の断面構造を示す断面図である。It is sectional drawing which shows the cross-section of further another example of embodiment of the capacity | capacitance formation part of the 3rd capacitive element and the 4th capacitive element in the variable capacitor of this invention. (a)は本発明の可変容量コンデンサにおける第3の容量素子および第4の容量素子の容量形成部の実施の形態のさらに他の例の平面構造を示す平面図であり、(b)は(a)中のA−A’線に沿った断面構造を示す断面図である。(A) is a top view which shows the planar structure of the further another example of embodiment of the capacity | capacitance formation part of the 3rd capacitive element and the 4th capacitive element in the variable capacitor of this invention, (b) is ( It is sectional drawing which shows the cross-sectional structure along the AA 'line in a). (a)は本発明の可変容量コンデンサの可変容量素子,容量素子,半田端子等を含んだ平面構造を示す平面図であり、(b)は(a)中のA−A’線に沿った断面構造を示す断面図である。(A) is a top view which shows the planar structure containing the variable capacitance element of the variable capacitance capacitor of this invention, a capacitive element, a solder terminal, etc., (b) followed the AA 'line in (a). It is sectional drawing which shows a cross-section.

符号の説明Explanation of symbols

1・・・支持基板
10・・・誘電体基板
21,22・・・下部電極
31,32・・・薄膜誘電体層
41,42・・・上部電極
51,52・・・2つの隣接した電極
61,62・・・誘電体層
71,72・・・2つの隣接した電極
211,212,221,222・・・4つの隣接した電極
701・・・支持基板
702・・・下部電極
703・・・薄膜誘電体層
704・・・上部電極
705・・・引き出し電極
706・・・半田バリア層
707・・・半田密着層
708・・・保護膜
709・・・半田端子
C1,C2,C3,C4・・・容量素子
CV1,CV2・・・可変容量素子
R1,R2・・・抵抗
N1,N2・・・接続点
1 ... Support substrate
10 ... Dielectric substrate
21, 22, ... Lower electrode
31, 32 ... Thin film dielectric layer
41, 42 ... Upper electrode
51, 52 ... 2 adjacent electrodes
61, 62 ... Dielectric layer
71, 72 ... two adjacent electrodes
211, 212, 221, 222 ... 4 adjacent electrodes
701 ... Support substrate
702 ... Lower electrode
703 ・ ・ ・ Thin dielectric layer
704 ... Upper electrode
705 ... Extraction electrode
706 ... Solder barrier layer
707 ・ ・ ・ Solder adhesion layer
708 ... Protective film
709: Solder terminal C1, C2, C3, C4 ... Capacitance element CV1, CV2 ... Variable capacitance element R1, R2 ... Resistance N1, N2 ... Connection point

Claims (8)

直列に接続された第1の可変容量素子および第1の容量素子と、直列に接続された第2の可変容量素子および第2の容量素子とが、前記第1の可変容量素子の外側と前記第2の容量素子の外側とを第1接続点で接続し、前記第2の可変容量素子の外側と前記第1の容量素子の外側とを第2接続点で接続して並列に接続され、前記第1の可変容量素子および前記第1の容量素子の間と前記第2の可変容量素子および前記第2の容量素子の間とに第3の容量素子が接続され、前記第1接続点および前記第2接続点の間に第4の容量素子が接続されているとともに、前記第3の容量素子と前記第4の容量素子とが静電的に結合しており、前記第1の接続点および前記第2の接続点にそれぞれ端子が接続されていることを特徴とする可変容量コンデンサ。 The first variable capacitive element and the first capacitive element connected in series, and the second variable capacitive element and the second capacitive element connected in series are connected to the outside of the first variable capacitive element and the The outside of the second capacitive element is connected at a first connection point, the outside of the second variable capacitive element and the outside of the first capacitive element are connected at a second connection point, and connected in parallel. A third capacitive element is connected between the first variable capacitive element and the first capacitive element and between the second variable capacitive element and the second capacitive element, and the first connection point and A fourth capacitive element is connected between the second connection points, the third capacitive element and the fourth capacitive element are electrostatically coupled, and the first connection point And a variable capacitance capacitor, characterized in that a terminal is connected to each of the second connection points. . 前記第1および第2の可変容量素子は、印加電圧に応じて容量が変化する誘電体薄膜コンデンサであることを特徴とする請求項1記載の可変容量コンデンサ。 2. The variable capacitance capacitor according to claim 1, wherein the first and second variable capacitance elements are dielectric thin film capacitors whose capacitance changes according to an applied voltage. 前記第1および第2の可変容量素子は、印加電圧に応じて容量が変化するバラクタダイオードであることを特徴とする請求項1記載の可変容量コンデンサ。 2. The variable capacitor according to claim 1, wherein the first and second variable capacitance elements are varactor diodes whose capacitance changes according to an applied voltage. 前記第1および第2の容量素子にそれぞれ抵抗またはインダクタが並列に接続されていることを特徴とする請求項1乃至請求項3のいずれかに記載の可変容量コンデンサ。 4. The variable capacitor according to claim 1, wherein a resistor or an inductor is connected in parallel to each of the first and second capacitive elements. 5. 前記第3および第4の容量素子は、下部電極と誘電体と上部電極とを有しており、それら下部電極同士および上部電極同士が隣接していることを特徴とする請求項1乃至請求項4のいずれかに記載の可変容量コンデンサ。 The third and fourth capacitive elements each have a lower electrode, a dielectric, and an upper electrode, and the lower electrodes and the upper electrodes are adjacent to each other. 5. The variable capacitor according to any one of 4 above. 前記第3の容量素子は、誘電体基板と該誘電体基板上に形成された2つの隣接した電極とからなり、前記第4の容量素子は、前記第3の容量素子上に形成された誘電体層と該誘電体層上に形成された2つの隣接した電極とからなることを特徴とする請求項1乃至請求項4のいずれかに記載の可変容量コンデンサ。 The third capacitive element includes a dielectric substrate and two adjacent electrodes formed on the dielectric substrate, and the fourth capacitive element is a dielectric formed on the third capacitive element. 5. The variable capacitor according to claim 1, comprising a body layer and two adjacent electrodes formed on the dielectric layer. 前記第3および第4の容量素子は、誘電体基板と、該誘電体基板上に形成された4つの隣接した電極とからなることを特徴とする請求項1乃至請求項4のいずれかに記載の可変容量コンデンサ。 The third and fourth capacitive elements each comprise a dielectric substrate and four adjacent electrodes formed on the dielectric substrate. Variable capacitor. 前記第3および第4の容量素子の前記電極は、櫛型電極であることを特徴とする請求項5乃至請求項7のいずれかに記載の可変容量コンデンサ。 The variable capacitor according to claim 5, wherein the electrodes of the third and fourth capacitive elements are comb electrodes.
JP2004371316A 2004-12-22 2004-12-22 Variable capacitor Pending JP2006179674A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004371316A JP2006179674A (en) 2004-12-22 2004-12-22 Variable capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004371316A JP2006179674A (en) 2004-12-22 2004-12-22 Variable capacitor

Publications (1)

Publication Number Publication Date
JP2006179674A true JP2006179674A (en) 2006-07-06

Family

ID=36733491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004371316A Pending JP2006179674A (en) 2004-12-22 2004-12-22 Variable capacitor

Country Status (1)

Country Link
JP (1) JP2006179674A (en)

Similar Documents

Publication Publication Date Title
JP6489202B2 (en) Capacitors
WO2016021529A1 (en) Composite electronic component
CN110959188A (en) Capacitor with a capacitor element
JP2022539054A (en) NTC thin film thermistor and method for manufacturing NTC thin film thermistor
JP5023999B2 (en) Thin film capacitor and manufacturing method thereof
JP4916715B2 (en) Electronic components
JP6788847B2 (en) Capacitor
JP4749052B2 (en) Variable capacitor, circuit module and communication device
JP2006179674A (en) Variable capacitor
JP2006093322A (en) Variable capacitor
JP4684856B2 (en) Electronic components
JP4412977B2 (en) Variable capacitor
JPH01220422A (en) Laminated ceramic capacitor
JP2006093323A (en) Variable capacitor
CN209418326U (en) Capacitor
JP4651355B2 (en) Variable capacitor
JP2008211064A (en) Variable capacitor array and variable capacitor relay
JP4959366B2 (en) Capacitor
JP2006210589A (en) Thin film capacitor
JP2006303389A (en) Thin film capacitor element and thin film capacitor array
JP4738182B2 (en) Thin film capacitor
JP6416102B2 (en) Variable capacity device and communication apparatus
JP2005136074A (en) Capacitor, series capacitor and variable capacitor
JP4157375B2 (en) Variable capacitor and high-frequency component using the same
JP2002329788A (en) Variable capacitor