[go: up one dir, main page]

JP2006173360A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2006173360A
JP2006173360A JP2004363886A JP2004363886A JP2006173360A JP 2006173360 A JP2006173360 A JP 2006173360A JP 2004363886 A JP2004363886 A JP 2004363886A JP 2004363886 A JP2004363886 A JP 2004363886A JP 2006173360 A JP2006173360 A JP 2006173360A
Authority
JP
Japan
Prior art keywords
film
metal
insulating film
etching
organic antireflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004363886A
Other languages
Japanese (ja)
Inventor
Hiroki Miyajima
弘樹 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004363886A priority Critical patent/JP2006173360A/en
Publication of JP2006173360A publication Critical patent/JP2006173360A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent generation of strain in a hole upper part and phenomenon to enlarge a hole size from a prescribed size when a hole such as a contact hole, a via hole or the like is formed. <P>SOLUTION: The manufacturing method carries out a process for forming a layer insulating film 13, a tantalum oxide film 14, an organic reflection preventing film 15, and a resist film 16 one by one on a semiconductor substrate 11; a process for forming a pattern to the resist film 16 by carrying out exposure and development, a process for performing dry etching for at least a part of the organic reflection preventing film 15 by using the resist film 16 wherein a pattern is formed as a mask; a process for depositing chloride 17 of tantalum in a side surface of at least the resist film 16 and the organic reflection preventing film 15, while dry-etching the tantalum oxide film 14; a process for performing dry etching for the layer insulating film 13 by using the chloride 17 of tantalum as a protecting film; and a process for removing the chloride 17 of tantalum by ashing. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置の製造方法に関し、特にコンタクトホール、ヴィアホール等のホールを形成する方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a hole such as a contact hole or a via hole.

近年の半導体装置の急速な高集積化に伴い、その最小加工寸法も急速に縮小化してきている。その微細化に伴い、フォトリソグラフィ技術においては、微細なパターンをマスクどおりに転写するために、フォトレジストを薄膜化する必要がある。   Along with the rapid integration of semiconductor devices in recent years, the minimum processing dimension has been rapidly reduced. Along with the miniaturization, in the photolithography technique, it is necessary to reduce the thickness of the photoresist in order to transfer a fine pattern according to the mask.

また、フォトレジストが塗布される下地基板からの反射を抑制する手法として、有機材料を用いたBARC(Bottom Anti Referective Coating)等の反射防止膜を使用する技術が用いられている。微細なコンタクトホールをドライエッチングにより形成する技術においては、フォトレジストをマスクとして有機反射防止膜及び層間絶縁膜を順次エッチングするが、フォトレジストの薄膜化に伴い、フォトレジストと被エッチング膜との高選択比化が必要である。   Further, as a technique for suppressing reflection from a base substrate to which a photoresist is applied, a technique using an antireflection film such as BARC (Bottom Anti Referective Coating) using an organic material is used. In the technique of forming fine contact holes by dry etching, the organic antireflection film and the interlayer insulating film are sequentially etched using the photoresist as a mask. However, as the thickness of the photoresist is reduced, the height of the photoresist and the film to be etched is increased. Selectivity is necessary.

しかしながら、有機反射防止膜及び層間絶縁膜をドライエッチングする際に、イオンスパッタによりフォトレジストの肩部の落ち込みが生じる。また、フォトレジストに局所的にエッチング耐性の弱い部分があるため、フォトレジスト及び有機反射防止膜が局所的に横方法にエッチングされる。これらにより、コンタクトホール上部での歪みやコンタクトホール寸法の拡大が生じ、その結果、コンタクト抵抗不良や、隣接するコンタクトホールと短絡するという課題が存在する。   However, when dry etching the organic antireflection film and the interlayer insulating film, the shoulder of the photoresist falls due to ion sputtering. In addition, since the photoresist has a portion with locally low etching resistance, the photoresist and the organic antireflection film are locally etched in a lateral manner. As a result, distortion at the upper part of the contact hole and enlargement of the contact hole size occur, and as a result, there are problems such as defective contact resistance and short-circuiting with adjacent contact holes.

上記のような問題から、例えば、エッチングガスにCH2F2等の堆積性の高いガスを使用することにより、レジスト及び反射防止膜を保護するエッチング方法が開示されている(特許文献1参照)。また、例えば、金属膜をハードマスクとして用い、エッチングする方法が開示されている(特許文献2参照)。
特開2002−198362号公報 特開平9−186100号公報
From the above problems, for example, an etching method for protecting a resist and an antireflection film by using a gas having a high deposition property such as CH 2 F 2 as an etching gas is disclosed (see Patent Document 1). . Further, for example, a method of etching using a metal film as a hard mask is disclosed (see Patent Document 2).
JP 2002-198362 A JP-A-9-186100

しかしながら、特許文献1に記載された方法では、CH2F2をエッチングガスに添加することにより得られる堆積膜は、通常のCF系ガスによる層間絶縁膜のエッチング中に堆積するCF系ポリマーと同様にドライエッチングに対する耐性が弱いため、レジスト及び反射防止膜を保護する効果が十分ではない。またCH2F2をエッチングガスに添加することによりエッチング中のCF系ポリマーの堆積レートを上昇させると、当該ポリマーの形成が不均一となりコンタクトホールに歪みが生じやすくなる。 However, in the method described in Patent Document 1, the deposited film obtained by adding CH 2 F 2 to the etching gas is the same as the CF-based polymer deposited during the etching of the interlayer insulating film with a normal CF-based gas. Further, since the resistance to dry etching is weak, the effect of protecting the resist and the antireflection film is not sufficient. Further, if the deposition rate of the CF-based polymer during etching is increased by adding CH 2 F 2 to the etching gas, the formation of the polymer becomes non-uniform and the contact holes are likely to be distorted.

一方、特許文献2に記載された方法では、コンタクトホール等の形成後において、ハードマスクとして用いた金属膜の除去が難しい。局所的に金属膜が残った場合には、隣接するコンタクト間で残存する金属膜により短絡を起こすという問題がある。   On the other hand, in the method described in Patent Document 2, it is difficult to remove the metal film used as the hard mask after the formation of the contact hole or the like. When the metal film remains locally, there is a problem that a short circuit is caused by the metal film remaining between adjacent contacts.

上記課題に鑑みて、本発明は、コンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止できる半導体装置の製造方法を提供することにある。   In view of the above problems, the present invention provides a semiconductor device capable of preventing the occurrence of strain at the upper part of a hole and the phenomenon that the hole size increases from a predetermined size when forming a hole such as a contact hole or a via hole. It is in providing the manufacturing method of.

上記目的を達成するために、本発明に係る第1の半導体装置の製造方法は、半導体基板の上に、層間絶縁膜を形成する工程と、当該層間絶縁膜の上に、金属膜あるいは金属を含む絶縁膜を形成する工程と、当該金属膜あるいは金属を含む絶縁膜の上に、有機反射防止膜を形成する工程と、当該有機反射防止膜の上に、レジスト膜を形成する工程と、露光及び現像を行なうことにより、当該レジスト膜に対してパターンを形成する工程と、当該パターンが形成されたレジスト膜をマスクとして、当該有機反射防止膜の少なくとも一部に対してドライエッチングをする工程と、当該金属膜あるいは金属を含む絶縁膜をドライエッチングしながら、少なくとも当該レジスト膜及び当該有機反射防止膜の側面に、当該金属膜あるいは金属を含む絶縁膜を構成する金属のハロゲン化物からなる反応生成物を堆積する工程と、当該反応生成物を保護膜として、当該層間絶縁膜をドライエッチングする工程と、アッシングにより、当該反応生成物を除去する工程とを有することを特徴とする。   In order to achieve the above object, a first method of manufacturing a semiconductor device according to the present invention includes a step of forming an interlayer insulating film on a semiconductor substrate, and a metal film or a metal on the interlayer insulating film. A step of forming an insulating film containing, a step of forming an organic antireflection film on the metal film or the insulating film containing metal, a step of forming a resist film on the organic antireflection film, and exposure And a step of forming a pattern on the resist film by performing development, and a step of dry etching at least a part of the organic antireflection film using the resist film on which the pattern is formed as a mask, In addition, while dry etching the metal film or the insulating film containing the metal, the insulating film containing the metal film or the metal at least on the side surfaces of the resist film and the organic antireflection film A step of depositing a reaction product composed of a metal halide, a step of dry-etching the interlayer insulating film using the reaction product as a protective film, and a step of removing the reaction product by ashing. It is characterized by having.

本発明に係る第1の半導体装置の製造方法によれば、金属膜あるいは金属を含む絶縁膜をドライエッチングする際に、少なくともレジスト膜及び有機反射防止膜の側面に、金属のハロゲン化物からなる反応生成物を堆積することにより、層間絶縁膜をドライエッチングする際に、当該レジスト膜及び当該有機反射防止膜を当該反応生成物により保護することができ、その結果、当該層間絶縁膜中にコンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止できる。   According to the first method of manufacturing a semiconductor device of the present invention, when dry etching a metal film or an insulating film containing a metal, at least a side surface of the resist film and the organic antireflection film is a reaction made of a metal halide. By depositing the product, when the interlayer insulating film is dry-etched, the resist film and the organic antireflection film can be protected by the reaction product. As a result, contact holes are formed in the interlayer insulating film. In forming a hole such as a via hole, it is possible to prevent the occurrence of distortion at the upper part of the hole and the phenomenon that the hole size expands from a predetermined size.

本発明に係る第1の半導体装置の製造方法において、金属膜あるいは金属を含む絶縁膜を構成する金属はタンタルであり、金属膜あるいは金属を含む絶縁膜をドライエッチングする際に用いるエッチングガスは、塩素を含むガスであり、反応生成物は、タンタルの塩化物からなり、アッシングに用いるガスは、CF4あるいはCHF3を含むガスであることが好ましい。 In the first method for manufacturing a semiconductor device according to the present invention, the metal constituting the metal film or the insulating film containing metal is tantalum, and the etching gas used when dry etching the metal film or the insulating film containing metal is: It is a gas containing chlorine, the reaction product is made of tantalum chloride, and the gas used for ashing is preferably a gas containing CF 4 or CHF 3 .

このようにすると、タンタル膜あるいはタンタルを含む絶縁膜を塩素を含むガスでドライエッチングする際に、少なくともレジスト膜及び有機反射防止膜の側面に、タンタルの塩化物からなる反応生成物を堆積することにより、層間絶縁膜をドライエッチングする際に、当該レジスト膜及び当該有機反射防止膜をタンタルの塩化物からなる反応生成物により保護することができ、その結果、当該層間絶縁膜中にコンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止できる。また、CF4あるいはCHF3を含むガスによるアッシングにより、タンタルの塩化物を容易に除去することができる。 In this way, when a tantalum film or an insulating film containing tantalum is dry-etched with a gas containing chlorine, a reaction product made of tantalum chloride is deposited at least on the side surfaces of the resist film and the organic antireflection film. Thus, when the interlayer insulating film is dry-etched, the resist film and the organic antireflection film can be protected by a reaction product made of tantalum chloride, and as a result, contact holes in the interlayer insulating film, In forming a hole such as a via hole, it is possible to prevent the occurrence of distortion at the upper part of the hole and the phenomenon that the hole size expands from a predetermined size. In addition, tantalum chloride can be easily removed by ashing with a gas containing CF 4 or CHF 3 .

本発明に係る第1の半導体装置の製造方法において、金属膜あるいは金属を含む絶縁膜を構成する金属はアルミニウムであり、金属膜あるいは金属を含む絶縁膜をドライエッチングする際に用いるエッチングガスは、フッ素を含むガスであり、反応生成物は、アルミニウムのフッ化物からなり、アッシングに用いるガスは、Cl2を含むガスであることが好ましい。 In the first method for manufacturing a semiconductor device according to the present invention, the metal constituting the metal film or the metal-containing insulating film is aluminum, and the etching gas used when dry-etching the metal film or the metal-containing insulating film is: It is a gas containing fluorine, the reaction product is made of aluminum fluoride, and the gas used for ashing is preferably a gas containing Cl 2 .

このようにすると、アルミニウム膜あるいはアルミニウムを含む絶縁膜をフッ素を含むガスでドライエッチングする際に、少なくともレジスト膜及び有機反射防止膜の側面に、アルミニウムのフッ化物からなる反応生成物を堆積することにより、層間絶縁膜をドライエッチングする際に、当該レジスト膜及び当該有機反射防止膜をアルミニウムのフッ化物により保護することができ、その結果、当該層間絶縁膜中にコンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止できる。また、Cl2を含むガスによるアッシングにより、アルミニウムのフッ化物を容易に除去することができる。 In this case, when the aluminum film or the insulating film containing aluminum is dry-etched with a gas containing fluorine, a reaction product made of aluminum fluoride is deposited on at least the side surfaces of the resist film and the organic antireflection film. Thus, when the interlayer insulating film is dry-etched, the resist film and the organic antireflection film can be protected by aluminum fluoride, and as a result, holes such as contact holes and via holes are formed in the interlayer insulating film. In forming the film, it is possible to prevent the occurrence of distortion at the upper part of the hole and the phenomenon that the hole size is expanded from a predetermined size. Moreover, the aluminum fluoride can be easily removed by ashing with a gas containing Cl 2 .

本発明に係る第1の半導体装置の製造方法において、金属膜あるいは金属を含む絶縁膜を構成する金属はルテニウムであり、金属膜あるいは金属を含む絶縁膜をドライエッチングする際に用いるエッチングガスは、塩素を含むガスであり、反応生成物は、ルテニウムの塩化物からなり、アッシングに用いるガスは、酸素を含むガスであることが好ましい。   In the first method for manufacturing a semiconductor device according to the present invention, the metal constituting the metal film or the metal-containing insulating film is ruthenium, and the etching gas used when dry-etching the metal film or the metal-containing insulating film is: It is a gas containing chlorine, the reaction product is made of ruthenium chloride, and the gas used for ashing is preferably a gas containing oxygen.

このようにすると、ルテニウム膜あるいはルテニウムを含む絶縁膜を塩素を含むガスでドライエッチングする際に少なくともレジスト膜及び有機反射防止膜の側面に、ルテニウムの塩化物からなる反応生成物を堆積することにより、層間絶縁膜をドライエッチングする際に、当該レジスト膜及び当該有機反射防止膜をルテニウムの塩化物からなる反応生成物により保護することができ、その結果、当該層間絶縁膜中にコンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止できる。また、酸素を含むガスによるアッシングにより、ルテニウムの塩化物を容易に除去することができる。   In this case, when a ruthenium film or an insulating film containing ruthenium is dry-etched with a gas containing chlorine, a reaction product made of ruthenium chloride is deposited at least on the side surfaces of the resist film and the organic antireflection film. When the interlayer insulating film is dry-etched, the resist film and the organic antireflection film can be protected by a reaction product made of ruthenium chloride. As a result, contact holes, vias are formed in the interlayer insulating film. In forming a hole such as a hole, it is possible to prevent the occurrence of distortion at the upper part of the hole and the phenomenon that the hole size expands from a predetermined size. Further, ruthenium chloride can be easily removed by ashing with a gas containing oxygen.

上記目的を達成するために、本発明に係る第2の半導体装置の製造方法は、半導体基板の上に、層間絶縁膜を形成する工程と、当該層間絶縁膜の上に、金属膜を形成する工程と、当該金属膜の上に、有機反射防止膜を形成する工程と、当該有機反射防止膜の上に、レジスト膜を形成する工程と、露光及び現像を行なうことにより、当該レジスト膜に対してパターンを形成する工程と、当該パターンが形成されたレジスト膜をマスクとして、当該有機反射防止膜の少なくとも一部に対してドライエッチングをする工程と、当該有機反射防止膜をマスクとして、当該金属膜の少なくとも一部に対してドライエッチングをする工程と、当該金属膜をマスクとして、当該層間絶縁膜をドライエッチングする工程と、アッシングにより、当該金属膜を除去する工程とを有することを特徴とする。   In order to achieve the above object, a second method of manufacturing a semiconductor device according to the present invention includes a step of forming an interlayer insulating film on a semiconductor substrate, and a metal film is formed on the interlayer insulating film. A step of forming an organic antireflection film on the metal film, a step of forming a resist film on the organic antireflection film, and exposing and developing the resist film. Forming a pattern, using the resist film on which the pattern is formed as a mask, performing dry etching on at least a portion of the organic antireflection film, and using the organic antireflection film as a mask, A step of performing dry etching on at least a part of the film, a step of performing dry etching on the interlayer insulating film using the metal film as a mask, and removing the metal film by ashing. Characterized by a step of.

本発明に係る第2の半導体装置の製造方法によれば、金属膜をマスクとして層間絶縁膜をドライエッチングすることにより、当該層間絶縁膜中にコンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止できる。   According to the second method of manufacturing a semiconductor device of the present invention, when forming a hole such as a contact hole or a via hole in the interlayer insulating film by dry etching the interlayer insulating film using the metal film as a mask. In addition, it is possible to prevent the occurrence of distortion at the upper part of the hole and the phenomenon that the hole dimension is enlarged from a predetermined dimension.

本発明に係る第2の半導体装置の製造方法において、金属膜を構成する金属はルテニウムであり、アッシングに用いるガスは、酸素を含むガスであることが好ましい。   In the second method for fabricating a semiconductor device according to the present invention, the metal constituting the metal film is preferably ruthenium, and the gas used for ashing is preferably a gas containing oxygen.

このようにすると、ルテニウム膜をマスクとして層間絶縁膜をドライエッチングすることにより、当該層間絶縁膜中にコンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止できる。また、酸素を含むガスによるアッシングにより、ルテニウム膜を容易に除去することができる。   In this case, when the interlayer insulating film is dry-etched using the ruthenium film as a mask, a contact hole, a via hole, or the like is formed in the interlayer insulating film. Can be prevented from expanding from a predetermined dimension. Further, the ruthenium film can be easily removed by ashing with a gas containing oxygen.

本発明によれば、層間絶縁膜中にコンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止でき、半導体装置の微細化、高集積化、高性能化及び歩留まり向上を図る上で極めて意義の大きいものである。   According to the present invention, in forming a hole such as a contact hole or a via hole in the interlayer insulating film, it is possible to prevent the phenomenon that distortion occurs at the upper part of the hole and the hole size is expanded from a predetermined size, This is extremely significant for miniaturization, high integration, high performance, and yield improvement of semiconductor devices.

以下、本発明の各実施形態について、図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
(First embodiment)
Hereinafter, a semiconductor device manufacturing method according to a first embodiment of the present invention will be described with reference to the drawings.

図1は、本発明の第1の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。   FIG. 1 is a cross-sectional view of main steps for explaining the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

図1において11は半導体基板、12は下地層、13は層間絶縁膜、14は酸化タンタル膜、15は有機反射防止膜、16はフォトレジスト膜、17はタンタルの塩化物である。   In FIG. 1, 11 is a semiconductor substrate, 12 is an underlayer, 13 is an interlayer insulating film, 14 is a tantalum oxide film, 15 is an organic antireflection film, 16 is a photoresist film, and 17 is a tantalum chloride.

まず、図1(a)に示すように、半導体基板11上に下地層12(例えばシリコン窒化膜)を介して層間絶縁膜13を形成し、その上に例えば5nmの膜厚の金属(タンタル)を含む絶縁膜である酸化タンタル膜14を形成する。層間絶縁膜としては、例えばシリコン酸化膜を用いることができる。その上にフォトレジストを塗布し、露光及び現像を行なうことにより、ホールパターンを有するフォトレジスト膜16を形成する。次に、ホールパターンを有するフォトレジスト膜16をマスクとして、有機反射防止膜15をドライエッチングによりエッチングする。例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。   First, as shown in FIG. 1A, an interlayer insulating film 13 is formed on a semiconductor substrate 11 via an underlayer 12 (for example, a silicon nitride film), and a metal (tantalum) having a thickness of, for example, 5 nm is formed thereon. A tantalum oxide film 14 which is an insulating film containing is formed. For example, a silicon oxide film can be used as the interlayer insulating film. A photoresist film 16 having a hole pattern is formed by applying a photoresist thereon and performing exposure and development. Next, the organic antireflection film 15 is etched by dry etching using the photoresist film 16 having a hole pattern as a mask. For example, etching is performed under the following conditions using an inductively coupled plasma etching apparatus.

圧力:1.3Pa
ソースパワー:1500W、バイアスパワー:1000W
C5F8/Ar/CO:25/100/80sccm
次に図1(b)に示すように、 フォトレジスト膜16及び有機反射防止膜15をマスクとして酸化タンタル膜14をドライエッチングによりエッチングする。エッチングガスには、塩素を含むガスであるCl2を用い、例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
Pressure: 1.3Pa
Source power: 1500W, bias power: 1000W
C 5 F 8 / Ar / CO: 25/100 / 80sccm
Next, as shown in FIG. 1B, the tantalum oxide film 14 is etched by dry etching using the photoresist film 16 and the organic antireflection film 15 as a mask. Etching is performed under the following conditions using Cl 2 , which is a gas containing chlorine, as an etching gas, for example, using an inductively coupled plasma etching apparatus.

圧力:1.3Pa
ソースパワー:1000W、バイアスパワー:100W
Cl2:75sccm
この時、エッチング生成物として生じる、タンタル(酸化タンタル膜14を構成する金属)のハロゲン化物からなる反応生成物であるタンタルの塩化物17は蒸気圧が低いため、フォトレジスト膜16の上面及び側面並びに有機反射防止膜15の側面に堆積する。
Pressure: 1.3Pa
Source power: 1000W, bias power: 100W
Cl 2 : 75sccm
At this time, the tantalum chloride 17 which is a reaction product made of a halide of tantalum (metal constituting the tantalum oxide film 14) generated as an etching product has a low vapor pressure. In addition, it is deposited on the side surface of the organic antireflection film 15.

次に図1(c)に示すように、フォトレジスト膜16、有機反射防止膜15及びタンタルの塩化物17をマスクとして層間絶縁膜13に対して、以下の条件下でエッチングを行う。エッチングには、例えば、誘導結合型プラズマエッチング装置を用いる。   Next, as shown in FIG. 1C, the interlayer insulating film 13 is etched under the following conditions using the photoresist film 16, the organic antireflection film 15 and the tantalum chloride 17 as a mask. For the etching, for example, an inductively coupled plasma etching apparatus is used.

圧力:1.3Pa
ソースパワー:2200W、バイアスパワー:1800W
C5F8/CH2F2/Ar/CO:25/5/100/80sccm
この時、タンタルの塩化物17は、C/F比の高いC5F8等のガスを用いてエッチングを行った場合には、C系の堆積物が多いためほとんどエッチングされず、保護膜として機能し、フォトレジスト膜16及び有機反射防止膜15の側面がエッチングにより損傷されるのを防ぐことが出来る。
Pressure: 1.3Pa
Source power: 2200W, bias power: 1800W
C 5 F 8 / CH 2 F 2 / Ar / CO: 25/5/100 / 80sccm
At this time, the tantalum chloride 17 is hardly etched when etching is performed using a gas such as C 5 F 8 having a high C / F ratio. It functions to prevent the side surfaces of the photoresist film 16 and the organic antireflection film 15 from being damaged by etching.

次に図1(d)に示すように、フォトレジスト膜16、有機反射防止膜15及びタンタルの塩化物17をアッシングにより除去する。例えば、アッシングガスとしてCF4とO2を用い、誘導結合型プラズマエッチング装置を使って、以下の条件下でアッシングを行い、コンタクトホール22を形成する。 Next, as shown in FIG. 1 (d), the photoresist film 16, the organic antireflection film 15, and the tantalum chloride 17 are removed by ashing. For example, CF 4 and O 2 are used as the ashing gas, and ashing is performed using the inductively coupled plasma etching apparatus under the following conditions to form the contact hole 22.

圧力:33.3Pa
ソースパワー:2000W、バイアスパワー:0W
CF4/O2:10/200sccm
アッシングの際に、C/F比の低いCF4を添加することにより、タンタルの塩化物17を容易に除去することができる。以下にそのメカニズムを説明する。
Pressure: 33.3Pa
Source power: 2000W, bias power: 0W
CF 4 / O 2 : 10 / 200sccm
By adding CF 4 having a low C / F ratio at the time of ashing, the tantalum chloride 17 can be easily removed. The mechanism will be described below.

図2(a)に、ウエハ温度とタンタルのフッ化物及び塩化物の蒸気圧との関係を示す。また、図2(b)に混合ガス中のCF4の混合比とタンタルのエッチング量の関係を示す。図2(a)に示すように、タンタルの塩化物は、タンタルのフッ化物よりもウエハ温度100℃において蒸気圧が2桁低い。そのため、タンタルの塩化物は、レジスト及び有機反射防止膜上に堆積し、コンタクトホールエッチング時の保護膜となる。また、タンタルのフッ化物は、図2(a)に示すように、タンタルの塩化物よりもウエハ温度100℃において蒸気圧が2桁高い。このため図2(b)に示すように、CF4の混合比が約5%以上からタンタルのエッチングが進行している。以上のことから本実施形態のようにアッシングのガスにCF4を5%添加することで、タンタルの塩化物を容易に除去出来る。なお、CF4の代わりにCHF3を用いてもよい。 FIG. 2 (a) shows the relationship between the wafer temperature and the vapor pressure of fluoride and chloride of tantalum. FIG. 2B shows the relationship between the mixing ratio of CF 4 in the mixed gas and the etching amount of tantalum. As shown in FIG. 2 (a), tantalum chloride has a vapor pressure two orders of magnitude lower than tantalum fluoride at a wafer temperature of 100 ° C. Therefore, tantalum chloride is deposited on the resist and the organic antireflection film, and becomes a protective film during contact hole etching. Further, as shown in FIG. 2A, tantalum fluoride has a vapor pressure that is two orders of magnitude higher than that of tantalum chloride at a wafer temperature of 100 ° C. For this reason, as shown in FIG. 2 (b), tantalum etching proceeds from a CF 4 mixing ratio of about 5% or more. From the above, tantalum chloride can be easily removed by adding 5% CF 4 to the ashing gas as in this embodiment. Note that CHF 3 may be used instead of CF 4 .

本実施形態によれば、コンタクトホールのエッチングの際にタンタルの塩化物からなる強固な堆積膜を形成し、レジスト及び反射防止膜を保護することによりコンタクトホール上部での歪みやコンタクトホール寸法の拡大を防止することが出来る。   According to this embodiment, when a contact hole is etched, a strong deposited film made of tantalum chloride is formed, and the resist and the antireflection film are protected, so that the distortion at the upper part of the contact hole and the size of the contact hole are increased. Can be prevented.

(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
(Second Embodiment)
A semiconductor device manufacturing method according to the second embodiment of the present invention will be described below with reference to the drawings.

図3は、本発明の第2の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。   FIG. 3 is a cross-sectional view of main steps for explaining the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

図3において11は半導体基板、12は下地層、13は層間絶縁膜、15は有機反射防止膜、16はフォトレジスト膜、18は酸化アルミニウム膜、19はアルミニウムのフッ化物である。   In FIG. 3, 11 is a semiconductor substrate, 12 is an underlayer, 13 is an interlayer insulating film, 15 is an organic antireflection film, 16 is a photoresist film, 18 is an aluminum oxide film, and 19 is an aluminum fluoride.

まず、図3(a)に示すように、半導体基板11上に下地層12(例えばシリコン窒化膜)を介して層間絶縁膜13を形成し、その上に例えば5nmの膜厚の金属(アルミニウム)を含む絶縁膜である酸化アルミニウム膜18を形成する。層間絶縁膜としては、例えばシリコン酸化膜を用いることができる。その上にフォトレジストを塗布し、露光及び現像を行なうことにより、ホールパターンを有するフォトレジスト膜16を形成する。次に、ホールパターンを有するフォトレジスト膜16をマスクとして、有機反射防止膜15をドライエッチングによりエッチングする。例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。   First, as shown in FIG. 3A, an interlayer insulating film 13 is formed on a semiconductor substrate 11 via an underlayer 12 (for example, a silicon nitride film), and a metal (aluminum) having a thickness of, for example, 5 nm is formed thereon. An aluminum oxide film 18 which is an insulating film containing is formed. For example, a silicon oxide film can be used as the interlayer insulating film. A photoresist film 16 having a hole pattern is formed by applying a photoresist thereon and performing exposure and development. Next, the organic antireflection film 15 is etched by dry etching using the photoresist film 16 having a hole pattern as a mask. For example, etching is performed under the following conditions using an inductively coupled plasma etching apparatus.

圧力:1.3Pa
ソースパワー:1500W、バイアスパワー:1000W
C5F8/Ar/CO:25/100/80sccm
次に図3(b)に示すように、 フォトレジスト膜16及び有機反射防止膜15をマスクとして酸化アルミニウム膜18をドライエッチングによりエッチングする。エッチングガスには、フッ素を含むガスであるCHF3主体のエッチングガスを用い、例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
Pressure: 1.3Pa
Source power: 1500W, bias power: 1000W
C 5 F 8 / Ar / CO: 25/100 / 80sccm
Next, as shown in FIG. 3B, the aluminum oxide film 18 is etched by dry etching using the photoresist film 16 and the organic antireflection film 15 as a mask. As the etching gas, an etching gas mainly containing CHF 3 that is a gas containing fluorine is used, and etching is performed under the following conditions using, for example, an inductively coupled plasma etching apparatus.

圧力:1.3Pa
ソースパワー:1000W、バイアスパワー:100W
CHF3/Ar/O2:50/80/20sccm
この時、エッチング生成物として生じる、アルミニウム(酸化アルミニウム膜18を構成する金属)のハロゲン化物からなる反応生成物であるアルミニウムのフッ化物19は蒸気圧が低いため、フォトレジスト膜16及び有機反射防止膜15の側面に堆積する。
Pressure: 1.3Pa
Source power: 1000W, bias power: 100W
CHF 3 / Ar / O 2 : 50/80 / 20sccm
At this time, aluminum fluoride 19 which is a reaction product made of a halide of aluminum (a metal constituting the aluminum oxide film 18) generated as an etching product has a low vapor pressure. Therefore, the photoresist film 16 and the organic antireflection film are used. Deposited on the side of the film 15.

次に図3(c)に示すように、フォトレジスト膜16、有機反射防止膜15及びアルミニウムのフッ化物19をマスクとして層間絶縁膜13に対して、以下の条件下でエッチングを行う。エッチングには、例えば、誘導結合型プラズマエッチング装置を用いる。   Next, as shown in FIG. 3C, the interlayer insulating film 13 is etched under the following conditions using the photoresist film 16, the organic antireflection film 15 and the aluminum fluoride 19 as a mask. For the etching, for example, an inductively coupled plasma etching apparatus is used.

圧力:1.3Pa
ソースパワー:2200W、バイアスパワー:1800W
C5F8/CH2F2/Ar/CO:25/5/100/80sccm
この時、アルミニウムのフッ化物19はほとんどエッチングされず、保護膜として機能し、フォトレジスト膜16及び有機反射防止膜15の側面がエッチングにより損傷されるのを防ぐことが出来る。
Pressure: 1.3Pa
Source power: 2200W, bias power: 1800W
C 5 F 8 / CH 2 F 2 / Ar / CO: 25/5/100 / 80sccm
At this time, the aluminum fluoride 19 is hardly etched and functions as a protective film, and the side surfaces of the photoresist film 16 and the organic antireflection film 15 can be prevented from being damaged by etching.

次に図3(d)に示すように、フォトレジスト膜16、有機反射防止膜15及びアルミニウムのフッ化物19をアッシングにより除去する。例えば、アッシングガスとしてCl2とO2を用い、誘導結合型プラズマエッチング装置を使って、以下の条件下でアッシングを行い、コンタクトホール22を形成する。 Next, as shown in FIG. 3D, the photoresist film 16, the organic antireflection film 15, and the aluminum fluoride 19 are removed by ashing. For example, Cl 2 and O 2 are used as the ashing gas, and ashing is performed using the inductively coupled plasma etching apparatus under the following conditions to form the contact hole 22.

圧力:33.3Pa
ソースパワー:2000W、バイアスパワー:0W
Cl2/O2:10/200sccm
アッシングの際に、Cl2を添加することにより、アルミニウムのフッ化物19を容易に除去出来る。これは、アルミニウムのフッ化物19がアルミニウムのフッ化物よりも常温において沸点が2桁以上高いアルミニウムの塩化物となるためである。
Pressure: 33.3Pa
Source power: 2000W, bias power: 0W
Cl 2 / O 2 : 10 / 200sccm
The aluminum fluoride 19 can be easily removed by adding Cl 2 during ashing. This is because the aluminum fluoride 19 becomes an aluminum chloride having a boiling point two or more orders of magnitude higher than that of the aluminum fluoride at room temperature.

本実施形態によれば、コンタクトホールのエッチングの際にアルミニウムのフッ化物からなる強固な堆積膜を形成し、レジスト及び反射防止膜を保護することによりコンタクトホール上部での歪みやコンタクトホール寸法の拡大を防止することが出来る。   According to the present embodiment, when the contact hole is etched, a strong deposited film made of aluminum fluoride is formed, and the resist and the antireflection film are protected, so that the distortion at the upper portion of the contact hole and the enlargement of the contact hole size are increased. Can be prevented.

(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
(Third embodiment)
A method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described below with reference to the drawings.

図4は、本発明の第3の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。   FIG. 4 is a cross-sectional view of main steps for explaining the method for manufacturing a semiconductor device according to the third embodiment of the present invention.

図4において11は半導体基板、12は下地層、13は層間絶縁膜、15は有機反射防止膜、16はフォトレジスト膜、20はルテニウム膜、21はルテニウムの塩化物である。   In FIG. 4, 11 is a semiconductor substrate, 12 is a base layer, 13 is an interlayer insulating film, 15 is an organic antireflection film, 16 is a photoresist film, 20 is a ruthenium film, and 21 is a ruthenium chloride.

まず、図4(a)に示すように、半導体基板11上に下地層12(例えばシリコン窒化膜)を介して層間絶縁膜13を形成し、その上に例えば5nmの膜厚の金属膜であるルテニウム膜20を形成する。層間絶縁膜としては、例えばシリコン酸化膜を用いることができる。その上にフォトレジストを塗布し、露光及び現像を行なうことにより、ホールパターンを有するフォトレジスト膜16を形成する。次に、ホールパターンを有するフォトレジスト膜16をマスクとして、有機反射防止膜15をドライエッチングによりエッチングする。例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。   First, as shown in FIG. 4A, an interlayer insulating film 13 is formed on a semiconductor substrate 11 via an underlayer 12 (for example, a silicon nitride film), and a metal film having a thickness of, for example, 5 nm is formed thereon. A ruthenium film 20 is formed. For example, a silicon oxide film can be used as the interlayer insulating film. A photoresist film 16 having a hole pattern is formed by applying a photoresist thereon and performing exposure and development. Next, the organic antireflection film 15 is etched by dry etching using the photoresist film 16 having a hole pattern as a mask. For example, etching is performed under the following conditions using an inductively coupled plasma etching apparatus.

圧力:1.3Pa
ソースパワー:1500W、バイアスパワー:1000W
C5F8/Ar/CO:25/100/80sccm
次に図4(b)に示すように、 フォトレジスト膜16及び有機反射防止膜15をマスクとしてルテニウム膜20をドライエッチングによりエッチングする。エッチングガスには、塩素を含むガスであるCl2を用い、例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
Pressure: 1.3Pa
Source power: 1500W, bias power: 1000W
C 5 F 8 / Ar / CO: 25/100 / 80sccm
Next, as shown in FIG. 4B, the ruthenium film 20 is etched by dry etching using the photoresist film 16 and the organic antireflection film 15 as a mask. Etching is performed under the following conditions using Cl 2 , which is a gas containing chlorine, as an etching gas, for example, using an inductively coupled plasma etching apparatus.

圧力:3Pa
ソースパワー:1000W、バイアスパワー:200W
Cl2:150sccm
この時、エッチング生成物として生じる、ルテニウム(ルテニウム膜20を構成する金属)のハロゲン化物からなる反応生成物であるルテニウムの塩化物21は蒸気圧が低いため、フォトレジスト膜16及び有機反射防止膜15の側面に堆積する。
Pressure: 3Pa
Source power: 1000W, bias power: 200W
Cl 2 : 150sccm
At this time, ruthenium chloride 21, which is a reaction product made of a halide of ruthenium (metal constituting ruthenium film 20), which is generated as an etching product, has a low vapor pressure. Therefore, photoresist film 16 and organic antireflection film are used. Deposit on 15 sides.

次に図4(c)に示すように、フォトレジスト膜16、有機反射防止膜15及びルテニウムの塩化物21をマスクとして層間絶縁膜13に対して、以下の条件下でエッチングを行う。エッチングには、例えば、誘導結合型プラズマエッチング装置を用いる。   Next, as shown in FIG. 4C, the interlayer insulating film 13 is etched under the following conditions using the photoresist film 16, the organic antireflection film 15 and the ruthenium chloride 21 as a mask. For the etching, for example, an inductively coupled plasma etching apparatus is used.

圧力:1.3Pa
ソースパワー:2200W、バイアスパワー:1800W
C5F8/CH2F2/Ar/CO:25/5/100/80sccm
この時、ルテニウムの塩化物21は、ほとんどエッチングされず、保護膜として機能し、フォトレジスト膜16及び有機反射防止膜15の側面がエッチングにより損傷されるのを防ぐことが出来る。
Pressure: 1.3Pa
Source power: 2200W, bias power: 1800W
C 5 F 8 / CH 2 F 2 / Ar / CO: 25/5/100 / 80sccm
At this time, the ruthenium chloride 21 is hardly etched and functions as a protective film, and the side surfaces of the photoresist film 16 and the organic antireflection film 15 can be prevented from being damaged by etching.

次に図4(d)に示すように、フォトレジスト膜16、有機反射防止膜15及びルテニウムの塩化物21をアッシングにより除去する。例えば、アッシングガスとしてO2を用い、誘導結合型プラズマエッチング装置を使って、以下の条件下でアッシングを行い、コンタクトホール22を形成する。 Next, as shown in FIG. 4D, the photoresist film 16, the organic antireflection film 15, and the ruthenium chloride 21 are removed by ashing. For example, the contact hole 22 is formed by performing ashing under the following conditions using O 2 as the ashing gas and using an inductively coupled plasma etching apparatus.

圧力:33.3Pa
ソースパワー:2000W、バイアスパワー:100W
O2:300sccm
アッシングの際に、ルテニウムの塩化物21及びルテニウム膜20は、酸素によるアッシングで常温において沸点が40℃と非常に低いルテニウムの酸化物となり容易に除去出来る。
Pressure: 33.3Pa
Source power: 2000W, bias power: 100W
O 2 : 300sccm
At the time of ashing, the ruthenium chloride 21 and the ruthenium film 20 become ruthenium oxides having a very low boiling point of 40 ° C. at room temperature by oxygen ashing and can be easily removed.

本実施形態によれば、コンタクトホールのエッチングの際にルテニウムの塩化物からなる強固な堆積膜を形成し、レジスト及び反射防止膜を保護することによりコンタクトホール上部での歪みやコンタクトホール寸法の拡大を防止することが出来る。   According to the present embodiment, when a contact hole is etched, a strong deposited film made of ruthenium chloride is formed, and the resist and the antireflection film are protected, so that distortion at the upper part of the contact hole and enlargement of the contact hole size are increased. Can be prevented.

(第4の実施形態)
以下、本発明の第4の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
(Fourth embodiment)
A semiconductor device manufacturing method according to the fourth embodiment of the present invention will be described below with reference to the drawings.

図5は、本発明の第4の実施形態に係る半導体装置の製造方法を説明するための要部工程断面図である。   FIG. 5 is a cross-sectional view of main steps for explaining the semiconductor device manufacturing method according to the fourth embodiment of the present invention.

図5において11は半導体基板、12は下地層、13は層間絶縁膜、15は有機反射防止膜、16はフォトレジスト膜、20はルテニウム膜である。   In FIG. 5, 11 is a semiconductor substrate, 12 is an underlayer, 13 is an interlayer insulating film, 15 is an organic antireflection film, 16 is a photoresist film, and 20 is a ruthenium film.

まず、図5(a)に示すように、半導体基板11上に下地層12(例えばシリコン窒化膜)を介して層間絶縁膜13を形成し、その上に例えば100nmの膜厚の金属膜であるルテニウム膜20を形成する。層間絶縁膜としては、例えばシリコン酸化膜を用いることができる。その上にフォトレジストを塗布し、露光及び現像を行なうことにより、ホールパターンを有するフォトレジスト膜16を形成する。次に、ホールパターンを有するフォトレジスト膜16をマスクとして、有機反射防止膜15をドライエッチングによりエッチングする。例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。   First, as shown in FIG. 5A, an interlayer insulating film 13 is formed on a semiconductor substrate 11 via an underlayer 12 (for example, a silicon nitride film), and a metal film having a thickness of, for example, 100 nm is formed thereon. A ruthenium film 20 is formed. For example, a silicon oxide film can be used as the interlayer insulating film. A photoresist film 16 having a hole pattern is formed by applying a photoresist thereon and performing exposure and development. Next, the organic antireflection film 15 is etched by dry etching using the photoresist film 16 having a hole pattern as a mask. For example, etching is performed under the following conditions using an inductively coupled plasma etching apparatus.

圧力:1.3Pa
ソースパワー:1500W、バイアスパワー:1000W
C5F8/Ar/CO:25/100/80sccm
次に図5(b)に示すように、 フォトレジスト膜16及び有機反射防止膜15をマスクとしてルテニウム膜20をドライエッチングによりエッチングする。エッチングガスとしてO2とCF4の混合ガスを用い、例えば、誘導結合型プラズマエッチング装置を使って、以下の条件下でエッチングを行う。
Pressure: 1.3Pa
Source power: 1500W, bias power: 1000W
C 5 F 8 / Ar / CO: 25/100 / 80sccm
Next, as shown in FIG. 5B, the ruthenium film 20 is etched by dry etching using the photoresist film 16 and the organic antireflection film 15 as a mask. Etching is performed under the following conditions using a mixed gas of O 2 and CF 4 as an etching gas, for example, using an inductively coupled plasma etching apparatus.

圧力:3Pa
ソースパワー:1000W、バイアスパワー:200W
O2/CF4:200/10sccm
次に図5(c)に示すように、フォトレジスト膜16、有機反射防止膜15及びルテニウム膜20をマスクとして層間絶縁膜13に対して、以下の条件下でエッチングを行う。エッチングには、例えば、誘導結合型プラズマエッチング装置を用いる。
Pressure: 3Pa
Source power: 1000W, bias power: 200W
O 2 / CF 4 : 200 / 10sccm
Next, as shown in FIG. 5C, the interlayer insulating film 13 is etched under the following conditions using the photoresist film 16, the organic antireflection film 15 and the ruthenium film 20 as a mask. For the etching, for example, an inductively coupled plasma etching apparatus is used.

圧力:1.3Pa
ソースパワー:2200W、バイアスパワー:1800W
C5F8/CH2F2/Ar/CO:25/5/100/80sccm
この時、フォトレジスト16及び有機反射防止膜15の側面がエッチングにより損傷を受けたとしても、ルテニウム膜20がハードマスクとして機能することにより、フォトレジスト16及び有機反射防止膜15の側面の損傷が層間絶縁膜13の中に形成されるコンタクトホール22の形状に影響を及ぼすことを防止できる。
Pressure: 1.3Pa
Source power: 2200W, bias power: 1800W
C 5 F 8 / CH 2 F 2 / Ar / CO: 25/5/100 / 80sccm
At this time, even if the side surfaces of the photoresist 16 and the organic antireflection film 15 are damaged by etching, the ruthenium film 20 functions as a hard mask, so that the side surfaces of the photoresist 16 and the organic antireflection film 15 are damaged. It is possible to prevent the shape of the contact hole 22 formed in the interlayer insulating film 13 from being affected.

次に図5(d)に示すように、フォトレジスト膜16、有機反射防止膜15及びルテニウム膜20をアッシングにより除去する。例えば、アッシングガスとしてO2を用い、誘導結合型プラズマエッチング装置を使って、以下の条件下でアッシングを行い、コンタクトホール22を形成する。 Next, as shown in FIG. 5D, the photoresist film 16, the organic antireflection film 15, and the ruthenium film 20 are removed by ashing. For example, the contact hole 22 is formed by performing ashing under the following conditions using O 2 as the ashing gas and using an inductively coupled plasma etching apparatus.

圧力:33.3Pa
ソースパワー:2000W、バイアスパワー:100W
O2:300sccm
アッシングの際に、ルテニウム膜20は、酸素によるアッシングで常温において沸点が40℃と非常に低いルテニウムの酸化物となり容易に除去出来る。このため、残存したルテニウム膜20によるコンタクトホール間の短絡を確実に防止できる。
Pressure: 33.3Pa
Source power: 2000W, bias power: 100W
O 2 : 300sccm
At the time of ashing, the ruthenium film 20 becomes an oxide of ruthenium that has a boiling point as low as 40 ° C. at room temperature by ashing with oxygen and can be easily removed. For this reason, a short circuit between contact holes due to the remaining ruthenium film 20 can be reliably prevented.

本実施形態によれば、コンタクトホールのエッチングの際にルテニウム膜をハードマスクとして用いることにより、コンタクトホール上部での歪みやコンタクトホール寸法の拡大を防止することが出来る。更に、ハードマスクとして用いたルテニウム膜を容易かつ確実に除去することができ、コンタクトホール間の短絡を確実に防止できる。   According to the present embodiment, by using a ruthenium film as a hard mask when etching a contact hole, it is possible to prevent distortion at the top of the contact hole and enlargement of the contact hole dimension. Furthermore, the ruthenium film used as a hard mask can be easily and reliably removed, and a short circuit between contact holes can be reliably prevented.

本発明の半導体装置の製造方法は、半導体装置におけるコンタクトホール、ヴィアホール等のホールを形成する方法として有用である。   The method for manufacturing a semiconductor device of the present invention is useful as a method for forming holes such as contact holes and via holes in a semiconductor device.

(a)〜(d)は本発明の第1の実施形態に係る半導体製造装置の製造方法を説明するための要部工程断面図(a)-(d) is principal part process sectional drawing for demonstrating the manufacturing method of the semiconductor manufacturing apparatus which concerns on the 1st Embodiment of this invention. (a)は、温度とタンタルのフッ化物及び塩化物の蒸気圧との関係を示す図、(b)は、アッシング工程における、混合ガス中のCF4の混合比とタンタルのエッチング量の関係を示す図(a) is a diagram showing the relationship between temperature and vapor pressure of fluoride and chloride of tantalum, (b) is a relationship between the mixing ratio of CF 4 in the mixed gas and the etching amount of tantalum in the ashing process. Illustration (a)〜(d)は本発明の第2の実施形態に係る半導体製造装置の製造方法を説明するための要部工程断面図(a)-(d) is principal part process sectional drawing for demonstrating the manufacturing method of the semiconductor manufacturing apparatus which concerns on the 2nd Embodiment of this invention. (a)〜(d)は本発明の第3の実施形態に係る半導体製造装置の製造方法を説明するための要部工程断面図(a)-(d) is principal part process sectional drawing for demonstrating the manufacturing method of the semiconductor manufacturing apparatus which concerns on the 3rd Embodiment of this invention. (a)〜(d)は本発明の第4の実施形態に係る半導体製造装置の製造方法を説明するための要部工程断面図(a)-(d) is principal part process sectional drawing for demonstrating the manufacturing method of the semiconductor manufacturing apparatus which concerns on the 4th Embodiment of this invention.

符号の説明Explanation of symbols

11 半導体基板
12 下地層
13 層間絶縁膜
14 酸化タンタル膜
15 有機反射防止膜
16 フォトレジスト膜
17 タンタルの塩化物
18 酸化アルミニウム膜
19 アルミニウムのフッ化物
20 ルテニウム膜
21 ルテニウムの塩化物
22 コンタクトホール
11 Semiconductor substrate
12 Underlayer
13 Interlayer insulation film
14 Tantalum oxide film
15 Organic anti-reflection coating
16 Photoresist film
17 Tantalum chloride
18 Aluminum oxide film
19 Aluminum fluoride
20 Ruthenium film
21 Ruthenium chloride
22 Contact hole

Claims (6)

半導体基板の上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、金属膜あるいは金属を含む絶縁膜を形成する工程と、
前記金属膜あるいは金属を含む絶縁膜の上に、有機反射防止膜を形成する工程と、
前記有機反射防止膜の上に、レジスト膜を形成する工程と、
露光及び現像を行なうことにより、前記レジスト膜に対してパターンを形成する工程と、
前記パターンが形成された前記レジスト膜をマスクとして、前記有機反射防止膜の少なくとも一部に対してドライエッチングをする工程と、
前記金属膜あるいは金属を含む絶縁膜をドライエッチングしながら、少なくとも前記レジスト膜及び前記有機反射防止膜の側面に、前記金属膜あるいは金属を含む絶縁膜を構成する金属のハロゲン化物からなる反応生成物を堆積する工程と、
前記反応生成物を保護膜として、前記層間絶縁膜をドライエッチングする工程と、
アッシングにより、前記反応生成物を除去する工程とを有することを特徴とする半導体装置の製造方法。
Forming an interlayer insulating film on the semiconductor substrate;
Forming a metal film or an insulating film containing metal on the interlayer insulating film;
Forming an organic antireflection film on the metal film or an insulating film containing a metal;
Forming a resist film on the organic antireflection film;
Forming a pattern on the resist film by performing exposure and development; and
Using the resist film on which the pattern is formed as a mask, dry etching the at least part of the organic antireflection film; and
A reaction product comprising a metal halide constituting the metal film or the metal-containing insulating film at least on the side surfaces of the resist film and the organic antireflection film while dry-etching the metal film or the metal-containing insulating film. Depositing
Using the reaction product as a protective film, and dry etching the interlayer insulating film;
And a step of removing the reaction product by ashing.
前記金属膜あるいは金属を含む絶縁膜を構成する金属はタンタルであり、
前記金属膜あるいは金属を含む絶縁膜をドライエッチングする際に用いるエッチングガスは、塩素を含むガスであり、
前記反応生成物は、タンタルの塩化物からなり、
前記アッシングに用いるガスは、CF4あるいはCHF3を含むガスであることを特徴とする請求項1に記載の半導体装置の製造方法。
The metal constituting the metal film or the insulating film containing metal is tantalum,
The etching gas used when dry etching the metal film or the insulating film containing metal is a gas containing chlorine,
The reaction product consists of tantalum chloride,
The method for manufacturing a semiconductor device according to claim 1, wherein the gas used for the ashing is a gas containing CF 4 or CHF 3 .
前記金属膜あるいは金属を含む絶縁膜を構成する金属はアルミニウムであり、
前記金属膜あるいは金属を含む絶縁膜をドライエッチングする際に用いるエッチングガスは、フッ素を含むガスであり、
前記反応生成物は、アルミニウムのフッ化物からなり、
前記アッシングに用いるガスは、Cl2を含むガスであることを特徴とする請求項1に記載の半導体装置の製造方法。
The metal constituting the metal film or the insulating film containing metal is aluminum,
The etching gas used when dry etching the metal film or the insulating film containing metal is a gas containing fluorine,
The reaction product is made of aluminum fluoride,
The method for manufacturing a semiconductor device according to claim 1, wherein the gas used for the ashing is a gas containing Cl 2 .
前記金属膜あるいは金属を含む絶縁膜を構成する金属はルテニウムであり、
前記金属膜あるいは金属を含む絶縁膜をドライエッチングする際に用いるエッチングガスは、塩素を含むガスであり、
前記反応生成物は、ルテニウムの塩化物からなり、
前記アッシングに用いるガスは、酸素を含むガスであることを特徴とする請求項1に記載の半導体装置の製造方法。
The metal constituting the metal film or the insulating film containing metal is ruthenium,
The etching gas used when dry etching the metal film or the insulating film containing metal is a gas containing chlorine,
The reaction product comprises ruthenium chloride,
The method for manufacturing a semiconductor device according to claim 1, wherein the gas used for the ashing is a gas containing oxygen.
半導体基板の上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、金属膜を形成する工程と、
前記金属膜の上に、有機反射防止膜を形成する工程と、
前記有機反射防止膜の上に、レジスト膜を形成する工程と、
露光及び現像を行なうことにより、前記レジスト膜に対してパターンを形成する工程と、
前記パターンが形成された前記レジスト膜をマスクとして、前記有機反射防止膜の少なくとも一部に対してドライエッチングをする工程と、
前記有機反射防止膜をマスクとして、前記金属膜の少なくとも一部に対してドライエッチングをする工程と、
前記金属膜をマスクとして、前記層間絶縁膜をドライエッチングする工程と、
アッシングにより、前記金属膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
Forming an interlayer insulating film on the semiconductor substrate;
Forming a metal film on the interlayer insulating film;
Forming an organic antireflection film on the metal film;
Forming a resist film on the organic antireflection film;
Forming a pattern on the resist film by performing exposure and development; and
Using the resist film on which the pattern is formed as a mask, dry etching the at least part of the organic antireflection film; and
Using the organic antireflection film as a mask, performing a dry etching on at least a part of the metal film;
Using the metal film as a mask, dry etching the interlayer insulating film;
And a step of removing the metal film by ashing.
前記金属膜を構成する金属はルテニウムであり、
前記アッシングに用いるガスは、酸素を含むガスであることを特徴とする請求項5に記載の半導体装置の製造方法。
The metal constituting the metal film is ruthenium,
6. The method of manufacturing a semiconductor device according to claim 5, wherein the gas used for the ashing is a gas containing oxygen.
JP2004363886A 2004-12-16 2004-12-16 Manufacturing method of semiconductor device Pending JP2006173360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004363886A JP2006173360A (en) 2004-12-16 2004-12-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363886A JP2006173360A (en) 2004-12-16 2004-12-16 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2006173360A true JP2006173360A (en) 2006-06-29

Family

ID=36673773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363886A Pending JP2006173360A (en) 2004-12-16 2004-12-16 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2006173360A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190092310A (en) * 2018-01-30 2019-08-07 도쿄엘렉트론가부시키가이샤 Metal hard mask layers for processing of microelectronic workpieces
CN112385015A (en) * 2018-08-10 2021-02-19 东京毅力科创株式会社 Ruthenium hard mask method
WO2021101701A1 (en) * 2019-11-18 2021-05-27 Tokyo Electron Limited Split ash processes for via formation to suppress damage to low-k layers

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190092310A (en) * 2018-01-30 2019-08-07 도쿄엘렉트론가부시키가이샤 Metal hard mask layers for processing of microelectronic workpieces
KR102435643B1 (en) * 2018-01-30 2022-08-23 도쿄엘렉트론가부시키가이샤 Metal hard mask layers for processing of microelectronic workpieces
CN112385015A (en) * 2018-08-10 2021-02-19 东京毅力科创株式会社 Ruthenium hard mask method
KR20210031491A (en) * 2018-08-10 2021-03-19 도쿄엘렉트론가부시키가이샤 Ruthenium hard mask process
JP2021534575A (en) * 2018-08-10 2021-12-09 東京エレクトロン株式会社 Ruthenium hardmask process
JP7357846B2 (en) 2018-08-10 2023-10-10 東京エレクトロン株式会社 Ruthenium hard mask process
KR102846291B1 (en) * 2018-08-10 2025-08-13 도쿄엘렉트론가부시키가이샤 Ruthenium hard mask process
WO2021101701A1 (en) * 2019-11-18 2021-05-27 Tokyo Electron Limited Split ash processes for via formation to suppress damage to low-k layers
US11721578B2 (en) 2019-11-18 2023-08-08 Tokyo Electron Limited Split ash processes for via formation to suppress damage to low-K layers

Similar Documents

Publication Publication Date Title
CN100570830C (en) Method of etching carbon-containing layer and method of manufacturing semiconductor device
JP2009152243A (en) Manufacturing method of semiconductor device
KR20000057802A (en) Interconnection forming method utilizing an inorganic antireflection layer
JP5164446B2 (en) Method for forming fine pattern of semiconductor element
TW200824002A (en) Method for fabricating semiconductor device
JPH0786255A (en) Method for forming aluminum-based metal pattern
JP2006173360A (en) Manufacturing method of semiconductor device
JP3082396B2 (en) Method for manufacturing semiconductor device
JPWO2007116515A1 (en) Semiconductor device and manufacturing method thereof, dry etching method, wiring material manufacturing method, and etching apparatus
US7648910B2 (en) Method of manufacturing opening and via opening
JP5596403B2 (en) Manufacturing method of semiconductor device
KR100816719B1 (en) Semiconductor device manufacturing method that can prevent the phenomenon that the critical dimension of the pattern is widened
US7585774B2 (en) Method for fabricating metal line of semiconductor device
KR100587060B1 (en) Bit line formation method
US7208420B1 (en) Method for selectively etching an aluminum containing layer
JPH07297281A (en) Connection hole manufacturing method
TWI899090B (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JP2004158538A (en) Method for manufacturing semiconductor device
CN101192535A (en) Method for re-etching metal wire of semiconductor substrate
KR100912958B1 (en) Manufacturing method of fine pattern of semiconductor device
KR100435785B1 (en) Fabricating method of metal wire in semiconductor device
JP2008016852A (en) Manufacturing method for flash memory element
KR100395775B1 (en) Method for forming a metal line of semiconductor device
KR100993179B1 (en) Method of manufacturing semiconductor device
JPH05175159A (en) Manufacture of semiconductor element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021