[go: up one dir, main page]

JP2006173261A - Optoelectronic integrated device and manufacturing method thereof - Google Patents

Optoelectronic integrated device and manufacturing method thereof Download PDF

Info

Publication number
JP2006173261A
JP2006173261A JP2004361661A JP2004361661A JP2006173261A JP 2006173261 A JP2006173261 A JP 2006173261A JP 2004361661 A JP2004361661 A JP 2004361661A JP 2004361661 A JP2004361661 A JP 2004361661A JP 2006173261 A JP2006173261 A JP 2006173261A
Authority
JP
Japan
Prior art keywords
layer
mirror
contact
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004361661A
Other languages
Japanese (ja)
Inventor
Yasutaka Imai
保貴 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004361661A priority Critical patent/JP2006173261A/en
Publication of JP2006173261A publication Critical patent/JP2006173261A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】 寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。
【解決手段】 光電子集積素子100は、基板110と、基板110の上方に設けられ、第1ミラー120と、活性層122と、第2ミラー124と、を含む面発光型半導体レーザ100Vと、面発光型半導体レーザ100Vの上方に設けられ、少なくとも光吸収層142を含むフォトダイオード100Pと、基板110の上方に設けられたバイポーラトランジスタ100Bと、を含む。バイポーラトランジスタ100Bは、第1ミラー120、活性層122、第2ミラー124、及び光吸収層142のそれぞれと同一の半導体層を含む。
【選択図】 図2
PROBLEM TO BE SOLVED: To provide an optoelectronic integrated device and a method for manufacturing the same capable of improving high frequency characteristics by reducing parasitic capacitance and parasitic resistance.
An optoelectronic integrated device 100 includes a substrate 110, a surface emitting semiconductor laser 100V provided above the substrate 110, including a first mirror 120, an active layer 122, and a second mirror 124, and a surface. A photodiode 100P provided above the light emitting semiconductor laser 100V and including at least the light absorption layer 142, and a bipolar transistor 100B provided above the substrate 110 are included. The bipolar transistor 100B includes the same semiconductor layer as each of the first mirror 120, the active layer 122, the second mirror 124, and the light absorption layer 142.
[Selection] Figure 2

Description

本発明は、光電子集積素子及びその製造方法に関する。   The present invention relates to an optoelectronic integrated device and a method for manufacturing the same.

光通信において、1本の光ファイバ内で波長が異なる複数の信号光を通信するWDM(Wavelength Division Multiplexing)方式が知られている。これにより、光ファイバのそれぞれの端面から波長の異なる光を送受信することができる。また、この送受信用の光素子をモノリシック構造により1チップで製造することが知られている。   In optical communication, there is known a WDM (Wavelength Division Multiplexing) method for communicating a plurality of signal lights having different wavelengths within one optical fiber. Thereby, the light from which a wavelength differs can be transmitted / received from each end surface of an optical fiber. It is also known to manufacture this transmission / reception optical element with a monolithic structure in one chip.

受光した光電流を増幅するためには、TIA(Trans Impedance Amplifier)が必要である。従来技術によれば、TIAは光素子とは別チップに設けられ、両者をワイヤボンディング等により電気的に接続している。そのため、ワイヤ長による寄生容量や寄生抵抗が発生し、高周波特性が劣化することが考えられる。
特開2000−269585号公報
In order to amplify the received photocurrent, a TIA (Trans Impedance Amplifier) is required. According to the prior art, the TIA is provided on a separate chip from the optical element, and both are electrically connected by wire bonding or the like. Therefore, it is considered that parasitic capacitance and parasitic resistance are generated due to the wire length, and the high frequency characteristics are deteriorated.
JP 2000-269585 A

本発明の目的は、寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。   An object of the present invention is to provide an optoelectronic integrated device and a method for manufacturing the same, which can improve high frequency characteristics by reducing parasitic capacitance and resistance.

(1)本発明に係る光電子集積素子は、
基板と、
前記基板の上方に設けられ、第1ミラーと、活性層と、第2ミラーと、を含む面発光型半導体レーザと、
前記面発光型半導体レーザの上方に設けられ、少なくとも光吸収層を含むフォトダイオードと、
前記基板の上方に設けられたバイポーラトランジスタと、
を含み、
前記バイポーラトランジスタは、前記第1ミラー、前記活性層、前記第2ミラー、及び前記光吸収層のそれぞれと同一の半導体層を含む。
(1) An optoelectronic integrated device according to the present invention comprises:
A substrate,
A surface emitting semiconductor laser provided above the substrate and including a first mirror, an active layer, and a second mirror;
A photodiode provided above the surface emitting semiconductor laser and including at least a light absorption layer;
A bipolar transistor provided above the substrate;
Including
The bipolar transistor includes the same semiconductor layer as each of the first mirror, the active layer, the second mirror, and the light absorption layer.

本発明によれば、面発光型半導体レーザ、フォトダイオード及びバイポーラトランジスタが1チップに集積されているので、ワイヤを使用することなく容易に相互間の電気的接続を図ることができる。したがって、光電子集積素子の微細化が図れるだけでなく、寄生容量及び寄生抵抗を低減させることにより高周波特性の向上を図ることができる。また、バイポーラトランジスタは、面発光型半導体レーザを構成する第1ミラー、活性層及び第2ミラーのそれぞれと同一の半導体層を含み、さらに、フォトダイオードを構成する光吸収層と同一の半導体層を含む。したがって、半導体部品点数が少なくて済み、光電子集積素子の構造の簡略化を図ることができる。   According to the present invention, since the surface emitting semiconductor laser, the photodiode, and the bipolar transistor are integrated on one chip, electrical connection can be easily achieved without using wires. Therefore, not only miniaturization of the optoelectronic integrated device can be achieved, but also high frequency characteristics can be improved by reducing parasitic capacitance and parasitic resistance. The bipolar transistor includes the same semiconductor layer as each of the first mirror, the active layer, and the second mirror constituting the surface-emitting type semiconductor laser, and further includes the same semiconductor layer as the light absorption layer constituting the photodiode. Including. Therefore, the number of semiconductor components can be reduced, and the structure of the optoelectronic integrated device can be simplified.

なお、本発明において、特定のA層の上方にB層が設けられているとは、A層上に直接B層が設けられている場合と、A層上に他の層を介してB層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。   In the present invention, the B layer is provided above the specific A layer means that the B layer is provided directly on the A layer and the B layer via another layer on the A layer. Is provided. The same applies to the following inventions.

また、同一の半導体層とは、高さのレベルが同一であって材質等がほぼ同一であることを意味し、対比となる第1ミラー、活性層、第2ミラー、及び光吸収層等とは分離して設けられている場合を含むものとする。このことは、以下の発明においても同様である。   Further, the same semiconductor layer means that the height level is the same and the material and the like are almost the same, and the first mirror, the active layer, the second mirror, the light absorption layer, and the like that are compared with each other. Includes the case where they are provided separately. The same applies to the following inventions.

(2)この光電子集積素子において、
前記フォトダイオードは、前記光吸収層の上方に設けられた上部コンタクト層をさらに含んでもよい。
(2) In this optoelectronic integrated device,
The photodiode may further include an upper contact layer provided above the light absorption layer.

(3)この光電子集積素子において、
前記面発光型半導体レーザ及び前記フォトダイオードを駆動するための第1、第2及び第3電極をさらに含み、
前記第1電極は、前記第1ミラーに接して形成され、
前記第2電極は、前記第2ミラーに接して形成され、
前記第3電極は、前記上部コンタクト層に接して形成されていてもよい。
(3) In this optoelectronic integrated device,
And further comprising first, second and third electrodes for driving the surface emitting semiconductor laser and the photodiode;
The first electrode is formed in contact with the first mirror,
The second electrode is formed in contact with the second mirror,
The third electrode may be formed in contact with the upper contact layer.

(4)この光電子集積素子において、
前記バイポーラトランジスタは、
前記第1ミラーと同一の半導体層により形成された半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含んでもよい。
(4) In this optoelectronic integrated device,
The bipolar transistor is:
A semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A collector contact layer formed of the same semiconductor layer as the second mirror;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
May be included.

(5)この光電子集積素子において、
前記面発光型半導体レーザと前記フォトダイオードの間には、分離半導体層が設けられ、
前記フォトダイオードは、前記分離半導体層の上方に設けられた下部コンタクト層と、前記光吸収層の上方に設けられた上部コンタクト層と、をさらに含んでもよい。
(5) In this optoelectronic integrated device,
A separation semiconductor layer is provided between the surface emitting semiconductor laser and the photodiode,
The photodiode may further include a lower contact layer provided above the isolation semiconductor layer and an upper contact layer provided above the light absorption layer.

(6)この光電子集積素子において、
前記第2ミラーの最上層、前記分離半導体層、及び前記下部コンタクト層は、それぞれ、AlGa1−xAs層(0≦x≦1)からなり、
前記分離半導体層のAl組成は、前記第2ミラーの最上層のAl組成よりも大きく、かつ前記下部コンタクト層のAl組成よりも大きくてもよい。
(6) In this optoelectronic integrated device,
The uppermost layer of the second mirror, the isolation semiconductor layer, and the lower contact layer are each composed of an Al x Ga 1-x As layer (0 ≦ x ≦ 1),
The Al composition of the isolation semiconductor layer may be greater than the Al composition of the uppermost layer of the second mirror and greater than the Al composition of the lower contact layer.

(7)この光電子集積素子において、
前記面発光型半導体レーザ及び前記フォトダイオードを駆動するための第1、第2及び第3電極をさらに含み、
前記第1電極は、前記第1ミラーに接して形成され、
前記第2電極は、前記第2ミラー、前記分離半導体層及び前記下部コンタクト層に接して形成され、
前記第3電極は、前記上部コンタクト層に接して形成されていてもよい。
(7) In this optoelectronic integrated device,
And further comprising first, second and third electrodes for driving the surface emitting semiconductor laser and the photodiode;
The first electrode is formed in contact with the first mirror,
The second electrode is formed in contact with the second mirror, the isolation semiconductor layer, and the lower contact layer,
The third electrode may be formed in contact with the upper contact layer.

(8)この光電子集積素子において、
前記バイポーラトランジスタは、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された第1中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記分離半導体層と同一の半導体層により形成された第2中間半導体層と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含んでもよい。
(8) In this optoelectronic integrated device,
The bipolar transistor is:
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
A first intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A second intermediate semiconductor layer formed of the same semiconductor layer as the isolation semiconductor layer;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
May be included.

(9)この光電子集積素子において、
前記面発光型半導体レーザと前記フォトダイオードの間には、第3ミラーが設けられ、
前記第3ミラーの単位周期を構成する層のうち、少なくとも1層は誘電体層であり、
前記フォトダイオードは、前記第3ミラーの上方に設けられた下部コンタクト層と、前記光吸収層の上方に設けられた上部コンタクト層と、をさらに含んでもよい。
(9) In this optoelectronic integrated device,
A third mirror is provided between the surface emitting semiconductor laser and the photodiode,
Of the layers constituting the unit period of the third mirror, at least one layer is a dielectric layer,
The photodiode may further include a lower contact layer provided above the third mirror and an upper contact layer provided above the light absorption layer.

(10)この光電子集積素子において、
前記誘電体層は、酸化アルミニウムを含む層であり、
前記第3ミラーの単位周期を構成する層のうち、他の1層はAlGaAs層であってもよい。
(10) In this optoelectronic integrated device,
The dielectric layer is a layer containing aluminum oxide,
Of the layers constituting the unit period of the third mirror, the other layer may be an AlGaAs layer.

(11)この光電子集積素子において、
前記面発光型半導体レーザ及び前記フォトダイオードを駆動するための第1、第2、第3及び第4電極をさらに含み、
前記第1電極は、前記第1ミラーに接して形成され、
前記第2電極は、前記第2ミラーに接して形成され、
前記第3電極は、前記下部コンタクト層に接して形成され、
前記第4電極は、前記上部コンタクト層に接して形成されていてもよい。
(11) In this optoelectronic integrated device,
And further comprising first, second, third and fourth electrodes for driving the surface emitting semiconductor laser and the photodiode,
The first electrode is formed in contact with the first mirror,
The second electrode is formed in contact with the second mirror,
The third electrode is formed in contact with the lower contact layer,
The fourth electrode may be formed in contact with the upper contact layer.

(12)この光電子集積素子において、
前記バイポーラトランジスタは、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記第3ミラーと同一の半導体層により形成された第3半導体多層膜と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含んでもよい。
(12) In this optoelectronic integrated device,
The bipolar transistor is:
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A third semiconductor multilayer film formed of the same semiconductor layer as the third mirror;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
May be included.

(13)この光電子集積素子において、
前記バイポーラトランジスタを駆動するためのコレクタ電極、ベース電極及びエミッタ電極をさらに含み、
前記コレクタ電極は、前記コレクタコンタクト層に接して形成され、
前記ベース電極は、前記ベース層に接して形成され、
前記エミッタ電極は、前記エミッタコンタクト層に接して形成されていてもよい。
(13) In this optoelectronic integrated device,
A collector electrode, a base electrode and an emitter electrode for driving the bipolar transistor;
The collector electrode is formed in contact with the collector contact layer;
The base electrode is formed in contact with the base layer,
The emitter electrode may be formed in contact with the emitter contact layer.

(14)本発明に係る光電子集積素子の製造方法は、
面発光型半導体レーザと、前記面発光型半導体レーザの上方に設けられたフォトダイオードと、バイポーラトランジスタと、を含む光電子集積素子の製造方法であって、
(a)基板の上方に、少なくとも、第1ミラー、活性層、第2ミラー、光吸収層を形成するための複数の半導体層を成長させること、
(b)パターニングにより、少なくとも、第1ミラー、活性層、第2ミラー、光吸収層を形成し、かつ前記第1ミラー、前記活性層、前記第2ミラー、前記光吸収層のそれぞれと同一の半導体層により、前記バイポーラトランジスタを形成すること、
(c)前記面発光型半導体レーザ、前記フォトダイオード及び前記バイポーラトランジスタを駆動するための電極を形成すること、
を含む。
(14) A method of manufacturing an optoelectronic integrated device according to the present invention includes:
A method of manufacturing an optoelectronic integrated device comprising a surface emitting semiconductor laser, a photodiode provided above the surface emitting semiconductor laser, and a bipolar transistor,
(A) Growing a plurality of semiconductor layers for forming at least a first mirror, an active layer, a second mirror, and a light absorption layer above the substrate;
(B) At least the first mirror, the active layer, the second mirror, and the light absorption layer are formed by patterning, and the same as each of the first mirror, the active layer, the second mirror, and the light absorption layer. Forming the bipolar transistor with a semiconductor layer;
(C) forming electrodes for driving the surface-emitting semiconductor laser, the photodiode, and the bipolar transistor;
including.

本発明によれば、面発光型半導体レーザ、フォトダイオード及びバイポーラトランジスタを1チップに集積するので、ワイヤを使用することなく容易に相互間の電気的接続を図ることができる。したがって、光電子集積素子の微細化が図れるだけでなく、寄生容量及び寄生抵抗を低減させることにより高周波特性の向上を図ることができる。また、バイポーラトランジスタは、面発光型半導体レーザを構成する第1ミラー、活性層及び第2ミラーのそれぞれと同一の半導体層を含み、さらに、フォトダイオードを構成する光吸収層と同一の半導体層を含む。したがって、半導体部品点数が少なくて済むとともに、光電子集積素子の製造工程の簡略化を図ることができる。   According to the present invention, since the surface emitting semiconductor laser, the photodiode, and the bipolar transistor are integrated on one chip, electrical connection between them can be easily achieved without using wires. Therefore, not only miniaturization of the optoelectronic integrated device can be achieved, but also high frequency characteristics can be improved by reducing parasitic capacitance and parasitic resistance. The bipolar transistor includes the same semiconductor layer as each of the first mirror, the active layer, and the second mirror constituting the surface-emitting type semiconductor laser, and further includes the same semiconductor layer as the light absorption layer constituting the photodiode. Including. Therefore, the number of semiconductor components can be reduced, and the manufacturing process of the optoelectronic integrated device can be simplified.

(15)この光電子集積素子の製造方法において、
前記(a)工程で、前記基板の上方に、前記第1ミラー、前記活性層、前記第2ミラー、前記光吸収層、上部コンタクト層を形成するための複数の半導体層を成長させ、
前記(b)工程で、前記バイポーラトランジスタを、
前記第1ミラーと同一の半導体層により形成された半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含むように形成してもよい。
(15) In this method of manufacturing an optoelectronic integrated device,
In the step (a), a plurality of semiconductor layers for forming the first mirror, the active layer, the second mirror, the light absorption layer, and the upper contact layer are grown above the substrate,
In the step (b), the bipolar transistor is
A semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A collector contact layer formed of the same semiconductor layer as the second mirror;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
You may form so that it may contain.

(16)この光電子集積素子の製造方法において、
前記(c)工程で、
第1電極を前記第1ミラーに接するように形成し、
第2電極を前記第2ミラーに接するように形成し、
第3電極を前記上部コンタクト層に接するように形成し、
コレクタ電極を前記コレクタコンタクト層に接するように形成し、
ベース電極を前記ベース層に接するように形成し、
エミッタ電極を前記エミッタコンタクト層に接するように形成してもよい。
(16) In this method of manufacturing an optoelectronic integrated device,
In the step (c),
Forming a first electrode in contact with the first mirror;
Forming a second electrode in contact with the second mirror;
Forming a third electrode in contact with the upper contact layer;
Forming a collector electrode in contact with the collector contact layer;
Forming a base electrode in contact with the base layer;
An emitter electrode may be formed in contact with the emitter contact layer.

(17)この光電子集積素子の製造方法において、
前記(a)工程で、前記基板の上方に、前記第1ミラー、前記活性層、前記第2ミラー、分離半導体層、下部コンタクト層、前記光吸収層、上部コンタクト層を形成するための複数の半導体層を成長させ、
前記(b)工程で、前記バイポーラトランジスタを、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された第1中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記分離半導体層と同一の半導体層により形成された第2中間半導体層と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含むように形成してもよい。
(17) In this method of manufacturing an optoelectronic integrated device,
In the step (a), a plurality of layers for forming the first mirror, the active layer, the second mirror, the separation semiconductor layer, the lower contact layer, the light absorption layer, and the upper contact layer above the substrate. Grow the semiconductor layer,
In the step (b), the bipolar transistor is
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
A first intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A second intermediate semiconductor layer formed of the same semiconductor layer as the isolation semiconductor layer;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
You may form so that it may contain.

(18)この光電子集積素子の製造方法において、
前記(b)工程は、第1エッチャントにより前記下部コンタクト層をエッチングし、第2エッチャントにより前記分離半導体層をエッチングすることを含み、
前記第1エッチャントは、前記下部コンタクト層のエッチングレートが前記分離半導体層のエッチングレートよりも大きい性質を有し、
前記第2エッチャントは、前記分離半導体層のエッチングレートが前記第2ミラーの最上層のエッチングレートよりも大きい性質を有してもよい。
(18) In this method of manufacturing an optoelectronic integrated device,
The step (b) includes etching the lower contact layer with a first etchant and etching the isolation semiconductor layer with a second etchant.
The first etchant has a property that an etching rate of the lower contact layer is larger than an etching rate of the isolation semiconductor layer,
The second etchant may have a property that an etching rate of the isolation semiconductor layer is larger than an etching rate of the uppermost layer of the second mirror.

(19)この光電子集積素子の製造方法において、
前記(c)工程で、
第1電極を前記第1ミラーに接するように形成し、
第2電極を前記第2ミラー、前記分離半導体層及び前記下部コンタクト層に接するように形成し、
前記第3電極を前記上部コンタクト層に接するように形成し、
コレクタ電極を前記コレクタコンタクト層に接するように形成し、
ベース電極を前記ベース層に接するように形成し、
エミッタ電極を前記エミッタコンタクト層に接するように形成してもよい。
(19) In this method of manufacturing an optoelectronic integrated device,
In the step (c),
Forming a first electrode in contact with the first mirror;
Forming a second electrode in contact with the second mirror, the isolation semiconductor layer, and the lower contact layer;
Forming the third electrode in contact with the upper contact layer;
Forming a collector electrode in contact with the collector contact layer;
Forming a base electrode in contact with the base layer;
An emitter electrode may be formed in contact with the emitter contact layer.

(20)この光電子集積素子の製造方法において、
前記(a)工程で、前記基板の上方に、前記第1ミラー、前記活性層、前記第2ミラー、第3ミラー、下部コンタクト層、前記光吸収層、上部コンタクト層を形成するための複数の半導体層を成長させ、
前記(b)工程で、前記バイポーラトランジスタを、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記第3ミラーと同一の半導体層により形成された第3半導体多層膜と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含むように形成してもよい。
(20) In this method of manufacturing an optoelectronic integrated device,
In the step (a), a plurality of the first mirror, the active layer, the second mirror, the third mirror, the lower contact layer, the light absorption layer, and the upper contact layer are formed above the substrate. Grow the semiconductor layer,
In the step (b), the bipolar transistor is
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A third semiconductor multilayer film formed of the same semiconductor layer as the third mirror;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
You may form so that it may contain.

(21)この光電子集積素子の製造方法において、
前記(b)工程後、前記第3ミラー及び前記第3半導体多層膜のそれぞれにおいて単位周期を構成する層のうち、少なくとも1層を酸化させることにより、誘電体層を形成することをさらに含んでもよい。
(21) In this method of manufacturing an optoelectronic integrated device,
After the step (b), further comprising forming a dielectric layer by oxidizing at least one of the layers constituting the unit period in each of the third mirror and the third semiconductor multilayer film. Good.

(22)この光電子集積素子の製造方法において、
前記(c)工程で、
第1電極を前記第1ミラーに接するように形成し、
第2電極を前記第2ミラーに接するように形成し、
第3電極を前記下部コンタクト層に接するように形成し、
第4電極を前記上部コンタクト層に接するように形成し、
コレクタ電極を前記コレクタコンタクト層に接するように形成し、
ベース電極を前記ベース層に接するように形成し、
エミッタ電極を前記エミッタコンタクト層に接するように形成してもよい。
(22) In this method of manufacturing an optoelectronic integrated device,
In the step (c),
Forming a first electrode in contact with the first mirror;
Forming a second electrode in contact with the second mirror;
Forming a third electrode in contact with the lower contact layer;
Forming a fourth electrode in contact with the upper contact layer;
Forming a collector electrode in contact with the collector contact layer;
Forming a base electrode in contact with the base layer;
An emitter electrode may be formed in contact with the emitter contact layer.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施の形態)
1−1.光電子集積素子
図1は、本発明を適用した第1の実施の形態に係る光電子集積素子の平面図である。図2は、図1のII−II線断面図である。光電子集積素子100は、基板110と、面発光型半導体レーザ100Vと、フォトダイオード100Pと、バイポーラトランジスタ(例えばヘテロ接合バイポーラトランジスタ)100Bと、を含む。
(First embodiment)
1-1. Optoelectronic Integrated Device FIG. 1 is a plan view of an optoelectronic integrated device according to a first embodiment to which the present invention is applied. 2 is a cross-sectional view taken along line II-II in FIG. The optoelectronic integrated device 100 includes a substrate 110, a surface emitting semiconductor laser 100V, a photodiode 100P, and a bipolar transistor (for example, a heterojunction bipolar transistor) 100B.

基板110は、例えば半導体基板(例えばGaAs基板)である。基板110上の所定領域には、面発光型半導体レーザ100V及びフォトダイオード100Pが順に積層して形成され、基板110上の他の所定領域には、バイポーラトランジスタ100Bが形成されている。これらの面発光型半導体レーザ100V、フォトダイオード100P及びバイポーラトランジスタ100Bは、同一基板(同一チップ)に支持され、モノリシック構造をなしている。   The substrate 110 is, for example, a semiconductor substrate (for example, a GaAs substrate). In a predetermined region on the substrate 110, a surface emitting semiconductor laser 100V and a photodiode 100P are sequentially stacked, and in another predetermined region on the substrate 110, a bipolar transistor 100B is formed. The surface emitting semiconductor laser 100V, the photodiode 100P, and the bipolar transistor 100B are supported on the same substrate (same chip) and have a monolithic structure.

(1)面発光型半導体レーザ
面発光型半導体レーザ100Vは、基板110側から設けられた、第1ミラー120(本例ではp型)と、活性層122と、第2ミラー124(本例ではn型)と、を含む。この面発光型半導体レーザ100Vは垂直共振器を有する。
(1) Surface-emitting type semiconductor laser A surface-emitting type semiconductor laser 100V includes a first mirror 120 (p-type in this example), an active layer 122, and a second mirror 124 (in this example) provided from the substrate 110 side. n-type). This surface emitting semiconductor laser 100V has a vertical resonator.

第1ミラー120は、例えば、p型Al0.9Ga0.1As層とp型Al0.15Ga0.85As層とを交互に積層した40ペアの分布反射型多層膜ミラーである。活性層122は、例えば、GaAsウエル層とAl0.3Ga0.7Asバリア層からなり、ウエル層が3層で構成される量子井戸構造を含む。第2ミラー124は、例えば、n型Al0.9Ga0.1As層とn型Al0.15Ga0.85As層とを交互に積層した25ペアの分布反射型多層膜ミラーである。なお、第1ミラー120、活性層122及び第2ミラー124の各組成及び層数は限定されるものではない。 The first mirror 120 is, for example, a 40-pair distributed reflection multilayer mirror in which p-type Al 0.9 Ga 0.1 As layers and p-type Al 0.15 Ga 0.85 As layers are alternately stacked. . The active layer 122 includes, for example, a quantum well structure including a GaAs well layer and an Al 0.3 Ga 0.7 As barrier layer, and the well layer includes three layers. The second mirror 124 is, for example, a 25-pair distributed reflection multilayer mirror in which n-type Al 0.9 Ga 0.1 As layers and n-type Al 0.15 Ga 0.85 As layers are alternately stacked. . The composition and the number of layers of the first mirror 120, the active layer 122, and the second mirror 124 are not limited.

第1ミラー120は、C,Zn,Mgなどがドーピングされることによりp型に形成され、第2ミラー124は、Si,Seなどがドーピングされることによりn型に形成されている。したがって、p型の第1ミラー120、不純物がドーピングされていない活性層122、及びn型の第2ミラー124によって、pinダイオードが形成されている。   The first mirror 120 is formed in a p-type by doping with C, Zn, Mg, etc., and the second mirror 124 is formed in an n-type by doping with Si, Se, or the like. Therefore, a pin diode is formed by the p-type first mirror 120, the active layer 122 not doped with impurities, and the n-type second mirror 124.

また、第1ミラー120上において、第2ミラー124及び活性層122が、平面視から見て円形の形状にエッチングされて柱状部が形成されている。あるいは、面発光型半導体レーザ100Vのうち、第2ミラー124から第1ミラー120の途中にかけての部分が柱状部となっていてもよい。この柱状部は、円形状に限らず、四角形状などのその他の形状であってもよい。   In addition, on the first mirror 120, the second mirror 124 and the active layer 122 are etched into a circular shape when seen in a plan view to form a columnar portion. Alternatively, a portion of the surface emitting semiconductor laser 100V from the second mirror 124 to the middle of the first mirror 120 may be a columnar portion. The columnar portion is not limited to a circular shape, and may have other shapes such as a square shape.

さらに、第2ミラー124を構成する層のうち、活性層122に近い領域に、絶縁層126が形成されている。絶縁層126は、電流経路を規制する電流狭搾層として機能する。絶縁層126は、例えば面発光型半導体レーザ100V(詳しくは上述の柱状部)の平面形状の端部に沿ってリング形状に形成されている。絶縁層126は、例えば酸化アルミニウムであり、AlGaAs層を側面から酸化することにより形成することができる。   Further, an insulating layer 126 is formed in a region close to the active layer 122 among the layers constituting the second mirror 124. The insulating layer 126 functions as a current constricting layer that regulates the current path. The insulating layer 126 is formed in a ring shape, for example, along the planar end of the surface emitting semiconductor laser 100V (specifically, the above-described columnar portion). The insulating layer 126 is, for example, aluminum oxide, and can be formed by oxidizing the AlGaAs layer from the side surface.

面発光型半導体レーザ100Vは、第1及び第2電極170,172により駆動することができる。第1電極170は、第1ミラー120(本例ではp型)に電気的に接続され、第2電極172は、第2ミラー124(本例ではn型)に電気的に接続されている。   The surface emitting semiconductor laser 100V can be driven by the first and second electrodes 170 and 172. The first electrode 170 is electrically connected to the first mirror 120 (p-type in this example), and the second electrode 172 is electrically connected to the second mirror 124 (n-type in this example).

第1電極170は、第1ミラー120に接して形成され、例えば第1ミラー120の上面に形成されている。第1ミラー120のうち、Al組成の小さいほうの層と第1電極170とを接触させてもよい。これにより、第1電極170と第1ミラー120とのオーミック接触を良好に図ることができる。具体的には、第1ミラー120の最上面がAl組成の小さいほうであれば、その最上面のいずれかの領域に第1電極170を形成する。あるいは、第1ミラー120の最上面がAl組成の大きいほうであれば、電極形成領域をエッチングしてAl組成の低いほうを露出させ、その露出面に第1電極170を形成してもよい。   The first electrode 170 is formed in contact with the first mirror 120, for example, is formed on the upper surface of the first mirror 120. Of the first mirror 120, the layer having the smaller Al composition may be brought into contact with the first electrode 170. Thereby, the ohmic contact between the first electrode 170 and the first mirror 120 can be favorably achieved. Specifically, if the uppermost surface of the first mirror 120 has the smaller Al composition, the first electrode 170 is formed in any region of the uppermost surface. Alternatively, if the uppermost surface of the first mirror 120 has a larger Al composition, the electrode formation region may be etched to expose the lower Al composition, and the first electrode 170 may be formed on the exposed surface.

図1に示すように、第1電極170は、第1ミラー120の上面の端部(言い換えれば第2ミラー124の外側の領域)に沿って形成されている。第1電極170は、他の電極とショートしない範囲において、第2ミラー124(柱状部)の外周を囲むように形成することができる。また、第1電極170の一部は、外部端子170aとなっている。外部端子170aは、第1ミラー120の外側に設けられる絶縁層(例えばポリイミド樹脂層、SiN層)190上に形成されていてもよい。   As shown in FIG. 1, the first electrode 170 is formed along an end of the upper surface of the first mirror 120 (in other words, a region outside the second mirror 124). The first electrode 170 can be formed so as to surround the outer periphery of the second mirror 124 (columnar portion) as long as it does not short-circuit with other electrodes. A part of the first electrode 170 is an external terminal 170a. The external terminal 170a may be formed on an insulating layer (eg, polyimide resin layer, SiN layer) 190 provided outside the first mirror 120.

なお、第1電極170の材質は限定されないが、第1ミラー120の導電型(本例ではp型)に応じて決めることができ、例えばPt(又はAuZnの合金)とAuとの積層膜から形成することができる。   The material of the first electrode 170 is not limited, but can be determined according to the conductivity type (p-type in this example) of the first mirror 120. For example, the first electrode 170 is made of a laminated film of Pt (or an alloy of AuZn) and Au. Can be formed.

また、上述では第1電極170が第1ミラー120に接する場合を説明したが、変形例として、第1電極170は基板110に接して形成されていてもよい。例えば、第1電極170は、基板110の裏面(第1ミラー120とは反対の面)上に形成されていてもよい。   In the above description, the case where the first electrode 170 is in contact with the first mirror 120 has been described. However, as a modification, the first electrode 170 may be formed in contact with the substrate 110. For example, the first electrode 170 may be formed on the back surface of the substrate 110 (the surface opposite to the first mirror 120).

第2電極172は、第2ミラー124に接して形成され、例えば第2ミラー124の上面に形成されている。第2電極172も第1電極170と同様に、第2ミラー124のうちAl組成の小さいほうの層と接触させてもよい。   The second electrode 172 is formed in contact with the second mirror 124, for example, is formed on the upper surface of the second mirror 124. Similarly to the first electrode 170, the second electrode 172 may be brought into contact with the layer having the smaller Al composition in the second mirror 124.

図1に示すように、第2電極172は、第2ミラー124の上面の端部(言い換えれば光吸収層142の外側の領域)に沿って形成されている。第2電極172は、他の電極とショートしない範囲において、光吸収層142の外周を囲むように形成することができる。少なくとも、第2ミラー124のうち第2電極172により囲まれた領域内が光の経路となる。また、第2電極172の一部は、外部端子172aとなっている。外部端子172aは、第2ミラー124の外側に設けられる絶縁層(例えばポリイミド樹脂層、SiN層)192上に形成されていてもよい。   As shown in FIG. 1, the second electrode 172 is formed along the end of the upper surface of the second mirror 124 (in other words, the region outside the light absorption layer 142). The second electrode 172 can be formed so as to surround the outer periphery of the light absorption layer 142 as long as it does not short-circuit with other electrodes. At least the area surrounded by the second electrode 172 in the second mirror 124 is a light path. A part of the second electrode 172 is an external terminal 172a. The external terminal 172a may be formed on an insulating layer (eg, polyimide resin layer, SiN layer) 192 provided outside the second mirror 124.

なお、第2電極172の材質は限定されないが、第2ミラー124の導電型(本例ではn型)に応じて決めることができ、例えばAuGeの合金(又はGe)とAuとの積層膜から形成することができる。   The material of the second electrode 172 is not limited, but can be determined according to the conductivity type (in this example, n-type) of the second mirror 124. For example, the second electrode 172 is made of an AuGe alloy (or Ge) and Au laminated film. Can be formed.

本実施の形態では、第2電極172は、フォトダイオード100Pの駆動用の電極でもある。すなわち、第2電極172は、面発光型半導体レーザ100V及びフォトダイオード100Pの共通電極となっており、全体として3端子構造をなしている。   In the present embodiment, the second electrode 172 is also an electrode for driving the photodiode 100P. That is, the second electrode 172 is a common electrode for the surface emitting semiconductor laser 100V and the photodiode 100P, and has a three-terminal structure as a whole.

また、第1及び第2電極170,172の材質は、上述に限定されるものではなく、密着性強化や拡散防止などの観点から、Cr,Ti,Ni,Au又はPtなどの金属やこれらの合金などを利用してもよい。この内容は、以下に説明する電極においても同様である。   The materials of the first and second electrodes 170 and 172 are not limited to those described above. From the viewpoint of enhancing adhesion and preventing diffusion, metals such as Cr, Ti, Ni, Au, and Pt, and these An alloy or the like may be used. The same applies to the electrodes described below.

(2)フォトダイオード
フォトダイオード100Pは、面発光型半導体レーザ100V側から設けられた、光吸収層142と、上部コンタクト層144(本例ではp型)と、を含む。フォトダイオード100Pは、上部コンタクト層144の上面に光学面145を有する。光学面145は、フォトダイオード100Pにおける光の入射面であり、また、面発光型半導体レーザ100Vにおける光の出射面でもある。
(2) Photodiode The photodiode 100P includes a light absorption layer 142 and an upper contact layer 144 (p-type in this example) provided from the surface emitting semiconductor laser 100V side. The photodiode 100 </ b> P has an optical surface 145 on the upper surface of the upper contact layer 144. The optical surface 145 is a light incident surface of the photodiode 100P, and is also a light emitting surface of the surface emitting semiconductor laser 100V.

光吸収層142は、不純物がドーピングされていないGaAs層により形成され、上部コンタクト層144は、p型GaAs層により形成されている。上部コンタクト層144は、C,Zn,Mgなどがドーピングされることによりp型に形成されている。また、光吸収層142の下地には、第2ミラー124(本例ではn型)が設けられている。すなわち、p型の上部コンタクト層144、不純物がドーピングされていない光吸収層142、及びn型の第2ミラー124によって、pinダイオードが形成されている。また、上部フォトダイオード100Pを受光素子として使用し、かつ、送信されてくる信号の光源波長が第2ミラー124の反射波長帯に含まれている場合、光吸収層142の下地である第2ミラー124が分布ブラッグ反射型ミラーとして機能するので、光学面145から入射した光が第2ミラー124により反射され、これにより光吸収層142への受光効率を向上させることができる。なお、第2ミラー124は、フォトダイオード100Pの下部コンタクト層としても機能する。   The light absorbing layer 142 is formed of a GaAs layer not doped with impurities, and the upper contact layer 144 is formed of a p-type GaAs layer. The upper contact layer 144 is formed in a p-type by doping with C, Zn, Mg or the like. A second mirror 124 (n-type in this example) is provided on the base of the light absorption layer 142. That is, a pin diode is formed by the p-type upper contact layer 144, the light absorption layer 142 not doped with impurities, and the n-type second mirror 124. In addition, when the upper photodiode 100P is used as a light receiving element and the light source wavelength of the transmitted signal is included in the reflection wavelength band of the second mirror 124, the second mirror that is the base of the light absorption layer 142 Since 124 functions as a distributed Bragg reflection type mirror, the light incident from the optical surface 145 is reflected by the second mirror 124, whereby the light receiving efficiency to the light absorption layer 142 can be improved. Note that the second mirror 124 also functions as a lower contact layer of the photodiode 100P.

また、フォトダイオード100Pのうち、上部コンタクト層144から光吸収層142にかけての部分が、上部コンタクト層144の上面から見て円形の形状にエッチングされて柱状部が形成されている。この柱状部は、円形状に限らず、四角形状などのその他の形状であってもよい。   In addition, a portion of the photodiode 100P from the upper contact layer 144 to the light absorption layer 142 is etched into a circular shape when viewed from the upper surface of the upper contact layer 144 to form a columnar portion. The columnar portion is not limited to a circular shape, and may have other shapes such as a square shape.

フォトダイオード100Pは、第2及び第3電極172,174により駆動することができる。第2電極172は、第2ミラー124(本例ではn型)に電気的に接続され、第3電極174は、上部コンタクト層144(本例ではp型)に電気的に接続されている。第2電極172の詳細は、上述の(1)において説明した通りである。   The photodiode 100P can be driven by the second and third electrodes 172 and 174. The second electrode 172 is electrically connected to the second mirror 124 (n-type in this example), and the third electrode 174 is electrically connected to the upper contact layer 144 (p-type in this example). The details of the second electrode 172 are as described in the above (1).

第3電極174は、上部コンタクト層144に接して形成され、例えば上部コンタクト層144の上面に形成されている。図1に示すように、第3電極174は、上部コンタクト層144の上面の端部に沿って形成されている。第3電極174は、上部コンタクト層144の上面の中央部を囲むようにリング形状に形成されている。そして、上部コンタクト層144の上面のうち、第3電極174により囲まれた領域内が光学面145となっている。   The third electrode 174 is formed in contact with the upper contact layer 144, and is formed on the upper surface of the upper contact layer 144, for example. As shown in FIG. 1, the third electrode 174 is formed along the edge of the upper surface of the upper contact layer 144. The third electrode 174 is formed in a ring shape so as to surround the central portion of the upper surface of the upper contact layer 144. In the upper surface of the upper contact layer 144, the region surrounded by the third electrode 174 is an optical surface 145.

なお、第3電極174の材質は限定されないが、上部コンタクト層144の導電型(本例ではn型)に応じて決めることができ、例えばAuGeの合金(又はGe)とAuとの積層膜から形成することができる。   The material of the third electrode 174 is not limited, but can be determined according to the conductivity type (n-type in this example) of the upper contact layer 144. For example, from the laminated film of AuGe alloy (or Ge) and Au Can be formed.

上述の面発光型半導体レーザ100V及びフォトダイオード100Pの積層体では、第1ミラー120(p型)、活性層122、第2ミラー124(n型)、光吸収層142、上部コンタクト層144(p型)により、全体としてpnp構造が構成されている。なお、不純物がドーピングされていない活性層122(又は光吸収層142)は、上述のように別体に設けられる層のみならず、pn接合の界面を含む層(例えば空乏層)である場合も含む。   In the stacked body of the surface emitting semiconductor laser 100V and the photodiode 100P described above, the first mirror 120 (p-type), the active layer 122, the second mirror 124 (n-type), the light absorption layer 142, and the upper contact layer 144 (p As a whole, a pnp structure is configured. Note that the active layer 122 (or the light absorption layer 142) not doped with impurities is not only a layer provided separately as described above, but also a layer including a pn junction interface (for example, a depletion layer). Including.

フォトダイオード100Pは、外部光(上方向から入射する光)を受光する受光素子としての機能を有する。また、それに加えて、フォトダイオード100Pは、面発光型半導体レーザ100Vにより生じた光の出力をモニタする機能を有する。具体的には、フォトダイオード100Pは、面発光型半導体レーザ100Vにより生じた光を電流に変換し、この電流値により、面発光型半導体レーザ100Vにより生じた光の出力値を検出する。この検出結果は、面発光型半導体レーザ100Vにフィードバックされ、これにより面発光型半導体レーザ100Vに流れる電流値(すなわち光出力値)を一定値に制御することができる。   The photodiode 100P functions as a light receiving element that receives external light (light incident from above). In addition, the photodiode 100P has a function of monitoring the output of light generated by the surface emitting semiconductor laser 100V. Specifically, the photodiode 100P converts the light generated by the surface emitting semiconductor laser 100V into a current, and detects the output value of the light generated by the surface emitting semiconductor laser 100V based on this current value. The detection result is fed back to the surface-emitting type semiconductor laser 100V, whereby the value of the current flowing through the surface-emitting type semiconductor laser 100V (that is, the light output value) can be controlled to a constant value.

(3)バイポーラトランジスタ
バイポーラトランジスタ100Bは、面発光型半導体レーザ100V及びフォトダイオード100Pのそれぞれと同一の半導体層を含む。同一の半導体層とは、材質、組成比率、導電型(不純物濃度)及び層数がほぼ同一であることを意味する。
(3) Bipolar Transistor The bipolar transistor 100B includes the same semiconductor layer as each of the surface emitting semiconductor laser 100V and the photodiode 100P. The same semiconductor layer means that the material, composition ratio, conductivity type (impurity concentration), and number of layers are substantially the same.

図2に示す例では、バイポーラトランジスタ100Bは、基板110側から設けられた、半導体多層膜150と、中間半導体層152と、コレクタコンタクト層154と、コレクタ層162と、ベース層164と、エミッタ層166と、エミッタコンタクト層168と、を含む。半導体多層膜150からベース層164までのそれぞれの半導体層が、面発光型半導体レーザ100V及びフォトダイオード100Pの積層体のいずれかの半導体層と同一となっている。   In the example shown in FIG. 2, the bipolar transistor 100B includes a semiconductor multilayer film 150, an intermediate semiconductor layer 152, a collector contact layer 154, a collector layer 162, a base layer 164, and an emitter layer provided from the substrate 110 side. 166 and an emitter contact layer 168. Each of the semiconductor layers from the semiconductor multilayer film 150 to the base layer 164 is the same as one of the semiconductor layers of the stacked body of the surface emitting semiconductor laser 100V and the photodiode 100P.

半導体多層膜150は、第1ミラー120と同一の半導体層(例えばp型AlGaAs層)により形成され、中間半導体層152は、活性層122と同一の半導体層により形成され、コレクタコンタクト層154は、第2ミラー124と同一の半導体層(例えばn型AlGaAs層)により形成されている。詳しくは、上述の(1)において説明した通りである。なお、バイポーラトランジスタ100Bは、発光には寄与しないので、電流狭搾層として機能する絶縁層126と同一の絶縁層の有無は問わない。   The semiconductor multilayer film 150 is formed of the same semiconductor layer as the first mirror 120 (for example, a p-type AlGaAs layer), the intermediate semiconductor layer 152 is formed of the same semiconductor layer as the active layer 122, and the collector contact layer 154 includes The second mirror 124 is formed of the same semiconductor layer (for example, an n-type AlGaAs layer). The details are as described in the above (1). Note that since the bipolar transistor 100B does not contribute to light emission, it does not matter whether the same insulating layer as the insulating layer 126 functioning as a current constricting layer is present.

また、コレクタ層162は、光吸収層142と同一の半導体層(例えば不純物がドーピングされていないGaAs層)により形成され、ベース層164は、上部コンタクト層144と同一の半導体層(例えばp型GaAs層)により形成されている。詳しくは、上述の(2)において説明した通りである。   The collector layer 162 is formed of the same semiconductor layer as the light absorption layer 142 (for example, a GaAs layer not doped with impurities), and the base layer 164 is the same semiconductor layer as the upper contact layer 144 (for example, p-type GaAs). Layer). The details are as described in the above (2).

また、エミッタ層166は、例えばn型AlGaAs層により形成され、エミッタコンタクト層168は、例えばn型GaAs層により形成されている。   The emitter layer 166 is formed of, for example, an n-type AlGaAs layer, and the emitter contact layer 168 is formed of, for example, an n-type GaAs layer.

上述のバイポーラトランジスタ100Bでは、n型のエミッタ層166、p型のベース層164、不純物がドーピングされていないコレクタ層162、及びn型のコレクタコンタクト層154によって、npin構造を有するバイポーラトランジスタが構成されている。本例では、半導体多層膜150、中間半導体層152及びコレクタコンタクト層154が同一の平面形状を有し、コレクタ層162及びベース層164が同一の平面形状を有し、エミッタ層166及びエミッタコンタクト層168が同一の平面形状を有している。また、コレクタ層162は、コレクタコンタクト層154の上面の一部を露出するように形成され、エミッタ層166は、ベース層164の上面の一部を露出するように形成されている。   In the bipolar transistor 100B described above, the n-type emitter layer 166, the p-type base layer 164, the collector layer 162 not doped with impurities, and the n-type collector contact layer 154 constitute a bipolar transistor having an npin structure. ing. In this example, the semiconductor multilayer film 150, the intermediate semiconductor layer 152, and the collector contact layer 154 have the same planar shape, the collector layer 162 and the base layer 164 have the same planar shape, and the emitter layer 166 and the emitter contact layer. 168 have the same planar shape. The collector layer 162 is formed so as to expose a part of the upper surface of the collector contact layer 154, and the emitter layer 166 is formed so as to expose a part of the upper surface of the base layer 164.

上述の例では、基板110側からコレクタ、ベース及びエミッタの機能を有する半導体層が積層されている場合を説明したが、変形例として、基板110側からエミッタ、ベース及びコレクタの機能を有する半導体層が積層されていてもよい。   In the above example, the case where the semiconductor layers having the collector, base, and emitter functions are stacked from the substrate 110 side has been described. However, as a modification, the semiconductor layer having the emitter, base, and collector functions from the substrate 110 side. May be laminated.

バイポーラトランジスタ100Bは、コレクタ電極180、ベース電極182及びエミッタ電極184により駆動することができる。コレクタ電極180は、コレクタコンタクト層154(本例ではn型)に電気的に接続して形成され、ベース電極182は、ベース層164(本例ではp型)に電気的に接続して形成され、エミッタ電極184は、エミッタコンタクト層168(本例ではn型)に電気的に接続して形成されている。   The bipolar transistor 100B can be driven by the collector electrode 180, the base electrode 182 and the emitter electrode 184. The collector electrode 180 is formed to be electrically connected to the collector contact layer 154 (n-type in this example), and the base electrode 182 is formed to be electrically connected to the base layer 164 (p-type in this example). The emitter electrode 184 is formed in electrical connection with the emitter contact layer 168 (n-type in this example).

コレクタ電極180は、コレクタコンタクト層154に接して形成され、例えばコレクタコンタクト層154の上面に形成されている。ベース電極182は、ベース層164に接して形成され、例えばベース層164の上面に形成されている。エミッタ電極184は、エミッタコンタクト層168に接して形成され、例えばエミッタコンタクト層168の上面に形成されている。例えば、バイポーラトランジスタ100Bの平面視において、面発光型半導体レーザ100V(フォトダイオード100P)側から、コレクタ電極180、ベース電極182及びエミッタ電極184が順に配列されていてもよい。なお、コレクタ電極180、ベース電極182及びエミッタ電極184の材質は限定されず、被形成領域を有する半導体層の導電型に応じて決めることができ、上述した例を適用することができる。   The collector electrode 180 is formed in contact with the collector contact layer 154 and is formed on the upper surface of the collector contact layer 154, for example. The base electrode 182 is formed in contact with the base layer 164 and is formed on the upper surface of the base layer 164, for example. The emitter electrode 184 is formed in contact with the emitter contact layer 168, and is formed, for example, on the upper surface of the emitter contact layer 168. For example, in the plan view of the bipolar transistor 100B, the collector electrode 180, the base electrode 182 and the emitter electrode 184 may be sequentially arranged from the surface emitting semiconductor laser 100V (photodiode 100P) side. Note that the materials of the collector electrode 180, the base electrode 182 and the emitter electrode 184 are not limited and can be determined according to the conductivity type of the semiconductor layer having the formation region, and the above-described example can be applied.

バイポーラトランジスタ100Bは、フォトダイオード100Pが光−電気(O−E)変換して発生した電流を増幅するアンプとして機能する。詳しくは、光学面145から入射した光は、上部コンタクト層144を通過して光吸収層142に到達し、この入射光が光吸収層142において吸収され、光励起が生じ、電子及び正孔が生じる。そして、素子外部から印加された電界により、電子は第2電極172に、正孔は第3電極174にそれぞれ移動する。その結果、第2電極172から第3電極174の方向に光電流が流れる。そして、この光電流による信号が、例えばベース電極182に入力され、バイポーラトランジスタ100Bによってコレクタから出力されることにより、光電流を増幅することができる。なお、図1及び図2では、電極相互間の配線は省略してある。また、フォトダイオード100P用の第2及び第3電極172,174は、電気的接続が図りやすいように、バイポーラトランジスタ100B側に至るまで延出されている。   The bipolar transistor 100B functions as an amplifier that amplifies a current generated by photoelectric-electric (OE) conversion of the photodiode 100P. Specifically, the light incident from the optical surface 145 passes through the upper contact layer 144 and reaches the light absorption layer 142, and this incident light is absorbed in the light absorption layer 142, photoexcitation occurs, and electrons and holes are generated. . Electrons move to the second electrode 172 and holes move to the third electrode 174 by an electric field applied from the outside of the element. As a result, a photocurrent flows in the direction from the second electrode 172 to the third electrode 174. And the signal by this photocurrent is inputted into base electrode 182, for example, and a photocurrent can be amplified by being outputted from a collector by bipolar transistor 100B. In FIG. 1 and FIG. 2, the wiring between the electrodes is omitted. Further, the second and third electrodes 172 and 174 for the photodiode 100P are extended to the bipolar transistor 100B side so that electrical connection can be easily achieved.

また、バイポーラトランジスタ100Bにより、面発光型半導体レーザ100Vを制御してもよい。例えば、面発光型半導体レーザ100Vの発振のオン・オフを切り替えるための電気的なスイッチング素子として使用してもよい。   The surface emitting semiconductor laser 100V may be controlled by the bipolar transistor 100B. For example, it may be used as an electrical switching element for switching on and off the oscillation of the surface emitting semiconductor laser 100V.

本実施の形態に係る光電子集積素子によれば、面発光型半導体レーザ100V、フォトダイオード100P及びバイポーラトランジスタ100Bが1チップに集積されているので、ワイヤを使用することなく(例えば配線により)容易に相互間の電気的接続を図ることができる。したがって、光電子集積素子100の微細化が図れるだけでなく、寄生容量及び寄生抵抗を低減させることにより高周波特性の向上を図ることができる。また、バイポーラトランジスタ100Bは、面発光型半導体レーザ100Vを構成する第1ミラー120、活性層122及び第2ミラー124のそれぞれと同一の半導体層を含み、さらに、フォトダイオード100Pを構成する光吸収層142及び上部コンタクト層144と同一の半導体層を含む。したがって、半導体部品点数が少なくて済み、光電子集積素子100の構造の簡略化を図ることができる。   According to the optoelectronic integrated device according to the present embodiment, the surface emitting semiconductor laser 100V, the photodiode 100P, and the bipolar transistor 100B are integrated on one chip, so that it is easy to use without using wires (for example, by wiring). The electrical connection between them can be achieved. Therefore, not only miniaturization of the optoelectronic integrated device 100 can be achieved, but also high frequency characteristics can be improved by reducing parasitic capacitance and parasitic resistance. The bipolar transistor 100B includes the same semiconductor layer as each of the first mirror 120, the active layer 122, and the second mirror 124 that constitute the surface emitting semiconductor laser 100V, and further includes a light absorption layer that constitutes the photodiode 100P. 142 and the upper contact layer 144 include the same semiconductor layer. Therefore, the number of semiconductor components can be reduced, and the structure of the optoelectronic integrated device 100 can be simplified.

なお、上述の各半導体において、p型とn型を入れ替えてもよい。また、上述の例では、AlGaAs系のものについて説明したが、発振波長に応じてその他の材料系、例えば、GaInP系、ZnSSe系、InGaN系、AlGaN系、InGaAs系、GaInNAs系、GaAsSb系の半導体材料を用いることも可能である。なお、AlGaAs系のものは、InGaAs系のものなどに比べ、バイポーラトランジスタ100Bのコレクタ耐圧を高くすることができる。   In each semiconductor described above, the p-type and n-type may be interchanged. In the above example, the AlGaAs type is described, but other material types such as GaInP type, ZnSSe type, InGaN type, AlGaN type, InGaAs type, GaInNAs type, and GaAsSb type semiconductors are selected according to the oscillation wavelength. It is also possible to use materials. Note that the AlGaAs-based one can increase the collector breakdown voltage of the bipolar transistor 100B compared to the InGaAs-based one.

1−2.光電子集積素子の製造方法
図3〜図7は、本発明を適用した第1の実施の形態に係る光電子集積素子の製造方法を示す図である。本実施の形態に係る光電子集積素子の製造方法は、面発光型半導体レーザ100Vと、フォトダイオード100Pと、バイポーラトランジスタ100Bと、を形成することを含む。
1-2. Method for Manufacturing Optoelectronic Integrated Device FIGS. 3 to 7 are views showing a method for manufacturing an optoelectronic integrated device according to the first embodiment to which the present invention is applied. The method for manufacturing an optoelectronic integrated device according to the present embodiment includes forming a surface emitting semiconductor laser 100V, a photodiode 100P, and a bipolar transistor 100B.

(1)図3に示すように、基板110(例えばGaAs基板)上に、複数の半導体層20〜68を順にエピタキシャル成長により形成する。半導体層20は、第1ミラー120及び半導体多層膜150を形成するための層である。半導体層22は、活性層122及び中間半導体層152を形成するための層である。半導体層24は、第2ミラー124及びコレクタコンタクト層154を形成するための層である。半導体層42は、光吸収層142及びコレクタ層162を形成するための層である。半導体層44は、上部コンタクト層144及びベース層164を形成するための層である。また、半導体層66は、エミッタ層166を形成するための層であり、半導体層68は、エミッタコンタクト層168を形成するための層である。なお、それらの半導体材質及び組成などは上述した通りである。   (1) As shown in FIG. 3, a plurality of semiconductor layers 20 to 68 are sequentially formed on a substrate 110 (for example, a GaAs substrate) by epitaxial growth. The semiconductor layer 20 is a layer for forming the first mirror 120 and the semiconductor multilayer film 150. The semiconductor layer 22 is a layer for forming the active layer 122 and the intermediate semiconductor layer 152. The semiconductor layer 24 is a layer for forming the second mirror 124 and the collector contact layer 154. The semiconductor layer 42 is a layer for forming the light absorption layer 142 and the collector layer 162. The semiconductor layer 44 is a layer for forming the upper contact layer 144 and the base layer 164. The semiconductor layer 66 is a layer for forming the emitter layer 166, and the semiconductor layer 68 is a layer for forming the emitter contact layer 168. These semiconductor materials and compositions are as described above.

また、第2ミラー124を形成するための半導体層24を成長させるときに、活性層122近傍の少なくとも1層を、AlAs層又はAl組成が0.95以上のAlGaAs層に形成する。この層は後に酸化され、電流狭窄層として機能する絶縁層126となる(図2参照)。   Further, when the semiconductor layer 24 for forming the second mirror 124 is grown, at least one layer in the vicinity of the active layer 122 is formed as an AlAs layer or an AlGaAs layer having an Al composition of 0.95 or more. This layer is later oxidized to form an insulating layer 126 that functions as a current confinement layer (see FIG. 2).

エピタキシャル成長を行う際の温度は、成長方法や原料、基板110の種類、あるいは形成するそれぞれの半導体層の種類、厚さ、及びキャリア密度によって適宜決定されるが、一般に、450℃〜800℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長(MOVPE:Metal-Organic Vapor Phase Epitaxy)法や、MBE(Molecular Beam Epitaxy)法、あるいはLPE(Liquid Phase Epitaxy)法などを用いることができる。   The temperature at which the epitaxial growth is performed is appropriately determined depending on the growth method, the raw material, the type of the substrate 110, or the type, thickness, and carrier density of each semiconductor layer to be formed, but is generally 450 ° C. to 800 ° C. Is preferred. Further, the time required for performing the epitaxial growth is also appropriately determined in the same manner as the temperature. Further, as a method for epitaxial growth, a metal-organic vapor phase epitaxy (MOVPE) method, a molecular beam epitaxy (MBE) method, a liquid phase epitaxy (LPE) method, or the like can be used.

(2)次に、図4に示すように、半導体層66,68をパターニングすることにより、エミッタ層166及びエミッタコンタクト層168を形成する。詳しくは、半導体層68上にフォトリソグラフィ技術によりパターニングされたレジスト層R10を形成し、その後、レジスト層R10をマスクとしてエッチング(例えばドライエッチング又はウエットエッチング)し、レジスト層R10により被覆された部分を残す。エッチングは、半導体層44が露出するまで進行させる。エミッタ層166及びエミッタコンタクト層168は、同一の平面形状を有するように形成することができる。   (2) Next, as shown in FIG. 4, the semiconductor layers 66 and 68 are patterned to form an emitter layer 166 and an emitter contact layer 168. Specifically, a resist layer R10 patterned by photolithography technology is formed on the semiconductor layer 68, and then etching (for example, dry etching or wet etching) is performed using the resist layer R10 as a mask, and a portion covered with the resist layer R10 is formed. leave. Etching is allowed to proceed until the semiconductor layer 44 is exposed. The emitter layer 166 and the emitter contact layer 168 can be formed to have the same planar shape.

(3)次に、図5に示すように、半導体層42,44をパターニングすることにより、光吸収層142、コレクタ層162、上部コンタクト層144及びベース層164を形成する。詳しくは、半導体層44上に同様にレジスト層R20を形成し、その後、レジスト層R20をマスクとしてエッチングし、レジスト層R20により被覆された部分を残す。エッチングは、半導体層24が露出するまで進行させる。例えば、半導体層24のうち、Al組成の小さいほうのAlGaAs層を露出させてもよい。そのために、半導体層24の一部をさらにエッチングにより除去しても構わない。具体的には、ウエットエッチングを適用して表面処理を行うことにより、Al組成の小さいほうのAlGaAs層を露出させる。ウエットエッチングでは、たとえばフッ化水素水溶液、または、いわゆるフッ化水素酸系緩衝溶液などを用いることができる。例えば、エッチャントとしてフッ化水素酸系緩衝溶液を用いることにより、エッチャントのPH変化を和らげることができる。その結果、エッチング速度の制御を容易に行うことができる。フッ化水素酸系緩衝溶液としては、例えば、フッ化水素水溶液(HF)と、弱アルカリのフッ化アンモニウム(NHF)との混合溶液を用いることができる。なお、光吸収層142及びコレクタ層162は、同一の平面形状を有するように形成することができ、また、上部コンタクト層144及びベース層164は、同一の平面形状を有するように形成することができる。 (3) Next, as shown in FIG. 5, the semiconductor layers 42 and 44 are patterned to form the light absorption layer 142, the collector layer 162, the upper contact layer 144, and the base layer 164. Specifically, a resist layer R20 is similarly formed on the semiconductor layer 44, and then etched using the resist layer R20 as a mask to leave a portion covered with the resist layer R20. Etching is allowed to proceed until the semiconductor layer 24 is exposed. For example, the AlGaAs layer having the smaller Al composition in the semiconductor layer 24 may be exposed. Therefore, a part of the semiconductor layer 24 may be further removed by etching. Specifically, the AlGaAs layer having a smaller Al composition is exposed by performing surface treatment by applying wet etching. In the wet etching, for example, a hydrogen fluoride aqueous solution or a so-called hydrofluoric acid buffer solution can be used. For example, by using a hydrofluoric acid buffer solution as an etchant, the PH change of the etchant can be reduced. As a result, the etching rate can be easily controlled. As the hydrofluoric acid buffer solution, for example, a mixed solution of a hydrogen fluoride aqueous solution (HF) and a weak alkali ammonium fluoride (NH 4 F) can be used. The light absorption layer 142 and the collector layer 162 can be formed to have the same planar shape, and the upper contact layer 144 and the base layer 164 can be formed to have the same planar shape. it can.

(4)次に、図6に示すように、半導体層22,24をパターニングすることにより、活性層122、中間半導体層152、第2ミラー124及びコレクタコンタクト層154を形成する。詳しくは、半導体層24上に同様にレジスト層R30を形成し、その後、レジスト層R30をマスクとしてエッチングし、レジスト層R30により被覆された部分を残す。エッチングは、半導体層20が露出するまで進行させる。この場合も上述の(3)と同様に、例えば半導体層20のうち、Al組成の小さいほうのAlGaAs層を露出させてもよい。そのために、半導体層20の一部をさらにエッチングにより除去しても構わない。   (4) Next, as shown in FIG. 6, the semiconductor layers 22 and 24 are patterned to form the active layer 122, the intermediate semiconductor layer 152, the second mirror 124, and the collector contact layer 154. Specifically, a resist layer R30 is similarly formed on the semiconductor layer 24, and then etched using the resist layer R30 as a mask to leave a portion covered with the resist layer R30. Etching is allowed to proceed until the semiconductor layer 20 is exposed. Also in this case, similarly to the above (3), for example, the AlGaAs layer having the smaller Al composition in the semiconductor layer 20 may be exposed. Therefore, a part of the semiconductor layer 20 may be further removed by etching.

(5)必要があれば、図7に示すように、最下層の半導体層20をパターニングすることにより、第1ミラー120及び半導体多層膜150を形成する。詳しくは、半導体層20上に同様にレジスト層R40を形成し、その後、レジスト層R40をマスクとしてエッチングし、レジスト層R40により被覆された部分を残す。エッチングは、基板110が露出するまで進行させてもよい。   (5) If necessary, the first mirror 120 and the semiconductor multilayer film 150 are formed by patterning the lowermost semiconductor layer 20 as shown in FIG. Specifically, a resist layer R40 is similarly formed on the semiconductor layer 20, and then etched using the resist layer R40 as a mask to leave a portion covered with the resist layer R40. Etching may proceed until the substrate 110 is exposed.

こうして、上述の(2)〜(5)に至るまで、基板110に近づくにつれて各半導体層の平面形状を大きくしていくことにより、必要に応じて電極形成領域を確保することができる。なお、上述の(2)〜(5)のパターニング工程の順番は限定されるものではなく、例えば、基板110に近い側から順番にパターニングしてもよい。   Thus, by increasing the planar shape of each semiconductor layer as approaching the substrate 110 from the above (2) to (5), an electrode formation region can be secured as necessary. Note that the order of the above-described patterning steps (2) to (5) is not limited. For example, patterning may be performed in order from the side closer to the substrate 110.

(6)次に、例えば400℃程度の水蒸気雰囲気中に、基板110を投入することにより、第2ミラー124のAl組成の高い層を側面から酸化して、絶縁層126を形成する。酸化レートは、炉の温度、水蒸気の供給量、酸化すべき層のAl組成及び膜厚に依存する。面発光型半導体レーザ100Vが絶縁層126を有する場合、駆動する際に絶縁層126が形成されていない部分(酸化されていない部分)のみに電流が流れる。したがって、酸化により絶縁層126を形成する工程において、絶縁層126の形成領域を制御することにより、電流密度の制御が可能となる。   (6) Next, the substrate 110 is put into, for example, a water vapor atmosphere at about 400 ° C., thereby oxidizing the layer having a high Al composition of the second mirror 124 from the side surface to form the insulating layer 126. The oxidation rate depends on the furnace temperature, the amount of steam supplied, the Al composition of the layer to be oxidized and the film thickness. When the surface emitting semiconductor laser 100V includes the insulating layer 126, current flows only in a portion where the insulating layer 126 is not formed (a portion not oxidized) during driving. Therefore, in the step of forming the insulating layer 126 by oxidation, the current density can be controlled by controlling the formation region of the insulating layer 126.

(7)また、面発光型半導体レーザ100V及びフォトダイオード100Pを駆動するための第1、第2及び第3電極170,172,174を形成し、バイポーラトランジスタ100Bを駆動するためのコレクタ電極180、ベース電極182及びエミッタ電極184を形成する(図2参照)。それぞれの電極の形成領域及び材質などは上述した通りである。電極の形成方法としては、例えば、真空蒸着法、スパッタ法又はメッキ法により少なくとも1層の導電層を形成し、その後、リフトオフ法により導電層の一部を除去してもよい。電極形成後に、例えば400℃前後の温度により数分間にわたり、アニール処理を行ってもよい。なお、リフトオフ法のかわりに、ドライエッチング法を適用してもよい。   (7) The first, second and third electrodes 170, 172 and 174 for driving the surface emitting semiconductor laser 100V and the photodiode 100P are formed, and the collector electrode 180 for driving the bipolar transistor 100B. A base electrode 182 and an emitter electrode 184 are formed (see FIG. 2). The formation region and material of each electrode are as described above. As a method for forming the electrode, for example, at least one conductive layer may be formed by a vacuum deposition method, a sputtering method, or a plating method, and then a part of the conductive layer may be removed by a lift-off method. After electrode formation, annealing treatment may be performed for several minutes at a temperature of about 400 ° C., for example. Note that a dry etching method may be applied instead of the lift-off method.

以上の工程により、面発光型半導体レーザ100V、フォトダイオード100P及びバイポーラトランジスタ100Bが1チップに集積された光電子集積素子100を製造することができる。本実施の形態に係る光電子集積素子の製造方法によれば、上述したように、寄生容量及び寄生抵抗を低減させることにより高周波特性の向上を図ることができる。また、基板110に、面発光型半導体レーザ100V、フォトダイオード100P及びバイポーラトランジスタ100Bを構成する全ての半導体層を一括してエピタキシャル成長させた後に、それぞれの半導体層のパターニング工程を行うので、例えばエピタキシャル成長工程とパターニング工程とを交互に繰り返し行う場合に比べて、製造プロセスの簡略化を図ることができる。   Through the above steps, the optoelectronic integrated device 100 in which the surface emitting semiconductor laser 100V, the photodiode 100P, and the bipolar transistor 100B are integrated on one chip can be manufactured. According to the method for manufacturing an optoelectronic integrated device according to the present embodiment, as described above, the high frequency characteristics can be improved by reducing the parasitic capacitance and the parasitic resistance. Further, after all the semiconductor layers constituting the surface emitting semiconductor laser 100V, the photodiode 100P, and the bipolar transistor 100B are epitaxially grown on the substrate 110 at once, the patterning process of each semiconductor layer is performed. Compared with the case where the patterning process and the patterning process are alternately repeated, the manufacturing process can be simplified.

なお、本実施の形態に係る光電子集積素子の製造方法は、上述の光電子集積素子の説明から導き出せる内容を含む。   Note that the method for manufacturing an optoelectronic integrated device according to the present embodiment includes contents that can be derived from the above description of the optoelectronic integrated device.

(第2の実施の形態)
2−1.光電子集積素子
図8は、本発明を適用した第2の実施の形態に係る光電子集積素子の断面図である。光電子集積素子200は、基板110と、面発光型半導体レーザ100Vと、フォトダイオード200Pと、バイポーラトランジスタ(ヘテロ接合バイポーラトランジスタ)200Bと、を含む。本実施の形態では、面発光型半導体レーザ100Vとフォトダイオード200Pとの間に、分離半導体層230が設けられている。また、フォトダイオード200Pは、下部コンタクト層240を含む。
(Second Embodiment)
2-1. Optoelectronic Integrated Device FIG. 8 is a cross-sectional view of an optoelectronic integrated device according to a second embodiment to which the present invention is applied. The optoelectronic integrated device 200 includes a substrate 110, a surface emitting semiconductor laser 100V, a photodiode 200P, and a bipolar transistor (heterojunction bipolar transistor) 200B. In the present embodiment, an isolation semiconductor layer 230 is provided between the surface emitting semiconductor laser 100V and the photodiode 200P. The photodiode 200P includes a lower contact layer 240.

(1)面発光型半導体レーザ
面発光型半導体レーザ100Vは、基板110側から設けられた、第1ミラー120(本例ではn型)と、活性層122と、第2ミラー124(本例ではp型)と、を含む。また、第1ミラー120に接して第1電極170が形成され、第2ミラー124に接して第2電極172が形成されている。本実施の形態においても、第2電極172,272が面発光型半導体レーザ100V及びフォトダイオード200Pの共通電極となっており、全体として3端子構造をなしている。なお、面発光型半導体レーザ100Vの詳細は、上述した実施の形態の内容を適用することができる。
(1) Surface-emitting type semiconductor laser The surface-emitting type semiconductor laser 100V includes a first mirror 120 (n-type in this example), an active layer 122, and a second mirror 124 (in this example) provided from the substrate 110 side. p-type). Further, the first electrode 170 is formed in contact with the first mirror 120, and the second electrode 172 is formed in contact with the second mirror 124. Also in the present embodiment, the second electrodes 172 and 272 are common electrodes of the surface emitting semiconductor laser 100V and the photodiode 200P, and have a three-terminal structure as a whole. The details of the above-described embodiment can be applied to the details of the surface emitting semiconductor laser 100V.

(2)分離半導体層
分離半導体層230は、第2ミラー124上に形成されている。すなわち、分離半導体層230は、第2ミラー124と下部コンタクト層240との間に設けられている。
(2) Isolation Semiconductor Layer The isolation semiconductor layer 230 is formed on the second mirror 124. That is, the isolation semiconductor layer 230 is provided between the second mirror 124 and the lower contact layer 240.

分離半導体層230は、第2ミラー124のうち、第2電極172との接触面(例えばAl組成の小さいほうのAlGaAs層)を露出させるためのエッチングストッパとして機能する。分離半導体層230は、第2ミラー124と下部コンタクト層240の両者を分離するもので、例えば、不純物がドーピングされていないAlGaAs層から形成することができる。エッチングストッパとして機能させるために、分離半導体層230のAl組成は、第2ミラー124の最上層(例えばAl組成の小さいほうのAlGaAs層)のAl組成よりも大きく、かつ下部コンタクト層240(例えばAl組成が0であるGaAs層)のAl組成よりも大きいことが好ましい。Al含有率の差を利用することにより、下部コンタクト層240、分離半導体層230を選択的にエッチングして、最終的に第2ミラー124のAl組成の小さいほうのAlGaAs層を容易に露出させることができる。これにより、第2電極172と第2ミラーとのオーミック接触を良好に図ることができ、コンタクト抵抗の低減、すなわち低消費電力化を図ることができる。また、第2ミラー124のAl組成の低いほうのAlGaAs層は、Al組成の高いほうよりも酸化されにくいので、電気的接続信頼性の向上を図ることができる。   The isolation semiconductor layer 230 functions as an etching stopper for exposing a contact surface with the second electrode 172 (for example, an AlGaAs layer having a smaller Al composition) in the second mirror 124. The isolation semiconductor layer 230 isolates both the second mirror 124 and the lower contact layer 240, and can be formed, for example, from an AlGaAs layer that is not doped with impurities. In order to function as an etching stopper, the Al composition of the isolation semiconductor layer 230 is larger than the Al composition of the uppermost layer of the second mirror 124 (for example, the AlGaAs layer having the smaller Al composition), and the lower contact layer 240 (for example, Al The Al composition of the GaAs layer having a composition of 0) is preferably larger. By utilizing the difference in Al content, the lower contact layer 240 and the isolation semiconductor layer 230 are selectively etched, and the AlGaAs layer having the smaller Al composition of the second mirror 124 is finally easily exposed. Can do. Thereby, the ohmic contact between the second electrode 172 and the second mirror can be favorably achieved, and the contact resistance can be reduced, that is, the power consumption can be reduced. In addition, since the AlGaAs layer having the lower Al composition of the second mirror 124 is less likely to be oxidized than the Al composition having the higher Al composition, the electrical connection reliability can be improved.

分離半導体層230は、第2ミラー124のうち、Al組成の高いほうのAlGaAs層と同程度のAl組成(例えば0.9)から形成されていてもよい。分離半導体層230は、第2ミラー124よりも不純物濃度が小さい半導体層(不純物がドーピングされていない半導体層を含む)からなることができる。   The isolation semiconductor layer 230 may be formed of the same Al composition (for example, 0.9) as the AlGaAs layer having the higher Al composition in the second mirror 124. The isolation semiconductor layer 230 can be formed of a semiconductor layer (including a semiconductor layer that is not doped with impurities) having a lower impurity concentration than the second mirror 124.

(3)フォトダイオード
フォトダイオード200Pは、分離半導体層230側から設けられた、下部コンタクト層(本例ではn型)240と、光吸収層142と、上部コンタクト層144(本例ではp型)と、を含む。下部コンタクト層240は、n型GaAs層により形成されている。下部コンタクト層240は、Si,Seなどがドーピングされることによりn型に形成され、上部コンタクト層144は、C,Zn,Mgなどがドーピングされることによりp型に形成されている。すなわち、p型の上部コンタクト層144、不純物がドーピングされていない光吸収層142、及びn型の下部コンタクト層240によって、pinダイオードが形成されている。
(3) Photodiode The photodiode 200P includes a lower contact layer (n-type in this example) 240, a light absorption layer 142, and an upper contact layer 144 (p-type in this example) provided from the side of the isolation semiconductor layer 230. And including. The lower contact layer 240 is formed of an n-type GaAs layer. The lower contact layer 240 is formed to be n-type by doping Si, Se or the like, and the upper contact layer 144 is formed to be p-type by doping C, Zn, Mg or the like. That is, a pin diode is formed by the p-type upper contact layer 144, the light absorption layer 142 not doped with impurities, and the n-type lower contact layer 240.

図8に示す例では、フォトダイオード200Pのうち、上部コンタクト層144から下部コンタクト層240の一部にかけての部分が、上部コンタクト層144の上面から見て円形の形状にエッチングされて柱状部が形成されている。この柱状部は、円形状に限らず、四角形状などのその他の形状であってもよい。   In the example shown in FIG. 8, a portion of the photodiode 200 </ b> P from the upper contact layer 144 to a part of the lower contact layer 240 is etched into a circular shape when viewed from the upper surface of the upper contact layer 144 to form a columnar portion. Has been. The columnar portion is not limited to a circular shape, and may have other shapes such as a square shape.

フォトダイオード200Pは、第2電極172,272及び第3電極174により駆動することができる。第2電極172は第2ミラー124(本例ではp型)に電気的に接続され、第2電極272は下部コンタクト層240(本例ではn型)に電気的に接続され、第3電極174は上部コンタクト層144(本例ではp型)に電気的に接続されている。第2電極172及び第3電極174の詳細は、上述した実施の形態の内容を適用することができる。また、第2電極272は、第2電極172と一体化して形成されている。第2電極172,272は、全体として、第2ミラー124、分離半導体層230及び下部コンタクト層240に接して形成されている。なお、それぞれの電極の材質は限定されず、被形成領域を有する半導体層の導電型に応じて決めることができ、上述した例を適用することができる。   The photodiode 200P can be driven by the second electrodes 172, 272 and the third electrode 174. The second electrode 172 is electrically connected to the second mirror 124 (p-type in this example), the second electrode 272 is electrically connected to the lower contact layer 240 (n-type in this example), and the third electrode 174 Are electrically connected to the upper contact layer 144 (p-type in this example). The details of the embodiment described above can be applied to the details of the second electrode 172 and the third electrode 174. The second electrode 272 is formed integrally with the second electrode 172. The second electrodes 172 and 272 are formed in contact with the second mirror 124, the isolation semiconductor layer 230, and the lower contact layer 240 as a whole. Note that the material of each electrode is not limited and can be determined according to the conductivity type of the semiconductor layer having the formation region, and the above-described example can be applied.

上述の面発光型半導体レーザ100V及びフォトダイオード200Pの積層体では、第1ミラー120(n型)、活性層122、第2ミラー124(p型)、下部コンタクト層240(n型)、光吸収層142、上部コンタクト層144により、全体としてnpnp構造が構成されている。なお、本実施の形態においても、不純物がドーピングされていない活性層122(又は光吸収層142)は、上述のように別体に設けられる層のみならず、pn接合の界面を含む層(例えば空乏層)である場合も含む。   In the laminated body of the surface emitting semiconductor laser 100V and the photodiode 200P described above, the first mirror 120 (n-type), the active layer 122, the second mirror 124 (p-type), the lower contact layer 240 (n-type), light absorption. The layer 142 and the upper contact layer 144 constitute an npnp structure as a whole. In this embodiment mode, the active layer 122 (or the light absorption layer 142) not doped with impurities is not only a layer provided separately as described above, but also a layer including a pn junction interface (for example, Including the case of a depletion layer.

(4)バイポーラトランジスタ
バイポーラトランジスタ200Bは、面発光型半導体レーザ100V及びフォトダイオード200Pのそれぞれと同一の半導体層を含む。同一の半導体層とは、材質、組成比率、導電型(不純物濃度)及び層数がほぼ同一であることを意味する。
(4) Bipolar Transistor The bipolar transistor 200B includes the same semiconductor layer as each of the surface emitting semiconductor laser 100V and the photodiode 200P. The same semiconductor layer means that the material, composition ratio, conductivity type (impurity concentration), and number of layers are substantially the same.

図8に示す例では、バイポーラトランジスタ200Bは、基板110側から設けられた、第1半導体多層膜250と、第1中間半導体層252と、第2半導体多層膜254と、第2中間半導体層232と、コレクタコンタクト層242と、コレクタ層162と、ベース層164と、エミッタ層166と、エミッタコンタクト層168と、を含む。第1半導体多層膜250からベース層164までのそれぞれの半導体層が、面発光型半導体レーザ100V及びフォトダイオード200Pの積層体のいずれかの半導体層と同一となっている。   In the example shown in FIG. 8, the bipolar transistor 200B includes a first semiconductor multilayer film 250, a first intermediate semiconductor layer 252, a second semiconductor multilayer film 254, and a second intermediate semiconductor layer 232 provided from the substrate 110 side. A collector contact layer 242, a collector layer 162, a base layer 164, an emitter layer 166, and an emitter contact layer 168. Each of the semiconductor layers from the first semiconductor multilayer film 250 to the base layer 164 is the same as one of the semiconductor layers of the stack of the surface emitting semiconductor laser 100V and the photodiode 200P.

第1半導体多層膜250は、第1ミラー120と同一の半導体層(例えばn型AlGaAs層)により形成され、第1中間半導体層252は、活性層122と同一の半導体層により形成され、第2半導体多層膜254は、第2ミラー124と同一の半導体層(例えばp型AlGaAs層)により形成されている。   The first semiconductor multilayer film 250 is formed of the same semiconductor layer (for example, an n-type AlGaAs layer) as the first mirror 120, the first intermediate semiconductor layer 252 is formed of the same semiconductor layer as the active layer 122, and the second The semiconductor multilayer film 254 is formed of the same semiconductor layer (for example, a p-type AlGaAs layer) as the second mirror 124.

また、第2中間半導体層232は、分離半導体層230と同一の半導体層(例えば不純物がドーピングされていないAlGaAs層)により形成されている。また、コレクタコンタクト層242は、下部コンタクト層240と同一の半導体層(例えばn型GaAs層)により形成され、コレクタ層162は、光吸収層142と同一の半導体層(例えば不純物がドーピングされていないGaAs層)により形成され、ベース層164は、上部コンタクト層144と同一の半導体層(例えばp型GaAs層)により形成されている。   The second intermediate semiconductor layer 232 is formed of the same semiconductor layer as the isolation semiconductor layer 230 (for example, an AlGaAs layer that is not doped with impurities). The collector contact layer 242 is formed of the same semiconductor layer (eg, n-type GaAs layer) as the lower contact layer 240, and the collector layer 162 is the same semiconductor layer as that of the light absorption layer 142 (eg, not doped with impurities). The base layer 164 is formed of the same semiconductor layer as the upper contact layer 144 (for example, a p-type GaAs layer).

なお、エミッタ層166は、例えばn型AlGaAs層により形成され、エミッタコンタクト層168は、例えばn型GaAs層により形成されている。   The emitter layer 166 is formed of, for example, an n-type AlGaAs layer, and the emitter contact layer 168 is formed of, for example, an n-type GaAs layer.

上述のバイポーラトランジスタ200Bでは、n型のエミッタ層166、p型のベース層164、不純物がドーピングされていないコレクタ層162、及びn型のコレクタコンタクト層242によって、npin構造を有するバイポーラトランジスタが構成されている。本例では、第1半導体多層膜250、第1中間半導体層252、第2半導体多層膜254、第2中間半導体層232及びコレクタコンタクト層242が同一の平面形状を有する。また、コレクタ層162及びベース層164が同一の平面形状を有し、エミッタ層166及びエミッタコンタクト層168が同一の平面形状を有している。また、コレクタ層162は、コレクタコンタクト層242の上面の一部を露出するように形成され、エミッタ層166は、ベース層164の上面の一部を露出するように形成されている。   In the bipolar transistor 200B described above, the n-type emitter layer 166, the p-type base layer 164, the collector layer 162 not doped with impurities, and the n-type collector contact layer 242 constitute a bipolar transistor having an npin structure. ing. In this example, the first semiconductor multilayer film 250, the first intermediate semiconductor layer 252, the second semiconductor multilayer film 254, the second intermediate semiconductor layer 232, and the collector contact layer 242 have the same planar shape. The collector layer 162 and the base layer 164 have the same planar shape, and the emitter layer 166 and the emitter contact layer 168 have the same planar shape. The collector layer 162 is formed so as to expose a part of the upper surface of the collector contact layer 242, and the emitter layer 166 is formed so as to expose a part of the upper surface of the base layer 164.

上述の例では、基板110側からコレクタ、ベース及びエミッタの機能を有する半導体層が積層されている場合を説明したが、変形例として、基板110側からエミッタ、ベース及びコレクタの機能を有する半導体層が積層されていてもよい。   In the above example, the case where the semiconductor layers having the collector, base, and emitter functions are stacked from the substrate 110 side has been described. However, as a modification, the semiconductor layer having the emitter, base, and collector functions from the substrate 110 side. May be laminated.

バイポーラトランジスタ200Bは、コレクタ電極280、ベース電極182及びエミッタ電極184により駆動することができる。コレクタ電極280は、コレクタコンタクト層242(本例ではn型)に電気的に接続されている。コレクタ電極280は、コレクタコンタクト層242に接して形成され、例えばコレクタコンタクト層242の上面に形成されている。なお、ベース電極182及びエミッタ電極184については、上述した実施の形態の内容を適用することができる。   Bipolar transistor 200B can be driven by collector electrode 280, base electrode 182 and emitter electrode 184. The collector electrode 280 is electrically connected to the collector contact layer 242 (n-type in this example). The collector electrode 280 is formed in contact with the collector contact layer 242 and is formed, for example, on the upper surface of the collector contact layer 242. Note that the contents of the above-described embodiment can be applied to the base electrode 182 and the emitter electrode 184.

2−2.光電子集積素子の製造方法
図9〜図10は、本発明を適用した第2の実施の形態に係る光電子集積素子の製造方法を示す図である。本実施の形態に係る光電子集積素子の製造方法は、面発光型半導体レーザ100Vと、フォトダイオード200Pと、バイポーラトランジスタ100Bと、を形成することを含む。
2-2. Method for Manufacturing Optoelectronic Integrated Device FIGS. 9 to 10 are views showing a method for manufacturing an optoelectronic integrated device according to the second embodiment to which the present invention is applied. The method for manufacturing an optoelectronic integrated device according to the present embodiment includes forming a surface emitting semiconductor laser 100V, a photodiode 200P, and a bipolar transistor 100B.

(1)図9に示すように、基板110上に、複数の半導体層20〜68を順にエピタキシャル成長させる。本実施の形態では、第1の実施の形態で説明した半導体層に加えて、さらに半導体層30,40を成長させる。半導体層30は、分離半導体層230及び第2中間半導体層232を形成するための層である。半導体層40は、下部コンタクト層240及びコレクタコンタクト層242を形成するための層である。その他の半導体層、半導体材質及び組成は、上述した通りである。   (1) As shown in FIG. 9, a plurality of semiconductor layers 20 to 68 are sequentially epitaxially grown on a substrate 110. In the present embodiment, in addition to the semiconductor layer described in the first embodiment, semiconductor layers 30 and 40 are further grown. The semiconductor layer 30 is a layer for forming the isolation semiconductor layer 230 and the second intermediate semiconductor layer 232. The semiconductor layer 40 is a layer for forming the lower contact layer 240 and the collector contact layer 242. Other semiconductor layers, semiconductor materials and compositions are as described above.

(2)図10に示すように、半導体層66,68をパターニングすることにより、エミッタ層166及びエミッタコンタクト層168を形成し、その後、半導体層42,44をパターニングすることにより、光吸収層142、コレクタ層162、上部コンタクト層144及びベース層164を形成する。詳しくは、半導体層44上にレジスト層R50を形成し、その後、レジスト層R50をマスクとしてエッチングし、レジスト層R50により被覆された部分を残す。その場合、図10に示すように、エッチングは、半導体層40の一部を除去するまで進行させてもよい。   (2) As shown in FIG. 10, the semiconductor layers 66 and 68 are patterned to form the emitter layer 166 and the emitter contact layer 168, and then the semiconductor layers 42 and 44 are patterned to obtain the light absorption layer 142. The collector layer 162, the upper contact layer 144, and the base layer 164 are formed. Specifically, a resist layer R50 is formed on the semiconductor layer 44, and then etched using the resist layer R50 as a mask to leave a portion covered with the resist layer R50. In that case, as shown in FIG. 10, the etching may be performed until a part of the semiconductor layer 40 is removed.

(3)次に、図11に示すように、半導体層40をパターニングすることにより、下部コンタクト層240及びコレクタコンタクト層242を形成する。詳しくは、半導体層40上にレジスト層R60を形成し、その後、レジスト層R60をマスクとしてエッチングし、レジスト層R60により被覆された部分を残す。エッチングは、半導体層30が露出するまで進行させる。本工程は、ウエットエッチングを適用して行うことができる。具体的には、第1エッチャントにより半導体層40をエッチングする。ここで、第1エッチャントは、半導体層40(下部コンタクト層240)のエッチングレートが半導体層30(分離半導体層230)のエッチングレートよりも大きい性質を有する。例えば、第1エッチャントとして、アンモニアと過酸化水素と水との混合溶液(例えば混合比率1:10:150程度)を用いることができる。これにより、下部コンタクト層240と分離半導体層230の両者におけるAl含有率の差を利用して選択的なエッチングが可能となる。すなわち、半導体層30が露出した時点で正確かつ容易にエッチングを終了することができる。   (3) Next, as shown in FIG. 11, the lower contact layer 240 and the collector contact layer 242 are formed by patterning the semiconductor layer 40. Specifically, a resist layer R60 is formed on the semiconductor layer 40, and then etched using the resist layer R60 as a mask to leave a portion covered with the resist layer R60. Etching is allowed to proceed until the semiconductor layer 30 is exposed. This step can be performed by applying wet etching. Specifically, the semiconductor layer 40 is etched by the first etchant. Here, the first etchant has a property that the etching rate of the semiconductor layer 40 (lower contact layer 240) is larger than the etching rate of the semiconductor layer 30 (isolation semiconductor layer 230). For example, a mixed solution of ammonia, hydrogen peroxide, and water (for example, a mixing ratio of about 1: 10: 150) can be used as the first etchant. Accordingly, selective etching can be performed using the difference in Al content between both the lower contact layer 240 and the isolation semiconductor layer 230. That is, the etching can be finished accurately and easily when the semiconductor layer 30 is exposed.

(4)次に、図12に示すように、半導体層30をパターニングすることにより、分離半導体層230及び第2中間半導体層232を形成する。詳しくは、半導体層30上にレジスト層R70を形成し、その後、レジスト層R70をマスクとしてエッチングし、レジスト層R70により被覆された部分を残す。エッチングは、半導体層24が露出するまで進行させる。本工程は、ウエットエッチングを適用して行うことができる。具体的には、第2エッチャントにより半導体層30をエッチングする。ここで、第2エッチャントは、半導体層30(分離半導体層230)のエッチングレートが半導体層24(第2ミラー124)のエッチングレートよりも大きい性質を有する。例えば、第2エッチャントとして、フッ酸(例えば濃度0.1%程度)を用いることができる。これにより、分離半導体層230と第2ミラー124の最上層(例えばAl組成の小さいほうのAlGaAs層)の両者におけるAl含有率の差を利用して選択的なエッチングが可能となる。すなわち、半導体層24が露出した時点で正確かつ容易にエッチングを終了することができる。なお、その後の工程については、第1の実施の形態の内容を適用することができる。   (4) Next, as shown in FIG. 12, the semiconductor layer 30 is patterned to form the isolation semiconductor layer 230 and the second intermediate semiconductor layer 232. Specifically, a resist layer R70 is formed on the semiconductor layer 30, and then etched using the resist layer R70 as a mask to leave a portion covered with the resist layer R70. Etching is allowed to proceed until the semiconductor layer 24 is exposed. This step can be performed by applying wet etching. Specifically, the semiconductor layer 30 is etched by the second etchant. Here, the second etchant has a property that the etching rate of the semiconductor layer 30 (isolation semiconductor layer 230) is larger than the etching rate of the semiconductor layer 24 (second mirror 124). For example, hydrofluoric acid (for example, a concentration of about 0.1%) can be used as the second etchant. Thus, selective etching can be performed using the difference in Al content in both the isolation semiconductor layer 230 and the uppermost layer of the second mirror 124 (for example, the AlGaAs layer having a smaller Al composition). That is, the etching can be finished accurately and easily when the semiconductor layer 24 is exposed. For the subsequent steps, the contents of the first embodiment can be applied.

本実施の形態に係る光電子集積素子の製造方法によれば、分離半導体層230を形成するための半導体層30がエッチングストッパとして機能するので、第2電極172と第2ミラー124とのオーミック接触を良好に図るためのプロセスを提供することができる。したがって、電気的接続信頼性及び高周波特性の向上を図ることができる。   According to the method of manufacturing an optoelectronic integrated device according to the present embodiment, the semiconductor layer 30 for forming the isolation semiconductor layer 230 functions as an etching stopper, so that an ohmic contact between the second electrode 172 and the second mirror 124 is achieved. A process for achieving good results can be provided. Therefore, it is possible to improve electrical connection reliability and high frequency characteristics.

なお、本実施の形態に係る光電子集積素子及びその製造方法のその他の詳細は、第1の実施の形態から導き出せる内容を含む。   The other details of the optoelectronic integrated device and the manufacturing method thereof according to the present embodiment include contents that can be derived from the first embodiment.

(第3の実施の形態)
3−1.光電子集積素子
図13は、本発明を適用した第3の実施の形態に係る光電子集積素子の平面図である。図14は、図13のXIV−XIV線断面図である。光電子集積素子300は、基板110と、面発光型半導体レーザ100Vと、フォトダイオード300Pと、バイポーラトランジスタ(例えばヘテロ接合バイポーラトランジスタ)300Bと、を含む。本実施の形態では、面発光型半導体レーザ100Vとフォトダイオード300Pとの間に、第3ミラー330が設けられている。また、フォトダイオード300Pは、下部コンタクト層340を含む。
(Third embodiment)
3-1. Optoelectronic Integrated Device FIG. 13 is a plan view of an optoelectronic integrated device according to a third embodiment to which the present invention is applied. 14 is a cross-sectional view taken along line XIV-XIV in FIG. The optoelectronic integrated device 300 includes a substrate 110, a surface emitting semiconductor laser 100V, a photodiode 300P, and a bipolar transistor (for example, a heterojunction bipolar transistor) 300B. In the present embodiment, a third mirror 330 is provided between the surface emitting semiconductor laser 100V and the photodiode 300P. The photodiode 300P includes a lower contact layer 340.

(1)面発光型半導体レーザ
面発光型半導体レーザ100Vは、基板110側から設けられた、第1ミラー120(本例ではn型)と、活性層122と、第2ミラー124(本例ではp型)と、を含む。また、第1ミラー120に接して第1電極170が形成され、第2ミラー124に接して第2電極172が形成されている。本実施の形態では、第1及び第2電極170,172は、フォトダイオード300Pの第3及び第4電極374,376とは別電極となっており、全体として4端子構造をなしている。なお、面発光型半導体レーザ100Vの詳細は、上述した実施の形態の内容を適用することができる。
(1) Surface-emitting type semiconductor laser The surface-emitting type semiconductor laser 100V includes a first mirror 120 (n-type in this example), an active layer 122, and a second mirror 124 (in this example) provided from the substrate 110 side. p-type). Further, the first electrode 170 is formed in contact with the first mirror 120, and the second electrode 172 is formed in contact with the second mirror 124. In the present embodiment, the first and second electrodes 170 and 172 are separate electrodes from the third and fourth electrodes 374 and 376 of the photodiode 300P, and have a four-terminal structure as a whole. The details of the above-described embodiment can be applied to the details of the surface emitting semiconductor laser 100V.

(2)第3ミラー
第3ミラー330は、第2ミラー124上に形成されている。第3ミラー330は、第2ミラー124と下部コンタクト層340との間に設けられ、両者を電気的に分離する機能を有する。第3ミラー330により、面発光型半導体レーザ100Vの第2電極172と、フォトダイオード300Pの第3電極374との短絡を防止し、光電子集積素子300の4端子構造が実現可能になる。
(2) Third Mirror The third mirror 330 is formed on the second mirror 124. The third mirror 330 is provided between the second mirror 124 and the lower contact layer 340 and has a function of electrically separating them. The third mirror 330 prevents a short circuit between the second electrode 172 of the surface-emitting type semiconductor laser 100V and the third electrode 374 of the photodiode 300P, thereby realizing a four-terminal structure of the optoelectronic integrated device 300.

第3ミラー330は、光の屈折率が異なる複数層から形成され、その単位周期を構成する層のうち、少なくとも1層は誘電体層からなる。また、第3ミラー330の単位周期を構成する層の他の1層は、AlGaAs層(例えばAl組成が0.8以下のAlGaAs層)であってもよい。例えば、第3ミラー330は、不純物がドーピングされていないAl0.2Ga0.8As層と誘電体層とを交互に積層した5ペアの分布反射型多層膜ミラーである。誘電体層は、AlGaAs層及びAlAs層のいずれかの酸化物(酸化アルミニウム(AlO)層)であってもよい。Al組成比が高ければ酸化しやすいので、容易に誘電体層を形成することができる。なお、第3ミラー330の組成及び層数は限定されるものではない。 The third mirror 330 is formed of a plurality of layers having different light refractive indexes, and at least one of the layers constituting the unit period is formed of a dielectric layer. The other layer constituting the unit period of the third mirror 330 may be an AlGaAs layer (for example, an AlGaAs layer having an Al composition of 0.8 or less). For example, the third mirror 330 is a five-pair distributed reflection type multilayer mirror in which Al 0.2 Ga 0.8 As layers not doped with impurities and dielectric layers are alternately stacked. The dielectric layer may be an oxide of either an AlGaAs layer or an AlAs layer (an aluminum oxide (AlO x ) layer). If the Al composition ratio is high, it is easy to oxidize, so that the dielectric layer can be formed easily. Note that the composition and the number of layers of the third mirror 330 are not limited.

(3)フォトダイオード
フォトダイオード300Pは、第3ミラー330側から設けられた、下部コンタクト層(本例ではn型)340と、光吸収層142と、上部コンタクト層144(本例ではp型)と、を含む。下部コンタクト層340は、n型GaAs層により形成されている。下部コンタクト層340は、Si,Seなどがドーピングされることによりn型に形成され、上部コンタクト層144は、C,Zn,Mgなどがドーピングされることによりp型に形成されている。すなわち、p型の上部コンタクト層144、不純物がドーピングされていない光吸収層142、及びn型の下部コンタクト層340によって、pinダイオードが形成されている。
(3) Photodiode The photodiode 300P includes a lower contact layer (n-type in this example) 340, a light absorption layer 142, and an upper contact layer 144 (p-type in this example) provided from the third mirror 330 side. And including. The lower contact layer 340 is formed of an n-type GaAs layer. The lower contact layer 340 is formed in an n-type by doping Si, Se, etc., and the upper contact layer 144 is formed in a p-type by doping C, Zn, Mg, or the like. That is, a pin diode is formed by the p-type upper contact layer 144, the light absorption layer 142 not doped with impurities, and the n-type lower contact layer 340.

図14に示す例では、フォトダイオード300Pのうち、上部コンタクト層144から光吸収層142にかけての部分が、上部コンタクト層144の上面から見て円形状の形状にエッチングされて柱状部が形成されている。この柱状部は、円形状に限らず、四角形状などのその他の形状であってもよい。   In the example illustrated in FIG. 14, a portion from the upper contact layer 144 to the light absorption layer 142 in the photodiode 300 </ b> P is etched into a circular shape when viewed from the upper surface of the upper contact layer 144 to form a columnar portion. Yes. The columnar portion is not limited to a circular shape, and may have other shapes such as a square shape.

フォトダイオード300Pは、第3及び第4電極374,376により駆動することができる。第3電極374は、下部コンタクト層340(本例ではn型)に電気的に接続され、第4電極376は、上部コンタクト層144(本例ではp型)に電気的に接続されている。なお、第3及び第4電極374,376の材質は限定されず、被形成領域を有する半導体層の導電型に応じて決めることができ、上述した例を適用することができる。   The photodiode 300P can be driven by the third and fourth electrodes 374 and 376. The third electrode 374 is electrically connected to the lower contact layer 340 (n-type in this example), and the fourth electrode 376 is electrically connected to the upper contact layer 144 (p-type in this example). Note that the material of the third and fourth electrodes 374 and 376 is not limited and can be determined according to the conductivity type of the semiconductor layer having the formation region, and the above-described example can be applied.

第3電極374は、下部コンタクト層340に接して形成され、例えば下部コンタクト層340の上面に形成されている。図13に示すように、第3電極374は、下部コンタクト層340の上面の端部(言い換えれば光吸収層142の外側の領域)に沿って形成されている。第3電極374は、他の電極とショートしない範囲において、光吸収層142の外周を囲むように形成することができる。また、第3電極374の一部は、外部端子374aとなっている。外部端子374aは、下部コンタクト層340の外側に設けられる絶縁層(例えばポリイミド樹脂層、SiN層)394上に形成されていてもよい。   The third electrode 374 is formed in contact with the lower contact layer 340, and is formed on the upper surface of the lower contact layer 340, for example. As shown in FIG. 13, the third electrode 374 is formed along an end portion on the upper surface of the lower contact layer 340 (in other words, a region outside the light absorption layer 142). The third electrode 374 can be formed so as to surround the outer periphery of the light absorption layer 142 as long as it does not short-circuit with other electrodes. A part of the third electrode 374 serves as an external terminal 374a. The external terminal 374a may be formed on an insulating layer (eg, polyimide resin layer, SiN layer) 394 provided outside the lower contact layer 340.

なお、第3電極374の材質は限定されないが、下部コンタクト層340の導電型(本例ではn型)に応じて決めることができ、例えばAuGeの合金(又はGe)とAuとの積層膜から形成することができる。   The material of the third electrode 374 is not limited, but can be determined according to the conductivity type (n-type in this example) of the lower contact layer 340. For example, from the laminated film of AuGe alloy (or Ge) and Au Can be formed.

第4電極376は、上部コンタクト層144に接して形成され、例えば上部コンタクト層144の上面に形成されている。図13に示すように、第4電極376は、上部コンタクト層144の上面の端部に沿って形成されている。第4電極376は、上部コンタクト層144の上面の中央部を囲むようにリング形状に形成されている。そして、上部コンタクト層144の上面のうち、第4電極376により囲まれた領域内が光学面145となっている。   The fourth electrode 376 is formed in contact with the upper contact layer 144, and is formed on the upper surface of the upper contact layer 144, for example. As shown in FIG. 13, the fourth electrode 376 is formed along the edge of the upper surface of the upper contact layer 144. The fourth electrode 376 is formed in a ring shape so as to surround the central portion of the upper surface of the upper contact layer 144. In the upper surface of the upper contact layer 144, the region surrounded by the fourth electrode 376 is an optical surface 145.

なお、第4電極376の材質は限定されないが、上部コンタクト層144の導電型(本例ではn型)に応じて決めることができ、例えばAuGeの合金(又はGe)とAuとの積層膜から形成することができる。   The material of the fourth electrode 376 is not limited, but can be determined according to the conductivity type (n-type in this example) of the upper contact layer 144. For example, from the laminated film of AuGe alloy (or Ge) and Au Can be formed.

図13に示す例では、第1から第4電極170〜376のそれぞれの外部端子170a〜376aは、面発光型半導体レーザ100V(フォトダイオード300P)の周辺の基板110上に、隣同士のピッチが同一となるように均等に配置されている。また、第1及び第2電極170,172のそれぞれの外部端子170a,172aが隣接して配置され、第3及び第4電極374,376のそれぞれの外部端子374a,376aが隣接して配置されている。また、外部端子374a,376aがバイポーラトランジスタ300B側に配置されていれば、フォトダイオード300Pとバイポーラトランジスタ300Bとの電気的接続が図りやすいので好ましい。   In the example shown in FIG. 13, the external terminals 170 a to 376 a of the first to fourth electrodes 170 to 376 are adjacent to each other on the substrate 110 around the surface emitting semiconductor laser 100 </ b> V (photodiode 300 </ b> P). They are equally arranged to be the same. Also, the external terminals 170a and 172a of the first and second electrodes 170 and 172 are arranged adjacent to each other, and the external terminals 374a and 376a of the third and fourth electrodes 374 and 376 are arranged adjacent to each other. Yes. In addition, it is preferable that the external terminals 374a and 376a be disposed on the bipolar transistor 300B side, since electrical connection between the photodiode 300P and the bipolar transistor 300B can be easily achieved.

上述の面発光型半導体レーザ100V及びフォトダイオード300Pの積層体では、第1ミラー120(n型)、活性層122、第2ミラー124(p型)、第3ミラー330、下部コンタクト層340(n型)、光吸収層142、上部コンタクト層144(p型)により、全体としてnpnp構造が構成されている。なお、不純物がドーピングされていない活性層122(又は光吸収層142)は、上述のように別体に設けられる層のみならず、pn接合の界面を含む層(例えば空乏層)である場合も含む。   In the stacked body of the surface emitting semiconductor laser 100V and the photodiode 300P, the first mirror 120 (n-type), the active layer 122, the second mirror 124 (p-type), the third mirror 330, and the lower contact layer 340 (n Type), light absorption layer 142, and upper contact layer 144 (p-type) constitute an npnp structure as a whole. Note that the active layer 122 (or the light absorption layer 142) not doped with impurities is not only a layer provided separately as described above, but also a layer including a pn junction interface (for example, a depletion layer). Including.

本実施の形態では、面発光型半導体レーザ100Vとフォトダイオード300Pの間を、第3ミラー330により電気的に分離して4端子構造を実現している。これによれば、第3ミラー330は、誘電体層を少なくとも1層含む単位周期を含むので、容易に厚く(例えば0.9μm以上)形成することができる。したがって、第3ミラー330を挿入することで発生する面発光型半導体レーザ100Vとフォトダイオード300Pの間の寄生容量を低下させることができ、高周波特性の劣化を抑制することができる。   In the present embodiment, the surface emitting semiconductor laser 100V and the photodiode 300P are electrically separated by the third mirror 330 to realize a four-terminal structure. According to this, since the third mirror 330 includes a unit period including at least one dielectric layer, it can be easily formed thick (for example, 0.9 μm or more). Therefore, the parasitic capacitance between the surface emitting semiconductor laser 100V and the photodiode 300P generated by inserting the third mirror 330 can be reduced, and deterioration of the high frequency characteristics can be suppressed.

(4)バイポーラトランジスタ
バイポーラトランジスタ300Bは、面発光型半導体レーザ100V及びフォトダイオード300Pのそれぞれと同一の半導体層を含む。同一の半導体層とは、材質、組成比率、導電型(不純物濃度)及び層数がほぼ同一であることを意味する。
(4) Bipolar Transistor The bipolar transistor 300B includes the same semiconductor layer as each of the surface emitting semiconductor laser 100V and the photodiode 300P. The same semiconductor layer means that the material, composition ratio, conductivity type (impurity concentration), and number of layers are substantially the same.

図14に示す例では、バイポーラトランジスタ300Bは、基板110側から設けられた、第1半導体多層膜350と、中間半導体層352と、第2半導体多層膜354と、第3半導体多層膜332と、コレクタコンタクト層342と、コレクタ層162と、ベース層164と、エミッタ層166と、エミッタコンタクト層168と、を含む。第1半導体多層膜350からベース層164までのそれぞれの半導体層が、面発光型半導体レーザ100V及びフォトダイオード300Pの積層体のいずれかの半導体層と同一となっている。   In the example shown in FIG. 14, the bipolar transistor 300B includes a first semiconductor multilayer film 350, an intermediate semiconductor layer 352, a second semiconductor multilayer film 354, a third semiconductor multilayer film 332, which are provided from the substrate 110 side. A collector contact layer 342, a collector layer 162, a base layer 164, an emitter layer 166, and an emitter contact layer 168 are included. Each semiconductor layer from the first semiconductor multilayer film 350 to the base layer 164 is the same as one of the semiconductor layers of the stacked body of the surface emitting semiconductor laser 100V and the photodiode 300P.

第1半導体多層膜350は、第1ミラー120と同一の半導体層(例えばn型AlGaAs層)により形成され、中間半導体層352は、活性層122と同一の半導体層により形成され、第2半導体多層膜354は、第2ミラー124と同一の半導体層(例えばp型AlGaAs層)により形成されている。   The first semiconductor multilayer film 350 is formed of the same semiconductor layer (for example, an n-type AlGaAs layer) as the first mirror 120, and the intermediate semiconductor layer 352 is formed of the same semiconductor layer as the active layer 122. The film 354 is formed of the same semiconductor layer (for example, a p-type AlGaAs layer) as the second mirror 124.

また、第3半導体多層膜332は、第3ミラー330と同一の半導体層(単位周期の少なくとも1層に誘電体層を含む)により形成されている。また、コレクタコンタクト層342は、下部コンタクト層340と同一の半導体層(例えばn型GaAs層)により形成され、コレクタ層162は、光吸収層142と同一の半導体層(例えば不純物がドーピングされていないGaAs層)により形成され、ベース層164は、上部コンタクト層144と同一の半導体層(例えばp型GaAs層)により形成されている。   The third semiconductor multilayer film 332 is formed of the same semiconductor layer as the third mirror 330 (including at least one dielectric layer in the unit period). The collector contact layer 342 is formed of the same semiconductor layer (eg, n-type GaAs layer) as the lower contact layer 340, and the collector layer 162 is the same semiconductor layer (eg, not doped with impurities) as the light absorption layer 142. The base layer 164 is formed of the same semiconductor layer as the upper contact layer 144 (for example, a p-type GaAs layer).

なお、エミッタ層166は、例えばn型AlGaAs層により形成され、エミッタコンタクト層168は、例えばn型GaAs層により形成されている。   The emitter layer 166 is formed of, for example, an n-type AlGaAs layer, and the emitter contact layer 168 is formed of, for example, an n-type GaAs layer.

上述のバイポーラトランジスタ300Bでは、n型のエミッタ層166、p型のベース層164、不純物がドーピングされていないコレクタ層162、及びn型のコレクタコンタクト層342によって、npin構造を有するバイポーラトランジスタが構成されている。本例では、第1半導体多層膜350、中間半導体層352、第2半導体多層膜354、第2中間半導体層332及びコレクタコンタクト層342が同一の平面形状を有する。また、コレクタ層162及びベース層164が同一の平面形状を有し、エミッタ層166及びエミッタコンタクト層168が同一の平面形状を有している。また、コレクタ層162は、コレクタコンタクト層342の上面の一部を露出するように形成され、エミッタ層166は、ベース層164の上面の一部を露出するように形成されている。   In the bipolar transistor 300B described above, the n-type emitter layer 166, the p-type base layer 164, the collector layer 162 not doped with impurities, and the n-type collector contact layer 342 constitute a bipolar transistor having an npin structure. ing. In this example, the first semiconductor multilayer film 350, the intermediate semiconductor layer 352, the second semiconductor multilayer film 354, the second intermediate semiconductor layer 332, and the collector contact layer 342 have the same planar shape. The collector layer 162 and the base layer 164 have the same planar shape, and the emitter layer 166 and the emitter contact layer 168 have the same planar shape. The collector layer 162 is formed so as to expose a part of the upper surface of the collector contact layer 342, and the emitter layer 166 is formed so as to expose a part of the upper surface of the base layer 164.

上述の例では、基板110側からコレクタ、ベース及びエミッタの機能を有する半導体層が積層されている場合を説明したが、変形例として、基板110側からエミッタ、ベース及びコレクタの機能を有する半導体層が積層されていてもよい。   In the above example, the case where the semiconductor layers having the collector, base, and emitter functions are stacked from the substrate 110 side has been described. However, as a modification, the semiconductor layer having the emitter, base, and collector functions from the substrate 110 side. May be laminated.

バイポーラトランジスタ300Bは、コレクタ電極380、ベース電極182及びエミッタ電極184により駆動することができる。コレクタ電極380は、コレクタコンタクト層342(本例ではn型)に電気的に接続されている。コレクタ電極380は、コレクタコンタクト層342に接して形成され、例えばコレクタコンタクト層342の上面に形成されている。なお、ベース電極182及びエミッタ電極184については、上述した実施の形態の内容を適用することができる。   The bipolar transistor 300B can be driven by the collector electrode 380, the base electrode 182 and the emitter electrode 184. The collector electrode 380 is electrically connected to the collector contact layer 342 (n-type in this example). The collector electrode 380 is formed in contact with the collector contact layer 342 and is formed, for example, on the upper surface of the collector contact layer 342. Note that the contents of the above-described embodiment can be applied to the base electrode 182 and the emitter electrode 184.

本実施の形態では、コレクタコンタクト層342の下地として、少なくとも1層の誘電体層を含む第3半導体多層膜332が設けられている。したがって、コレクタコンタクト層342から、第2半導体多層膜354、中間半導体層352及び第1半導体多層膜350を通る電流パスを遮断することができ、さらなる高周波特性の向上を図ることができる。   In the present embodiment, a third semiconductor multilayer film 332 including at least one dielectric layer is provided as a base for the collector contact layer 342. Therefore, the current path passing from the collector contact layer 342 through the second semiconductor multilayer film 354, the intermediate semiconductor layer 352, and the first semiconductor multilayer film 350 can be cut off, and the high frequency characteristics can be further improved.

3−2.光電子集積素子の製造方法
図15〜図20は、本発明を適用した第3の実施の形態に係る光電子集積素子の製造方法を示す図である。本実施の形態に係る光電子集積素子の製造方法は、面発光型半導体レーザ100Vと、フォトダイオード300Pと、バイポーラトランジスタ300Bと、を形成することを含む。
3-2. Method for Manufacturing Optoelectronic Integrated Device FIGS. 15 to 20 are views showing a method for manufacturing an optoelectronic integrated device according to the third embodiment to which the present invention is applied. The method for manufacturing an optoelectronic integrated device according to the present embodiment includes forming a surface emitting semiconductor laser 100V, a photodiode 300P, and a bipolar transistor 300B.

(1)図15に示すように、基板110上に、複数の半導体層20〜68を順にエピタキシャル成長させる。本実施の形態では、第1の実施の形態で説明した半導体層に加えて、さらに半導体層32,40を成長させる。半導体層32は、第3ミラー330及び第3半導体多層膜332を形成するための層である。半導体層42は、下部コンタクト層340及びコレクタコンタクト層342を形成するための層である。その他の半導体層、半導体材質及び組成は、上述した通りである。   (1) As shown in FIG. 15, a plurality of semiconductor layers 20 to 68 are sequentially epitaxially grown on a substrate 110. In the present embodiment, in addition to the semiconductor layer described in the first embodiment, semiconductor layers 32 and 40 are further grown. The semiconductor layer 32 is a layer for forming the third mirror 330 and the third semiconductor multilayer film 332. The semiconductor layer 42 is a layer for forming the lower contact layer 340 and the collector contact layer 342. Other semiconductor layers, semiconductor materials and compositions are as described above.

(2)次に、図16に示すように、半導体層66,68をパターニングすることにより、エミッタ層166及びエミッタコンタクト層168を形成する。詳しくは、半導体層68上にフォトリソグラフィ技術によりパターニングされたレジスト層R110を形成し、その後、レジスト層R110をマスクとしてエッチング(例えばドライエッチング又はウエットエッチング)し、レジスト層R110により被覆された部分を残す。エッチングは、半導体層44が露出するまで進行させる。エミッタ層166及びエミッタコンタクト層168は、同一の平面形状を有するように形成することができる。   (2) Next, as shown in FIG. 16, the semiconductor layers 66 and 68 are patterned to form the emitter layer 166 and the emitter contact layer 168. Specifically, a resist layer R110 patterned by a photolithography technique is formed on the semiconductor layer 68, and then etching (for example, dry etching or wet etching) is performed using the resist layer R110 as a mask, so that a portion covered with the resist layer R110 is formed. leave. Etching is allowed to proceed until the semiconductor layer 44 is exposed. The emitter layer 166 and the emitter contact layer 168 can be formed to have the same planar shape.

(3)次に、図17に示すように、半導体層42,44をパターニングすることにより、光吸収層142、コレクタ層162、上部コンタクト層144及びベース層164を形成する。詳しくは、半導体層44上に同様にレジスト層R120を形成し、その後、レジスト層R120をマスクとしてエッチングし、レジスト層R120により被覆された部分を残す。エッチングは、半導体層40が露出するまで進行させる。なお、光吸収層142及びコレクタ層162は、同一の平面形状を有するように形成することができ、また、上部コンタクト層144及びベース層164は、同一の平面形状を有するように形成することができる。   (3) Next, as shown in FIG. 17, the semiconductor layers 42 and 44 are patterned to form a light absorption layer 142, a collector layer 162, an upper contact layer 144, and a base layer 164. Specifically, a resist layer R120 is similarly formed on the semiconductor layer 44, and then etched using the resist layer R120 as a mask to leave a portion covered with the resist layer R120. Etching is allowed to proceed until the semiconductor layer 40 is exposed. The light absorbing layer 142 and the collector layer 162 can be formed to have the same planar shape, and the upper contact layer 144 and the base layer 164 can be formed to have the same planar shape. it can.

(4)次に、図18に示すように、半導体層32,40をパターニングすることにより、第3ミラー330、第3半導体多層膜332、下部コンタクト層340及びコレクタコンタクト層342を形成する。詳しくは、半導体層40上に同様にレジスト層R130を形成し、その後、レジスト層R130をマスクとしてエッチングし、レジスト層R130により被覆された部分を残す。エッチングは、半導体層24が露出するまで進行させる。例えば、半導体層24のうち、Al組成の小さいほうのAlGaAs層を露出させてもよい。そのために、半導体層24の一部をさらにエッチングにより除去しても構わない。具体的には、ウエットエッチングを適用して表面処理を行うことにより、Al組成の小さいほうのAlGaAs層を露出させる。ウエットエッチングでは、たとえばフッ化水素水溶液、または、いわゆるフッ化水素酸系緩衝溶液などを用いることができる。例えば、エッチャントとしてフッ化水素酸系緩衝溶液を用いることにより、エッチャントのPH変化を和らげることができる。その結果、エッチング速度の制御を容易に行うことができる。フッ化水素酸系緩衝溶液としては、例えば、フッ化水素水溶液(HF)と、弱アルカリのフッ化アンモニウム(NHF)との混合溶液を用いることができる。 (4) Next, as shown in FIG. 18, the semiconductor layers 32 and 40 are patterned to form the third mirror 330, the third semiconductor multilayer film 332, the lower contact layer 340, and the collector contact layer 342. Specifically, a resist layer R130 is similarly formed on the semiconductor layer 40, and then etched using the resist layer R130 as a mask to leave a portion covered with the resist layer R130. Etching is allowed to proceed until the semiconductor layer 24 is exposed. For example, the AlGaAs layer having the smaller Al composition in the semiconductor layer 24 may be exposed. Therefore, a part of the semiconductor layer 24 may be further removed by etching. Specifically, the AlGaAs layer having a smaller Al composition is exposed by performing surface treatment by applying wet etching. In the wet etching, for example, a hydrogen fluoride aqueous solution or a so-called hydrofluoric acid buffer solution can be used. For example, by using a hydrofluoric acid buffer solution as an etchant, the PH change of the etchant can be reduced. As a result, the etching rate can be easily controlled. As the hydrofluoric acid buffer solution, for example, a mixed solution of a hydrogen fluoride aqueous solution (HF) and a weak alkali ammonium fluoride (NH 4 F) can be used.

(5)図19に示すように、半導体層22,24をパターニングすることにより、活性層122、中間半導体層352、第2ミラー124及び第2半導体多層膜354を形成する。詳しくは、半導体層24上に同様にレジスト層R140を形成し、その後、レジスト層R140をマスクとしてエッチングし、レジスト層R140により被覆された部分を残す。エッチングは、半導体層20が露出するまで進行させる。この場合も上述の(4)と同様に、例えば半導体層20のうち、Al組成の小さいほうのAlGaAs層を露出させてもよい。そのために、半導体層20の一部をさらにエッチングにより除去しても構わない。   (5) As shown in FIG. 19, the active layers 122, the intermediate semiconductor layer 352, the second mirror 124, and the second semiconductor multilayer film 354 are formed by patterning the semiconductor layers 22 and 24. Specifically, a resist layer R140 is similarly formed on the semiconductor layer 24, and then etched using the resist layer R140 as a mask to leave a portion covered with the resist layer R140. Etching is allowed to proceed until the semiconductor layer 20 is exposed. Also in this case, similarly to the above (4), for example, the AlGaAs layer having the smaller Al composition in the semiconductor layer 20 may be exposed. Therefore, a part of the semiconductor layer 20 may be further removed by etching.

(6)必要があれば、図20に示すように、最下層の半導体層20をパターニングすることにより、第1ミラー120及び第1半導体多層膜350を形成する。詳しくは、半導体層20上に同様にレジスト層R150を形成し、その後、レジスト層R150をマスクとしてエッチングし、レジスト層R150により被覆された部分を残す。エッチングは、基板110が露出するまで進行させてもよい。   (6) If necessary, the first mirror 120 and the first semiconductor multilayer film 350 are formed by patterning the lowermost semiconductor layer 20 as shown in FIG. Specifically, a resist layer R150 is similarly formed on the semiconductor layer 20, and then etched using the resist layer R150 as a mask to leave a portion covered with the resist layer R150. Etching may proceed until the substrate 110 is exposed.

こうして、上述の(2)〜(6)に至るまで、基板110に近づくにつれて各半導体層の平面形状を大きくしていくことにより、必要に応じて電極形成領域を確保することができる。なお、上述の(2)〜(6)のパターニング工程の順番は限定されるものではなく、例えば、基板110に近い側から順番にパターニングしてもよい。   Thus, by increasing the planar shape of each semiconductor layer as approaching the substrate 110 from the above (2) to (6), an electrode formation region can be secured as necessary. Note that the order of the above-described patterning steps (2) to (6) is not limited. For example, patterning may be performed in order from the side closer to the substrate 110.

(7)次に、例えば400℃程度の水蒸気雰囲気中に、基板110を投入することにより、第2ミラー124のAl組成の高い層を側面から酸化して、絶縁層126を形成する。面発光型半導体レーザ100Vが絶縁層126を有する場合、駆動する際に絶縁層126が形成されていない部分(酸化されていない部分)のみに電流が流れる。したがって、酸化により絶縁層126を形成する工程において、絶縁層126の形成領域を制御することにより、電流密度の制御が可能となる。   (7) Next, the substrate 110 is put into a water vapor atmosphere of about 400 ° C., for example, so that the layer having a high Al composition of the second mirror 124 is oxidized from the side surface to form the insulating layer 126. When the surface emitting semiconductor laser 100V includes the insulating layer 126, current flows only in a portion where the insulating layer 126 is not formed (a portion not oxidized) during driving. Therefore, in the step of forming the insulating layer 126 by oxidation, the current density can be controlled by controlling the formation region of the insulating layer 126.

また、本工程において、第3ミラー330及び第3半導体多層膜332のそれぞれに誘電体層を形成する。詳しくは、第3ミラー330(又は第3半導体多層膜332)のAl組成の高いほうのAlGaAs層(AlAs層を含む)を酸化して、誘電体層を形成する。それらの酸化レートは、炉の温度、水蒸気の供給量、酸化すべき層のAl組成及び膜厚に依存する。   In this step, a dielectric layer is formed on each of the third mirror 330 and the third semiconductor multilayer film 332. Specifically, the AlGaAs layer (including the AlAs layer) having the higher Al composition of the third mirror 330 (or the third semiconductor multilayer film 332) is oxidized to form a dielectric layer. Their oxidation rates depend on the furnace temperature, the amount of steam supplied, the Al composition and the film thickness of the layer to be oxidized.

(8)また、面発光型半導体レーザ100Vを駆動するための第1及び第2電極170,172を形成し、フォトダイオード300Pを駆動するための第3及び第4電極374,376を形成し、バイポーラトランジスタ300Bを駆動するためのコレクタ電極380、ベース電極182及びエミッタ電極184を形成する(図14参照)。それぞれの電極の形成領域及び材質などは上述した通りである。電極の形成方法としては、例えば、真空蒸着法、スパッタ法又はメッキ法により少なくとも1層の導電層を形成し、その後、リフトオフ法により導電層の一部を除去してもよい。電極形成後に、例えば400℃前後の温度により数分間にわたり、アニール処理を行ってもよい。なお、リフトオフ法のかわりに、ドライエッチング法を適用してもよい。   (8) Also, first and second electrodes 170 and 172 for driving the surface emitting semiconductor laser 100V are formed, and third and fourth electrodes 374 and 376 for driving the photodiode 300P are formed. A collector electrode 380, a base electrode 182 and an emitter electrode 184 for driving the bipolar transistor 300B are formed (see FIG. 14). The formation region and material of each electrode are as described above. As a method for forming the electrode, for example, at least one conductive layer may be formed by a vacuum deposition method, a sputtering method, or a plating method, and then a part of the conductive layer may be removed by a lift-off method. After electrode formation, annealing treatment may be performed for several minutes at a temperature of about 400 ° C., for example. Note that a dry etching method may be applied instead of the lift-off method.

上述では、酸化することにより誘電体層を形成する方法を説明したが、変形例として、上述の(1)において絶縁膜(例えば酸化アルミニウムなどの酸化膜)を交互に積層してもよい。なお、積層方法は限定されず、例えばエピタキシャル成長及びCVD法を交互に行うことにより、半導体層32を形成することも可能である。   In the above description, the method of forming the dielectric layer by oxidation has been described. However, as a modification, insulating films (for example, oxide films such as aluminum oxide) may be alternately stacked in the above (1). Note that the stacking method is not limited, and the semiconductor layer 32 can be formed by alternately performing epitaxial growth and CVD, for example.

以上の工程により、面発光型半導体レーザ100V、フォトダイオード300P及びバイポーラトランジスタ300Bが1チップに集積された光電子集積素子300を製造することができる。   Through the above steps, the optoelectronic integrated device 300 in which the surface emitting semiconductor laser 100V, the photodiode 300P, and the bipolar transistor 300B are integrated on one chip can be manufactured.

なお、本実施の形態に係る光電子集積素子及びその製造方法のその他の詳細は、第1の実施の形態から導き出せる内容を含む。   The other details of the optoelectronic integrated device and the manufacturing method thereof according to the present embodiment include contents that can be derived from the first embodiment.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

本発明の第1の実施の形態に係る光電子集積素子の平面図。1 is a plan view of an optoelectronic integrated device according to a first embodiment of the present invention. 図1のII−II線断面図。II-II sectional view taken on the line of FIG. 本発明の第1の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係る光電子集積素子の断面図。Sectional drawing of the optoelectronic integrated device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る光電子集積素子の平面図。The top view of the optoelectronic integrated element which concerns on the 3rd Embodiment of this invention. 図13のXIV−XIV線断面図。FIG. 14 is a sectional view taken along line XIV-XIV in FIG. 13. 本発明の第3の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る光電子集積素子の製造方法を示す図。The figure which shows the manufacturing method of the optoelectronic integrated element which concerns on the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

20,22,24,30,32,40,42,44,66,68…半導体層
110…基板 120…第1ミラー 122…活性層 122…活性層
124…第2ミラー 126…絶縁層 142…光吸収層 144…上部コンタクト層
145…光学面 150…半導体多層膜 152…中間半導体層
154…コレクタコンタクト層 162…コレクタ層 162…コレクタ層
164…ベース層 166…エミッタ層 168…エミッタコンタクト層
170…第1電極 172…第2電極 174…第3電極 180…コレクタ電極
182…ベース電極 184…エミッタ電極 230…分離半導体層
232…中間半導体層 240…下部コンタクト層 242…コレクタコンタクト層
250…第1半導体多層膜 252…第2中間半導体層 254…第2半導体多層膜
272…第2電極 280…コレクタ電極 330…第3ミラー
332…第3半導体多層膜 340…下部コンタクト層
342…コレクタコンタクト層 350…第1半導体多層膜 352…中間半導体層
354…第2半導体多層膜 374…第3電極 376…第4電極
380…コレクタ電極
20, 22, 24, 30, 32, 40, 42, 44, 66, 68 ... semiconductor layer 110 ... substrate 120 ... first mirror 122 ... active layer 122 ... active layer 124 ... second mirror 126 ... insulating layer 142 ... light Absorbing layer 144 ... Upper contact layer 145 ... Optical surface 150 ... Semiconductor multilayer film 152 ... Intermediate semiconductor layer 154 ... Collector contact layer 162 ... Collector layer 162 ... Collector layer 164 ... Base layer 166 ... Emitter layer 168 ... Emitter contact layer 170 ... No. DESCRIPTION OF SYMBOLS 1 electrode 172 ... 2nd electrode 174 ... 3rd electrode 180 ... Collector electrode 182 ... Base electrode 184 ... Emitter electrode 230 ... Isolation semiconductor layer 232 ... Intermediate semiconductor layer 240 ... Lower contact layer 242 ... Collector contact layer 250 ... 1st semiconductor multilayer Film 252 ... Second intermediate semiconductor layer 254 ... Second semiconductor multilayer film 72 ... second electrode 280 ... collector electrode 330 ... third mirror 332 ... third semiconductor multilayer film 340 ... lower contact layer 342 ... collector contact layer 350 ... first semiconductor multilayer film 352 ... intermediate semiconductor layer 354 ... second semiconductor multilayer film 374 ... Third electrode 376 ... Fourth electrode 380 ... Collector electrode

Claims (22)

基板と、
前記基板の上方に設けられ、第1ミラーと、活性層と、第2ミラーと、を含む面発光型半導体レーザと、
前記面発光型半導体レーザの上方に設けられ、少なくとも光吸収層を含むフォトダイオードと、
前記基板の上方に設けられたバイポーラトランジスタと、
を含み、
前記バイポーラトランジスタは、前記第1ミラー、前記活性層、前記第2ミラー、及び前記光吸収層のそれぞれと同一の半導体層を含む、光電子集積素子。
A substrate,
A surface emitting semiconductor laser provided above the substrate and including a first mirror, an active layer, and a second mirror;
A photodiode provided above the surface emitting semiconductor laser and including at least a light absorption layer;
A bipolar transistor provided above the substrate;
Including
The bipolar transistor is an optoelectronic integrated device including the same semiconductor layer as each of the first mirror, the active layer, the second mirror, and the light absorption layer.
請求項1記載の光電子集積素子において、
前記フォトダイオードは、前記光吸収層の上方に設けられた上部コンタクト層をさらに含む、光電子集積素子。
The optoelectronic integrated device according to claim 1.
The photodiode may further include an upper contact layer provided above the light absorption layer.
請求項2記載の光電子集積素子において、
前記面発光型半導体レーザ及び前記フォトダイオードを駆動するための第1、第2及び第3電極をさらに含み、
前記第1電極は、前記第1ミラーに接して形成され、
前記第2電極は、前記第2ミラーに接して形成され、
前記第3電極は、前記上部コンタクト層に接して形成されている、光電子集積素子。
The optoelectronic integrated device according to claim 2.
And further comprising first, second and third electrodes for driving the surface emitting semiconductor laser and the photodiode;
The first electrode is formed in contact with the first mirror,
The second electrode is formed in contact with the second mirror,
The optoelectronic integrated device, wherein the third electrode is formed in contact with the upper contact layer.
請求項2又は請求項3記載の光電子集積素子において、
前記バイポーラトランジスタは、
前記第1ミラーと同一の半導体層により形成された半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含む、光電子集積素子。
In the optoelectronic integrated device according to claim 2 or 3,
The bipolar transistor is:
A semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A collector contact layer formed of the same semiconductor layer as the second mirror;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
An optoelectronic integrated device.
請求項1記載の光電子集積素子において、
前記面発光型半導体レーザと前記フォトダイオードの間には、分離半導体層が設けられ、
前記フォトダイオードは、前記分離半導体層の上方に設けられた下部コンタクト層と、前記光吸収層の上方に設けられた上部コンタクト層と、をさらに含む、光電子集積素子。
The optoelectronic integrated device according to claim 1.
A separation semiconductor layer is provided between the surface emitting semiconductor laser and the photodiode,
The photodiode may further include a lower contact layer provided above the isolation semiconductor layer, and an upper contact layer provided above the light absorption layer.
請求項5記載の光電子集積素子において、
前記第2ミラーの最上層、前記分離半導体層、及び前記下部コンタクト層は、それぞれ、AlGa1−xAs層(0≦x≦1)からなり、
前記分離半導体層のAl組成は、前記第2ミラーの最上層のAl組成よりも大きく、かつ前記下部コンタクト層のAl組成よりも大きい、光電子集積素子。
The optoelectronic integrated device according to claim 5.
The uppermost layer of the second mirror, the isolation semiconductor layer, and the lower contact layer are each composed of an Al x Ga 1-x As layer (0 ≦ x ≦ 1),
An optoelectronic integrated device wherein the Al composition of the isolation semiconductor layer is larger than the Al composition of the uppermost layer of the second mirror and larger than the Al composition of the lower contact layer.
請求項5又は請求項6記載の光電子集積素子において、
前記面発光型半導体レーザ及び前記フォトダイオードを駆動するための第1、第2及び第3電極をさらに含み、
前記第1電極は、前記第1ミラーに接して形成され、
前記第2電極は、前記第2ミラー、前記分離半導体層及び前記下部コンタクト層に接して形成され、
前記第3電極は、前記上部コンタクト層に接して形成されている、光電子集積素子。
The optoelectronic integrated device according to claim 5 or 6,
And further comprising first, second and third electrodes for driving the surface emitting semiconductor laser and the photodiode;
The first electrode is formed in contact with the first mirror,
The second electrode is formed in contact with the second mirror, the isolation semiconductor layer, and the lower contact layer,
The optoelectronic integrated device, wherein the third electrode is formed in contact with the upper contact layer.
請求項5から請求項7のいずれかに記載の光電子集積素子において、
前記バイポーラトランジスタは、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された第1中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記分離半導体層と同一の半導体層により形成された第2中間半導体層と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含む、光電子集積素子。
The optoelectronic integrated device according to any one of claims 5 to 7,
The bipolar transistor is:
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
A first intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A second intermediate semiconductor layer formed of the same semiconductor layer as the isolation semiconductor layer;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
An optoelectronic integrated device.
請求項1記載の光電子集積素子において、
前記面発光型半導体レーザと前記フォトダイオードの間には、第3ミラーが設けられ、
前記第3ミラーの単位周期を構成する層のうち、少なくとも1層は誘電体層であり、
前記フォトダイオードは、前記第3ミラーの上方に設けられた下部コンタクト層と、前記光吸収層の上方に設けられた上部コンタクト層と、をさらに含む、光電子集積素子。
The optoelectronic integrated device according to claim 1.
A third mirror is provided between the surface emitting semiconductor laser and the photodiode,
Of the layers constituting the unit period of the third mirror, at least one layer is a dielectric layer,
The photodiode may further include a lower contact layer provided above the third mirror and an upper contact layer provided above the light absorption layer.
請求項9記載の光電子集積素子において、
前記誘電体層は、酸化アルミニウムを含む層であり、
前記第3ミラーの単位周期を構成する層のうち、他の1層はAlGaAs層である、光電子集積素子。
The optoelectronic integrated device according to claim 9.
The dielectric layer is a layer containing aluminum oxide,
Among the layers constituting the unit period of the third mirror, the other layer is an AlGaAs layer.
請求項9又は請求項10記載の光電子集積素子において、
前記面発光型半導体レーザ及び前記フォトダイオードを駆動するための第1、第2、第3及び第4電極をさらに含み、
前記第1電極は、前記第1ミラーに接して形成され、
前記第2電極は、前記第2ミラーに接して形成され、
前記第3電極は、前記下部コンタクト層に接して形成され、
前記第4電極は、前記上部コンタクト層に接して形成されている、光電子集積素子。
The optoelectronic integrated device according to claim 9 or 10,
And further comprising first, second, third and fourth electrodes for driving the surface emitting semiconductor laser and the photodiode,
The first electrode is formed in contact with the first mirror,
The second electrode is formed in contact with the second mirror,
The third electrode is formed in contact with the lower contact layer,
The optoelectronic integrated device, wherein the fourth electrode is formed in contact with the upper contact layer.
請求項9から請求項11のいずれかに記載の光電子集積素子において、
前記バイポーラトランジスタは、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記第3ミラーと同一の半導体層により形成された第3半導体多層膜と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含む、光電子集積素子。
The optoelectronic integrated device according to any one of claims 9 to 11,
The bipolar transistor is:
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A third semiconductor multilayer film formed of the same semiconductor layer as the third mirror;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
An optoelectronic integrated device.
請求項1から請求項12のいずれかに記載の光電子集積素子において、
前記バイポーラトランジスタを駆動するためのコレクタ電極、ベース電極及びエミッタ電極をさらに含み、
前記コレクタ電極は、前記コレクタコンタクト層に接して形成され、
前記ベース電極は、前記ベース層に接して形成され、
前記エミッタ電極は、前記エミッタコンタクト層に接して形成されている、光電子集積素子。
The optoelectronic integrated device according to any one of claims 1 to 12,
A collector electrode, a base electrode and an emitter electrode for driving the bipolar transistor;
The collector electrode is formed in contact with the collector contact layer;
The base electrode is formed in contact with the base layer,
The optoelectronic integrated device, wherein the emitter electrode is formed in contact with the emitter contact layer.
面発光型半導体レーザと、前記面発光型半導体レーザの上方に設けられたフォトダイオードと、バイポーラトランジスタと、を含む光電子集積素子の製造方法であって、
(a)基板の上方に、少なくとも、第1ミラー、活性層、第2ミラー、光吸収層を形成するための複数の半導体層を成長させること、
(b)パターニングにより、少なくとも、第1ミラー、活性層、第2ミラー、光吸収層を形成し、かつ前記第1ミラー、前記活性層、前記第2ミラー、前記光吸収層のそれぞれと同一の半導体層により、前記バイポーラトランジスタを形成すること、
(c)前記面発光型半導体レーザ、前記フォトダイオード及び前記バイポーラトランジスタを駆動するための電極を形成すること、
を含む、光電子集積素子の製造方法。
A method of manufacturing an optoelectronic integrated device comprising a surface emitting semiconductor laser, a photodiode provided above the surface emitting semiconductor laser, and a bipolar transistor,
(A) Growing a plurality of semiconductor layers for forming at least a first mirror, an active layer, a second mirror, and a light absorption layer above the substrate;
(B) At least the first mirror, the active layer, the second mirror, and the light absorption layer are formed by patterning, and the same as each of the first mirror, the active layer, the second mirror, and the light absorption layer. Forming the bipolar transistor with a semiconductor layer;
(C) forming electrodes for driving the surface-emitting semiconductor laser, the photodiode, and the bipolar transistor;
A method of manufacturing an optoelectronic integrated device.
請求項14記載の光電子集積素子の製造方法において、
前記(a)工程で、前記基板の上方に、前記第1ミラー、前記活性層、前記第2ミラー、前記光吸収層、上部コンタクト層を形成するための複数の半導体層を成長させ、
前記(b)工程で、前記バイポーラトランジスタを、
前記第1ミラーと同一の半導体層により形成された半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含むように形成する、光電子集積素子の製造方法。
The method of manufacturing an optoelectronic integrated device according to claim 14,
In the step (a), a plurality of semiconductor layers for forming the first mirror, the active layer, the second mirror, the light absorption layer, and the upper contact layer are grown above the substrate,
In the step (b), the bipolar transistor is
A semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A collector contact layer formed of the same semiconductor layer as the second mirror;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
A method of manufacturing an optoelectronic integrated device formed so as to include
請求項15記載の光電子集積素子の製造方法において、
前記(c)工程で、
第1電極を前記第1ミラーに接するように形成し、
第2電極を前記第2ミラーに接するように形成し、
第3電極を前記上部コンタクト層に接するように形成し、
コレクタ電極を前記コレクタコンタクト層に接するように形成し、
ベース電極を前記ベース層に接するように形成し、
エミッタ電極を前記エミッタコンタクト層に接するように形成する、光電子集積素子の製造方法。
The method of manufacturing an optoelectronic integrated device according to claim 15,
In the step (c),
Forming a first electrode in contact with the first mirror;
Forming a second electrode in contact with the second mirror;
Forming a third electrode in contact with the upper contact layer;
Forming a collector electrode in contact with the collector contact layer;
Forming a base electrode in contact with the base layer;
A method for manufacturing an optoelectronic integrated device, wherein an emitter electrode is formed in contact with the emitter contact layer.
請求項14記載の光電子集積素子の製造方法において、
前記(a)工程で、前記基板の上方に、前記第1ミラー、前記活性層、前記第2ミラー、分離半導体層、下部コンタクト層、前記光吸収層、上部コンタクト層を形成するための複数の半導体層を成長させ、
前記(b)工程で、前記バイポーラトランジスタを、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された第1中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記分離半導体層と同一の半導体層により形成された第2中間半導体層と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含むように形成する、光電子集積素子の製造方法。
The method of manufacturing an optoelectronic integrated device according to claim 14,
In the step (a), a plurality of layers for forming the first mirror, the active layer, the second mirror, the separation semiconductor layer, the lower contact layer, the light absorption layer, and the upper contact layer above the substrate. Grow the semiconductor layer,
In the step (b), the bipolar transistor is
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
A first intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A second intermediate semiconductor layer formed of the same semiconductor layer as the isolation semiconductor layer;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
A method of manufacturing an optoelectronic integrated device formed so as to include
請求項17記載の光電子集積素子の製造方法において、
前記(b)工程は、第1エッチャントにより前記下部コンタクト層をエッチングし、第2エッチャントにより前記分離半導体層をエッチングすることを含み、
前記第1エッチャントは、前記下部コンタクト層のエッチングレートが前記分離半導体層のエッチングレートよりも大きい性質を有し、
前記第2エッチャントは、前記分離半導体層のエッチングレートが前記第2ミラーの最上層のエッチングレートよりも大きい性質を有する、光電子集積素子の製造方法。
In the manufacturing method of the optoelectronic integrated device of Claim 17,
The step (b) includes etching the lower contact layer with a first etchant and etching the isolation semiconductor layer with a second etchant.
The first etchant has a property that an etching rate of the lower contact layer is larger than an etching rate of the isolation semiconductor layer,
The method of manufacturing an optoelectronic integrated device, wherein the second etchant has a property that an etching rate of the isolation semiconductor layer is larger than an etching rate of an uppermost layer of the second mirror.
請求項17又は請求項18記載の光電子集積素子の製造方法において、
前記(c)工程で、
第1電極を前記第1ミラーに接するように形成し、
第2電極を前記第2ミラー、前記分離半導体層及び前記下部コンタクト層に接するように形成し、
前記第3電極を前記上部コンタクト層に接するように形成し、
コレクタ電極を前記コレクタコンタクト層に接するように形成し、
ベース電極を前記ベース層に接するように形成し、
エミッタ電極を前記エミッタコンタクト層に接するように形成する、光電子集積素子の製造方法。
In the manufacturing method of the optoelectronic integrated device according to claim 17 or 18,
In the step (c),
Forming a first electrode in contact with the first mirror;
Forming a second electrode in contact with the second mirror, the isolation semiconductor layer, and the lower contact layer;
Forming the third electrode in contact with the upper contact layer;
Forming a collector electrode in contact with the collector contact layer;
Forming a base electrode in contact with the base layer;
A method for manufacturing an optoelectronic integrated device, wherein an emitter electrode is formed in contact with the emitter contact layer.
請求項14記載の光電子集積素子の製造方法において、
前記(a)工程で、前記基板の上方に、前記第1ミラー、前記活性層、前記第2ミラー、第3ミラー、下部コンタクト層、前記光吸収層、上部コンタクト層を形成するための複数の半導体層を成長させ、
前記(b)工程で、前記バイポーラトランジスタを、
前記第1ミラーと同一の半導体層により形成された第1半導体多層膜と、
前記活性層と同一の半導体層により形成された中間半導体層と、
前記第2ミラーと同一の半導体層により形成された第2半導体多層膜と、
前記第3ミラーと同一の半導体層により形成された第3半導体多層膜と、
前記下部コンタクト層と同一の半導体層により形成されたコレクタコンタクト層と、
前記光吸収層と同一の半導体層により形成されたコレクタ層と、
前記上部コンタクト層と同一の半導体層により形成されたベース層と、
前記ベース層の上方に設けられたエミッタ層と、
前記エミッタ層の上方に設けられたエミッタコンタクト層と、
を含むように形成する、光電子集積素子の製造方法。
The method of manufacturing an optoelectronic integrated device according to claim 14,
In the step (a), a plurality of the first mirror, the active layer, the second mirror, the third mirror, the lower contact layer, the light absorption layer, and the upper contact layer are formed above the substrate. Grow the semiconductor layer,
In the step (b), the bipolar transistor is
A first semiconductor multilayer film formed of the same semiconductor layer as the first mirror;
An intermediate semiconductor layer formed of the same semiconductor layer as the active layer;
A second semiconductor multilayer film formed of the same semiconductor layer as the second mirror;
A third semiconductor multilayer film formed of the same semiconductor layer as the third mirror;
A collector contact layer formed of the same semiconductor layer as the lower contact layer;
A collector layer formed of the same semiconductor layer as the light absorption layer;
A base layer formed of the same semiconductor layer as the upper contact layer;
An emitter layer provided above the base layer;
An emitter contact layer provided above the emitter layer;
A method of manufacturing an optoelectronic integrated device formed so as to include
請求項20記載の光電子集積素子の製造方法において、
前記(b)工程後、前記第3ミラー及び前記第3半導体多層膜のそれぞれにおいて単位周期を構成する層のうち、少なくとも1層を酸化させることにより、誘電体層を形成することをさらに含む、光電子集積素子の製造方法。
The method of manufacturing an optoelectronic integrated device according to claim 20,
After the step (b), it further includes forming a dielectric layer by oxidizing at least one of the layers constituting the unit period in each of the third mirror and the third semiconductor multilayer film. A method for manufacturing an optoelectronic integrated device.
請求項20又は請求項21記載の光電子集積素子の製造方法において、
前記(c)工程で、
第1電極を前記第1ミラーに接するように形成し、
第2電極を前記第2ミラーに接するように形成し、
第3電極を前記下部コンタクト層に接するように形成し、
第4電極を前記上部コンタクト層に接するように形成し、
コレクタ電極を前記コレクタコンタクト層に接するように形成し、
ベース電極を前記ベース層に接するように形成し、
エミッタ電極を前記エミッタコンタクト層に接するように形成する、光電子集積素子の製造方法。
In the manufacturing method of the optoelectronic integrated device of Claim 20 or Claim 21,
In the step (c),
Forming a first electrode in contact with the first mirror;
Forming a second electrode in contact with the second mirror;
Forming a third electrode in contact with the lower contact layer;
Forming a fourth electrode in contact with the upper contact layer;
Forming a collector electrode in contact with the collector contact layer;
Forming a base electrode in contact with the base layer;
A method for manufacturing an optoelectronic integrated device, wherein an emitter electrode is formed in contact with the emitter contact layer.
JP2004361661A 2004-12-14 2004-12-14 Optoelectronic integrated device and manufacturing method thereof Withdrawn JP2006173261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004361661A JP2006173261A (en) 2004-12-14 2004-12-14 Optoelectronic integrated device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004361661A JP2006173261A (en) 2004-12-14 2004-12-14 Optoelectronic integrated device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006173261A true JP2006173261A (en) 2006-06-29

Family

ID=36673695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004361661A Withdrawn JP2006173261A (en) 2004-12-14 2004-12-14 Optoelectronic integrated device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006173261A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704758B2 (en) 2006-07-14 2010-04-27 Seiko Epson Corporation Optical device and its manufacturing method, and optical device wafer
JP2013096780A (en) * 2011-10-31 2013-05-20 Denso Corp Temperature sensor
CN117855339A (en) * 2024-03-05 2024-04-09 山西创芯光电科技有限公司 Preparation method of superlattice infrared detector with substrate completely removed

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704758B2 (en) 2006-07-14 2010-04-27 Seiko Epson Corporation Optical device and its manufacturing method, and optical device wafer
JP2013096780A (en) * 2011-10-31 2013-05-20 Denso Corp Temperature sensor
CN117855339A (en) * 2024-03-05 2024-04-09 山西创芯光电科技有限公司 Preparation method of superlattice infrared detector with substrate completely removed
CN117855339B (en) * 2024-03-05 2024-05-14 山西创芯光电科技有限公司 Preparation method of superlattice infrared detector with substrate completely removed

Similar Documents

Publication Publication Date Title
CN211182797U (en) Vertical cavity surface emitting laser
US5034958A (en) Front-surface emitting diode laser
US6570905B1 (en) Vertical cavity surface emitting laser with reduced parasitic capacitance
US8254426B2 (en) Surface emitting semiconductor component, and laser device including such component
JP6216785B2 (en) VCSEL with contact in cavity
US20110007769A1 (en) Laser diode
US8027370B2 (en) Semiconductor device
CN110383486A (en) Integrated circuits implementing VCSEL arrays or VCSEL devices
EP3940902B1 (en) Vertical-cavity surface-emitting laser element
US20110019709A1 (en) Semiconductor device and method of manufacturing the same
CN101322256A (en) Light emitting element and manufacturing method thereof
JP2006237131A (en) Semiconductor device manufacturing method, semiconductor device, semiconductor laser device, optical transmission module, and optical disk device
CN112152073B (en) Surface emitting laser
US20080205469A1 (en) Optical element
CN116826517A (en) Vertical cavity surface emitting laser chip and preparation method thereof
JP2006173261A (en) Optoelectronic integrated device and manufacturing method thereof
JP2005229054A (en) Surface emitting semiconductor laser and manufacturing method thereof
US11539188B2 (en) Surface emitting laser and method of manufacturing the same
JP2009246252A (en) Surface emitting laser element and surface emitting laser array
US20240162683A1 (en) Multi-junction bottom emitting vertical cavity surface emitting laser and the fabrication method of the same
JP4572369B2 (en) Optical element and manufacturing method thereof
CN118610892B (en) VCSEL chip for releasing oxidative stress and preparation method thereof
JP2005085836A (en) Surface emitting semiconductor laser device and manufacturing method thereof
JP2006190762A (en) Semiconductor laser
CN119994630B (en) VCSEL chip, preparation method thereof, light emitting assembly and light module

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304