JP2006158119A - パワーステアリング制御装置、方法、およびプログラム - Google Patents

Abstract

【課題】 パワーステアリング制御装置において、ＰＷＭタイマの複数周期毎にＡ／Ｄ変換処理等の割込を発生させることにより、制御装置の処理負担を軽減する。
【解決手段】 Ａ／Ｄ開始タイマ１６７はＰＷＭ基本タイマ１６１に同期してスタートし、Ａ／Ｄ変換処理のための割込を発生させる。Ａ／Ｄコンバータ１１０はデッドタイムに相当する時間内にＡ／Ｄ変換を行う。続いて、制御処理部はモータ駆動のための制御を行い、コンペアレジスタ１６５の値を書き換える。
【選択図】 図４

Description

本発明は詳しくは、PWM基本波の複数周期毎に同期して割り込み処理を行うことにより、信号処理の負担を軽減可能なパワーステアリング制御装置、方法、およびプログラムに関する。

自動車用の補助操舵装置として、電動モータのトルクを用いた電動パワーステアリング装置が利用されている。このパワーステアリング装置は、ドライバによるハンドルの操作および車の動きを検出するトルクセンサと、トルクセンサからの検出信号に基づき補助操舵力を演算する電動パワーステアリング制御ユニット（ＥＣＵ）と、ＥＣＵからの出力信号に基づき回転トルクを発生する電動モータと、回転トルクをステアリング機構に伝える減速ギア等を備えて構成されている。

このように構成されたパワーステアリング装置において、ドライバがステアリングを操舵すると、トルクセンサにトルクが印加され、トルクの強さに応じたトルク信号がＥＣＵ内のＡ／Ｄコンバータに出力される。ＥＣＵはＡ／Ｄ変換されたトルク信号に基づき電流指令値を算出し、この電流指令値に応じたパルス幅変調（以下、PWMという）を行うことにより、モータ駆動電流を生成する。このモータ駆動電流をモータに供給することにより、操舵補助トルクがステアリングに印加される。

上述のように、ＥＣＵはＰＷＭ処理、トルク信号等のＡ／Ｄ変換、電流指令値演算、フェールセーフ機能等、様々な処理を適切なタイミングで実行しなければならない。特に、ブラシレスモータの制御は、演算量および演算周期の点において多大な演算負荷および割込処理を必要とする。ところが、割込処理を無制限に許容したのでは、演算装置の処理負担が増大し、安定した制御が困難になってしまう。

例えば、PWM処理の周期を５０μsecのように短く設定し、PWMコントローラからの割込機能を用いてモータ制御のタイミングを決定した場合、PWM基本波の山または谷のタイミングでAD変換をしなければならず、ECUの演算処理が過大になってしまう。また、モータ制御のタイミングが５０μsec以外の周期、すなわち２５０μsec、５００μsecであれば、無用な割込が多く発生してしまい、ECUの演算能力を浪費してしまう。

一方、車載用のECUとして、ネットワーク上の通信、故障診断等の機能は１msecの整数倍の基本周期で実行されているため、モータ制御以外の処理は１msecの基本周期で実行する必要がある。モータ制御およびモータ制御以外の処理が干渉せずに実行されるように、モータ制御の周期を整数倍した値が１msecとなる必要がある。
以上のように多くの設計条件を満足させながら、モータ制御を効率良く実行可能なECUの開発が望まれる。

従来のパワーステアリング制御装置として、例えば特開平８−２０７８０４号公報に記載の発明が案出されている。この装置は、モータをＰＷＭ駆動する際に可聴周波数範囲外のＰＷＭ信号を用いることにより、可聴周波数範囲内の雑音を軽減することを目的としている。しかしながら、かかる装置は、単に可聴周波数範囲外のＰＷＭ信号を用いてモータを駆動するにすぎず、複数の処理を効率よく行うことを目的としたものではない。

また、特開２００２−２７２１７９号公報に記載の装置によれば、パルス幅の中央位置において駆動電流検出信号を読み込むことにより、パルス幅の変化によらずに駆動電流の検出精度を高めることができるというものである。すなわち、当該装置は、パルス幅の一定のタイミングにおいて駆動電流を検出することにより、検出精度の劣化を回避することを目的としている。しかしながら、この装置は、制御装置の処理負担を軽減することを目的としたものではない。また、Ａ／Ｄ変換、制御の処理は、PWM周期毎に実行されており、本願発明のようにＰＷＭの複数周期毎にＡ／Ｄ変換、制御演算処理を実行する構成は何等開示されていない。すなわち、この装置によれば、ＰＷＭ周期毎にＡ／Ｄ変換、制御演算処理するため、装置の処理負担が過大となり、安定した制御を行うことが困難となるおそれがある。

また、特開２００２―２６７２３７号公報には、指令値に対する検出値のＰＩ制御の演算周期を、２相−３相変換によりデューティ指令値を演算する周期のｎ倍にする構成が開示されている。しかしながら、この公報には、ＰＷＭ周期とＡ／Ｄ変換タイミングおよび制御演算タイミングとの関係は開示されていない。

さらに、特開２００３−２３１４７６号公報には、ＰＷＭ駆動周波数とレゾルバの励磁周波数のうちいずれか一方を他方の整数倍にする装置が開示されている。しかしながら、この公報には、ＰＷＭ周期とＡ／Ｄ変換タイミングおよび制御開始タイミングとの関係は何等言及されていない。
特開平８−２０７８０４号公報 特開２００２−２７２１７９号公報 特開２００２−２６７２３７号公報 特開２００３−２３１４７６号公報

本発明は上述の問題に鑑みてなされたものであり、本発明の解決しようとする課題は、ＰＷＭ基本波の複数周期に同期してＡ／Ｄ変換処理、制御演算処理を実行することにより、演算負荷を軽減することをその目的としている。

上述の課題を解決するために、本発明は、ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流目標値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御装置において、前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つを読み込む読込手段と、前記読込手段によって読み込まれた信号に基づき前記目標電流値を算出する制御処理手段とを備え、前記読込手段および前記制御処理手段は、前記ＰＷＭ基本波の複数倍の周期で処理を実行する。

前記読込手段および前記制御処理手段は、前記ＰＷＭ基本波の複数倍の周期であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行する。
また、前記読込手段および前記制御処理手段の少なくともいずれかは、割込処理によって処理を開始する。前記制御処理手段は、前記読込手段における処理が終了した後に処理を実行する。前記読込手段は、所定時間内に処理を終了できなかった場合には、処理の異常を判断する。

前記モータに設けられたレゾルバに対して、前記ＰＷＭ基本波に同期した励磁信号を供給し、前記読込手段によって前記レゾルバからの検出信号を読み込む。
前記読込手段は、Ａ／Ｄコンバータからなる。

また、本発明は、ステアリングに印加された操舵トルクを検出するトルクセンサからのトルク信号、および補助トルク発生用のモータへの駆動電流を表す駆動電流信号の少なくともいずれかをＡ／Ｄ変換するＡ／Ｄコンバータと、前記トルク信号および前記駆動電流信号に基づき制御目標電流値を演算する制御処理部と、前記制御目標電流値に基づき、所定周波数のＰＷＭ基本波を用いて正相および逆相のＰＷＭパルス信号を生成するとともに、２つの前記スイッチ素子が同時にオフとなるデッドタイムを前記正相および／または逆相のＰＷＭパルス信号に付加するＰＷＭコントローラと、前記制御目標値に従いＰＷＭでゅーティ指令値を演算するデューティ指令値演算部と、高電位と低電位との間に接続されるとともに、前記ＰＷＭパルス信号に基づき相補動作を行うことにより前記駆動電流を生成する２つのスイッチ素子を少なくとも備えた電流駆動回路とを有し、前記Ａ／Ｄコンバータは前記デッドタイムに相当する時間内においてＡ／Ｄ変換を実行する。

前記Ａ／Ｄコンバータは、前記ＰＷＭ基本波の複数周期毎であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行する。
また、前記制御処理部は、前記Ａ／Ｄコンバータにおける処理が終了した後に処理を開始する。前記制御処理部は、前記ＰＷＭ基本波の複数周期毎に、制御目標電流値を更新する。さらに、前記PWM基本波の周期の整数倍が略１msecに設定される。

前記制御処理部の実行周期の逆数が割り切れる値である。また、前記PWM基本波のデューティを決定するためのデューティレジスタを備え、当該デューティレジスタの更新周期が前記制御処理手段によるデューティ演算周期よりも短い。

さらに、ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流の制御目標電流値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御装置において、前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つをＡ／Ｄ変換し、読み込む読込手段と、前記読込手段によって読み込まれた信号に基づき前記目標電流値を算出する制御処理手段とを備え、前記読込手段は前記ＰＷＭ基本波の周期の１／２以下の時間内においてＡ／Ｄ変換を完了する。

本発明によれば、読込手段は、トルク信号、ＰＷＭ駆動電流を表す信号、モータの端子電圧を表す信号の少なくとも一つを読み込み、読込手段によって読み込まれた信号に基づき電流目標値を算出する。これらの読込手段および制御処理手段は、ＰＷＭ基本波の複数周期毎に処理を実行するので、ＰＷＭ基本波の周期毎に処理をする場合に比べ、演算負荷を軽減することが可能となる。このため、安定したパワーステアリング制御を実現できる。

また、ＰＷＭ基本波の複数周期毎であって、ＰＷＭ基本波における一定のタイミングで読込処理および制御処理を実行することにより、無用な割込を最小限に抑えることが可能となる。

さらに、制御処理手段は、読込手段における処理が終了した後に処理を実行し、読込手段は、所定時間内に処理を終了できなかった場合には、処理を強制終了する。よって、何らかの異常により、読込処理に長時間を要した場合であっても、制御処理および他の処理の時間が圧迫されることがない。

モータに設けられたレゾルバに対して、ＰＷＭ基本波に同期した励磁信号を供給し、読込手段によってレゾルバからの検出信号を読み込むことにより、他の信号と同タイミングで検出信号を読み込むことができる。

さらに、本発明の他の態様によれば、PWMコントローラは２つのスイッチ素子が同時にオフとなるデッドタイムをＰＷＭパルス信号に付加し、Ａ／Ｄコンバータはデッドタイムに相当する時間内にＡ／Ｄ変換を実行する。モータの駆動電流が安定するのはデッドタイム程度の時間であるので、この時間内に駆動電流のＡ／Ｄ変換を実行することにより、駆動電流を安定に検出することが可能となる。

また、Ａ／Ｄコンバータは、ＰＷＭ基本波の複数周期毎であって、ＰＷＭ基本波における一定のタイミングで処理を実行することにより、無用な割込処理を最小限に抑えることが可能となる。

さらに、PWM基本波の周期の整数倍が略１msecに設定される。このため、車載用ECUにおけるモータ制御以外の処理との干渉を回避しながらモータ制御を実行することができる。

また、制御処理部の実行周期の逆数を割り切れる値にすることにより、ディジタルフィルタの係数の誤差を低減することが可能となる。さらに、デューティレジスタの更新周期を制御処理手段によるデューティ演算周期よりも短くすることにより、安定した制御を行うことができる。

また、読込手段はＰＷＭ基本波の周期の１／２以下の時間内においてＡ／Ｄ変換を完了するため、安定した制御を行うととともに、Ａ／Ｄ変換のタイミング管理を容易に行うことが可能となる。

以下に、図面を参照しながら本発明の最良の実施の形態を説明する。
（第１実施形態）
図１は、本実施形態に係る電動パワーステアリング装置の概略図である。この図において、ステアリング６１はステアリングシャフト６２、ユニバーサルジョイント６３、６４、シャフト６５を介してラック＆ピニオン６６に連結されている。さらに、ラック＆ピニオン６６には車輪のタイロッド６ｃが設けられており、ハンドル６１の回転運動はタイロッド６７の軸方向の運動に変換される構造となっている。

シャフト６５にはトルクセンサ４が設けられており、トルクセンサ４はステアリング６１に印加された操舵トルクを検出し、トルク信号を出力可能である。さらに、シャフト６５には減速ギア３１、モータ３が取り付けられており、モータ３の回転トルクが減速ギア８を介してシャフト９ａに伝達される構成となっている。

ＥＣＵ１は上述のようにトルクセンサ４からのトルク信号、車速センサ２からの車速信号に基づき補助操舵トルクを算出し、この算出結果に基づく駆動電流をモータ３に送出するものである。ＥＣＵ１にはイグニッションキー５ａを介して電源５が接続されており、イグニッションキー５ａをオンにすることによりＥＣＵ１に電流が供給される構成となっている。

図２はＥＣＵ１のハードウェア構成を表すブロック図である。ＥＣＵ１は、バス１００、Ａ／Ｄコンバータ１１０，インタフェース１１１，クロック発生回路１２，ＣＰＵ１１３，ＲＯＭ１１４，ＲＡＭ１１５、ＲＤコンバータ１１６，ＰＷＭコントローラ１１７，モータ駆動回路１１８、モータ電流検出回路１２０、１２１を備えて構成されている。

バス１００はＡ／Ｄコンバータ１１０、Ｉ／Ｆ１１１、クロック発生回路１１２、ＣＰＵ１１３、ＲＯＭ１１４、ＲＡＭ１１５等の間でデータの送受信を行うためのものである。Ａ／Ｄコンバータ１１０は、トルクセンサ４から出力されたメイントルク信号およびサブトルク信号、モータ電流検出回路１２０、１２１からの検出電流、ＲＤコンバータ１１６からのモータ回転角信号、モータ３の端子電圧を入力し、ディジタル信号に変換するためのものである。

上述のトルクセンサ４は、メイントルク信号、サブトルク信号の２つの出力信号を備え、これらの信号の合計電圧は一定電圧（例えば５Ｖ）であるクロス特性となるように設定されている。すなわち、ステアリングにトルクが印加されない場合には、メイントルク信号およびサブトルク信号はそれぞれトルク中立電圧２．５Ｖとなり、ステアリングに何らかのトルクが印加された場合には、メイントルク信号およびサブトルク信号は中立電圧２．５Ｖを基準として互いに逆方向に変動する。

インタフェース１１１は車速センサ２からの車速パルスをカウントしディジタル信号に変換するものである。ＲＯＭ１１４はモータ３の制御プログラム、ＰＷＭの演算プログラム、フェールセーフプログラム等を記憶するためのメモリとして使用され、ＲＡＭ１１５は当該プログラムを動作させるためのワークメモリとして使用される。

ＰＷＭコントローラ１１７はモータ３のトルクを表す信号をパルス幅変調されたパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂに変換するためのものである。ここで、パルス信号Ｗ，Ｖ，Ｕは正相の三相信号を表し、パルス信号Ｗｂ，Ｖｂ，Ｕｂは逆相の三相信号を表している。

モータ駆動回路１１８は、WVUの三相電流を発生させるための３つのインバータ回路より構成され、各インバータ回路は電源電圧側（上段）のスイッチングトランジスタと接地電位側（下段）のスイッチングトランジスタを有している。上段のスイッチングトランジスタのゲートには、正相のパルス信号Ｗ，Ｖ，Ｕが入力され、下段のスイッチングトランジスタには逆相のパルス信号Ｗｂ，Ｖｂ，Ｕｂが入力されている。すなわち、上段、下段のスイッチングトランジスタは相補接続されており、交互にオン、オフ動作を繰り返すことにより、所望のパルス幅の駆動電流Ｉu、Ｉv、Ｉwを生成する。なお、上段のスイッチングトランジスタと下段のスイッチングトランジスタとが同時にオンにならないように、両者がオフになる時間（デッドタイム）が正相のパルス信号Ｗ，Ｖ，Ｕと逆相のパルス信号Ｗｂ，Ｖｂ，Ｕｂのオンの時間の前後に設けられている。このように、デッドタイムを設けることにより、上段、下段のスイッチングトランジスタの短絡を回避することができる。

モータ電流検出回路１２０、１２１は抵抗等の電流−電圧変換素子から構成され、モータ３への駆動電流Ｉu、Iwを検出し、電流に応じた電圧をＡ／Ｄコンバータ１１０に出力可能である。ＲＤコンバータ１１６は、励磁電流をレゾルバ３１に与えるとともに、レゾルバ３１からの出力信号を回転角信号としてＡ／Ｄコンバータ１１０に出力する機能を有している。

図３に、ECU１の機能ブロック図を示す。この図において、電流指令値演算部１２、加算器１３，電流制御部１４、故障診断部１５はＥＣＵ１内のＣＰＵ１１３によって機能するものである。

電流指令値演算部１２は、トルク信号Ｔ、車速信号、モータの検出電流ｉ、操舵角信号、および検出電圧ｅに基づき電流指令値Ｉを演算する機能を有している。この電流指令値Ｉはモータ３に供給する駆動電流値を表しており、電流指令値Ｉに等しい駆動電流がモータ３に供給されるような制御が行われる。また、電流指令値演算部１２には車速センサ２からの車速パルスが入力されており、車速に応じた操舵補助力を決定することが可能である。

また、電流指令値演算部１２は、ハンドル戻り補償、モータ最大電流制御を有している。例えば、ハンドル戻り補償は、ステアリング９を中立位置に復元させるための制御を行うものである。一般に、電動パワーステアリング装置においては、減速ギア８等の影響によりセルフアライニングトルクが弱くなり易く、このためにハンドルが中立位置に戻り難くなってしまう。そこで、セルフアライニングトルクの作用によってモータ３が回転させられる際のモータの端子電圧ｅおよびモータ電流ｉを検出することによりモータ角速度を検出し、ハンドルを中立位置に復元させるための補償電流値を算出している。

モータ電流検出回路１２０、１２１はモータ３に供給された電流を検出し、検出電流ｉの信号を出力する。この検出電流ｉは加算器１３にフィードバックされるとともに、電流指令値演算部１２に入力される。加算器１３は検出電流ｉと電流指令値Ｉとの偏差Δｉを算出し、電流制御部１４に出力する。

電流制御部１４は、微分演算器、比例演算器、積分演算器から構成され、偏差Δｉがゼロとなるような制御を行う機能を有している。微分補償器は制御の応答速度を改善するために設けられており、比例演算器は偏差Δｉと所定の比例係数との乗算を行うためのものである。さらに、積分演算器は偏差Δｉの時間軸で積分値を算出し、偏差Δｉの定常値がゼロとなるような制御を行うためのものである。

故障診断部１５は、モータ３、トルクセンサ４等の異常を検出し、所定のフェールセーフ処理を実行するためのものである。例えば、故障診断部１０がトルクセンサ４の異常を検出した場合には割込を発生させ、補助トルクの漸減処理を行うように電流指令値演算部１２に指示を与えることができる。

図４は、ＰＷＭコントローラ１１７の機能ブロック図である。ＰＷＭコントローラ１１７は、ＰＷＭ基本タイマ１６１、三角波発生部１６２、比較部１６３、デッドタイムレジスタ１６４、コンペアレジスタ１６３を備えて構成されている。ＰＷＭ基本タイマ１６１は、クロック周波数をカウントすることによりＰＷＭ基本波（キャリア）の周期を算出するためのものである。車載用ECUは一般に１msec周期にて実行されるため、PWM基本波の周期の整数倍が１msecとなるように、例えば、PWM基本波の周期は５０μsecに設定されることが望ましい。

三角波発生部１６２はPWM基本タイマ１６１でカウントされた値に基づきＰＷＭ基本波である三角波を発生させるためのものである。コンペアレジスタ１６５はPWMデューティ比のデータを格納するためのレジスタであり、Ｗ，Ｖ，Ｕ相の各々毎の３つのレジスタより構成されている。PWMデューティ比はモータの制御目標電流値を表しており、制御処理部１６０から５０μsec毎に与えられるものである。デッドタイムレジスタ１６４はデッドタイムを表すデータを格納するためのレジスタである。すなわち、デッドタイムレジスタ１６４の値を変更することにより、所望のデッドタイムを設定することができる。

比較部１６３は、三角波発生部１６２によって生成された三角波とコンペアレジスタ１６５に格納されたデューティ比とを比較し、所定幅のパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂを生成するためのものである。例えば、図５、図６に示されたように、三角波とデューティ比との大小に基づき、正相、逆相のパルスが生成される。ＰＷＭ基本波である三角波の周期はたとえば５０μsecに設定されている。上述のように、コンペアレジスタ１６５の値は、PWM基本波の複数倍の周期（例えば２５０μsec）の決まったタイミング（三角波の山または谷）に制御処理部１６０によって書き換えられる。比較部１６３は、コンペアレジスタ１６５に格納されたデューティ比と三角波とを比較し、デューティ比に応じたパルス幅（例えば５μsec）のパルス信号を出力する。なお、コンペアレジスタ１６５若しくはデューティレジスタ（未図示）のデューティ比の更新周期は、制御処理部１６５によるデューティの演算周期よりも短いことが望ましい。これにより、安定した制御を行うことが可能となる。

図５，図６において、コンペアレジスタ１６５のデューティ比は５０％から２５％に変化しており、パルス幅も同様に変化しているのが確認できる。また、図６はデューティ比が５０％から１００％に変化した場合のパルス信号を表している。

さらに、比較部１６３は、デッドタイムレジスタ１６４の値に応じたデッドタイムをパルス信号に付加する。すなわち、図５，６に示されるように、比較部１６３は、正相の立ち上がり時間および逆相の立ち上がり時間を所定時間ｄだけずらすことにより、デッドタイムｄを設ける。これにより、正相、逆相のパルス信号が同時にオンになることを防止することが可能となる。

制御開始タイマ１６６は、モータ駆動電流の演算処理の開始を決定するためのタイマである。制御開始タイマ１６６はＰＷＭ基本タイマ１６１に同期しており、ＰＷＭ基本タイマ１６１の周期５０μsecの５倍（２５０μsec）の周期でリセットされる。また、制御開始タイマ１６６はＡ／Ｄ変換終了時に割込を発生させるように、初期タイマ値がセットされる。また、Ａ／Ｄ開始タイマ１６０はＡ／Ｄ変換の開始時を決定するためのタイマである。例えば、三角波の山または谷のタイミングでＡ／Ｄ開始タイマ１６７をリセットし、タイマリセット周期を三角波の周期の５倍（２５０μsec）に設定することが望ましい。すなわち、Ａ／Ｄ開始タイマ１６０は、三角波の周期の５倍の２５０μsecの周期であって、三角波の谷の時刻にＡ／Ｄ開始割込を発生する。このように、Ａ／Ｄ変換の開始時を三角波の山または谷に同期させることにより、不要な割り込み処理の発生を抑え、演算装置に対する負荷を軽減することが可能となる。

また、本実施例では、Ａ／Ｄコンバータ１１０が複数チャネルの信号をＡ／Ｄ変換可能である場合には、全てのチャネルのＡ／Ｄ変換をＰＷＭ基本波の１／２の周期内に終了させることが望ましい。これにより、安定した制御が可能になり、また、Ａ／Ｄ変換処理のタイミングを管理することも容易となる。

さらに、制御処理部１６５の処理周期をＴsとおいた場合、１／Ｔsが割り切れるようにＴsの値を設定すると良い。このような値にＴsを設定することにより、制御処理部１６５において使用されるディジタルフィルタの係数をより少ない有効数字桁数で表すことができ、ROM等に記録されたフィルタ係数の誤差を少なくすることが可能となる。

なお、パルス信号のデューティ比が０，１００％近辺では、パルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂのパルス幅はデッドタイム程度の短い時間となってしまう。このため、モータ端子電圧等のＡ／Ｄ変換に要する時間も極力短いことが望ましく、少なくともデッドタイムと同程度の時間内にＡ／Ｄ変換処理を終了させると良い。例えば、デッドタイムが３μsecである場合には、Ａ／Ｄ変換処理時間も同様に３μsec程度に設定することができる。そして、当該時間内にＡ／Ｄ変換が終了しなければ、Ａ／Ｄ変換処理を強制終了し、異常が発生したと判断しても良い。

割込コントローラ１６８は割込処理を制御するためのものであり、PWM基本タイマ１６１、制御開始タイマ１６６、Ａ／Ｄ開始タイマ１６７等によるタイマ割り込みの他、ハードウェア割り込み等の各割り込み処理の優先順位、許可、非許可を行う。例えば、制御開始タイマ１６６によるタイマ割り込みが発生すると、割込コントローラ１６８は制御処理部１６０に駆動電流の演算制御を実行させ、Ａ／Ｄ開始タイマ１６７によるタイマ割り込みが発生すると割込コントローラ１６８は制御処理部１６０にＡ／Ｄ変換処理の割り込み処理を行わせる。また、制御開始タイマ１６６の優先順位は、Ａ／Ｄ開始タイマ１６７の優先順位よりも高く設定されており、両者の割込処理が競合した場合には、割込コントローラ１６８は制御開始タイマ１６６の割込を優先的に処理させる。

図７、図８は、異なる２つのPWMコントローラの入出力特性を表すグラフである。これらの図において、横軸はコンペアレジスタ１５６におけるデューティ比を表し、右縦軸は正相パルス信号Ｗ，Ｖ，Ｕのデューティ比、左縦軸は逆相パルス信号Ｗｂ，Ｖｂ，Ｕｂのデューティ比を表している。また、これらの図において、”ｄ”はデッドタイムに相当するデューティ比の範囲を表している。

図７に示されたPWMコントローラにおいては、パルス信号Ｗ，Ｖ，Ｕまたはパルス信号Ｗｂ，Ｖｂ，Ｕｂの一方のデューティ比が１００％に近くなると、他方はオンまたはオフになる。この範囲においては、スイッチングトランジスタによるスイッチングノイズは比較的に少なく、Ａ／Ｄ変換時におけるスイッチングノイズの影響も少なくなる。したがって、少なくともデッドタイムｄ×２の時間内にＡ／Ｄ変換を終了させることにより、Ａ／Ｄ変換時におけるスイッチングノイズの影響を回避することができる。

図８に示されたＰＷＭコントローラにおいては、パルス信号Ｗ，Ｖ，Ｕまたはパルス信号Ｗｂ，Ｖｂ，Ｕｂのデューティ比１００％において不連続点を有しているが、この不連続点以外のデッドタイムｄの範囲においてはパルス信号はオンまたはオフなっている。よって、デッドタイムｄの時間内にＡ／Ｄ変換を終了させることにより、Ａ／Ｄ変換時におけるスイッチングノイズの影響を回避できる。

図９は、三角波とパルス信号との関係を表すタイミングチャートである。同図（Ａ）において、上側の三角波は下側の三角波に対してデッドタイムレジスタの値を付加したものである。カウンタ上限１は上側の三角波のカウンタ上限値を表し、カウンタ上限２は下側の三角波のカウンタ上限値を表している。上側の三角波とコンペアレジスタとの値を比較することにより、デッドタイムが付加された正相のパルス、逆相のパルスを生成することができる。

同図の（Ｂ）はコンペアレジスタの値がデッドタイムレジスタの値よりも小さい場合の各種波形を表している。この場合には、下側の三角波とコンペアレジスタとの値を比較することにより、正相、逆相のパルスが生成される。また、同図の（Ｃ）に示されたように、コンペアレジスタの値がカウンタ上限２とカウンタ上限１の間にある場合には、上側の三角波とコンペアレジスタとの値を比較することにより、正相、逆相のパルスが生成される。

図１０は三角波発生部１６２によって生成された三角波とレゾルバ３１の励磁信号の波形とを表している。本実施形態によれば、励磁信号は三角波に同期したデューティ５０％のパルス信号であり、三角波の山と励磁信号のパルスの部分とが一致している。このように、三角波と励磁信号とを同期させることにより、他の信号のＡ／Ｄ変換と同一タイミングでレゾルバ３１の検出信号のＡ／Ｄ変換を行うことができる。すなわち、レゾルバ３１の検出信号のＡ／Ｄ変換タイミングを他の信号のＡ／Ｄ変換タイミングと一致させることにより、Ａ／Ｄ変換のための割り込みを最小限に抑えることができ、システムの安定性を向上させることが可能となる。

続いて本実施形態に係るパワーステアリング制御装置の動作を説明する。図１１は、パワーステアリング制御装置の動作を表すメインフローチャートである。このフローチャートにおいて、ＣＰＵ１１３は、先ず各種タイマおよびレジスタの値を初期値に設定する（ステップＳ１０１）。すなわち、ＥＣＵ１は、ＰＷＭ基本タイマ１６１、制御開始タイマ１６６、Ａ／Ｄ開始タイマ１６７をリセットするとともに、デッドタイムレジスタ１６４に所望のデッドタイムの値を書き込む。

この後、ＰＷＭ基本タイマ１６１がスタートし（ステップＳ１０１）、三角波発生部１６２はタイマの値に基づき三角波を生成する（ステップＳ１０３）。比較部１６３はコンペアレジスタ１６５に格納されたデューティ比およびデッドタイムレジスタ１６４に格納されたデッドタイムの値に基づきパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂを出力する（ステップＳ１０４）。モータ駆動回路１１８はパルス信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂに基づく駆動電流をモータ３に供給することにより、モータ３によって補助トルクが発生させられる。

さらに、ＣＰＵ１１３はパワーステアリング装置の故障診断処理を行い、故障が検出された場合には所定のフェールセーフ処理を実行する（ステップＳ１０５）。ＥＣＵ１は、イグニッションキー５ａがオフになるまで上述のステップＳ１０１〜Ｓ１０５の処理を繰り返し実行することにより、パワーステアリング装置の制御を行う。

図１２は、Ａ／Ｄ変換の割込処理を表すフローチャートである。この割込処理は上述のメインフローチャートにおいてＡ／Ｄ開始タイマ１６０により割込が発生した場合に実行されるものである。また、図１３は、三角波と割込タイマとのタイミングチャートである。Ａ／Ｄ変換割込処理を図１２，図１３を交えながら説明する。

先ず、割込タイマは時刻ｔ０において、ＰＷＭ基本タイマ１６１、Ａ／Ｄ開始タイマ１６７が同時にスタートする。三角波発生部１６２はＰＷＭ基本タイマ１６１に基づき５０μsec周期の三角波を発生し、Ａ／Ｄ開始タイマ１６７は２５０μsec周期でアップ、ダウンを繰り返す。すなわち、Ａ／Ｄ開始タイマ１６７が２５０μsecをカウントすると（時刻ｔ１）、割込コントローラ１６８は制御処理部１６０に対して割込を発生させる（時刻ｔ１、ステップＳ１１０）。同時に、制御開始タイミングを決定するための制御開始タイマ１６６がスタートする（ステップＳ１１１）。

割込が発生してから制御処理部１６０がＡ／Ｄ変換処理を実際に実行するまでには、オーバーヘッド等の要因により所定の遅延時間Δｔを要し、制御処理部１６０は時刻ｔ２においてＡ／Ｄ変換処理を開始する（ステップＳ１１３）。Ａ／Ｄ変換処理は、予め定められた時間内、すなわち制御開始タイマ１６８による割込が発生するまで（ｔ２〜ｔ３）に処理を終了しなければ（ステップＳ１１４でＹＥＳ）、異常判定、若しくはＡ／Ｄ変換の強制終了がなされる（ステップＳ１１５）。この場合には、Ａ／Ｄ変換の対象となっている、トルク信号、モータ駆動電流、モータ端子電圧、レゾルバ検出信号のうち、制御において優先順位の高いものから順にＡ／Ｄ変換を行うことが望ましい。例えば、モータ端子電圧のＡ／Ｄ変換に先立って、モータ駆動電流のＡ／Ｄ変換を行うと良い。全信号についてのＡ／Ｄ変換が終了すると（ステップＳ１１６でＹＥＳ）、処理は図１１のメインフローチャートに戻る。

なお、上述したように、個々の信号のＡ／Ｄ変換に要する時間はデッドタイムｄよりも小さいことが望ましい。ＰＷＭのパルス信号のデューティ比が０％、１００％付近では電圧が安定する時間はデッドタイム程度の短い時間になるので、この時間内にＡ／Ｄ変換を行うことでスイッチングノイズの影響を回避することができる。

Ａ／Ｄ変換処理の後、制御開始タイマ１６６による割込が発生すると（時刻ｔ３、ステップＳ１１４でＹＥＳ）、制御処理部１６０はＡ／Ｄ変換されたトルク信号等に基づき制御演算を開始する。そして、演算結果に基づきコンペアレジスタ１６５が書き換えられ、所定のパルス幅の信号Ｗ，Ｖ，Ｕ，Ｗｂ，Ｖｂ，Ｕｂが比較部１６３から出力される。この結果、モータ３に駆動電流が供給され、補助トルクがステアリングシャフトに印加される。

同様に、時刻ｔ１から２５０μsec経過後に、Ａ／Ｄ開始タイマ１６７による割込が発生し、Ａ／Ｄ変換処理、制御処理が実行され、コンペアレジスタ１６５が書き換えられる。このようにして、２５０μsec毎にコンペアレジスタ１６５が書き換えられる。

なお、本実施形態においては、上述の割込処理の他に許可された割込処理はパワーオンリセット等の例外的ものだけである。このように、割込処理を限定することにより、無用な割込を最小限に抑えることができる。また、複数の割込を許可する場合には、制御開始タイマによる割込の優先順位を最も高くすることにより、安定した制御を実現することができる。

以上述べたように、本実施形態によれば、ＰＷＭタイマの複数周期毎に、Ａ／Ｄ変換、制御処理を実行することにより、割込処理の数を最小限に抑えることができ、制御装置の処理負担を軽減することが可能となる。また、Ａ／Ｄ変換をデッドタイム内に実行することにより、スイッチングノイズ等の影響を回避することが可能となる。

（第２実施形態）
図１４は本発明の第２実施形態に係るパワーステアリング制御装置のタイミングチャートを表している。本実施形態によれば、Ａ／Ｄ開始タイマ１６７は、ＰＷＭ基本タイマ１６１のスタート時刻ｔ１よりも、三角波のＡ／Ｄ変換開始に要する遅延時間Δｔだけ早い時刻ｔ０にスタートする。時刻ｔ０から２５０μsec経過後において、Ａ／Ｄ開始タイマ１６７による割込が発生し（時刻ｔ２）、さらに遅延時間Δｔ経過後にＡ／Ｄ変換処理が実行される（時刻ｔ３）。すなわち、Ａ／Ｄ変換のオーバーヘッド時間を考慮してＡ／Ｄ開始割込時刻を早めることにより、実際のＡ／Ｄ変換開始時刻と三角波の谷の時刻に一致させることができる。

制御開始タイマ１６６は時刻ｔ２においてスタートした後、時刻ｔ４において割込を発生させる。制御処理部１６０はＡ／Ｄ変換されたトルク信号、モータ電流等に基づき電流指令値を表すデューティ比を算出し、コンペアレジスタ１６８に出力する。他の構成については、上述の第１実施形態に係るパワーステアリング制御装置と同様であるので、以下の説明を省略する。

本実施形態においても、ＰＷＭの三角波の複数周期毎にＡ／Ｄ変換、制御処理を実行することにより、割込処理数を最小限に抑えることができる。また、遅延時間Δｔを考慮してＡ／Ｄ変換開始割込を発生させることにより、三角波の谷の時刻に正確にＡ／Ｄ変換を実行することが可能となる。

（第３実施形態）
図１５は本発明の第３実施形態に係るパワーステアリング制御装置のタイミングチャートを表している。本実施形態においては、フリーランニングタイマとコンペア・マッチ・レジスタとを比較することにより、２５０μsec周期の割込を発生することが可能である。フリーランニングタイマはPWM基本タイマ１６１の初期化（時刻ｔ０）から所定の遅延時間Δｔだけずれた時刻ｔ１にスタートする。遅延時間Δｔは、実際のプログラムを実行させ、システム動作の遅延時間を測定することにより決定される。コンペア・マッチ・レジスタとフリーランニングタイマとが一致した場合には割込が発生し（時刻ｔ２）、Ａ／Ｄ変換処理、制御処理が続いて実行される。割込発生と同時に、コンペア・マッチ・レジスタは書き換えられ、さらに２５０μsec後に割込を発生させる（時刻ｔ３）。他の構成については、第１実施形態と同様であるので、その説明を省略する。

本実施形態によれば、フリーランニングタイマとコンペア・マッチ・レジスタを用いることにより、PWMの三角波に同期した割込処理を実現することができる。これにより、無用な割込を抑え、装置の処理負担を軽減することが可能となる。

以上、本実施形態を説明したが、本発明は上述の構成に拘泥されることなく、本発明の趣旨を逸脱しない範囲で変更可能である。例えば、PWMの基本波は三角波に限らず、のこぎり波であっても良い。この場合には、のこぎり波の立ち上がり又は立ち下がりの時刻に同期するようにＡ／Ｄ変換処理、制御処理等の割込を発生させることができる。また、本実施形態に係るパワーステアリング制御装置はコラムタイプ、ラックタイプを問わず、また、油圧式パワーステアリング装置にも適用可能である。さらに、プログラムの形態は上述のフローチャートに限定されず、同様の機能を実現できるものであれば変更可能である。

本発明の第１実施形態に係るパワーステアリング装置の概略図である。 本発明の第１実施形態に係るパワーステアリング制御装置のブロック図である。 本発明の第１実施形態に係る制御演算処理を表すブロック図である。 本発明の第１実施形態に係るＰＷＭコントローラのブロック図である。 本発明の第１実施形態に係るＰＷＭ基本タイマ、パルス信号等のタイミングチャートである。 本発明の第１実施形態に係るＰＷＭ基本タイマ、パルス信号等のタイミングチャートである。 本発明の第１実施形態に係るコンペアレジスタのデューティ比、パルス信号、デッドタイムの関係を表すグラフである。 本発明の第１実施形態に係るコンペアレジスタのデューティ比、パルス信号、デッドタイムの関係を表すグラフである。 本発明の第１実施形態に係るコンペアレジスタ、デッドタイムレジスタ、三角波、パルス信号の関係を表すタイミングチャートである。 本発明の第１実施形態に係るＰＷＭ三角波とレゾルバ励磁信号とのタイミングチャートである。 本発明の第１実施形態に係るパワーステアリング制御装置の動作を表すメインフローチャートである。 本発明の第１実施形態に係るＡ／Ｄ変換割込処理を表すフローチャートである。 本発明の第１実施形態に係るＡ／Ｄ開始タイマ、制御開始タイマ、ＰＷＭ三角波のタイミングチャートである。； 本発明の第２実施形態に係るＡ／Ｄ開始タイマ、制御開始タイマ、ＰＷＭ三角波のタイミングチャートである。； 本発明の第３実施形態に係るＡ／Ｄ開始タイマ、制御開始タイマ、ＰＷＭ三角波のタイミングチャートである。；

符号の説明

１ ＥＣＵ
３ モータ
４ トルクセンサ
１１０ Ａ／Ｄコンバータ
１１３ ＣＰＵ
１１７ ＰＷＭコントローラ
１１８ モータ駆動回路
１１６ ＲＤコンバータ
１６０ 制御処理部
１６１ ＰＷＭ基本タイマ
１６３ 比較部
１６４ デッドタイムレジスタ
１６５ コンペアレジスタ
１６６ 制御開始タイマ
１６７ Ａ／Ｄ開始タイマ
１６８ 割込コントローラ

Claims (43)

1. ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流の制御目標電流値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御装置において、
   前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つを読み込む読込手段と、
   前記読込手段によって読み込まれた信号に基づき前記目標電流値を算出する制御処理手段とを備え、
   前記読込手段および前記制御処理手段は、前記ＰＷＭ基本波の複数周期毎に処理を実行することを特徴とするパワーステアリング制御装置。
2. 前記読込手段および前記制御処理手段は、前記ＰＷＭ基本波の複数周期毎であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行することを特徴とする請求項１に記載のパワーステアリング制御装置。
3. 前記読込手段および前記制御処理手段の少なくともいずれかは、割込処理によって処理を開始することを特徴とする請求項１乃至２のいずれかに記載のパワーステアリング制御装置。
4. 前記制御処理手段は、前記読込手段における処理が終了した後に処理を実行することを特徴とする請求項１乃至３に記載のパワーステアリング制御装置。
5. 前記読込手段は、所定時間内に処理を終了できなかった場合には、処理の異常を判断することを特徴とする請求項１乃至４のいずれかに記載のパワーステアリング制御装置。
6. 前記モータに設けられたレゾルバに対して、前記ＰＷＭ基本波に同期した励磁信号を供給し、前記読込手段によって前記レゾルバからの検出信号を読み込むことを特徴とする請求項１乃至５のいずれかに記載のパワーステアリング制御装置。
7. 前記読込手段は、Ａ／Ｄコンバータからなることを特徴とする請求項１乃至６に記載のパワーステアリング制御装置。
8. 前記PWM基本波の周期の整数倍が略１msecであることを特徴とする請求項１乃至７に記載のパワーステアリング装置。
9. ステアリングに印加された操舵トルクを検出するトルクセンサからのトルク信号、および補助トルク発生用のモータへの駆動電流を表す駆動電流信号の少なくともいずれかをＡ／Ｄ変換するＡ／Ｄコンバータと、
   前記トルク信号および前記駆動電流信号に基づき制御目標電流値を演算する制御処理部と
   前記制御目標電流値に基づき、所定周波数のＰＷＭ基本波を用いて正相および逆相のＰＷＭパルス信号を生成するとともに、２つの前記スイッチ素子が同時にオフとなるデッドタイムを前記正相および／または逆相のＰＷＭパルス信号に付加するＰＷＭコントローラと、
   前記制御目標値に従いＰＷＭデューティ指令値を演算するデューティ指令値演算部と、
   高電位と低電位との間に接続されるとともに、前記ＰＷＭパルス信号に基づき相補動作を行うことにより前記駆動電流を生成する２つのスイッチ素子を少なくとも備えた電流駆動回路とを有し、
   前記Ａ／Ｄコンバータは前記デッドタイムに相当する時間内においてＡ／Ｄ変換を実行することを特徴とするパワーステアリング制御装置。
10. 前記Ａ／Ｄコンバータは、前記ＰＷＭ基本波の複数周期毎であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行することを特徴とする請求項９に記載のパワーステアリング制御装置。
11. 前記制御処理部は、前記Ａ／Ｄコンバータにおける処理が終了した後に処理を開始することを特徴とする請求項１０に記載のパワーステアリング制御装置。
12. 前記制御処理部は、前記ＰＷＭ基本波の複数周期毎に、制御目標電流値を更新することを特徴とする請求項１１に記載のパワーステアリング制御装置。
13. 前記PWM基本波の周期の整数倍が略１msecであることを特徴とする請求項９乃至１２に記載のパワーステアリング制御装置。
14. 前記制御処理部の実行周期の逆数が割り切れる値であることを特徴とする請求項９に記載のパワーステアリング制御装置。
15. 前記PWM基本波のデューティを決定するためのデューティレジスタを備え、当該デューティレジスタの更新周期が前記制御処理手段によるデューティ演算周期よりも短いことを特徴とする請求項９に記載のパワーステアリング制御装置。
16. ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流の制御目標電流値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御装置において、
    前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つをＡ／Ｄ変換し、読み込む読込手段と、
    前記読込手段によって読み込まれた信号に基づき前記目標電流値を算出する制御処理手段とを備え、
    前記読込手段は前記ＰＷＭ基本波の周期の１／２以下の時間内においてＡ／Ｄ変換を完了することを特徴とするパワーステアリング制御装置。
17. ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流目標値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御方法において、
    前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つを読み込む読込ステップと、
    前記読込ステップによって読み込まれた信号に基づき前記目標電流値を算出する制御処理ステップとを備え、
    前記読込ステップおよび前記制御処理ステップは、前記ＰＷＭ基本波の複数周期毎に処理を実行することを特徴とするパワーステアリング制御方法。
18. 前記読込ステップおよび前記制御処理ステップは、前記ＰＷＭ基本波の複数周期毎であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行することを特徴とする請求項１７に記載のパワーステアリング制御方法。
19. 前記読込ステップおよび前記制御処理ステップの少なくともいずれかは、割込処理によって処理を開始することを特徴とする請求項１７乃至１８のいずれかに記載のパワーステアリング制御方法。
20. 前記制御処理ステップは、前記読込ステップにおける処理が終了した後に処理を実行することを特徴とする請求項１７乃至１９に記載のパワーステアリング制御方法。
21. 前記読込ステップは、所定時間内に処理を終了できなかった場合には、処理の異常を判断することを特徴とする請求項１７乃至２０のいずれかに記載のパワーステアリング制御方法。
22. 前記モータに設けられたレゾルバに対して、前記ＰＷＭ基本波に同期した励磁信号を供給し、前記読込ステップによって前記レゾルバからの検出信号を読み込むことを特徴とする請求項１７乃至２１のいずれかに記載のパワーステアリング制御方法。
23. 前記読込ステップは、Ａ／Ｄコンバータからなることを特徴とする請求項１７乃至２２に記載のパワーステアリング制御方法。
24. 前記PWM基本波の周期の整数倍が略１msecであることを特徴とする請求項１７乃至２３に記載のパワーステアリング制御方法。
25. ステアリングに印加された操舵トルクを検出するトルクセンサからのトルク信号、および補助トルク発生用のモータへの駆動電流を表す駆動電流信号の少なくともいずれかをＡ／Ｄコンバータを用いてＡ／Ｄ変換するステップと、
    前記トルク信号および前記駆動電流信号に基づき制御目標電流値を演算する制御処理ステップと
    前記制御目標電流値に基づき、所定周波数のＰＷＭ基本波を用いて正相および逆相のＰＷＭパルス信号を生成するとともに、２つの前記スイッチ素子が同時にオフとなるデッドタイムを前記正相および／または逆相のＰＷＭパルス信号に付加するステップと、
    前記制御目標値に従いＰＷＭデューティ指令値を演算するステップと、
    高電位と低電位との間に接続されるとともに、前記ＰＷＭパルス信号に基づき相補動作を行うことにより前記駆動電流を生成する２つのスイッチ素子を少なくとも備えた電流駆動回路を駆動するステップとを有し、
    前記Ａ／Ｄコンバータは前記デッドタイムに相当する時間内においてＡ／Ｄ変換を実行することを特徴とするパワーステアリング制御方法。
26. 前記Ａ／Ｄコンバータは、前記ＰＷＭ基本波の複数周期毎であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行することを特徴とする請求項２５に記載のパワーステアリング制御方法。
27. 前記制御処理ステップは、前記Ａ／Ｄコンバータにおける処理が終了した後に処理を開始することを特徴とする請求項２６に記載のパワーステアリング制御方法。
28. 前記制御処理ステップは、前記ＰＷＭ基本波の複数周期毎に、制御目標電流値を更新することを特徴とする請求項２７に記載のパワーステアリング制御方法。
29. 前記制御処理ステップの実行周期の逆数が割り切れる値であることを特徴とする請求項２５に記載のパワーステアリング制御方法。
30. 前記PWM基本波のデューティを決定するためのデューティレジスタの更新周期が前記制御処理ステップによるデューティ演算周期よりも短いことを特徴とする請求項２５に記載のパワーステアリング制御方法。
31. ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流目標値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御方法において、
    前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つをＡ／Ｄ変換し、読み込む読込ステップと、
    前記読込ステップによって読み込まれた信号に基づき前記目標電流値を算出する制御処理ステップとを備え、
    前記読込ステップは前記ＰＷＭ基本波の周期の１／２以下の時間内においてＡ／Ｄ変換を完了することを特徴とするパワーステアリング制御方法。
32. ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流目標値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御プログラムにおいて、
    前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つを読み込む読込ステップと、
    前記読込ステップによって読み込まれた信号に基づき前記目標電流値を算出する制御処理ステップとを備え、
    前記読込ステップおよび前記制御処理ステップは、前記ＰＷＭ基本波の複数周期毎に処理を実行することを特徴とするパワーステアリング制御プログラム。
33. 前記読込ステップおよび前記制御処理ステップは、前記ＰＷＭ基本波の複数周期毎であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行することを特徴とする請求項３２に記載のパワーステアリング制御プログラム。
34. 前記読込ステップおよび前記制御処理ステップの少なくともいずれかは、割込処理によって処理を開始することを特徴とする請求項３２乃至３３のいずれかに記載のパワーステアリング制御プログラム。
35. 前記制御処理ステップは、前記読込ステップにおける処理が終了した後に処理を実行することを特徴とする請求項３２乃至３４に記載のパワーステアリング制御プログラム。
36. 前記読込ステップは、所定時間内に処理を終了できなかった場合には、処理の異常を判断することを特徴とする請求項３２乃至３５のいずれかに記載のパワーステアリング制御プログラム。
37. ステアリングに印加された操舵トルクを検出するトルクセンサからのトルク信号、および補助トルク発生用のモータへの駆動電流を表す駆動電流信号の少なくともいずれかをＡ／Ｄコンバータを用いてＡ／Ｄ変換するステップと、
    前記トルク信号および前記駆動電流信号に基づき制御目標電流値を演算する制御処理ステップと
    前記制御目標電流値に基づき、所定周波数のＰＷＭ基本波を用いて正相および逆相のＰＷＭパルス信号を生成するとともに、２つの前記スイッチ素子が同時にオフとなるデッドタイムを前記正相および／または逆相のＰＷＭパルス信号に付加するステップと、
    前記制御目標値に従いＰＷＭデューティ指令値を演算するステップ、
    高電位と低電位との間に接続されるとともに、前記ＰＷＭパルス信号に基づき相補動作を行うことにより前記駆動電流を生成する２つのスイッチ素子を少なくとも備えた電流駆動回路を駆動するステップとを有し、
    前記Ａ／Ｄコンバータは前記デッドタイムに相当する時間内においてＡ／Ｄ変換を実行することを特徴とするパワーステアリング制御プログラム。
38. 前記Ａ／Ｄコンバータは、前記ＰＷＭ基本波の複数周期毎であって、前記ＰＷＭ基本波における一定のタイミングで処理を実行することを特徴とする請求項３７に記載のパワーステアリング制御プログラム。
39. 前記制御処理ステップは、前記Ａ／Ｄコンバータにおける処理が終了した後に処理を開始することを特徴とする請求項３７に記載のパワーステアリング制御プログラム。
40. 前記制御処理ステップは、前記ＰＷＭ基本波の複数周期毎に、制御目標電流値を更新することを特徴とする請求項３７に記載のパワーステアリング制御プログラム。
41. 前記制御処理ステップの実行周期の逆数が割り切れる値であることを特徴とする請求項３７に記載のパワーステアリング制御プログラム。
42. 前記PWM基本波のデューティを決定するためのデューティレジスタの更新周期が前記制御処理ステップによるデューティ演算周期よりも短いことを特徴とする請求項３７に記載のパワーステアリング制御プログラム。
43. ステアリングに印加された操舵トルクに基づき、モータを駆動するための駆動電流目標値を演算するとともに、当該制御目標電流値に基づき、所定のＰＷＭ基本波を用いてパルス幅変調されたＰＷＭ駆動電流をステアリングに印加するパワーステアリング制御プログラムにおいて、
    前記操舵トルクを表すトルク信号、前記ＰＷＭ駆動電流を表す信号、前記モータの端子電圧を表す信号の少なくとも一つをＡ／Ｄ変換し、読み込む読込ステップと、
    前記読込ステップによって読み込まれた信号に基づき前記目標電流値を算出する制御処理ステップとを備え、
    前記読込ステップは前記ＰＷＭ基本波の周期の１／２以下の時間内においてＡ／Ｄ変換を完了することを特徴とするパワーステアリング制御プログラム。
    

Images