[go: up one dir, main page]

JP2006148114A - 半導体を利用した薄膜トランジスタ表示板及びその製造方法 - Google Patents

半導体を利用した薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006148114A
JP2006148114A JP2005332181A JP2005332181A JP2006148114A JP 2006148114 A JP2006148114 A JP 2006148114A JP 2005332181 A JP2005332181 A JP 2005332181A JP 2005332181 A JP2005332181 A JP 2005332181A JP 2006148114 A JP2006148114 A JP 2006148114A
Authority
JP
Japan
Prior art keywords
organic semiconductor
gate
film
drain electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005332181A
Other languages
English (en)
Inventor
Min-Seong Ryu
旻 成 柳
Jong-Hyun Seo
宗 鉉 徐
Mun-Pyo Hong
▲ぶん▼ 杓 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006148114A publication Critical patent/JP2006148114A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】安定した接触特性及び電気的特性を有する信号線を含む有機半導体薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】まず、絶縁基板上にゲート線を形成し、ゲート線を覆う有機絶縁物質のゲート絶縁膜を形成する。次に、ゲート絶縁膜上に常温で非晶質状態のITO膜を積層して感光膜パターンを利用した湿式エッチング工程でパターニングして、データ線及びドレイン電極を形成する。この時、エッチング液はクロムエッチング液を利用する。次に、感光膜パターンを除去した後でアニーリング工程を実施して、非晶質状態のITO膜を準結晶化する。次に、有機半導体を形成した後、ドレイン電極を露出する接触孔を有する保護膜を形成し、接触孔を通じてドレイン電極と連結される画素電極を形成する。
【選択図】図7

Description

本発明は有機半導体薄膜トランジスタ表示板及びその製造方法に関し、より詳しくは、薄膜トランジスタのチャンネルが形成される半導体層が有機物質からなる有機半導体薄膜トランジスタ表示板及びその製造方法に関する。
次世代表示装置の駆動素子として、有機半導体を利用した電界効果トランジスタに対する研究が活発に行われている。一般に、有機半導体は、材料的側面から見ると、oligothiophene、pentacene、phthalocyanine、C60などの低分子材料と、polythiophene系列、polythienylenevinyleneなどの高分子材料とに大きく分けられる。低分子有機半導体は、電荷移動度(Mobility)が0.05乃至1.5と優れており、点滅比などの特性も優れている。しかし、シャドーマスク(Shadow mask)を利用して真空蒸着によって有機半導体を積層してパターニングしなければならないので、工程が複雑で、生産性が低く、量産が難しい。反面、高分子有機半導体は、電荷移動度は0.001乃至0.1と多少低いが、溶媒に溶解して基板上にコーティングまたは印刷が可能であるので、大面積表示板に有利で、量産が容易であるという長所がある。このような有機半導体を利用した薄膜トランジスタは、軽くて薄いので、大面積で大量生産可能な次世代表示装置の駆動素子として評価されている。
しかし、有機半導体は、膜質の特性が良くないため、後続工程の蒸着条件またはエッチング条件によって薄膜特性が容易に変化したり、薄膜が損傷されたりするといった問題が生じ、これは薄膜トランジスタの特性を低下させる原因として作用する。このような問題を解決するために、有機半導体と連結される信号線を先に積層してパターニングした後で、有機半導体をその上部に形成するのが好ましい。
この時、信号線を構成する導電物質は、有機半導体との電気的特性及びその下部のゲート絶縁膜との接触特性を考慮して選定されなければならない。この条件を満たす導電物質として、金(Au)または金合金(Au Alloy)、モリブデン(Mo)またはモリブデン合金(Mo Alloy)、及びニッケル(Ni)などが挙げられる。金は、低抵抗を有すると共に有機半導体と接触して薄膜トランジスタの特性を安定的に確保することができるという長所を有する。しかし、金または金合金は、有機絶縁物質または無機物質からなるゲート絶縁膜との接触特性が弱いという短所を有している。また、金と共に大きな仕事関数(work function)を有するモリブデン及びニッケルは、製造工程時に表面酸化膜が形成されて薄膜トランジスタの電気的特性を低下させるという短所を有している。
最近、薄膜トランジスタの電気的特性及び有機半導体の接触特性を安定的に確保することができる導電物質のうち、ITO(indium tin oxide)を利用して信号線を形成する技術が、“SID 2004 DIGEST,pp1298−1301”に発表された。
しかし、ITO膜は、有機絶縁物質のゲート絶縁膜との接触特性が特に悪いという短所を有しており、これによって、ITOの信号線は大型表示装置に適用するのが難しいという問題を抱えている。
本発明は、安定した接触特性及び電気的特性を有する信号線を含む有機半導体薄膜トランジスタ表示板及びその製造方法を提供することを目的とする。
前記目的を達成するために、本発明では、ITO膜を20−35℃の常温範囲で低温蒸着によって積層して、クロムエッチング液(HNO/(NHCe(NO/HO)を利用してパターニングする。この時、HNO:(NHCe(NO:HOの成分比は3−6w%:8−14w%:80−90w%であるのが好ましい。
本発明の一実施形態による有機半導体薄膜トランジスタ表示板は、絶縁基板上にゲート電極を有するゲート線が形成されており、その上部には、ゲート線が覆っていて、有機絶縁物質からなるゲート絶縁膜が形成されている。ゲート絶縁膜の上部に、ITO膜からなっていて、ゲート線と交差するデータ線及びゲート電極を中心にデータ線の一部と対向するドレイン電極が形成されている。ゲート絶縁膜の上部には、ゲート電極と重畳していて、データ線の一部であるソース電極及びドレイン電極の一部を覆う有機半導体が形成されている。有機半導体の上部には、保護膜が形成されており、ドレイン電極と連結されている画素電極が形成されている。
ITO膜は準結晶状態であり、ゲート絶縁膜と接触する接触界面から上部表面までが均一に準結晶状態であるのが好ましい。
ITO膜は側壁がテーパ構造からなるのが好ましい。
本発明の一実施形態による有機半導体薄膜トランジスタ表示板の製造方法では、絶縁基板上にゲート線を形成し、ゲート線を覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜上に20−35℃の常温範囲でITO膜を積層してパターニングして、ソース電極を有するデータ線及びドレイン電極を形成する。次に、有機半導体層を形成した後でパターニングして、有機半導体を形成し、有機半導体、データ線、及びドレイン電極上に保護膜を形成して、ドレイン電極と連結される画素電極を形成する。
ゲート絶縁膜は有機絶縁物質で形成するのが好ましい。
ITO膜をパターニングした後に、ITO膜をアニーリングする段階をさらに含むのが好ましく、アニーリング段階は180℃以上の温度で1−3時間実施するのが好ましい。
データ線及びドレイン電極形成段階では、前記ITO膜をクロムエッチング液で湿式エッチングし、クロムエッチング液は(HNO/(NHCe(NO/HO)であり、HNO:(NHCe(NO:HOの成分比は3−6w%:8−14w%:80−90w%が好ましい。
本発明では、信号線をパターニングする際に、非晶質状態のITO膜をパターニングすることにより、エッチングを均一に進めてITO膜が流失されるのを防止することができる。また、非晶質状態のITO膜をクロムエッチング液でパターニングすることにより、有機ゲート絶縁膜が損傷されるのを防止することができる。これにより、信号線と有機ゲート絶縁膜との接触特性を安定的に確保することができ、薄膜トランジスタの特性を向上させることができる。
添付した図面を参考にして、本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異した形態で実現でき、ここで説明する実施形態に限定されない。
図面においては、各層及び領域を明確に表現するために厚さを誇張して示した。明細書全体を通じて類似した部分については同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“すぐ上に”あるとする時、これはその中間に他の部分がない場合を意味する。
つぎに、本発明の実施形態による有機半導体薄膜トランジスタ表示板及びその製造方法について、図面を参考にして詳細に説明する。
まず、図1及び図2を参照して、本発明の一実施形態による有機半導体薄膜トランジスタ表示板の構造を説明する。
図1は本発明の一実施形態による有機半導体薄膜トランジスタ表示板の構造を示した配置図であり、図2は本発明の一実施形態による有機半導体薄膜トランジスタ表示板の構造を示した断面図であって、図1のII−II’線による断面図である。
本発明の実施形態による有機半導体薄膜トランジスタ表示板は、透明な絶縁基板110上に、ゲート信号を伝達する複数のゲート線121が形成されている。
ゲート線121は、主に横方向にのびていて、各ゲート線121の一部は突出して複数のゲート電極124を構成する。この時、ゲート線121の一端129は、外部回路または他の層との連結のために幅が拡張されている。
ゲート線121は、ゲート信号の遅延や電圧の降下を減らすことができるように、低い比抵抗の金属、例えば金、銀、アルミニウム(Al)またはアルミニウム合金などのアルミニウム系列金属からなる導電膜を含むのが好ましい。また、物理的性質が異なる二つ以上の導電膜を含むこともでき、この時には、一つの導電膜は低抵抗の導電物質からなり、他の導電膜は他の物質、特にIZO(indium zinc oxide)またはITO(indium tin oxide)との物理的、化学的、電気的接触特性の優れた物質、例えばモリブデン(Mo)、モリブデン合金(例:モリブデン−タングステン(MoW)合金)、クロム(Cr)などの導電物質からなるのが好ましい。
ゲート線121の側面は各々傾いており、その傾斜角は基板110の表面に対して約30−80゜である。
ゲート線121上には、PVP(poly vinyl phenol)などのような有機絶縁物質、または窒化ケイ素(SiNx)または酸化ケイ素(SiOx)などの無機絶縁物質からなるゲート絶縁膜140が形成されている。ここで、ゲート絶縁膜140は、OTS(octadecyl−trichloro−silane:オクタデシルトリクロロシラン)で表面処理されたSiO膜でありえる。ゲート絶縁膜140は、後に形成される有機半導体との接触特性が優れていて、粗度(roughness)が良好でなければならず、薄膜トランジスタの漏洩電流を誘導してはならない。
ゲート絶縁膜140上には、各々複数のデータ線171及び複数のドレイン電極175が形成されている。
データ線171は、主に縦方向にのびてゲート線121と交差して、データ電圧を伝達する。各データ線171からドレイン電極175に向かってのびた複数の分枝がソース電極173を構成する。一対のソース電極173及びドレイン電極175は、互いに分離されていて、ゲート電極124に対して互いに反対側に位置する。各データ線171は、外部回路または他の層との連結のために幅が拡張されている拡張部179を含む。
この時、データ線171及びドレイン電極175は、他の物質、特にゲート絶縁膜140及び後に形成される有機半導体との物理的、化学的、電気的接触特性の優れた物質、例えばITO、クロム(Cr)、金(Au)、ニッケル(Ni)、またはモリブデンなどを含む。本実施形態で、データ線171及びドレイン電極175は、下部のゲート絶縁膜140及び後に形成される有機半導体154との接触特性が優れていると同時に高い仕事関数を有するITO(indium tin oxide)からなる。特に、データ線171及びドレイン電極175を構成するITO膜は、準結晶(quasi−crystalline)状態であって、特にゲート絶縁膜140と接触する接触界面も準結晶状態であるので、ゲート絶縁膜140が有機絶縁物質からなっていても優れた接触特性を確保することができる。
次に、データ線171及びドレイン電極175が形成されているゲート絶縁膜140の上部には、有機半導体154が形成されている。この時、有機半導体154は、島型であり、ソース電極173とドレイン電極175との間のゲート絶縁膜140を完全に覆っていて、周縁の一部はソース電極173及びドレイン電極175の一部を覆っている。
有機半導体154には、水溶液や有機溶媒に溶解される高分子物質や低分子物質が利用される。高分子有機半導体は、一般に、溶媒によく溶解されるので、印刷工程に適している。そして、低分子有機半導体の中にも有機溶媒によく溶解される物質があるので、これを利用する。
有機半導体154は、テトラセン(tetracene)またはペンタセン(pentacene)の置換基を含む誘導体であったり、チオフェン環(thiophene ring)の2、5位置を通じて4乃至8個が連結されたオリゴチオフェン(oligothiophene)であったりすることができる。
また、有機半導体154は、ペリレンテトラカルボシリックジアンハイドライド(perylenetetracarboxylic dianhydride、PTCDA)またはそのイミド(imide)誘導体であったり、ナフタレンテトラカルボシリックジアンハイドライド(napthalenetetracarboxylic dianhydride、NTCDA)またはそのイミド(imide)誘導体であったりすることができる。
また、有機半導体154は、金属化フタロシアニン(metallized pthalocyanine)またはそのハロゲン化誘導体であったり、ペリレンまたはコロエン及びその置換基を含む誘導体であったりすることができる。ここで、フタロシアニン(metallized pthalocyanine)に添加される金属としては、銅、コバルト、亜鉛などが好ましい。
また、有機半導体154は、チエニレン(thienylene)及びビニレン(vinylene)のコオリマー(co−oligomer)またはコポリマー(co−polymer)でありえる。また、有機半導体154は、チオフェン(thiophene)でありえる。
また、有機半導体154は、ペリレン(perylene)またはコロエン(coroene)及びその置換基を含む誘導体でありえる。
また、有機半導体154は、このような誘導体のアロマティック(aromatic)またはヘテロアロマティック環(heteroaromatic ring)に炭素数1乃至30個のハイドロカーボンチェイン(hydrocarbonchain)を1個以上含む誘導体でありえる。
ゲート電極124、ソース電極173、及びドレイン電極175は、有機半導体154と共に薄膜トランジスタ(thin film transistor、TFT)を構成し、薄膜トランジスタのチャンネルは、ソース電極173とドレイン電極175との間の有機半導体154に形成される。
有機半導体154の上部には、乾式低温成膜工程が可能な絶縁物質からなる絶縁体164が形成されていて、このような絶縁体164は、有機半導体154を完全に覆っている。このような絶縁体164は、常温または低温の乾式成膜工程(dry process)で形成が可能なパリレン(parylene)などのような絶縁物質からなり、これにより、以後の成膜工程、つまり絶縁体164または保護膜190を形成する工程で有機半導体154が損傷されるのを防止する。したがって、有機半導体薄膜トランジスタの特性を安定的に確保することができる。
ゲート絶縁膜140、有機半導体154、及び絶縁体164上には、平坦化特性が優れていて感光性(photosensitivity)を有する有機物質、またはプラズマ化学気相蒸着(plasma enhanced chemical vapor deposition、PECVD)で形成されるa−Si:C:O、a−Si:O:Fなどの低誘電率絶縁物質、または窒化ケイ素または酸化ケイ素などからなる保護膜180が形成されている。
保護膜180には、ドレイン電極175及びデータ線171の端部179を各々露出する複数の接触孔185、182、及びゲート絶縁膜140と共にゲート線121の端部129を露出する接触孔181が形成されている。このように、保護膜180がゲート線121及びデータ線171の端部129、179を露出する接触孔181、182を有する実施形態は、外部の駆動回路を、異方性導電膜を利用してゲート線121及びデータ線171と連結するために、ゲート線121及びデータ線171が接触部を有する構造である。本実施形態とは異なり、ゲート線121またはデータ線171は、端部に接触部を有しないこともあり、このような構造では、基板110の上部に直接ゲート駆動回路が有機半導体薄膜トランジスタと同一層に形成されていて、ゲート線121及びデータ線171の端部は駆動回路の出力端に電気的に直接連結される。
接触孔185、181、182は、ドレイン電極175、ゲート線の端部129、及びデータ線の端部179を露出するが、接触孔185、181、182が後に形成されるITOまたはIZO導電膜との接触特性を確保することができる導電膜を露出するのが好ましく、接触孔185、181、182からは、ドレイン電極175、ゲート線121、及びデータ線171の端部179の境界線が露出される。
保護膜180上には、IZOまたはITOなどのような透明な導電物質または反射度を有する導電物質からなる複数の画素電極190及び複数の接触補助部材81、82が形成されている。
画素電極190は、接触孔185を通じてドレイン電極175と各々物理的・電気的に連結されていて、ドレイン電極175からデータ信号の印加を受ける。
また、画素電極190は、隣接するゲート線121及びデータ線171と重畳して開口率(apertureratio)を高めているが、重畳しないこともある。
接触補助部材81、82は、接触孔181、182を通じてゲート線及びデータ線の端部129、179と各々連結される。接触補助部材81、82は、ゲート線121及びデータ線171の各端部129、179と駆動回路のような外部装置との接触特性を補完し、これらを保護する役割を果たすもので、必須ではなく、これらの適用有無は選択的である。
前記のように構成された本発明による有機半導体薄膜トランジスタ表示板の動作作用を説明する。
例えば、P型半導体の場合には、ゲート電極124、ソース電極173、及びドレイン電極175に電圧が印加されていない時には、有機半導体層154内の電荷は全て有機半導体層154内に均等に広がっている。ソース電極173とドレイン電極175との間に電圧が印加されると、低い電圧下では電圧に比例して電流が流れる。この時、ゲート電極124に正の電圧を印加すれば、この印加された電圧による電界によって正孔は全て上に押されて上がるようになる。したがって、ゲート絶縁膜140に近い部分には電荷がない層が生じ、この層を空乏層(depletion layer)という。この場合に、ソース電極173及びドレイン電極175に電圧を印加すれば、電導可能な電荷運搬子が減っているため、ゲート電極124に電圧を印加しない場合より少ない電流が流れるようになる。反対に、ゲート電極124に負の電極を印加すれば、この印加された電圧による電界によって有機半導体層154とゲート絶縁膜140との間に正負の電荷が誘導される。したがって、ゲート絶縁膜140に近い部分に電荷の量が多い層が生じ、この層を蓄積層(accumulationlayer)という。この場合に、ソース電極173及びドレイン電極175に電圧を印加すれば、さらに多くの電流が流れるようになる。したがって、ソース電極173とドレイン電極175との間に電圧を印加した状態で、ゲート電極124に正の電圧及び負の電圧を交互に印加することによって、ソース電極173とドレイン電極175との間に流れる電流の量を制御することができる。このような電流の量の比を点滅比(on/off ratio)という。点滅比が大きいほど優れたトランジスタである。
以下、図1及び図2に示した液晶表示装置用有機半導体薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図3から図12及び図1及び図2を参照しながら詳細に説明する。
図3、図5、図8、図10、及び図12は本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順序ごとに示した配置図であり、図4は図3の有機半導体薄膜トランジスタ表示板のIV−IV’線による断面図であり、図6は図5の有機半導体薄膜トランジスタ表示板のVI−VI’線による断面図であり、図7はクロムエッチング液でITO膜をエッチングした後の、ITO膜の断面及び側壁を示した写真を示す図であり、図9は図8の有機半導体薄膜トランジスタ表示板のIX−IX’線による断面図であり、図11は図10の有機半導体薄膜トランジスタ表示板のXI−XI’線による断面図であり、図13は図12の有機半導体薄膜トランジスタ表示板のXIII−XIII’線による断面図である。
まず、図3及び図4に示されているように、透明な絶縁基板110上に、ゲート電極124を含むゲート線121を形成する。この時に使用される透明な絶縁基板110としては、ガラス、シリコン、またはプラスチックがある。そして、ゲート線121は、絶縁基板110上に、金、アルミニウム、またはこれらを含む合金などの導電膜を蒸着してこれを写真エッチング方法でパターニングして、ゲート電極124を含むゲート線121を形成する。
次に、図5及び図6に示されているように、絶縁基板110上にゲート線121を覆うゲート絶縁膜140を形成する。ゲート絶縁膜140は、化学気相蒸着方法(Chemical Vapor Deposition、CVD)で窒化ケイ素(SiNx)または酸化ケイ素(SiO)などの絶縁物質を500〜3000nmの厚さに蒸着して形成し、OTSに浸漬して表面処理することができる。また、ゲート絶縁膜140は、マレイミドスタレン(maleimide−styrene)、ポリビニルフェノール(Polyvinylphenol、PVP)、及びモジファイドシアノエチルフラン(Modified Cyanoethylpullulan、m−CEP)のうちの一つで形成することができる。
次に、ゲート絶縁膜140上に、ITOをスパッタリング方式で積層して、ITO膜を形成する。この時、スパッタリング工程は20−35℃の常温範囲で実施し、ITO膜は均一に非晶質状態である。次に、マスクを利用した写真エッチング工程で非晶質状態のITO膜の上部に感光膜パターンを形成した後、感光膜パターンをエッチングマスクとしてパターニングして、データ線171及びドレイン電極175を形成する。この時、エッチング工程はエッチング液を利用する湿式エッチングで実施し、エッチング液はクロムをエッチングするのに使用するクロムエッチング液(HNO/(NHCe(NO/HO)を利用する。この時、HNO:(NHCe(NO:HOの成分比は3−6w%:8−14w%:80−90w%であるのが好ましい。
ここで、ITO膜は、ゲート絶縁膜140と接触する下部界面から上部表面までが非晶質状態であるので、エッチング工程でもエッチングが一定に進められてITO膜が流失されない。100℃以上の常温で蒸着する時には、ITO膜の下部界面は非晶質状態であり、残りは準結晶状態であるので、エッチング工程時に非晶質状態である部分にはエッチングが急速に進められてITO膜が流失されるという問題が発生するが、本発明ではこのような問題を解決することができる。また、非晶質状態であるので、塩酸を含まないクロムエッチング液でパターニングすることによって、下部のゲート絶縁膜140が損傷されるのを最少化することができる。準結晶状態のITO膜をエッチングするためには塩酸を含むエッチング液を使用するためにゲート絶縁膜140が損傷されるが、本発明ではこのような問題を解決することができる。図7はクロムエッチング液でITO膜をエッチングした後の、ITO膜の断面及び側壁を示した写真示す図面であって、図7のようにITO膜はゲート絶縁膜の上部で流失されず、良好にパターニングされて、ITO膜の側壁は緩やかな傾斜角を有するテーパ構造を構成することが分かる。
次に、エッチングマスクとして使用した感光膜パターンを除去した後で、アニーリング工程を実施して、非晶質状態のITO膜を準結晶化して、データ線171及びドレイン電極175を完成する。アニーリング工程は180℃以上の温度で実施するのが好ましく、1−3時間実施するのが好ましい。
次に、図8及び図9のように、有機半導体層を形成した後でマスクを利用した写真エッチング工程でパターニングして、ゲート電極124の上部に有機半導体154を形成する。
次に、図10及び図11のように、有機半導体154が形成されている基板110の上部に、常温または低温の乾式成膜工程(dry process)でパリレン(parylene)などのような絶縁物質を積層して写真エッチング工程でパターニングして、有機半導体154を完全に覆う絶縁体164を形成する。このような常温の乾式成膜工程によって、有機半導体154が損傷されるのを防止することができ、これにより、有機半導体薄膜トランジスタの特性を安定的に確保することができる。
次に、図12及び図13に示されているように、データ線171及びドレイン電極175が形成されている基板110の上部に、有機半導体154及び絶縁体164を覆う保護膜180を積層してマスクを利用した写真エッチング工程でパターニングして、ドレイン電極175、ゲート線の端部129、及びデータ線の端部179が露出されるように接触孔185、181、182を形成する。この時にも、絶縁体164で有機半導体164を完全に覆った後で保護膜180を積層することによって、保護膜180の成膜工程で有機半導体154が損傷されるのを防止することができる。
次に、図1及び図2のように、透明な導電物質または反射度を有する導電物質を積層してパターニングして、ドレイン電極175と接触孔185を通じて連結される画素電極190及び接触部材81、82などを保護膜180上に形成する。
本発明は添付した図面に示された一実施形態を参考に説明されたが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者は、これに基づいて様々な変形及び均等な他の実施形態が可能であるという点を理解することができる。したがって、本発明の真の保護範囲は添付された請求の範囲によって決められるべきである。
本発明は、有機半導体薄膜トランジスタ表示板の製造分野において利用することができる。
本発明の一実施形態による有機半導体薄膜トランジスタ表示板の構造を示した配置図である。 図1の有機半導体薄膜トランジスタ表示板のII−II’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順序によって示した配置図である。 図3の有機半導体薄膜トランジスタ表示板のIV−IV’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順序によって示した配置図である。 図5の有機半導体薄膜トランジスタ表示板のVI−VI’線による断面図である。 クロムエッチング液でITO膜をエッチングした後の、ITO膜の断面及び側壁を示した写真である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順序によって示した配置図である。 図8の有機半導体薄膜トランジスタ表示板のIX−IX’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順序によって示した配置図である。 図10の有機半導体薄膜トランジスタ表示板のX−X’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順序によって示した配置図である。 図12の有機半導体薄膜トランジスタ表示板のXIII−XIII’線による断面図である。
符号の説明
121 ゲート線、
124 ゲート電極、
140 ゲート絶縁膜、
154 有機半導体層、
164 絶縁膜、
173 ソース電極、
171 データ線、
175 ドレイン電極、
180 保護膜、
181、182、185 接触孔、
190 画素電極、
81、82 接触補助部材。

Claims (10)

  1. 絶縁基板と、
    前記絶縁基板上に形成されていて、ゲート電極を有するゲート線と、
    前記ゲート線を覆っていて、有機絶縁物質からなるゲート絶縁膜と、
    前記ゲート絶縁膜の上部に、ITO膜からなっていて、前記ゲート線と交差するデータ線及び前記ゲート電極を中心に前記データ線と対向するドレイン電極と、
    前記データ線の一部であるソース電極及び前記ドレイン電極の上部の前記ゲート絶縁膜を覆っている有機半導体と、
    前記有機半導体の上部に形成されている保護膜と、
    前記ドレイン電極と連結されている画素電極と、
    を含むことを特徴とする、有機半導体薄膜トランジスタ表示板。
  2. 前記ITO膜は準結晶状態であることを特徴とする、請求項1に記載の有機半導体薄膜トランジスタ表示板。
  3. 前記ITO膜は、前記ゲート絶縁膜と接触する接触界面から上部表面までが均一に準結晶状態であることを特徴とする、請求項2に記載の有機半導体薄膜トランジスタ表示板。
  4. 前記ITO膜は側壁がテーパ構造からなることを特徴とする、請求項1に記載の有機半導体薄膜トランジスタ表示板。
  5. 絶縁基板上にゲート線を形成する段階と、
    前記ゲート線を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に20−35℃の常温範囲でITO膜を積層してパターニングして、ソース電極を有するデータ線及びドレイン電極を形成する段階と、
    有機半導体層を形成した後でパターニングして、有機半導体を形成する段階と、
    前記有機半導体、前記データ線、及び前記ドレイン電極上に保護膜を形成する段階と、
    前記ドレイン電極と連結される画素電極を形成する段階と、
    を含むことを特徴とする、薄膜トランジスタ表示板の製造方法。
  6. 前記ゲート絶縁膜は有機絶縁物質で形成することを特徴とする、請求項5に記載の薄膜トランジスタ表示板の製造方法。
  7. 前記ITO膜をパターニングした後に、前記ITO膜をアニーリングする段階をさらに含むことを特徴とする、請求項5に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記アニーリング段階は180℃以上の温度で実施することを特徴とする、請求項7に記載の薄膜トランジスタ表示板の製造方法。
  9. 前記データ線及び前記ドレイン電極形成段階では、前記ITO膜をクロムエッチング液で湿式エッチングすることを特徴とする、請求項8に記載の薄膜トランジスタ表示板の製造方法。
  10. 前記クロムエッチング液は(HNO/(NHCe(NO/HO)であることを特徴とする、請求項9に記載の薄膜トランジスタ表示板の製造方法。
JP2005332181A 2004-11-16 2005-11-16 半導体を利用した薄膜トランジスタ表示板及びその製造方法 Pending JP2006148114A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093561A KR101112541B1 (ko) 2004-11-16 2004-11-16 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2006148114A true JP2006148114A (ja) 2006-06-08

Family

ID=36385350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332181A Pending JP2006148114A (ja) 2004-11-16 2005-11-16 半導体を利用した薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (1) US20060102954A1 (ja)
JP (1) JP2006148114A (ja)
KR (1) KR101112541B1 (ja)
CN (1) CN1790681B (ja)
TW (1) TWI392095B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法
JP2014116616A (ja) * 2008-09-12 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9634029B2 (en) * 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
JP6855848B2 (ja) * 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281064A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JPH0317909A (ja) * 1989-06-15 1991-01-25 Semiconductor Energy Lab Co Ltd 酸化物導電膜の成膜加工方法
JPH06204247A (ja) * 1992-06-01 1994-07-22 Toshiba Corp 薄膜トランジスタの製造方法
JPH09232278A (ja) * 1996-02-21 1997-09-05 Asahi Glass Co Ltd 透明導電膜のパターニング方法と透明電極付き基体
JP2000122089A (ja) * 1998-10-15 2000-04-28 Sharp Corp 液晶表示装置
WO2000034961A1 (en) * 1998-12-10 2000-06-15 International Business Machines Corporation Method for forming transparent conductive film by using chemically amplified resist
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2003016858A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd インジウムスズ酸化膜の製造方法
JP2003043510A (ja) * 2001-08-01 2003-02-13 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6677062B2 (en) * 2000-07-19 2004-01-13 Matsushita Electric Industrial Co., Ltd. Substrate with an electrode and method of producing the same
EP1310004A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
WO2002084756A1 (en) * 2001-04-10 2002-10-24 Sarnoff Corporation Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors
KR100617029B1 (ko) * 2001-12-29 2006-08-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
KR20030094452A (ko) * 2002-06-04 2003-12-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100524552B1 (ko) * 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
EP1609196B1 (en) * 2003-04-01 2010-12-22 Canon Kabushiki Kaisha Organic semiconductor device
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281064A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JPH0317909A (ja) * 1989-06-15 1991-01-25 Semiconductor Energy Lab Co Ltd 酸化物導電膜の成膜加工方法
JPH06204247A (ja) * 1992-06-01 1994-07-22 Toshiba Corp 薄膜トランジスタの製造方法
JPH09232278A (ja) * 1996-02-21 1997-09-05 Asahi Glass Co Ltd 透明導電膜のパターニング方法と透明電極付き基体
JP2000122089A (ja) * 1998-10-15 2000-04-28 Sharp Corp 液晶表示装置
WO2000034961A1 (en) * 1998-12-10 2000-06-15 International Business Machines Corporation Method for forming transparent conductive film by using chemically amplified resist
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2003016858A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd インジウムスズ酸化膜の製造方法
JP2003043510A (ja) * 2001-08-01 2003-02-13 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116616A (ja) * 2008-09-12 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法

Also Published As

Publication number Publication date
KR20060054501A (ko) 2006-05-22
TW200618312A (en) 2006-06-01
TWI392095B (zh) 2013-04-01
KR101112541B1 (ko) 2012-03-13
US20060102954A1 (en) 2006-05-18
CN1790681B (zh) 2011-02-09
CN1790681A (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
CN100495717C (zh) 有机薄膜晶体管阵列及其制造方法
US7919778B2 (en) Making organic thin film transistor array panels
US7737448B2 (en) Thin film transistor array panel and manufacture thereof
US8389992B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US20070024766A1 (en) Organic thin film transistor display panel
US20090026445A1 (en) Organic thin film transistor array panel and method for manufacturing the same
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
US7838872B2 (en) Organic thin film transistor array panel
US7569851B2 (en) Organic thin film transistor array panels
KR101061845B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060104092A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
CN1983620B (zh) 有机薄膜晶体管阵列面板
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
KR101112541B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP2006216938A (ja) 有機絶縁膜、該有機絶縁膜を含む薄膜トランジスタ表示板及びその製造方法
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060097967A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212