JP2006032872A

JP2006032872A - 回路基板及び半導体装置

Info

Publication number: JP2006032872A
Application number: JP2004213737A
Authority: JP
Inventors: Misao Tokita; 操時田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-07-22
Filing date: 2004-07-22
Publication date: 2006-02-02

Abstract

【課題】パターンの疎密を低減して回路基板の反りを軽減して半導体チップや半導体装置のクラックを抑制し、電界メッキリードのパターンへの接続が容易であると共に、樹脂材料の流れを遮ることなくボイドの発生を抑制することができる回路基板及び半導体装置を提供する。
【解決手段】配線パターン２とダミーパターン３を備える回路基板１であって、ダミーパターンは配線パターンと略同一線幅で形成され、チップ下領域に形成されたダミーパターンは、半導体チップが押圧された際に、チップ下領域の略中央部からチップ下領域外に向かって流れるフィルム状接着剤の流路を遮らない様に構成されると共に、チップ下領域内に形成されたダミーパターンは、チップ下領域外で電気的に接続されている。
【選択図】図１

Description

本発明は回路基板及び半導体装置に関する。詳しくは、所定のダミーパターンを回路基板に形成し、パターンの疎密を低減することによって、回路基板の反りを軽減すると共に半導体チップ及び半導体装置のクラックを抑制しようとした回路基板及び半導体装置に係るものである。

電子機器の小型化や薄型化及び高機能化の動向に伴い、半導体チップの高速化、高集積化、多ピン化と同時に半導体チップを高密度に回路基板に実装するための高密度実装技術が益々進歩しており、その１つとして、半導体チップを回路基板に直接フェースダウンで電気的に接続するフリップチップ方式による実装技術がある。

フリップチップ方式による実装では、先ず、半導体チップ１０１の接続端子１０２に対応して図２で示す様に回路基板１０３に配線パターン１０４を形成した後、図３（ａ）で示す様に、半導体チップを搭載する回路基板の位置Ａに予め異方性導電テープ１０５（以下、ＡＣＦテープと言う）を貼り合わせる。次に、図３（ｂ）で示す様に、ＡＣＦテープ上に半導体チップを搭載し、図３（ｃ）で示す様に加圧及び加熱して半導体チップと回路基板を電気的に接続させることによって、半導体装置を得ることができる。

ところで、上記した半導体装置では、回路基板における配線パターンを形成した領域と配線パターンを形成していない領域で線膨張係数が異なるために、半導体チップと回路基板とを電気的に貼り合せるために回路基板の加熱を行った場合や、半導体装置の環境温度が変化した場合等に、回路基板に反りが発生し、半導体チップや半導体装置のクラックの原因の１つとなっていた。

かかる不具合を解消すべく、配線パターンが形成されていない領域にべた状のダミーパターン（以下、べたパターンと言う）、ドット状のダミーパターン（以下、ドットパターンと言う）、格子状のダミーパターン（以下、格子パターンと言う）を形成し、パターンの疎密を低減する技術が提案されている（例えば、特許文献１参照。）。

特開平７−４５９３２号公報

しかしながら、上記したべたパターンでは、却ってダミーパターンを形成したべた領域のパターンが密になり過ぎるなど、パターンの疎密を充分に解消することができなかった。即ち、べたパターンではパターンの疎密を充分に解消することができず、依然として線膨張係数の差に起因して回路基板に反りが発生し、半導体チップや半導体装置にクラックが生じる恐れがあった。

また、パターン（配線パターン及びダミーパターン）は一般に銅で形成されることが多いのであるが、銅は腐食し易いために、パターンには通常金メッキ等を施している。ここで、電界メッキにてパターンにメッキを施す場合に、ドットパターンでは、電界メッキリードのダミーパターンへの接続が極めて困難になってしまう。なお、無電界メッキにてパターンにメッキを施す場合には、ボンディングパッド厚みのバラツキによる接続不良が発生する恐れがある。

また、格子パターンでは、半導体チップを回路基板に実装する際の樹脂材料の流れを遮ることとなり、ボイドが発生する恐れがある。なお、ボイドが発生すると、以降の吸湿により水分がボイド内に溜まり、ボイドが隣接パターンとまたごしている場合は電気的にリークが生じて動作不良を起こしたり、また、マザーボードへの実装時による過熱で一般にポップコーン現象と称される水蒸気爆発により、接着部を破壊する不良の原因となりかねない。

本発明は以上の点に鑑みて創案されたものであって、パターンの疎密を低減して回路基板の反りの軽減を図ることにより半導体チップや半導体装置のクラックを抑制し、電界メッキリードのダミーパターンへの接続の容易化を図ると共に、樹脂材料の流れを遮ることなくボイドの発生を抑制することができる回路基板及び半導体装置を提供することを目的とするものである。

上記の目的を達成するために、本発明に係る回路基板は、フィルム状接着剤を介して配置された後に押圧されることによって搭載される半導体チップと電気的に接続される配線パターンと、該配線パターンの非形成領域に形成された前記配線パターンと略同一線幅のダミーパターンを備える回路基板であって、前記半導体チップが搭載される領域内に形成された前記ダミーパターンは、前記半導体チップが押圧された際に、前記半導体チップが搭載される領域の略中央領域から前記半導体チップが搭載される領域外に向かって流れるフィルム状接着剤の流路を遮らない様に構成されると共に、前記半導体チップが搭載される領域外で電気的に接続されている。

また、上記の目的を達成するために、本発明に係る半導体装置は、半導体チップと、該半導体チップと電気的に接続される配線パターンと、該配線パターンの非形成領域に形成された前記配線パターンと略同一線幅のダミーパターンを有する回路基板を備え、前記回路基板上にフィルム状接着剤を介して前記半導体チップが配置され、同半導体チップが押圧されることによって、前記回路基板に前記半導体チップが搭載された半導体装置において、前記半導体チップが搭載される領域内に形成された前記ダミーパターンは、前記半導体チップが押圧された際に、前記半導体チップが搭載される領域の略中央領域から前記半導体チップが搭載される領域外に向かって流れるフィルム状接着剤の流路を遮らない様に構成されると共に、前記半導体チップが搭載される領域外で電気的に接続されている。

ここで、配線パターンの非形成領域に形成されたダミーパターンが、配線パターンと略同一線幅であるために、パターンの疎密を容易に調整することができ、べたパターンを形成する場合の様に、過度にダミーパターンを形成してしまい、ダミーパターンを形成した領域が却って密になり過ぎるといったこともなく、回路基板のパターンの疎密を充分に解消することができる。

また、回路基板の半導体チップが搭載される領域（以下、チップ下領域）に形成されたダミーパターンが、半導体チップが押圧された際に、チップ下領域の略中央領域からチップ下領域外に向かって流れるフィルム状接着剤の流路を遮らない様に構成されているために、チップ下領域におけるフィルム状接着剤の流れが良好になる。

以下、上記したフィルム状接着剤の流れについて図面を用いて説明する。
即ち、回路基板上にフィルム状接着剤を介して半導体チップを配置した後に、回路基板に半導体チップを搭載すべく半導体チップを押圧すると、図４（ａ）で示す様に、フィルム状接着剤が、図４中符号Ｃで示すチップ下領域の略中央領域からチップ下領域外に向かって流れようとする。
このとき、図４（ｂ）で示す様に、フィルム状接着剤の流路を遮らない様にチップ下のダミーパターンを形成した場合には、フィルム状接着剤がチップ下領域の略中央領域からチップ下領域外に向かってスムーズに流れる。
一方、例えば、図４（ｃ）で示す様に、フィルム状接着剤の流路を遮る様にチップ下ダミーパターンを形成した場合には、図４中符号Ｄで示す領域にフィルム状接着剤が溜まってしまい、フィルム状接着剤がチップ下領域の略中央領域からチップ下領域外に向かうスムーズな流れが阻害される。
従って、上記した様に、チップ下領域に形成されたダミーパターンが、チップ下領域の略中央領域からチップ下領域外に向かって流れるフィルム状接着剤の流路を遮らない様に構成されることによって、チップ下領域におけるフィルム状接着剤の流れが良好になる。

また、チップ下領域に形成されたダミーパターンが、チップ下領域外で電気的に接続されたことによって、ダミーパターンの電界メッキリードの引き出しを容易に行うことができる。
即ち、チップ下領域におけるフィルム状接着剤の流れを考慮して、チップ下領域の略中央領域からチップ下領域外に向かって流れるフィルム状接着剤の流路を遮らない様にダミーパターンを形成すると、チップ下領域において各ダミーパターンが分離されてしまい、ドットパターンを形成した場合と同様に、電界メッキリードのダミーパターンへの接続が極めて困難になってしまうと考えられる。そこで、フィルム状接着剤の流れに悪影響を及ぼさないチップ下領域外において、複数のダミーパターンが電気的に接続されたことによって、各ダミーパターンが電気的に接続され、ダミーパターンの電界メッキリードの引き出しが極めて容易になる。

上記した本発明の回路基板及び半導体装置では、回路基板のパターンの疎密を充分に解消することができるために、線膨張係数の差に起因する回路基板の反りを軽減することができる。また、回路基板の反りが軽減するために、半導体チップや半導体装置のクラックの発生を抑制することができる。

また、チップ下領域におけるフィルム状接着剤の流れが良好になるために、ボイドの発生を抑制することができ、半導体装置の品質の向上を図ることができると共に、歩留りの向上を実現することができる。

更に、ダミーパターンの電界メッキリードの引き出しを容易に行うことができるために、ダミーパターンの電界メッキの容易化を実現することができる。

以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した回路基板の一例を説明するための模式図であり、ここで示す回路基板１には、搭載される半導体チップの接続端子に対応した銅製の配線パターン２が形成されており、配線パターンの非形成領域には、図１中符号ｄで示す配線パターンの線幅と略同一の線幅ｄ'の銅製のダミーパターン３が形成されている。なお、配線パターン及びダミーパターンにはいずれも銅の腐食を抑制するために金メッキが施されている。

また、図１中符号ａで示すチップ下領域内に形成されたダミーパターンは、水平軸（図１中横方向）と平行となる様に形成され、チップ下領域に形成されたダミーパターンと連設したチップ下領域外に形成されたダミーパターンは、格子状に形成されている。即ち、チップ下領域内に形成されたダミーパターンは、チップ下領域の略中央領域から図１中左側方向にフィルム状接着剤が流れようとした際に、流れを遮らない様に構成されている。また、チップ下領域内に形成されたダミーパターンはチップ下領域外に形成されたダミーパターンを介して電気的に接続されている。

なお、チップ下領域外に形成されたダミーパターンは、配線パターンと略同一の線幅ｄ'で形成されることにより、回路基板に形成されたパターンの疎密を充分に解消すると共に、チップ下領域外でチップ下領域内のダミーパターンを電気的に接続することにより、金メッキを施す際に、チップ下領域内のダミーパターンの電界メッキリードの役割を担うことができれば充分であり、必ずしも格子状である必要は無い。

また、本実施例におけるチップ下領域内のダミーパターンは、水平軸と平行になる様に形成されたダミーパターン３ａを形成すると共に、この水平なダミーパターンと略４５°をなす枝状の小さな突起状ダミーパターン３ｂをも形成している。これは、金メッキを施したダミーパターンと樹脂材料は一般に接着力が弱いために、水平なダミーパターンに小さな突起状のダミーパターンを形成して凹凸を設けることにより、アンカー効果によるダミーパターンと樹脂材料との接着力の向上を狙ったものである。
なお、ダミーパターンに凹凸を設ける場合には、フィルム状接着剤の流れを阻害しない様に留意する必要がある。

なお、上記した本発明を適用した回路基板に半導体チップをフリップチップ方式で実装する場合には、熱硬化性樹脂をベースとした接着剤に導電粒子として金属粒子（例えばＮｉ粒子）や金属コートプラス導電粒子を分散したＡＣＦテープを予めチップ下領域に貼り合わせ、その後ＡＣＦテープ上に半導体チップを搭載し、加圧及び加熱して半導体チップと回路基板を電気的に接続させる。

本発明を適用した回路基板では、配線パターンの非形成領域に、ダミーパターンが配線パターンと略同一の線幅ｄ'で形成されているために、回路基板のパターンの疎密を充分に解消することができ、回路基板に半導体チップをフリップチップ方式で実装する場合等に加熱を行ったとしても回路基板に生じる反りを軽減することができる。また、回路基板に生じる反りを軽減することができるために、半導体チップや半導体装置に発生するクラックの抑制を図ることも可能となる。
更に、フリップチップ方式による実装時のみならず、回路基板に半導体チップを実装した後に、半導体装置の環境温度が変化した場合に生じ得る回路基板の反りを抑制することもできる。

また、チップ下領域におけるダミーパターンが、水平軸と平行になる様に形成されており、フリップチップ方式により半導体チップを回路基板に実装する際の加熱によりペースト状となったフィルム状接着剤がチップ下領域の略中央領域から図1中左側方向にスムーズに流れるために、ボイドの発生を抑制することができる。

更に、チップ下領域内のダミーパターンがチップ下領域外のダミーパターンを介して電気的に接続されているために、ダミーパターンに腐食を防止すべく金メッキを施す際に、チップ下領域外のダミーパターンが電界メッキリードの役割を果たすことができ、ダミーパターンの電界メッキを容易に行うことができる。

また、チップ下領域内のダミーパターンに小さな突起状ダミーパターンを形成していることによって、アンカー効果によりフィルム状接着剤とダミーパターンとの接着力が向上し、半導体装置の強度の向上を実現することができる。

本発明を適用した回路基板の一例を説明するための模式図である。従来の回路基板を説明するための模式図である。フリップチップ方式による実装を説明するための模式図である。ボイドの抑制を説明するための模式図である。

符号の説明

１回路基板
２配線パターン
３ダミーパターン
３ａ水平軸と平行になる様に形成されたダミーパターン
３ｂ突起状ダミーパターン

Claims

フィルム状接着剤を介して配置された後に押圧されることによって搭載される半導体チップと電気的に接続される配線パターンと、
該配線パターンの非形成領域に形成された前記配線パターンと略同一線幅のダミーパターンを備える回路基板であって、
前記半導体チップが搭載される領域内に形成された前記ダミーパターンは、前記半導体チップが押圧された際に、前記半導体チップが搭載される領域の略中央領域から前記半導体チップが搭載される領域外に向かって流れるフィルム状接着剤の流路を遮らない様に構成されると共に、
前記半導体チップが搭載される領域外で電気的に接続された
ことを特徴とする回路基板。
少なくとも前記半導体チップが搭載される領域内に形成されたダミーパターンは、凹凸形状を有する
ことを特徴とする請求項１に記載の回路基板。
半導体チップと、
該半導体チップと電気的に接続される配線パターンと、該配線パターンの非形成領域に形成された前記配線パターンと略同一線幅のダミーパターンを有する回路基板を備え、
前記回路基板上にフィルム状接着剤を介して前記半導体チップが配置され、同半導体チップが押圧されることによって、前記回路基板に前記半導体チップが搭載された半導体装置において、
前記半導体チップが搭載される領域内に形成された前記ダミーパターンは、前記半導体チップが押圧された際に、前記半導体チップが搭載される領域の略中央領域から前記半導体チップが搭載される領域外に向かって流れるフィルム状接着剤の流路を遮らない様に構成されると共に、
前記半導体チップが搭載される領域外で電気的に接続された
ことを特徴とする半導体装置。