JP2006032799A - シリコンエピタキシャルウェーハおよびその製造方法 - Google Patents
シリコンエピタキシャルウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2006032799A JP2006032799A JP2004212165A JP2004212165A JP2006032799A JP 2006032799 A JP2006032799 A JP 2006032799A JP 2004212165 A JP2004212165 A JP 2004212165A JP 2004212165 A JP2004212165 A JP 2004212165A JP 2006032799 A JP2006032799 A JP 2006032799A
- Authority
- JP
- Japan
- Prior art keywords
- silicon epitaxial
- epitaxial wafer
- oxygen
- single crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10P36/00—
-
- H10P36/20—
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H10P14/20—
-
- H10P14/2905—
-
- H10P14/3411—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】 ボロンドープによる抵抗率0.018Ω・cm以下のp+CZ基板を使用するとともに、酸素析出物が観察困難な寸法となっているにも関わらず、IG効果は十分に確保でき、かつ、基板の反りや変形などの問題も生じ難くなるよう、該酸素析出物の形成状態を適性化できるシリコンエピタキシャルウェーハを提供する。
【解決手段】 シリコンエピタキシャルウェーハ100は、CZ法により製造され、かつ、抵抗率が0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板1上に、シリコンエピタキシャル層2を形成してなる。シリコンエピタキシャルウェーハ100を構成するシリコン単結晶基板1中には、密度1×108cm−3以上3×109cm−3以下のバルク積層欠陥13を有する。
【選択図】 図1
Description
本発明は、比較的高濃度のボロン(硼素)が添加されたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長してなるシリコンエピタキシャルウェーハおよびその製造方法に関する。
抵抗率が0.018Ω・cm以下の低抵抗率となるように、チョクラルスキー法(Czochralski法;以下、単にCZ法という)により高濃度のボロンが添加されて製造されたシリコン単結晶基板(以下、p+CZ基板という)上に、シリコンエピタキシャル層を気相成長して得られるシリコンエピタキシャルウェーハは、例えばラッチアップ防止のため、あるいは、素子形成領域を無欠陥化するために広く用いられている。
p+CZ基板には、結晶引上げ工程において結晶が固化してから室温まで冷却される間に、多数の酸素析出核が形成されている。酸素析出核の寸法は通常1nm以下と極めて小さい。析出核は、上記の核形成温度以上であってシリコン単結晶バルクへの再固溶に係るある臨界温度以下に保持された場合、酸素析出物へと成長する。この酸素析出物はBMD(Bulk Micro Defect)の1つであり、耐圧低下や電流リークなどの不良要因となるため、デバイス形成領域には極力形成されていないことが望ましい。しかし、素子形成に利用されない基板領域においては、該酸素析出物を、デバイス工程での重金属成分のゲッターとして有効活用することができるので、シリコンエピタキシャルウェーハにおいても、成長用のシリコン単結晶基板には、反りなどの不具合が生じない範囲で酸素析出物を積極形成することが行なわれている。このような酸素析出物による重金属のゲッタリング効果は、いわゆるIG(Intrinsic Gettering)効果の1つである。
ところで、酸素析出物の析出核は、上記の臨界温度よりも高温に保持すれば、シリコン単結晶バルクに再固溶して消滅することが知られている。シリコンエピタキシャルウェーハでは、シリコンエピタキシャル層の気相成長工程が、核消滅する1100℃以上の高温熱処理に相当するために、気相成長前に多数存在していた酸素析出核も、該気相成長の熱履歴によって大幅に減少することになる。析出核が減少すると、使用するシリコン単結晶基板の初期酸素濃度が高くても、半導体デバイス製造工程での酸素析出物の形成は抑制され、IG効果はあまり期待できなくなる。
そこで、この問題を解決するために、シリコンエピタキシャルウェーハに450℃以上750℃以下の低温熱処理を施して、p+CZ基板中に新たに酸素析出核を形成させ、その後に中温熱処理(低温熱処理と高温熱処理の間の温度範囲)を施して酸素析出物を成長させる方法が提案されている(特許文献1、2、3)。また、特許文献1には、p+CZ基板中に酸素析出核あるいは酸素析出物を形成した後にシリコンエピタキシャル層を気相成長することにより、シリコンエピタキシャルウェーハを製造する方法も提案されている。
ところで、ボロンドープによるp+CZ基板においては、特許文献1〜3に開示されているごとく、基板の抵抗率が小さくなるほど(つまり、ボロン濃度が高くなるほど)、酸素析出核の形成密度、ひいては中温熱処理後の酸素析出物の形成密度が高くなる傾向にある。これは、p+CZ基板に添加されている多量のボロン(ドーパント)がシリコンバルク中で負イオン化し、これが、酸素析出を阻害する正に帯電した格子間シリコン原子と結合して、その移動を抑制するのが原因であると考えられている。
前述のIG効果の観点においては、一般には、酸素析出物の形成密度は多ければ多いほど有利になると考えられている。しかし、酸素析出物の形成密度は、ある上限値を超えるとIG効果自体は頭打ちとなり、それ以上に過度に酸素析出物の形成密度が増大することは、基板の反りや変形などを招きやすくなるため、却って望ましくないことがわかっている。
他方、基板中の初期酸素濃度がほぼ同じであれば、酸素析出物の総析出体積はほぼ同じになると考えられるから、酸素析出物の形成密度(より正確には、数形成密度)が多くなれば、得られる酸素析出物の組織形態がより微細化することは明らかである。最終的に得られるIG効果を適正化するためには、基板中の酸素析出物の形成密度を制御パラメータとすることがより直接的であり、従来の量産工程では、基板断面の光学顕微鏡観察や赤外散乱トモグラフ法により酸素析出物密度の測定を行なっていた。しかし、ボロンドープによるp+CZ基板(抵抗率0.018Ω・cm以下)では、酸素析出物の寸法がサブミクロンオーダーとなり、光学顕微鏡観察を用いる場合は、500倍〜1000倍の高倍率で観察を行う必要が生ずる。光学顕微鏡を用いてこのような高倍率で観察を行うと非常に焦点が合わせ辛いので、酸素析出物密度の測定に長時間を要する。また、酸素析出物を見やすくするために一般には基板表面に選択エッチングを施して観察を行なうが、その選択エッチングにより面荒れが発生すると、微細な酸素析出物は見づらくなる。赤外散乱トモグラフ法は、装置間で測定値の相関を取ることが難しい。
さらに、酸素析出物を観察可能とするための選択エッチングにも、実は従来の方法には大きな問題がある。例えば、JIS:H0609(1999)には、結晶欠陥観察用の選択エッチング液として弗酸/硝酸/酢酸/水の容積比を規定した混酸水溶液が開示されているが、本発明者等の検討によれば、ボロンドープによる抵抗率0.018Ω・cm以下のp+CZ基板に対して、この液では酸素析出物を観察可能となるようにエッチングすることが非常に難しい。また、透過型電子顕微鏡では試料作成等に多大な労力を要する上、観察視野も限られているために、量産用としての酸素析出物の計数方法には全く向かない。
従って、以上のような要因により、従来開示されているp+CZ基板の酸素析出物密度は、より多くの酸素析出物が形成されているにも関わらず、上記光学的手法による分解能の限界や選択エッチング条件の不適性などにより、実際よりも低い値に計数されている可能性が高い。その結果、真の酸素析出物の形成密度が現実には過多となり、基板の反りや変形などの問題も生じ易くなる。
本発明の課題は、ボロンドープによる抵抗率0.018Ω・cm以下のp+CZ基板を使用するとともに、酸素析出物が観察困難な寸法となっているにも関わらず、IG効果を十分に確保でき、かつ、基板の反りや変形などの問題も生じ難くなるよう、該酸素析出物の形成状態を適性化できるシリコンエピタキシャルウェーハと、その製造方法とを提供することにある。
本発明のシリコンエピタキシャルウェーハは、上記課題を解決するためになされたものであり、CZ法により製造され、かつ、抵抗率が0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板(p+CZ基板)上に、シリコンエピタキシャル層を形成してなるシリコンエピタキシャルウェーハにおいて、シリコンエピタキシャルウェーハを構成する前記シリコン単結晶基板中に、密度1×108cm−3以上3×109cm−3以下のバルク積層欠陥を有することを特徴とする。
本発明者らは、上記ボロンドープp+CZ基板を用いたシリコンエピタキシャルウェーハにおいて、従来の手法では検出が困難となるほど酸素析出物が微細化する点に鑑み、IG効果は十分に確保でき、かつ、基板の反りや変形などの問題も生じ難くなる範囲を、酸素析出物の形成密度とは別のパラメータにより適性化することを検討した。その結果、酸素析出物を熱処理することによって導入されるバルク積層欠陥が、微細化した酸素析出物の形成密度と良好な相関を有してなり、かつ、そのバルク積層欠陥の形成密度が、1×108cm−3以上3×109cm−3以下のときの、ボロンドープp+CZ基板を用いたシリコンエピタキシャルウェーハにおいて、上記所期の特性が充足可能となることを見出して、本発明を完成するに至った。
従来は、微細な酸素析出物の形成密度を光学的手法により無理に測定しようとしていたために、その測定値には誤差も多く、ボロンドープp+CZ基板を用いたシリコンエピタキシャルウェーハに限っていえば、一般に認知されている酸素析出物形成密度の適正数値範囲も、必ずしも信頼できるものとはいえない。これに対し、本発明にて採用するバルク積層欠陥は、酸素析出物と比較して光学顕微鏡観察による検出がはるかに容易であり、計数ミスも生じにくい。従って、酸素析出物の計数精度に拘泥することなく、当該バルク積層欠陥の形成密度を用いて適正範囲を規定することで、実際に形成される酸素析出物が相当微細化していても、IG効果確保と基板の反り防止とを両立させた特性を確実に実現できる。
バルク積層欠陥は、酸素析出物を熱処理することによって導入される結晶欠陥であり、熱処理済のシリコンエピタキシャルウェーハを選択エッチングすることにより、光学顕微鏡下で50倍〜100倍の倍率でも観察することができる。バルク積層欠陥の密度は、光学顕微鏡下で観察したバルク積層欠陥の個数にエッチング代を乗じて求めることができる。例えば、シリコンエピタキシャルウェーハをエッチング代0.5μmで選択エッチングし、倍率1000倍の光学顕微鏡下で撮影した7cm×9cmの写真に23個のBSFが観察された場合、バルク積層欠陥の密度は、
23×(1000)2/(7×9)/0.5×104=7.3×109cm−3
として算出される。
23×(1000)2/(7×9)/0.5×104=7.3×109cm−3
として算出される。
バルク積層欠陥の密度が1×108cm−3未満になると、酸素析出物の形成密度が不十分となり、IG効果を十分に確保できなくなる。他方、バルク積層欠陥の密度が3×109cm−3を超えると、酸素析出物の形成密度が過剰となり、基板の反り等を生じやすくなる。バルク積層欠陥の密度は、より望ましくは、5×108cm−3以上2×109cm−3以下とするのがよい。
また、基板の抵抗率が0.018Ω・cmより高くなると、酸素析出を促進するボロンの濃度が小さすぎ、酸素析出物が微細化することによる問題がそもそも生じないし、酸素析出核の個数も減少するから、IG効果を十分に確保するにたる酸素析出物の形成密度を確保できなくなる。該観点において、基板の抵抗率は0.014Ω・cm未満に設定することがより望ましい。他方、酸素析出物の形成密度が過度に増加して基板の反り等を生じ難くする観点からは、基板の抵抗率は0.011Ω・cm以上となるように設定することが望ましい。
また、シリコン単結晶基板中の初期酸素濃度は、6×1017cm−3以上10×1017cm−3以下であることが好ましい。初期酸素濃度が6×1017/cm3未満では、酸素析出物の形成密度を十分に確保できなくなり、IG効果が十分に期待できない。逆に、初期酸素濃度が10×1017/cm3を超えると、酸素析出物の形成密度が過多となり、反り等のウェーハの変形が急に大きくなる可能性が高くなる。なお本明細書において酸素濃度の単位は、JEIDA(社団法人日本電子工業振興会の略称。現在はJEITA(社団法人電子情報技術産業協会)に改称された)の基準を用いて示すものとする。
また、本発明のシリコンエピタキシャルウェーハの製造方法は、
CZ法により製造され、かつ抵抗率が0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長する気相成長工程と、
気相成長工程後に、450℃以上750℃以下の範囲内で、酸素析出核を形成する低温熱処理工程と、低温熱処理の温度よりも高く、気相成長の温度よりも低い範囲内の中温熱処理を施し、シリコン単結晶基板中のバルク積層欠陥密度を1×108cm−3以上3×109cm−3以下とする中温熱処理工程と、をこの順に行うことを特徴とする。
IG効果を十分に確保するにたる酸素析出物の形成密度を確保するためには、基板の抵抗率を0.014Ω・cm未満に設定することがより望ましい。
CZ法により製造され、かつ抵抗率が0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長する気相成長工程と、
気相成長工程後に、450℃以上750℃以下の範囲内で、酸素析出核を形成する低温熱処理工程と、低温熱処理の温度よりも高く、気相成長の温度よりも低い範囲内の中温熱処理を施し、シリコン単結晶基板中のバルク積層欠陥密度を1×108cm−3以上3×109cm−3以下とする中温熱処理工程と、をこの順に行うことを特徴とする。
IG効果を十分に確保するにたる酸素析出物の形成密度を確保するためには、基板の抵抗率を0.014Ω・cm未満に設定することがより望ましい。
気相成長工程後に上記温度範囲内での低温熱処理を施すことにより、該気相成長工程中に消滅・減少した酸素析出核を、IG効果確保の上で必要な形成密度となるように復元することができる。その後、低温熱処理の温度よりも高く気相成長の温度よりも低い範囲内の温度、より具体的には、800℃以上1100℃未満の中温熱処理をさらに施すことにより、酸素析出核を酸素析出物とすることができ、同時に、その一部がバルク積層欠陥となる。
本発明のシリコンエピタキシャルウェーハは、低抵抗率のボロンドープp+CZ基板を用いるため、酸素析出物は、選択エッチング後に比較的大きいものが光学顕微鏡を用いて500倍〜1000倍の高倍率でやっと見える程度(平均寸法で300nm以下と思われる)の微細なものが主体となるから、正確な析出核の密度は結局のところ推定できない。そこで、本発明の製造方法においては、中温熱処理後はバルク積層欠陥密度であれば容易に観察可能である点に着目し、シリコン単結晶基板中のバルク積層欠陥密度が前述の適正数値範囲内となるような条件で、気相成長後に低温熱処理と中温熱処理とを行なうようにする。これにより、IG効果確保と基板の反り防止とを両立させた本発明のエピタキシャルウェーハを確実に得ることができる。
上記の通り、本発明が適用対象とするボロンドープp+CZ基板では、酸素析出核の個数を直接特定することは困難であるから、これに代えてバルク積層欠陥の形成密度が上記の範囲内のものとなるように、ボロン濃度に応じて低温熱処理の温度及び時間を随時適正化する必要がある。しかし、450℃未満ではバルク積層欠陥(あるいは酸素析出核)の形成数が極端に少なくなり、逆に750℃を超えると格子間酸素の過飽和度が低すぎるために、バルク積層欠陥(あるいは酸素析出核)の形成数は不十分となる。それ故、上記低温熱処理の温度は450℃以上750℃以下の範囲内にて設定する。
以下に、図面を用いて本発明の実施形態を説明する。
図1は、本発明のシリコンエピタキシャルウェーハ100を示す概略図である。本発明のシリコンエピタキシャルウェーハ100は、CZ法により抵抗率が0.009Ω・cm以上0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板1上に、1100℃以上の温度でシリコンエピタキシャル層2を気相成長してなる。シリコンエピタキシャルウェーハ100には気相成長後に450℃以上750℃以下の低温熱処理がなされており、さらに低温熱処理の温度より高く気相成長温度より低い範囲内の中温熱処理を施すことにより、シリコン単結晶基板1に、酸素析出物12と密度1×108cm−3以上3×109cm−3以下のバルク積層欠陥(以下、「BSF」と記載する)13とが形成される。酸素析出物12は非常に微細であるが、概ねBSF13の10倍前後の密度にて形成され、IG効果を発現する。
図1は、本発明のシリコンエピタキシャルウェーハ100を示す概略図である。本発明のシリコンエピタキシャルウェーハ100は、CZ法により抵抗率が0.009Ω・cm以上0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板1上に、1100℃以上の温度でシリコンエピタキシャル層2を気相成長してなる。シリコンエピタキシャルウェーハ100には気相成長後に450℃以上750℃以下の低温熱処理がなされており、さらに低温熱処理の温度より高く気相成長温度より低い範囲内の中温熱処理を施すことにより、シリコン単結晶基板1に、酸素析出物12と密度1×108cm−3以上3×109cm−3以下のバルク積層欠陥(以下、「BSF」と記載する)13とが形成される。酸素析出物12は非常に微細であるが、概ねBSF13の10倍前後の密度にて形成され、IG効果を発現する。
シリコン単結晶基板1中の格子間酸素濃度は、6×1017/cm3以上10×1017/cm3以下に制御されている。格子間酸素濃度が6×1017/cm3に達していないと、気相成長後に例えば3時間未満の短時間で行う450℃以上750℃以下の低温熱処理では、シリコン単結晶基板1中に十分な密度の酸素析出核11(図2)が形成しづらく、その後の中温熱処理で十分な密度の酸素析出物12も形成しにくくなり、ゲッタリング効果が十分に期待できない。逆に、格子間酸素濃度が10×1017/cm3を超えると、低温熱処理で多量の酸素析出核11が形成されるために中温熱処理により酸素析出物12が過多となり、ウェーハの変形が急に大きくなる可能性が高くなる。なお、ウェーハの変形を抑制するためには、酸素析出物12の密度を1×1011cm−3未満とすることが好ましい。
図2は、本発明のシリコンエピタキシャルウェーハ100の製造方法を示す概略工程図である。まず、ボロンを添加して抵抗率が0.009Ω・cm以上0.018Ω・cm以下、初期酸素濃度が6×1017cm−3以上10×1017cm−3以下に調整されたp+型CZシリコン単結晶基板1(以下、単に基板1という)を準備する(図2a)。基板1中には、結晶引上げ工程においてシリコン単結晶が固化してから室温まで冷却される間に形成された酸素析出核11が存在する。
次に、基板1上に1100℃以上の温度でシリコンエピタキシャル層2を気相成長する気相成長工程を行い、シリコンエピタキシャルウェーハ50を得る(図2b)。気相成長工程は1100℃以上の高温で行われるため、結晶引上げ工程で形成された基板1中の酸素析出核11の殆どが溶体化する。
気相成長工程後、シリコンエピタキシャルウェーハ50を図示しない熱処理炉に投入し、酸化性雰囲気中、450℃以上750℃以下の低温熱処理を所定時間施し、前記基板1中に酸素析出核11を再び形成し、シリコンエピタキシャルウェーハ60とする(図2c)。酸化性雰囲気は、例えば乾燥酸素が窒素等の不活性ガスで希釈されてなる雰囲気であるが、乾燥酸素100%の雰囲気でもよい。低温熱処理は、450℃未満の温度で行うと格子間酸素の拡散が極端に遅くなり、酸素析出核11が形成されにくい。また、低温熱処理温度が750℃を超えると、格子間酸素の過飽和度が低くなるため、やはり酸素析出核11が形成されにくくなる。
酸素析出核11は、800℃以上1100℃未満の中温熱処理をさらに施すことにより酸素析出物12となる(図2d)と同時に、その一部がBSF13となり、シリコンエピタキシャルウェーハ100が得られる。このとき観察されるBSFの密度が1×108cm−3以上3×109cm−3以下となるように、前述の低温熱処理と中温熱処理の温度及び時間を調整する。
以下に、実施例をあげて本発明をさらに具体的に説明する。なお、本実施例に記載されるシリコン単結晶基板1の初期酸素濃度は、不活性ガス融解法による測定値を、通常抵抗率(1〜20Ω・cm)の基板を用いて求められたフーリエ変換赤外分光法と不活性ガス融解法との相関関係に基づいて換算したものである。また、酸素析出物密度とBSF密度は、酸素析出核11の形成されたシリコンエピタキシャルウェーハ60に中温熱処理をさらに施すことにより酸素析出物12とBSF13を形成させた後に、フッ酸(49〜50wt%):硝酸(60〜62wt%):酢酸(99〜100wt%):水=1:15:6:6(容量比)からなるエッチング液を用いて選択エッチングし、倍率1000倍の光学顕微鏡を用いて測定する。この組成のエッチング液を使用すると、前記JISに開示されているエッチング液と比較して、BSF13だけでなく、微細な酸素析出物12も明瞭に観察することができるようになる。図4は、その例を示す光学顕微鏡観察画像であり、比較的細長く棒状に表れているのがBSF13,散点状に微細に認められるのが酸素析出物12である。
まず、抵抗率0.012Ω・cm、初期酸素濃度6.8×1017/cm3(13.6ppma)のボロンドープシリコン単結晶基板1を用意し、該基板1の(100)主表面上に、抵抗率20Ω・cm、厚さ5μmのシリコンエピタキシャル層2を1100℃の温度で気相成長させ、シリコンエピタキシャルウェーハ50を得る。
次に、シリコンエピタキシャルウェーハ50に対し、酸素3%、窒素97%の酸化性雰囲気中、酸素析出核形成用の低温熱処理を650℃の温度で1時間行い、シリコンエピタキシャルウェーハ60を得る。その後、800℃/4時間+1000℃/16時間の中温熱処理を行って酸素析出物12とBSF13とを成長させ、得られたシリコンエピタキシャルウェーハ100を構成する基板1中の酸素析出物密度とBSF密度を評価したところ、酸素析出物密度が1.3×1010/cm3、BSF密度が1.6×109/cm3であった。
なお、比較のため、抵抗率0.016Ω・cm、初期酸素濃度6.0×1017/cm3(12.0ppma)のボロンドープシリコン単結晶基板1を用い、低温熱処理を施さずに中温熱処理を行った以外は、実施例1と同じ条件で気相成長と熱処理を行ったところ、酸素析出物12とBSF13のいずれの形成も確認することができなかった。
図3は、基板抵抗率を種々に設定したp+CZ基板1を用いて上記のごとく製造したシリコンエピタキシャルウェーハ50に対し、650℃で1時間の低温熱処理と800℃/4時間+1000℃/16時間の中温熱処理とをこの順に行なったときの、酸素析出物12とBSF13との形成密度の関係を示すものである。両者には明らかに正の相関があり、基板抵抗率が0.011Ω・cm以上0.018Ω・cm以下の範囲内で、酸素析出物12の密度はBSF13の密度の概ね10倍の値を示していることがわかる。なお、この酸素析出物密度は、前述のエッチング液を用いることで、はじめて正確な測定が可能となったものである。また、抵抗率が0.014Ω・cm未満のシリコン単結晶基板を用いることにより、より確実に酸素析出物12の密度を、IG効果の十分に確保できる1×109cm−3以上とすることができることがわかる(BSF13の密度は、今回の測定では3×108cm−3以上となっている)。
1 シリコン単結晶基板
2 シリコンエピタキシャル層
11 酸素析出核
12 酸素析出物
13 バルク積層欠陥
50、60、100 シリコンエピタキシャルウェーハ
2 シリコンエピタキシャル層
11 酸素析出核
12 酸素析出物
13 バルク積層欠陥
50、60、100 シリコンエピタキシャルウェーハ
Claims (6)
- CZ法により製造され、かつ、抵抗率が0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上に、シリコンエピタキシャル層を形成してなるシリコンエピタキシャルウェーハにおいて、
前記シリコンエピタキシャルウェーハを構成する前記シリコン単結晶基板中に、密度1×108cm−3以上3×109cm−3以下のバルク積層欠陥を有することを特徴とするシリコンエピタキシャルウェーハ。 - 前記シリコン単結晶基板の抵抗率が0.014Ω・cm未満であることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハ。
- 前記シリコン単結晶基板の抵抗率が0.011Ω・cm以上であることを特徴とする請求項1または請求項2に記載のシリコンエピタキシャルウェーハ。
- 前記シリコン単結晶基板中の初期酸素濃度が、6×1017cm−3以上10×1017cm−3以下であることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハ。
- CZ法により製造され、かつ抵抗率が0.018Ω・cm以下となるようにボロンがドープされたシリコン単結晶基板上に、シリコンエピタキシャル層を気相成長する気相成長工程と、
前記気相成長工程後に、450℃以上750℃以下の範囲内で、酸素析出核を形成する低温熱処理工程と、前記低温熱処理の温度よりも高く、前記気相成長の温度よりも低い範囲内の中温熱処理を施し、前記シリコン単結晶基板中のバルク積層欠陥密度を1×108cm−3以上3×109cm−3以下とする中温熱処理工程と、
をこの順に行うことを特徴とするシリコンエピタキシャルウェーハの製造方法。 - 前記シリコン単結晶基板の抵抗率が0.014Ω・cm未満であることを特徴とする請求項5に記載のシリコンエピタキシャルウェーハの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004212165A JP2006032799A (ja) | 2004-07-20 | 2004-07-20 | シリコンエピタキシャルウェーハおよびその製造方法 |
| KR1020077001277A KR20070032789A (ko) | 2004-07-20 | 2005-06-27 | 실리콘 에피택셜 웨이퍼 및 그 제조방법 |
| US11/632,720 US20070269338A1 (en) | 2004-07-20 | 2005-06-27 | Silicon Epitaxial Wafer and Manufacturing Method Thereof |
| PCT/JP2005/011749 WO2006008915A1 (ja) | 2004-07-20 | 2005-06-27 | シリコンエピタキシャルウェーハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004212165A JP2006032799A (ja) | 2004-07-20 | 2004-07-20 | シリコンエピタキシャルウェーハおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006032799A true JP2006032799A (ja) | 2006-02-02 |
Family
ID=35785038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004212165A Pending JP2006032799A (ja) | 2004-07-20 | 2004-07-20 | シリコンエピタキシャルウェーハおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070269338A1 (ja) |
| JP (1) | JP2006032799A (ja) |
| KR (1) | KR20070032789A (ja) |
| WO (1) | WO2006008915A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136500A1 (ja) * | 2007-05-02 | 2008-11-13 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| US8143142B2 (en) | 2009-03-13 | 2012-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating epi-wafer, epi-wafer fabricated by the method, and image sensor fabricated using the epi-wafer |
| JP2016032035A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2016213320A (ja) * | 2015-05-08 | 2016-12-15 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| JP2024517393A (ja) * | 2021-04-13 | 2024-04-22 | ジルトロニック アクチエンゲゼルシャフト | 堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977216B2 (en) * | 2008-09-29 | 2011-07-12 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283529A (ja) * | 1996-02-15 | 1997-10-31 | Toshiba Microelectron Corp | 半導体基板の製造方法およびその検査方法 |
| JPH10270455A (ja) * | 1997-03-26 | 1998-10-09 | Toshiba Corp | 半導体基板の製造方法 |
| JPH11204534A (ja) * | 1998-01-14 | 1999-07-30 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハの製造方法 |
| WO2001056071A1 (fr) * | 2000-01-26 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche epitaxiale de silicium |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617011A (en) * | 1979-07-23 | 1981-02-18 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS6066827A (ja) * | 1983-09-24 | 1985-04-17 | Mitsubishi Metal Corp | シリコンウエハ−中への結晶欠陥導入制御法 |
| JP3055594B2 (ja) * | 1994-02-11 | 2000-06-26 | 信越半導体株式会社 | シリコン結晶中の酸素析出量の評価方法 |
| TW331017B (en) * | 1996-02-15 | 1998-05-01 | Toshiba Co Ltd | Manufacturing and checking method of semiconductor substrate |
| EP0996145A3 (en) * | 1998-09-04 | 2000-11-08 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| US6326279B1 (en) * | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| JP4236243B2 (ja) * | 2002-10-31 | 2009-03-11 | Sumco Techxiv株式会社 | シリコンウェーハの製造方法 |
-
2004
- 2004-07-20 JP JP2004212165A patent/JP2006032799A/ja active Pending
-
2005
- 2005-06-27 US US11/632,720 patent/US20070269338A1/en not_active Abandoned
- 2005-06-27 WO PCT/JP2005/011749 patent/WO2006008915A1/ja not_active Ceased
- 2005-06-27 KR KR1020077001277A patent/KR20070032789A/ko not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283529A (ja) * | 1996-02-15 | 1997-10-31 | Toshiba Microelectron Corp | 半導体基板の製造方法およびその検査方法 |
| JPH10270455A (ja) * | 1997-03-26 | 1998-10-09 | Toshiba Corp | 半導体基板の製造方法 |
| JPH11204534A (ja) * | 1998-01-14 | 1999-07-30 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハの製造方法 |
| WO2001056071A1 (fr) * | 2000-01-26 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche epitaxiale de silicium |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136500A1 (ja) * | 2007-05-02 | 2008-11-13 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| US8382894B2 (en) | 2007-05-02 | 2013-02-26 | Siltronic Ag | Process for the preparation of silicon wafer with reduced slip and warpage |
| JP5256195B2 (ja) * | 2007-05-02 | 2013-08-07 | ジルトロニック アクチエンゲゼルシャフト | シリコンウエハ及びその製造方法 |
| US8143142B2 (en) | 2009-03-13 | 2012-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating epi-wafer, epi-wafer fabricated by the method, and image sensor fabricated using the epi-wafer |
| JP2016032035A (ja) * | 2014-07-29 | 2016-03-07 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2016213320A (ja) * | 2015-05-08 | 2016-12-15 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| JP2024517393A (ja) * | 2021-04-13 | 2024-04-22 | ジルトロニック アクチエンゲゼルシャフト | 堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法 |
| JP7642860B2 (ja) | 2021-04-13 | 2025-03-10 | ジルトロニック アクチエンゲゼルシャフト | 堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070269338A1 (en) | 2007-11-22 |
| KR20070032789A (ko) | 2007-03-22 |
| WO2006008915A1 (ja) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5256195B2 (ja) | シリコンウエハ及びその製造方法 | |
| JP5439305B2 (ja) | シリコン基板の製造方法及びシリコン基板 | |
| JPWO2001027362A1 (ja) | エピタキシャルウエーハ用シリコン単結晶ウエーハ、エピタキシャルウエーハ及びこれらの製造方法並びに評価方法 | |
| KR100971163B1 (ko) | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 | |
| JP6044277B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| CN103392223B (zh) | 硅基板的制造方法及硅基板 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JP5160023B2 (ja) | シリコンウェーハ及びシリコンウェーハの製造方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP2006032799A (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
| TW200819561A (en) | Process for producing p-doped and epitaxially coated semiconductor wafers from silicon | |
| US7081422B2 (en) | Manufacturing process for annealed wafer and annealed wafer | |
| JP2006040972A (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
| JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
| JP4711167B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR102858653B1 (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2015135872A (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| JP2006188423A (ja) | シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2005050942A (ja) | シリコンウェーハ及びその製造方法 | |
| JP2006332689A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2023167343A (ja) | シリコンウェーハ及びエピタキシャルシリコンウェーハ | |
| JP4356039B2 (ja) | エピタキシャルシリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101110 |