JP2006032568A - ドライエッチング方法および半導体装置の製造方法 - Google Patents

Abstract

【課題】 レジスト膜をマスクにした被加工材料のドライエッチングにおいて、レジスト膜の荒れを抑制しパターン側壁のストライエーションを低減させる。
【解決手段】 下層配線１上に第１エッチングストッパー層２、Ｌｏｗ−ｋ膜３、キャップ層４を積層して形成し、上記キャップ層４上にＡＲＣ膜５、および配線溝パターン７を有するレジストマスク６を形成する。そして、少なくとも炭素およびフッ素を含むガスであって上記炭素に対するフッ素の原子比率が４以上になるガスをプラズマ励起し、レジストマスク６をエッチングのマスクにして層間絶縁膜になるキャップ層４およびＬｏｗ−ｋ膜３をドライエッチングして、上記層間絶縁膜に配線溝８を形成する。
【選択図】 図１

Description

本発明は、ドライエッチング方法および半導体装置の製造方法に係り、詳しくは、レジストマスクのエッチング荒れが少なく、微細なレジストパターンの被加工材料へのパターン転写が容易なドライエッチング方法および半導体装置の製造方法に関する。

近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。

配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来より、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という）を用いることが試みられてきた。Ｌｏｗ−ｋ膜を用いた銅配線の形成方法としては、ダマシン法によるものがある。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。

ダマシン法は、具体的には、たとえば、下層配線の上にエッチングストッパー層あるいは絶縁性バリア層としてたとえばＳｉＣ（炭化シリコン）膜、そしてＬｏｗ−ｋ膜およびキャップ膜を順に形成した後、レジスト膜をマスクとしたドライエッチングによって配線溝を形成し、アッシングによりレジスト膜を除去し、上記エッチングストッパー層をエッチングしてから配線溝内にバリアメタル、銅あるいは銅合金材で成る配線材料膜を埋込むことによって溝配線を形成する方法である。配線材料膜の埋込みは、ＣＶＤ法、メッキ法等により配線溝を埋設するようにして配線材料膜を形成した後、配線溝の内部にのみ配線材料膜を残すようにＣＭＰ（Chemical Mechanical Polishing；化学的機械研磨）法を用いて表面を平坦化することによって実現することができる。

１３０ｎｍノード〜６５ｎｍノードの溝配線の形成では、ＡｒＦエキシマレーザー（波長；約１９３ｎｍ）露光によりレジストパターンが形成されるのが主流であり、ＡｒＦエキシマレーザー露光に対応したレジスト（膜）をマスクにしてＬｏｗ−ｋ膜をドライエッチングした場合、レジスト表面が荒れるという問題がある。このレジスト荒れは、パターン側壁において、被加工材料のＬｏｗ−ｋ膜に転写され、Ｌｏｗ−ｋ膜のパターン側壁（配線溝側壁）がぎざぎざになる、いわゆるストライエーション（Ｓｔｒｉａｔｉｏｎ）が発生する。微細化に伴い、配線の場合は、配線間隔が狭くなり、６５ｎｍノードでは、１層目の配線では、１８０ｎｍ〜２００ｎｍピッチになると予想される。即ち、ライン／スペース（Ｌ／Ｓ）が９０ｎｍ／９０ｎｍ〜１００ｎｍ／１００ｎｍになる。ストライエーション値を配線寸法の最大値と最小値との差で表すと、その値が１０ｎｍ程度でも、配線幅寸法のおよそ１０％を占め、配線長の非常に長くなる溝配線ではその影響が無視できなくなる。このストライエーションの影響としては、配線間において、リーク電流の増大や、ショートが挙げられる。さらに、配線材料膜の下層に設けられるバリアメタルの成膜不良により生じる、ＣｕメッキでのＣｕ膜中のボイドも発生しやすくなる。そして、配線層間を接続ための接続孔（ビアホール）に銅材等の導電体材料を埋込んでビアプラグを形成する場合も、全く同様の問題が生じる。

本発明は、上述の事情に鑑みてなされたもので、レジスト膜をマスクにして被加工材料をドライエッチングするとき、レジスト膜の荒れを抑制しパターン側壁に生じるストライエーションを低減することを目的とする。

上記課題を解決するために、ドライエッチング方法にかかる発明は、少なくとも炭素およびフッ素を含むガスをプラズマ励起し被加工材料上のレジスト膜をマスクにして前記被加工材料を選択的にエッチングするドライエッチング方法であって、前記ガスに含まれる炭素に対するフッ素の原子比率が４以上である構成になっている。

上記発明において、前記ガスはフルオロカーボンガスを含む。あるいは、前記ガスにＨＦガス、Ｆ_２ガス、ＳＦ_６ガスあるいはＮＦ_３ガスを添加する構成になっている。

そして、半導体装置の製造方法にかかる発明は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に配線溝パターンを有するレジスト膜を形成する工程と、少なくとも炭素およびフッ素を含むガスであって前記炭素に対する前記フッ素の原子比率が４以上であるガスをプラズマ励起し、前記レジスト膜をマスクにして前記層間絶縁膜をドライエッチングして、前記層間絶縁膜に配線溝を形成する工程と、前記レジスト膜を除去した後、前記配線溝に配線材料膜を埋設して配線層を形成する工程と、を有する構成になっている。

本発明の構成によれば、レジスト膜をマスクにした被加工材料のドライエッチングにおいて、レジストマスクの荒れが抑制され、パターン側壁のストライエーションが低減して、パターン形状が細長くなる微細なエッチング加工が可能になる。

以下、本発明に係る半導体装置の製造方法の一例として、被加工材料である低誘電率の層間絶縁膜をドライエッチングしシングルダマシン法による銅配線を形成する方法について図１〜図３を参照して説明する。そして、その中で、本発明のドライエッチング方法について併せて説明する。図１乃至３は上記配線の製造工程順の素子断面図である。

まず、図１（ａ）に示すように、シリコン基板上に形成された下層配線１の上に第１エッチングストッパー層２を成膜する。第１エッチングストッパー層２は、たとえばＳｉＣ膜、ＳｉＣＮ膜あるいはＳｉＮ膜で構成される。

この上にＬｏｗ−ｋ膜３を成膜する。Ｌｏｗ−ｋ膜３は、二酸化シリコン膜（ＳｉＯ_２ ）よりも低い誘電率の絶縁材料から成る。好ましくは比誘電率３．０以下、より好ましくは比誘電率２．５以下のものが用いられ、たとえばオルガノポリシロキサンをポーラス化した材料が好適である。

ここで、オルガノポリシロキサンとは、有機官能基を有するポリシロキサンであり、誘電特性および加工性に優れることから、アルキルシルセスキオキサンが好適である。たとえば、図４に示すようにメチル基を含有した膜組成を有するメチルシルセスキオキサンが好ましく用いられ、その成膜方法の違いから、塗布系はＭＳＱ膜、ＣＶＤ系はＳｉＯＣ膜と呼ばれる。比誘電率が２．５〜３．０のＬｏｗ−ｋ膜は１３０ｎｍ〜９０ｎｍノードに適用されている。６５ｎｍノードでは、比誘電率を２．５以下にする必要があり、空孔を含有した、ポーラスＭＳＱ膜あるいはポーラスＳｉＯＣ膜が検討されている。

上記Ｌｏｗ−ｋ膜３の形成方法を少し具体的に説明する。プラズマＣＶＤ法による場合は、原料ガスとして、アルキルシランガスおよび酸化性ガスの混合ガスを用いる。アルキルシランガスとしては、モノメチルシラン、ジメチルシラン、トリメチルシランまたはテトラメチルシラン等が挙げられ、これらを単独で使用、または２種以上を併用することができる。このうち、トリメチルシランが好適に用いられる。酸化性ガスとは、アルキルシランに対する酸化作用を示すガスであって、分子中に酸素元素を含むものが用いられる。たとえば、ＮＯ、ＮＯ_２、ＣＯ、ＣＯ_２およびＯ_２からなる群から選ばれる１または２以上のガスを用いることができ、このうち、酸化力の強さが適度であることから、ＮＯおよびＮＯ_２が好ましく用いられる。一方、スピンコート法（塗布法）により形成する場合は、所定の回転速度で回転するウェーハ上に層材料の溶解した溶液を滴下して塗布し、次いで多段階の熱処理を行って乾燥、固化を行うことにより成膜する。さらに、熱処理条件により、ポーラス度を増加し、比誘電率を低下させることも可能である。一般的に、ポーラスＳｉＯＣ膜のポア径は１ｎｍ前後、ポーラスＭＳＱ膜のポア径は１ｎｍ〜２０ｎｍが主流である。

次に、上記のようにして形成したＬｏｗ−ｋ膜３上にキャップ層４を成膜する。キャップ層４は、レジスト膜形成のリワーク時にレジストのＯ_２プラズマアッシング耐性を高め、また、Ｌｏｗ−ｋ膜３の吸湿による誘電率上昇を防止し、さらにＣｕメッキ後のＣＭＰの研磨ストッパー等の目的で形成される。このキャップ層４は、たとえばシリコン酸化膜で形成される。

そして、キャップ層４上に有機高分子の反射防止膜であるＡＲＣ膜５及びレジストマスク６を形成する。ここで、レジストマスク６には配線溝パターン７を形成する。

次に、図１（ｂ）に示すように、ＡＲＣ膜５、キャップ層４及びＬｏｗ−ｋ膜３を順次にドライエッチングして第１エッチングストッパー層２表面に達する配線溝８を形成する。このドライエッチングの時、エッチングガスとして、フルオロカーボン（ＣｘＨｙＦｚ）／Ａｒ／Ｎ_２の混合ガス系を用いる。このガス系を用いることで、Ｌｏｗ−ｋ膜３に対する膜ダメージが少なくなる。ここで、ｘ、ｙ、ｚは零あるいは正整数である。

ここで、上記Ｌｏｗ−ｋ膜３を含んで成る低誘電率の層間絶縁膜のドライエッチングにおいて、フルオロカーボンをＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６と種々に変えてドライエッチングした。その結果、Ｆ（フッ素）／Ｃ（炭素）の原子比が大きい方が、上記レジストマスク６のレジスト荒れが低減することが明らかになった。

図５は、上記混合ガスのフルオロカーボンとしてＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２ガスを用い、ポーラスＭＳＱ膜をドライエッチングした後の上面のレジストマスクの形状を示す顕微鏡写真である。ここで、図５（ａ）がＣＦ_４ガスをフルオロカーボンとした場合であり、図５（ｂ）がＣＨＦ_３ガスをフルオロカーボンとした場合であり、図５（ｃ）がＣＨ_２Ｆ_２ガスをフルオロカーボンとした場合である。これらの写真から判るように、レジスト荒れの大きさ（粒径）は、ＣＦ₄ガスの場合が約２４ｎｍ、ＣＨＦ_３ガスの場合が約４８ｎｍ、ＣＨ_２Ｆ_２ガスの場合が約８０ｎｍである。そして、上記ドライエッチング後のレジスト荒れが大きくレジストマスクのパターン側壁の荒れが大きい程、また、レジスト残膜が少ない程、上記層間絶縁膜のドライエッチング後において、Ｌｏｗ−ｋ膜３のパターン側壁すなわち配線溝の側壁にストライエーションが形成され易くなる。

ここで、上記の理由をエッチングガスのＦ／Ｃ比の観点から説明する。ＣＦ_４ガス、ＣＨＦ_３ガス、ＣＨ_２Ｆ_２ガスを比較した場合、Ｆ／Ｃ比の大きい方が、Ｆとレジスト中のＣとの反応性が大きく、レジストの主鎖、側鎖を切断しやすい。また、デポ性も弱いため、反応は促進される。よって、レジスト成分のマクロな不均一性によらず、均一にエッチングされると考えられる。逆に、Ｆ／Ｃ比が小さくなると、エッチングと相対的にデポ性が増大するため、レジスト成分のマクロな不均一性も加わって、エッチング反応部分と未反応部分が顕著になると考えられる。

同様にして、ＣＦ_４ガス、Ｃ_４Ｆ_８ガス、Ｃ_５Ｆ_８ガス、Ｃ_４Ｆ_６ガスを比較すると、Ｃ_４Ｆ_８ガス、Ｃ_５Ｆ_８ガス、Ｃ_４Ｆ_６ガスでは、ＣＨ_２Ｆ_２ガスと同程度にレジスト荒れが大きい。高分子量のフルオロカーボンガスは、プラズマ中で分解され、低分子量のイオン、ラジカルも生成されるため、一概には言えないが、高分子量の方が、Ｆ／Ｃ比が１．５〜２．０と低く、ＣＦ_４ガス比べ反応性が低いこと、デポ性が大きいことによると考えられる。

以上より、ＣＦ_４ガスにおいて最もレジスト荒れの粒径が小さく、上記ストライエーションを抑制できることが判った。特に、Ｆ／Ｃの比が４以上であれば、銅配線の電気特性上、問題のない配線溝の加工形状が得られる。

また、上記ドライエッチングのガスとしてフルオロカーボンガスにフッ素含有ガスを添加したものを用いても、上記レジスト荒れを防止できることも明らかになった。その添加ガスとしてはＨＦガス、Ｆ_２ガス、ＳＦ_６ガス、ＮＦ_３ガスが好適である。この添加されたエッチングガスにおいても、エッチングガス中におけるＦ／Ｃ比が増大することで、上記ストライエーションは抑制される。そして、この場合でも特に、Ｆ／Ｃの原子比４以上が好適になり、半導体装置の溝配線間のリーク電流あるいはショート等の電気特性上において全く問題のない配線溝の加工形状が得られるようになる。

ここで、レジスト膜はＡｒＦエキシマレーザー露光用に限定されるものでない。上記エッチングガスのＦ／C比の増加により、特にその比が４以上になると、Ｉ線、ＫｒＦ、Ｆ_２、ＥＢ用露光用の各種レジスト膜の場合においても顕著なストライエーション抑制の効果が得られるようになる。

以上のようにして、Ｌｏｗ−ｋ膜３を含む層間絶縁膜に配線溝８を形成した後、図１（ｃ）に示すように、レジストマスク６およびＡＲＣ膜５を高温Ｈ_２／Ｈｅプラズマ、低温Ｎ_２／Ｈ_２プラズマなどを用いて膜ダメージなくレジストマスクを除去し、キャップ層４を露出させる。

次に、図２（ａ）に示すように、キャップ層４をハードマスクにしたドライエッチングにおいて、エッチングガスとしてＣＨＦ₃／Ａｒ／Ｎ_２混合ガス、ＣＦ₄／Ａｒ／Ｎ_２混合ガスなどを用いて第１エッチングストッパー層２をドライエッチングし、配線溝８を下層配線１に達するように貫通させる。

次に、図２（ｂ）に示すように、Ｔａ／ＴａＮバリアメタルのスパッタ、Ｃｕシード、Ｃｕメッキを行い、配線材料膜９を下層配線１に接続して配線溝８に埋設する。次に、配線材料膜９に対して、図２（ｃ）に示すようにＣｕアニールを３５０℃で行う。さらに、図３（ａ）に示すように、キャップ層４を研磨ストッパーとしその上の配線材料膜９の不要部分をＣＭＰにより研磨除去し銅配線１０を形成する。そして、図３（ｂ）に示すように、銅配線１０およびキャップ層４を被覆する第２エッチングストッパー層１１をＳｉＣ膜等で形成し溝配線が完成する。

本実施形態では、上述したように、Ｌｏｗ−ｋ膜３を含む層間絶縁膜のドライエッチングによる配線溝の形成おいて、配線溝側壁のストライエーションが大幅に抑制されるので、ダマシン配線間の電流のリークおよびショートの抑制が可能になる。さらに、配線溝の側壁が滑らかになるので、上記バリアメタルのステップカバレッジも優れており、バリア成膜不良によるＣｕメッキでのボイド発生も抑制できる。

この銅配線の上に同様の方法でビアを形成することを繰り返して、多層配線を形成する。ビアに関しても、配線の場合と同様の効果が得られる。以上で、信頼性の高い高速動作の半導体装置を製造することが可能となる。

なお、ドライエッチング装置は、２周波ＲＩＥ型、ＩＣＰ型、いずれの装置でも可能であり、アッシング装置としては、ダウンフロー型表面波プラズマアッシャー、ＩＣＰ型プラズマアッシャー、又は、エッチング装置（２周波ＲＩＥ、ＩＣＰ）エッチャーなどいずれの装置を利用してもよい。

上記実施形態によれば、レジストマスクによりＬｏｗ−ｋ膜を含む層間絶縁膜をドライエッチングする時に、フルオロカーボン（ＣｘＨｙＦｚ）／Ａｒ／Ｎ_２混合ガス系あるいはこの混合ガス系にフッ素含有ガスを添加するエッチングガスにおいて、上記エッチングガス中の全炭素量に対する全フッ素量の原子量比を4以上とすることで、レジストマスクのレジスト荒れを抑制できる。そして、Ｌｏｗ−ｋ膜のドライエッチング後のパターン側壁である配線溝側壁のストライエーションを大幅に抑制できるので、ダマシン配線間の電流のリークや、ショートが大幅に低減する。さらに、配線溝側壁が滑らかになるので、バリアメタルのステップカバレッジがよくなり、バリア成膜不良によるＣｕメッキでのボイド発生も抑制することができる。このようにして、微細で配線長の非常に長いダマシン配線を有する半導体装置が高歩留まりに製造できるようになる。

以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。

たとえば、上記の実施形態において、Ｌｏｗ−ｋ膜としては、ＭＳＱ膜の他にシロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜をを用いることができる。上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるＳｉ−ＣＨ_３結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシリカ膜があり、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るＳｉＬＫ（登録商標）がある。そして、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、上記ＭＳＱの他、ハイドロゲンシルセスキオキサン（ＨＳＱ：Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン（ＭＨＳＱ：Methylated Hydrogen Silsesquioxane）等がある。さらに、多孔質構造の低誘電率膜としては、ＣＶＤ法により成膜する多孔質のＳｉＯＣＨ膜、ＳｉＯＣ膜も同様に使用することができる。

また、上記ドライエッチングにおける被加工材料は層間絶縁膜に限定されず、他の絶縁体材料あるいは半導体材料、導電体材料の場合でも本発明のドライエッチング方法は同様に適用できる。さらに、半導体基板に限らず液晶表示基板、プラズマディスプレイ基板上の被加工材料のエッチングでも同様に適用できる。

本発明の実施形態にかかるダマシン配線製造における工程別素子断面図である。 図１に示す工程の続きの工程別素子断面図である。 図２に示す工程の続きの工程別素子断面図である。 低誘電率のＭＳＱ膜の組成を示す構造図である。 層間絶縁膜をドライエッチングした後のレジストマスクのレジスト荒れを示す平面図ある。

符号の説明

１ 下層配線
２ 第１エッチングストッパー層
３ Ｌｏｗ−ｋ膜
４ キャップ層
５ ＡＲＣ膜
６ レジストマスク
７ 配線溝パターン
８ 配線溝
９ 配線材料膜
１０ 銅配線
１１ 第２エッチングストッパー層

Claims (4)

1. 少なくとも炭素およびフッ素を含むガスをプラズマ励起し被加工材料上のレジスト膜をマスクにして前記被加工材料を選択的にエッチングするドライエッチング方法であって、前記ガスに含まれる炭素に対するフッ素の原子比率が４以上であることを特徴とするドライエッチング方法。
2. 前記ガスがフルオロカーボンガスを含むことを特徴とする請求項１に記載のドライエッチング方法。
3. 前記ガスに、ＨＦガス、Ｆ_２ガス、ＳＦ_６ガスあるいはＮＦ_３ガスを添加することを特徴とする請求項２に記載のドライエッチング方法。
4. 半導体基板上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜上に配線溝パターンを有するレジスト膜を形成する工程と、
   少なくとも炭素およびフッ素を含むガスであって前記炭素に対する前記フッ素の原子比率が４以上であるガスをプラズマ励起し、前記レジスト膜をマスクにして前記層間絶縁膜をドライエッチングして、前記層間絶縁膜に配線溝を形成する工程と、
   前記レジスト膜を除去した後、前記配線溝に配線材料膜を埋設して配線層を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。