JP2006005035A - 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ - Google Patents

Abstract

【課題】バリや導体異物の発生が抑止され、かつはんだ固定用の接合面積が大きいセラミックパッケージを得ることのできる配線基板集合体および配線基板またはセラミックパッケージの提供。
【解決手段】側壁に上面の導体部が下方に接続される導体膜を備えたキャスタレーションを有する電子部品収納用セラミックパッケージを作製するための配線基板集合体であって、分割後パッケージのキャスタレーションとなる導体膜を内壁に装着した貫通孔６を有し、貫通孔内壁の導体膜は、貫通孔内では接続しているが貫通孔下部では分割予定位置から離れており、かつ下面の貫通孔導体膜４に接続して外部接続端子となる導体パターン８が集合体の分割予定位置から離れていることを特徴とするセラミックパッケージ集合体、およびその集合体から作製された配線基板またはセラミックパッケージ。
【選択図】図１

Description

本発明は、電子部品が搭載される配線基板を有するセラミックパッケージの集合体、およびその集合体から作製されるセラミックパッケージに関する。

近年、半導体素子、水晶振動子、圧電素子等の電子回路部品素子を収納するための電子部品収納用セラミックパッケージは、電子部品素子を用いる小形装置、たとえば携帯電話やノート型パソコン等の高機能化に伴い、より一層の小型化および高信頼性化が要求されている。

このセラミックパッケージとは、導体パターンを持つ配線基板、基板に接合された枠体および上部の蓋体からなり、導体パターンと導電ワイヤーなどで接続された電子回路部品素子をその中に収納し、蓋体を枠体上部に接合して気密に封止するものである。この基板上の導体パターンは、基板等を貫通するビア内の導体、あるいは導体膜を備えた基板側壁面の凹部（以下キャスタレーションとも言う）を通じて外部接続用端子パッドに接続されており、この端子パッドは、マザープリント回路板など外部回路基板のランドとはんだなどにより接合される。

図２（Ａ）にセラミックパッケージの一例について模式図を示すが、電子部品素子接続用ランド３のような導体パターンを持つ基板１に枠体２が接合された形状をしている。このような配線基板あるいはセラミックパッケージは、通常図２（Ｂ）に示すような配線基板集合体の形で製作し、これを分割して個々のパッケージにする。このセラミックパッケージおよびその集合体をひっくり返して下面を上に向けて見た場合を図３（Ａ）および（Ｂ）に示す。

このセラミックパッケージに電子部品素子を装荷し、マザープリント回路板などにはんだで接合された場合のキャスタレーション部分における断面を、模式的に示した例が図４である。電子部品１２は配線基板上の導体パターン３に接続され、枠体２の上面の導体上に蓋体１３が接合され封止された後、回路板１４上の接続ランド１５の上にはんだ１６で接合される。この接合は、パッケージ内部の電子部品素子とマザープリント回路板とを電気的に接続すると共に、回路板へパッケージを固着する目的もある。

図５に、これのようなパッケージなど配線基板集合体および配線基板の製造工程の例を示す。まず所定の厚さに成形されたグリーンシートに、キャスタレーション４になる貫通孔６を開け、この貫通孔の内壁面にスルーホール印刷法により導体膜となるタングステンなどのペーストを印刷する。次に、この導体膜に接続させて、上面に接続ランドパターンの導体ペーストを印刷する。また積層するシートにより、下面にもマザープリント回路板などに接続するための端子用ランドとしての導体パターンなども印刷される。配線基板が複層の場合は、貫通孔位置は同じにして、異なる導体パターンあるいは上下層接続のためのビアを形成したグリーンシートをそれぞれ作製し、これらを積層する。さらに要すれば枠体も圧着される。

積層後、図２（Ｂ）または図３（Ｂ）に示したように、上下面に貫通孔と直交する位置で分割用の溝７を形成し、一体化焼成をおこなう。 焼成後、表面に露出している回路パターンや貫通孔内壁の導体膜に対し、導電性改善のためのニッケルメッキおよび金メッキが施される。このようにして作製された配線基板集合体を、貫通孔位置にて分割用溝に沿って割れば、図２（Ａ）あるいは図３（Ａ）の配線基板（セラミックパッケージ）ができあがる。それにより、内面に導電体膜が形成された貫通孔６は、パッケージあるいは配線基板の側壁のキャスタレーション４となる。

このとき、基板材料はアルミナなど脆いセラミックなので、きれいに分離切断されるが、導電体部分はメッキによってニッケルや金など延性に富んだ軟質材料が付着しており、分割する際に分離性を悪くしたり、バリを発生させたりするおそれがある。このバリは、マザープリント回路板などにはんだで接合する際に、パッケージを浮き上がらせるなど接続不良の原因になったり、後で脱落して導体異物となり、隣接する他のパッケージなど他部品との短絡の原因になったりして、電子回路の品質を低下させる。

このようなバリや導体異物の発生を抑止するため、たとえば特許文献１には、基板表面上の導電体パターンの側端部を分割端面から離れた位置とする基板の発明が提示されている。この特許文献１の発明は、図３（Ｂ）に示した下面を上にして見た配線基板集合体をＡ−Ａ’の位置にて分割したときの貫通孔周辺の状態として説明すれば次のようになる。 図６に示したＡ−Ａ’位置での分割面を手前にした斜視図にて、（Ａ）のように配線基板集合体９の下面上に形成させた導体パターンは、分割予定位置あるいは分割溝７にお
いて相互に繋がっていると、分割したとき導体からバリが発生し、これがはんだ付け不良や誤配線の原因になる。そこで、特許文献１に開示された発明の配線基板集合体では図６（Ｂ）のように、基板上導体パターンを分割端面に位置する側端と分割位置との間に、隙間を設けた形状としている。

また、キャスタレーションとなる貫通孔の内壁は、スルーホール印刷により導体ペーストの塗布がおこなわれるが、その場合、印刷用のマスクは貫通孔の孔径より大きい開口部のものが用いられ、貫通孔周辺の基板面にも導体ペーストが印刷される。特許文献２には、この導体ペーストの貫通孔周辺における分割溝への回り込みが、分割性を悪くしたり絶縁不良や短絡問題を生じたりする原因になるとして、印刷用のマスクを貫通孔の分割溝位置には導体ペーストが印刷されないようにした配線基板集合体の発明が開示されている。この方法によれば、基板集合体上面の貫通孔端部の分割位置には導体膜を無くすことができ、この位置での導体を分割することによるバリの問題はなくなるが、貫通孔内部の導体膜も縦方向に分割されたものとなる。

さらに特許文献３には、このような基板表面の導体パターンに接続した貫通孔内の導体膜がそれぞれ分離絶縁されている、配線基板集合体およびそれから得られた配線基板についての発明が開示されている。

特開平１０−３１３１５７号公報 特公平７−６７００１号公報 特開平１１−２６６３９号公報

本発明者らは、このようなセラミックパッケージあるいは配線基板の製造において、集合体分割の際に生じるバリによる不具合の発生、あるいは導体異物の紛れ込みを排除すべく種々検討をおこなった。このバリや導体異物は、焼成によって作られた導体膜の上に施される軟質のニッケルメッキや金メッキが、分割時に変形分離して生じており、特許文献１示されるように、基板表面上の導電体パターンの側端部を分割端面から離れた位置とするのがよいと思われた。しかしながら、このような基板表面パターン形状の改良の実施のみでは、バリや異物の低減効果はあまり大きくなかった。

さらに調べてみると、図７に示すようにバリ１８や導体異物は、スルーホ−ル印刷の際に付着した基板表面に回り込んだ貫通孔端部周辺の導体膜１７上に形成された、ニッケルメッキおよび金メッキから主として生じており、ことに導体パターンを印刷後分割溝を形成させたときに発生しやすいことがわかった。これは、導体が溝の凹形に変形しているため、メッキの密着性が悪くなっていることがあり、さらにメッキ時には凸部により多くメッキの金属が付着しやすくなるので、基板面と貫通孔との角の部分に他の部分より多くの軟質な金属が存在することになることも原因していることがわかってきた。分割によるバリの発生、あるいは金属片の分離は、ほとんどがここに起因しているのである。

そこで、特許文献２あるいは３に示されているように、貫通孔の分割位置には導体膜を印刷しないようにして、キャスタレーションを形成させてみた。たとえば図８（Ａ）に示すように、貫通孔６の分割溝７のある部分には、導体ペーストが塗布されない形状の印刷マスク１９として、スルーホール印刷をおこなう。この場合、貫通孔内における導体膜の形状は、図８（Ｂ）に示すキャスタレーション４のように縦方向の帯状となるが、配線基板集合体の上面の分割位置または分割溝７上には導体メッキは存在せず、バリや導体異物の発生は抑止できる。

しかしながら、セラミックパッケージの場合、キャスタレーションは電気的接続だけでなく、はんだによる固定の機能も必要とする。たとえば前出図４のセラミックパッケージをマザープリント回路板などにはんだで接合した場合のキャスタレーション部分の断面を模式的に示した図からわかるように、パッケージ配線基板底面の端子パッド８と共にキャスタレーション４にも、同時にはんだ１６を付着させてメニスカスを形成させ、マザープリント回路板１４の接続ランド１５との接合をより強固にしている。

ところがキャスタレーションの導体膜の形状が図８（Ｂ）の４に見られるように狭くなると、はんだの濡れ面積が減少し、固定のための強度が十分確保できなくなる。またこの場合、配線基板集合体上の導体パターンは、いずれもそれぞれ電気的に独立したものとなっているが、導体膜に電解メッキをおこなうとき、メッキの効率を高めるには、同一貫通孔にて隣接する導体パターンは相互に接続されている方が好ましい。

本発明の要旨は次のとおりである。
(1) 側壁に上面の導体部が下方に接続される導体膜を備えたキャスタレーションを有する電子部品収納用セラミックパッケージを作製するための配線基板集合体であって、分割後パッケージのキャスタレーションとなる導体膜を内壁に装着した貫通孔を有し、貫通孔内壁の導体膜は、貫通孔内では接続しているが貫通孔下部では分割予定位置から離れており、かつ下面の貫通孔導体膜に接続して外部接続端子となる導体パターンが、集合体の分割予定位置から離れていることを特徴とするセラミックパッケージ集合体。

(2) 配線基板部が２層以上からなり、キャスタレーションとなる貫通孔内面の導体膜が、上側の層では内壁面全面にあり、最下層では分割予定位置から離れ、かつ下面の導体パターンが分割予定位置もしくは分割用溝から離れていることを特徴とする上記(1)のセラミックパッケージ集合体。

(3) 上記(1)または(2)のセラミック配線基板集合体を分割したことを特徴とする電子部品収納用セラミックパッケージ。

本発明の配線基板集合体は、電子部品が搭載されるセラミック製配線基板の製造において、その集合体を分割して個々の配線基板とするとき、バリや導体異物の発生が抑止され、電子回路の品質向上に有効である。さらに、この集合体から得られた基板あるいはこの基板を用いたセラミックパッケージは、マザープリント回路板などへはんだで接続固定されるときに十分な接続強度を得ることができる。

本発明のセラミックパッケージ用配線基板集合体は、分割後キャスタレーションとなる導体膜を内壁に備えた貫通孔を有し、下面の外部接続用端子パッドとなる導体パターン端は集合体の分割予定位置から離れ、かつこれらと装荷電子部品等の接続端子に接続する貫通孔内壁の導体膜は下面においてはその分割予定位置から離れ、上部では接続しているものである。

セラミックパッケージの配線基板集合体は、たとえば、上面から見ると図２（Ｂ）、下面から見ると図３（Ｂ）に示すような形態をしていて、配線基板層９の上面には電子回路部品素子を接続するための導体パターン３があり、その導体パターンは貫通孔内面の導体膜４と接続しており、これが配線基板層９下面の導体パターン８すなわち外部接続用端子パッドに接続されている。この貫通孔６は分割され個々のセラミックパッケージとなったとき、パッケージ内の導体と外部回路とを接続するキャスタレーション４を形成する。

この下面導体パターンとそれに接続する貫通孔内面の導体膜の形状を、一例として下面を上にした図１に示すようなものであることとする。すなわち、下面の導体パターン８はその端部が分割用溝など分割予定位置から離れており、この導体パターンに接続する貫通孔の導体膜４は、下面および貫通孔の下部（図１では上面および上部）では分割予定位置より離れているが、貫通孔の上方（図１では下方）では内面の導体膜が一体となっており接続している。このような表面導体パターンおよび貫通孔内壁の導体膜形状とすることにより、分割時のバリの発生や導体異物の発生が抑制される。

さらに、貫通孔周辺の導体パターンが相互に接続、たとえば図２（Ｂ）または図３（Ｂ）においては４個または２個の導体パターンが接続されていることにより、電解メッキが容易になり、加えて、配線基板キャスタレーションの導体膜部分の面積が大きくなり、マザープリント回路など外部の回路板にはんだにて接続固定する場合、十分な固定用ランドを提供できる。

貫通孔内面の導体膜を図１に示すような形状にするには、配線基板を２層以上の積層とするのがよい。その場合下面側（図１では上面側）の第１層２０は貫通孔内面の導体を、図８に示したような縦方向の帯状のものとし、その下の第２層２１は、第１層と同じ位置に貫通孔を設け、その貫通孔は内面全面に導体膜を印刷したものとする。この第１層と第２層とを重ねて配線基板とすれば、貫通孔下面での分割位置に金属導体は存在せず、導体パターンは貫通孔内で接続しており、かつ形成されたキャスタレーションは、十分な面積のはんだ用ランドを有するものとすることができる。

配線基板部分の回路が２層以上の場合には、上記の方法にて容易に目的の貫通孔内導体形状にすることができるが、１層でよい配線基板であっても、上記形状の貫通孔内部導体とするために２層とするのがよい。また、配線基板の回路が３層以上の場合、第３層以上の層にも最下面の第１層および次の第２層と同じ位置に貫通孔を設け、内壁全面に導体を装着させるのが好ましいが、はんだによる接続および固定が十分できるのであれば、第３層以上の層における貫通孔内壁の導体はなくてもよい。

このように最下面の導体パターンの端部を分割位置から離し、キャスタレーションの下面に近い最下部にて分割位置に導体が存在しないようにする導体パターンおよび貫通孔内導体の形状は、配線基板の下面のみならず上面にも適用できる。

図９に本発明のパッケージの下面を上にして示した場合を例示する。蓋体を接着する枠体上面の導体と、下面の外部接続用端子パッドとを接続する場合、図４左側に示したように枠体内にビア１１を設けてもよいが、図９のキャスタレーション部に導体膜２２として示したように、枠体表面部の貫通孔内導体を下面の場合と同様にしたキャスタレーションにして接続してもよい。

本発明の一実施形態であるセラミック配線基板集合体の、下面導体パターンおよびその導体パターンに接続する貫通孔内壁の導体膜形状を示すため、分割面を手前にして模式的に示した斜視図である。 セラミック配線基板集合体、およびそれから分割して得られるパッケージ用配線基板を上面から見た模式図である。 セラミック配線基板集合体、およびそれから分割して得られるパッケージ用配線基板を下面から見た模式図である。 セラミックパッケージをマザープリント回路板などに、はんだで接合した場合のキャスタレーション部分の断面を模式的に示した図である。 セラミック配線基板の製造工程を示す図である。 下面から見たセラミックパッケージ集合体のキャスタレーションとなる貫通孔周辺の、導体膜の状態を説明する図である。 配線基板集合体を分割したときのバリの発生を説明する図である。 分割位置に導電ペーストを付着させないスルーホール印刷を説明する図である。 本発明のセラミックパッケージの１例を下面側から見た図である。

符号の説明

１ セラミックパッケージ基板部 ２ セラミックパッケージ枠体部
３ 導体パターン ４ キャスタレーションまたは貫通孔内導 体膜
５ 枠体上面導体膜 ６ 貫通孔
７ 分割用溝 ８ 外部接続用端子パッド（下面導体パタ ーン）
９ 集合体配線基板層 １０ 集合体枠体層
１１ 枠体内ビア １２ 電子部品素子
１３ 蓋体 １４ マザープリント回路板
１５ 回路板接続ランド １６ はんだ
１７ 貫通孔端部周辺導体膜 １８ バリ
１９ 印刷用マスク ２０ 配線基板用第一層
２１ 配線基板用第二層 ２２ 上面導体接続用導体膜

Claims (3)

1. 側壁に上方の導体部が下方に接続される導体膜を備えたキャスタレーションを有する電子部品収納用セラミックパッケージを作製するための配線基板集合体であって、分割後パッケージのキャスタレーションとなる導体膜を内壁に装着した貫通孔を有し、貫通孔内壁の導体膜は、貫通孔内では接続しているが貫通孔下部では分割予定位置から離れており、かつ下面の貫通孔導体膜に接続して外部接続端子となる導体パターンが集合体の分割予定位置から離れていることを特徴とするセラミックパッケージ集合体。
2. 配線基板部が２層以上からなり、キャスタレーションとなる貫通孔内面の導体膜が、上側の層では内壁面全面にあり、最下層では分割予定位置から離れ、かつ下面の導体パターンが分割予定位置もしくは分割用溝から離れていることを特徴とする請求項１に記載のセラミックパッケージ集合体。
3. 請求項１または２に記載のセラミック配線基板集合体を分割したことを特徴とする電子部品収納用セラミックパッケージ。
   
   

Images