JP2006098064A - Probe card - Google Patents
Probe card Download PDFInfo
- Publication number
- JP2006098064A JP2006098064A JP2004280864A JP2004280864A JP2006098064A JP 2006098064 A JP2006098064 A JP 2006098064A JP 2004280864 A JP2004280864 A JP 2004280864A JP 2004280864 A JP2004280864 A JP 2004280864A JP 2006098064 A JP2006098064 A JP 2006098064A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- gel
- probe unit
- unit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000523 sample Substances 0.000 title claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000012360 testing method Methods 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229920002050 silicone resin Polymers 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 abstract description 38
- 229920001721 polyimide Polymers 0.000 abstract description 38
- 230000001070 adhesive effect Effects 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 8
- 239000000126 substance Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Chemical compound NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004202 carbamide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000013385 inorganic framework Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、測定用プローブカードに係り、特に多数個同時測定できるプローブカードに関する。 The present invention relates to a measurement probe card, and more particularly to a probe card capable of simultaneously measuring a large number.
LSI、VLSIの製造工程において、半導体基板上に多数個のチップを製造した後、個々のチップが良品であるか、不良品であるかをテストするウェハテスト工程がある。ウェハテスト工程においてはプローバーと呼ばれる装置にプローブカードを接続し、プローブカードのプローブピンをチップ表面の電極(パッド)に接続させた状態でテストが行われる。 In the manufacturing process of LSI and VLSI, there is a wafer test process in which after manufacturing a large number of chips on a semiconductor substrate, each chip is tested to be non-defective or defective. In the wafer test process, a test is performed in a state where a probe card is connected to an apparatus called a prober and probe pins of the probe card are connected to electrodes (pads) on the chip surface.
これらのウェハテスト工程において、多数個のチップを同時測定することでテスト効率を向上させている。最近の半導体装置のVLSIに伴い1個のチップサイズも大きくなり、かつ、これらのVLSIのチップを同時測定する個数が増えることから、その測定するエリアも広くなっている。 In these wafer test processes, test efficiency is improved by simultaneously measuring a large number of chips. With the recent VLSI of semiconductor devices, the size of one chip has also increased, and the number of these VLSI chips to be measured simultaneously has increased, so the area to be measured has increased.
ウェハテストにおいて、プローブカードのプローブピンをチップ表面の電極(パッド)に接触させ、電気的に導通させる必要があり、このためにはプローブカードを半導体基板と平行に保ち、プローブピンの高さを一定にすることが重要である。半導体装置のチップ当たりのピン数の増加、多数個同時測定のためのテストエリアの拡大により、プローブユニットは巨大となり、プローブユニットを平行に固定することが大変厳しくなっている。その結果、ピンの高さ位置のばらつき保証が大変困難になっている。 In the wafer test, it is necessary to bring the probe pin of the probe card into contact with the electrode (pad) on the chip surface and make it electrically conductive. To this end, keep the probe card parallel to the semiconductor substrate and adjust the height of the probe pin. It is important to keep it constant. Due to the increase in the number of pins per chip of a semiconductor device and the expansion of a test area for simultaneous measurement of a large number of probes, the probe unit has become enormous and it has become very difficult to fix the probe unit in parallel. As a result, it is very difficult to guarantee the variation in pin height position.
従来技術の多数個同時測定用プローブカードを図3に示す。多数個同時測定用プローブカード101は、プローブユニット21、プローブピン20、ポリィミド基板22、ユニット固定ネジ23から構成される。チップ51が形成された半導体基板50がステージ60に吸着固定されている。プローブピン20はチップ51の電極(パッド)に対応してそれぞれ配置されている。
FIG. 3 shows a conventional probe card for simultaneous measurement of a large number. The multiple simultaneous
ポリィミド基板22には図示していない電気試験装置(テスター)からの電気信号を導くための配線が施され、配線電極ランドによりプローブユニット21に接続される。プローブピン20を備えたプローブユニット21はポリィミド基板22にユニット固定ネジ23で固定され、ユニット電極ランドによりポリィミド基板22の配線電極ランドと接続されている。プローブユニット21をポリイミド基板22へ固定する手段としてユニット固定ネジ23が用いられているため、ネジ固定の際、トルク量が大きい場合にはプローブユニット21に歪みが生じ、図示するようにプローブピン20の高さがばらつきをもつ。一方、トルク量が少ない場合にはポリイミド基板22に対するプローブユニット21の固定が不安定になり電気的導通が不十分になる。こためにトルク量の管理が重要であるが、その管理は困難であった。
The
プローブユニット21は例えばN個のチップを同時測定する場合に1個のチップに対応するプローブピンを備えたプローブユニットをN個構成としてもよく、N/4個のチップに対応するプローブピンを備えたプローブユニットを4個構成としてもよく、N個のチップに対応するプローブピンを備えたプローブユニットを1個構成とすることが出来る。
For example, when N chips are measured simultaneously, the
ウェハテストは、ステージ60によりプローブピン20と対応するチップ51のパッドとの位置合わせを行った後、ステージ60は上昇し、プローブピン20とチップ51のパッドとをそれぞれ接触させ、テスターからの電気信号により行われる。その後ステージ60は下降し、次のテストを行うチップの位置までステップアンドリピートし、再度上昇し次のチップのテストを行う。これらを繰り返すことで全てのチップをテスト、良否判定を行う。
In the wafer test, the
これらのテストにおいては、プローブピン20とチップの電極との導通が不十分の場合にはそのチップは不良として判定されるため確実な導通を確保する必要があり、プローブピン20高さの制御が重要となる。しかし、ユニット固定ネジにより固定する場合にはその管理が難しいという問題があった。
In these tests, if the continuity between the
これらの解決法として特許文献1には、プローブユニットのネジ取り付け部に補強部材を設けている技術が開示されている。また特許文献2にはプローブユニットと基板との間に弾力性シートを介在させテスター側基板との接触を改善する技術がそれぞれ開示されている。これらの文献においてはコイルスプリング付きのプローブピンが使用されプローブピンの高さ調整はコイルスプリング、または弾性部材及び筒部材により行っている。 As a solution to these problems, Patent Document 1 discloses a technique in which a reinforcing member is provided at a screw mounting portion of a probe unit. Patent Document 2 discloses a technique for improving contact with a tester side substrate by interposing an elastic sheet between the probe unit and the substrate. In these documents, a probe pin with a coil spring is used, and the height of the probe pin is adjusted by a coil spring or an elastic member and a cylindrical member.
しかしながら、これらの従来技術においてはいずれもネジにより固定されているためネジによる基板の歪を完全に排除することはできないという問題がある。また従来技術のプローブピンは第1と第2のプローブピンの間にコイルスプリングを備えており、プローブピンとチップ電極との高さ調整はコイルスプリングで行っている。これらのコイルスプリング付きのプローブピンは高価であり、さらにその大きさはコイルスプリングなしのプローブピンに比較して大きく、集積度の高いVLSIにはコイルスプリング付きのプローブピンは使用しにくいという問題がある。さらにプローブピンとチップ電極との高さ調整を、弾性部材及び筒部材により行う場合を構造が複雑であるという問題がある。 However, since these conventional techniques are all fixed with screws, there is a problem that the distortion of the substrate due to the screws cannot be completely eliminated. Further, the probe pin of the prior art includes a coil spring between the first and second probe pins, and the height adjustment between the probe pin and the tip electrode is performed by the coil spring. These probe pins with coil springs are expensive, and the size thereof is larger than that of probe pins without coil springs, and it is difficult to use probe pins with coil springs for highly integrated VLSI. is there. Furthermore, there is a problem that the structure is complicated when the height of the probe pin and the tip electrode is adjusted by an elastic member and a cylindrical member.
本願の目的は、これらの問題を解決し、コイルスプリングなしのプローブピンを使用した低コストでプローブピンの高さ調整できる多数個同時測定可能なプローブカードを提供することにある。 An object of the present application is to solve these problems and provide a probe card capable of simultaneously measuring a large number of probe pins whose height can be adjusted at low cost using probe pins without coil springs.
本願発明の半導体チップをテストするときに使用されるプローブカードは、電気試験装置からの電気信号を伝達する基板とプローブピンを備えたプローブユニットとの間にゲル層を有することを特徴とする。 The probe card used when testing the semiconductor chip of the present invention has a gel layer between a substrate for transmitting an electric signal from an electric test apparatus and a probe unit having a probe pin.
本願発明のプローブカードにおいて、前記ゲル層には貫通する導電配線が設けられ、前記プローブユニットとプローブユニットとを導通させることを特徴とする。 The probe card of the present invention is characterized in that the gel layer is provided with a conductive wiring penetrating the gel layer to conduct the probe unit and the probe unit.
本願発明のプローブカードにおいて、前記プローブユニットをユニット固定治具により前記基板に固定することを特徴とする。 In the probe card of the present invention, the probe unit is fixed to the substrate by a unit fixing jig.
本願発明のプローブカードにおいて、前記ゲル層は一定の厚さを有し、前記基板とプローブユニットとを平行に保持することを特徴とする。 In the probe card of the present invention, the gel layer has a certain thickness and holds the substrate and the probe unit in parallel.
本願発明のプローブカードにおいて、前記ゲル層は、変成シリコーン樹脂であることを特徴とする。 In the probe card of the present invention, the gel layer is a modified silicone resin.
本願発明のプローブカードにおいて。前記ゲル層は、その粘度が25Pa・sから100Pa・sであることを特徴とする。 In the probe card of the present invention. The gel layer has a viscosity of 25 Pa · s to 100 Pa · s.
本願発明の半導体チップをテストするときに使用されるプローブカードは、半導体チップをテストするプローブカードにおいて、電気試験装置からの電気信号を伝達する基板とプローブピンを備えたプローブユニットとの間にゲルシートを有することを特徴とする。 The probe card used when testing the semiconductor chip of the present invention is a gel card between a substrate for transmitting an electrical signal from an electrical test apparatus and a probe unit having a probe pin in the probe card for testing a semiconductor chip. It is characterized by having.
本願発明のプローブカードにおいて、前記ゲルシートは、前記基板とプローブユニットとを平行に保持し、さらに前記プローブユニットとプローブユニットとを導通させる導電配線が設けられたことを特徴とする。 In the probe card according to the present invention, the gel sheet is characterized in that the substrate and the probe unit are held in parallel, and further, conductive wiring is provided for conducting the probe unit and the probe unit.
本願発明の半導体チップをテストするときに使用されるプローブカードは、半導体チップをテストするプローブカードにおいて、電気試験装置からの電気信号を伝達する基板とプローブピンを備えたプローブユニットとの間にゲルインタポーザシートを有することを特徴とする。 A probe card used for testing a semiconductor chip of the present invention is a probe card for testing a semiconductor chip, in which a gel is placed between a substrate for transmitting an electrical signal from an electrical test apparatus and a probe unit having probe pins. It has an interposer sheet.
本願発明のプローブカードにおいて、前記ゲルインタポーザシートは、前記プローブユニットとプローブユニットとを導通させる導電ポゴピンを備えた領域と、前記基板とプローブユニットとを平行に保持するゲルウォール領域とを備え、前記ゲルウォール領域により前記基板とプローブユニットとを平行に保持することを特徴とする。 In the probe card of the present invention, the gel interposer sheet includes a region having a conductive pogo pin for conducting the probe unit and the probe unit, and a gel wall region for holding the substrate and the probe unit in parallel. The substrate and the probe unit are held in parallel by the gel wall region.
プローブピンが配置されたプローブユニットと、ポリイミド基板との間へ設けたゲルシート又はゲルインタポーザシートが、プローブユニットとポリイミド基板との両部材の接触面において均等な厚さとなるため、両部材間の平行度を高精度に保障可能になるとともに、ゲルシートの表面張力現象及び粘着力(接着力)にて安定的に固定できる。プローブユニットとポリイミド基板とをゲルシート又はゲルインタポーザシートを使って接着させることで、広い領域においてプローブピンの高さを一定にできる多数個同時測定用のプローブカードが得られる。 The gel sheet or gel interposer sheet provided between the probe unit on which the probe pin is arranged and the polyimide substrate have the same thickness on the contact surface of both members of the probe unit and the polyimide substrate. In addition to ensuring the degree of accuracy, the gel sheet can be stably fixed by the surface tension phenomenon and adhesive force (adhesive force) of the gel sheet. By bonding the probe unit and the polyimide substrate using a gel sheet or a gel interposer sheet, a probe card for simultaneous measurement can be obtained in which the height of the probe pin can be made constant in a wide area.
以下、本発明のプローブカードについて、図を参照して説明する。 The probe card of the present invention will be described below with reference to the drawings.
本発明の実施例1について図1を用いて説明する。図1(A)にプローブカードの概略図、図1(B)にゲルシートの拡大図を示す。 A first embodiment of the present invention will be described with reference to FIG. FIG. 1A is a schematic diagram of a probe card, and FIG. 1B is an enlarged view of a gel sheet.
図1(A)に示す本発明の多数個同時測定用プローブカード100は、プローブユニット11、プローブピン10、ポリィミド基板12、ユニット固定治具13及びゲルシート15から構成される。チップ51が形成された半導体基板50がステージ60に吸着固定されている。
The multiple simultaneous
ポリィミド基板12には図示していない電気試験装置(テスター)からの電気信号を導くための配線が施され、さらに配線電極ランドによりゲルシート15の導電配線17に接続される。ゲルシート15はゲル物質からなる絶縁媒体16と導電配線17とで構成され、プローブユニット11とポリイミド基板12との間に設けられている。導電配線17は、プローブユニット11上面のユニット電極ランドとポリイミド基板12の配線電極ランドとを電気的に導通させる。導電配線17は可撓性を有する構造、例えばバネ、スプリングとして形成することができる。絶縁媒体はゲル物質を含む複数の層で構成しても良い。
The
チップ51の電極位置に対応して配置されたプローブピン10を備えたプローブユニット11はポリィミド基板12にユニット固定治具13で固定され、ユニット電極ランドによりゲルシート15の導電配線17に接続されている。ユニット固定治具13はL字形状に構成され、フックとしてプローブユニット21をポリイミド基板22へ固定する。さらにプローブユニット11とポリィミド基板12との間に設けたゲルシート15は、ユニット固定治具13による一定の接圧に対し、プローブユニット21とポリイミド基板22との接触全面において均等な厚さとなるため、両者の平行度を高精度に保証可能になるとともに、表面張力現象及びゲルの接着力にて安定的に固定できる。
The
プローブユニット11の固定手段として、プローブユニット11全面を均等な力量で固定できるようユニット固定治具13を用いるとともにゲルシート15の表面張力現象を利用することにより、プローブユニット11を安定的に固定できるプローブユニット11のプローブピンの高さを一定にできる。
A probe capable of stably fixing the
プローブユニット11は例えばN個のチップを同時測定する場合に1個のチップに対応するプローブピンを備えたプローブユニットをN個構成としてもよく、N/4個のチップに対応するプローブピンを備えたプローブユニットを4個構成としてもよく、N個のチップに対応するプローブピンを備えたプローブユニットを1個構成とすることが出来る。
The
電気試験装置(テスター)からの電気信号はポリィミド基板12の配線と配線電極ランド、ゲルシート15の導電配線17、プローブピン10、を経由してチップ51の電極に伝達される。
An electrical signal from the electrical test apparatus (tester) is transmitted to the electrode of the
ここで、ステージ60によりプローブピン10と対応するチップ51のパッドとの位置合わせを行った後、ステージ60は上昇し、プローブピン10とチップ51のパッドとを、それぞれ接触させ、テスターからの電気信号によりテストを行う。その後ステージ60は下降し、次のテストを行うチップの位置までステップアンドリピートし、再度上昇し次のチップのテストを行う。これらを繰り返すことで全てのチップをテストし、良否判定を行う。
Here, after the alignment between the
上記したように、ユニット固定治具13によりプローブユニット11の周辺部を、ゲルシート15を介在させた状態でポリィミド基板に軽く固定する。プローブユニット11の周辺部を軽く固定するためにプローブユニット11には固定することによる歪は生じない。さらにプローブユニット11とポリィミド基板12との間に介在するゲルシート15の表面張力、接着力によりプローブユニット11とポリィミド基板12を保持させることでプローブユニット11とポリィミド基板12は平行となる。プローブユニット11とポリィミド基板12とを平行とすることでプローブユニット11のプローブピン20は一定の高さでチップ51の電極と接触し、完全な導通が得られる。
As described above, the peripheral portion of the
本実施例においては、ゲルシート15をプローブユニット11とポリィミド基板12との間に介在させプローブユニット11とポリィミド基板12とを固定させる。ユニット固定治具13による一定の接圧によりプローブユニット11とポリイミド基板12との接触全面においてゲルシート15が均等な厚さとなることで、両者の平行度を高精度に保証可能になるとともに、さらにゲルシートの接着力にて安定的に固定できる効果がある。これらの構成とすることで、プローブピンの高さを一定にできる多数個同時測定用のプローブカードが得られる。
In this embodiment, the
本願の実施例2を図2に示す。図2(A)は平面図、(B)はA−A‘における断面図である。実施例2は実施例1の改良実施例であり、実施例1におけるゲルシート15の代りにゲルインタポーザシート30を用いた実施例である。ゲルインタポーザシート30は導電ポゴピン38とゲルウォール39と保持シート37から構成される。ゲルインタポーザシート30はポリィミド基板12とプローブユニット11の間に設置される。
Example 2 of the present application is shown in FIG. 2A is a plan view, and FIG. 2B is a cross-sectional view taken along line A-A ′. The second embodiment is an improved embodiment of the first embodiment, and uses the
導電ポゴピン38はポリィミド基板12の下面にある配線電極ランドとプローブユニット11のユニット電極ランドとを接続する機能は実施例1の導電配線17と同じである。しかし、導電ポゴピン38は保持シート37に保持されており、導電ポゴピン38の存在する領域にはゲル物質からなる絶縁媒体のゲルウォール39は存在しない。導電ポゴピン38が存在しない領域には絶縁媒体のゲルが充填されゲルウォール39を構成する。保持シート37はゲルウォール39と同じ材質であっても、異なる材質であってもよく、絶縁性を有する材質であればよい。
The
最近のVLSIはピン間が狭ピッチになり、必然的に導電ポゴピン38の間隔も狭ピッチになる。狭ピッチの導電ポゴピンに対してゲルを充填させると導電ポゴピンに沿ってゲルが盛り上がり、ゲルの厚さが均等にならない虞がある。このために導電ポゴピン38の存在する領域には絶縁媒体のゲルウォール39は形成しない。ゲルウォール39でポリィミド基板12とプローブユニット11の平行度を保持する。
A recent VLSI has a narrow pitch between pins, and inevitably a narrow pitch between conductive pogo pins 38. When the gel is filled into the conductive pogo pins having a narrow pitch, the gel rises along the conductive pogo pins, and the gel thickness may not be uniform. For this reason, the insulating
本実施例においては、電気試験装置(テスター)からの電気信号はポリィミド基板12の配線と配線電極ランド、ゲルインタポーザシート30の導電ポゴピン38、プローブピン10、を経由してチップ51の電極に伝達されることでテスターからの電気信号がチップに伝わりテストされる。
In this embodiment, an electrical signal from the electrical test apparatus (tester) is transmitted to the electrode of the
本実施例においては、プローブユニット11とポリィミド基板12との間にゲルインタポーザシート30を介在させ、プローブユニット11とポリィミド基板12とを固定させる。ユニット固定治具13による一定の接圧によりプローブユニット11とポリイミド基板12との接触面においてゲルインタポーザシート30が均等な厚さとなることで、両者の平行度を高精度に保証可能になるとともに、さらにゲルウォールの表面張力及び接着力による接着にて安定的に固定できる効果がある。これらの構成とすることで、プローブピンの高さを一定にできる多数個同時測定用のプローブカードが得られる。
In the present embodiment, the
本発明の実施例3として、ゲルシート及びゲルインタポーザシート30に使用されるゲル物質に関して説明する。
As a third embodiment of the present invention, a gel material used for the gel sheet and the
本願のゲルを形成する材料としてはシリコーン樹脂と呼ばれる珪素系樹脂が使用できる。シリコーン樹脂は珪素(Si)と酸素(O)のような無機物の骨組みに有機の基がついたものであり、これらを高分子に構成したシリコーン樹脂(シリコーンゴム)である。粘度は20Pa・sから100Pa・s程度が良い。ここで、さらに接着効果を高めるために、他の樹脂(例えば尿素系)と混合しても良い。さらに色素を混合してもよく、必要に応じ他の樹脂、物質とを混合することができ、これらを変成シリコーン樹脂と称する。 As a material for forming the gel of the present application, a silicon-based resin called a silicone resin can be used. The silicone resin is a silicone resin (silicone rubber) in which an organic group is attached to an inorganic framework such as silicon (Si) and oxygen (O), and these are formed into a polymer. The viscosity is preferably about 20 Pa · s to 100 Pa · s. Here, in order to further enhance the adhesive effect, it may be mixed with another resin (for example, urea type). Furthermore, you may mix a pigment | dye and can mix other resin and a substance as needed, and these are called a modified silicone resin.
ゲルシートの製法としては、例えば、シリコーンゴムをシート状にし、シートに金属細線を貫通させ、上記ゲルをその両面にコーティングし、これらを約120℃で硬化させることで実施例1におけるゲルシートが得られる。また導電ポゴピンを囲う治具を用いてピンが配置されてない領域にゲルを充填し、これらを約120℃で硬化させることで実施例2のゲルインタポーザが得られる。 As a method for producing the gel sheet, for example, the gel sheet in Example 1 can be obtained by making silicone rubber into a sheet shape, penetrating metal thin wires through the sheet, coating the gel on both sides thereof, and curing them at about 120 ° C. . Moreover, the gel interposer of Example 2 is obtained by filling a gel in a region where pins are not arranged using a jig surrounding the conductive pogo pins and curing them at about 120 ° C.
本実施例のゲル物質を使用することで、ポリィミド基板とプロープユニットを平行に保ち、ゲルの表面張力及び接着力による接着にて安定的に固定できる。平行に固定できることから、プローブピンの高さを一定にできる多数個同時測定用のプローブカードが得られる。 By using the gel substance of the present embodiment, the polyimide substrate and the probe unit can be kept in parallel, and can be stably fixed by adhesion by the surface tension and adhesive force of the gel. Since they can be fixed in parallel, a plurality of probe cards for simultaneous measurement in which the height of the probe pins can be made constant can be obtained.
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 Although the present invention has been specifically described above based on the embodiments, it is needless to say that the present invention is not limited to the above-described embodiments and can be variously modified without departing from the gist thereof.
10、20 ブローブピン
11、21 プローブユニット
12、22 ポリィミド基板
13 ユニット固定治具
15 ゲルシート
16 絶縁媒体
17 導電配線
23 ユニット固定ネジ
30 ゲルインタポーザシート
37 保持シート
38 導電ポゴピン
39 ゲルウォール
50 半導体基板
51 チップ
60 ステージ
100、101 プローブカード
DESCRIPTION OF
Claims (10)
The gel interposer sheet includes a region having conductive pogo pins for conducting the probe unit and the probe unit, and a gel wall region for holding the substrate and the probe unit in parallel. The probe card according to claim 9, wherein the probe unit is held in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004280864A JP2006098064A (en) | 2004-09-28 | 2004-09-28 | Probe card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004280864A JP2006098064A (en) | 2004-09-28 | 2004-09-28 | Probe card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006098064A true JP2006098064A (en) | 2006-04-13 |
Family
ID=36238054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004280864A Withdrawn JP2006098064A (en) | 2004-09-28 | 2004-09-28 | Probe card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006098064A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008190976A (en) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | Pogo pin block of semiconductor tester |
| US7453275B2 (en) | 2006-05-19 | 2008-11-18 | Elpida Memory, Inc. | Probe card |
| JP2011158272A (en) * | 2010-01-29 | 2011-08-18 | Japan Electronic Materials Corp | Method for manufacturing probe card and probe card |
| CN103116041A (en) * | 2011-11-16 | 2013-05-22 | 株式会社爱德万测试 | Test carrier and method of assembly of test carrier |
| JP2015053500A (en) * | 2009-03-25 | 2015-03-19 | エイアー テスト システムズ | System for testing an integrated circuit of a device and method of use thereof |
| US11448695B2 (en) | 2007-12-19 | 2022-09-20 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
| US11635459B2 (en) | 2017-03-03 | 2023-04-25 | Aehr Test Systems | Electronics tester |
| US11835575B2 (en) | 2020-10-07 | 2023-12-05 | Aehr Test Systems | Electronics tester |
| US11860221B2 (en) | 2005-04-27 | 2024-01-02 | Aehr Test Systems | Apparatus for testing electronic devices |
| US12007451B2 (en) | 2016-01-08 | 2024-06-11 | Aehr Test Systems | Method and system for thermal control of devices in an electronics tester |
-
2004
- 2004-09-28 JP JP2004280864A patent/JP2006098064A/en not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12163999B2 (en) | 2005-04-27 | 2024-12-10 | Aehr Test Systems | Apparatus for testing electronic devices |
| US11860221B2 (en) | 2005-04-27 | 2024-01-02 | Aehr Test Systems | Apparatus for testing electronic devices |
| US7453275B2 (en) | 2006-05-19 | 2008-11-18 | Elpida Memory, Inc. | Probe card |
| JP2008190976A (en) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | Pogo pin block of semiconductor tester |
| US11448695B2 (en) | 2007-12-19 | 2022-09-20 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
| US12326472B2 (en) | 2007-12-19 | 2025-06-10 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
| US11112429B2 (en) | 2009-03-25 | 2021-09-07 | Aehr Test Systems | Pressure relief valve |
| US10401385B2 (en) | 2009-03-25 | 2019-09-03 | Aehr Test Systems | Limiting translation for consistent substrate-to-substrate contact |
| US9880197B2 (en) | 2009-03-25 | 2018-01-30 | Aehr Test Systems | Controlling alignment during a thermal cycle |
| US11592465B2 (en) | 2009-03-25 | 2023-02-28 | Aehr Test Systems | Pressure relief valve |
| JP2015053500A (en) * | 2009-03-25 | 2015-03-19 | エイアー テスト システムズ | System for testing an integrated circuit of a device and method of use thereof |
| US12298328B2 (en) | 2009-03-25 | 2025-05-13 | Aehr Test Systems | Controlling alignment during a thermal cycle |
| US11977098B2 (en) | 2009-03-25 | 2024-05-07 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
| JP2011158272A (en) * | 2010-01-29 | 2011-08-18 | Japan Electronic Materials Corp | Method for manufacturing probe card and probe card |
| JP2013104835A (en) * | 2011-11-16 | 2013-05-30 | Advantest Corp | Carrier for test, and assembly method for the carrier for test |
| CN103116041A (en) * | 2011-11-16 | 2013-05-22 | 株式会社爱德万测试 | Test carrier and method of assembly of test carrier |
| US12265136B2 (en) | 2016-01-08 | 2025-04-01 | Aehr Test Systems | Method and system for thermal control of devices in electronics tester |
| US12007451B2 (en) | 2016-01-08 | 2024-06-11 | Aehr Test Systems | Method and system for thermal control of devices in an electronics tester |
| US12292484B2 (en) | 2016-01-08 | 2025-05-06 | Aehr Test Systems | Method and system for thermal control of devices in an electronics tester |
| US11821940B2 (en) | 2017-03-03 | 2023-11-21 | Aehr Test Systems | Electronics tester |
| US12169217B2 (en) | 2017-03-03 | 2024-12-17 | Aehr Test Systems | Electronics tester |
| US11635459B2 (en) | 2017-03-03 | 2023-04-25 | Aehr Test Systems | Electronics tester |
| US12253560B2 (en) | 2020-10-07 | 2025-03-18 | Aehr Test Systems | Electronics tester |
| US12228609B2 (en) | 2020-10-07 | 2025-02-18 | Aehr Test Systems | Electronics tester |
| US12282062B2 (en) | 2020-10-07 | 2025-04-22 | Aehr Test Systems | Electronics tester |
| US11835575B2 (en) | 2020-10-07 | 2023-12-05 | Aehr Test Systems | Electronics tester |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4099412B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| KR0140034B1 (en) | Semiconductor wafer storage device, connection method between integrated circuit terminal and probe terminal for inspection of semiconductor wafer and apparatus therefor, inspection method for semiconductor integrated circuit, probe card and manufacturing method thereof | |
| KR100502119B1 (en) | Contact structure and assembly mechanism thereof | |
| KR100196195B1 (en) | Probe card | |
| US5742169A (en) | Apparatus for testing interconnects for semiconductor dice | |
| KR20020026852A (en) | Fabrication method of semiconductor integrated circuit device and its testing apparatus | |
| KR20050041885A (en) | Fabrication method of semiconductor integrated circuit device | |
| WO2000010016A1 (en) | Contactor and production method for contactor | |
| KR20130127108A (en) | Space transformer for probe card and manufacturing method thereof | |
| KR101148917B1 (en) | Manufacturing method and wafer unit for testing | |
| TWI400448B (en) | Electrical signal connection device | |
| JP4343256B1 (en) | Manufacturing method of semiconductor device | |
| JP2006098064A (en) | Probe card | |
| JP2004053409A (en) | Probe card | |
| JP4518041B2 (en) | Probe card | |
| KR101540239B1 (en) | Probe Assembly and Probe Base Plate | |
| KR100961457B1 (en) | Probe substrate and method for manufacturing probe substrate | |
| KR20180130687A (en) | Inspecting apparatus for electronic device | |
| JP2011099805A (en) | Probe card | |
| JP2559242B2 (en) | Probe card | |
| CN100371726C (en) | Chip probe tester | |
| JP2933331B2 (en) | Inspection equipment for semiconductor devices | |
| KR20190097761A (en) | Testing apparatus of display panel for mobile and method using the same | |
| KR100737384B1 (en) | Inspection device and method of display panel for mobile | |
| JPH09159694A (en) | Lsi test probe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |