[go: up one dir, main page]

JP2006081018A - Multilayer directional coupler - Google Patents

Multilayer directional coupler Download PDF

Info

Publication number
JP2006081018A
JP2006081018A JP2004264539A JP2004264539A JP2006081018A JP 2006081018 A JP2006081018 A JP 2006081018A JP 2004264539 A JP2004264539 A JP 2004264539A JP 2004264539 A JP2004264539 A JP 2004264539A JP 2006081018 A JP2006081018 A JP 2006081018A
Authority
JP
Japan
Prior art keywords
directional coupler
inductance
electromagnetic coupling
terminals
inductance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004264539A
Other languages
Japanese (ja)
Inventor
Munetaka Kamiya
宗孝 神谷
Manabu Wakita
学 脇田
Tetsudai Suehiro
哲大 末廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004264539A priority Critical patent/JP2006081018A/en
Publication of JP2006081018A publication Critical patent/JP2006081018A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】パターン配置に要する面積の低減が容易な積層型方向性結合器を提供する。
【解決手段】積層型方向性結合器が、電磁的に結合する第1、第2のインダクタンス素子を有する第1の電磁結合素子と、互いに電磁的に結合する第3、第4のインダクタンス素子を有する第2の電磁結合素子と、第2,第3のインダクタンス素子を電気的に並列接続する接続部と、第1、第2の電磁結合素子間に配置される平板電極と、を具備する。第1〜第4のインダクタンス素子が積層方向に配置されていることから、インダクタンス素子の電極パターンに要する面積の低減が容易である。
【選択図】図1
A stacked directional coupler in which an area required for pattern arrangement can be easily reduced is provided.
A stacked directional coupler includes a first electromagnetic coupling element having first and second inductance elements that are electromagnetically coupled, and third and fourth inductance elements that are electromagnetically coupled to each other. A second electromagnetic coupling element, a connection part for electrically connecting the second and third inductance elements in parallel, and a plate electrode disposed between the first and second electromagnetic coupling elements. Since the first to fourth inductance elements are arranged in the stacking direction, the area required for the electrode pattern of the inductance element can be easily reduced.
[Selection] Figure 1

Description

本発明は、積層型方向性結合器に関する。   The present invention relates to a laminated directional coupler.

携帯電話や無線LAN等の無線情報機器に積層型方向性結合器が用いられる。
ここで、無線情報機器で複数の周波数を利用する場合があることから、複数の周波数を取り扱い可能なデュアルバンド型の積層型方向性結合器が用いられる。
なお、周波数帯域毎に独立して電気特性を最適化ができ、主線路間のアイソレーションが優れた積層型方向性結合器に関する技術が開示されている(特許文献1参照)。
特開2002−330008
Laminated directional couplers are used in wireless information devices such as mobile phones and wireless LANs.
Here, since there are cases where a plurality of frequencies are used in the wireless information device, a dual-band stacked directional coupler capable of handling a plurality of frequencies is used.
A technique related to a laminated directional coupler that can optimize electrical characteristics independently for each frequency band and has excellent isolation between main lines is disclosed (see Patent Document 1).
JP2002-330008

しかしながら、特許文献1記載の積層型方向性結合器では結合器が平面上に並列して配置されているため、結合器の電極パターンの配置に必要な面積が大きくなり易く、積層型方向性結合器の小型化の障害となっていた。
上記に鑑み、本発明は電極パターン配置に要する面積の低減が容易な積層型方向性結合器を提供することを目的とする。
However, in the laminated directional coupler described in Patent Document 1, since the couplers are arranged in parallel on a plane, the area required for arranging the electrode pattern of the coupler is likely to be large, and the laminated directional coupler is used. It was an obstacle to downsizing of the vessel.
In view of the above, an object of the present invention is to provide a laminated directional coupler in which an area required for electrode pattern arrangement can be easily reduced.

上記目的を達成するために、本発明に係る積層型方向性結合器は、積層して配置され、かつ互いに電磁的に結合する第1、第2のインダクタンス素子を有する第1の電磁結合素子と、前記第1の電磁結合素子と積層して配置される第2の電磁結合素子であって、積層して配置され、かつ互いに電磁的に結合する第3、第4のインダクタンス素子を有する第2の電磁結合素子と、前記第2,第3のインダクタンス素子を電気的に並列接続する接続部と、前記第1、第2の電磁結合素子間に配置される平板電極と、を具備することを特徴とする。   In order to achieve the above object, a multilayer directional coupler according to the present invention includes a first electromagnetic coupling element having first and second inductance elements which are arranged in a stacked manner and are electromagnetically coupled to each other. A second electromagnetic coupling element disposed in a stacked manner with the first electromagnetic coupling element, the second electromagnetic coupling element being disposed in a stacked manner and having a third and a fourth inductance element that are electromagnetically coupled to each other. An electromagnetic coupling element, a connection part for electrically connecting the second and third inductance elements in parallel, and a flat plate electrode disposed between the first and second electromagnetic coupling elements. Features.

本発明によれば、パターン配置に要する面積の低減が容易な積層型方向性結合器を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the lamination type directional coupler with easy reduction of the area required for pattern arrangement | positioning can be provided.

以下、図面を参照して、本発明の実施の形態を詳細に説明する。
図1は本発明の一実施形態に係る積層型方向性結合器10の回路構成を表す回路図である。
図1に示すように積層型方向性結合器10は、端子T1〜T6,インダクタンス素子L1〜L4を備える。インダクタンス素子L1、L2間、およびインダクタンス素子L3、L4間は電磁的に結合され、電磁結合素子を構成する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a circuit diagram showing a circuit configuration of a laminated directional coupler 10 according to an embodiment of the present invention.
As shown in FIG. 1, the laminated directional coupler 10 includes terminals T1 to T6 and inductance elements L1 to L4. The inductance elements L1 and L2 and the inductance elements L3 and L4 are electromagnetically coupled to constitute an electromagnetic coupling element.

端子T1,T3それぞれに信号が入力される。例えば、第1の周波数(一例として、0.9GHz)の第1の信号が端子T1に、第2の周波数(一例として、1.7GHz)の第2の信号が端子T3に入力される。なお、この2つの信号の入力は、どちらか一方のみが行われ、同時には行われないのが通例である。
端子T1,T3にそれぞれ入力される第1、第2の信号は、端子T2、T4から出力される。また、端子T1,T3から端子T2、T4への信号の流れによってインダクタンス素子L1、L4それぞれに磁界が発生し、その磁界によってインダクタンス素子L2、L3に信号が誘起されることで、端子T5から第1、第2の信号それぞれに対応する信号が出力される。
A signal is input to each of the terminals T1 and T3. For example, a first signal having a first frequency (as an example, 0.9 GHz) is input to the terminal T1, and a second signal having a second frequency (as an example, 1.7 GHz) is input to the terminal T3. In general, only one of these two signals is input and not simultaneously.
The first and second signals respectively input to the terminals T1 and T3 are output from the terminals T2 and T4. Further, a magnetic field is generated in each of the inductance elements L1 and L4 due to a signal flow from the terminals T1 and T3 to the terminals T2 and T4, and a signal is induced in the inductance elements L2 and L3 by the magnetic field, so that Signals corresponding to the first and second signals are output.

このようにして、端子T1,T3に入力される第1、第2の信号に対応して、端子T5に信号が出力される。この結果、端子T5を用いて端子T1,T3それぞれに入出力される第1、第2の周波数の信号をモニタすることができる。
ここで、端子T6は、終端抵抗を介してグランドに接続されるのが通例であり、消費電力の低減のために、端子T1,T3から信号が入力されたときに端子T6から出力される信号の強度が小さい方が好ましい。
In this way, a signal is output to the terminal T5 corresponding to the first and second signals input to the terminals T1 and T3. As a result, it is possible to monitor signals of the first and second frequencies input / output to / from the terminals T1 and T3 using the terminal T5.
Here, the terminal T6 is usually connected to the ground via a terminal resistor, and a signal output from the terminal T6 when a signal is input from the terminals T1 and T3 in order to reduce power consumption. It is preferable that the strength of is small.

以上のように、端子T1への信号の入力に対応して端子T2,T5からの信号の出力が行われる。このとき、他の端子T3,T4,T6からはほとんど信号が出力されない。また、端子T3への信号の入力に対応して端子T4,T5からの信号の出力が行われる。このとき、他の端子T1,T2,T6からはほとんど信号が出力されない。逆にいえば、このような出力特性となるように、インダクタンス素子L1〜L4の結合関係が調節される。   As described above, signals are output from the terminals T2 and T5 in response to the signal input to the terminal T1. At this time, almost no signal is output from the other terminals T3, T4, T6. Further, in response to the input of the signal to the terminal T3, the signal is output from the terminals T4 and T5. At this time, almost no signal is output from the other terminals T1, T2, and T6. In other words, the coupling relationship of the inductance elements L1 to L4 is adjusted so as to achieve such output characteristics.

図2は、積層型方向性結合器10の外観を表す斜視図である。
積層型方向性結合器10は、基板11〜21を重ね合わせて構成される。基板11〜21に、例えば、ガラスセラミック(比誘電率εr=8、tanδ=3×10-3)からなる2012(2.0mm×1.25mm)タイプの基板を用い、厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。
なお、基板11〜21は、ガラスセラミック以外のセラミック素材であっても良い。
FIG. 2 is a perspective view showing the appearance of the laminated directional coupler 10.
The stacked directional coupler 10 is configured by stacking substrates 11 to 21. For example, a 2012 (2.0 mm × 1.25 mm) type substrate made of glass ceramic (relative dielectric constant εr = 8, tan δ = 3 × 10 −3 ) is used as the substrates 11 to 21, and silver paste is printed by thick film printing. The electrode pattern which printed etc. is formed.
The substrates 11 to 21 may be made of a ceramic material other than glass ceramic.

各基板11〜21の側辺には所定の端子となる切り欠き部31〜38が形成されている。この切り欠き部31〜38は、積層時に基板11〜21の積層方向で一致し、積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで、端子T1〜T6等として機能することになる。切り欠き部31〜36はそれぞれ、端子T1〜T6に対応する。また、切り欠き部37,38は、グランドに接続するための接地端子(「グランド端子」ともいう)Gに対応する。   Notches 31 to 38 serving as predetermined terminals are formed on the sides of the substrates 11 to 21. The notches 31 to 38 form grooves that coincide with each other in the stacking direction of the substrates 11 to 21 during stacking and extend in the stacking direction. By printing a silver paste in this groove part, it will function as terminals T1-T6 etc. The notches 31 to 36 correspond to the terminals T1 to T6, respectively. The notches 37 and 38 correspond to a ground terminal (also referred to as “ground terminal”) G for connection to the ground.

図3は、積層型方向性結合器10を構成する基板11〜21を分離した状態を表す分解斜視図である。なお、基板21は、積層型方向性結合器10(特に、後述の電極561)を外界から保護するためのものであり、電極が形成されていないことから、図示を省略している。   FIG. 3 is an exploded perspective view showing a state in which the substrates 11 to 21 constituting the laminated directional coupler 10 are separated. The substrate 21 is for protecting the laminated directional coupler 10 (particularly, an electrode 561 described later) from the outside, and is not shown because no electrode is formed.

基板11は、それぞれ切り欠き部31〜38に接続されるランドパターン(実装用の電極のパターン)111a〜111h(図示せず)を下面に有する。ランドパターン111a〜111fはそれぞれ端子T1〜T6に,ランドパターン111g、111hは接地端子Gに対応する。
基板11は、上面に接地(グランド)用の平板電極112および接続部113の電極パターンを有する。平板電極112は、接続部113によって接地端子Gに接続され、後述する線路121等を外界の電気的影響から保護し、積層型方向性結合器10の特性の安定を図っている。
The substrate 11 has land patterns (mounting electrode patterns) 111a to 111h (not shown) connected to the notches 31 to 38 on the lower surface, respectively. The land patterns 111a to 111f correspond to the terminals T1 to T6, and the land patterns 111g and 111h correspond to the ground terminal G, respectively.
The substrate 11 has a ground plane (ground) plate electrode 112 and an electrode pattern of the connection portion 113 on the upper surface. The flat plate electrode 112 is connected to the ground terminal G by the connection portion 113, protects a later-described line 121 and the like from the external electrical influence, and stabilizes the characteristics of the multilayer directional coupler 10.

基板12は、上面に線路121および接続部122、123の電極パターンを有する。線路121は、インダクタンス素子L4として機能するものであり、後述の線路131,141と電磁的に結合される。
接続部122、123はそれぞれ、端子T3,T4に電気的に接続される。
The substrate 12 has an electrode pattern of a line 121 and connecting portions 122 and 123 on the upper surface. The line 121 functions as an inductance element L4 and is electromagnetically coupled to lines 131 and 141 described later.
Connection portions 122 and 123 are electrically connected to terminals T3 and T4, respectively.

基板13は、上面に線路131および接続部132、133の電極パターンを有する。線路131は、後述する線路141と電気的に接続される。線路131,141は同一の方向に巻き回され、全体で1つのインダクタンス素子L3として機能する。前述のように、線路131、141は、線路121と電磁的に結合される。このようにインダクタンス素子L3を線路131,141の組み合わせで構成したのは、基板の面積を増加させることなく、線路長(コイルの巻き数)を確保するためである。
接続部132、133はそれぞれ、端子T6および後述のビア144に接続される。
The substrate 13 has an electrode pattern of lines 131 and connecting portions 132 and 133 on the upper surface. The line 131 is electrically connected to a line 141 described later. The lines 131 and 141 are wound in the same direction and function as one inductance element L3 as a whole. As described above, the lines 131 and 141 are electromagnetically coupled to the line 121. The reason why the inductance element L3 is configured by the combination of the lines 131 and 141 is to ensure the line length (the number of turns of the coil) without increasing the area of the substrate.
Each of the connection portions 132 and 133 is connected to a terminal T6 and a via 144 described later.

基板14は、上面に線路141および接続部142、143の電極パターンを有する。接続部143には基板14を貫通するビア144が配置される。
接続部142は、端子T5に接続される。接続部143は、ビア144を経由して接続部133と電気的に接続される。
The substrate 14 has an electrode pattern of a line 141 and connecting portions 142 and 143 on the upper surface. A via 144 that penetrates the substrate 14 is disposed in the connection portion 143.
The connection part 142 is connected to the terminal T5. The connection unit 143 is electrically connected to the connection unit 133 via the via 144.

基板15は、上面に接地(グランド)用の平板電極151および接続部152の電極パターンを有する。平板電極151は、接続部152によって、接地端子Gに接続され、線路141、および後述の線路161間の電磁的な干渉を防止している。即ち、平板電極151は、インダクタンス素子L1,L2(第1の電磁結合素子)とインダクタンス素子L3,L4(第2の電磁結合素子)間での信号の混入を防止している。   The substrate 15 has a grounding (ground) plate electrode 151 and an electrode pattern of the connecting portion 152 on the upper surface. The plate electrode 151 is connected to the ground terminal G by the connection portion 152 to prevent electromagnetic interference between the line 141 and a later-described line 161. In other words, the plate electrode 151 prevents signals from being mixed between the inductance elements L1 and L2 (first electromagnetic coupling element) and the inductance elements L3 and L4 (second electromagnetic coupling element).

基板16は、上面に線路161および接続部162、163の電極パターンを有する。線路161は、後述する線路171と電気的に接続される。線路161,171は同一の方向に巻き回され、全体で1つのインダクタンス素子L2として機能する。線路161、171は、後述の線路191と電磁的に結合される。このようにインダクタンス素子L2を線路161,171の組み合わせで構成したのは、基板の面積を増加させることなく、線路長を確保するためである。
接続部162、163はそれぞれ、端子T6および後述のビア174に接続される。
The substrate 16 has an electrode pattern of a line 161 and connecting portions 162 and 163 on the upper surface. The line 161 is electrically connected to a line 171 described later. The lines 161 and 171 are wound in the same direction and function as one inductance element L2 as a whole. The lines 161 and 171 are electromagnetically coupled to a line 191 described later. The reason why the inductance element L2 is configured by the combination of the lines 161 and 171 is to ensure the line length without increasing the area of the substrate.
Each of the connection parts 162 and 163 is connected to a terminal T6 and a via 174 described later.

図3に示すように、インダクタンス素子L2及びL3それぞれを構成する線路がスパイラル状に巻かれている。ここで、第2のインダクタンス素子L2および第3のインダクタンス素子L3それぞれを構成する線路161,171および線路131,141でのスパイラルの巻き方向が同一方向であることが好ましい。積層体としてみたときの、それぞれのスパイラルの巻き方向を同一方向にすることで、基板16、13(基板17、14も)へのパターンの印刷に同一のスクリーンマスクを用いることが可能となる。スクリーンマスクの枚数、ひいては製造コストを低減できる利点がある。   As shown in FIG. 3, the lines constituting each of the inductance elements L2 and L3 are spirally wound. Here, it is preferable that the spiral winding directions of the lines 161 and 171 and the lines 131 and 141 constituting the second inductance element L2 and the third inductance element L3 are the same. The same screen mask can be used for printing a pattern on the substrates 16 and 13 (also the substrates 17 and 14) by making the winding direction of each spiral the same when viewed as a laminate. There is an advantage that the number of screen masks, and hence the manufacturing cost can be reduced.

基板17は、上面に線路171および接続部172、173の電極パターンを有する。接続部173には基板17を貫通するビア174が配置される。
接続部172は、端子T5に接続される。接続部173は、ビア174を経由して接続部163と電気的に接続される。
The substrate 17 has an electrode pattern of a line 171 and connection portions 172 and 173 on the upper surface. A via 174 that penetrates the substrate 17 is disposed in the connection portion 173.
The connection part 172 is connected to the terminal T5. The connection unit 173 is electrically connected to the connection unit 163 via the via 174.

基板18は、上面に線路181および接続部182、183の電極パターンを有する。線路181は、端子T1と後述の線路181とを接続するためのものである。接続部182、183はそれぞれ、端子T1および後述のビア194と電気的に接続される。
なお、必要であれば、線路181を後述の線路191と同一の方向に巻き回して、線路181、191全体として1つのインダクタンス素子として機能させることも可能である。
The substrate 18 has an electrode pattern of a line 181 and connecting portions 182 and 183 on the upper surface. The line 181 is for connecting the terminal T1 and a line 181 described later. Each of the connecting portions 182 and 183 is electrically connected to the terminal T1 and a via 194 described later.
If necessary, the line 181 can be wound in the same direction as a line 191 described later, and the lines 181 and 191 can function as one inductance element as a whole.

基板19は、上面に線路191および接続部192、193の電極パターンを有する。接続部193には基板19を貫通するビア194が配置される。線路191は、インダクタンス素子L1として機能するものであり、線路161,171と電磁的に結合される。
接続部192は、端子T2に電気的に接続される。接続部193は、ビア194、線路181を介して端子T1に電気的に接続される。
The substrate 19 has an electrode pattern of a line 191 and connection portions 192 and 193 on the upper surface. A via 194 that penetrates the substrate 19 is disposed in the connection portion 193. The line 191 functions as the inductance element L1 and is electromagnetically coupled to the lines 161 and 171.
The connection part 192 is electrically connected to the terminal T2. The connecting portion 193 is electrically connected to the terminal T1 through the via 194 and the line 181.

基板20は、上面に接地(グランド)用の平板電極201および接続部202の電極パターンを有する。平板電極201は、接続部202によって、接地端子Gに接続され、線路191等を外界の電気的影響から保護し、積層型方向性結合器10の特性の安定を図っている。   The substrate 20 has a ground electrode (ground) plate electrode 201 and an electrode pattern of the connection portion 202 on the upper surface. The flat plate electrode 201 is connected to the ground terminal G by the connecting portion 202, protects the line 191 and the like from the external electric influence, and stabilizes the characteristics of the multilayer directional coupler 10.

以上のように、積層型方向性結合器10は、インダクタンス素子L1〜L4が縦方向(積層方向)に配置されている。このため、基板11〜20の面積を低減し、積層型方向性結合器10の小型化を図ることが容易である。これは次に述べる比較例と対比するとより明瞭となる。   As described above, in the multilayer directional coupler 10, the inductance elements L1 to L4 are arranged in the vertical direction (lamination direction). For this reason, it is easy to reduce the area of the substrates 11 to 20 and reduce the size of the multilayer directional coupler 10. This becomes clearer when compared with the comparative example described below.

(比較例)
積層型方向性結合器10の比較例として、同一平面上に複数のインダクタンス素子を配置した積層型方向性結合器50を説明する。
図4は比較例に係る積層型方向性結合器50の回路構成を表す回路図である。
図4に示すように積層型方向性結合器50は、端子T1〜T6,インダクタンス素子L1〜L4を備える。インダクタンス素子L1、L2間、およびインダクタンス素子L3、L4間が電磁的に結合されている。
なお、対応関係の判りやすさの関係で、実施形態と比較例とで、端子T1〜T6,インダクタンス素子L1〜L6に同一の記号を用いているが、これらが電気的特性を含め完全に同一の素子であることを要する訳ではない。
(Comparative example)
As a comparative example of the laminated directional coupler 10, a laminated directional coupler 50 in which a plurality of inductance elements are arranged on the same plane will be described.
FIG. 4 is a circuit diagram showing a circuit configuration of the laminated directional coupler 50 according to the comparative example.
As shown in FIG. 4, the laminated directional coupler 50 includes terminals T1 to T6 and inductance elements L1 to L4. The inductance elements L1 and L2 and the inductance elements L3 and L4 are electromagnetically coupled.
It should be noted that the same symbols are used for the terminals T1 to T6 and the inductance elements L1 to L6 in the embodiment and the comparative example because of the intelligibility of the correspondence, but these are completely the same including the electrical characteristics. It is not necessarily required to be an element.

積層型方向性結合器50でも、積層型方向性結合器10と同様に、端子T1への信号の入力に対応して端子T2,T5からの信号の出力が行われる。また、端子T3への信号の入力に対応して端子T4,T5からの信号の出力が行われる。   Similarly to the stacked directional coupler 10, the stacked directional coupler 50 outputs signals from the terminals T <b> 2 and T <b> 5 in response to signal input to the terminal T <b> 1. Further, in response to the input of the signal to the terminal T3, the signal is output from the terminals T4 and T5.

図5は、積層型方向性結合器50を構成する基板を分離した状態を表す分解斜視図である。
積層型方向性結合器50は、基板51〜56を積層して構成される。
基板51の上面に接地用の平板電極511および接続部512の電極パターンを有する。平板電極511は、接続部512によって、接地端子Gに接続され、後述する線路521等を外界の電気的影響から保護している。
FIG. 5 is an exploded perspective view showing a state in which the substrates constituting the laminated directional coupler 50 are separated.
The stacked directional coupler 50 is configured by stacking substrates 51 to 56.
On the upper surface of the substrate 51, there are electrode patterns of a ground plate electrode 511 and a connecting portion 512. The flat plate electrode 511 is connected to the ground terminal G by a connecting portion 512, and protects a line 521 and the like, which will be described later, from electrical influences of the outside world.

基板52の上面に線路521、522および接続部523、524の電極パターンを有する。線路521,522はそれぞれ、端子T1、T4と後述の線路531、532とを接続するためのものである。接続部523,524はそれぞれ、ビアを介して線路531,532と電気的に接続される。   The upper surface of the substrate 52 has electrode patterns of lines 521 and 522 and connection portions 523 and 524. The lines 521 and 522 are for connecting terminals T1 and T4 and lines 531 and 532 described later, respectively. Connection portions 523 and 524 are electrically connected to lines 531 and 532 through vias, respectively.

基板53の上面に線路531、532および接続部533、534の電極パターンを有する。接続部533、534それぞれにビアが配置される。線路531,532はそれぞれ、インダクタンス素子L1,L4として機能し、それらの両端には、端子T2、T3と線路521、522とが接続される。   Electrodes of lines 531 and 532 and connecting portions 533 and 534 are provided on the upper surface of the substrate 53. Vias are arranged in the connection portions 533 and 534, respectively. The lines 531 and 532 function as inductance elements L1 and L4, respectively, and terminals T2 and T3 and lines 521 and 522 are connected to both ends thereof.

基板54の上面に線路541、542および接続部543、544の電極パターンを有する。線路541,542はインダクタンス素子L2,L3として機能し、その一端には、端子T5、T6が接続される。線路541,542の他端は、ビアおよび後述の線路551を介して互いに電気的に接続される。   The upper surface of the substrate 54 has electrode patterns of lines 541 and 542 and connection portions 543 and 544. The lines 541 and 542 function as inductance elements L2 and L3, and terminals T5 and T6 are connected to one end thereof. The other ends of the lines 541 and 542 are electrically connected to each other via vias and a line 551 described later.

基板55の上面に線路551および接続部552,553の電極パターンを有する。接続部552,553はビアを介して線路541、542と電気的に接続される。
基板56の上面に接地用の平板電極561および接続部562の電極パターンを有する。平板電極561は、接続部562によって、接地端子Gに接続される。
An electrode pattern of the line 551 and the connection portions 552 and 553 is provided on the upper surface of the substrate 55. Connection portions 552 and 553 are electrically connected to lines 541 and 542 through vias.
An electrode pattern of a flat plate electrode 561 for grounding and a connection portion 562 is provided on the upper surface of the substrate 56. The plate electrode 561 is connected to the ground terminal G by the connection portion 562.

以上のように、積層型方向性結合器50では、インダクタンス素子L1、L4およびインダクタンス素子L2、L3それぞれが同一平面上に配置されている。このため、上記実施形態と比して、基板51〜56の面積を低減し、積層型方向性結合器50の小型化を図ることが困難である。   As described above, in the multilayer directional coupler 50, the inductance elements L1 and L4 and the inductance elements L2 and L3 are arranged on the same plane. For this reason, compared with the said embodiment, it is difficult to reduce the area of the board | substrates 51-56 and to attain size reduction of the lamination type directional coupler 50. FIG.

(積層型方向性結合器10の特性)
積層型方向性結合器10の電気的特性を比較例と対比して説明する。
ここで、積層型方向性結合器10では、上方から下方に向かってインダクタンス素子L1〜L4が配置されているが、その配列の順序を変更した。
(Characteristics of the laminated directional coupler 10)
The electrical characteristics of the laminated directional coupler 10 will be described in comparison with a comparative example.
Here, in the multilayer directional coupler 10, the inductance elements L1 to L4 are arranged from the upper side to the lower side, but the arrangement order thereof is changed.

図6は、積層型方向性結合器10の電気的特性をシミュレーションした結果を示す表である。
実施例1〜6は、積層型方向性結合器10の基板の積層の順序を変更したものであり、このうち実施例1は図3の上方から下方に向かってインダクタンス素子L1〜L4が配置されている。
FIG. 6 is a table showing the results of simulating the electrical characteristics of the laminated directional coupler 10.
In the first to sixth embodiments, the order of stacking the substrates of the multilayer directional coupler 10 is changed. In the first embodiment, the inductance elements L1 to L4 are arranged from the upper side to the lower side in FIG. ing.

バンド1,2について、挿入損失(Insertion Loss)、反射損失(Return Loss)、結合度(カップリング:Coupling)、分離度(アイソレーション:Isolation)を求めた。バンド1,2はそれぞれ、0.893〜0.960GHz,1.429〜1.453GHzとし、結合度および分離度はこれらの周波数範囲での最小値とした。
分離度Iは、端子T1、T4間(I14)、端子T1、T3間(I13)、端子T1,T6間(I16)、端子T3、T6間(I36)、端子T2,T3間(I23)それぞれでの値を求めた。即ち、分離度I14、I13、I16、I36、I2はそれぞれ、バンド1の入力とバンド2の出力間、バンド1の入力とバンド2の入力間、バンド1の入力と終端間、バンド2の入力と終端間、バンド1の出力とバンド2の入力間に対応する。
For bands 1 and 2, insertion loss (Insertion Loss), reflection loss (Return Loss), degree of coupling (Coupling), and degree of separation (Isolation) were determined. Bands 1 and 2 were set to 0.893 to 0.960 GHz and 1.429 to 1.453 GHz, respectively, and the coupling degree and the separation degree were the minimum values in these frequency ranges.
The separation I is between the terminals T1 and T4 (I14), between the terminals T1 and T3 (I13), between the terminals T1 and T6 (I16), between the terminals T3 and T6 (I36), and between the terminals T2 and T3 (I23). The value at was obtained. That is, the separations I14, I13, I16, I36, and I2 are respectively between the band 1 input and the band 2 output, between the band 1 input and the band 2 input, between the band 1 input and the termination, and the band 2 input. Between the output of band 1 and the input of band 2.

実施例1が端子T1,T6間(I16)、端子T3,T6間(I36)の分離度が良好であった。これは端子T1,T3に入力される信号をモニタしたときに終端抵抗での電力損失が小さいことを意味する。結合度と分離度の差(「I16−C1」および「I36−C2」)においても実施例1が最も良好であった。
他の項目(挿入損失、反射損失、結合度、他の分離度(I14,I13、I23)においても他の場合と劣らない結果が得られた。
以上のように、実施例1(インダクタンス素子L1〜L2の順に配置された場合、言い換えればインダクタンス素子L2,L3が対向している場合)が良好な特性を示した。
In Example 1, the degree of separation between the terminals T1 and T6 (I16) and between the terminals T3 and T6 (I36) was good. This means that power loss at the terminating resistor is small when signals input to the terminals T1 and T3 are monitored. Example 1 was also the best in the difference between the degree of binding and the degree of separation (“I16-C1” and “I36-C2”).
In other items (insertion loss, reflection loss, degree of coupling, and other degree of separation (I14, I13, I23), the same results as in the other cases were obtained.
As described above, Example 1 (when arranged in the order of the inductance elements L1 to L2, in other words, when the inductance elements L2 and L3 face each other) showed good characteristics.

次に実施例1と比較例のそれぞれにつき積層型方向性結合器を作成し、電気的特性を測定した結果について説明する。
図7、8はそれぞれ、実施例1、比較例のバンド1での挿入損失IL1,反射損失RL1の周波数特性を表すグラフである。また、図9、10はそれぞれ、実施例1、比較例のバンド1での結合度C1,分離度I16の周波数特性を表すグラフである。これら図7〜10は、端子T1から信号を入力した場合に相当する。
Next, a description will be given of the result of measuring the electrical characteristics of each of the laminated directional couplers produced in Example 1 and Comparative Example.
7 and 8 are graphs showing the frequency characteristics of the insertion loss IL1 and the reflection loss RL1 in the band 1 of Example 1 and the comparative example, respectively. 9 and 10 are graphs showing the frequency characteristics of the degree of coupling C1 and the degree of separation I16 in band 1 of Example 1 and the comparative example, respectively. 7 to 10 correspond to the case where a signal is input from the terminal T1.

図11、12はそれぞれ、実施例1、比較例のバンド2での挿入損失IL2,反射損失RL2の周波数特性を表すグラフである。また、図13、14はそれぞれ、実施例1、比較例のバンド2での結合度C2,分離度I36の周波数特性を表すグラフである。これら図11〜14は、端子T3から信号を入力した場合に相当する。   11 and 12 are graphs showing the frequency characteristics of the insertion loss IL2 and the reflection loss RL2 in the band 2 of Example 1 and the comparative example, respectively. FIGS. 13 and 14 are graphs showing frequency characteristics of the degree of coupling C2 and the degree of separation I36 in band 2 of Example 1 and the comparative example, respectively. 11 to 14 correspond to the case where a signal is input from the terminal T3.

図15、16はそれぞれ、実施例1、比較例の分離度I14,I13,I23の周波数特性を表すグラフである。なお、図15では分離度I14,I23のグラフが近接しているため、図上では1つのラインとして表されている。   15 and 16 are graphs showing the frequency characteristics of the separation degrees I14, I13, and I23 of Example 1 and the comparative example, respectively. In FIG. 15, since the graphs of the separation degrees I14 and I23 are close to each other, they are represented as one line in the drawing.

図17は、図7〜16の結果をまとめた表であり、図6に対応している。
実測では、実施例1と比較例1で分離度I16、I36に実質的な相違は確認されなかったが、反射損失RL1,RL2のバランスが良好である。
以上のように、シミュレーションおよび実測の双方において、実施例1は比較例と勝るとも劣らぬ電気的特性が得られた。
FIG. 17 is a table summarizing the results of FIGS. 7 to 16 and corresponds to FIG.
In actual measurement, no substantial difference was observed in the degree of separation I16 and I36 between Example 1 and Comparative Example 1, but the balance of reflection losses RL1 and RL2 was good.
As described above, in both the simulation and the actual measurement, the electrical characteristics in Example 1 were inferior to the comparative examples.

(その他の実施形態)
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
(Other embodiments)
Embodiments of the present invention are not limited to the above-described embodiments, and can be expanded and modified. The expanded and modified embodiments are also included in the technical scope of the present invention.

本発明の一実施形態に係る積層型方向性結合器の回路構成を表す回路図である。It is a circuit diagram showing the circuit structure of the laminated type directional coupler which concerns on one Embodiment of this invention. 本発明の一実施形態に係る積層型方向性結合器の外観を表す斜視図である。It is a perspective view showing the appearance of the lamination type directional coupler concerning one embodiment of the present invention. 本発明の一実施形態に係る積層型方向性結合器を構成する基板を分離した状態を表す分解斜視図である。It is a disassembled perspective view showing the state which isolate | separated the board | substrate which comprises the laminated type directional coupler which concerns on one Embodiment of this invention. 本発明の比較例に係る積層型方向性結合器の回路構成を表す回路図である。It is a circuit diagram showing the circuit structure of the laminated type directional coupler which concerns on the comparative example of this invention. 本発明の比較例に係る積層型方向性結合器を構成する基板を分離した状態を表す分解斜視図である。It is a disassembled perspective view showing the state which isolate | separated the board | substrate which comprises the laminated type directional coupler which concerns on the comparative example of this invention. 積層型方向性結合器の電気的特性をシミュレーションした結果を示す表である。It is a table | surface which shows the result of having simulated the electrical property of the lamination type directional coupler. 本発明の実施例に係る積層型方向性結合器のバンド1での挿入損失,反射損失の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the insertion loss in the band 1 of the lamination type directional coupler which concerns on the Example of this invention, and a reflective loss. 本発明の比較例に係る積層型方向性結合器のバンド1での挿入損失,反射損失の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the insertion loss in the band 1 of the lamination type directional coupler which concerns on the comparative example of this invention, and a reflection loss. 本発明の実施例に係る積層型方向性結合器のバンド1での結合度,分離度の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the coupling degree in the band 1 of the lamination type directional coupler which concerns on the Example of this invention, and isolation | separation degree. 本発明の比較例に係る積層型方向性結合器のバンド1での結合度,分離度の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the coupling degree in the band 1 of the lamination type directional coupler which concerns on the comparative example of this invention, and a separation degree. 本発明の実施例に係る積層型方向性結合器のバンド2での挿入損失,反射損失の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the insertion loss in the band 2 of the lamination type directional coupler which concerns on the Example of this invention, and a reflection loss. 本発明の比較例に係る積層型方向性結合器のバンド2での挿入損失,反射損失の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the insertion loss in the band 2 of the lamination type directional coupler which concerns on the comparative example of this invention, and a reflection loss. 本発明の実施例に係る積層型方向性結合器のバンド2での結合度,分離度の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the coupling degree in the band 2 and isolation | separation degree of the laminated type directional coupler which concerns on the Example of this invention. 本発明の比較例に係る積層型方向性結合器のバンド2での結合度,分離度の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the coupling degree and the separation degree in the band 2 of the laminated type directional coupler which concerns on the comparative example of this invention. 本発明の実施例に係る積層型方向性結合器の分離度の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the separation degree of the lamination type directional coupler which concerns on the Example of this invention. 本発明の比較例に係る積層型方向性結合器の分離度の周波数特性を表すグラフである。It is a graph showing the frequency characteristic of the separation degree of the laminated type directional coupler which concerns on the comparative example of this invention. 図7〜16の結果をまとめた表である。It is the table | surface which put together the result of FIGS.

符号の説明Explanation of symbols

10…積層型方向性結合器
L1〜L4…インダクタンス素子
T1〜T6…端子
DESCRIPTION OF SYMBOLS 10 ... Laminated type directional coupler L1-L4 ... Inductance element T1-T6 ... Terminal

Claims (3)

積層して配置され、かつ互いに電磁的に結合する第1のインダクタンス素子と、第2のインダクタンス素子とを有する第1の電磁結合素子と、
前記第1の電磁結合素子と積層して配置される第2の電磁結合素子であって、積層して配置され、かつ互いに電磁的に結合する第3のインダクタンス素子と、第4のインダクタンス素子とを有する第2の電磁結合素子と、
前記第2のインダクタンス素子と,前記第3のインダクタンス素子とを電気的に並列接続する接続部と、
前記第1の電磁結合素子と、前記第2の電磁結合素子との間に配置される平板電極と、
を具備することを特徴とする積層型方向性結合器。
A first electromagnetic coupling element having a first inductance element, a second inductance element, and a first inductance element disposed in a stacked manner and electromagnetically coupled to each other;
A second electromagnetic coupling element disposed in a stack with the first electromagnetic coupling element, a third inductance element disposed in a stacked manner and electromagnetically coupled to each other; and a fourth inductance element; A second electromagnetic coupling element having
A connection part for electrically connecting the second inductance element and the third inductance element in parallel;
A plate electrode disposed between the first electromagnetic coupling element and the second electromagnetic coupling element;
A laminated directional coupler comprising:
前記第2のインダクタンス素子と、前記第3のインダクタンス素子とが、前記平板電極を夾んで、対向して配置される
ことを特徴とする請求項1記載の積層型方向性結合器。
The multilayer directional coupler according to claim 1, wherein the second inductance element and the third inductance element are arranged to face each other with the plate electrode interposed therebetween.
前記第2のインダクタンス素子および前記第3のインダクタンス素子が、スパイラル状の線路からなり、これらスパイラル状の線路の巻き方向が同一であることを特徴とする請求項1又は2記載の積層型方向性結合器。   The laminated directionality according to claim 1 or 2, wherein the second inductance element and the third inductance element are formed of spiral lines, and the winding directions of the spiral lines are the same. Combiner.
JP2004264539A 2004-09-10 2004-09-10 Multilayer directional coupler Withdrawn JP2006081018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004264539A JP2006081018A (en) 2004-09-10 2004-09-10 Multilayer directional coupler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004264539A JP2006081018A (en) 2004-09-10 2004-09-10 Multilayer directional coupler

Publications (1)

Publication Number Publication Date
JP2006081018A true JP2006081018A (en) 2006-03-23

Family

ID=36160083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004264539A Withdrawn JP2006081018A (en) 2004-09-10 2004-09-10 Multilayer directional coupler

Country Status (1)

Country Link
JP (1) JP2006081018A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211380A (en) * 2014-04-28 2015-11-24 株式会社村田製作所 Directional coupler
JP2016025554A (en) * 2014-07-23 2016-02-08 株式会社村田製作所 Directional coupler
JP2018098701A (en) * 2016-12-15 2018-06-21 Tdk株式会社 Balance-unbalance converter
JP2022128597A (en) * 2021-02-23 2022-09-02 スカイワークス ソリューションズ,インコーポレイテッド Smart bidirectional coupler with switchable inductor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211380A (en) * 2014-04-28 2015-11-24 株式会社村田製作所 Directional coupler
JP2016025554A (en) * 2014-07-23 2016-02-08 株式会社村田製作所 Directional coupler
US9685688B2 (en) 2014-07-23 2017-06-20 Murata Manufacturing Co., Ltd Directional coupler
JP2018098701A (en) * 2016-12-15 2018-06-21 Tdk株式会社 Balance-unbalance converter
JP2022128597A (en) * 2021-02-23 2022-09-02 スカイワークス ソリューションズ,インコーポレイテッド Smart bidirectional coupler with switchable inductor

Similar Documents

Publication Publication Date Title
KR100474949B1 (en) Laminated balun transformer
JP4079173B2 (en) Balanced distributor
US20010040495A1 (en) Laminated balun transformer
JP3472329B2 (en) Chip type transformer
US10840873B2 (en) Coil device
US5949385A (en) Antenna integral with printed circuit board
WO2018051798A1 (en) Common mode noise filter
JP4034787B2 (en) Stacked balun transformer
JPWO2007138800A1 (en) Stacked balun transformer
JP6048593B2 (en) Impedance conversion ratio setting method
JP3139368B2 (en) Multilayer common mode choke coil
JP2006081018A (en) Multilayer directional coupler
JP6753091B2 (en) Laminated common mode filter
JP5884538B2 (en) Surface mount antenna
JP4033852B2 (en) Common mode filter
JP4295660B2 (en) Balun transformer
JP4423830B2 (en) Multilayer directional coupler
JP2019220665A (en) Coil parts
JP2007129291A (en) Noise filter and noise filter circuit
JP3766262B2 (en) Balun transformer
JP4803295B2 (en) Multilayer directional coupler
JP2003258586A (en) Noise suppression element and differential transmission circuit employing the same
CN107210504B (en) Inductance element, high-frequency transformer element, impedance conversion element, and antenna device
JP4631754B2 (en) Non-reciprocal circuit device and communication device
JPH0845741A (en) Laminated high-frequency transformer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204