[go: up one dir, main page]

JP2006080248A - セラミック電子部品及びその製造方法 - Google Patents

セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2006080248A
JP2006080248A JP2004261772A JP2004261772A JP2006080248A JP 2006080248 A JP2006080248 A JP 2006080248A JP 2004261772 A JP2004261772 A JP 2004261772A JP 2004261772 A JP2004261772 A JP 2004261772A JP 2006080248 A JP2006080248 A JP 2006080248A
Authority
JP
Japan
Prior art keywords
ceramic
particles
dielectric layer
green sheet
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004261772A
Other languages
English (en)
Other versions
JP4518885B2 (ja
Inventor
Hisashi Sato
恒 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004261772A priority Critical patent/JP4518885B2/ja
Priority to US11/223,212 priority patent/US7662430B2/en
Priority to CNB2005100999204A priority patent/CN100511510C/zh
Publication of JP2006080248A publication Critical patent/JP2006080248A/ja
Application granted granted Critical
Publication of JP4518885B2 publication Critical patent/JP4518885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】誘電体層及びビア導体を同時に焼成する際に、誘電体層とビア導体との間に空隙が発生することを防止し、誘電体層とビア導体との接続を良好にしたセラミック電子部品及びその製造方法を提供する。
【解決手段】焼結助剤を含むセラミック焼結体から成る誘電体層2を積層してなる積層体1の内部にビア導体5、6を埋設してなるセラミック電子部品10であって、ビア導体5、6中に、誘電体層2の主成分と同一の無機化合物を含む無機物粒子8を含有させるとともに、これら無機物粒子8の平均粒径を前記セラミック焼結体を形成するためのセラミック粒子7の平均粒径よりも小さくしたものとする。
【選択図】図1

Description

本発明は、セラミック電子部品及びその製造方法に関するものである。
近年、代表的な電子部品である積層セラミックコンデンサ(セラミック電子部品)において、等価直列抵抗、等価直列インダクタンスを低くするために、内部電極間をビア導体で接続する構造が増えてきている。
図4は、従来の積層セラミックコンデンサを示す断面図である。図において、積層セラミックコンデンサ30は、積層体31内部に内部電極33、34が形成されるとともに、積層体31の積層方向にビア導体35、36が形成され、且つビア導体35、36は、夫々内部電極33、34に接続している。また、ビア導体35、36は、夫々積層体31の両主面に露出し、積層体31の両主面に形成された外部電極37、38に夫々接続している。
以下、図4に示す積層セラミックコンデンサ30の製造方法について説明する。なお、図面において、各符号は焼成の前後で区別しないことにする。
まず、BaTiOを主成分とするセラミック粉末及び有機バインダ樹脂を含有し、誘電体層となる複数のセラミックグリーンシート32間に、Niを主成分とする金属粉末及び有機バインダ樹脂を含有し、内部電極となる複数の導体パターン33、34を配置した大型積層体を形成する。
次に、大型積層体にレーザ光を照射することによって、積層方向に貫通する貫通穴を形成する。
そして、貫通穴にCu粉末、Ni粉末及び有機バインダ樹脂を含有する導体ペーストを充填することにより、ビア導体となる導体部35、36を形成する。
その後、大型積層体を各素子領域毎に切断し、セラミックグリーンシート32、導体パターン33、34及び導体部35、36を同時に焼成することにより、両主面にビア導体35、36の両端が露出した積層体31が形成される。
最後に、積層体31の両主面にビア導体35、36と電気的に接続される外部電極37、38を形成し、積層セラミックコンデンサ30が得られる。
特開2003−123534号公報(3−4頁、図1) 特開2003−229325号公報(5頁、図2)
しかしながら、上記積層セラミックコンデンサ30によれば、セラミックグリーンシート32及び導体部35、36を同時に焼成する際の両者の収縮挙動が一致せず、誘電体層よりもビア導体が低い温度で焼結を開始することから、誘電体層32とビア導体35、36との界面に空隙Cが発生するという問題点があった。また、当該空隙が発生することにより、ビア導体35、36及び内部電極33、34が接続されなくなるなど、接続の信頼性が劣ることになる。
この問題点を解決するために、セラミックグリーンシート32に含有されるセラミック粉末と同一成分・同一粒径のセラミック粉末を共材として含有するビア導体35、36用導体ペーストを用いることにより、ビア導体の焼結開始温度を高温にシフトさせる方法が考えられるものの、添加する共材の量が多くなると、ビア導体35、36内部の導通抵抗が高くなったり、ビア導体35、36そのものが断線するおそれがある。
また、セラミックグリーンシート32に含有されるセラミック粉末と異なる成分で構成されるセラミック粉末やガラス粉末を共材として含有するビア導体35、36用導体ペーストを用いる方法も考えられるものの、これらの異なる成分同士が焼結した場合、積層セラミックコンデンサ30の電気的な特性に変動を生じさせることから、その制御が極めて困難となる。
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、誘電体層及びビア導体を同時に焼成する際に、両者間に空隙が発生することを積極的に防止し、誘電体層とビア導体の接続が良好なセラミック電子部品及びその製造方法を提供することにある。
本発明のセラミック電子部品は、焼結助剤を含むセラミック焼結体から成る誘電体層を積層してなる積層体の内部にビア導体を埋設してなるものであって、前記ビア導体中に、前記誘電体層の主成分と同一の無機化合物を含む無機物粒子を含有させるとともに、これら無機物粒子の平均粒径を前記セラミック焼結体を形成するためのセラミック粒子の平均粒径よりも小さくしたことを特徴とするものである。
また前記無機物粒子及び前記セラミック粒子は、前記ビア導体と前記誘電体層との界面で焼結していることを特徴とするものである。
本発明のセラミック電子部品の製造方法は、多数のセラミック粒子と焼結助剤とを含有するセラミックグリーンシートに貫通穴を形成する工程Aと、前記貫通穴内に、前記セラミックグリーンシート中のセラミック粒子よりも平均粒径が小さく、且つ前記セラミック粒子の主成分と同一の無機化合物を含む無機物粒子を含有した導体ペーストを充填する工程Bと、前記セラミックグリーンシート及び前記貫通穴内の導体ペーストを同時もしくは連続的に焼成してビア導体が埋設された誘電体層を有したセラミック電子部品を得る工程Cと、を含むことを特徴とするものである。
また本発明のセラミック電子部品の製造方法は、前記セラミックグリーンシート及び前記導体ペーストには、同一成分の焼結助剤が含有されており、且つ、セラミックグリーンシート中のセラミック粒子に対する焼結助剤の含有比率は、導体ペースト中の無機物粒子に対する焼結助剤の含有比率より大きいことを特徴とするものである。
さらに本発明のセラミック電子部品の製造方法は、前記工程Cの焼成に際して、前記セラミックグリーンシート中に含まれているセラミック粒子及び該セラミック粒子と隣接して存在する前記導体ペースト中に含まれている無機物粒子の焼結開始温度T、前記セラミック粒子同士の焼結開始温度T及び前記無機物粒子同士の焼結開始温度Tが、T<T及びT<Tの2つの関係式を満足するように設定されていることを特徴とするものである。
また更に本発明のセラミック電子部品の製造方法は、前記T及び前記Tが、T<Tの関係式を満足するように設定されていることを特徴とするものである。
本発明によれば、焼結助剤を含むセラミック焼結体から成る誘電体層を積層してなる積層体の内部にビア導体を埋設してなるセラミック電子部品であって、前記ビア導体中に、前記誘電体層の主成分と同一の無機化合物を含む無機物粒子を含有させるとともに、これら無機物粒子の平均粒径を前記セラミック焼結体を形成するためのセラミック粒子の平均粒径よりも小さくしたことから、セラミックグリーンシート(誘電体層)との界面に存在する導体ペースト(ビア導体)中の無機物粒子が、セラミックグリーンシート中の焼結助剤の存在により隣接するセラミック粒子と比較的低い温度で焼結し、この焼結により互いに固着した無機物粒子とセラミック粒子とが、後に起こる焼成において、セラミックグリーンシート及び導体ペーストをつなぐアンカーとして働くことにより、セラミックグリーンシート及び導体ペーストの収縮に伴って誘電体層とビア導体との界面に空隙が発生することを有効に防止することができる。
また本発明によれば、前記無機物粒子及び前記セラミック粒子は、前記ビア導体と前記誘電体層との界面で互いに焼結していることから、誘電体層とビア導体との密着性を良好となし、セラミック電子部品の電気的特性を安定化させることができる。
さらに本発明によれば、多数のセラミック粒子と焼結助剤とを含有するセラミックグリーンシートに貫通穴を形成する工程Aと、前記貫通穴内に、前記セラミックグリーンシート中のセラミック粒子よりも平均粒径が小さく、且つ前記セラミック粒子の主成分と同一の無機化合物を含む無機物粒子を含有した導体ペーストを充填する工程Bと、前記セラミックグリーンシート及び前記貫通穴内の導体ペーストを同時もしくは連続的に焼成してビア導体が埋設された誘電体層を有したセラミック電子部品を得る工程Cとを含むようなセラミック電子部品の製造方法としたことから、焼成の際、誘電体層との界面において、ビア導体中の無機物粒子が、セラミックグリーンシート中の焼結助剤の存在により、まず初めに誘電体層中のセラミック粒子と接合するように焼結するため、誘電体層とビア導体との界面に空隙が発生することを防止でき、誘電体層とビア導体の接続を良好と成すことができる。
また更に本発明によれば、前記セラミックグリーンシート及び前記導体ペーストには、同一成分の焼結助剤が含有されており、且つ、セラミックグリーンシート中のセラミック粒子に対する焼結助剤の含有比率は、導体ペースト中の無機物粒子に対する焼結助剤の含有比率より大きいことから、セラミックグリーンシートとの界面に存在する導体ペースト中の無機物粒子が、セラミックグリーンシートに含有される焼結助剤により、隣接するセラミック粒子と比較的低い温度で焼結し、この焼結により互いに固着した無機物粒子とセラミック粒子とが、後に起こる焼成において、セラミックグリーンシート及び導体ペーストをつなぐアンカーとして働くことにより、セラミックグリーンシート及び導体ペーストの収縮に伴って誘電体層とビア導体との界面に空隙が発生することを有効に防止することができる。
更にまた本発明によれば、前記工程Cの焼成に際して、前記セラミックグリーンシート中に含まれているセラミック粒子及び該セラミック粒子と隣接して存在する前記導体ペースト中に含まれている無機物粒子の焼結開始温度T、前記セラミック粒子同士の焼結開始温度T及び前記無機物粒子同士の焼結開始温度Tが、T<T、且つ、T<Tの2つの関係式を満足するように設定されていることから、セラミックグリーンシートとの界面に存在する導体ペースト中の無機物粒子が、セラミックグリーンシート中の焼結助剤の存在により隣接するセラミック粒子と比較的低い温度で焼結し、この焼結により互いに固着した無機物粒子とセラミック粒子とが、後に起こる焼成において、セラミックグリーンシート及び導体ペーストをつなぐアンカーとして働くことにより、セラミックグリーンシート及び導体ペーストの収縮に伴って誘電体層とビア導体との界面に空隙が発生することをより有効に防止することができる。
また更に本発明によれば、前記T及び前記Tが、T<Tの関係式を満足するように設定されていることから、ビア導体の焼結開始温度を高くシフトさせる効果が大きくなり、ビア導体の収縮挙動がセラミックスの焼結挙動により近づくと同時に、セラミック粒子同士の焼結開始温度に達する前にビア導体中の無機物粒子同士が焼結を開始してビア導体の抵抗値が高くなったり、断線したりすることも無い。つまり、導体ペーストの収縮挙動を制御して、内部応力の生成や、空隙やクラックの発生を軽減させることができる。
以下、本発明の一実施形態に係るセラミック電子部品を図面を参照して説明する。
なお、図面において、各符号は焼成の前後で区別しないことにする。また、代表的なセラミック電子部品として、積層セラミックコンデンサを例にとって説明する。
図1は、本発明の一実施形態に係るセラミック電子部品を示す断面図である。図2は、図1のセラミック電子部品の製造方法を示す断面図であり、(a)はセラミックグリーンシート積層後、(b)は貫通穴形成後、(c)はビア導体形成後を示す図である。
図において、積層セラミックコンデンサ12(セラミック電子部品)は、誘電体層2及び内部電極3、4が複数積層されて成る積層体1の内部に、内部電極3、4に接続されるビア導体5、6が積層方向に配置され、積層体1の両主面側に露出したビア導体5、6の端部が外部電極9、10に接続されるようにして形成されている。
積層体1は、誘電体層2を複数積層して形成されている。この誘電体層2は、BaTiOを主成分とするセラミック粒子7及びSiO、B、LiOなどのガラスフリットからなる焼結助剤に、溶剤、可塑剤、分散材、バインダ樹脂を混合して成るセラミックスラリを、シート状に成型して乾燥したセラミックグリーンシートを焼結してなるもの、すなわち、焼結助剤を含むセラミック焼結体からなるものである。ここでセラミックグリーンシートの成型法としては、従来周知のドクターブレード法、引き上げ法、ダイコータ及びグラビアロールコータなどが用いられる。
内部電極3、4は、内部電極形成用導体ペーストを印刷形成したものを焼結してなる。内部電極形成用導体ペーストは、Niを主成分とする金属粉末を、有機溶剤にバインダ樹脂を溶解させた有機ビヒクル中に分散させてなるものであり、有機ビヒクル中には、各種分散剤、活性剤、可塑剤などが必要に応じて添加される。なお、内部配線の収縮挙動を誘電体層2に近づけるために、電体層の主成分と同一の無機化合物を含む無機物粒子8が添加される方が望ましい。
ビア導体5、6は、貫通穴15、16(図2(b)参照)内に充填されたビア導体形成用導体ペーストを焼結することによって形成されている。ビア導体形成用導体ペーストは、Cu及び/またはNiを主成分とする金属粉末と、BaTiO(無機化合物)を含む無機物粒子8とを含有してなる。なお、ビア導体形成用導体ペースト中に焼結助剤を含有させても良く、上述のセラミックグリーンシート2中の焼結助剤と同一成分からなる焼結助剤を含有させる場合には、セラミックグリーンシート2中のセラミック粒子7に対する焼結助剤の含有比率は、ビア導体形成用導体ペースト中の無機物粒子8に対する焼結助剤の含有比率より大きくすることが好ましい。例えば、セラミック粒子7に対する焼結助剤の含有比率を0.5重量%〜3.0重量%、無機物粒子8に対する焼結助剤の含有比率を0.5重量%未満(0重量%を除く)とする。
尚、ビア導体形成用導体ペーストに含まれる無機物粒子8の比率は、(無機物粒子8/(金属粉末+無機物粒子8))の体積比で0.1〜20重量%の範囲にあることが好ましい。0.1重量%未満である場合は、誘電体層2とビア導体5、6の間の空隙Cを防止し、積層セラミックコンデンサ12の電気的特性の変動を防止する効果が不十分となる。20重量%より大きい場合は、無機物粒子8が内部電極3、4とビア導体5、6の界面に析出し、内部電極3、4とビア導体5、6の接続状態が悪くなったり、積層セラミックコンデンサ12の等価直列抵抗(ESR)が大きくなるという問題点がある。
ここで、セラミック粒子7及び無機物粒子8は、電気特性への影響の観点から、同一成分で構成するとともに、無機物粒子8の平均粒径を、セラミック粒子7の平均粒径よりも小さく設定することが好ましい。同一成分とは、例えば、セラミック粒子7として、BaTiOにMg、Mn、Yを添加したものを用いる場合に、無機物粒子8に、BaTiOそのものを用いたり、BaTiOの仮焼物を再粉砕した粉末を用いたり、BaTiO粉末をMg、Mn、Yでコートしたものを用いるような場合が該当する。また、平均粒径とは、例えば電子顕微鏡写真において、全形が写った粉末の直径を30〜50個程度測定し、その粒径の平均を計算したものを意味し、無機物粒子8の平均粒径は、セラミック粒子7の平均粒径の0.3〜0.8倍の範囲にあることが好ましい。例えば、無機物粒子8の平均粒径を0.2 μm、セラミック粒子7の平均粒径を0.4μmとする。
以上のようにして積層セラミックコンデンサ12を構成することにより、セラミックグリーンシート(誘電体層)2との界面に存在する導体ペースト(ビア導体)5、6中の無機物粒子8が、セラミックグリーンシート中の焼結助剤の存在により隣接するセラミック粒子7と比較的低い温度で焼結することにより、セラミックグリーンシート及び導体ペーストの収縮に伴って誘電体層2とビア導体5、6との界面に空隙が発生することを有効に防止するとともに、ビア導体5、6と内部電極3、4の接続信頼性を確保することが可能となる。
特に、異なる内部電極3、4に接続されたビア導体5、6を、所定距離以内の間隔で隣接配置させることにより、隣接するビア導体5、6が発生する磁束を互いが打消しあって、安定した低インダクタンス化を実現することが可能となる。
外部電極9、10は、上述の内部電極3、4と同様の材料が用いられ、セラミックグリーンシート2を一体焼成した後に印刷にて形成される。
次に、本発明のセラミック電子部品の製造方法について、積層セラミックコンデンサ12に用いた例について説明する。
まず、BaTiOを主成分とするセラミック粉末及びSiO、B、LiOなどのガラスフリットからなる焼結助剤に、溶剤、分散剤、バインダ樹脂などを混合したスラリーから、ドクターブレード法で、誘電体層2となるセラミックグリーンシート2を成型する。
成型された複数のセラミックグリーンシート2上に内部電極3、4をそれぞれ形成し、図2(a)に示すように、内部電極3と内部電極4のそれぞれが形成された2種類のセラミックグリーンシート2を交互に所要枚数を積み重ね、その上下から加圧焼成して大型積層体11を形成する。
次に、図2(b)に示すように、大型積層体11の主面に波長が355nmのUV−YAGレーザを照射し、貫通穴15、16を形成した上で、大型積層体11を水中に浸して超音波洗浄を行うことにより、残留した加工くずを完全に除去する。
そして、図2(c)に示すように、超音波洗浄を終えた大型積層体11の貫通穴15、16内に、スクリーン印刷法によって上記ビア導体形成用導体ペーストを充填し、乾燥させることによってビア導体5、6が形成される。
更に、大型積層体11を押し切り刃で複数個の積層体1にカットする。大型積層体11の厚みが大きい場合には、ダイシング方式でカットをすることが好ましい。
積層体1は、250℃〜400℃の炉でバインダ樹脂を除去された後、1250〜1300℃の本焼成炉で、誘電体層2、内部電極3、4及びビア導体5、6が同時もしくは連続的に焼成される。連続的な焼成とは、焼成炉の温度を段階的に引き上げて、誘電体層2及びビア導体5、6を焼結温度の低いものから順に焼成することを意味する。
これにより、セラミックグリーンシート(誘電体層)2との界面に存在する導体ペースト(ビア導体)5、6中の無機物粒子8が、セラミックグリーンシート中の焼結助剤の存在により隣接するセラミック粒子7と比較的低い温度で焼結し、この焼結により互いに固着した無機物粒子8とセラミック粒子7とが、後に起こる焼成において、セラミックグリーンシート及び導体ペーストをつなぐアンカーとして働くことにより、セラミックグリーンシート及び導体ペーストの収縮に伴って誘電体層2とビア導体5、6との界面に空隙が発生することを有効に防止することができる。
また、セラミックグリーンシート中に含まれているセラミック粒子7及び該セラミック粒子7と隣接して存在する導体ペースト中に含まれている無機物粒子8の焼結開始温度T、セラミック粒子7同士の焼結開始温度T及び無機物粒子8同士の焼結開始温度Tは、上述のような材料構成にすることによって、T=1150℃、T=1240℃、T=1380℃に設定されている。
このように上記T、T及びTが、T<T、且つ、T<Tの2つの関係式を満足するように設定することにより、まず始めにセラミックグリーンシートとの界面に存在する導体ペースト中の無機物粒子8が、隣接するセラミック粒子7と比較的低い温度で焼結し、この焼結により互いに固着した無機物粒子8とセラミック粒子7とが、後に起こるセラミックグリーンシート及び導体ペーストの焼成において、セラミックグリーンシート及び導体ペーストをつなぐアンカーとして働いて、セラミックグリーンシート及び導体ペーストの収縮に伴って空隙が発生することをより有効に防止することができる。
なお、T及びTは、T<Tの関係式を満足するように設定されることが好ましい。これにより、ビア導体5、6の焼結開始温度を高くシフトさせる効果が大きくなり、ビア導体5、6の収縮挙動がセラミックスの焼結挙動により近づくと同時に、セラミック粒子7同士の焼結開始温度に達する前にビア導体5、6中の無機物粒子8同士が焼結を開始してビア導体5、6の抵抗値が高くなったり、断線したりすることも無くなる。つまり、導体ペーストの収縮挙動を制御して、内部応力の生成や、空隙やクラックの発生を軽減させることができる。
最後に、各ビア導体5、6を外部と電気的に接続するために、導体ペーストをスクリーン印刷等で塗布し焼き付け外部電極9、10を焼結体の主面に形成し、図1に示すような積層セラミックコンデンサ12が得られる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
例えば、上記実施の形態では、本発明のビア導体5、6用導体ペーストを積層セラミックコンデンサに適用した例を用いて説明したが、本発明は、回路基板、半導体部品など、あらゆるセラミック電子部品に適用できる。
また、上記実施の形態では、積層体1の両主面側にビア導体5、6に接続された外部電極9、10が形成されているが、これに代えて、積層体1の一主面側にのみビア導体5、6を露出させ、該ビア導体5、6に外部電極9、10を接続させるようにしても良く、ビア導体5を一主面側に露出させるとともに、ビア導体6を他主面側に露出させるようにしても良い。
本発明の一実施形態に係る積層セラミックコンデンサを示す図であり、(a)は断面図、(b)は拡大断面図である。 図1のセラミック電子部品の製造方法を示す断面図であり、(a)はセラミックグリーンシート積層後、(b)は貫通穴形成後、(c)はビア導体形成後を示す図である。 本発明の他の実施形態に係る積層セラミックコンデンサを示す図であり、(a)は断面図、(b)は平面図である。 従来のセラミック電子部品(積層セラミックコンデンサ)を示す断面図である。
符号の説明
12 積層セラミックコンデンサ(セラミック電子部品)
1 積層体
2 誘電体層(セラミックグリーンシート)
3、4 内部電極(導体パターン)
5、6 ビア導体(導体部)
7 セラミック粒子
8 無機物粒子
9、10 外部電極
11 大型積層体
15、16 貫通穴

Claims (6)

  1. 焼結助剤を含むセラミック焼結体から成る誘電体層を積層してなる積層体の内部にビア導体を埋設してなるセラミック電子部品であって、
    前記ビア導体中に、前記誘電体層の主成分と同一の無機化合物を含む無機物粒子を含有させるとともに、これら無機物粒子の平均粒径を前記セラミック焼結体を形成するためのセラミック粒子の平均粒径よりも小さくしたことを特徴とするセラミック電子部品。
  2. 前記無機物粒子及び前記セラミック粒子は、前記ビア導体と前記誘電体層との界面で焼結していることを特徴とする請求項1に記載のセラミック電子部品。
  3. 多数のセラミック粒子と焼結助剤とを含有するセラミックグリーンシートに貫通穴を形成する工程Aと、
    前記貫通穴内に、前記セラミックグリーンシート中のセラミック粒子よりも平均粒径が小さく、且つ前記セラミック粒子の主成分と同一の無機化合物を含む無機物粒子を含有した導体ペーストを充填する工程Bと、
    前記セラミックグリーンシート及び前記貫通穴内の導体ペーストを同時もしくは連続的に焼成してビア導体が埋設された誘電体層を有したセラミック電子部品を得る工程Cと、を含むセラミック電子部品の製造方法。
  4. 前記セラミックグリーンシート及び前記導体ペーストには、同一成分の焼結助剤が含有されており、且つ、セラミックグリーンシート中のセラミック粒子に対する焼結助剤の含有比率は、導体ペースト中の無機物粒子に対する焼結助剤の含有比率より大きいことを特徴とする請求項3に記載のセラミック電子部品の製造方法。
  5. 前記工程Cの焼成に際して、前記セラミックグリーンシート中に含まれているセラミック粒子及び該セラミック粒子と隣接して存在する前記導体ペースト中に含まれている無機物粒子の焼結開始温度T、前記セラミック粒子同士の焼結開始温度T及び前記無機物粒子同士の焼結開始温度Tが、T<T及びT<Tの2つの関係式を満足するように設定されていることを特徴とする請求項3に記載のセラミック電子部品の製造方法。
  6. 前記T及び前記Tが、T<Tの関係式を満足するように設定されていることを特徴とする請求項5に記載のセラミック電子部品の製造方法。
JP2004261772A 2004-09-09 2004-09-09 セラミック電子部品及びその製造方法 Expired - Fee Related JP4518885B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004261772A JP4518885B2 (ja) 2004-09-09 2004-09-09 セラミック電子部品及びその製造方法
US11/223,212 US7662430B2 (en) 2004-09-09 2005-09-08 Ceramic electronic component and method for manufacturing the same
CNB2005100999204A CN100511510C (zh) 2004-09-09 2005-09-09 陶瓷电子部件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004261772A JP4518885B2 (ja) 2004-09-09 2004-09-09 セラミック電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006080248A true JP2006080248A (ja) 2006-03-23
JP4518885B2 JP4518885B2 (ja) 2010-08-04

Family

ID=35995150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004261772A Expired - Fee Related JP4518885B2 (ja) 2004-09-09 2004-09-09 セラミック電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US7662430B2 (ja)
JP (1) JP4518885B2 (ja)
CN (1) CN100511510C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430107B2 (en) 2006-08-21 2008-09-30 Murata Manufacturing Co., Ltd Monolithic capacitor, circuit board, and circuit module

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218259A1 (en) * 2006-03-16 2007-09-20 Kyocera Corporation Laminate, method for manufacturing the laminate and method for manufacturing wiring board
US8034402B2 (en) * 2007-07-27 2011-10-11 Ngk Insulators, Ltd. Method for producing ceramic compact and ceramic part
CN102169755B (zh) * 2010-02-26 2015-07-15 住友金属矿山株式会社 层叠陶瓷电容器内部电极用导电性糊剂
US8929054B2 (en) * 2010-07-21 2015-01-06 Cleanvolt Energy, Inc. Use of organic and organometallic high dielectric constant material for improved energy storage devices and associated methods
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
TWI461122B (zh) * 2013-01-07 2014-11-11 Ecocera Optronics Co Ltd 電路板及其製造方法
KR20140102003A (ko) * 2013-02-13 2014-08-21 삼성전기주식회사 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이를 이용한 적층 세라믹 커패시터의 제조 방법
KR101565639B1 (ko) * 2013-02-20 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품
CN105283926B (zh) 2013-03-15 2019-05-10 克林伏特能源有限公司 利用有机和有机金属高介电常数材料改进能量存储设备中的电极和电流及其改进方法
KR101867982B1 (ko) * 2016-07-20 2018-06-18 삼성전기주식회사 커패시터 및 그 실장 기판
JP6690524B2 (ja) * 2016-12-28 2020-04-28 株式会社オートネットワーク技術研究所 導電部材及び複数の導電部材を用いた導電路
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
KR102393213B1 (ko) * 2017-09-07 2022-05-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
TWI683326B (zh) * 2018-09-21 2020-01-21 矽品精密工業股份有限公司 線路化電容結構
JP7388088B2 (ja) * 2018-10-30 2023-11-29 Tdk株式会社 積層セラミック電子部品とその製造方法
KR20210116697A (ko) * 2019-02-13 2021-09-27 에이브이엑스 코포레이션 전도성 비아들을 포함하는 다층 세라믹 커패시터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03212993A (ja) * 1990-01-18 1991-09-18 Fujitsu Ltd 多層セラミック回路基板の製造方法とビア形成方法
JPH0697659A (ja) * 1992-09-16 1994-04-08 Sumitomo Metal Ind Ltd 低温焼成セラミックス多層基板及びその製造方法
JPH10341067A (ja) * 1997-06-06 1998-12-22 Matsushita Electric Ind Co Ltd 無機多層基板およびビア用導体ペースト
JP2001044633A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd セラミック回路基板
JP2004134378A (ja) * 2002-07-17 2004-04-30 Ngk Spark Plug Co Ltd 銅ペーストとそれを用いた配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
DE68912932T2 (de) * 1989-05-12 1994-08-11 Ibm Deutschland Glas-Keramik-Gegenstand und Verfahren zu dessen Herstellung.
EP0569799B1 (en) * 1992-05-14 2000-09-06 Matsushita Electric Industrial Co., Ltd. Method for making via conductors in multilayer ceramic substrates
JPH05314810A (ja) 1992-05-14 1993-11-26 Matsushita Electric Ind Co Ltd 導体ペースト組成物
JP3015621B2 (ja) * 1993-05-10 2000-03-06 松下電器産業株式会社 導体ペ−スト組成物
DE4338539A1 (de) * 1993-11-11 1995-05-18 Hoechst Ceram Tec Ag Verfahren zum Herstellen von keramischen Heizelementen
CN1085343C (zh) * 1998-07-22 2002-05-22 李韫言 一种微细加工的红外线法布里-珀罗滤色器及其制造方法
TW507484B (en) * 2000-03-15 2002-10-21 Matsushita Electric Industrial Co Ltd Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
KR100483944B1 (ko) * 2000-04-14 2005-04-15 마쯔시다덴기산교 가부시키가이샤 적층체, 콘덴서, 전자부품 및 이들의 제조 방법과 제조 장치
JP2003123534A (ja) 2001-10-11 2003-04-25 Murata Mfg Co Ltd 導電性ペーストおよびそれを用いた多層セラミック電子部品
JP2003229325A (ja) 2001-11-28 2003-08-15 Kyocera Corp 電子部品の製造方法
JP4059148B2 (ja) * 2003-06-02 2008-03-12 株式会社村田製作所 導電性ペーストおよびセラミック多層基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03212993A (ja) * 1990-01-18 1991-09-18 Fujitsu Ltd 多層セラミック回路基板の製造方法とビア形成方法
JPH0697659A (ja) * 1992-09-16 1994-04-08 Sumitomo Metal Ind Ltd 低温焼成セラミックス多層基板及びその製造方法
JPH10341067A (ja) * 1997-06-06 1998-12-22 Matsushita Electric Ind Co Ltd 無機多層基板およびビア用導体ペースト
JP2001044633A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd セラミック回路基板
JP2004134378A (ja) * 2002-07-17 2004-04-30 Ngk Spark Plug Co Ltd 銅ペーストとそれを用いた配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430107B2 (en) 2006-08-21 2008-09-30 Murata Manufacturing Co., Ltd Monolithic capacitor, circuit board, and circuit module

Also Published As

Publication number Publication date
US7662430B2 (en) 2010-02-16
CN1747087A (zh) 2006-03-15
JP4518885B2 (ja) 2010-08-04
US20060049131A1 (en) 2006-03-09
CN100511510C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
JP4518885B2 (ja) セラミック電子部品及びその製造方法
JP4548571B2 (ja) 積層コンデンサの製造方法
JP4597585B2 (ja) 積層電子部品及びその製造方法
KR100584803B1 (ko) 고내성 내장 커패시터
JP6008138B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
US20020166694A1 (en) Monolithic ceramic substrate and method for making the same
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JP2009111394A (ja) 多層セラミック基板の製造方法
JP3467873B2 (ja) 多層セラミック基板の製造方法
JP4420136B2 (ja) セラミック成形体の製造方法
JP4796809B2 (ja) 積層電子部品
JP2010153554A (ja) セラミック基板及びその製造方法
JP2004342670A (ja) 積層電子部品の製造方法
JP2004179568A (ja) 積層セラミック部品の製造方法
KR100724228B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板
JP2006024722A (ja) 積層コンデンサ及びその製造方法
JP4820149B2 (ja) 導電性ペーストの製造方法および配線基板の製造方法
JP2007266280A (ja) 積層セラミック電子部品及びその製造方法
KR101046142B1 (ko) 무수축 세라믹 기판의 제조 방법
KR100900687B1 (ko) 그린시트, 그린시트 제조방법, 및 적층 유전체 부품제조방법
JP2008135523A (ja) 多層基板およびその製造方法
JP2004259956A (ja) ガラスセラミック多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees