[go: up one dir, main page]

JP2006073569A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2006073569A
JP2006073569A JP2004251572A JP2004251572A JP2006073569A JP 2006073569 A JP2006073569 A JP 2006073569A JP 2004251572 A JP2004251572 A JP 2004251572A JP 2004251572 A JP2004251572 A JP 2004251572A JP 2006073569 A JP2006073569 A JP 2006073569A
Authority
JP
Japan
Prior art keywords
film
gas
wiring layer
forming
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004251572A
Other languages
Japanese (ja)
Inventor
Mitsuru Sekiguchi
満 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004251572A priority Critical patent/JP2006073569A/en
Publication of JP2006073569A publication Critical patent/JP2006073569A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the occurrence of resist poisoning due to unstable N flowing out of an SiCN film in a semiconductor apparatus having the SiCN film on an interconnection. <P>SOLUTION: In the manufacturing method of the semiconductor apparatus containing the SiCN film, a ratio of the flow rate of a material gas which contains an organic group in part to that of He is set to 1:4.2 or above at the time of formation of the SiCN film. Alternatively, the ratio of the flow rate of the material gas × the number of bonds of the material gas with the organic group to that of He is set to 1:1.4 or above. Consequently, an increase of SiNH groups in the SiCN film can be suppressed. In addition to that, a change in film stress and poisoning defects can also be suppressed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体装置およびその製造方法、特にSiCN膜を有する配線形成技術に関するものである。   The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a wiring formation technique having a SiCN film.

0.25μm以降の加工寸法を用いる半導体装置においては、配線間隔が狭くなってきたため、配線間に生じる電気寄生容量が増大してきている。この電気寄生容量の増大による電流速度の低下、つまりRC遅延による遅延時間がトランジスタのオンオフに必要な時間に比べ、無視できない値になってきた。そのため、微細化を進める上で、配線間の電気寄生容量の低減が必要とされている。   In a semiconductor device using a processing dimension of 0.25 μm or more, since the wiring interval has become narrower, the electric parasitic capacitance generated between the wirings has increased. The decrease in the current speed due to the increase in the electric parasitic capacitance, that is, the delay time due to the RC delay has become a value that cannot be ignored compared to the time required for turning on and off the transistor. For this reason, it is necessary to reduce the electric parasitic capacitance between the wirings in order to achieve miniaturization.

配線間の電気寄生容量を低減させるためには、同じ層内の配線間、または異なる配線層間の絶縁膜の比誘電率を低減させることが必要である。0.13μmデバイスからは配線金属をAlからCuに変更することにより、配線抵抗値の低減が行われている。ここでCuは熱拡散、電界拡散により、絶縁膜中を拡散するという特性を備えているため、配線間リークの発生を防ぐため、バリア膜でCu配線の周りを覆いCuの拡散を防ぐ必要がある。Cu配線の形成方法としては、ダマシンプロセスが一般に用いられており、通常はCu配線の側壁と底面部はTaN及びTa等の導電性のバリアメタルが覆い、配線層表面上部は導電性が極めて低いSiNからなる絶縁膜がバリア膜として用いられてきた。   In order to reduce the electric parasitic capacitance between the wirings, it is necessary to reduce the dielectric constant of the insulating film between the wirings in the same layer or between different wiring layers. From the 0.13 μm device, the wiring resistance value is reduced by changing the wiring metal from Al to Cu. Here, since Cu has the property of diffusing in the insulating film by thermal diffusion and electric field diffusion, it is necessary to cover the Cu wiring with a barrier film to prevent the diffusion of Cu in order to prevent the occurrence of leakage between wirings. is there. As a method for forming Cu wiring, a damascene process is generally used. Usually, a conductive barrier metal such as TaN or Ta is covered on the side wall and bottom of the Cu wiring, and the upper surface of the wiring layer is extremely low in conductivity. An insulating film made of SiN has been used as a barrier film.

しかしSiN膜の誘電率は比誘電率7.0と比較的高いため、次世代である0.09μmデバイス以降では、配線層表面上部のバリア膜の誘電率を下げる為、SiN膜の代わりに、比誘電率4.5〜5.0程度のSiC膜や、SiCN膜の導入が進行中である。   However, since the dielectric constant of the SiN film is relatively high as 7.0, the dielectric constant of the barrier film on the upper surface of the wiring layer is lowered after the next generation 0.09 μm device. Introduction of SiC films having a relative dielectric constant of about 4.5 to 5.0 and SiCN films is in progress.

図6は0.09μmデバイス以降の多層配線構造として検討されている従来の半導体装置の製造方法である。   FIG. 6 shows a conventional method for manufacturing a semiconductor device, which has been studied as a multilayer wiring structure after a 0.09 μm device.

まず図6(a)に示すように、シリコン基板(図示せず)上に形成された例えば600nmの膜厚の第1の低誘電率膜1中にTaNからなるバリアメタル2、Cuからなる深さが例えば300nmのトレンチ配線3が形成されている。このトレンチ配線3の上面には、第2の低誘電率膜5中にトレンチ配線3のCuが拡散するのを防ぐため、約50nm膜厚の第1のSiCN膜4が形成されている。第1のSiCN膜4上には、上層配線とビアホールが形成される、例えば600nm膜厚の第2の低誘電率膜5が形成されている。ここで、第1の低誘電率膜1と第2の低誘電率膜5には例えばC含有シリコン酸化膜(SiOC膜)が用いられる。さらに、この第2の低誘電率膜5中にビアホールパターンを形成する際には、フォトリソグラフィ時に下地となる配線からの反射光によるパターン形成不良を防ぐために、有機系材料からなる反射防止膜6が塗布される。その後、フォトレジスト7をマスクとして第2の低誘電率膜5中にビアホールパターンを形成する。   First, as shown in FIG. 6A, a barrier metal 2 made of TaN and a depth made of Cu are formed in a first low dielectric constant film 1 having a thickness of, for example, 600 nm formed on a silicon substrate (not shown). A trench wiring 3 having a length of, for example, 300 nm is formed. A first SiCN film 4 having a film thickness of about 50 nm is formed on the upper surface of the trench wiring 3 in order to prevent Cu in the trench wiring 3 from diffusing into the second low dielectric constant film 5. On the first SiCN film 4, a second low dielectric constant film 5 having a thickness of, for example, 600 nm is formed in which an upper layer wiring and a via hole are formed. Here, for example, a C-containing silicon oxide film (SiOC film) is used for the first low dielectric constant film 1 and the second low dielectric constant film 5. Further, when a via hole pattern is formed in the second low dielectric constant film 5, an antireflection film 6 made of an organic material is used in order to prevent a pattern formation failure due to reflected light from the underlying wiring during photolithography. Is applied. Thereafter, a via hole pattern is formed in the second low dielectric constant film 5 using the photoresist 7 as a mask.

続いて、図6(b)に示すように、例えば、CF4、Ar、N2を含む混合ガスにより形成されるプラズマを用いて、第2の低誘電率膜5に対し、第1のSiCN膜4上までドライエッチングを行い、ビアホール8を開口する。第1のSiCN膜4でドライエッチングを止めるのは、その後で行われるレジスト除去のためのアッシングやポリマー除去洗浄においてCu膜表面にダメージが入るのを防ぐためである。このとき、アッシングガスには低圧のO2からなるプラズマやアンモニアからなるプラズマが用いられる。また、ポリマーを除去する工程においては、一般にアミンを含んだ溶液が用いられている。このようなプロセスは、有機基を有する低誘電率膜5、SiCN膜4中に含まれる、Siと結合している有機基(例えばCH3等)にできるだけダメージを与えないように設計されている。しかし、例えばSiCN膜中に空気中のN2やH2Oが取り込まれ、膜のストレスが変化する。又は上層の第2の低誘電率膜をドライエッチングする際にSiCN膜中に添加された窒素成分(N)や、ドライエッチング後のSiCN膜露出面をNH3アッシングする際の窒素成分(N)、同じくドライエッチング後のSiCN膜露出面をアミンベースのポリマー除去液により洗浄する際に除去液に含まれる窒素成分(N)が、SiCN膜内に吸蔵される可能性がある。 Subsequently, as shown in FIG. 6B, for example, the first SiCN is applied to the second low dielectric constant film 5 by using plasma formed by a mixed gas containing CF 4 , Ar, and N 2. Dry etching is performed up to the top of the film 4 to open a via hole 8. The reason why the dry etching is stopped with the first SiCN film 4 is to prevent damage to the Cu film surface in the ashing for removing the resist and the polymer removing cleaning performed thereafter. At this time, low-pressure O 2 plasma or ammonia plasma is used as the ashing gas. In the step of removing the polymer, a solution containing an amine is generally used. Such a process is designed so as not to damage as much as possible the organic group (for example, CH 3 ) bonded to Si contained in the low dielectric constant film 5 and the SiCN film 4 having an organic group. . However, for example, N 2 or H 2 O in the air is taken into the SiCN film, and the stress of the film changes. Alternatively, the nitrogen component (N) added to the SiCN film when dry etching the upper second low dielectric constant film, or the nitrogen component (N) when NH 3 ashing is performed on the exposed surface of the SiCN film after dry etching Similarly, when the exposed surface of the SiCN film after dry etching is washed with an amine-based polymer removal solution, the nitrogen component (N) contained in the removal solution may be occluded in the SiCN film.

ここで、図7は従来のSiCN膜のストレスの経時変化を示している。Si基板上に例えば200nmの膜厚からなるSiCN膜を堆積し、クリーンルーム中に放置しただけで、ストレス値が変化していることがわかる。この現象は、後藤ら(Proceedings of IITC,2003,p.6)等によりすでに報告されている。このように膜のストレスが安定しない膜では、Cu配線にかかるストレスが変化しやすく、信頼性試験でストレスマイグレーション不良が発生したり、ウェハープロセス中に膜剥がれが発生したりする可能性がある。   Here, FIG. 7 shows a time-dependent change in stress of the conventional SiCN film. It can be seen that the stress value changes only by depositing a SiCN film having a film thickness of, for example, 200 nm on a Si substrate and leaving it in a clean room. This phenomenon has already been reported by Goto et al. (Proceedings of IITC, 2003, p. 6). In such a film where the stress of the film is not stable, the stress applied to the Cu wiring is likely to change, and there is a possibility that a stress migration failure occurs in the reliability test or the film is peeled off during the wafer process.

また、SiCN膜中の窒素成分(N)については以下のような問題がある。   Further, the nitrogen component (N) in the SiCN film has the following problems.

SiCN膜は、以前用いていたSiC膜のリーク電流を減らすために、膜形成時の原料ガスの構成ガスの一つとして通常NH3等を用い、Nを添加している。そのためSiCN膜4中に窒素成分(N)が含まれる。この際にSiCN膜4の中に不安定なNが含まれた場合、図6(c)のように第2層配線のパターン形成する際において、第2の有機反射防止膜10上に形成された第2のフォトレジスト11を解像すると、ビアホールの上部でポイゾニング12と呼ばれるレジスト解像残りという不良が発生することが知られている(M.Fayolle et al.,Proceedings of Advanced Metallization Conference,2001,p.509)。これは、露光工程において、SiCN膜中に含まれる、結合の強くない不安定な窒素成分(N)が、塩基となり(図ではN−Hで示した。アミンが発生するとも言われている)がビアホールを通じてフォトレジストに入り、レジスト内の露光による発生した酸を中和してしまい、レジストパターンを形成する際の化学増幅作用を弱めるためと考えられている。 The SiCN film uses NH 3 or the like as one of the constituent gases of the raw material gas at the time of film formation and adds N in order to reduce the leakage current of the SiC film used previously. Therefore, the nitrogen component (N) is contained in the SiCN film 4. At this time, when unstable N is contained in the SiCN film 4, it is formed on the second organic antireflection film 10 when forming the pattern of the second layer wiring as shown in FIG. In addition, when the second photoresist 11 is resolved, it is known that a defect called a resist remnant called poisoning 12 occurs in the upper portion of the via hole (M. Fayole et al., Proceedings of Advanced Metallization Conference, 2001). , P.509). This is because the unstable nitrogen component (N) which is not strongly bonded and contained in the SiCN film becomes a base in the exposure process (indicated by NH in the figure. It is also said that an amine is generated). This is considered to enter the photoresist through the via hole, neutralize the acid generated by the exposure in the resist, and weaken the chemical amplification effect when forming the resist pattern.

以上のようなポイゾニング12が発生すると、次工程の配線溝エッチング工程(図6(d))でビアホールの周りの絶縁膜(第2の低誘電率膜5)を所望の形状にエッチングすることが出来ず、配線溝13とビアホール8の間に絶縁膜が残ることになる(図6(e))。あるいは、レジストパターンが所望の値より細く解像され、配線の幅が細くなる場合もある。   When the poisoning 12 as described above occurs, the insulating film (second low dielectric constant film 5) around the via hole may be etched into a desired shape in the next wiring trench etching process (FIG. 6D). As a result, an insulating film remains between the wiring trench 13 and the via hole 8 (FIG. 6E). Alternatively, the resist pattern may be resolved finer than a desired value, and the wiring width may be narrowed.

その後、マスクを形成せずに全面エッチバックを行い、ビアホール底の約50nmの膜厚のSiCN膜4をエッチングし、トレンチ配線3の表面を露出させる(図6(f))。   Thereafter, the entire surface is etched back without forming a mask, and the SiCN film 4 having a thickness of about 50 nm at the bottom of the via hole is etched to expose the surface of the trench wiring 3 (FIG. 6F).

次に、スパッタ法とメッキ法を組み合わせることにより、ビアホール8と配線溝13内に第2のバリアメタル(TaN)14と第2の配線(Cu)15を埋め込む(図6(g))。   Next, by combining the sputtering method and the plating method, the second barrier metal (TaN) 14 and the second wiring (Cu) 15 are embedded in the via hole 8 and the wiring groove 13 (FIG. 6G).

その後、Cu−CMP、TaN−CMPを行い、配線溝13とビアホール8以外の第2の配線(Cu)15と第2のバリアメタル(TaN)14を除去する。その後、第2のSiCN膜17を第2の配線15上面に約50nm堆積する(図6(h))。   Thereafter, Cu-CMP and TaN-CMP are performed, and the second wiring (Cu) 15 and the second barrier metal (TaN) 14 other than the wiring trench 13 and the via hole 8 are removed. Thereafter, a second SiCN film 17 is deposited on the upper surface of the second wiring 15 by about 50 nm (FIG. 6H).

以上のような製造工程(図6(a)〜(h))を繰り返し、配線材料の一部にSiCN膜を有するCu多層配線からなる半導体装置を形成していた。
特開2004−79761号公報
The above manufacturing process (FIGS. 6A to 6H) was repeated to form a semiconductor device composed of a Cu multilayer wiring having a SiCN film as a part of the wiring material.
JP 2004-79761 A

ビアホールを配線溝よりも先に形成する、従来方法で形成したSiCN膜を有するCu多層配線からなる半導体装置においては、[従来の技術]で説明したように図6(c)に示す工程で、SiCN膜中に残留した不安定な窒素成分(N)が放出され、レジスト現像不良であるポイゾニング12が発生する場合がある。この場合、図6(h)に示すように、ビアホール周辺に配線溝中の絶縁膜残り18が発生し、ビアホール8と配線溝13の電気的接続がとれないという問題がある。加えて、レジストパターンが所望の値より細く解像され、配線の幅が細り、断線する等の課題がある。   In a semiconductor device comprising a Cu multilayer wiring having a SiCN film formed by a conventional method in which a via hole is formed before a wiring groove, as described in [Prior Art], the process shown in FIG. The unstable nitrogen component (N) remaining in the SiCN film is released, and poisoning 12 that is a resist development defect may occur. In this case, as shown in FIG. 6H, there is a problem that an insulating film residue 18 in the wiring groove is generated around the via hole, and the via hole 8 and the wiring groove 13 cannot be electrically connected. In addition, there are problems such that the resist pattern is resolved finer than a desired value, the width of the wiring is narrowed, and disconnection occurs.

上記課題を解決するため、本発明では、SiCN膜成膜時において、シラン構造の一部に有機基を有する原料ガスと、不活性ガスであるHeの流量比を1:4.2以上にする、または原料ガスの流量と原料ガスの有機基の結合数と、不活性ガスであるHeの流量比を1:1.4以上にすることを特徴とする。これにより、SiCN膜中のSi−CH3、Si−H結合のうち空気中成分と結合しやすいSiの結合手をなくし、ストレスの経時変化を抑制する。この膜は配線形成プロセス中におけるN,Hの取り込みによるSi−NH基の増加をさせにくいため、SiCN膜からアミンが放出されにくくなり、ポイゾニング不良も抑制できる。 In order to solve the above-described problem, in the present invention, the flow rate ratio of the raw material gas having an organic group in a part of the silane structure and the inert gas He is set to 1: 4.2 or more when forming the SiCN film. Alternatively, the flow ratio of the raw material gas and the number of bonds of the organic group of the raw material gas and the flow rate ratio of He, which is an inert gas, are 1: 1.4 or more. As a result, the Si bond that easily binds to the air component out of the Si—CH 3 and Si—H bonds in the SiCN film is eliminated, and the change with time of the stress is suppressed. Since this film is difficult to increase the Si—NH group due to the incorporation of N and H during the wiring formation process, amine is hardly released from the SiCN film, and poor poisoning can be suppressed.

また、SiCN膜形成ステップを2段階とし、後半のステップにおいてSiCN膜成膜時のシラン構造の一部に有機基を有する原料ガスとHeの流量比を、1:4.2以上にする、または原料ガスの流量と原料ガスの有機基の結合数、Heの流量比を1:1.4以上にすることにより、上層に形成されるやや高い比誘電率とストレスを、下層に形成される低い比誘電率及び膜ストレスをもつ構造によって補う2層構造とすることにより、SiCN膜の全体として膜厚の均一性、比誘電率、ストレスを低い値に抑えようというものである。この場合、上部SiCN膜のSi−CH3組成比が下部SiCN膜のそれより小さいことが半導体装置としての特徴となる。 Further, the SiCN film forming step is made into two stages, and the flow rate ratio of the source gas having an organic group in a part of the silane structure and He at the time of forming the SiCN film in the latter half step is set to 1: 4.2 or more, or By making the flow rate of the source gas, the number of bonds of organic groups in the source gas, and the flow rate of He 1: 1.4 or more, a slightly higher relative dielectric constant and stress formed in the upper layer are formed in the lower layer and lower. By adopting a two-layer structure supplemented by a structure having a relative dielectric constant and film stress, the SiCN film as a whole is intended to suppress the film thickness uniformity, relative dielectric constant, and stress to low values. In this case, the characteristic of the semiconductor device is that the Si—CH 3 composition ratio of the upper SiCN film is smaller than that of the lower SiCN film.

その結果本発明は、上記ポイゾニングの発生を抑制し、パターン不良を低減した、SiCN膜を有する半導体装置とその製造方法を提供する。また、本発明ではSiCN膜のストレス経時変化の低減、Cu配線のストレスマイグレーション抑制、さらに配線形成プロセス中での配線層剥がれの問題を低減することが出来る。   As a result, the present invention provides a semiconductor device having a SiCN film, which suppresses the occurrence of poisoning and reduces pattern defects, and a method for manufacturing the same. Further, in the present invention, it is possible to reduce the time-dependent change of stress of the SiCN film, suppress the stress migration of the Cu wiring, and further reduce the problem of the wiring layer peeling during the wiring forming process.

本発明の製造方法によりSiCN膜は、SiCN膜成膜時のシラン構造の一部に有機基を有する原料ガスとHeの流量比を1:4.2以上にする、または原料ガスの流量と原料ガスの有機基との結合数、Heの流量比を1:1.4以上にすることにより、Heプラズマの割合を高め、膜中に空気中の成分と反応しやすいSi結合手を低減することにより、膜ストレスの経時変化を抑制し、合わせてポイゾニング不良を抑制することが出来る。   According to the manufacturing method of the present invention, the SiCN film is obtained by setting the flow ratio of the source gas having organic groups in a part of the silane structure and He to a ratio of 1: 4.2 or more at the time of forming the SiCN film. By increasing the ratio of the number of bonds with the organic group of the gas and the flow ratio of He to 1: 1.4 or more, the ratio of He plasma is increased, and Si bonds that easily react with components in the air are reduced in the film. As a result, it is possible to suppress changes in the film stress over time, and to suppress poor poisoning.

また、SiCN膜を2層化し、He流量を上げたときの膜厚均一性低下分を下層の性質で吸収することにより、アンテナダメージの発生を回避する。具体的には、本実施形態で示す例えば下層40nm/上層10nmという膜厚比からなるSiCN膜では膜厚均一性も1.87%となり、1種類の方法で形成したSiCN膜の均一性(例えば3.05%)より向上する。ストレスについても、上層SiCN膜22がN2,H2O等と反応しないため、下層SiCN膜21は成膜当初の低いストレス−240MPa、低い誘電率4.6を経時変化なく維持できるので、上層SiCN膜22のストレス−290MPa、比誘電率5.0との合成で、この2層SiCN膜のストレスは−250MPa、比誘電率は4.7と第1の実施形態よりも低くできる。すなわち本実施形態では、アンテナダメージが少なく、ポイゾニング、ストレスの経時変化もなく、かつ第1の実施形態より膜厚均一性がよく、ストレスの絶対値及び比誘電率の小さい半導体装置とその製造方法を提供することが出来る。 In addition, the occurrence of antenna damage is avoided by making the SiCN film into two layers and absorbing the lowering of the film thickness uniformity when the He flow rate is increased with the properties of the lower layer. Specifically, in the SiCN film having a film thickness ratio of, for example, the lower layer 40 nm / upper layer 10 nm shown in the present embodiment, the film thickness uniformity is 1.87%, and the uniformity of the SiCN film formed by one kind of method (for example, 3.05%). As for the stress, since the upper SiCN film 22 does not react with N 2 , H 2 O, etc., the lower SiCN film 21 can maintain a low stress of −240 MPa and a low dielectric constant of 4.6 at the time of film formation without change over time. By combining the stress of the SiCN film 22 with -290 MPa and the relative dielectric constant of 5.0, the stress of this two-layer SiCN film can be -250 MPa and the relative dielectric constant of 4.7, which is lower than that of the first embodiment. That is, in this embodiment, a semiconductor device with little antenna damage, no poisoning, no stress change with time, better film thickness uniformity than the first embodiment, and has a small absolute value of stress and relative dielectric constant, and a method of manufacturing the same Can be provided.

(第1の実施形態)
本発明の第1の実施形態に係る半導体装置とその製造方法とについて、図1を参照しながら説明する。
(First embodiment)
A semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention will be described with reference to FIG.

まず図1(a)に示すように、シリコン基板(図示せず)に形成された例えば600nm膜厚のSiOC膜1(C含有シリコン酸化膜)中にTaNからなるバリアメタル2、深さ300nmのCuからなるトレンチ配線3が形成されている。本実施形態では、低誘電率膜として、比誘電率2.7程度のSiOC膜を用いる。この配線の上部は、第2のSiOC膜5中にCuが拡散するのを防ぐため、例えば50nm膜厚のSiCN膜からなるキャップ層19でカバーされる。このキャップ膜19を成膜する際に、例えば平行平板型のCVD装置を用い、温度330℃、圧力3.0Torr、上部電極に13.56MHzにて電力を印加し、ウェハを下部電極側に設置する。ガスとしては3MS(TMSともいう。トリメチルシランSi(CH33Hの略)/NH3/Heを流すが、本発明者は、3MS/NH3を175/330sccmに固定し、He流量を470sccmから増やしていき、膜ストレスの経時変化が安定する点を見出した。 First, as shown in FIG. 1A, a barrier metal 2 made of TaN in a SiOC film 1 (C-containing silicon oxide film) having a thickness of 600 nm, for example, formed on a silicon substrate (not shown), and having a depth of 300 nm. A trench wiring 3 made of Cu is formed. In this embodiment, a SiOC film having a relative dielectric constant of about 2.7 is used as the low dielectric constant film. The upper portion of the wiring is covered with a cap layer 19 made of, for example, a SiCN film having a thickness of 50 nm in order to prevent Cu from diffusing into the second SiOC film 5. When the cap film 19 is formed, for example, using a parallel plate type CVD apparatus, the temperature is 330 ° C., the pressure is 3.0 Torr, power is applied to the upper electrode at 13.56 MHz, and the wafer is placed on the lower electrode side. To do. As a gas, 3MS (also referred to as TMS, trimethylsilane Si (CH 3 ) 3 H) / NH 3 / He is flowed, but the present inventor fixed 3MS / NH 3 at 175/330 sccm and adjusted the He flow rate. The point was increased from 470 sccm, and it was found that the change with time of the film stress was stabilized.

ここで、図2(a)にSiCN膜200nmをSi基板上に成膜し、クリーンルーム雰囲気中で放置したときのストレスの経時変化を示している。図2(a)は、横軸に時間(日数)、縦軸に膜ストレス(MPa)を示し、He流量740sccmでストレスが−290MPaで安定することがわかる。ストレス値自体はHe:470sccmでは当初−240MPaと低いが、図2(a)に示すように7日後には−300MPaを超え、結果的にはHe流量740sccmの膜ストレス−290MPaよりも大きくなる。このストレスの経時変化は空気中の成分を吸収したためと考えられ、このような不安定な膜を半導体プロセス中で用いることは、配線にかかるストレスが大きくなるため、適切ではない。特に、Cu配線のストレスマイグレーション、エレクトロマイグレーション特性が低下するという問題が考えられる。また、吸収された成分が後工程で放出され悪影響を及ぼす可能性がある。   Here, FIG. 2A shows a change with time of stress when a SiCN film of 200 nm is formed on a Si substrate and left in a clean room atmosphere. FIG. 2A shows time (number of days) on the horizontal axis and membrane stress (MPa) on the vertical axis, and it can be seen that the stress stabilizes at −290 MPa at a He flow rate of 740 sccm. The stress value itself is initially as low as −240 MPa at He: 470 sccm, but exceeds −300 MPa after 7 days as shown in FIG. 2A, and as a result, becomes greater than the film stress of −290 MPa at a He flow rate of 740 sccm. This stress change with time is thought to be due to absorption of components in the air, and it is not appropriate to use such an unstable film in a semiconductor process because the stress applied to the wiring increases. In particular, there is a problem that the stress migration and electromigration characteristics of the Cu wiring deteriorate. In addition, absorbed components may be released in a later process and have an adverse effect.

また、比誘電率についても同じことが考えられ、図2(b)に示すように、He流量740sccmで比誘電率は5程度で安定するが、従来条件によると、He:470sccmで4.6と当初は低いが経時変化して最後は比誘電率5程度になる。この原因も従来の条件で成膜したSiCN膜では、空気中の水分やNを吸収したため比誘電率が増加したと考えられる。   The same can be considered for the relative dielectric constant. As shown in FIG. 2B, the relative dielectric constant is stable at about 5 at a He flow rate of 740 sccm, but according to the conventional conditions, it is 4.6 at He: 470 sccm. The initial value is low, but changes with time, and finally the relative dielectric constant is about 5. This is also considered to be because the SiCN film formed under the conventional conditions increased the relative dielectric constant because it absorbed moisture and N in the air.

実際、従来条件He:470sccmで成膜したSiCN膜を図6に示した従来方法による多層配線に適用した際に、図6(d)にあたる工程で0.14μm径ビアホールチェーンの配線の溝パターンを解析した結果を図3に示す。   Actually, when the SiCN film formed under the conventional condition He: 470 sccm is applied to the multilayer wiring by the conventional method shown in FIG. 6, the groove pattern of the 0.14 μm diameter via hole chain wiring is formed in the step corresponding to FIG. The analysis results are shown in FIG.

図3(a)より、従来方法によりパターニングされた縞状の配線溝パターンは、一部分が細い形状で形成されるため断線の恐れがあることがわかる。これは、図7を用いて説明した従来方法の課題であるレジストポイゾニング不良が発生したものと考えられる。   From FIG. 3A, it can be seen that the striped wiring groove pattern patterned by the conventional method is partially formed in a thin shape, which may cause a disconnection. This is considered that the resist poisoning defect which is the subject of the conventional method described with reference to FIG. 7 has occurred.

一方本発明の方法である、He流量740sccm以上の条件を用いてSiCN膜を形成した場合、図3(b)に示すように、ポイゾニング不良の発生を効果的に抑制出来ることがわかる。なお、He流量740sccmは本実施形態における具体的条件に合わせると、He/3MSの流量比で4.2にあたり、3MSはトリメチルシランSi(CH33Hである。ここで、トリメチルシランは3個のSi−CH3基を持つので、SiCN膜形成時において原料ガスのSi−CH3基の数に対して流量比で4.2/3=1.4以上のHeガスを供給すれば、例えば図3(b)に示すような安定な膜を得ることが出来る。 On the other hand, when the SiCN film is formed using the method of the present invention under the condition where the He flow rate is 740 sccm or more, as shown in FIG. 3B, it can be seen that the occurrence of poisoning failure can be effectively suppressed. Note that the He flow rate of 740 sccm is 4.2 in terms of the flow rate ratio of He / 3MS in accordance with the specific conditions in this embodiment, and 3MS is trimethylsilane Si (CH 3 ) 3 H. Since trimethylsilane has three Si-CH 3 group, at a flow ratio to the number of Si-CH 3 groups of the raw material gas at the time of the SiCN film 4.2 / 3 = 1.4 or more If He gas is supplied, for example, a stable film as shown in FIG. 3B can be obtained.

また、図3(a)で示したようなポイゾニング不良の原因を調べるため、SiCN膜中のSi−C基に対するSi−NH基の量を調べたところ、成膜条件He:470sccmの膜ではSi−C基に対するSi−NH基の比率が7.5日放置後で0.84→1.19と増加していたが、成膜条件He:740sccmの膜では、Si−C基に対するSi−NH基の比率が0.74→0.73と増加していないことがわかった。この現象はHeプラズマによりSiCN膜中のSi結合手の内、空気中N2,H2O成分と結合しやすいSiの結合手を低減することが出来たためではないかと考えられる。 Further, in order to investigate the cause of the poor poisoning as shown in FIG. 3A, the amount of Si—NH group relative to the Si—C group in the SiCN film was examined. The ratio of Si—NH groups to —C groups increased from 0.84 to 1.19 after standing for 7.5 days. However, in the film having the deposition condition He: 740 sccm, Si—NH to Si—C groups was increased. It was found that the group ratio did not increase from 0.74 to 0.73. This phenomenon is thought to be due to the fact that the number of Si bonds that easily bind to the N 2 and H 2 O components in the air can be reduced by He plasma, among the Si bonds in the SiCN film.

実際、表1は、従来方法または本発明の方法により形成されたSiCN膜のFT−IR分析結果を示すものであり、具体的にはSi−C結合に対して今日にあげた結合がどのような比率で存在するか、を示している。   Actually, Table 1 shows the FT-IR analysis results of the SiCN film formed by the conventional method or the method of the present invention. Specifically, what are the bonds listed today for the Si-C bonds? It is shown whether it exists in a proper ratio.

本発明の場合ではSi−C結合に対するSi−CH3、Si−H基の比率が、従来の方法による場合に比べ減少している。Si−CH3,Si−H基のいずれか、特に差が大きいSi−CH3の方がストレスの経時変化抑制に効いているのではないかと考えられる。つまりSi−CH3の中に、空気中のN2やH2Oを取り込んでSi−NH結合となるような弱い基はある程度存在するが、これがHe流量を大きくした条件下ではHeプラズマによる膜の改質が進み、このような不安定なSiの結合手が本来のSi−C−Siネットワーク等に変換されたのではないかと考えられる。 In the case of the present invention, the ratio of Si—CH 3 and Si—H groups to Si—C bonds is reduced as compared with the conventional method. It is considered that either Si—CH 3 or Si—H groups, particularly Si—CH 3 having a larger difference, is more effective in suppressing the stress change with time. In other words, there are some weak groups in Si—CH 3 that take in N 2 or H 2 O in the air and become Si—NH bonds, but this is a film formed by He plasma under the condition that the He flow rate is increased. It is considered that such an unstable Si bond has been converted into an original Si—C—Si network or the like.

また、表2は、本発明の方法により形成されたSiCN膜の元素の組成分析結果を示している。表2より、Siに対するCの組成比が従来方法によって形成された膜の0.785から0.770に低下していることがわかる。更に、Nの含有量も0.563から0.550に減少している。これは従来方法により形成した膜では不安定なSi−CH3基の一部が既にNHと結合してしまったためと考えられる。いずれの場合においても、Heの流量をシランベースの有機原料ガスに対して一定の比率以上にすると、SiCN膜中の空気中成分と容易に結合できるような結合手が減少し、膜を安定化することが出来る。 Table 2 shows the elemental composition analysis results of the SiCN film formed by the method of the present invention. From Table 2, it can be seen that the composition ratio of C to Si is reduced from 0.785 to 0.770 of the film formed by the conventional method. Further, the N content is reduced from 0.563 to 0.550. This is presumably because part of the unstable Si—CH 3 group has already been bonded to NH in the film formed by the conventional method. In either case, if the flow rate of He is set to a certain ratio or more with respect to the silane-based organic source gas, the number of bonds that can be easily combined with the components in the air in the SiCN film is reduced and the film is stabilized. I can do it.

その他、NH3の流量を減らすことにより膜ストレスを低減させることも考えられるが、単にNH3の流量を減らすとSiC膜に近づくため膜のリーク電流が大きくなるという問題も考えられる。例えば、NH3の流量を300,270sccmと減少させ膜を形成すると、ストレス経時変化の抑制効果が低減した。つまり、単に反応性自由度の高いNの量を低減させるどのような手段を用いても所望の膜が形成されるのではなく、He流量と反応性ガスの状態を制御することにより、安定した膜が得られると共にデバイス全体として有用な膜を構成することが出来る。 Other, it is conceivable to reduce the film stress by reducing the flow rate of NH 3, it is also considered a problem that simply film the leakage current to approach the SiC film reducing the flow rate of NH 3 is increased. For example, when the NH 3 flow rate was reduced to 300,270 sccm to form a film, the effect of suppressing the stress aging change was reduced. In other words, a desired film is not formed by using any means that simply reduces the amount of N having a high degree of freedom of reactivity, but is stable by controlling the He flow rate and the state of the reactive gas. A film can be obtained and a useful film as a whole device can be formed.

以上より、SiCN膜19の成膜条件は、例えば温度330℃、圧力3.0Torr、上部電極に電力0.53W/cm2を印加、半導体装置は下部電極側に設置され、3MS:He流量比=1:4.2になるように3MS/NH3/Heを175/330/740sccmの条件を選び、膜を50nm成膜する。その後、上層配線とビアホールを形成するためにSiOC膜からなる、600nm厚の第2の低誘電率膜5が形成される。この第2の低誘電率膜5中にビアホールパターンを形成する際には、フォトリソグラフィ時の下地配線からの反射光によるパターン形成不良を防ぐために、有機反射防止膜6が例えば100nm塗布される。続いてビアホールパターンを、厚さ600nmのフォトレジスト7で形成する。 From the above, the deposition conditions of the SiCN film 19 are, for example, a temperature of 330 ° C., a pressure of 3.0 Torr, an electric power of 0.53 W / cm 2 is applied to the upper electrode, the semiconductor device is installed on the lower electrode side, and a 3MS: He flow ratio The conditions of 3MS / NH 3 / He of 175/330/740 sccm are selected so that = 1: 4.2, and a film is formed to a thickness of 50 nm. Thereafter, a second low dielectric constant film 5 having a thickness of 600 nm made of a SiOC film is formed to form an upper layer wiring and a via hole. When forming a via hole pattern in the second low dielectric constant film 5, an organic antireflection film 6 is applied, for example, 100 nm in order to prevent pattern formation failure due to reflected light from the underlying wiring during photolithography. Subsequently, a via hole pattern is formed with a photoresist 7 having a thickness of 600 nm.

次に図1(b)に示すように、例えば、CF4+Ar+O2+N2のような混合ガスのプラズマで第2の低誘電率膜5のドライエッチングをSiCN膜19の表面上まで行い、ビアホール8を開口する。このとき、SiCN膜19の表面がフォトレジストを完全に除去するため、100mT程度の低圧のO2プラズマアッシングにさらされる。その際に、ドライエッチングでプラズマの暴露によりダメージの入ったSiCN膜19が空気にさらされることになる。しかしこの場合においても、本発明のSiCN膜19は安定であり、SiCN膜中にN等と結合できる結合手の割合が低いため、空気中からのN2,H2O等の取り込みが抑制される。 Next, as shown in FIG. 1B, for example, dry etching of the second low dielectric constant film 5 is performed up to the surface of the SiCN film 19 with a plasma of a mixed gas such as CF 4 + Ar + O 2 + N 2 to form via holes. 8 is opened. At this time, the surface of the SiCN film 19 is exposed to low-pressure O 2 plasma ashing of about 100 mT in order to completely remove the photoresist. At that time, the SiCN film 19 damaged by the plasma exposure by dry etching is exposed to air. However, even in this case, the SiCN film 19 of the present invention is stable, and since the proportion of bonds that can be bonded to N or the like in the SiCN film is low, the incorporation of N 2 , H 2 O, and the like from the air is suppressed. The

次に、図1(c)に示すように、第2の有機反射防止膜10を100nm厚で塗布し、第2層配線のパターン形成を行うために、第2のフォトレジスト11を600nm厚で塗布し、ArF露光機を用いて露光する。この時、従来方法の場合では第1のSiCN膜19中に混入していたNがビアホール部から放出され、ビアパターン上部でポイゾニングを発生させる。しかし本発明では、大気に放置してもそこからN、Hの成分を取り込みにくい安定なSiCN膜を用いている為、Nの拡散が抑制され、ポイゾニングの発生が大きく低減される。以上のような理由から、図1(c)で示すように、本実施形態ではポイゾニング発生を抑制できる。   Next, as shown in FIG. 1C, the second organic antireflection film 10 is applied with a thickness of 100 nm, and the second photoresist 11 is formed with a thickness of 600 nm in order to form a pattern of the second layer wiring. Apply and expose using an ArF exposure machine. At this time, in the case of the conventional method, N mixed in the first SiCN film 19 is released from the via hole portion, and poisoning is generated above the via pattern. However, in the present invention, since a stable SiCN film that hardly captures N and H components from the atmosphere even when left in the atmosphere is used, N diffusion is suppressed and the occurrence of poisoning is greatly reduced. For the reasons described above, the occurrence of poisoning can be suppressed in this embodiment as shown in FIG.

次に、図1(d)〜(f)は図6で示したのと同じ工程であるが、ポイゾニング不良が抑制される為、正常に第2のバリアメタル14、第2のCu15からなる上層配線とビアホール層が形成される(図1(g))。その後、SiCN膜19の形成方法と同様の条件を用いて、上層配線表面上にSiCN膜20を形成する(図1(h))。   Next, FIGS. 1D to 1F are the same steps as shown in FIG. 6, but since the poisoning failure is suppressed, the upper layer which is normally made of the second barrier metal 14 and the second Cu 15 is used. A wiring and a via hole layer are formed (FIG. 1 (g)). Thereafter, the SiCN film 20 is formed on the surface of the upper wiring layer under the same conditions as the method for forming the SiCN film 19 (FIG. 1H).

以上のような製造工程(図1(a)〜(h))を繰り返し、ポイゾニング不良による配線パターン歩留まり低下の小さい、SiCN膜を有する半導体装置の製造方法が得られる。このSiCN膜はストレスの経時変化が小さいため、SiCN露出状態で長期クリーンルーム内において保管した場合においても半導体装置がポイゾニング不良で損なわれる、又は応力が増加して膜剥がれを起こす、又はCu配線に対して高いストレスがかかり配線のストレス、エレクトロマイグレーション耐性が劣化するという問題が大幅に低減される。さらに、本発明では原料ガスに3MSを用いたが、テトラメチルシラン(4MS:Si(CH34)を用いてもよい。このときはSiに対するCH3結合手は4つなので、例えば175sccmの4MSに対しては175×4×1.4=980sccm以上のHe流量とすればよい。 By repeating the manufacturing steps as described above (FIGS. 1A to 1H), a method for manufacturing a semiconductor device having an SiCN film with a small decrease in the wiring pattern yield due to poisoning failure is obtained. Since this SiCN film has little change with time in stress, even when it is stored in a clean room for a long time with the SiCN exposed, the semiconductor device is damaged due to poor poisoning, or the stress increases, causing film peeling, or against Cu wiring Therefore, the problem that wiring stress and electromigration resistance deteriorate due to high stress is greatly reduced. Further, in the present invention, 3MS is used as the source gas, but tetramethylsilane (4MS: Si (CH 3 ) 4 ) may be used. At this time, since there are four CH 3 bonds to Si, for example, for 4MS of 175 sccm, a He flow rate of 175 × 4 × 1.4 = 980 sccm or more may be used.

また本実施形態では、SiCN膜をCu配線上に成膜する場合に必要なCu表面のアンモニアプラズマ還元処理について特に記さなかったが、このような前処理を行ってから本発明のSiCN膜の堆積方法を用いてもよい。   In the present embodiment, the ammonia plasma reduction treatment of the Cu surface necessary for forming the SiCN film on the Cu wiring is not particularly described. However, after such pretreatment is performed, the SiCN film of the present invention is deposited. A method may be used.

(第2の実施形態)
本発明の第2の実施形態に係る半導体装置とその製造方法とについて、図5を参照しながら説明する。
(Second Embodiment)
A semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIG.

まず図5(a)に示すように、シリコン基板(図示せず)に形成された600nm厚の第1の低誘電率膜1中にTaNバリアメタル2、Cu3からなる深さ300nmのトレンチ配線が形成されている。本実施形態でも、第1の低誘電率膜1として、比誘電率2.7程度のSiOC膜を用いる。この配線の上部を、第2の低誘電率膜5中にCuが拡散するのを防ぐため、50nm厚のSiCN膜を堆積する。この時、本実施形態では、SiCN膜の成膜ステップを2Stepとする。   First, as shown in FIG. 5A, a trench wiring having a depth of 300 nm made of TaN barrier metal 2 and Cu 3 is formed in a first low dielectric constant film 1 having a thickness of 600 nm formed on a silicon substrate (not shown). Is formed. Also in this embodiment, a SiOC film having a relative dielectric constant of about 2.7 is used as the first low dielectric constant film 1. In order to prevent Cu from diffusing into the second low dielectric constant film 5, a 50 nm thick SiCN film is deposited on the upper portion of the wiring. At this time, in this embodiment, the step of forming the SiCN film is set to 2 Steps.

例えば、温度330℃、圧力3.0Torr、上部電極に電力0.53W/cm2を印加、半導体装置は下部電極側に配置する。Step1では従来方法の成膜条件3MS/NH3/Heを175/330/470sccmの条件で40nm成膜する。続いてStep2では、本発明の第1の実施形態で述べた成膜条件、3MS/NH3/Heを175/330/740sccmの条件で10nm成膜する。このように2層の膜にすると以下のような利点がある。 For example, the temperature is 330 ° C., the pressure is 3.0 Torr, electric power of 0.53 W / cm 2 is applied to the upper electrode, and the semiconductor device is disposed on the lower electrode side. In Step 1, film formation is performed at a thickness of 40 nm under the condition of 175/330/470 sccm under the film formation condition 3MS / NH 3 / He of the conventional method. Subsequently, in Step 2, a film is formed to a thickness of 10 nm under the film formation conditions described in the first embodiment of the present invention, 3MS / NH 3 / He at 175/330/740 sccm. Thus, the two-layered film has the following advantages.

He流量を上げた場合、膜厚の均一性が十分得られない。例えば、ウェハのエッジカット部分3mmにおいてエリプソメトリ法により測定したSiCN膜はHe:740sccmではRangeで3.05%だが、He:470sccm膜では1.58%になる。またこの場合633nmの波長を膜に照射した際の膜の屈折率は、それぞれ1.884と1.852であった。このように均一性が十分ではない膜は、所望の膜均一性を得られず、トランジスタに長い配線をつけたパターンにおいて、ゲート酸化膜のリーク電流の増大を起こすアンテナダメージの問題も懸念される。そのため、成膜初期は経時変化を生じやすいが均一性のよい膜を堆積する。その後、続いて最終的に最上層となる膜を形成する工程では、膜が空気中のN2,H2O等と反応しないよう、膜厚均一性はやや低下するものの、空気中のN2,H2O等を通しにくい膜を形成することにより、アミン拡散による後工程におけるポイゾニングの発生を抑制することが出来る。 When the He flow rate is increased, sufficient film thickness uniformity cannot be obtained. For example, the SiCN film measured by ellipsometry at the edge cut portion of 3 mm of the wafer has a range of 3.05% for He: 740 sccm and 1.58% for a He: 470 sccm film. In this case, the refractive indices of the films when the film was irradiated with a wavelength of 633 nm were 1.884 and 1.852, respectively. Such a film with insufficient uniformity cannot obtain a desired film uniformity, and there is a concern about a problem of antenna damage that causes an increase in leakage current of a gate oxide film in a pattern in which a long wiring is provided in a transistor. . Therefore, a film with good uniformity is deposited at the initial stage of film formation, which tends to change with time. After that, in the subsequent step of forming a film that finally becomes the uppermost layer, the film thickness uniformity is somewhat lowered so that the film does not react with N 2 , H 2 O, etc. in the air, but N 2 in the air , H 2 O or the like is formed so that it is possible to suppress the occurrence of poisoning in the subsequent process due to amine diffusion.

また、本実施形態に示すように、40/10nmという膜厚比では膜厚均一性が1.87%となり、第1の実施形態の3.05%より向上する。ストレスについても、上層SiCN膜22がN2,H2O等と反応しにくいため、下層SiCN膜21は成膜当初の低いストレス−240MPa、誘電率4.6を経時変化を抑制した状態で維持できる。つまり、上層SiCN膜22のストレス−290MPa、比誘電率5.0との合成で、この2層SiCN膜のストレスは−250MPa、比誘電率は4.7となるため、本実施形態では、アンテナダメージが少なく、ポイゾニング、ストレスの経時変化を抑制し、かつ単一層を用いる場合と比べると、容易に膜厚均一性を安定させ、ストレスの絶対値及び比誘電率を小さい値に制御することができる。 Further, as shown in the present embodiment, the film thickness uniformity is 1.87% at a film thickness ratio of 40/10 nm, which is improved from 3.05% of the first embodiment. Regarding the stress, since the upper SiCN film 22 hardly reacts with N 2 , H 2 O, etc., the lower SiCN film 21 maintains a low stress of −240 MPa and a dielectric constant of 4.6 at the beginning of film formation while suppressing changes with time. it can. That is, since the stress of the upper SiCN film 22 is -290 MPa and the relative dielectric constant is 5.0, the stress of the two-layer SiCN film is -250 MPa and the relative dielectric constant is 4.7. Less damage, less poisoning, time-dependent changes in stress, and easier stabilization of film thickness and control of absolute value of stress and relative permittivity to a smaller value than when single layer is used. it can.

なお、SiCN膜が2層構造を有し、上部SiCN膜のSi−CH3組成比が下部SiCN膜のそれより小さいことを特徴とする半導体装置と定義したが、屈折率の違いで2層の膜質の違いを定義することも出来る。 The SiCN film is defined as a semiconductor device having a two-layer structure, and the Si—CH 3 composition ratio of the upper SiCN film is smaller than that of the lower SiCN film. Differences in film quality can also be defined.

ここで、図4は、成膜時のHe流量と屈折率、もしくは膜の堆積レートの関係をグラフ化したものである。このグラフから、He流量が高くなるほど、膜の屈折率が大きくなり、逆に膜の堆積レートはHe流量が高くなるほど遅くなることがわかる。したがって、図4に示す屈折率の違いからわかるように、上部SiCN膜の例えば633nmでの屈折率が下部SiCN膜のそれより大きく1.884以上であることを特徴とする半導体装置と定義してもよい。あるいは、堆積レートがHe流量を上げると遅くなることから、He流量を上げると、より膜密度の高い膜を形成できると考えられる。その観点から考察すると、本発明を、上部SiCN膜の密度が下部SiCN膜の密度より大きいことを特徴とする半導体装置と定義してもよい。膜の密度が向上すると、その分膜中に含まれるNが周りの分子とより強い相互作用を構成するようになり、N原子が容易に膜内から放出されにくくなるためである。   Here, FIG. 4 is a graph showing the relationship between the He flow rate during film formation and the refractive index, or the film deposition rate. From this graph, it can be seen that as the He flow rate increases, the refractive index of the film increases, and conversely, the deposition rate of the film decreases as the He flow rate increases. Therefore, as can be seen from the difference in refractive index shown in FIG. 4, it is defined as a semiconductor device characterized in that the refractive index at, for example, 633 nm of the upper SiCN film is larger than that of the lower SiCN film and is 1.848 or more. Also good. Alternatively, since the deposition rate becomes slower when the He flow rate is increased, it is considered that a film having a higher film density can be formed by increasing the He flow rate. Considering from this point of view, the present invention may be defined as a semiconductor device characterized in that the density of the upper SiCN film is higher than the density of the lower SiCN film. This is because when the density of the film is improved, N contained in the film forms a stronger interaction with surrounding molecules, and N atoms are not easily released from the film.

具体的には、Nの放出を防ぐことが出来る原子構造を形成する上部層の膜密度としては1.88g/cm3以上の密度を有していることが好ましく、表2より、上部SiCN膜のC、N組成比が下部SiCN膜のそれより小さいことを特徴とする半導体装置と定義することも可能である。 Specifically, the film density of the upper layer that forms an atomic structure capable of preventing the release of N is preferably 1.88 g / cm 3 or more. From Table 2, the upper SiCN film It can also be defined as a semiconductor device characterized in that the composition ratio of C and N is smaller than that of the lower SiCN film.

SiCN膜の成膜後、600nm厚の第2の低誘電率膜5が形成される。この第2の低誘電率膜5中にビアホールパターンを形成する際には、フォトリソグラフィ時の下地となる配線層からの反射光によるパターン形成不良を防ぐために、有機反射防止膜6が100nm塗布される。次に、ビアホールパターンを厚さ600nmのフォトレジスト7をマスクとして形成する。   After the formation of the SiCN film, a second low dielectric constant film 5 having a thickness of 600 nm is formed. When a via hole pattern is formed in the second low dielectric constant film 5, an organic antireflection film 6 is applied to a thickness of 100 nm in order to prevent pattern formation failure due to reflected light from a wiring layer serving as a base during photolithography. The Next, a via hole pattern is formed using a photoresist 7 having a thickness of 600 nm as a mask.

次に図5(b)に示すように、例えば、CF4+Ar+O2+N2のような混合ガスからなるプラズマで第2の低誘電率膜5のドライエッチングをSiCN膜22の上まで行い、ビアホール8を開口する。このとき、SiCN膜22の表面がフォトレジスト除去のための100mT程度の低圧のO2プラズマアッシングにさらされる。またドライエッチでダメージの入ったSiCN膜22が空気に触れることとなる。この場合でも、本発明のSiCN膜22は安定であり、空気中からのN2,H2O等を取り込むことがない。 Next, as shown in FIG. 5B, for example, dry etching of the second low dielectric constant film 5 is performed up to the SiCN film 22 with plasma made of a mixed gas such as CF 4 + Ar + O 2 + N 2 , and via holes are formed. 8 is opened. At this time, the surface of the SiCN film 22 is exposed to low-pressure O 2 plasma ashing of about 100 mT for removing the photoresist. Also, the SiCN film 22 damaged by dry etching comes into contact with air. Even in this case, the SiCN film 22 of the present invention is stable and does not take in N 2 , H 2 O, etc. from the air.

次に、図5(c)に示すように、第2の有機反射防止膜10を100nm厚で塗布し、第2層配線のパターン形成を行うために、第2のフォトレジスト11を600nm厚で塗布し、ArF露光機を用いて露光する。この時、従来方法の場合は第1のSiCN膜21中にNが混入し、ビアホール部からNが放出されてビアパターン上部でポイゾニングを発生させていたが、本発明では、その上層に安定なSiCN膜22を用いている為、Nの拡散が抑制され、ポイゾニングが発生することはない。以上のような理由から、図5(c)で示すように、本実施形態ではポイゾニング発生を抑制できる。   Next, as shown in FIG. 5C, the second organic antireflection film 10 is applied with a thickness of 100 nm, and the second photoresist 11 is formed with a thickness of 600 nm in order to form a pattern of the second layer wiring. Apply and expose using an ArF exposure machine. At this time, in the case of the conventional method, N is mixed in the first SiCN film 21 and N is released from the via hole portion to cause poisoning in the upper portion of the via pattern. In the present invention, however, the upper layer is stable. Since the SiCN film 22 is used, N diffusion is suppressed and poisoning does not occur. For the reasons described above, the occurrence of poisoning can be suppressed in this embodiment as shown in FIG.

次に、図5(d)〜(f)は図6で示したのと同じ工程であるが、ポイゾニング不良が抑制されるため、正常に第2のバリアメタル14、第2のCu15からなる上層配線とビアホール層が形成することが出来る(図5(g))。その後、SiCN膜21及びSiCN膜22の形成方法と同様の条件を用いて、上層配線表面上にSiCN膜23及びSiCN膜24を形成する(図5(h))。   Next, FIGS. 5D to 5F are the same steps as shown in FIG. 6, but since the poisoning failure is suppressed, the upper layer normally made of the second barrier metal 14 and the second Cu 15 is used. A wiring and a via hole layer can be formed (FIG. 5G). Thereafter, the SiCN film 23 and the SiCN film 24 are formed on the upper wiring surface using the same conditions as those for forming the SiCN film 21 and the SiCN film 22 (FIG. 5H).

以上のような製造工程(図5(a)〜(h))を繰り返し、ポイゾニング不良による配線パターン歩留まり低下のない、SiCN膜を有する半導体装置とその製造方法が得られる。   By repeating the manufacturing steps (FIGS. 5A to 5H) as described above, a semiconductor device having a SiCN film and a manufacturing method therefor can be obtained that does not cause a decrease in the wiring pattern yield due to poor poisoning.

このSiCN膜はストレスの経時変化が大幅に抑制されているため、SiCN露出状態で長期クリーンルーム内に保管しても半導体装置がポイゾニング不良で損なわれる、応力が増加して膜剥がれが発生する、Cu配線に対して高いストレスがかかり配線のストレス、エレクトロマイグレーション耐性が劣化する、等の問題が発生しにくい。また、上記の第1の実施形態での利点に加え、アンテナダメージが少なく、ポイゾニング、ストレスの経時変化がさらに抑制され、膜厚均一性の高い、ストレスの絶対値や比誘電率を小さく抑えた半導体装置とその製造方法が提供できる。   Since this SiCN film greatly suppresses changes in stress over time, even if it is stored in a clean room for a long time with the SiCN exposed, the semiconductor device is damaged due to poor poisoning, stress increases, and film peeling occurs. High stress is applied to the wiring, so that problems such as wiring stress and electromigration resistance are less likely to occur. In addition to the advantages of the first embodiment, the antenna damage is small, the poisoning and the stress change with time are further suppressed, the film thickness uniformity is high, and the absolute value and relative dielectric constant of the stress are kept small. A semiconductor device and a manufacturing method thereof can be provided.

なお、本実施形態では原料ガスに3MSを用いたが、テトラメチルシラン(4MS:Si(CH34)を用いてもよい。このときはSiに対するCH3結合手は4つなので、例えば175sccmの4MSに対しては175×4×1.4=980sccm以上のHe流量とすればよい。また、本実施形態ではSiCN膜をCu配線上に成膜する場合に必要なCu表面のアンモニアプラズマ還元処理について特に記さなかったが、このような前処理を行ってから本発明のSiCN膜の堆積方法を用いてもよい。また、第2の実施形態において、SiCN層、つまりSi,C,Nを含む層が2層膜から構成される旨を説明したが、少なくとも膜質を優先した膜構造と、Nなどの不純物を含みにくい膜を有する膜を形成することを優先した膜を最上層に備えておけば、2以上の複数層から構成されていてもよい。 In this embodiment, 3MS is used as the source gas, but tetramethylsilane (4MS: Si (CH 3 ) 4 ) may be used. At this time, since there are four CH 3 bonds to Si, for example, for 4MS of 175 sccm, a He flow rate of 175 × 4 × 1.4 = 980 sccm or more may be used. Further, in the present embodiment, the ammonia plasma reduction treatment of the Cu surface necessary for forming the SiCN film on the Cu wiring is not particularly described. However, after such pretreatment is performed, the SiCN film of the present invention is deposited. A method may be used. In the second embodiment, it has been described that the SiCN layer, that is, the layer containing Si, C, and N is composed of a two-layer film. However, at least a film structure that prioritizes film quality and impurities such as N are included. If a film that prioritizes the formation of a film having a difficult film is provided in the uppermost layer, it may be composed of two or more layers.

以上より本発明は、デュアルダマシン構造を有するCu配線の形成方法及び配線構造において、ポイゾニングを抑制し、精度よく配線構造を形成する方法及び構造の提供等に有用である。   As described above, the present invention is useful for providing a method and a structure for forming a wiring structure with high accuracy by suppressing poisoning in a Cu wiring forming method and a wiring structure having a dual damascene structure.

本発明の第1の実施形態に係る半導体装置の製造方法の工程断面図Sectional drawing of the process of the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention (a)本発明のSiCN膜のストレス経時変化を示す図、(b)本発明のSiCN膜の比誘電率経時変化を示す図(A) The figure which shows the stress time-dependent change of the SiCN film of this invention, (b) The figure which shows the dielectric constant time-dependent change of the SiCN film of this invention (a)従来方法によるパターン解析図、(b)本発明の方法によるパターン解析図(A) Pattern analysis diagram by the conventional method, (b) Pattern analysis diagram by the method of the present invention 本発明のSiCN膜の屈折率と堆積レートを示す図The figure which shows the refractive index and deposition rate of the SiCN film | membrane of this invention 本発明の第2実施形態に係る半導体装置の製造方法の工程断面図Sectional drawing of the process of the manufacturing method of the semiconductor device which concerns on 2nd Embodiment of this invention. 従来半導体装置の製造方法の工程断面図Cross-sectional process diagram of conventional semiconductor device manufacturing method 従来のSiCN膜のストレス経時変化を示す図The figure which shows the stress time-dependent change of the conventional SiCN film | membrane

符号の説明Explanation of symbols

1 第1の低誘電率膜
2 TaNバリアメタル
3 Cuトレンチ配線
4 第1のSiCN膜
5 第2の低誘電率膜
6 有機反射防止膜
7 フォトレジスト
8 ビアホール
10 第2の有機反射防止膜
11 第2のフォトレジスト
12 ポイゾニング
13 配線溝
14 第2のTaNバリアメタル
15 第2のCu
17 第2のSiCN膜
18 配線溝中絶縁膜残り
19 第1の3MS:He流量比1:4.2で成膜したSiCN膜
20 第2の3MS:He流量比1:4.2で成膜したSiCN膜
21 第1の従来の方法で成膜したSiCN膜
22 第1の3MS:He流量比1:4.2で成膜したSiCN膜
23 第2の従来の方法で成膜したSiCN膜
24 第2の3MS:He流量比1:4.2で成膜したSiCN膜
DESCRIPTION OF SYMBOLS 1 1st low dielectric constant film | membrane 2 TaN barrier metal 3 Cu trench wiring 4 1st SiCN film 5 2nd low dielectric constant film | membrane 6 Organic antireflection film 7 Photoresist 8 Via hole 10 2nd organic antireflection film 11 1st 2 photoresist 12 poisoning 13 wiring trench 14 second TaN barrier metal 15 second Cu
17 Second SiCN film 18 Insulation film remaining in wiring trench 19 First 3MS: SiCN film formed with He flow ratio 1: 4.2 20 Second 3MS: SiCN film formed with He flow ratio 1: 4.2 21 SiCN film formed by the first conventional method 22 SiCN film formed by the first 3MS: He flow ratio 1: 4.2 23 SiCN film formed by the second conventional method 24 Second 3MS: He SiCN film deposited at a flow ratio of 1: 4.2

Claims (14)

基板上にガスを供給することにより、SiとCとNを含む膜を形成する工程において、
前記ガスは少なくとも原料ガスと不活性ガスから構成され、
前記材料ガスの一つに有機基と部分的に結合したSiを含むガスを用い、
前記Siを含むガスと不活性ガスの流量比を、1:4.2以上にすることを特徴とする、膜の形成方法。
In the step of forming a film containing Si, C, and N by supplying a gas onto the substrate,
The gas is composed of at least a raw material gas and an inert gas,
A gas containing Si partially bonded to an organic group is used as one of the material gases,
A method of forming a film, wherein a flow rate ratio of the gas containing Si and the inert gas is 1: 4.2 or more.
基板上にガスを供給することにより、SiとCとNを含む膜を形成する工程において、
前記ガスは少なくとも原料ガスと不活性ガスから構成され、
前記原料ガスの一つに有機基と部分的に結合したSiを含むガスを用い、
前記原料ガスの流量×原料ガスの有機基との結合数、と前記不活性ガスの流量比が、1:1.4以上であることを特徴とする、膜の形成方法。
In the step of forming a film containing Si, C, and N by supplying a gas onto the substrate,
The gas is composed of at least a raw material gas and an inert gas,
A gas containing Si partially bonded to an organic group is used as one of the source gases,
A method for forming a film, wherein a ratio of a flow rate of the source gas x a number of bonds with an organic group of the source gas and a flow rate ratio of the inert gas is 1: 1.4 or more.
複数のステップを用いてガスを基板上に供給することにより、SiとCとNを含む膜を形成する工程において、
前記ガスは少なくとも原料ガスと不活性ガスから構成され、
前記原料ガスの一つに有機基と部分的に結合したSiを含むガスを用い、
少なくとも最後のステップにおいて、前記Siを含むガスと不活性ガスの流量比を、1:4.2以上にすることを特徴とする、膜の形成方法。
In the process of forming a film containing Si, C, and N by supplying a gas onto the substrate using a plurality of steps,
The gas is composed of at least a raw material gas and an inert gas,
A gas containing Si partially bonded to an organic group is used as one of the source gases,
In at least the last step, the flow ratio of the Si-containing gas to the inert gas is set to 1: 4.2 or more.
複数のステップを用いてガスを基板上に供給することにより、SiとCとNを含む膜を形成する工程において、
前記ガスは少なくとも原料ガスと不活性ガスから構成され、
前記原料ガスの一つに有機基と部分的に結合したSiを含むガスを用い、
少なくとも最後のステップにおいて、前記原料ガスの流量×原料ガスの有機基との結合数、と前記不活性ガスの流量比を1:1.4以上とすることを特徴とする、膜の形成方法。
In the process of forming a film containing Si, C, and N by supplying a gas onto the substrate using a plurality of steps,
The gas is composed of at least a raw material gas and an inert gas,
A gas containing Si partially bonded to an organic group is used as one of the source gases,
In at least the last step, the film forming method is characterized in that the flow ratio of the raw material gas x the number of bonds with the organic group of the raw material gas and the flow ratio of the inert gas are 1: 1.4 or more.
前記不活性ガスは、Heであることを特徴とする、請求項1から4記載の膜の形成方法。 The film forming method according to claim 1, wherein the inert gas is He. 前記膜は、基板上に形成された銅配線表面上に形成されることを特徴とする、請求項1から4記載の膜の形成方法。 5. The film forming method according to claim 1, wherein the film is formed on a surface of a copper wiring formed on a substrate. 基板上に第1の配線層を形成する工程と、
前記第1の配線層上にSiとCとNを含む膜を形成する工程と、
前記SiとCとNを含む膜上に低誘電率膜を堆積する工程と、
前記低誘電率膜内に第2の配線層を形成する前に、前記第1の配線層と第2の配線層を接続するための接続口を形成する工程と、
前記接続口に重なるように前記第2の配線層を形成する工程とを備え、
前記SiとCとNを含む膜を形成する工程において、
前記ガスは少なくとも原料ガスと不活性ガスから構成され、
前記材料ガスの一つに有機基と部分的に結合したSiを含むガスを用い、
前記Siを含むガスと不活性ガスの流量比を、1:4.2以上にすることを特徴とする、半導体装置の製造方法。
Forming a first wiring layer on the substrate;
Forming a film containing Si, C and N on the first wiring layer;
Depositing a low dielectric constant film on the film containing Si, C and N;
Forming a connection port for connecting the first wiring layer and the second wiring layer before forming the second wiring layer in the low dielectric constant film;
Forming the second wiring layer so as to overlap the connection port,
In the step of forming the film containing Si, C, and N,
The gas is composed of at least a raw material gas and an inert gas,
A gas containing Si partially bonded to an organic group is used as one of the material gases,
A method for manufacturing a semiconductor device, wherein a flow rate ratio between the gas containing Si and the inert gas is 1: 4.2 or more.
基板上に第1の配線層を形成する工程と、
前記第1の配線層上にSiとCとNを含む膜を形成する工程と、
前記SiとCとNを含む膜上に低誘電率膜を堆積する工程と、
前記低誘電率膜内に第2の配線層を形成する前に、前記第1の配線層と第2の配線層を接続するための接続口を形成する工程と、
前記接続口に重なるように前記第2の配線層を形成する工程とを備え、
前記SiとCとNを含む膜を形成する工程において、
前記ガスは少なくとも原料ガスと不活性ガスから構成され、
前記材料ガスの一つに有機基と部分的に結合したSiを含むガスを用い、
前記原料ガスの流量×原料ガスの有機基との結合数、と前記不活性ガスの流量比が、1:1.4以上であることを特徴とする、半導体装置の形成方法。
Forming a first wiring layer on the substrate;
Forming a film containing Si, C and N on the first wiring layer;
Depositing a low dielectric constant film on the film containing Si, C and N;
Forming a connection port for connecting the first wiring layer and the second wiring layer before forming the second wiring layer in the low dielectric constant film;
Forming the second wiring layer so as to overlap the connection port,
In the step of forming the film containing Si, C, and N,
The gas is composed of at least a raw material gas and an inert gas,
A gas containing Si partially bonded to an organic group is used as one of the material gases,
A method for forming a semiconductor device, wherein a ratio of a flow rate of the source gas to a number of bonds with an organic group of the source gas and a flow rate ratio of the inert gas is 1: 1.4 or more.
前記SiとCとNを含む膜は、少なくとも2以上の層から構成され、そのうち少なくとも最上層は前記Siを含むガスと不活性ガスの流量比を、1:4.2以上にすることにより形成されていることを特徴とする、請求項7記載の半導体装置の製造方法。 The film containing Si, C, and N is composed of at least two layers, and at least the uppermost layer is formed by setting the flow rate ratio of the gas containing Si and the inert gas to 1: 4.2 or more. The method of manufacturing a semiconductor device according to claim 7, wherein the semiconductor device is manufactured. 前記SiとCとNを含む膜は、少なくとも2以上の層から構成され、そのうち少なくとも最上層は前記原料ガスの流量×原料ガスの有機基との結合数、と前記不活性ガスの流量比が、1:1.4以上とすることにより形成されていることを特徴とする、請求項9記載の半導体装置の製造方法。 The film containing Si, C, and N is composed of at least two or more layers, and at least the uppermost layer has a flow rate of the source gas × the number of bonds with an organic group of the source gas, and a flow rate ratio of the inert gas. The method of manufacturing a semiconductor device according to claim 9, wherein the semiconductor device is formed by setting the ratio to 1: 1.4 or more. 第1の配線層と、第1の配線層上に形成されたSiとCとNを含む膜と、前記SiとCとNを含む膜上に形成された低誘電率膜と、前記低誘電率膜内に第2の配線層と、前記第1の配線層と第2の配線層を接続する接続部を有し、
前記SiとCとNを含む膜の膜密度が1.88g/cm3以上であることを特徴とする、半導体装置。
A first wiring layer; a film containing Si, C, and N formed on the first wiring layer; a low dielectric constant film formed on the film containing Si, C, and N; and the low dielectric A second wiring layer in the rate film, and a connecting portion for connecting the first wiring layer and the second wiring layer;
A semiconductor device, wherein a film density of the film containing Si, C, and N is 1.88 g / cm 3 or more.
第1の配線層と、第1の配線層上に形成されたSiとCとNを含む膜と、前記SiとCとNを含む膜上に形成された低誘電率膜と、前記低誘電率膜内に第2の配線層と、前記第1の配線層と第2の配線層を接続する接続部を有し、
前記SiとCとNを含む膜が2以上の層から構成され、上部層におけるSiとCとN膜のSi−CH3組成比が下部層におけるSiとCとN膜のSi−CH3組成比より小さいことを特徴とする半導体装置。
A first wiring layer; a film containing Si, C, and N formed on the first wiring layer; a low dielectric constant film formed on the film containing Si, C, and N; and the low dielectric A second wiring layer in the rate film, and a connecting portion for connecting the first wiring layer and the second wiring layer;
The film containing Si, C and N are composed of two or more layers, Si-CH 3 Composition of Si and C and N film Si-CH 3 composition ratio of Si and C and N film in the upper layer in the lower layer A semiconductor device characterized by being smaller than the ratio.
第1の配線層と、第1の配線層上に形成されたSiとCとNを含む膜と、前記SiとCとNを含む膜上に形成された低誘電率膜と、前記低誘電率膜内に第2の配線層と、前記第1の配線層と第2の配線層を接続する接続部を有し、
前記SiとCとNを含む膜が2以上の層から構成され、上部層におけるSiとCとN膜は下部層におけるSiとCとN膜の膜密度より大きい膜密度を有していることを特徴とする半導体装置。
A first wiring layer; a film containing Si, C, and N formed on the first wiring layer; a low dielectric constant film formed on the film containing Si, C, and N; and the low dielectric A second wiring layer in the rate film, and a connecting portion for connecting the first wiring layer and the second wiring layer;
The film containing Si, C, and N is composed of two or more layers, and the Si, C, and N films in the upper layer have a film density larger than the film density of the Si, C, and N films in the lower layer. A semiconductor device characterized by the above.
前記上部層におけるSiとCとNを含む膜の膜密度が、1.88g/cm3以上であることを特徴とする、請求項13記載の半導体装置。 The semiconductor device according to claim 13, wherein a film density of the film containing Si, C, and N in the upper layer is 1.88 g / cm 3 or more.
JP2004251572A 2004-08-31 2004-08-31 Semiconductor device and manufacturing method thereof Withdrawn JP2006073569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004251572A JP2006073569A (en) 2004-08-31 2004-08-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004251572A JP2006073569A (en) 2004-08-31 2004-08-31 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006073569A true JP2006073569A (en) 2006-03-16

Family

ID=36153911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004251572A Withdrawn JP2006073569A (en) 2004-08-31 2004-08-31 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006073569A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039812A (en) * 2006-08-01 2008-02-21 Hitachi Displays Ltd Liquid crystal display
JP2010534417A (en) * 2007-07-25 2010-11-04 東京エレクトロン株式会社 Method for forming semiconductors, etc.
JP2010267971A (en) * 2009-05-13 2010-11-25 Air Products & Chemicals Inc Deposition of dielectric barriers using nitrogen-containing precursors
US20120228774A1 (en) * 2011-03-10 2012-09-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2017188572A (en) * 2016-04-06 2017-10-12 キヤノン株式会社 Photoelectric conversion device, method for manufacturing the same, and imaging system
US20210151372A1 (en) * 2019-11-19 2021-05-20 Kioxia Corporation Semiconductor device and method of manufacturing the same
CN113394080A (en) * 2021-05-10 2021-09-14 上海华力集成电路制造有限公司 Method for reducing photoresist poisoning by double patterning process

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039812A (en) * 2006-08-01 2008-02-21 Hitachi Displays Ltd Liquid crystal display
JP2010534417A (en) * 2007-07-25 2010-11-04 東京エレクトロン株式会社 Method for forming semiconductors, etc.
US8435882B2 (en) 2007-07-25 2013-05-07 Tokyo Electron Limited Film forming method for a semiconductor
JP2010267971A (en) * 2009-05-13 2010-11-25 Air Products & Chemicals Inc Deposition of dielectric barriers using nitrogen-containing precursors
US20120228774A1 (en) * 2011-03-10 2012-09-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8778793B2 (en) 2011-03-10 2014-07-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2017188572A (en) * 2016-04-06 2017-10-12 キヤノン株式会社 Photoelectric conversion device, method for manufacturing the same, and imaging system
US20210151372A1 (en) * 2019-11-19 2021-05-20 Kioxia Corporation Semiconductor device and method of manufacturing the same
US12230538B2 (en) * 2019-11-19 2025-02-18 Kioxia Corporation Semiconductor device and method of manufacturing the same
CN113394080A (en) * 2021-05-10 2021-09-14 上海华力集成电路制造有限公司 Method for reducing photoresist poisoning by double patterning process

Similar Documents

Publication Publication Date Title
US10879107B2 (en) Method of forming barrier free contact for metal interconnects
US7871923B2 (en) Self-aligned air-gap in interconnect structures
KR100516337B1 (en) Semiconductor device and manufacturing method thereof
US7125792B2 (en) Dual damascene structure and method
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US7319071B2 (en) Methods for forming a metallic damascene structure
JP4425432B2 (en) Manufacturing method of semiconductor device
US20050184397A1 (en) Structures and methods for intergration of ultralow-k dielectrics with improved reliability
TWI298510B (en) Semiconductor device and method for manufacturing same
JP2005072384A (en) Manufacturing method of electronic device
US20050064701A1 (en) Formation of low resistance via contacts in interconnect structures
JP4746829B2 (en) Semiconductor device and manufacturing method thereof
US20080318412A1 (en) Method of manufacturing a semiconductor device
US7091612B2 (en) Dual damascene structure and method
JP3768480B2 (en) Semiconductor device and manufacturing method thereof
JP2006073569A (en) Semiconductor device and manufacturing method thereof
JP2007281114A (en) Semiconductor device manufacturing method and semiconductor device
JP4675258B2 (en) Semiconductor device manufacturing method and semiconductor device
US20060175705A1 (en) Semiconductor device and method for fabricating the same
JP2010177538A (en) Production process of semiconductor device
JP4684866B2 (en) Manufacturing method of semiconductor device
JP2004031847A (en) Semiconductor device and manufacturing method thereof
JP2006269580A (en) Semiconductor device and manufacturing method thereof
KR100452041B1 (en) Method for forming copper wire in a semiconductor device
JP2004296620A (en) Process for fabricating semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061206

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070730