[go: up one dir, main page]

JP2006072385A - Electronic device and electronic equipment - Google Patents

Electronic device and electronic equipment Download PDF

Info

Publication number
JP2006072385A
JP2006072385A JP2005318083A JP2005318083A JP2006072385A JP 2006072385 A JP2006072385 A JP 2006072385A JP 2005318083 A JP2005318083 A JP 2005318083A JP 2005318083 A JP2005318083 A JP 2005318083A JP 2006072385 A JP2006072385 A JP 2006072385A
Authority
JP
Japan
Prior art keywords
transistor
signal
lines
circuit
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005318083A
Other languages
Japanese (ja)
Inventor
Takashi Miyazawa
貴士 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005318083A priority Critical patent/JP2006072385A/en
Publication of JP2006072385A publication Critical patent/JP2006072385A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】 簡易な回路構成でトランジスタの閾値電圧のばらつきを抑制することができる電子装置及び電子機器を提供する。
【解決手段】 走査信号を走査線に供給する走査線駆動回路13、データ電流をデータ線に出力するデータ線駆動回路14、及び走査線駆動回路13及びデータ線駆動回路に制御信号を供給する信号生成回路11のうち全部又は一部をICチップにより構成した。
【選択図】 図1
PROBLEM TO BE SOLVED: To provide an electronic device and an electronic apparatus capable of suppressing variation in threshold voltage of a transistor with a simple circuit configuration.
A scanning line driving circuit for supplying a scanning signal to a scanning line, a data line driving circuit for outputting a data current to the data line, and a signal for supplying a control signal to the scanning line driving circuit and the data line driving circuit. All or part of the generation circuit 11 is constituted by an IC chip.
[Selection] Figure 1

Description

本発明は、電子装置び電子機器に関するものである。   The present invention relates to an electronic device and an electronic apparatus.

近年、有機EL素子は低電力で駆動することができる自発光素子であるので、低消費電力、高視野角、高コントラスト比の電気光学装置を実現することができると期待されている。   In recent years, since organic EL elements are self-luminous elements that can be driven with low power, it is expected that an electro-optical device with low power consumption, high viewing angle, and high contrast ratio can be realized.

例えば、液晶素子、有機EL素子、電気泳動素子、電子放出素子等を備えた電気光学装置の駆動方式の一つに、アクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の電気光学装置は、その表示パネル部に複数の画素回路がマトリクス状に配置されており、それら各画素回路は、電気光学素子と、その電気光学素子に駆動電力を供給するための駆動用トランジスタとを備えている。   For example, there is an active matrix driving method as one of driving methods of an electro-optical device including a liquid crystal element, an organic EL element, an electrophoretic element, an electron emitting element, and the like. In an active matrix driving type electro-optical device, a plurality of pixel circuits are arranged in a matrix on the display panel portion, and each pixel circuit supplies driving power to the electro-optical element and the electro-optical element. Driving transistor.

前記駆動用トランジスタは、画素回路毎にその閾値電圧などの特性にばらつきがあるため、同じ階調に対応するデータ信号が供給されても電気光学素子の輝度が各画素毎に異なってしまう場合がある。特に、前記駆動用トランジスタとして薄膜トランジスタを用いた場合は、その閾値電圧のばらつきが顕著となる。従って、画素回路には、この駆動用トランジスタの特性ばらつきを抑制するためのトランジスタが設けられている(特許文献1)。   Since the driving transistor varies in characteristics such as threshold voltage for each pixel circuit, the luminance of the electro-optic element may be different for each pixel even when a data signal corresponding to the same gradation is supplied. is there. In particular, when a thin film transistor is used as the driving transistor, the variation in the threshold voltage becomes significant. Therefore, the pixel circuit is provided with a transistor for suppressing the characteristic variation of the driving transistor (Patent Document 1).

特開2001−147659号公報JP 2001-147659 A

しかしながら、画素回路毎に前記駆動用トランジスタの特性ばらつきを抑制するためのトランジスタを設けると歩留まりが低下することに加えて、その分だけ画素回路の開口率が低減する。例えば、有機EL素子の場合、開口率が低減すると、相対的に開口率が低減した分だけ大きな電流を供給することが必要となるため電力消費量が大きくなり、且つ、有機EL素子の寿命が短くなる。   However, if a transistor for suppressing the variation in characteristics of the driving transistor is provided for each pixel circuit, the yield is lowered and the aperture ratio of the pixel circuit is reduced accordingly. For example, in the case of an organic EL element, if the aperture ratio is reduced, it is necessary to supply a larger current corresponding to the relatively reduced aperture ratio, so that power consumption is increased and the lifetime of the organic EL element is increased. Shorter.

本発明は上記問題点を解決するためになされたものであって、その目的の一つは、簡易な回路構成でトランジスタの閾値電圧のばらつきを抑制することができる電子装置及び電子機器を提供することにある。   SUMMARY An advantage of some aspects of the invention is that it provides an electronic device and an electronic device that can suppress variation in threshold voltage of transistors with a simple circuit configuration. There is.

本発明に係る第1の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の単位回路と、前記複数の第1の信号線を駆動する第1の駆動回路と、前記複数の第2の信号線を駆動する第2の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、前記第1のトランジスタに接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、前記第2の駆動回路はICチップにより構成されていることを特徴とする。   A first electronic device according to the present invention includes a plurality of first signal lines, a plurality of second signal lines, a plurality of unit circuits, and a first drive that drives the plurality of first signal lines. A circuit and a second drive circuit that drives the plurality of second signal lines, each of the plurality of unit circuits being connected to the electronic element and the electronic element, and a first control terminal A first transistor including the first transistor, and an ON state in response to a control signal supplied from one of the plurality of first signal lines. Accordingly, a second transistor electrically connecting one second signal line of the plurality of second signal lines and the first transistor is supplied from the one second signal line. The charge amount corresponding to the current signal is held, and the conduction state of the first transistor And a capacitive element determining, the second driving circuit is characterized in that it is constituted by an IC chip.

本発明に係る第1の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の単位回路と、前記複数の第1の信号線を駆動する第1の駆動回路と、前記複数の第2の信号線を駆動する第2の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、前記第1のトランジスタに接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、を含み、前記第1の制御用端子の電圧が、前記第2のトランジスタを通過するデータ電流により設定され、前記第2の駆動回路はICチップにより構成されていることを特徴とする。   A first electronic device according to the present invention includes a plurality of first signal lines, a plurality of second signal lines, a plurality of unit circuits, and a first drive that drives the plurality of first signal lines. A circuit and a second drive circuit that drives the plurality of second signal lines, each of the plurality of unit circuits being connected to the electronic element and the electronic element, and a first control terminal A first transistor including the first transistor, and an ON state in response to a control signal supplied from one of the plurality of first signal lines. And a second transistor that electrically connects one second signal line of the plurality of second signal lines and the first transistor, and the voltage of the first control terminal Is set by the data current passing through the second transistor, Second driver circuit is characterized in that it is constituted by an IC chip.

本発明に係る第3の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の電源線と、複数の単位回路と、前記複数の第1の信号線を駆動する第1の駆動回路と、
前記複数の第2の信号線を駆動する第2の駆動回路と、前記第1の駆動回路を制御する第1の制御信号を生成し、前記第2の駆動回路を制御する第2の制御信号を生成する信号生成回路と、前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、前記第1のトランジスタと接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、前記第1の駆動回路、前記第2の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はICチップにより構成されていることを特徴とする。
A third electronic device according to the present invention includes a plurality of first signal lines, a plurality of second signal lines, a plurality of power supply lines, a plurality of unit circuits, and the plurality of first signal lines. A first drive circuit for driving;
A second drive circuit for driving the plurality of second signal lines; and a second control signal for generating a first control signal for controlling the first drive circuit and for controlling the second drive circuit. A signal generation circuit that generates a power supply line control circuit that generates a control signal for controlling the plurality of power supply lines, and each of the plurality of unit circuits is connected to an electronic element and the electronic element, A first transistor having a first control terminal is connected to the first transistor and according to a control signal supplied from one first signal line among the plurality of first signal lines. A second transistor electrically connecting one second signal line of the plurality of second signal lines and the first transistor, and the one second signal line. Charge amount corresponding to the current signal supplied from the signal line And a capacitive element that determines a conduction state of the first transistor, and at least a part of the first drive circuit, the second drive circuit, the signal generation circuit, and the power line control circuit Is constituted by an IC chip.

本発明の第4の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の電源線と、複数の単位回路と、前記複数の第1の信号線を駆動する第1の駆動回路と、前記複数の第2の信号線を駆動する第2の駆動回路と、前記第1の駆動回路を制御する第1の制御信号を生成し、前記第2の駆動回路を制御する第2の制御信号を生成する信号生成回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、前記第1のトランジスタと接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、前記第1の駆動回路、前記第2の駆動回路及び前記信号生成回路のうち少なくとも一部はICチップにより構成されていることを特徴とする。   A fourth electronic device of the present invention drives a plurality of first signal lines, a plurality of second signal lines, a plurality of power supply lines, a plurality of unit circuits, and the plurality of first signal lines. Generating a first control signal, a second drive circuit for driving the plurality of second signal lines, and a first control signal for controlling the first drive circuit, and the second drive circuit. Each of the plurality of unit circuits is connected to the electronic element, and includes a first control terminal that includes a first control terminal. Are connected to the first transistor and turned on in response to a control signal supplied from one first signal line of the plurality of first signal lines. One of the second signal lines is electrically connected to the first transistor. A second transistor to be connected; and a capacitor element that holds a charge amount according to a current signal supplied from the one second signal line and determines a conduction state of the first transistor, At least some of the first drive circuit, the second drive circuit, and the signal generation circuit are configured by an IC chip.

本発明の第5の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の単位回路と、前記複数の第1の信号線を駆動する第1の駆動回路と、前記複数の第2の信号線を駆動する第2の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、前記第1のトランジスタに接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、を含み、前記第1の制御用端子の電圧が、前記第2のトランジスタを通過するデータ電流により設定され、前記第2の駆動回路は半導体集積回路装置によって構成されていることを特徴とする。   A fifth electronic device according to the present invention includes a plurality of first signal lines, a plurality of second signal lines, a plurality of unit circuits, and a first drive circuit that drives the plurality of first signal lines. And a second drive circuit that drives the plurality of second signal lines, each of the plurality of unit circuits being connected to the electronic element and the electronic element, and having a first control terminal A first transistor provided and connected to the first transistor and turned on in response to a control signal supplied from one first signal line of the plurality of first signal lines; A second transistor that electrically connects one second signal line of the plurality of second signal lines and the first transistor, and the voltage of the first control terminal is , Set by a data current passing through the second transistor, Driving circuit is characterized in that it is constituted by a semiconductor integrated circuit device.

本発明の第6の電子装置は、複数の第1の信号線と、複数の第2の信号線と、複数の電源線と、複数の単位回路と、前記複数の第1の信号線を駆動する第1の駆動回路と、前記複数の第2の信号線を駆動する第2の駆動回路と、前記第1の駆動回路を制御する第1の制御信号を生成し、前記第2の駆動回路を制御する第2の制御信号を生成する信号生成回路と、前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続された第1のトランジスタと、前記第1のトランジスタと接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、前記第1の駆動回路、前記第2の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はプログラマブルなICチップにより構成されていることを特徴とする。   A sixth electronic device of the present invention drives a plurality of first signal lines, a plurality of second signal lines, a plurality of power supply lines, a plurality of unit circuits, and the plurality of first signal lines. Generating a first control signal, a second drive circuit for driving the plurality of second signal lines, and a first control signal for controlling the first drive circuit, and the second drive circuit. A signal generation circuit that generates a second control signal for controlling the power supply line, and a power supply line control circuit that generates a control signal for controlling the plurality of power supply lines, each of the plurality of unit circuits including an electronic element, The first transistor connected to the electronic element and the first transistor are connected to the first transistor and according to a control signal supplied from one first signal line among the plurality of first signal lines. By turning on, one second signal out of the plurality of second signal lines. A second transistor that electrically connects a line to the first transistor, and a charge amount corresponding to a current signal supplied from the one second signal line, and the conduction of the first transistor And at least a part of the first drive circuit, the second drive circuit, the signal generation circuit, and the power line control circuit is configured by a programmable IC chip. It is characterized by that.

上記の電子装置において、少なくとも前記第2のトランジスタがオン状態である期間は、前記電子素子は非順バイアス又は逆バイアス状態とされていることが好ましい。   In the above electronic device, it is preferable that the electronic element is in a non-forward bias or reverse bias state during at least a period in which the second transistor is on.

上記の電子装置において、前記データ電流は前記第2のトランジスタを第1の期間に通過し、前記第1の期間は前記電子素子は非順バイアス状態又は逆バイアス状態であることが好ましい。   In the above electronic device, it is preferable that the data current passes through the second transistor during a first period, and the electronic element is in a non-forward bias state or a reverse bias state during the first period.

上記の電子装置において、前記第1のトランジスタ及び前記第2のトランジスタを含む第1の電流経路に電流が流れる期間は、前記電子素子は非順バイアス状態又は逆バイアス状態であり、前記第1のトランジスタ及び前記電子素子を含む第2の電流経路に電流が流れる期間は、前記電子素子は順バイアス状態にあることが好ましい。   In the electronic device, the electronic element is in a non-forward bias state or a reverse bias state during a period in which a current flows through a first current path including the first transistor and the second transistor. It is preferable that the electronic element is in a forward bias state during a period in which a current flows through the second current path including the transistor and the electronic element.

上記の電子装置において、前記複数の単位回路の各々は、さらに前記第1のトランジスタの第1の端子と前記第1の制御用端子との電気的接続を制御する第3のトランジスタを有してもよい。   In the above electronic device, each of the plurality of unit circuits further includes a third transistor that controls electrical connection between the first terminal of the first transistor and the first control terminal. Also good.

上記の電子装置において、前記複数の単位回路の各々に含まれるトランジスタは、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタのみであってもよい。   In the above electronic device, the transistors included in each of the plurality of unit circuits may be only the first transistor, the second transistor, and the third transistor.

上記電子装置において、前記第1のトランジスタの導通状態は、前記電子素子に供給される電流の電流レベルに対応するようすることが好ましい。   In the electronic device, it is preferable that a conduction state of the first transistor corresponds to a current level of a current supplied to the electronic element.

上記の電子装置において、さらに複数の電源線を含んでおり、前記複数の電源線は前記複数の第2の信号線に交差するようにしてもよい。   The electronic device may further include a plurality of power supply lines, and the plurality of power supply lines may intersect the plurality of second signal lines.

上記の電子装置において、前記電子素子は電気光学素子であり、前記複数の第1の信号線は複数の走査線であり、前記複数の第2の信号線は複数のデータ線であってもよい。   In the electronic device, the electronic element may be an electro-optical element, the plurality of first signal lines may be a plurality of scanning lines, and the plurality of second signal lines may be a plurality of data lines. .

本発明における電子回路は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子とを備え、前記第3の端子が前記第1の端子に接続された第2のトランジスタと、第5の端子と第6の端子とを備え、前記第5の端子が前記第1の端子に接続された電子素子と、前記第1の端子と前記第1の制御用端子との電気的接続を制御する第3のトランジスタと、を含む単位回路を複数有し、前記第6の端子は複数の電位に設定可能であるか、または、所定電位に電気的に接続可能であるとともに前記所定電位から電気的に切断されることが可能となっている。   An electronic circuit according to the present invention includes a first transistor having a first terminal, a second terminal, and a first control terminal, a third terminal, and a fourth terminal, and the third terminal A second transistor having a terminal connected to the first terminal; a fifth terminal; and a sixth terminal; and an electronic element having the fifth terminal connected to the first terminal; Is there a plurality of unit circuits including a first transistor and a third transistor that controls electrical connection between the first control terminal and the sixth terminal can be set to a plurality of potentials? Alternatively, it can be electrically connected to a predetermined potential and can be electrically disconnected from the predetermined potential.

これによれば、単位回路を構成するトランジスタの数を従来のものと比べて削減させることできる。   According to this, the number of transistors constituting the unit circuit can be reduced as compared with the conventional one.

本発明における電子回路は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子とを備え、前記第3の端子が前記第1の端子に接続された第2のトランジスタと、第5の端子と第6の端子とを備え、前記第5の端子が前記第1の端子に接続された電子素子と、前記第1の端子と前記第1の制御用端子との電気的接続を制御する第3のトランジスタと、を含む単位回路を複数有し、前記第6の端子は電位制御線に接続され、前記電位制御線を複数の電位に設定する、あるいは、前記電位制御線と所定電位との電気的接続及び電気的切断を制御する制御回路を備えている。
これによれば、単位回路を構成するトランジスタの数を従来のものと比べて削減させることできる。
An electronic circuit according to the present invention includes a first transistor having a first terminal, a second terminal, and a first control terminal, a third terminal, and a fourth terminal, and the third terminal A second transistor having a terminal connected to the first terminal; a fifth terminal; and a sixth terminal; and an electronic element having the fifth terminal connected to the first terminal; A plurality of unit circuits including a first transistor and a third transistor for controlling electrical connection between the first control terminal and the sixth terminal connected to a potential control line; A control circuit is provided that sets the control line to a plurality of potentials, or controls electrical connection and disconnection between the potential control line and a predetermined potential.
According to this, the number of transistors constituting the unit circuit can be reduced as compared with the conventional one.

この電子回路において、前記単位回路の各々に含まれるトランジスタは、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタのみであることが好ましい。   In this electronic circuit, it is preferable that the transistors included in each of the unit circuits are only the first transistor, the second transistor, and the third transistor.

これによれば、単位回路を構成するトランジスタの数を従来のものと比べて使用するトランジスタを1つ削減させることできる。   According to this, the number of transistors used in the unit circuit can be reduced by one compared to the conventional one.

この電子回路において、前記第1の制御用端子には容量素子が接続されていてもよい。   In this electronic circuit, a capacitor element may be connected to the first control terminal.

これによれば、電子素子に流れる電流レベルを容量素子に蓄積された電荷量に応じて制御することができる。   According to this, the level of the current flowing through the electronic element can be controlled according to the amount of charge accumulated in the capacitive element.

この電子回路において、前記制御回路は、第9の端子と第10の端子とを備えた第4のトランジスタであり、前記第9の端子は前記電位制御線を介して前記第6の端子に接続されるとともに、前記第10の端子は前記複数の電位、または、前記所定電位を供給する供給線に接続されていてもよい。   In this electronic circuit, the control circuit is a fourth transistor having a ninth terminal and a tenth terminal, and the ninth terminal is connected to the sixth terminal via the potential control line. In addition, the tenth terminal may be connected to a supply line that supplies the plurality of potentials or the predetermined potential.

これによれば、制御回路を容易に構成することができる。   According to this, the control circuit can be easily configured.

この電子回路において、前記電子素子は電流駆動素子であってもよい。   In this electronic circuit, the electronic element may be a current driving element.

これによれば、電流駆動素子を備えた単位回路を構成するトランジスタの数を削減することができる。   According to this, the number of transistors constituting the unit circuit including the current driving element can be reduced.

本発明の電子回路は、電子素子と、第1の端子と第2の端子と制御用端子とを備え、前記第1の端子が前記電子素子の一端に接続され、前記電子素子に供給する電流レベルを導通状態によって制御する第1のトランジスタと、前記第1のトランジスタに接続された第2のトランジスタと、前記電子素子の他端に接続された制御回路であって、前記第1のトランジスタ及び前記第2のトランジスタを含む第1の電流経路に電流が流れる期間は前記電子素子に流れないようにし、前記第2のトランジスタがオフされた状態において、前記第1のトランジスタ及び前記電子素子を含む第2の電流経路に電流を流すように制御する制御回路とを含む。   The electronic circuit of the present invention includes an electronic element, a first terminal, a second terminal, and a control terminal, and the first terminal is connected to one end of the electronic element and supplied to the electronic element. A first transistor for controlling a level according to a conductive state; a second transistor connected to the first transistor; and a control circuit connected to the other end of the electronic element, the first transistor and During the period when the current flows through the first current path including the second transistor, the electronic element is prevented from flowing, and includes the first transistor and the electronic element when the second transistor is turned off. And a control circuit for controlling the current to flow in the second current path.

これによれば、単位回路を構成するトランジスタの数を削減することができる。   According to this, the number of transistors constituting the unit circuit can be reduced.

この電子回路において、前記制御用端子に接続され、前記第1の電流経路に流れる電流の電流レベルに応じた電荷量を保持する容量素子をさらに含んでもよい。   The electronic circuit may further include a capacitive element that is connected to the control terminal and holds a charge amount according to a current level of a current flowing through the first current path.

これによれば、単位回路を構成するトランジスタの数を削減することができる。   According to this, the number of transistors constituting the unit circuit can be reduced.

本発明の電子回路の駆動方法は、電子素子と、第1の端子と第2の端子と制御用端子とを備え、前記第1の端子が前記電子素子に接続された第1のトランジスタと、前記制御用端子に接続された容量素子と、前記第1の端子に接続された第2のトランジスタとを含む電子回路の駆動方法であって、前記電子素子の他端の電位を同電子素子に電流が流れないような電位に設定するとともに、少なくとも前記第1のトランジスタ及び前記第2のトランジスタを含む第1の電流経路に電流を供給して、前記第1の電流経路を通過する電流の電流レベルに応じた電荷量を前記容量素子に蓄積するステップと、前記電子素子の他端の電位を同電子素子に電流が流れるような電位に設定するとともに、前記電子素子に前記電荷量に応じた電流レベルの電流を供給するステップとを含む。   The electronic circuit driving method of the present invention includes an electronic element, a first transistor having a first terminal, a second terminal, and a control terminal, the first transistor having the first terminal connected to the electronic element, A driving method of an electronic circuit including a capacitive element connected to the control terminal and a second transistor connected to the first terminal, wherein a potential at the other end of the electronic element is applied to the electronic element. A current that is set to a potential at which no current flows, supplies current to a first current path including at least the first transistor and the second transistor, and passes through the first current path. A step of accumulating a charge amount according to a level in the capacitive element, and setting a potential at the other end of the electronic element to a potential at which a current flows through the electronic element, and in accordance with the charge amount of the electronic element. Current level current And supplying.

これによれば、単位回路を構成するトランジスタの数を削減することができる電子回路を駆動させることができる。   According to this, it is possible to drive an electronic circuit that can reduce the number of transistors constituting the unit circuit.

本発明に係る他の電子装置は、複数の第1の信号線と、複数の第2の線と、複数の単位回路と、を備えた電子装置であって、前記複数の単位回路の各々は、第1の電極と第2の電極とを備え、前記第1の電極と前記第2の電極の間に流れる電流の電流レベルに応じて駆動する電子素子と、前記第1の電極に接続され、前記電流レベルを導通状態によって制御する第1のトランジスタと、前記第1のトランジスタと接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、前記第1の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子とを含み、少なくとも前記第2のトランジスタがオン状態である期間は、前記第2の電極の電位は前記電子素子に電流が流れないように設定されるか、あるいは、前記第2の電極は電源電位から電気的に切り離される。   Another electronic device according to the present invention is an electronic device including a plurality of first signal lines, a plurality of second lines, and a plurality of unit circuits, each of the plurality of unit circuits being An electronic element that includes a first electrode and a second electrode, and that is driven according to a current level of a current flowing between the first electrode and the second electrode, and is connected to the first electrode. A first transistor that controls the current level according to a conduction state; and a control signal that is connected to the first transistor and that is supplied from one first signal line of the plurality of first signal lines. In response, the second transistor electrically connecting one second signal line of the plurality of second signal lines and the first transistor, and the first signal Holds the amount of charge according to the current signal supplied from the wire, and A capacitor element that determines a conduction state of the first transistor, and at least during a period in which the second transistor is in an on state, the potential of the second electrode is set so that no current flows through the electronic element. Alternatively, the second electrode is electrically disconnected from the power supply potential.

これによれば、従来のものと比較して使用するトランジスタの数を削減した単位回路を複数備えた電子装置を提供することができる。   According to this, it is possible to provide an electronic device including a plurality of unit circuits in which the number of transistors used is reduced as compared with the conventional one.

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、複数の電源線と、を含む電気光学装置であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを備え、前記第2の端子が前記複数の電源線のうちの1つの電源線に接続された第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記第1の端子に接続され、前記第4の端子が前記複数のデータ線のうちの1つデータ線に接続され、前記第2の制御用端子が前記複数の走査線のうち1つ走査線に接続された第2のトランジスタと、第5の端子と第6の端子とを備え、前記第5の端子が前記第1の端子に接続された電気光学素子と、第7の端子と第8の端子とを備え、前記第7の端子が前記第1の制御用端子に接続された容量素子と、前記第1の端子と前記第1の制御用端子との電気的接続を制御する第3のトランジスタと、前記第6の端子と共に前記複数の単位回路の他の単位回路の前記第6の端子と接続された電位制御線と、前記電位制御線を複数の電位に設定する、あるいは、前記電位制御線と所定電位との電気的接続及び電気的切断を制御する制御回路とを備えた。   The electro-optical device of the present invention is an electro-optical device including a plurality of scanning lines, a plurality of data lines, a plurality of unit circuits, and a plurality of power supply lines, and each of the plurality of unit circuits includes: A first transistor including a first terminal, a second terminal, and a first control terminal, wherein the second terminal is connected to one power supply line of the plurality of power supply lines; , A fourth terminal, and a second control terminal, the third terminal is connected to the first terminal, and the fourth terminal is one of the plurality of data lines. A second transistor connected to a line, wherein the second control terminal is connected to one of the plurality of scanning lines, a fifth terminal, and a sixth terminal; An electro-optic element connected to the first terminal, a seventh terminal and an eighth terminal, and the seventh terminal A capacitive element connected to the first control terminal, a third transistor for controlling electrical connection between the first terminal and the first control terminal, and the plurality of the transistors together with the sixth terminal A potential control line connected to the sixth terminal of another unit circuit of the unit circuit; and setting the potential control line to a plurality of potentials; or electrically connecting the potential control line and a predetermined potential; And a control circuit for controlling electrical disconnection.

これによれば、従来のものと比較して使用するトランジスタの数を削減した単位回路を複数備えた電気光学装置を提供することができる。このことによって、画素回路の開口率を向上させることができるので、電気光学装置の消費電力を小さくすることができるとともに、電気光学素子に供給する電流を小さくすることができるので、電気光学素子の寿命を長くすることができる。   According to this, it is possible to provide an electro-optical device including a plurality of unit circuits in which the number of transistors used is reduced as compared with the conventional one. As a result, the aperture ratio of the pixel circuit can be improved, so that the power consumption of the electro-optical device can be reduced and the current supplied to the electro-optical element can be reduced. The lifetime can be extended.

この電気光学装置において、前記単位回路の各々に含まれるトランジスタは、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタのみであることが好ましい。   In this electro-optical device, it is preferable that the transistors included in each of the unit circuits are only the first transistor, the second transistor, and the third transistor.

これによれば、従来のものと比較して使用するトランジスタの数を1つ削減した単位回路を複数備えた電気光学装置を提供することができる。   According to this, it is possible to provide an electro-optical device including a plurality of unit circuits in which the number of transistors used is reduced by one as compared with the conventional one.

この電気光学装置において、前記制御回路は、第9の端子と第10の端子とを備えた第4のトランジスタであり、前記第9の端子は前記電位制御線を介して前記第6の端子に接続されるとともに、前記第10の端子は前記複数の電位、または、前記所定電位を供給する供給線に接続されていてもよい。   In this electro-optical device, the control circuit is a fourth transistor having a ninth terminal and a tenth terminal, and the ninth terminal is connected to the sixth terminal via the potential control line. In addition to being connected, the tenth terminal may be connected to a plurality of potentials or a supply line for supplying the predetermined potential.

これによれば、制御回路を容易に構成することができる。   According to this, the control circuit can be easily configured.

この電気光学装置において、前記電気光学素子は発光層が有機材料で構成されたEL素子であってもよい。   In this electro-optical device, the electro-optical element may be an EL element having a light emitting layer made of an organic material.

これによれば、有機EL素子を備えた電気光学装置を構成する単位回路のトランジスタの数を削減することできる。   According to this, the number of transistors of the unit circuit constituting the electro-optical device including the organic EL element can be reduced.

この電気光学装置において、前記複数の走査線のうち一つの走査線に沿って、同色の電気光学素子が配置されるようにしてもよい。   In this electro-optical device, electro-optical elements of the same color may be arranged along one scanning line among the plurality of scanning lines.

これによれば、従来のものと比べて使用するトランジスタが少ないフルカラー表示が可能な電気光学装置を提供することができる。   According to this, it is possible to provide an electro-optical device capable of full color display with fewer transistors used than the conventional one.

本発明の電気光学装置の駆動方法は、複数のデータ線と、複数の走査線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、第1の電極と第2の電極との間の電位差に応じて光学機能を発現する電気光学素子と、第1の端子と第2の端子と第1の制御用端子とを備え、前記第1の端子が前記第1の電極に接続された第1のトランジスタと、前記第1の制御用端子に接続された容量素子と、第3の端子と第4の端子と第2の制御用端子とを備え、前記第3の端子が前記第1の端子に接続され、前記第4の端子が前記複数のデータ線のうちの1つデータ線に接続され、前記第2の制御用端子が前記複数の走査線のうち1つ走査線に接続された第2のトランジスタと、を備えている電気光学装置の駆動方法であって、前記第2の電極の電位は、前記電気光学素子が光学機能を発現しない電位に設定するとともに、前記第2の制御用端子に前記複数の走査線のうちの一つの走査線を介して走査信号を供給して前記第2のトランジスタをオン状態にして、前記一つのデータ線から前記第2のトランジスタを介して前記第1のトランジスタに電流として供給されるデータ信号を供給し、前記データ信号に応じた電荷量を前記容量素子に蓄積する第1のステップと、前記走査線を介して前記第2の制御用端子に走査信号を供給して前記第2のトランジスタをオフ状態にするとともに、前記第2の電極の電位を前記電気光学素子が光学機能を発現する電位に設定して、前記容量素子に蓄積された前記電荷量に応じて設定された前記第1のトランジスタの導通状態に応じた電圧レベルの電圧または電流レベルの電流を前記第1の電極を介して前記電気光学素子に供給する第2のステップとを含む。   The driving method of the electro-optical device according to the present invention includes a plurality of data lines, a plurality of scanning lines, and a plurality of unit circuits, and each of the plurality of unit circuits includes a first electrode and a second electrode. An electro-optical element that exhibits an optical function in accordance with a potential difference between the first terminal, a second terminal, and a first control terminal, wherein the first terminal serves as the first electrode. A first transistor connected to the capacitor; a capacitor connected to the first control terminal; a third terminal; a fourth terminal; and a second control terminal. The first terminal is connected, the fourth terminal is connected to one data line of the plurality of data lines, and the second control terminal is one scanning line of the plurality of scanning lines. And a second transistor connected to the electro-optical device, the method comprising: Is set to a potential at which the electro-optic element does not exhibit an optical function, and a scanning signal is supplied to the second control terminal via one scanning line of the plurality of scanning lines. The transistor is turned on, a data signal supplied as a current is supplied from the one data line to the first transistor through the second transistor, and a charge amount corresponding to the data signal is supplied to the capacitor A first step of accumulating in the element; supplying a scanning signal to the second control terminal via the scanning line to turn off the second transistor; and setting the potential of the second electrode to A voltage at a voltage level corresponding to the conduction state of the first transistor, which is set according to the amount of charge stored in the capacitive element, set to a potential at which the electro-optical element exhibits an optical function Other and a second step of supplying a current level of current to the electro-optical element via the first electrode.

これによれば、単位回路を構成するトランジスタの数を削減することができる電気光学装置を駆動させることができる。   According to this, it is possible to drive the electro-optical device that can reduce the number of transistors constituting the unit circuit.

この電気光学装置の駆動方法において、前記複数の単位回路の各々は、前記第1の端子と前記第1の制御用端子との電気的接続及び電気的切断を制御する第3のトランジスタをさらに含み、前記第1のステップを行っている期間の少なくとも一部の期間において、前記第1の端子と前記第1の制御用端子とを前記第3のトランジスタをオン状態にすることにより電気的に接続し、前記第2のステップを行っている期間の少なくとも一部の期間において、前記第1の端子と前記第1の制御用端子とを前記第3のトランジスタをオフ状態とすることにより電気的に切り離すようにしてもよい。   In the driving method of the electro-optical device, each of the plurality of unit circuits further includes a third transistor that controls electrical connection and electrical disconnection between the first terminal and the first control terminal. Electrically connecting the first terminal and the first control terminal by turning on the third transistor in at least a part of the period in which the first step is performed. Then, in at least a part of the period during which the second step is performed, the first terminal and the first control terminal are electrically turned off by turning off the third transistor. It may be separated.

これによれば、第1のステップにて、容量素子にデータ信号に相対した電荷量を保持させるとともに、第2のステップにて、前記容量素子に保持された電荷量に応じた電流を電気光学素子に供給することができる。   According to this, in the first step, the capacitance element holds the charge amount relative to the data signal, and in the second step, the current corresponding to the charge amount held in the capacitance element is electro-optically generated. The element can be supplied.

この電気光学装置の駆動方法において、前記電気光学素子は、有機EL素子であってもよい。   In the driving method of the electro-optical device, the electro-optical element may be an organic EL element.

これによれば、使用するトランジスタの数を従来ものと比べて削減した単位回路を備えた電気光学装置において、その単位回路に設けられた電気光学素子が有機EL素子である電気光学装置を駆動させることができる。   According to this, in an electro-optical device having a unit circuit in which the number of transistors used is reduced as compared with the conventional one, the electro-optical device provided in the unit circuit drives an electro-optical device that is an organic EL element. be able to.

本発明の電子機器は、上記の電子回路を実装した。   The electronic device of the present invention is mounted with the above electronic circuit.

これによれば、外部から供給されるデータ信号に応じた電流を電子素子に供給する単位回路を備えた電子回路において、その単位回路を構成するトランジスタを従来のものと比べて1個削減した電子回路を備えた電子機器を提供することができる。   According to this, in an electronic circuit including a unit circuit that supplies a current corresponding to a data signal supplied from the outside to the electronic element, the number of transistors constituting the unit circuit is reduced by one compared to the conventional one. An electronic device including a circuit can be provided.

本発明の電子機器は、上記の電気光学装置を実装した。   The electronic apparatus of the present invention is mounted with the above electro-optical device.

これによれば、外部から供給されるデータ信号に応じた電流を電子素子に供給する単位回路を備えた電気光学装置において、その単位回路を構成するトランジスタを従来のものと比べて1個削減した電気光学装置を備えた電子機器を提供することができる。このことにより、電子回路に対するトランジスタの占有面積を低減させることができるので、開口率の高い電気光学装置を実現することができる。従って、電子機器の消費電力をより低くすることができるとともに、電子機器の歩留まりを向上させることができる。   According to this, in the electro-optical device provided with the unit circuit that supplies the current corresponding to the data signal supplied from the outside to the electronic element, the number of transistors constituting the unit circuit is reduced by one compared to the conventional one. An electronic apparatus including the electro-optical device can be provided. As a result, the area occupied by the transistor with respect to the electronic circuit can be reduced, so that an electro-optical device with a high aperture ratio can be realized. Therefore, the power consumption of the electronic device can be further reduced, and the yield of the electronic device can be improved.

[第1実施形態]
以下、本発明を具体化した第1実施形態を図1〜4に従って説明する。
[First embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.

図1は、電気光学装置としての有機ELディスプレイの回路構成を示すブロック回路図である。図2は、電子回路としての表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。図3は画素回路の回路図である。図4は、画素回路の駆動方法を説明するためのタイミングチャートである。   FIG. 1 is a block circuit diagram showing a circuit configuration of an organic EL display as an electro-optical device. FIG. 2 is a block circuit diagram showing an internal configuration of a display panel unit and a data line driving circuit as electronic circuits. FIG. 3 is a circuit diagram of the pixel circuit. FIG. 4 is a timing chart for explaining a driving method of the pixel circuit.

有機ELディスプレイ10は、信号生成回路11、表示パネル部12、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15を備えている。有機ELディスプレイ10の信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15が、各々1チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路11、走査線駆動回路13、データ線駆動回路14及び電源線制御回路15の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。   The organic EL display 10 includes a signal generation circuit 11, a display panel unit 12, a scanning line driving circuit 13, a data line driving circuit 14, and a power line control circuit 15. The signal generation circuit 11, the scanning line driving circuit 13, the data line driving circuit 14, and the power supply line control circuit 15 of the organic EL display 10 may be configured by independent electronic components. For example, each of the signal generation circuit 11, the scanning line driving circuit 13, the data line driving circuit 14, and the power supply line control circuit 15 may be configured by a one-chip semiconductor integrated circuit device. In addition, all or part of the signal generation circuit 11, the scanning line driving circuit 13, the data line driving circuit 14, and the power line control circuit 15 is configured by a programmable IC chip, and the function is software by a program written in the IC chip. May be realized.

信号生成回路11は、図示しない外部装置からの画像データに基づいて表示パネル部12に画像を表示させるための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路11は、走査制御信号を走査線駆動回路13に出力するとともに、データ制御信号をデータ線駆動回路14に出力する。又、信号生成回路11は、電源線制御回路15に対してタイミング制御信号を出力する。   The signal generation circuit 11 creates a scanning control signal and a data control signal for displaying an image on the display panel unit 12 based on image data from an external device (not shown). Then, the signal generation circuit 11 outputs a scanning control signal to the scanning line driving circuit 13 and outputs a data control signal to the data line driving circuit 14. In addition, the signal generation circuit 11 outputs a timing control signal to the power supply line control circuit 15.

表示パネル部12は、図2に示すように、列方向に沿って延設されたM本のデータ線Xm(m=1〜M;mは整数)と、行方向に沿って延設されたN本の走査線Yn(n=1〜N;nは整数)との交差部に対応する位置に配置された複数の単位回路としての画素回路20を有している。つまり、各画素回路20は、その列方向に沿って延設されたデータ線Xmと、行方向に沿って延設された走査線Ynとの間にそれぞれ接続されることによりマトリクス状に配設されている。又、各画素回路20は、走査線Ynに平行して延設された電源線VLd及び電位制御線Loに接続されている。   As shown in FIG. 2, the display panel unit 12 is extended along the row direction with M data lines Xm (m = 1 to M; m is an integer) extending along the column direction. It has a pixel circuit 20 as a plurality of unit circuits arranged at a position corresponding to an intersection with N scanning lines Yn (n = 1 to N; n is an integer). In other words, each pixel circuit 20 is arranged in a matrix by being connected between a data line Xm extending along the column direction and a scanning line Yn extending along the row direction. Has been. Each pixel circuit 20 is connected to a power supply line VLd and a potential control line Lo extending in parallel with the scanning line Yn.

電源線VLdは表示パネル部12の右端側に配設された画素回路20の列方向に沿って延設された第1の電圧供給線Laに接続されている。第1の電圧供給線Laは駆動電圧Vddを供給する図示しない電源部に接続されている。従って、各画素回路20は、第1の電圧供給線La及び電源線VLdを介して駆動電圧Vddが供給されるようになっている。   The power supply line VLd is connected to a first voltage supply line La extending along the column direction of the pixel circuit 20 disposed on the right end side of the display panel unit 12. The first voltage supply line La is connected to a power supply unit (not shown) that supplies the drive voltage Vdd. Accordingly, each pixel circuit 20 is supplied with the drive voltage Vdd via the first voltage supply line La and the power supply line VLd.

電位制御線Loは制御回路TSに接続されている。制御回路TSは、表示パネル部12の右端側に配設された画素回路20の列方向に沿って延設された第2の電圧供給線Lbに接続されている。第2の電圧供給線Lbは陰極電圧Voを供給する図示しない前記電源部に接続されている。また、制御回路TSは、電源線制御線Fを介して制御回路TSを制御するための後記する電源線制御信号SCnを供給する電源線制御回路15に接続されている。駆動電圧Vddは陰極電圧Voより大きくなるように予め設定されている。   The potential control line Lo is connected to the control circuit TS. The control circuit TS is connected to a second voltage supply line Lb extending along the column direction of the pixel circuit 20 disposed on the right end side of the display panel unit 12. The second voltage supply line Lb is connected to the power supply unit (not shown) that supplies the cathode voltage Vo. The control circuit TS is connected to a power supply line control circuit 15 that supplies a power supply line control signal SCn to be described later for controlling the control circuit TS via the power supply line control line F. The drive voltage Vdd is set in advance so as to be larger than the cathode voltage Vo.

画素回路20は、図2に示すように、発光層が有機材料で構成された有機EL素子21を有する。尚、各画素回路20内に配置形成される後記するトランジスタは、通常はTFT(薄膜トランジスタ)で構成されている。   As shown in FIG. 2, the pixel circuit 20 includes an organic EL element 21 whose light emitting layer is made of an organic material. Note that a transistor, which will be described later, arranged and formed in each pixel circuit 20 is usually composed of a TFT (Thin Film Transistor).

走査線駆動回路13は、信号生成回路11から出力される走査制御信号に基づいて、表示パネル部12に配設されたN本の走査線Ynのうち、1本の走査線を選択し、その選択された走査線に走査信号SY1,SY2,・・・,SYnを出力する。   The scanning line driving circuit 13 selects one scanning line from among the N scanning lines Yn provided in the display panel unit 12 based on the scanning control signal output from the signal generation circuit 11, and Scan signals SY1, SY2,..., SYn are output to the selected scan line.

データ線駆動回路14は、図2に示すように、複数の単一ラインドライバ23を備えている。各単一ラインドライバ23は、それぞれ表示パネル部12に配設された対応するデータ線Xmと接続されている。データ線駆動回路14は、信号生成回路11から出力される前記データ制御信号に基づいて、データ電流Idata1、Idata2、・・・、IdataMをそれぞれ生成する。そして、データ線駆動回路14は、その生成されたデータ電流Idata1、Idata2、・・・、IdataMをデータ線Xmを介して各画素回路20に出力する。そして、画素回路20は、それぞれデータ電流Idata1、Idata2、・・・、IdataMに応じて同画素回路20の内部状態が設定されると、このデータ電流Idata1、Idata2、・・・、IdataMの電流レベルに応じて有機EL素子21に供給する駆動電流Ielを制御するようになっている。   As shown in FIG. 2, the data line driving circuit 14 includes a plurality of single line drivers 23. Each single line driver 23 is connected to a corresponding data line Xm disposed in the display panel unit 12. The data line driving circuit 14 generates data currents Idata1, Idata2,..., IdataM based on the data control signal output from the signal generation circuit 11, respectively. The data line driving circuit 14 outputs the generated data currents Idata1, Idata2,..., IdataM to each pixel circuit 20 via the data line Xm. When the internal state of the pixel circuit 20 is set according to the data currents Idata1, Idata2,..., IdataM, the current levels of the data currents Idata1, Idata2,. Accordingly, the drive current Iel supplied to the organic EL element 21 is controlled.

電源線制御回路15は、上述のように、制御回路TSと電源線制御線Fを介して接続されている。電源線制御回路15は、信号生成回路11から出力されるタイミング制御信号に基づいて、電位制御線Loと第1の電圧供給線Laとの電気的接続の状態(オン状態)または電気的切断の状態(オフ状態)を決定する電源線制御信号SCnを生成する。また、電源線制御回路15は、信号生成回路11から出力されるタイミング制御信号に基づいて、電位制御線Loと第2の電圧供給線Lbとの電気的接続の状態(オン状態)または電気的切断の状態(オフ状態)を決定する電源線制御信号SCnを生成する。   As described above, the power supply line control circuit 15 is connected to the control circuit TS via the power supply line control line F. Based on the timing control signal output from the signal generation circuit 11, the power supply line control circuit 15 is in an electrically connected state (ON state) or electrically disconnected between the potential control line Lo and the first voltage supply line La. A power supply line control signal SCn for determining the state (off state) is generated. Further, the power supply line control circuit 15 is based on the timing control signal output from the signal generation circuit 11, and is in an electrical connection state (ON state) or electrical connection between the potential control line Lo and the second voltage supply line Lb. A power supply line control signal SCn for determining the disconnection state (off state) is generated.

詳しくは、電源線制御信号SCnは、電位制御線Loと第1の電圧供給線Laとが電気的接続の状態(オン状態)のとき、電位制御線Loと第2の電圧供給線Lbとを電気的切断の状態(オフ状態)にし、電位制御線Loと第1の電圧供給線Laとが電気的切断の状態(オフ状態)のとき、電位制御線Loと第2の電圧供給線Lbとを電気的接続の状態(オン状態)にする信号である。   Specifically, the power supply line control signal SCn is transmitted between the potential control line Lo and the second voltage supply line Lb when the potential control line Lo and the first voltage supply line La are electrically connected (on state). When the electrical control state is switched off (off state) and the potential control line Lo and the first voltage supply line La are in electrical disconnection state (off state), the potential control line Lo and the second voltage supply line Lb Is a signal for making the electrical connection state (ON state).

そして、制御回路TSは、電源線制御信号SCnに応じて、電位制御線Loを介して画素回路20に駆動電圧Vddまたは陰極電圧Voを供給するようになっている。   The control circuit TS supplies the drive voltage Vdd or the cathode voltage Vo to the pixel circuit 20 via the potential control line Lo in accordance with the power supply line control signal SCn.

このように構成された有機ELディスプレイ10の画素回路20について図3に従って以下に説明する。尚、説明の便宜上、走査線Ynとデータ線Xmとの間に配設された画素回路20について説明する。   The pixel circuit 20 of the organic EL display 10 thus configured will be described below with reference to FIG. For convenience of explanation, the pixel circuit 20 disposed between the scanning line Yn and the data line Xm will be described.

図3に示すように、画素回路20は、3個のトランジスタと1つの容量素子と有機EL素子21とから構成されている。詳述すると、画素回路20は、駆動用トランジスタQd、第1のスイッチング用トランジスタQs1、第2のスイッチング用トランジスタQs2及び保持用キャパシタCoを備えている。駆動用トランジスタQdの導電型はp型(pチャネル)である。又、第1及び第2のスイッチング用トランジスタQs1,Qs2の導電型は、それぞれ、n型(nチャネル)である。   As shown in FIG. 3, the pixel circuit 20 includes three transistors, one capacitor element, and an organic EL element 21. More specifically, the pixel circuit 20 includes a driving transistor Qd, a first switching transistor Qs1, a second switching transistor Qs2, and a holding capacitor Co. The conductivity type of the driving transistor Qd is p-type (p-channel). The conductivity types of the first and second switching transistors Qs1 and Qs2 are n-type (n-channel), respectively.

駆動用トランジスタQdは、そのソースが電源線VLdに接続されている。駆動用トランジスタQdのドレインは、第1のスイッチング用トランジスタQs1のソースと、有機EL素子21の第1の電極E1とにそれぞれ接続されている。   The source of the driving transistor Qd is connected to the power supply line VLd. The drain of the driving transistor Qd is connected to the source of the first switching transistor Qs1 and the first electrode E1 of the organic EL element 21.

また、駆動用トランジスタQdのゲートとドレインとの間には第2のスイッチング用トランジスタQs2が接続されている。駆動用トランジスタQdのゲートには、保持用キャパシタCoの第1電極D1が接続されている。保持用キャパシタCoの第2電極D2は電源線VLdに接続されている。   A second switching transistor Qs2 is connected between the gate and drain of the driving transistor Qd. The first electrode D1 of the holding capacitor Co is connected to the gate of the driving transistor Qd. The second electrode D2 of the holding capacitor Co is connected to the power supply line VLd.

第1のスイッチング用トランジスタQs1は、そのドレインがデータ線Xmに接続されている。第1のスイッチング用トランジスタQs1のゲートは第2のスイッチング用トランジスタQs2のゲートともに走査線Yn接続されている。有機EL素子21の第2の電極E2は、電位制御線Loに接続されている。   The drain of the first switching transistor Qs1 is connected to the data line Xm. The gate of the first switching transistor Qs1 is connected to the scanning line Yn together with the gate of the second switching transistor Qs2. The second electrode E2 of the organic EL element 21 is connected to the potential control line Lo.

このように構成された画素回路20に接続された電位制御線Loには、制御回路TSが接続されている。制御回路TSは、表示パネル部12にマトリクス状に配設された画素回路20のうち、最も右側の列方向に沿って配設された画素回路20と、第1及び第2の電圧供給線La,Lbとの間に配置形成されている。   A control circuit TS is connected to the potential control line Lo connected to the pixel circuit 20 configured as described above. The control circuit TS includes a pixel circuit 20 arranged along the rightmost column direction among the pixel circuits 20 arranged in a matrix on the display panel unit 12, and the first and second voltage supply lines La. , Lb.

制御回路TSは、陰極電圧用トランジスタQoと駆動電圧用トランジスタQDDDとから構成されている。陰極電圧用トランジスタQoは、その導電型がn型(nチャネル)であって、駆動電圧用トランジスタQDDは、その導電型がp型(pチャネル)である。   The control circuit TS includes a cathode voltage transistor Qo and a drive voltage transistor QDDD. The cathode voltage transistor Qo has an n-type conductivity (n-channel), and the drive voltage transistor QDD has a p-type conductivity (p-channel).

そして、陰極電圧用トランジスタQoは、そのソースが駆動電圧用トランジスタQDDのドレインに接続されるとともに、電位制御線Loに接続されている。陰極電圧用トランジスタQoのドレインは陰極電圧Voを供給する第2の電圧供給線Lbに接続されている。駆動電圧用トランジスタQDDのソースは駆動電圧Vddを供給する第1の電圧供給線Laに接続されている。また、陰極電圧用トランジスタQo及び駆動電圧用トランジスタQDDの各ゲートは互いに接続されるとともに電源線制御線Fに接続されている。そして、陰極電圧用トランジスタQo及び駆動電圧用トランジスタQDDの各ゲートには電源線制御回路15にて生成される電源線制御信号SCnが供給されるようになっている。   The source of the cathode voltage transistor Qo is connected to the drain of the drive voltage transistor QDD and to the potential control line Lo. The drain of the cathode voltage transistor Qo is connected to a second voltage supply line Lb that supplies the cathode voltage Vo. The source of the drive voltage transistor QDD is connected to a first voltage supply line La that supplies the drive voltage Vdd. The gates of the cathode voltage transistor Qo and the drive voltage transistor QDD are connected to each other and to the power supply line control line F. The gates of the cathode voltage transistor Qo and the drive voltage transistor QDD are supplied with a power line control signal SCn generated by the power line control circuit 15.

つまり、制御回路TSは、表示パネル部12の行方向に配設された画素回路20に対して共有されるようになっている。   That is, the control circuit TS is shared by the pixel circuits 20 arranged in the row direction of the display panel unit 12.

尚、特許請求の範囲に記載された第1のトランジスタ、第2のトランジスタ及び第3のトランジスタは、例えば、この実施形態においては、駆動用トランジスタQd、第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2にそれぞれ対応している。また、特許請求の範囲に記載された第1の端子及び第2の端子は、例えば、この実施形態においては、駆動用トランジスタQdのドレイン及び駆動用トランジスタQdのソースにそれぞれ対応している。更に、特許請求の範囲に記載された第1のトランジスタの第1の制御用端子又は制御用端子は、例えば、この実施形態においては、駆動用トランジスタQdのゲートに対応している。   Note that the first transistor, the second transistor, and the third transistor described in the claims are, for example, the driving transistor Qd, the first switching transistor Qs1, and the second transistor in this embodiment. Each corresponds to the switching transistor Qs2. Also, the first terminal and the second terminal described in the claims correspond to, for example, the drain of the driving transistor Qd and the source of the driving transistor Qd in this embodiment, respectively. Furthermore, the first control terminal or the control terminal of the first transistor described in the claims corresponds to, for example, the gate of the driving transistor Qd in this embodiment.

特許請求の範囲に記載された第3の端子、第4の端子及び第2の制御用端子は、例えば、この実施形態においては、第1のスイッチング用トランジスタQs1のドレイン、第1のスイッチング用トランジスタQs1のソース及び第1のスイッチング用トランジスタQs1のゲートにそれぞれ対応している。また、特許請求の範囲に記載された第5の端子及び第6の端子は、例えば、この実施形態においては、有機EL素子21の第1の電極E1及び第2の電極E2にそれぞれ対応している。更に、特許請求の範囲に記載された第4のトランジスタは、例えば、この実施形態においては、陰極電圧用トランジスタQoあるいは駆動電圧用トランジスタQDDに対応している。   The third terminal, the fourth terminal, and the second control terminal described in the claims are, for example, in this embodiment, the drain of the first switching transistor Qs1, the first switching transistor, This corresponds to the source of Qs1 and the gate of the first switching transistor Qs1. Further, the fifth terminal and the sixth terminal described in the claims correspond to, for example, the first electrode E1 and the second electrode E2 of the organic EL element 21 in this embodiment, respectively. Yes. Furthermore, the fourth transistor described in the claims corresponds to, for example, the cathode voltage transistor Qo or the drive voltage transistor QDD in this embodiment.

このように構成された有機ELディスプレイ10において、電源線制御信号SCnに応じて駆動電圧用トランジスタQDDが電気的接続の状態(オン状態)となると、電位制御線Loを介して有機EL素子21の第2の電極E2に駆動電圧Vddが供給されて、有機EL素子21の第2の電極E2がH状態となる。
この第2の電極E2に供給される駆動電圧Vddが、有機EL素子21の光学機能を発現させない電位として作用する。
In the organic EL display 10 configured as described above, when the drive voltage transistor QDD is in an electrically connected state (ON state) in accordance with the power supply line control signal SCn, the organic EL element 21 is connected via the potential control line Lo. The drive voltage Vdd is supplied to the second electrode E2, and the second electrode E2 of the organic EL element 21 is in the H state.
The drive voltage Vdd supplied to the second electrode E2 acts as a potential that does not manifest the optical function of the organic EL element 21.

このとき、有機EL素子21の第1の電極E1には駆動電圧Vddが供給されているので、有機EL素子21には電流が流れない状態となる。従って、有機EL素子21は発光しない。   At this time, since the drive voltage Vdd is supplied to the first electrode E1 of the organic EL element 21, no current flows through the organic EL element 21. Therefore, the organic EL element 21 does not emit light.

また、電源線制御信号SCnに応じて陰極電圧用トランジスタQoが電気的接続の状態(オン状態)となると、電位制御線Loを介して有機EL素子21の第2の電極E2に陰極電圧が供給される。陰極電圧Voは駆動電圧Vddより小さくなるように設定されているので、有機EL素子には順方向バイアスが供給されることとなる。その結果、有機EL素子21には、駆動用トランジスタQdにて生成された駆動電流Ielが供給されることとなる。そして、有機EL素子21はその輝度が駆動電流Ielの電流レベルに応じて決定されることとなる。   Further, when the cathode voltage transistor Qo is in an electrically connected state (ON state) according to the power line control signal SCn, the cathode voltage is supplied to the second electrode E2 of the organic EL element 21 through the potential control line Lo. Is done. Since the cathode voltage Vo is set to be smaller than the drive voltage Vdd, a forward bias is supplied to the organic EL element. As a result, the drive current Iel generated by the drive transistor Qd is supplied to the organic EL element 21. The luminance of the organic EL element 21 is determined according to the current level of the drive current Iel.

次に、上述のように構成された有機ELディスプレイ10の画素回路20の駆動方法について図4に従って説明する。図4において、駆動周期Tcは、有機EL素子21の輝度が1回ずつ更新される周期を意味しており、所謂、フレーム周期と同じものである。T1はデータ書き込み期間であって、T2は発光期間である。駆動周期Tcは、データ書き込み期間T1と発光期間T2とから構成されている。   Next, a driving method of the pixel circuit 20 of the organic EL display 10 configured as described above will be described with reference to FIG. In FIG. 4, the drive cycle Tc means a cycle in which the luminance of the organic EL element 21 is updated once, and is the same as a so-called frame cycle. T1 is a data writing period, and T2 is a light emission period. The driving cycle Tc is composed of a data writing period T1 and a light emission period T2.

まず、画素回路20において、走査線駆動回路13から走査線Ynを介して第1及び第2のスイッチング用トランジスタQs1,Qs2をデータ書き込み期間T1にてそれぞれオン状態にする走査信号SYnが供給される。このとき、電源線制御回路15からは、電源線制御線Fを介して陰極電圧用トランジスタQoのゲートに陰極電圧用トランジスタQoをオフ状態にする電源線制御信号SCnが供給される。   First, in the pixel circuit 20, the scanning signal SYn for turning on the first and second switching transistors Qs1 and Qs2 in the data writing period T1 is supplied from the scanning line driving circuit 13 through the scanning line Yn. . At this time, the power supply line control circuit 15 supplies the power supply line control signal SCn for turning off the cathode voltage transistor Qo to the gate of the cathode voltage transistor Qo via the power supply line control line F.

すると、第1及び第2のスイッチング用トランジスタQs1,Qs2がオン状態になる。この結果、データ電流IdataMが第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2を経由して保持用キャパシタCoに供給される。その結果、保持用キャパシタCoにはデータ電流IdataMの電流レベルに応じた電荷量に対応した電圧Voが保持されることとなる。このとき、駆動用トランジスタQdは、飽和領域にて動作するように予め設定されているので、駆動用トランジスタQdの閾値電圧、移動度といった特性ばらつきが補償される。   Then, the first and second switching transistors Qs1 and Qs2 are turned on. As a result, the data current IdataM is supplied to the holding capacitor Co via the first switching transistor Qs1 and the second switching transistor Qs2. As a result, the voltage Vo corresponding to the amount of charge corresponding to the current level of the data current IdataM is held in the holding capacitor Co. At this time, since the driving transistor Qd is set in advance to operate in the saturation region, characteristic variations such as the threshold voltage and mobility of the driving transistor Qd are compensated.

また、このとき、電源線制御回路15から駆動電圧用トランジスタQDDをオン状態にする電源線制御信号SCnが制御回路TSに供給されることで、駆動電圧用トランジスタQDDがオン状態になる。その結果、有機EL素子21の第2の電極E2には駆動電圧Vddが供給されている。   At this time, the power supply line control signal SCn for turning on the drive voltage transistor QDD from the power supply line control circuit 15 is supplied to the control circuit TS, so that the drive voltage transistor QDD is turned on. As a result, the drive voltage Vdd is supplied to the second electrode E2 of the organic EL element 21.

従って、有機EL素子21の第2の電極E2は、図4に示すように、駆動電圧Vddとなっているので、有機EL素子21は非順バイアス状態あるいは逆バイアス状態となる。このため、有機EL素子21は発光しない。   Therefore, as shown in FIG. 4, the second electrode E2 of the organic EL element 21 is at the drive voltage Vdd, so that the organic EL element 21 is in a non-forward bias state or a reverse bias state. For this reason, the organic EL element 21 does not emit light.

続いて、データ書き込み期間T1の終了後、発光期間T2において、走査線駆動回路13から走査線Ynを介して第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2をそれぞれオフ状態にする走査信号SYnが供給される。すると、第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2がそれぞれオフ状態になる。   Subsequently, after the end of the data writing period T1, in the light emission period T2, scanning for turning off the first switching transistor Qs1 and the second switching transistor Qs2 from the scanning line driving circuit 13 via the scanning line Yn. A signal SYn is supplied. Then, the first switching transistor Qs1 and the second switching transistor Qs2 are turned off.

また、このとき、電源線制御回路15から陰極電圧用トランジスタQoをオン状態にする電源線制御信号SCnが制御回路TSに供給されることで、陰極電圧用トランジスタQoがオン状態になる。その結果、有機EL素子21の第2の電極E2には陰極電圧Voが供給されて、有機EL素子21の第2の電極E2がL状態となる。   At this time, the power supply line control circuit 15 supplies the power supply line control signal SCn for turning on the cathode voltage transistor Qo to the control circuit TS, so that the cathode voltage transistor Qo is turned on. As a result, the cathode voltage Vo is supplied to the second electrode E2 of the organic EL element 21, and the second electrode E2 of the organic EL element 21 is in the L state.

つまり、有機EL素子21の第2の電極E2は、図4に示すように、陰極電圧Voとなり、第2の電極E2の電位は第1の電極E1より低くなるので、有機EL素子21には順バイアスが供給された状態となる。   That is, as shown in FIG. 4, the second electrode E2 of the organic EL element 21 has a cathode voltage Vo, and the potential of the second electrode E2 is lower than that of the first electrode E1. The forward bias is supplied.

その結果、データ書き込み期間T1にて保持用キャパシタCoに保持された電圧Voに応じた大きさの駆動電流Ielが有機EL素子21に流れる。従って、有機EL素子21は、その輝度階調がデータ電流IdataMに応じて精度良く制御されることとなる。   As a result, a drive current Iel having a magnitude corresponding to the voltage Vo held in the holding capacitor Co in the data writing period T1 flows in the organic EL element 21. Therefore, the luminance gradation of the organic EL element 21 is accurately controlled according to the data current IdataM.

上述のように、画素回路20は、その内部に形成されるトランジスタの個数を従来のものと比べて1つ削減しつつ有機EL素子21の輝度階調をデータ電流IdataMに応じて精度良く制御することができる。従って、画素回路20は、有機ELディスプレイ10の製造における歩留まりや開口率を向上させることができる。   As described above, the pixel circuit 20 controls the luminance gradation of the organic EL element 21 with high accuracy according to the data current IdataM while reducing the number of transistors formed therein by one compared to the conventional one. be able to. Therefore, the pixel circuit 20 can improve the yield and the aperture ratio in manufacturing the organic EL display 10.

上述の実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。   According to the electronic circuit and the electro-optical device of the above-described embodiment, the following characteristics can be obtained.

(1)本実施形態では、駆動用トランジスタQd、第1のスイッチング用トランジスタQs1、第2のスイッチング用トランジスタQs2、保持用キャパシタCo及び有機EL素子21で画素回路20を構成した。
有機EL素子21の第2の電極E2と電位制御線Loを介して接続され、第2の電極E2の電位を駆動電圧Vddまたは陰極電圧Voに設定する制御回路TSを複数の画素回路20に対して共通に設けた。
(1) In the present embodiment, the pixel circuit 20 is configured by the driving transistor Qd, the first switching transistor Qs1, the second switching transistor Qs2, the holding capacitor Co, and the organic EL element 21.
A control circuit TS that is connected to the second electrode E2 of the organic EL element 21 via the potential control line Lo and sets the potential of the second electrode E2 to the drive voltage Vdd or the cathode voltage Vo is connected to the plurality of pixel circuits 20. Provided in common.

これにより、画素回路20は、駆動用トランジスタQdの閾値電圧や移動度等のばらつきを補償しつつ、その内部に形成されるトランジスタの個数を従来の画素回路と比べて1つ少なくすることができる。その結果、画素回路20は、有機EL素子21の輝度階調を精度良く制御することができることに加えてトランジスタの製造における歩留まりや開口率を向上させることができる有機ELディスプレイ10を提供することができる。
[第2実施形態]
次に、本発明を具体化した第2実施形態を図5に従って説明する。尚、本実施形態において、上述の第1実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
Accordingly, the pixel circuit 20 can reduce the number of transistors formed therein by one as compared with the conventional pixel circuit while compensating for variations in threshold voltage, mobility, and the like of the driving transistor Qd. . As a result, the pixel circuit 20 can provide the organic EL display 10 capable of controlling the luminance gradation of the organic EL element 21 with high accuracy and improving the yield and aperture ratio in the manufacture of the transistor. it can.
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIG. In the present embodiment, the same constituent members as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図5は、有機ELディスプレイ10の表示パネル部12a及びデータ線駆動回路14の内部構成を示すブロック回路図である。本実施形態において、表示パネル部12aは、赤色の光を放射する有機EL素子21を有した赤用画素回路20Rと、緑色の光を放射する有機EL素子21を有した緑用画素回路20Gと、青色の光を放射する有機EL素子21を有した青用画素回路20Bとで構成される。各赤、緑及び青用画素回路20R,20G,20Bの回路構成は、それぞれ、第1実施形態で説明した画素回路20の回路構成と等しい。   FIG. 5 is a block circuit diagram showing an internal configuration of the display panel unit 12a and the data line driving circuit 14 of the organic EL display 10. As shown in FIG. In the present embodiment, the display panel unit 12a includes a red pixel circuit 20R having an organic EL element 21 that emits red light, and a green pixel circuit 20G having an organic EL element 21 that emits green light. And a blue pixel circuit 20B having an organic EL element 21 that emits blue light. The circuit configurations of the red, green, and blue pixel circuits 20R, 20G, and 20B are the same as the circuit configuration of the pixel circuit 20 described in the first embodiment.

詳述すると、表示パネル部12aは、同色の画素回路20R,20G,20Bが走査線Ynの延設方向に沿って配置されている。又、赤用画素回路20Rを構成する駆動用トランジスタQd及び保持用キャパシタCoは、それぞれ、電源線VLdを介して対応する赤用駆動電圧VddRを供給する赤用の第1の電圧供給線LaRに接続されている。また、緑用画素回路20Gを構成する駆動用トランジスタQd及び保持用キャパシタCoは、それぞれ、電源線VLdを介して対応する緑用駆動電圧VddGを供給する緑用の第1の電圧供給線LaGに接続されている。また、青用画素回路20Bを構成する駆動用トランジスタQd及び保持用キャパシタCoは、それぞれ、電源線VLdを介して対応する青用駆動電圧VddBを供給する青用の第1の電圧供給線LaBに接続されている。   More specifically, in the display panel unit 12a, pixel circuits 20R, 20G, and 20B of the same color are arranged along the extending direction of the scanning line Yn. The driving transistor Qd and the holding capacitor Co constituting the red pixel circuit 20R are respectively connected to the red first voltage supply line LaR for supplying the corresponding red driving voltage VddR through the power supply line VLd. It is connected. Further, the driving transistor Qd and the holding capacitor Co constituting the green pixel circuit 20G are respectively connected to the first green voltage supply line LaG for supplying the corresponding green driving voltage VddG via the power supply line VLd. It is connected. Further, the driving transistor Qd and the holding capacitor Co constituting the blue pixel circuit 20B are respectively connected to the blue first voltage supply line LaB that supplies the corresponding blue driving voltage VddB through the power supply line VLd. It is connected.

尚、赤、緑及び青用駆動電圧VddR,VddG,VddBはそれぞれ、赤色の画素回路20Rを構成する駆動用トランジスタQdの駆動電圧、緑色の画素回路20Gを構成する駆動用トランジスタQdの駆動電圧及び青色の画素回路20Bを構成する駆動用トランジスタQdの駆動電圧である。   The red, green, and blue drive voltages VddR, VddG, and VddB are respectively the drive voltage of the drive transistor Qd that forms the red pixel circuit 20R, the drive voltage of the drive transistor Qd that forms the green pixel circuit 20G, and This is the drive voltage of the drive transistor Qd constituting the blue pixel circuit 20B.

次に、上述のように構成された有機ELディスプレイ10の画素回路20R,20G,20Bの駆動方法について説明する。   Next, a method for driving the pixel circuits 20R, 20G, and 20B of the organic EL display 10 configured as described above will be described.

まず、走査線駆動回路13から第1の走査線Y1を介して赤用画素回路20Rの第1及び第2のスイッチング用トランジスタQs1,Qs2をそれぞれオン状態にする第1の走査信号SY1が供給される。また、電源線制御回路15から電位制御線Loを介して駆動電圧用トランジスタQDDをオン状態にする電源線制御信号SCnが供給される。   First, the first scanning signal SY1 for turning on the first and second switching transistors Qs1 and Qs2 of the red pixel circuit 20R is supplied from the scanning line driving circuit 13 via the first scanning line Y1. The A power supply line control signal SCn for turning on the drive voltage transistor QDD is supplied from the power supply line control circuit 15 through the potential control line Lo.

この結果、第1の走査線Y1の延設方向に配置された赤用画素回路20R内の、第1の走査線Y1が接続された第1及び第2のスイッチング用トランジスタQs1,Qs2がそれぞれオン状態となるとともに赤用有機EL素子21の第2の電極E2の電位は駆動電圧Vddとなる。   As a result, in the red pixel circuit 20R arranged in the extending direction of the first scanning line Y1, the first and second switching transistors Qs1, Qs2 connected to the first scanning line Y1 are turned on, respectively. At the same time, the potential of the second electrode E2 of the red organic EL element 21 becomes the drive voltage Vdd.

この状態で、データ線Xmからデータ電流Idataが第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2を介して保持用キャパシタCoに供給される。その結果、保持用キャパシタCoにはデータ電流IdataMの電流レベルに応じた電荷量に対応した電圧Voが保持されることとなる。   In this state, the data current Idata is supplied from the data line Xm to the holding capacitor Co through the first switching transistor Qs1 and the second switching transistor Qs2. As a result, the voltage Vo corresponding to the amount of charge corresponding to the current level of the data current IdataM is held in the holding capacitor Co.

続いて、走査線駆動回路13から第1の走査線Y1を介して赤用画素回路20Rの第1及び第2のスイッチング用トランジスタQs1,Qs2をそれぞれオフ状態にする第1の走査信号SY1が供給される。また、電源線制御回路15から電位制御線Loを介して陰極電圧用トランジスタQoをオン状態にする電源線制御信号SCnが供給される。   Subsequently, the first scanning signal SY1 for turning off the first and second switching transistors Qs1 and Qs2 of the red pixel circuit 20R is supplied from the scanning line driving circuit 13 via the first scanning line Y1. Is done. A power supply line control signal SCn for turning on the cathode voltage transistor Qo is supplied from the power supply line control circuit 15 through the potential control line Lo.

この結果、赤用画素回路20R内の、第1の走査線Y1が接続された第1及び第2のスイッチング用トランジスタQs1,Qs2がそれぞれオフ状態となるとともに赤用有機EL素子21の第2の電極E2の電位は陰極電圧Voとなる。従って、赤用有機EL素子21には順方向バイアスが供給されることとなるため、赤用有機EL素子21には駆動電流Ielが供給され、赤用有機EL素子21の発光が開始する。   As a result, the first and second switching transistors Qs1 and Qs2 connected to the first scanning line Y1 in the red pixel circuit 20R are turned off and the second organic EL element 21 for red is turned off. The potential of the electrode E2 becomes the cathode voltage Vo. Accordingly, since a forward bias is supplied to the red organic EL element 21, the drive current Iel is supplied to the red organic EL element 21, and light emission of the red organic EL element 21 starts.

続いて、走査線駆動回路13から第2の走査線Y2を介して緑用画素回路20Gの第1及び第2のスイッチング用トランジスタQs1,Qs2をそれぞれオン状態にする第1の走査信号SY1が供給される。また、電源線制御回路15から電位制御線Loを介して駆動電圧用トランジスタQDDをオン状態にする電源線制御信号SCnが供給される。   Subsequently, the first scanning signal SY1 for turning on the first and second switching transistors Qs1 and Qs2 of the green pixel circuit 20G is supplied from the scanning line driving circuit 13 via the second scanning line Y2. Is done. A power supply line control signal SCn for turning on the drive voltage transistor QDD is supplied from the power supply line control circuit 15 through the potential control line Lo.

この結果、第2の走査線Y2の延設方向に配置された緑用画素回路20G内の、第2の走査線Y2が接続された第1及び第2のスイッチング用トランジスタQs1,Qs2がそれぞれオン状態となるとともに緑用有機EL素子21の第2の電極E2の電位は駆動電圧Vddとなる。この状態で、データ線Xmからデータ電流Idataが第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2を介して保持用キャパシタCoに供給される。その結果、保持用キャパシタCoにはデータ電流IdataMの電流レベルに応じた電荷量に対応した電圧Voが保持されることとなる。   As a result, in the green pixel circuit 20G arranged in the extending direction of the second scanning line Y2, the first and second switching transistors Qs1, Qs2 connected to the second scanning line Y2 are turned on. At the same time, the potential of the second electrode E2 of the green organic EL element 21 becomes the drive voltage Vdd. In this state, the data current Idata is supplied from the data line Xm to the holding capacitor Co through the first switching transistor Qs1 and the second switching transistor Qs2. As a result, the voltage Vo corresponding to the amount of charge corresponding to the current level of the data current IdataM is held in the holding capacitor Co.

続いて、走査線駆動回路13から第2の走査線Y2を介して緑用画素回路20Gの第1及び第2のスイッチング用トランジスタQs1,Qs2をそれぞれオフ状態にする第2の走査信号SY2が供給される。また、電源線制御回路15から電位制御線Loを介して駆動電圧用トランジスタQDDをオン状態にする電源線制御信号SCnが供給される。   Subsequently, the second scanning signal SY2 for turning off the first and second switching transistors Qs1 and Qs2 of the green pixel circuit 20G is supplied from the scanning line driving circuit 13 via the second scanning line Y2. Is done. A power supply line control signal SCn for turning on the drive voltage transistor QDD is supplied from the power supply line control circuit 15 through the potential control line Lo.

この結果、緑用画素回路20G内の、第2の走査線Y2が接続された第1及び第2のスイッチング用トランジスタQs1,Qs2がそれぞれオフ状態となるとともに緑用有機EL素子21の第2の電極E2の電位は陰極電圧Voとなる。従って、緑用有機EL素子21には順バイアスが供給されることとなるため、緑用有機EL素子21には駆動電流Ielが供給され、緑用有機EL素子21の発光が開始する。   As a result, the first and second switching transistors Qs1 and Qs2 connected to the second scanning line Y2 in the green pixel circuit 20G are turned off and the second organic EL element 21 in the green state is turned off. The potential of the electrode E2 becomes the cathode voltage Vo. Therefore, since the forward bias is supplied to the green organic EL element 21, the drive current Iel is supplied to the green organic EL element 21, and the green organic EL element 21 starts to emit light.

更に、走査線駆動回路13から第3の走査線Y3を介して青用画素回路20Bの第1及び第2のスイッチング用トランジスタQs1,Qs2をそれぞれオン状態にする第3の走査信号SY3が供給される。また、電源線制御回路15から電位制御線Loを介して陰極電圧用トランジスタQoをオン状態にする電源線制御信号SCnが供給される。   Further, a third scanning signal SY3 for turning on the first and second switching transistors Qs1 and Qs2 of the blue pixel circuit 20B is supplied from the scanning line driving circuit 13 via the third scanning line Y3. The A power supply line control signal SCn for turning on the cathode voltage transistor Qo is supplied from the power supply line control circuit 15 through the potential control line Lo.

この結果、第3の走査線Y3の延設方向に配置された青用画素回路20B内の、第3の走査線Y3が接続された第1及び第2のスイッチング用トランジスタQs1,Qs2がそれぞれオン状態となるとともに青用有機EL素子21の第2の電極E2の電位は駆動電圧Vddとなる。この状態で、データ線Xmからデータ電流Idataが第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2を介して保持用キャパシタCoに供給される。その結果、保持用キャパシタCoにはデータ電流IdataMの電流レベルに応じた電荷量に対応した電圧Voが保持されることとなる。   As a result, in the blue pixel circuit 20B arranged in the extending direction of the third scanning line Y3, the first and second switching transistors Qs1, Qs2 connected to the third scanning line Y3 are turned on, respectively. At the same time, the potential of the second electrode E2 of the blue organic EL element 21 becomes the drive voltage Vdd. In this state, the data current Idata is supplied from the data line Xm to the holding capacitor Co through the first switching transistor Qs1 and the second switching transistor Qs2. As a result, the voltage Vo corresponding to the amount of charge corresponding to the current level of the data current IdataM is held in the holding capacitor Co.

続いて、走査線駆動回路13から第3の走査線Y3を介して青用画素回路20Bの第1及び第2のスイッチング用トランジスタQs1,Qs2をそれぞれオフ状態にする第3の走査信号が供給される。また、電源線制御回路15から電位制御線Loを介して駆動電圧用トランジスタQDDをオン状態にする電源線制御信号SCnが供給される。   Subsequently, a third scanning signal for turning off the first and second switching transistors Qs1 and Qs2 of the blue pixel circuit 20B is supplied from the scanning line driving circuit 13 via the third scanning line Y3. The A power supply line control signal SCn for turning on the drive voltage transistor QDD is supplied from the power supply line control circuit 15 through the potential control line Lo.

この結果、青用画素回路20G内の、第3の走査線Y3が接続された第1及び第2のスイッチング用トランジスタQs1,Qs2がそれぞれオフ状態となるとともに青用有機EL素子21の第2の電極E2の電位は陰極電圧Voとなる。従って、青用有機EL素子21には順方向バイアスが供給されることとなるため、青用有機EL素子21には駆動電流Ielが供給され、青用有機EL素子21の発光が開始する。   As a result, the first and second switching transistors Qs1 and Qs2 connected to the third scanning line Y3 in the blue pixel circuit 20G are turned off and the second organic EL element 21 for blue is turned off. The potential of the electrode E2 becomes the cathode voltage Vo. Therefore, since the forward bias is supplied to the blue organic EL element 21, the drive current Iel is supplied to the blue organic EL element 21, and the blue organic EL element 21 starts to emit light.

従って、有機ELディスプレイ10においても前記第1実施形態と同様な効果を得ることができる。
[第3実施形態]
次に、第1及び第2実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図6に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
Therefore, the organic EL display 10 can achieve the same effects as those of the first embodiment.
[Third embodiment]
Next, application of the electronic apparatus of the organic EL display 10 as the electro-optical device described in the first and second embodiments will be described with reference to FIG. The organic EL display 10 can be applied to various electronic devices such as a mobile personal computer, a mobile phone, and a digital camera.

図6は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図6において、パーソナルコンピュータ70は、キーボード71を備えた本体部72と、有機ELディスプレイ10を用いた表示ユニット73とを備えている。
この場合においても、有機ELディスプレイ10を用いた表示ユニット73は前記第1実施形態と同様な効果を発揮する。この結果、有機EL素子21の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ELディスプレイ10を備えたモバイル型パーソナルコンピュータ70を提供することができる。
FIG. 6 is a perspective view showing the configuration of the mobile personal computer. In FIG. 6, a personal computer 70 includes a main body 72 having a keyboard 71 and a display unit 73 using the organic EL display 10.
Even in this case, the display unit 73 using the organic EL display 10 exhibits the same effect as the first embodiment. As a result, it is possible to provide the mobile personal computer 70 including the organic EL display 10 that can control the luminance gradation of the organic EL element 21 with high accuracy and improve the yield and the aperture ratio.

尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。   In addition, embodiment of invention is not limited to the said embodiment, You may implement as follows.

○上記実施形態では、有機EL素子21がその光学機能を発現しないようにするために、有機EL素子21の第2の電極E2に供給する電位は、駆動電圧Vddであったが、これに限定されるものではなく、有機EL素子21がその光学機能を発現しない電位であればよい。また、第2の電極E2をフローティングとしてもよい。   In the above embodiment, the potential supplied to the second electrode E2 of the organic EL element 21 is the drive voltage Vdd so that the organic EL element 21 does not exhibit its optical function. The organic EL element 21 may be any potential that does not exhibit its optical function. Further, the second electrode E2 may be floating.

○上記実施形態では、1本の第1の電圧供給線Laに対して複数の電源線VLdと複数の電位制御線Loとを接続した。これを、第1の電圧供給線Laを複数設け、複数の電源線VLdに接続する第1の電圧供給線Laと複数の電位制御線Loに接続する第1の電圧供給線Laと分けて使用する。このようにすることによって、保持用キャパシタCoの第2電極D2の電位が電源線制御信号SCnに伴う変動が軽減され、上記実施形態の効果に加えて有機EL素子21の輝度を安定して制御することができる。   In the above embodiment, a plurality of power supply lines VLd and a plurality of potential control lines Lo are connected to one first voltage supply line La. This is used by providing a plurality of first voltage supply lines La and separating the first voltage supply line La connected to the plurality of power supply lines VLd and the first voltage supply line La connected to the plurality of potential control lines Lo. To do. By doing so, the fluctuation of the potential of the second electrode D2 of the holding capacitor Co due to the power line control signal SCn is reduced, and the luminance of the organic EL element 21 is stably controlled in addition to the effect of the above embodiment. can do.

○上記実施形態では、1つの制御回路TSを1本の走査線Ynに沿って設けられた複数の画素回路20で共有するようにした。これを、1本のデータ線Xm(あるいは、ある程度まとめた数のデータ線)に沿って設けられた複数の画素回路20で1つの制御回路TSを共有するようにしてもよい。このとき、制御回路TSを構成する駆動電圧用トランジスタQDDをオン状態とした状態で、データ線Xmに沿って設けられた画素回路20にデータ電流Idataを供給し、その後、制御回路TSを構成する陰極電圧用トランジスタQoをオン状態として、その画素回路20の有機EL素子21を一斉に発光させるようにする。   In the above embodiment, one control circuit TS is shared by a plurality of pixel circuits 20 provided along one scanning line Yn. Alternatively, a single control circuit TS may be shared by a plurality of pixel circuits 20 provided along one data line Xm (or a certain number of data lines combined together). At this time, the data current Idata is supplied to the pixel circuit 20 provided along the data line Xm in a state where the drive voltage transistor QDD constituting the control circuit TS is turned on, and then the control circuit TS is configured. The cathode voltage transistors Qo are turned on so that the organic EL elements 21 of the pixel circuits 20 emit light all at once.

あるいは、制御回路TSを複数の走査線に対して設けられた複数の画素回路20で共有化してもよい。   Alternatively, the control circuit TS may be shared by a plurality of pixel circuits 20 provided for a plurality of scanning lines.

このようにすることによって、上記実施形態と同様の効果を得ることができる。   By doing in this way, the effect similar to the said embodiment can be acquired.

○上記実施形態では、駆動電圧用トランジスタQDDのソースを駆動電圧Vddを供給する第1の電圧供給線に接続した。そして、有機EL素子21の光学機能を発現させない場合は、有機EL素子21の第2の電極E2に第1の電圧供給線を介して駆動電圧Vddを供給することで有機EL素子21の第2の電極E2の電位を第1の電極E1と同じ電位にし、その結果、有機EL素子21に駆動電流Ielが流れないようにした。   In the above embodiment, the source of the driving voltage transistor QDD is connected to the first voltage supply line that supplies the driving voltage Vdd. If the optical function of the organic EL element 21 is not developed, the second voltage of the organic EL element 21 is supplied to the second electrode E2 of the organic EL element 21 by supplying the drive voltage Vdd via the first voltage supply line. The potential of the electrode E2 was set to the same potential as that of the first electrode E1, and as a result, the drive current Iel did not flow through the organic EL element 21.

これを、駆動電圧用トランジスタQDDのソースを駆動電圧Vdd以上の電圧を供給する電圧供給線に接続する。そして、有機EL素子21の光学機能を発現させないようにする場合は、有機EL素子21の第2の電極E2に電圧供給線を介して駆動電圧Vdd以上の電位を供給することで有機EL素子21の第2の電極E2の電位を第1の電極E1より高くして有機EL素子21に駆動電流Ielが流れないようにしてもよい。このようにすることで、上記実施形態と同様の効果を得ることができる。   This is connected to the source of the drive voltage transistor QDD to a voltage supply line for supplying a voltage equal to or higher than the drive voltage Vdd. In order not to develop the optical function of the organic EL element 21, the organic EL element 21 is supplied to the second electrode E2 of the organic EL element 21 by supplying a potential equal to or higher than the drive voltage Vdd via the voltage supply line. The potential of the second electrode E2 may be made higher than that of the first electrode E1 so that the drive current Iel does not flow through the organic EL element 21. By doing in this way, the effect similar to the said embodiment can be acquired.

○上記実施形態では、画素回路20の駆動用トランジスタQdの導電型をp型(pチャネル)とした。又、第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2のそれぞれの導電型をn型(nチャネル)になるように設定した。そして、駆動用トランジスタQdのドレインを有機EL素子の陽極に接続し、有機EL素子の第2の電極E2を電位制御線Loに接続した。   In the above embodiment, the conductivity type of the driving transistor Qd of the pixel circuit 20 is p-type (p-channel). In addition, the conductivity type of each of the first switching transistor Qs1 and the second switching transistor Qs2 is set to be n-type (n-channel). Then, the drain of the driving transistor Qd was connected to the anode of the organic EL element, and the second electrode E2 of the organic EL element was connected to the potential control line Lo.

これを、駆動用トランジスタQdをn型とし、第1のスイッチング用トランジスタQs1及び第2のスイッチング用トランジスタQs2のそれぞれの導電型をp型(pチャネル)になるように設定してもよい。   Alternatively, the driving transistor Qd may be n-type, and the conductivity types of the first switching transistor Qs1 and the second switching transistor Qs2 may be set to be p-type (p-channel).

このとき、上述のように配置された駆動用トランジスタQdのソースを有機EL素子の陰極に接続し、有機EL素子の陽極を有機EL素子の陰極を電位制御線Loに接続するようにしてもよい。このように画素回路20を構成することで、画素回路20をそれぞれトップエミッション方式の電気光学装置の画素回路に適用させることができる。   At this time, the source of the driving transistor Qd arranged as described above may be connected to the cathode of the organic EL element, and the anode of the organic EL element may be connected to the cathode of the organic EL element to the potential control line Lo. . By configuring the pixel circuit 20 in this way, each pixel circuit 20 can be applied to a pixel circuit of a top emission type electro-optical device.

○上記実施形態では、第1のスイッチング用トランジスタQs1のゲートを第2のスイッチング用トランジスタQs2のゲートと接続するとともに走査線Ynに接続されるようにした。これを、第1のスイッチング用トランジスタQs1のゲートと第2のスイッチング用トランジスタQs2のゲートとを独立した走査線にそれぞれ接続させるようにしてもよい。   In the above embodiment, the gate of the first switching transistor Qs1 is connected to the gate of the second switching transistor Qs2 and to the scanning line Yn. Alternatively, the gate of the first switching transistor Qs1 and the gate of the second switching transistor Qs2 may be connected to independent scanning lines.

○上記実施形態では、駆動電圧用トランジスタQDDと陰極電圧用トランジスタQoとで制御回路TSを構成した。これを、駆動電圧用トランジスタQDD及び陰極電圧用トランジスタQoの代わりに低電位と高電位との間で切換え可能なスイッチで制御回路TSを構成してもよい。   In the above embodiment, the control circuit TS is composed of the drive voltage transistor QDD and the cathode voltage transistor Qo. Instead of the driving voltage transistor QDD and the cathode voltage transistor Qo, the control circuit TS may be configured by a switch that can be switched between a low potential and a high potential.

又、駆動電圧用トランジスタQDD及び陰極電圧用トランジスタQoの駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、上記実施形態と同様の効果を得ることができる。   Further, a voltage follower circuit including a buffer circuit or a source follower circuit may be used in order to improve the drive capability of the drive voltage transistor QDD and the cathode voltage transistor Qo. By doing in this way, the effect similar to the said embodiment can be acquired.

○上記の実施形態では、データの書き込み時に電子素子である有機EL素子21に非順バイアスあるいは逆バイアスを印加したが、例えば、有機EL素子21を長寿命化するためにデータの書き込み時以外にも非順バイアスあるいは逆バイアスを印加する期間を設定することも可能である。   In the above embodiment, a non-forward bias or a reverse bias is applied to the organic EL element 21 which is an electronic element at the time of data writing. For example, in order to extend the life of the organic EL element 21, other than at the time of data writing It is also possible to set a period for applying non-forward bias or reverse bias.

○上記実施形態では、第1及び第2の電圧供給線La,Lbを表示パネル部12の右端側に設けたが、これに限定されることはなく、例えば、表示パネル部12の左端側に設けてもよい。このようにすることによって、上記実施形態と同様の効果を得ることができる。   In the above embodiment, the first and second voltage supply lines La and Lb are provided on the right end side of the display panel unit 12, but the present invention is not limited to this. For example, on the left end side of the display panel unit 12 It may be provided. By doing in this way, the effect similar to the said embodiment can be acquired.

○上記実施形態では、単位回路として画素回路20に具体化して好適な効果を得たが、有機EL素子21以外の例えばLEDやFED等の電気光学素子を駆動する単位回路に具体化してもよい。RAM等(特にMRAM)の記憶装置に具体化してもよい。   In the above-described embodiment, the pixel circuit 20 is embodied as a unit circuit, and a suitable effect is obtained. . The present invention may be embodied in a storage device such as a RAM (particularly MRAM).

○上記実施形態では、画素回路20の電流駆動素子として有機EL素子21について具体化したが、無機EL素子に具体化してもよい。つまり、無機EL素子からなる無機ELディスプレイに応用しても良い。   In the above embodiment, the organic EL element 21 is embodied as the current driving element of the pixel circuit 20, but may be embodied in an inorganic EL element. That is, you may apply to the inorganic EL display which consists of an inorganic EL element.

本発明の電気光学装置は、高開口率を必要とする表示装置に特に好適である。   The electro-optical device of the present invention is particularly suitable for a display device that requires a high aperture ratio.

本実施形態の有機ELディスプレイの回路構成を示すブロック回路図である。It is a block circuit diagram which shows the circuit structure of the organic electroluminescent display of this embodiment. 第1実施形態の表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。FIG. 3 is a block circuit diagram illustrating an internal configuration of a display panel unit and a data line driving circuit according to the first embodiment. 第1実施形態の画素回路の回路図である。FIG. 2 is a circuit diagram of a pixel circuit according to the first embodiment. 第1実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。3 is a timing chart for explaining a driving method of the pixel circuit of the first embodiment. 第2実施形態の表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。It is a block circuit diagram which shows the internal structure of the display panel part and data line drive circuit of 2nd Embodiment. 第3実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。It is a perspective view which shows the structure of the mobile type personal computer for demonstrating 3rd Embodiment.

符号の説明Explanation of symbols

Co 容量素子としての保持用キャパシタ
Qs1 第2のトランジスタとしての第1のスイッチング用トランジスタ
Qs2 第3のトランジスタとしての第2のスイッチング用トランジスタ
Qd 第1のトランジスタとしての駆動用トランジスタ
Qo 第4のトランジスタとしての陰極電圧用トランジスタ
Lo 電位制御線
TS 制御回路
Xm データ線
Yn 走査線
10 電気光学装置としての有機ELディスプレイ
20 単位回路としての画素回路
21 電子素子、電気光学素子又は電流駆動素子としての有機EL素子
70 電子機器としてのパーソナルコンピュータ
Co Holding capacitor as capacitive element Qs1 First switching transistor as second transistor Qs2 Second switching transistor as third transistor Qd Driving transistor as first transistor Qo As fourth transistor Cathode voltage transistor Lo potential control line TS control circuit Xm data line Yn scanning line 10 organic EL display as electro-optical device 20 pixel circuit as unit circuit 21 organic EL element as electronic element, electro-optical element or current driving element 70 Personal computers as electronic devices

Claims (15)

複数の第1の信号線と、
複数の第2の信号線と、
複数の単位回路と、
前記複数の第1の信号線を駆動する第1の駆動回路と、
前記複数の第2の信号線を駆動する第2の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、
前記第1のトランジスタに接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、
前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、
前記第2の駆動回路はICチップにより構成されていること、
を特徴とする電子装置。
A plurality of first signal lines;
A plurality of second signal lines;
A plurality of unit circuits;
A first drive circuit for driving the plurality of first signal lines;
A second drive circuit for driving the plurality of second signal lines,
Each of the plurality of unit circuits is
An electronic element;
A first transistor connected to the electronic element and having a first control terminal;
The plurality of second signals are connected to the first transistor and turned on in response to a control signal supplied from one first signal line among the plurality of first signal lines. A second transistor electrically connecting one second signal line of the lines and the first transistor;
A capacitance element that holds a charge amount according to a current signal supplied from the one second signal line and determines a conduction state of the first transistor;
The second drive circuit comprises an IC chip;
An electronic device characterized by the above.
複数の第1の信号線と、
複数の第2の信号線と、
複数の単位回路と、
前記複数の第1の信号線を駆動する第1の駆動回路と、
前記複数の第2の信号線を駆動する第2の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、
前記第1のトランジスタに接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、を含み、
前記第1の制御用端子の電圧が、前記第2のトランジスタを通過するデータ電流により設定され、
前記第2の駆動回路はICチップにより構成されていること、
を特徴とする電子装置。
A plurality of first signal lines;
A plurality of second signal lines;
A plurality of unit circuits;
A first drive circuit for driving the plurality of first signal lines;
A second drive circuit for driving the plurality of second signal lines,
Each of the plurality of unit circuits is
An electronic element;
A first transistor connected to the electronic element and having a first control terminal;
The plurality of second signals are connected to the first transistor and turned on in response to a control signal supplied from one first signal line among the plurality of first signal lines. A second transistor electrically connecting one second signal line of the lines and the first transistor;
A voltage of the first control terminal is set by a data current passing through the second transistor;
The second drive circuit comprises an IC chip;
An electronic device characterized by the above.
複数の第1の信号線と、
複数の第2の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第1の信号線を駆動する第1の駆動回路と、
前記複数の第2の信号線を駆動する第2の駆動回路と、
前記第1の駆動回路を制御する第1の制御信号を生成し、前記第2の駆動回路を制御する第2の制御信号を生成する信号生成回路と、
前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、
前記第1のトランジスタと接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、
前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、
前記第1の駆動回路、前記第2の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はICチップにより構成されていること、
を特徴とする電子装置。
A plurality of first signal lines;
A plurality of second signal lines;
Multiple power lines,
A plurality of unit circuits;
A first drive circuit for driving the plurality of first signal lines;
A second drive circuit for driving the plurality of second signal lines;
A signal generation circuit for generating a first control signal for controlling the first drive circuit and generating a second control signal for controlling the second drive circuit;
A power line control circuit for generating a control signal for controlling the plurality of power lines,
Each of the plurality of unit circuits is
An electronic element;
A first transistor connected to the electronic element and having a first control terminal;
The plurality of second signals are connected to the first transistor and turned on in response to a control signal supplied from one first signal line among the plurality of first signal lines. A second transistor that electrically connects one second signal line of the lines and the first transistor;
A capacitance element that holds a charge amount according to a current signal supplied from the one second signal line and determines a conduction state of the first transistor;
At least a part of the first drive circuit, the second drive circuit, the signal generation circuit, and the power line control circuit is configured by an IC chip;
An electronic device characterized by the above.
複数の第1の信号線と、
複数の第2の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第1の信号線を駆動する第1の駆動回路と、
前記複数の第2の信号線を駆動する第2の駆動回路と、
前記第1の駆動回路を制御する第1の制御信号を生成し、前記第2の駆動回路を制御する第2の制御信号を生成する信号生成回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、
前記第1のトランジスタと接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、
前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、
前記第1の駆動回路、前記第2の駆動回路及び前記信号生成回路のうち少なくとも一部はICチップにより構成されていること、
を特徴とする電子装置。
A plurality of first signal lines;
A plurality of second signal lines;
Multiple power lines,
A plurality of unit circuits;
A first drive circuit for driving the plurality of first signal lines;
A second drive circuit for driving the plurality of second signal lines;
A signal generation circuit for generating a first control signal for controlling the first drive circuit and generating a second control signal for controlling the second drive circuit;
Each of the plurality of unit circuits is
An electronic element;
A first transistor connected to the electronic element and having a first control terminal;
The plurality of second signals are connected to the first transistor and turned on in response to a control signal supplied from one first signal line among the plurality of first signal lines. A second transistor electrically connecting one second signal line of the lines and the first transistor;
A capacitance element that holds a charge amount according to a current signal supplied from the one second signal line and determines a conduction state of the first transistor;
At least a part of the first drive circuit, the second drive circuit, and the signal generation circuit is configured by an IC chip;
An electronic device characterized by the above.
複数の第1の信号線と、
複数の第2の信号線と、
複数の単位回路と、
前記複数の第1の信号線を駆動する第1の駆動回路と、
前記複数の第2の信号線を駆動する第2の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第1の制御用端子を備えた第1のトランジスタと、
前記第1のトランジスタに接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、を含み、
前記第1の制御用端子の電圧が、前記第2のトランジスタを通過するデータ電流により設定され、
前記第2の駆動回路は半導体集積回路装置によって構成されていること、
を特徴とする電子装置。
A plurality of first signal lines;
A plurality of second signal lines;
A plurality of unit circuits;
A first drive circuit for driving the plurality of first signal lines;
A second drive circuit for driving the plurality of second signal lines,
Each of the plurality of unit circuits is
An electronic element;
A first transistor connected to the electronic element and having a first control terminal;
The plurality of second signals are connected to the first transistor and turned on in response to a control signal supplied from one first signal line among the plurality of first signal lines. A second transistor electrically connecting one second signal line of the lines and the first transistor;
A voltage of the first control terminal is set by a data current passing through the second transistor;
The second driving circuit is constituted by a semiconductor integrated circuit device;
An electronic device characterized by the above.
複数の第1の信号線と、
複数の第2の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第1の信号線を駆動する第1の駆動回路と、
前記複数の第2の信号線を駆動する第2の駆動回路と、
前記第1の駆動回路を制御する第1の制御信号を生成し、前記第2の駆動回路を制御する第2の制御信号を生成する信号生成回路と、
前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続された第1のトランジスタと、
前記第1のトランジスタと接続するとともに、前記複数の第1の信号線のうち1つの第1の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第2の信号線のうち一つの第2の信号線と前記第1のトランジスタとを電気的に接続する第2のトランジスタと、
前記一つの第2の信号線から供給される電流信号に応じた電荷量を保持し、前記第1のトランジスタの導通状態を決定する容量素子と、を備え、
前記第1の駆動回路、前記第2の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はプログラマブルなICチップにより構成されていること、
を特徴とする電子装置。
A plurality of first signal lines;
A plurality of second signal lines;
Multiple power lines,
A plurality of unit circuits;
A first drive circuit for driving the plurality of first signal lines;
A second drive circuit for driving the plurality of second signal lines;
A signal generation circuit for generating a first control signal for controlling the first drive circuit and generating a second control signal for controlling the second drive circuit;
A power line control circuit for generating a control signal for controlling the plurality of power lines,
Each of the plurality of unit circuits is
An electronic element;
A first transistor connected to the electronic element;
The plurality of second signals are connected to the first transistor and turned on in response to a control signal supplied from one first signal line among the plurality of first signal lines. A second transistor electrically connecting one second signal line of the lines and the first transistor;
A capacitance element that holds a charge amount according to a current signal supplied from the one second signal line and determines a conduction state of the first transistor;
At least a part of the first drive circuit, the second drive circuit, the signal generation circuit, and the power line control circuit is configured by a programmable IC chip;
An electronic device characterized by the above.
請求項1乃至6のいずれかに記載の電子装置において、
少なくとも前記第2のトランジスタがオン状態である期間は、前記電子素子は非順バイアス又は逆バイアス状態とされていること、
を特徴とする電子装置。
The electronic device according to claim 1,
The electronic element is in a non-forward bias or reverse bias state for at least a period in which the second transistor is on;
An electronic device characterized by the above.
請求項2に記載の電子装置において、
前記データ電流は前記第2のトランジスタを第1の期間に通過し、前記第1の期間は前記電子素子は非順バイアス状態又は逆バイアス状態であること、
を特徴とする電子装置。
The electronic device according to claim 2.
The data current passes through the second transistor in a first period, and the electronic element is in a non-forward bias state or a reverse bias state in the first period;
An electronic device characterized by the above.
請求項1乃至8のいずれかに記載の電子装置において、
前記第1のトランジスタ及び前記第2のトランジスタを含む第1の電流経路に電流が流れる期間は、前記電子素子は非順バイアス状態又は逆バイアス状態であり、
前記第1のトランジスタ及び前記電子素子を含む第2の電流経路に電流が流れる期間は、前記電子素子は順バイアス状態にあること、
を特徴とする電子装置。
The electronic device according to claim 1,
During a period in which a current flows through a first current path including the first transistor and the second transistor, the electronic element is in a non-forward bias state or a reverse bias state,
The electronic element is in a forward bias state during a period in which a current flows through a second current path including the first transistor and the electronic element;
An electronic device characterized by the above.
請求項1乃至9のいずれかに記載の電子装置において、
前記複数の単位回路の各々は、さらに前記第1のトランジスタの第1の端子と前記第1の制御用端子との電気的接続を制御する第3のトランジスタを有すること、
を特徴とする電子装置。
The electronic device according to claim 1,
Each of the plurality of unit circuits further includes a third transistor that controls electrical connection between the first terminal of the first transistor and the first control terminal.
An electronic device characterized by the above.
請求項10に記載の電子装置において、
前記複数の単位回路の各々に含まれるトランジスタは、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタのみであること、
を特徴とする電子装置。
The electronic device according to claim 10.
The transistors included in each of the plurality of unit circuits are only the first transistor, the second transistor, and the third transistor.
An electronic device characterized by the above.
請求項1乃至11のいずれかに記載の電子装置において、
前記第1のトランジスタの導通状態は、前記電子素子に供給される電流の電流レベルに対応すること、
を特徴とする電子装置。
The electronic device according to any one of claims 1 to 11,
The conduction state of the first transistor corresponds to a current level of a current supplied to the electronic element;
An electronic device characterized by the above.
請求項1乃至11のいずれかに記載の電子装置において、
さらに複数の電源線を含んでおり、前記複数の電源線は前記複数の第2の信号線に交差すること、
を特徴とする電子装置。
The electronic device according to any one of claims 1 to 11,
A plurality of power supply lines, the plurality of power supply lines intersecting the plurality of second signal lines;
An electronic device characterized by the above.
請求項1乃至13のいずれかに記載の電子装置において、
前記電子素子は電気光学素子であり、
前記複数の第1の信号線は複数の走査線であり、
前記複数の第2の信号線は複数のデータ線であること、
を特徴とする電子装置。
The electronic device according to any one of claims 1 to 13,
The electronic element is an electro-optical element;
The plurality of first signal lines are a plurality of scanning lines;
The plurality of second signal lines are a plurality of data lines;
An electronic device characterized by the above.
請求項1乃至14のいずれかに記載の電子装置を含む電子機器。

An electronic apparatus comprising the electronic device according to claim 1.

JP2005318083A 2002-10-03 2005-11-01 Electronic device and electronic equipment Pending JP2006072385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005318083A JP2006072385A (en) 2002-10-03 2005-11-01 Electronic device and electronic equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002291145 2002-10-03
JP2005318083A JP2006072385A (en) 2002-10-03 2005-11-01 Electronic device and electronic equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003315593A Division JP2004145301A (en) 2002-10-03 2003-09-08 Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2006072385A true JP2006072385A (en) 2006-03-16

Family

ID=36152998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005318083A Pending JP2006072385A (en) 2002-10-03 2005-11-01 Electronic device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2006072385A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258301A (en) * 2008-04-15 2009-11-05 Eastman Kodak Co Display device
US8497826B2 (en) 2009-09-08 2013-07-30 Panasonic Corporation Display panel device and control method thereof
JP2025001044A (en) * 2018-02-20 2025-01-07 ソニーセミコンダクタソリューションズ株式会社 Display device

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315952A (en) * 1995-05-22 1996-11-29 Tohoku Electric Power Co Inc Frequency-of-operation display device of lightning insulator
JPH10197846A (en) * 1997-01-10 1998-07-31 Ricoh Co Ltd Driving method of liquid crystal panel
JP2000250012A (en) * 1999-03-02 2000-09-14 Fuji Xerox Co Ltd Device and method for controlling liquid crystal element
WO2001006484A1 (en) * 1999-07-14 2001-01-25 Sony Corporation Current drive circuit and display comprising the same, pixel circuit, and drive method
JP2001042826A (en) * 1999-07-30 2001-02-16 Pioneer Electronic Corp Active matrix type light emitting panel and display device
JP2001060076A (en) * 1999-06-17 2001-03-06 Sony Corp Image display device
JP2001142413A (en) * 1999-11-12 2001-05-25 Pioneer Electronic Corp Active matrix type display device
JP2001242834A (en) * 2000-02-29 2001-09-07 Optrex Corp Liquid crystal driving circuit
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
JP2001345177A (en) * 2000-03-06 2001-12-14 Semiconductor Energy Lab Co Ltd Thin film forming device, thin film forming method therefor and spontaneous light emitting device
JP2001345176A (en) * 2000-02-28 2001-12-14 Semiconductor Energy Lab Co Ltd Thin film forming device, thin film forming method therefor and spontaneous light emitting device
JP2002032051A (en) * 2000-07-18 2002-01-31 Sony Corp Display device, driving method thereof, and mobile terminal
JP2002507007A (en) * 1998-03-10 2002-03-05 トムソン−エルセデ Display method on a matrix display screen that is alternately scanned and controlled in a group of adjacent columns
JP2002517806A (en) * 1998-06-12 2002-06-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display
JP2002189448A (en) * 2000-10-12 2002-07-05 Seiko Epson Corp Driving circuit including organic electroluminescence element, electronic apparatus, and electro-optical device
JP2002215095A (en) * 2001-01-22 2002-07-31 Pioneer Electronic Corp Pixel driving circuit of light emitting display
JP2002221938A (en) * 2000-11-17 2002-08-09 Semiconductor Energy Lab Co Ltd Light-emitting device and its driving method
JP2002229512A (en) * 2001-02-06 2002-08-16 Tohoku Pioneer Corp Device and method for driving capacitive light emitting element
JP2002268600A (en) * 2001-03-13 2002-09-20 Ricoh Co Ltd Gradation display method, display controller, and display device
JP2003195810A (en) * 2001-12-28 2003-07-09 Casio Comput Co Ltd Driving circuit, driving device, and driving method of optical element
JP2003195808A (en) * 2001-12-25 2003-07-09 Matsushita Electric Ind Co Ltd Display device using organic EL element, driving method thereof, and portable information terminal

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315952A (en) * 1995-05-22 1996-11-29 Tohoku Electric Power Co Inc Frequency-of-operation display device of lightning insulator
JPH10197846A (en) * 1997-01-10 1998-07-31 Ricoh Co Ltd Driving method of liquid crystal panel
JP2002507007A (en) * 1998-03-10 2002-03-05 トムソン−エルセデ Display method on a matrix display screen that is alternately scanned and controlled in a group of adjacent columns
JP2002517806A (en) * 1998-06-12 2002-06-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display
JP2000250012A (en) * 1999-03-02 2000-09-14 Fuji Xerox Co Ltd Device and method for controlling liquid crystal element
JP2001060076A (en) * 1999-06-17 2001-03-06 Sony Corp Image display device
WO2001006484A1 (en) * 1999-07-14 2001-01-25 Sony Corporation Current drive circuit and display comprising the same, pixel circuit, and drive method
JP2001042826A (en) * 1999-07-30 2001-02-16 Pioneer Electronic Corp Active matrix type light emitting panel and display device
JP2001142413A (en) * 1999-11-12 2001-05-25 Pioneer Electronic Corp Active matrix type display device
JP2001345176A (en) * 2000-02-28 2001-12-14 Semiconductor Energy Lab Co Ltd Thin film forming device, thin film forming method therefor and spontaneous light emitting device
JP2001242834A (en) * 2000-02-29 2001-09-07 Optrex Corp Liquid crystal driving circuit
JP2001345177A (en) * 2000-03-06 2001-12-14 Semiconductor Energy Lab Co Ltd Thin film forming device, thin film forming method therefor and spontaneous light emitting device
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
JP2002032051A (en) * 2000-07-18 2002-01-31 Sony Corp Display device, driving method thereof, and mobile terminal
JP2002189448A (en) * 2000-10-12 2002-07-05 Seiko Epson Corp Driving circuit including organic electroluminescence element, electronic apparatus, and electro-optical device
JP2002221938A (en) * 2000-11-17 2002-08-09 Semiconductor Energy Lab Co Ltd Light-emitting device and its driving method
JP2002215095A (en) * 2001-01-22 2002-07-31 Pioneer Electronic Corp Pixel driving circuit of light emitting display
JP2002229512A (en) * 2001-02-06 2002-08-16 Tohoku Pioneer Corp Device and method for driving capacitive light emitting element
JP2002268600A (en) * 2001-03-13 2002-09-20 Ricoh Co Ltd Gradation display method, display controller, and display device
JP2003195808A (en) * 2001-12-25 2003-07-09 Matsushita Electric Ind Co Ltd Display device using organic EL element, driving method thereof, and portable information terminal
JP2003195810A (en) * 2001-12-28 2003-07-09 Casio Comput Co Ltd Driving circuit, driving device, and driving method of optical element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258301A (en) * 2008-04-15 2009-11-05 Eastman Kodak Co Display device
US8497826B2 (en) 2009-09-08 2013-07-30 Panasonic Corporation Display panel device and control method thereof
JP2025001044A (en) * 2018-02-20 2025-01-07 ソニーセミコンダクタソリューションズ株式会社 Display device

Similar Documents

Publication Publication Date Title
KR100529227B1 (en) Electronic circuit and method of driving the same, electronic apparatus, electrooptic apparatus and method of driving the same, and electronic instrument
JP4144462B2 (en) Electro-optical device and electronic apparatus
JP3772889B2 (en) Electro-optical device and driving device thereof
US7324101B2 (en) Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4019843B2 (en) Electronic circuit, electronic circuit driving method, electro-optical device, electro-optical device driving method, and electronic apparatus
US9047814B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
US20150138049A1 (en) Semiconductor device and display device utilizing the same
JPWO2013171938A1 (en) Display device
JP4039441B2 (en) Electro-optical device and electronic apparatus
JP2004145281A (en) Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2006072385A (en) Electronic device and electronic equipment
JP2004145301A (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2004145279A (en) Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2008203706A (en) Display device, display device driving method, and electronic apparatus
JP2010055116A (en) Electro-optical device, and electronic equipment
JP4458084B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106