JP2005322844A - Circuit board and semiconductor device - Google Patents
Circuit board and semiconductor device Download PDFInfo
- Publication number
- JP2005322844A JP2005322844A JP2004141311A JP2004141311A JP2005322844A JP 2005322844 A JP2005322844 A JP 2005322844A JP 2004141311 A JP2004141311 A JP 2004141311A JP 2004141311 A JP2004141311 A JP 2004141311A JP 2005322844 A JP2005322844 A JP 2005322844A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- slit holes
- semiconductor device
- component
- external pressures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H10W90/724—
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】簡易な構成で上方向又は下方向からの外圧に対して回路基板及び面実装部品間のはんだ部分の破断を回避できるようにする。
【解決手段】半導体の面実装部品3を実装するための回路基板2であって、当該回路基板2に実装される面実装部品3の角部の近傍に形成された複数のスリット孔5〜8を備えることにより、応力が集中し易い回路基板2のコーナー部分2A〜2Dに対して外圧が与えられた場合であっても、スリット孔5〜8によって回路基板2を当該スリット孔5〜8の内周側と外周側とに物理的に分離することができるので、回路基板2のコーナー部分2A〜2Dが撓んだときでも当該回路基板2における面実装部品3の角部近傍の周囲部分については撓んだり反り返る等の変形を回避し得、かくして面実装部品3及び回路基板2間のはんだ部分の破断を回避することができる。
【選択図】図10A breakage of a solder portion between a circuit board and a surface-mounted component can be avoided with an external pressure from above or below with a simple configuration.
A circuit board 2 for mounting a semiconductor surface-mounted component 3, wherein a plurality of slit holes 5 to 8 are formed in the vicinity of corners of the surface-mounted component 3 mounted on the circuit board 2. Even when the external pressure is applied to the corner portions 2A to 2D of the circuit board 2 where stress is likely to be concentrated, the circuit board 2 is placed in the slit holes 5 to 8 by the slit holes 5 to 8. Since the inner peripheral side and the outer peripheral side can be physically separated, even when the corner portions 2A to 2D of the circuit board 2 are bent, the peripheral portion in the vicinity of the corner portion of the surface mount component 3 on the circuit board 2 Can avoid deformation such as bending or warping, and thus, breakage of the solder portion between the surface mount component 3 and the circuit board 2 can be avoided.
[Selection] Figure 10
Description
本発明は、回路基板及び半導体装置に関し、例えばBGA(Ball Grid Array)等の面実装部品を回路基板に実装することにより構成した半導体装置に適用して好適なものである。 The present invention relates to a circuit board and a semiconductor device, and is suitably applied to a semiconductor device configured by mounting a surface mounting component such as a BGA (Ball Grid Array) on a circuit board.
従来、図16に示すように、半導体装置100は、回路基板2のほぼ中央エリアにBGA等の面実装部品3を実装することにより構成されている。このような半導体装置100では、近年、面実装部品3のサイズの大型化が進むと共に、回路基板2におけるはんだ付ランドの小径化が一段と進んでいる。
Conventionally, as shown in FIG. 16, the
図17(A)に示すように、半導体装置100は、回路基板2における実装面上の所定位置に面実装部品3を実装する場合、当該面実装部品3のはんだボール4と回路基板2のはんだ付ランド(図示せず)とを対向させた状態で実装するようになされている。
As shown in FIG. 17A, when the
図17(B)に示すように、半導体装置100では、例えば上方向から回路基板2における対角線上のコーナー部分の2点に対して外圧F1及びF2が与えられた場合、コーナー部分では応力が集中するために小さな外圧F1及びF2であっても、回路基板2のコーナー部分が撓むことになるのに対し、当該面実装部品3が回路基板2と同様に撓むことがないので、面実装部品3と回路基板2との間で接続されているはんだボール4のはんだ部分が破断してしまう。
As shown in FIG. 17B, in the
この破断の種類としては、はんだ部分自体が破壊されるケースや、回路基板2又は面実装部品3のはんだ付ランドごと引き剥がされるケース等多種多様である。このような破断を回避するために、面実装部品3と回路基板2との間に液状樹脂であるアンダーフィル樹脂等の樹脂封止材を用いる手法があるが、そのための組立工程を追加しなければならないといった問題もある。
There are various types of breakage, such as a case where the solder portion itself is broken and a case where the soldered land of the
一方、発熱電子デバイスの熱がプリント配線板に伝導することを遮断するため、当該プリント配線板に対してスリット状孔を形成したものがある(例えば、特許文献1参照)。
ところでかかる構成の半導体装置100においては、特許文献1のプリント配線板に示されているように、矩形状でなる発熱電子デバイスの4辺に対応させてスリット状孔を形成する点を取り入れて、回路基板2に同様のスリット状孔を形成したとしても、回路基板2における対角線上のコーナー部分の2点に対して上方向から外圧F1及びF2が与えられた場合には、やはり図17(B)に示したように回路基板2のコーナー部分が撓むものの当該面実装部品3が撓み難いので、面実装部品3と回路基板2との間で接続されているはんだ部分が破断に至るという問題があった。
By the way, in the
さらに図18(A)、(B)及び(C)に示すように、半導体装置100は回路基板2における対角線上のコーナー部分の2点に対して下方向から外圧F3及びF4が与えられた場合、回路基板2が外圧F3及びF4によって上方向へ反り返り、回路基板2と面実装部品3との間におけるはんだ部分がつぶされる結果、外圧F3及びF4が与えられなくなった際はんだ部分に破断が生じてしまうという問題があった。
Further, as shown in FIGS. 18A, 18B, and 18C, the
本発明は以上の点を考慮してなされたもので、簡易な構成で上方向又は下方向からの外圧に対してはんだ部分の破断を回避し得る回路基板及び半導体装置を提案しようとするものである。 The present invention has been made in consideration of the above points, and is intended to propose a circuit board and a semiconductor device that can avoid breakage of a solder portion with respect to external pressure from above or below with a simple configuration. is there.
かかる課題を解決するため本発明においては、半導体の面実装電子部品を実装するための回路基板であって、当該回路基板に実装される面実装電子部品の角部の近傍に形成された複数のスリット孔を備えることにより、応力が集中し易い回路基板のコーナー部分に対して外圧が与えられた場合であっても、回路基板における面実装電子部品の角部近傍部分が外圧で撓んだり反り返る等の変形を複数のスリット孔によって回避し、面実装電子部品及び回路基板間のはんだ部分の破断を回避することができる。 In order to solve such a problem, in the present invention, a circuit board for mounting a semiconductor surface-mounted electronic component, which is formed in the vicinity of a corner of the surface-mounted electronic component mounted on the circuit board. By providing the slit hole, even when external pressure is applied to the corner portion of the circuit board where stress is likely to concentrate, the portion near the corner of the surface mount electronic component on the circuit board bends or warps due to the external pressure. Such deformation can be avoided by the plurality of slit holes, and breakage of the solder portion between the surface mount electronic component and the circuit board can be avoided.
また本発明においては、半導体の面実装電子部品と、当該面実装電子部品を実装するための回路基板とによって構成される半導体装置であって、回路基板は、当該回路基板に実装される面実装電子部品の角部の近傍に形成された複数のスリット孔を備えることにより、応力が集中し易い回路基板のコーナー部分に対して外圧が与えられた場合であっても、回路基板における面実装電子部品の角部近傍部分が外圧で撓んだり反り返る等の変形を複数のスリット孔によって回避し、面実装電子部品及び回路基板間のはんだ部分の破断を回避することができる。 According to the present invention, there is also provided a semiconductor device including a semiconductor surface-mounted electronic component and a circuit board for mounting the surface-mounted electronic component, wherein the circuit board is mounted on the circuit board. By providing a plurality of slit holes formed in the vicinity of the corner of the electronic component, even when external pressure is applied to the corner of the circuit board where stress is likely to concentrate, surface mount electronics on the circuit board It is possible to avoid deformations such as a portion near the corner of the component being bent or warped by an external pressure by the plurality of slit holes, and to avoid breakage of the solder portion between the surface mount electronic component and the circuit board.
本発明によれば、応力が集中し易い回路基板のコーナー部分に対して外圧が与えられた場合であっても、回路基板における面実装電子部品の角部近傍部分が外圧で撓んだり反り返る等の変形を複数のスリット孔によって回避し、面実装電子部品及び回路基板間のはんだ部分の破断を回避し得る回路基板及び半導体装置を実現することができる。 According to the present invention, even when an external pressure is applied to a corner portion of a circuit board where stress is easily concentrated, a portion near the corner of the surface mount electronic component on the circuit board is bent or warped by the external pressure. Thus, it is possible to realize a circuit board and a semiconductor device capable of avoiding the deformation by the plurality of slit holes and avoiding breakage of the solder portion between the surface mount electronic component and the circuit board.
以下、図面について、本発明の一実施の形態を詳述する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
(1)第1の実施の形態
図16との対応部分に同一符号を付して示す図1において、1は全体として本発明の第1の実施の形態における半導体装置を示し、矩形状の回路基板2のほぼ中央に矩形状の面実装部品3が実装され、その面実装部品3の周囲でかつ、当該面実装部品3の角部をそれぞれ覆うように形成されたほぼ直角のL字状でなる複数のスリット孔5〜8が設けられている。
(1) First Embodiment In FIG. 1, in which parts corresponding to those in FIG. 16 are given the same reference numerals, 1 denotes a semiconductor device according to the first embodiment of the present invention as a whole, and a rectangular circuit A rectangular surface-mounted
このスリット孔5〜8は、回路基板2に対して形成された貫通孔であり、当該回路基板2のコーナー部分2A〜2Dに対して外圧が与えられた場合に、回路基板2の撓みが面実装部品3の角部近傍に及ぶことを回避し得るようになされている。
The
図2(A)及び(B)に示すように、例えば半導体装置1は回路基板2のコーナー部分2A及び2Bに対して上方向から外圧F1及びF2が与えられた場合や、回路基板2のコーナー部分2A及び2Bに対して下方向から外圧F3及びF4が与えられた場合であっても、図3(A)及び(B)に示すように、スリット孔6及び8によって回路基板2を当該スリット孔6及び8の内周側と外周側とに物理的に分離していることにより、回路基板2におけるスリット孔6及び8の外周側部分については外圧F1及びF2によって撓むことになるが、当該スリット孔6及び8の内周側部分2P及び2Qについては外圧F1及びF2や外圧F3及びF4の影響を受けることなく撓むことがない。
As shown in FIGS. 2A and 2B, for example, in the
すなわち半導体装置1は、回路基板2のコーナー部分2A及び2Bに対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても、回路基板2のうち面実装部品3の周囲部分2P及び2Qについては当該面実装部品3との平行状態をほぼ保つことができるので、当該回路基板2及び面実装部品3間のはんだ部分に対して何ら影響が与えられることはなく、かくして当該はんだ部分に対する破断を回避し得るようになされている。
In other words, the
このことは、回路基板2のコーナー部分2C及び2Dに対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても同様である。
This is the same even when external pressures F1 and F2 and external pressures F3 and F4 from above or below are applied to the corner portions 2C and 2D of the
これにより半導体装置1は、応力が集中し易い回路基板2のコーナー部分2A及び2Bに対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても、面実装部品3の角部を覆うように形成されたスリット孔5〜8によって、当該スリット孔5〜8の内周側に位置する回路基板2の面実装部品3の周囲部分2P及び2Qが撓んだり、反り返る等の変形を回避し得、かくして面実装部品3及び回路基板2間におけるはんだ部分が破断することを防止することができる。
Thereby, the
(2)第2の実施の形態
図1との対応部分に同一符号を付して示す図4において、10は全体として本発明の第2の実施の形態における半導体装置を示し、矩形状の回路基板2のほぼ中央に矩形状の面実装部品3が実装され、その面実装部品3の周囲でかつ、当該回路基板2及び面実装部品3にとって双方の対角線上の所定位置に、当該対角線と直交するように形成された所定長さのスリット孔11〜14が設けられている。
(2) Second Embodiment In FIG. 4, in which parts corresponding to those in FIG. 1 are assigned the same reference numerals, 10 denotes a semiconductor device according to a second embodiment of the present invention as a whole, and a rectangular circuit A rectangular surface-mounted
このスリット孔11〜14についても、第1の実施の形態におけるスリット孔5〜8と同様に、回路基板2に対して形成された貫通孔であり、当該回路基板2のコーナー部分2A〜2Dに対して外圧が与えられた場合に、回路基板2の撓みが面実装部品3の角部近傍に及ぶことを回避し得るようになされている。
Similarly to the
図5(A)及び(B)に示すように、半導体装置10は回路基板2のコーナー部分2A及び2Bに対して上方向から外圧F1及びF2が与えられた場合や、回路基板2のコーナー部分2A及び2Bに対して下方向から外圧F3及びF4が与えられた場合であっても、図6(A)及び(B)に示すように、スリット孔12及び14によって回路基板2を当該スリット孔12及び14の内周側と外周側とに物理的に分離していることにより、回路基板2におけるスリット孔12及び14の外周側部分については外圧F1及びF2、外圧F3及びF4によって撓むことになるが、当該スリット孔12及び14の内周側部分2R及び2Sについては外圧F1及びF2、外圧F3及びF4の影響を受けることがないので撓まない。
As shown in FIGS. 5A and 5B, in the
すなわち半導体装置10は、回路基板2のコーナー部分2A及び2Bに対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても、回路基板2のうち面実装部品3の周囲部分2R及び2Sについては当該面実装部品3との平行状態をほぼ保つことができるので、当該回路基板2及び面実装部品3間のはんだ部分に対して何ら影響が与えられることはなく、かくして当該はんだ部分に対する破断を回避し得るようになされている。
In other words, the
このことは、回路基板2のコーナー部分2C及び2Dに対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても同様である。
This is the same even when external pressures F1 and F2 and external pressures F3 and F4 from above or below are applied to the corner portions 2C and 2D of the
これにより半導体装置10は、応力が集中し易い回路基板2のコーナー部分2A及び2Bに対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても、面実装部品3の角部近傍で、当該回路基板2及び面実装部品3における双方の対角線上の所定位置に、当該対角線と直交するように形成されたスリット孔11〜14を介して回路基板2における面実装部品3の周囲部分2R及び2Sが撓んだり、反り返る等の変形を回避し得、かくして面実装部品3及び回路基板2間におけるはんだ部分が破断することを防止することができる。
As a result, the
なお半導体装置10は、スリット孔11〜14の長さが長ければ長いほど、回路基板2のコーナー部分2A〜2Dに対して与えられる外圧F1及びF2、外圧F3及びF4の面実装部品3に対する影響を少なくすることができるので、外圧F1及びF2、外圧F3及びF4の大きさに応じた任意の長さに設定することができる。
In the
(3)第3の実施の形態
図1との対応部分に同一符号を付して示す図7において、20は全体として本発明の第3の実施の形態における半導体装置を示し、矩形状の回路基板2のほぼ中央に矩形状の面実装部品3が実装され、その面実装部品3の周囲でかつ、当該面実装部品3の角部をそれぞれ覆うように形成された円弧状でなる複数のスリット孔21〜24が設けられている。
(3) Third Embodiment In FIG. 7, in which parts corresponding to those in FIG. 1 are assigned the same reference numerals, 20 denotes a semiconductor device as a whole according to the third embodiment of the present invention, and a rectangular circuit A plurality of slits each having an arc shape formed so that a rectangular surface-mounted
このスリット孔21〜24は、第1の実施の形態及び第2の実施の形態と同様に、回路基板2に対して形成された貫通孔であり、当該回路基板2のコーナー部分2A〜2Dに対して外圧が与えられた場合に、回路基板2の撓みが面実装部品3の角部近傍に及ぶことを回避し得るようになされている。
Similar to the first and second embodiments, the slit holes 21 to 24 are through holes formed in the
図8(A)及び(B)に示すように、例えば半導体装置20は回路基板2のコーナー部分2A及び2Bに対して上方向から外圧F1及びF2が与えられた場合や、回路基板2のコーナー部分2A及び2Bに対して下方向から外圧F3及びF4が与えられた場合であっても、図9(A)及び(B)に示すように、スリット孔22及び24によって回路基板2を当該スリット孔22及び24の内周側と外周側とに物理的に分離していることにより、、回路基板2におけるスリット孔22及び24の外周側部分については外圧F1及びF2、外圧F3及びF4によって撓むことになるが、当該スリット孔22及び24の内周側部分2T及び2Uについては外圧F1及びF2、外圧F3及びF4の影響を受けることがないので撓まない。
As shown in FIGS. 8A and 8B, for example, in the
すなわち半導体装置20は、回路基板2のコーナー部分2A及び2Bに対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても、回路基板2のうち面実装部品3の周囲部分2T及び2Uについては当該面実装部品3との平行状態をほぼ保つことができるので、当該回路基板2及び面実装部品3間のはんだ部分に対して何ら影響が与えられることはなく、かくして当該はんだ部分に対する破断を回避し得るようになされている。
That is, the
特に半導体装置20は、スリット孔21〜24の形状が面実装部品3の角部を覆うようにかつ曲線状に形成されていることにより、回路基板2のコーナー部分2A及び2Bから僅かにそれた箇所に対して上方向又は下方向からの外圧F1及びF2、外圧F3及びF4が与えられた場合であっても、その外圧F1及びF2、外圧F3及びF4の影響力をスリット孔21〜24の外周側へ逃がし易く、回路基板2及び面実装部品3間のはんだ部分に対する影響を極めて小さくして破断を回避し得るようになされている。
In particular, the
これにより半導体装置20は、応力が集中し易い回路基板2のコーナー部分2A及び2B近傍に対して外圧F1及びF2、外圧F3及びF4が与えられた場合であっても、面実装部品3の角部を覆うように形成された円弧状のスリット孔21〜24によって回路基板2における面実装部品3の周囲部分2T及び2Uが撓んだり、反り返る等の変形を回避し得、かくして面実装部品3及び回路基板2間におけるはんだ部分が破断することを防止することができる。
As a result, the
(4)第4の実施の形態
図1との対応部分に同一符号を付して示す図10において、30は全体として本発明の第4の実施の形態における半導体装置を示し、第1の実施の形態における半導体装置1と同様に、矩形状の回路基板2のほぼ中央に矩形状の面実装部品3が実装され、その面実装部品3の周囲でかつ、当該面実装部品3の角部をそれぞれ覆うように形成されたほぼ直角のL字状でなる複数のスリット孔5〜8が設けられている。
(4) Fourth Embodiment In FIG. 10, in which parts corresponding to those in FIG. 1 are assigned the same reference numerals, 30 denotes a semiconductor device as a whole according to the fourth embodiment of the present invention. Similarly to the
さらに半導体装置30は、面実装部品3及び回路基板2の各辺と平行し、複数のスリット孔4〜7の周囲で、当該スリット孔5〜8と部分的に重なるように形成された直線状でなる複数の補助スリット孔31〜34が設けられている。
Further, the
スリット孔5〜8は、回路基板2に対して形成された貫通孔であり、当該回路基板2のコーナー部分2A〜2Dに対して外圧が与えられた場合に、回路基板2の撓みが面実装部品3の角部近傍に及ぶことを回避し得るようになされている。
The slit holes 5 to 8 are through-holes formed in the
一方、補助スリット孔31〜34も、回路基板2に対して形成された貫通孔であり、例えば当該回路基板2の左右両辺中央部分近傍2V、2Wに対して上方向からの外圧F1及びF2が与えられた場合、又は下方向からの外圧(図示せず)が与えられた場合に、回路基板2の左右両辺部分に対する撓みが面実装部品3の側面近傍に及ぶことを回避し得るようになされている。
On the other hand, the auxiliary slit holes 31 to 34 are also through holes formed with respect to the
図12(A)に示すように、半導体装置30は回路基板2のコーナー部分2A及び2Bに対して上方向から外圧F1及びF2がかけられた場合、スリット孔6及び8によって回路基板2を当該スリット孔6及び8の内周側と外周側とに物理的に分離していることにより、図13(A)に示すように、回路基板2におけるスリット孔6及び8の外周側部分については外圧F1及びF2によって撓むことになるが、当該スリット孔6及び8の内周側部分については外圧F1及びF2の影響を受けることがないので撓まない。
As shown in FIG. 12A, when the external pressures F1 and F2 are applied to the
また図12(B)に示すように、半導体装置30は回路基板2における左右両辺中央部分近傍2V、2Wに対して上方向からの外圧F1及びF2が与えられた場合、補助スリット孔31〜34によって回路基板2を当該補助スリット孔31〜34の内周側と外周側とに物理的に分離していることにより、図13(B)に示すように、当該左右両辺中央部分近傍2V、2Wの外周側部分については外圧F1及びF2によって左右両辺部分が撓むことになるが、当該左右両辺中央部分近傍2V、2Wの内周側部分については外圧F1及びF2の影響を受けることがないので撓まない。
Further, as shown in FIG. 12B, the
すなわち半導体装置30は、回路基板2のコーナー部分2A及び2B及び左右両辺中央部分近傍2V、2Wに対して上方向からの外圧F1及びF2が与えられた場合、又は下方向からの外圧が与えられた場合であっても、回路基板2のうち面実装部品3の周囲部分について当該面実装部品3との平行状態をほぼ保つことができるので、当該回路基板2及び面実装部品3間のはんだ部分に対して何ら影響が与えられることはなく、かくして当該はんだ部分に対する破断を回避し得るようになされている。
That is, the
このように半導体装置30では、スリット孔5〜8及び補助スリット孔31〜34によって、当該スリット孔5〜8及び補助スリット孔31〜34の内周側にある面実装部品3と、当該スリット孔5〜8及び補助スリット孔31〜34の外周側にある回路基板2のコーナー部分2A〜2D及び左右両辺中央部分近傍2V、2Wとを擬似的にではあるが物理的に切り離したような構成としたことにより、スリット孔5〜8及び補助スリット孔31〜34よりも外周側となる回路基板2のいずれの箇所に外圧F1及びF2が与えられた場合であっても、面実装部品3に対してその影響が及ぶことを未然に回避し得るようになされている。
As described above, in the
このことは、回路基板2のコーナー部分2C及び2Dに対して上方向からの外圧F1及びF2が与えられた場合及び下方向からの外圧が与えられた場合であっても同様であり、上下両辺中央部分2X及び2Yに対して上方向からの外圧F1及びF2が与えられた場合及び下方向からの外圧が与えられた場合であっても同様である。
This is the same even when external pressure F1 and F2 from the upper direction are applied to the corner portions 2C and 2D of the
これにより半導体装置30は、応力が集中し易い回路基板2のコーナー部分2A及び2Bに対して上方向からの外圧F1及びF2がかけられた場合であっても、また回路基板2の左右両辺中央部分近傍2V、2Wに対して上方向からの外圧F1及びF2が与えられた場合であっても、スリット孔4〜7及び補助スリット孔31〜34によって回路基板2における面実装部品3の周囲部分が撓んだり、反り返る等の変形を回避し得、かくして面実装部品3及び回路基板2間におけるはんだ部分が破断することを確実に防止することができる。
As a result, the
(5)他の実施の形態
なお上述の第4の実施の形態においては、スリット孔5〜8の周囲に補助スリット孔31〜34を設けることにより半導体装置30(図10)を構成するようにした場合について述べたが、本発明はこれに限らず、図10との対応部分に同一符号を付して示す図13に示すように、第2の実施の形態で示したスリット孔11〜14(図4)の周囲に補助スリット孔31〜34を設けることにより半導体装置40を構成するようにしても良い。
(5) Other Embodiments In the above-described fourth embodiment, the semiconductor device 30 (FIG. 10) is configured by providing auxiliary slit holes 31 to 34 around the slit holes 5 to 8. Although the present invention is not limited to this, the slit holes 11 to 14 shown in the second embodiment are shown in FIG. You may make it comprise the
また上述の第4の実施の形態においては、スリット孔5〜8の周囲に補助スリット孔31〜34を設けることにより半導体装置30(図10)を構成するようにした場合について述べたが、本発明はこれに限らず、図10との対応部分に同一符号を付して示す図14に示すように、第3の実施の形態で示したスリット孔21〜24(図7)の周囲に補助スリット孔31〜34を設けることにより半導体装置50を構成するようにしても良い。
In the fourth embodiment, the case where the semiconductor device 30 (FIG. 10) is configured by providing the auxiliary slit holes 31 to 34 around the slit holes 5 to 8 has been described. The invention is not limited to this, and as shown in FIG. 14 in which the same reference numerals are assigned to the corresponding parts as in FIG. 10, there is an auxiliary around the slit holes 21 to 24 (FIG. 7) shown in the third embodiment. The
さらに上述の第4の実施の形態においては、スリット孔5〜8の周囲に補助スリット孔31〜34を設けることにより半導体装置30(図10)を構成するようにした場合について述べたが、本発明はこれに限らず、図15に示すように、第3の実施の形態で示したスリット孔21〜24(図7)の周囲に円弧状の補助スリット孔61〜64を設けることにより半導体装置60を構成するようにしても良い。 Further, in the fourth embodiment described above, the case where the semiconductor device 30 (FIG. 10) is configured by providing the auxiliary slit holes 31 to 34 around the slit holes 5 to 8 has been described. The invention is not limited to this, and as shown in FIG. 15, by providing arc-shaped auxiliary slit holes 61 to 64 around the slit holes 21 to 24 (FIG. 7) shown in the third embodiment, the semiconductor device is provided. 60 may be configured.
さらに上述の第1〜第4の実施の形態においては、回路基板2に対する実装対象の面実装電子部品としてBGA等の面実装部品3を用いるようにした場合について述べたが、本発明はこれに限らず、LGA(Land Grid Array)、PGA(Pin Grid Array)、QFN(Quad Flat Non-Lead Package)等のその他種々の面実装部品を用いるようにしても良い。
Further, in the first to fourth embodiments described above, the case where the
本発明の回路基板及び半導体装置は、例えば面実装部品が実装された回路基板に対して外圧が与えられる他の種々の用途に適用することができる。 The circuit board and the semiconductor device of the present invention can be applied to various other uses in which an external pressure is applied to a circuit board on which surface-mounted components are mounted, for example.
1、10、20、30、40、50、60、100……半導体装置、2……回路基板、2A〜2D……コーナー部分、2P、2Q、2R、2S、2T、2U、2V、2W……周囲部分、3……面実装部品、4……はんだボール、5〜7、11〜14、21〜24……スリット孔、31〜34、61〜64……補助スリット孔。
DESCRIPTION OF
Claims (6)
上記回路基板に実装される上記面実装電子部品の角部の近傍に形成された複数のスリット孔
を具えることを特徴とする回路基板。 A circuit board for mounting a semiconductor surface mount electronic component,
A circuit board comprising a plurality of slit holes formed in the vicinity of corners of the surface-mounted electronic component mounted on the circuit board.
ことを特徴とする請求項1に記載の回路基板。 The circuit board according to claim 1, wherein the plurality of slit holes are formed so as to surround corners of the surface-mount electronic component.
を具えることを特徴とする請求項1に記載の回路基板。 The circuit board includes, in addition to the plurality of slit holes, a plurality of auxiliary slit holes provided around the surface-mounted electronic component other than the corners of the surface-mounted electronic component. The circuit board according to claim 1.
上記回路基板は、
当該回路基板に実装される上記面実装電子部品の角部の近傍に形成された複数のスリット孔
を具えることを特徴とする半導体装置。 A semiconductor device comprising a semiconductor surface mount electronic component and a circuit board for mounting the surface mount electronic component,
The circuit board is
A semiconductor device comprising a plurality of slit holes formed in the vicinity of a corner of the surface-mounted electronic component mounted on the circuit board.
ことを特徴とする請求項4に記載の半導体装置。 The semiconductor device according to claim 4, wherein the plurality of slit holes are formed so as to surround a corner portion of the surface-mount electronic component.
を具えることを特徴とする請求項4に記載の半導体装置。
The circuit board includes, in addition to the plurality of slit holes, a plurality of auxiliary slit holes provided around the surface-mounted electronic component other than the corners of the surface-mounted electronic component. The semiconductor device according to claim 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004141311A JP2005322844A (en) | 2004-05-11 | 2004-05-11 | Circuit board and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004141311A JP2005322844A (en) | 2004-05-11 | 2004-05-11 | Circuit board and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005322844A true JP2005322844A (en) | 2005-11-17 |
Family
ID=35469878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004141311A Abandoned JP2005322844A (en) | 2004-05-11 | 2004-05-11 | Circuit board and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005322844A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007290477A (en) * | 2006-04-24 | 2007-11-08 | Fujikura Ltd | Instrument panel and manufacturing method thereof |
| JP2008010615A (en) * | 2006-06-29 | 2008-01-17 | Matsushita Electric Ind Co Ltd | Flexible printed circuit board and electronic device including the same |
| JP2010258444A (en) * | 2009-04-07 | 2010-11-11 | Honeywell Internatl Inc | Package interface plate for package isolation |
| JP2011018677A (en) * | 2009-07-07 | 2011-01-27 | Fujitsu Ltd | Semiconductor device, method of manufacturing semiconductor device, and electronic equipment |
| JP2011076431A (en) * | 2009-09-30 | 2011-04-14 | Nec Personal Products Co Ltd | Circuit board, information processing apparatus, manufacturing method, program and recording medium |
| JP2012039033A (en) * | 2010-08-11 | 2012-02-23 | Clarion Co Ltd | Electronic circuit board and navigation device |
| US9280173B2 (en) | 2013-07-04 | 2016-03-08 | Kabushiki Kaisha Toshiba | Electronic device |
| WO2019013028A1 (en) * | 2017-07-13 | 2019-01-17 | 株式会社村田製作所 | Semiconductor device and piezoelectric oscillator |
-
2004
- 2004-05-11 JP JP2004141311A patent/JP2005322844A/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007290477A (en) * | 2006-04-24 | 2007-11-08 | Fujikura Ltd | Instrument panel and manufacturing method thereof |
| JP2008010615A (en) * | 2006-06-29 | 2008-01-17 | Matsushita Electric Ind Co Ltd | Flexible printed circuit board and electronic device including the same |
| JP2010258444A (en) * | 2009-04-07 | 2010-11-11 | Honeywell Internatl Inc | Package interface plate for package isolation |
| JP2011018677A (en) * | 2009-07-07 | 2011-01-27 | Fujitsu Ltd | Semiconductor device, method of manufacturing semiconductor device, and electronic equipment |
| JP2011076431A (en) * | 2009-09-30 | 2011-04-14 | Nec Personal Products Co Ltd | Circuit board, information processing apparatus, manufacturing method, program and recording medium |
| JP2012039033A (en) * | 2010-08-11 | 2012-02-23 | Clarion Co Ltd | Electronic circuit board and navigation device |
| US9280173B2 (en) | 2013-07-04 | 2016-03-08 | Kabushiki Kaisha Toshiba | Electronic device |
| WO2019013028A1 (en) * | 2017-07-13 | 2019-01-17 | 株式会社村田製作所 | Semiconductor device and piezoelectric oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6750872B2 (en) | Printed wiring boards, printed circuit boards and electronic equipment | |
| JP5445340B2 (en) | Substrate reinforcement structure, substrate assembly, and electronic device | |
| US7298629B2 (en) | Circuit board for mounting a semiconductor circuit with a surface mount package | |
| CN102231944A (en) | Solder joint stress reduction structure and printed circuit board comprising same | |
| JP2005322844A (en) | Circuit board and semiconductor device | |
| JP2006210852A (en) | Circuit board for mounting surface-mounted circuit components and manufacturing method thereof | |
| WO2009130958A1 (en) | Wiring board, semiconductor device and method for manufacturing semiconductor device | |
| JP2019140179A (en) | Flip-chip mounting board and electronic equipment using the same | |
| JP2001119107A (en) | Printed wiring board | |
| US7911056B2 (en) | Substrate structure having N-SMD ball pads | |
| JP2006339316A (en) | Semiconductor device, semiconductor device mounting substrate, and semiconductor device mounting method | |
| JP2007157958A (en) | Electronic equipment | |
| JP7200969B2 (en) | electronic device | |
| JP2012069772A (en) | Semiconductor device and manufacturing method therefor | |
| WO2007135997A1 (en) | Printed board | |
| JP2006228932A (en) | Semiconductor package | |
| JP2009076569A (en) | Semiconductor package, mounting substrate, and semiconductor device including these | |
| JP6508004B2 (en) | Vehicle electronics | |
| JP5017991B2 (en) | Printed wiring boards, electronic devices | |
| JP4962388B2 (en) | Wiring board | |
| WO2015033509A1 (en) | Printed wiring board and semiconductor device provided with same | |
| JP2001094000A (en) | Semiconductor device | |
| JP2010165852A (en) | Multilayer semiconductor device | |
| JP2005064274A (en) | Printed circuit board and method for manufacturing printed circuit board | |
| US20230380068A1 (en) | Electronic Control Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090514 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090608 |