[go: up one dir, main page]

JP2005311300A - 半導体記憶装置及びその製造方法 - Google Patents

半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2005311300A
JP2005311300A JP2005027847A JP2005027847A JP2005311300A JP 2005311300 A JP2005311300 A JP 2005311300A JP 2005027847 A JP2005027847 A JP 2005027847A JP 2005027847 A JP2005027847 A JP 2005027847A JP 2005311300 A JP2005311300 A JP 2005311300A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor substrate
memory device
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005027847A
Other languages
English (en)
Inventor
Masayuki Tanaka
正幸 田中
Yoshio Ozawa
良夫 小澤
Koichi Ishida
浩一 石田
Katsuaki Natori
克晃 名取
Seiji Inumiya
誠治 犬宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005027847A priority Critical patent/JP2005311300A/ja
Priority to KR1020050024527A priority patent/KR100674547B1/ko
Priority to US11/088,947 priority patent/US7294878B2/en
Publication of JP2005311300A publication Critical patent/JP2005311300A/ja
Priority to US11/763,070 priority patent/US7368780B2/en
Priority to US12/054,089 priority patent/US8198159B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 膜はがれ、基板荒れ等のない信頼性の高い次世代不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】 半導体記憶装置は、半導体基板１１と、前記半導体基板に形成された素子分離溝に埋め込まれ、複数の素子形成領域を画成する素子分離絶縁膜と、前記各素子形成領域に第１のゲート絶縁膜１２を介して設けられた浮遊ゲート１３、１９と、前記浮遊ゲート上に第２のゲート絶縁膜２０を介して設けられた制御ゲート２２と、前記半導体基板に設けられたソース・ドレイン領域２５とを具備し、前記第２のゲート絶縁膜２０と前記制御ゲート２２の界面に相互拡散層２３１が介在している。
【選択図】 図７

Description

本発明は電極間絶縁膜として高誘電率絶縁膜が形成された半導体記憶装置及びその製造方法に関する。
次世代の不揮発性半導体記憶装置においては、セル間の距離が縮小しているので、電荷蓄積層と制御電極との間に形成する電極間絶縁膜に関して、従来よりもセル間の距離が縮小する結果として、例えば、ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の三層積層膜）で採用してきた３次元的な構造においては、隣接するセル間の干渉が著しく増大してデバイス特性を劣化させるため、３次元構造を用いた面積増大が困難となる。
そのため、次世代不揮発性半導体記憶装置の実現するためには、電極間絶縁膜として、従来よりも高誘電率を有する絶縁膜を適用することが必要となる。高誘電率膜を適用した結果、面積を増大させずに容量を大きくできるので、３次元的な構造にする必要がなくなり、製造工程を簡略化できる。結果として、素子を高性能化し、かつ製造方法を容易にして高歩留まりな製造工程を実現することが可能となる。
高誘電率絶縁膜として、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）を用いた不揮発性メモリ素子が特許文献１に記載されているが、これはリーク電流の問題を改善すると共に、機械的、電気的強度の向上に向けられおり、また、ＴａＯＮ膜を電極間絶縁膜として用い、高い静電容量を得ることも特許文献２に開示されている。
特開２００１−２２３２８２ 特開２００１−２１０７３４
それ故、本発明の目的は、高誘電率絶縁膜を改質して膜はがれ、基板荒れ等のない信頼性の高い次世代半導体記憶装置及びその製造方法を提供することにある。
本発明の第１の態様によると、半導体記憶装置は、半導体基板と、前記半導体基板に形成された素子分離溝に埋め込まれ、複数の素子形成領域を画成する素子分離絶縁膜と、前記各素子形成領域に第１のゲート絶縁膜を介して設けられた浮遊ゲートと、前記浮遊ゲート上に第２のゲート絶縁膜を介して設けられた制御ゲートと、前記半導体基板に設けられたソース・ドレイン領域とを具備し、少なくとも前記第２のゲート絶縁膜と前記制御ゲートとの界面に相互拡散層が介在することを特徴としている。
本発明の第２の態様によると、半導体記憶装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の導電層を形成する工程と、前記第１の導電層上に金属元素を含む第２の絶縁膜を形成する工程と、前記第２の絶縁膜上にシリコン元素を含む第２の導電層を形成する工程と、前記半導体基板をアニールし、前記第２の絶縁膜及び前記第２の導電層の界面に相互拡散層を形成する工程と、前記半導体基板の表面まで順次エッチングしてパターン形成し、複数個のメモリセルを形成する工程とを具備している。
高誘電率絶縁膜がエッチング加工時の異形状を起こすことなく改質されて、不所望な膜はがれ、基板荒れ等のない信頼性の高い次世代不揮発性半導体記憶装置及びその製造方法が得られる。
高誘電率絶縁膜は成膜直後の膜質が悪いため、成膜後に膜質を改善するための膜改質アニール（ポストデポジションアニール：ＰＤＡ）が必要である。膜改質アニールでは充分な高密度化を行う必要があり、結晶化温度以上の高温で実施することが望ましいことが発明者の検討で明らかになった。
しかしながら、成膜直後のＰＤＡでは、結晶化に伴う問題が起こること、結晶化した高誘電率膜を用いると、ポリシリコン等の上部電極との密着性が悪くなり、特に膜はがれが顕著になる。また、結晶化させることにより粒界が形成されて、粒界と結晶部分でドライエッチング又は薬液によるケミカルエッチング時のエッチングレートが異なるため、基板荒れ或いは基板掘れなどの異形状が発生してしまう。膜改質のために必須な高温のＰＤＡであるが、成膜直後に実施することでこれらの問題が生じてしまう。
いずれにしても、高誘電率絶縁膜の成膜直後のＰＤＡでは、結晶化に伴う問題が起こる。即ち、結晶化した高誘電率膜を用いると、ポリシリコン等の上部電極との密着性が悪くなり、特に膜はがれが顕著になり、さらに、基板荒れ或いは基板掘れなどの異形状が発生する。
［実施例１］
以下、図１−図７を参照して第１の実施例による不揮発性半導体記憶装置１０の構造をその製造方法と共に説明する。図１に示すように、ｐ型シリコン基板１１（もしくはｎ型シリコン基板中にｐ型ウエルを形成したもの）上に第１の絶縁膜１２（トンネル絶縁膜）を１−１５ｎｍ程度の厚さに形成し、その上にＣＶＤ法により浮遊ゲートであって電荷蓄積層となるポリシリコンのような第１の導電層１３を１０−２００ｎｍ程度の厚さに形成する。
しかる後、ＣＶＤ法によってシリコン窒化膜１４を５０−２００ｎｍ程度の厚さに被着し、シリコン酸化膜１５を５０−４００ｎｍ程度の厚さに形成する。前記シリコン酸化膜１５上にフォトレジストを塗布しパターニングしてレジストマスク１６を形成する。
図２に示すように、前記レジストマスク１６を用いて、前記シリコン酸化膜１５を選択的にエッチングする。このエッチング後に前記レジストマスク１６を除去する。次いで、前記シリコン酸化膜１５をマスクとして前記シリコン窒化膜１４をエッチングし、続いて、前記第１の導電層１３、前記第１の絶縁膜１２及び前記シリコン基板１１をエッチングして素子分離溝１７を形成する。エッチング後に、エッチングにより形成された断面のダメージを除去するための高温後酸化工程を行う。
しかる後、前記素子分離溝１７にシリコン酸化膜等の絶縁膜１８を２００−１５００ｎｍの厚さに埋め込み、窒素雰囲気又は酸素雰囲気で高温の熱処理を行い高密度化する。ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により前記シリコン窒化膜１４をストッパーとして平坦化を行う。シリコン酸化膜と選択比をもってエッチングすることが可能なホット燐酸を用いて前記シリコン窒化膜１４を除去する。これにより、図２に示すような断面構造が得られる。
この実施例では、素子分離の溝１７を形成するに際して、前記シリコン窒化膜１４及びシリコン酸化膜１５の積層膜をマスクとして用いているが、膜厚及び反応性イオンエッチング条件を適切にすれば、単層のシリコン窒化膜、単層のシリコン酸化膜、或いは他の単層・多層膜のいずれでもシリコンとの選択比が取れる材料であれば実施可能である。
図３に示すように、前記シリコン窒化膜１４の除去後に得られた溝上に段差被覆性に優れた方法を用いて、前記第１の導電層１３の一部となるポリシリコンの２層目の導電層１９を堆積する。次いで、ＣＭＰ法により前記埋め込み絶縁膜１８をストッパーにして前記導電層１９の平坦化を行う。
図４に示すように、平坦化した導電層１９上にシリコン酸化膜よりも高誘電率を有する第２の絶縁膜２０を１−４０ｎｍ程度の厚さに形成する。
ここで、前記第２の絶縁膜２０として用いる高誘電率を有する膜として、シリコン酸化膜（ＳｉＯ２膜）の比誘電率３．８−４よりも大きく、特に従来のＯＮＯ膜で得られていた比誘電率５−５．５程度よりも大きい膜が望ましい。
例えば、比誘電率が６程度であるストロンチウム酸化物（ＳｒＯ）膜、比誘電率が７程度であるシリコン窒化物（Ｓｉ３Ｎ４）膜、比誘電率が８程度であるアルミニウム酸化物（Ａｌ２Ｏ３）膜、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１４程度であるスカンジウム酸化物（Ｓｃ２Ｏ３）膜もしくはガドリニウム酸化物（Ｇｄ２Ｏ３）膜、比誘電率が１６程度であるイットリウム酸化物（Ｙ２Ｏ３）膜もしくはサマリウム酸化物（Ｓｍ２Ｏ３）膜、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ２）膜もしくはジルコニウム酸化物（ＺｒＯ２）膜、比誘電率が２５程度であるタンタル酸化物（Ｔａ２Ｏ５）膜、比誘電率が３５程度であるバリウム酸化物（ＢａＯ）膜、比誘電率が４０程度であるビスマス酸化物（Ｂｉ２Ｏ３）膜のいずれか１つの単層膜或いはこれら複数を積層した複合膜が使用可能である。
さらに、これらとシリコン酸化膜との複合膜でもよい。複合膜として３層以上の積層構造でもよい。ただし、膜全体としての比誘電率は５−５．５程度よりも大きい膜が望ましい。
また、ハフニウム・アルミネート（ＨｆＡｌＯ）膜のような３元系の化合物からなる絶縁膜でもよい。即ち、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、サマリウム（Ｓｍ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ランタン（Ｌａ）、バリウム（Ｂａ）、ビスマス（Ｂｉ）のいずれか１つの元素を少なくとも含む酸化物もしくは窒化物であっても使用可能である。
図５に示すように、前記第２の絶縁膜２０上に制御ゲートとなる第２の導電層２２、例えば、ポリシリコンを１０−２００ｎｍの厚さに形成する。前記第２の導電層２２は不揮発性半導体記憶装置における制御電極となる。
前記第２の導電層２２を形成した後、５００−１２００℃の温度で、例えば、炉でのアニールにおいて１０分以上２時間以内、ランプアニールにおいて１秒−３０分以内、アニール（ポストデポジションアニール：ＰＤＡ）を窒素、Ａｒ、Ｈｅ等の不活性ガス雰囲気、水素等の還元性雰囲気、又は酸素ラジカル、酸素、オゾン、水のような酸化性雰囲気で行う。このＰＤＡにより、前記第２の絶縁膜２０の高密度化を行い、膜質を改善する。さらに、電気的な特性、例えば、リーク電流量、ヒステリシス、Ｖｆｂ（フラットバンド電圧）シフト等を改善することが可能となる。
また、前記したＰＤＡ工程により前記第２の絶縁膜２０と前記第２の導電層２２との界面及び前記第２の絶縁膜２０と前記２層目の導電層１９との界面で反応が起き、前記２層目の導電層１９と前記第２の導電層２２のシリコンと前記第２の絶縁膜２０に含まれる例えば、Ａｌ、Ｈｆ、Ｚｒ等のような金属イオンとの相互拡散が生じる。
図６に示すように、前記した相互拡散はＰＤＡ条件にもよるが、厚さ１原子層（０．１ｎｍ）−２０ｎｍに形成され、濃度勾配を有する相互拡散層２３１、即ち、シリコンと前記第２の絶縁膜２０に含まれる前記金属イオンとの混合酸化物であるシリケート層２３１が形成される。この相互拡散の結果として、前記第２の絶縁膜２０及び前記第２の導電層２２との密着性が向上し、前記第２の絶縁膜２０の成膜直後での同様のＰＤＡ条件で起きていた膜はがれを防止できる。
同様に、２層目の導電層１９と前記第２の絶縁膜２０との界面で反応が生じて、相互拡散層２３２が形成される。これにより、前記第２の絶縁膜２０と２層目の導電層１９との密着性が向上する。
即ち、例えば、前記第２の絶縁膜２０を形成した際に、前記２層目の導電層１９と前記第２の絶縁膜２０との間にシリコン酸化膜などの酸化膜が形成される場合も、金属元素とシリコン元素が拡散し、相互拡散層２３２が形成される。
しかる後、前記第２の導電層２２上にレジスト２４を塗布しパターニングしてレジストパターンを形成し、通常の方法により前記第１の絶縁膜１２までエッチングして図７に示すような断面構造を形成する。この断面構造は図６の紙面に垂直なＶII−ＶII断面である。ゲート構造と自己整合的に露出した基板面にｎ型不純物を導入した後、熱処理してソース・ドレイン領域２５を形成し、各メモリセルを構成する。
［実施例２］
次に、第２の実施例について説明する。この実施例においては、図５までは前記第１の実施例と同様であるので、同一部分には同一符号を付している。即ち、図８に示すように、前記第２の導電層２２上に絶縁膜３１を１０−５００ｎｍの厚さに形成する。
前記絶縁膜３１上にレジスト３２を塗布しパターニングしてレジストパターンを形成し、通常の方法により前記第１の絶縁膜１２までエッチングして図９に示すような断面構造を形成する。この断面構造は図８の紙面に垂直なＩＸ−ＩＸ断面である。
しかる後、５００−１２００℃の温度で、例えば、炉でのアニールにおいて３０分−２時間、ランプでのアニールにおいて１秒−３０分、アニール（ポストデポジションアニール：ＰＤＡ）をＮ２、Ａｒ、Ｈｅ等の不活性ガスを含む雰囲気、もしくは酸素ラジカル、酸素、オゾン、水のような酸化性雰囲気で行う。このＰＤＡ工程により前記第２の絶縁膜２０と前記第２の導電層２２との界面及び前記第２の絶縁膜２０と前記２層目の導電層１９との界面で反応が生じ、前記第２の導電層２２及び前記２層目の導電層１９におけるシリコンと前記第２の絶縁膜２０に含まれる、例えば、Ａｌ、Ｈｆ、Ｚｒ等のような金属イオンとの相互拡散が生じる。
図１０に示すように、前記した相互拡散はＰＤＡ条件にもよるが、厚さ１原子層（０．１ｎｍ）−２０ｎｍに形成され、濃度勾配を有する相互拡散層、即ち、シリコンと前記第２の絶縁膜２０に含まれる前記金属イオンとの混合酸化物であるシリケート層３３１及び３３２が形成される。次いで、ゲート構造と自己整合的に露出した基板面にｎ型不純物を導入した後、熱処理してソース・ドレイン領域２５を形成し、各メモリセルを構成する。
前記した相互拡散の結果として、前記第２の絶縁膜２０と前記第２の導電層２２及び前記２層目の導電層１９との密着性が向上し、前記第２の絶縁膜２０の成膜直後での同様のＰＤＡ条件で起きていた膜はがれを防止できる。即ち、例えば、前記第２の絶縁膜２０を形成した際に、前記２層目の導電層１９と前記第２の絶縁膜２０との間にシリコン酸化膜などの酸化膜が形成される場合もあるが、金属元素とシリコン元素が拡散し、相互拡散層２３２が形成される。
また、この実施例では、エッチング加工後にＰＤＡを行うため、エッチング時にはＰＤＡ時の膜の結晶化もしくは緻密化によって形成される粒界が形成されず、下地の２層目の導電層１９との選択比を容易に上げることが可能となり、均一なエッチング加工が可能となる。さらに、加工後のＰＤＡアニール雰囲気中に酸化剤を添加することにより、前記第２の絶縁膜２０中に酸素が供給され酸素欠陥を補償することが可能となる。
また、エッチング加工後にＰＤＡを行っているので、図１０に示すように、前記第１の導電層１３とその２層目の導電層１９、及び前記第２の導電層の側壁は酸化されてそれぞれの端面部分で厚く、中央部分で薄いシリコン酸化膜３４が形成されて、より信頼性の高いデバイスが得られる。
［実施例３］
次に、第３の実施例について説明する。この実施例においては、図３までは前記第１の実施例と同様であるので、同一部分には同一符号を付している。即ち、前記第１の導電層１３の一部となるポリシリコンの２層目の導電層１９を堆積した後、ＣＭＰ法により埋め込み絶縁膜１８をストッパにして平坦化を行う。
しかる後、図１１に示すように、平坦化した表面上にシリコン酸化膜よりも高誘電率を有する第２の絶縁膜４１を１−６０ｎｍの厚さに形成する。この第２の絶縁膜４１上にＳｉ層４２を０．１−３ｎｍの厚さに形成する。この際、Ｓｉ層４２の形成温度は２００−１０００℃の範囲で実施する。結晶状態はアモルファス、多結晶のどちらでもかまわない。次いで、前記Ｓｉ層４２上に、シリコン酸化膜よりも高誘電率を有する第３の絶縁膜４３を１−６０ｎｍの厚さに形成する。
ここで、前記第２及び第３の絶縁膜として用いる高誘電率の膜としては、シリコン酸化膜（ＳｉＯ２膜）の比誘電率３．８−４よりも大きく、特に、従来のＯＮＯ膜で得られていた比誘電率５−５．５程度よりも大きい膜が望ましい。
例えば、比誘電率が６程度であるストロンチウム酸化物（ＳｒＯ）膜、比誘電率が７程度であるシリコン窒化物（Ｓｉ３Ｎ４）膜、比誘電率が８程度であるアルミニウム酸化物（Ａｌ２Ｏ３）膜、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１４程度であるスカンジウム酸化物（Ｓｃ２Ｏ３）膜もしくはガドリニウム酸化物（Ｇｄ２Ｏ３）膜、比誘電率が１６程度であるイットリウム酸化物（Ｙ２Ｏ３）膜もしくはサマリウム酸化物（Ｓｍ２Ｏ３）膜、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ２）膜もしくはジルコニウム酸化物（ＺｒＯ２）膜、比誘電率が２５程度であるタンタル酸化物（Ｔａ２Ｏ５）膜、比誘電率が３５程度であるバリウム酸化物（ＢａＯ）膜、比誘電率が４０程度であるビスマス酸化物（Ｂｉ２Ｏ３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜が使用可能である。
更には、これらとシリコン酸化膜との複合膜でもよい。複合膜は３層以上の積層構造でもよい。但し、膜全体としての比誘電率は５−５．５程度より大きい膜が望ましい。また、ハフニウム・アルミネート（ＨｆＡｌＯ）膜のような３元系の化合物からなる絶縁膜
でもよい。即ち、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、サマリウム（Ｓｍ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ランタン（Ｌａ）、バリウム（Ｂａ）、ビスマス（Ｂｉ）のいずれか１つの元素を少なくとも含む酸化物もしくは窒化物であっても使用可能である。また、前記第２の絶縁膜及び第３の絶縁膜として前記ＳｉＯ２よりも高誘電率な絶縁膜のいずれの組み合わせを用いることでも同様の効果を得ることができる。
図１２に示すように、前記第３の絶縁膜４３上に第２の導電層４４を１０−２００ｎｍの厚さに形成する。前記第２の導電層４４はＳｉを含む材料で形成する。また、前記第２の導電層４４は不揮発性半導体記憶装置における制御電極となる。
前記第２の導電層４４を形成した後、５００℃以上１２００℃以下の温度でアニール（ポストデポジションアニール：ＰＤＡ）を行う。このＰＤＡ工程により、前記第２の絶縁膜４１及び第３の絶縁膜４３の高密度化を行う。また、同時に前記ＰＤＡ工程で前記第２の絶縁膜４１と前記Ｓｉ層４２の界面、及び前記第３の絶縁膜４３と前記第２の導電層４４の界面での反応が起きる。
前記した界面での反応により前記Ｓｉ層４２及び前記第２の導電層４４から、それぞれ前記第２の絶縁膜４１中及び前記第３の絶縁膜４３中にＳｉが拡散する。また、前記第２の絶縁膜４１中に含まれる金属元素が前記Ｓｉ層４２側に拡散し、前記第３の絶縁膜４３中に含まれる金属元素が前記Ｓｉ層４２側及び前記第２の導電層４４側に拡散する。
図１３は後述する絶縁膜における深さ（ｎｍ）とＳｉ濃度（ｃｍ−３）との関係を示し、Ｓｉ濃度は表面及び底面で高く、膜中央部において表面濃度より低いＳｉ濃度のピークを有している。
Ｓｉが拡散した結果として、前記Ｓｉ層４２は消失し、前記第２の絶縁膜４１及び第３の絶縁膜４３はそれぞれＳｉを含む第２の絶縁膜４５及びＳｉを含む第３の絶縁膜４６となり、図１４に示すような構造ができる。このときの絶縁膜中のＳｉ濃度分布の一例を図１９に示す。絶縁膜中のＳｉ濃度は、消失したＳｉ層４２近傍、及び上下電極との境界部分でピークを有している。図１３に示したＳｉ濃度分布では、ピーク部分のＳｉ濃度は１０原子％程度、絶縁膜中で数原子％程度に相当する。
このように前記第２及び第３の絶縁膜にＳｉを含ませることでリーク電流を減少させることができた。この理由は、絶縁膜中の欠陥密度（絶縁膜ネットワーク結合が不完全な部分の密度）が低減できたためであると考えられる。
なお、絶縁膜中のＳｉ濃度は前記の値に限るものではない。０．１原子％以上で効果がある。Ｓｉ濃度が高すぎても前記絶縁膜ネットワーク結合が不完全になる場合があるため、望ましくは１−１０原子％である。また、この実施例においてはＰＤＡでＳｉ層が完全に消失する場合を示したが、これに限るものではない。Ｓｉ層が残存している場合でも、リーク低減効果はある。但し、Ｓｉ層が完全に消失する場合のほうがリーク低減の効果が大きい。
前記第２の絶縁膜４１中に含まれる金属元素が、前記２層目の導電層１９及び前記第１の導電層１３に拡散して前記第１の絶縁膜１２に到達し、デバイスの信頼性劣化を引き起こす場合がある。その場合には、図１５に示すように、前記第２の絶縁膜４１及び前記２層目の導電層１９との間、又は前記２層目の導電層１９及び前記第１の導電層１３との間、又は前記第１の導電層１３及び前記第１の絶縁膜１２との間に拡散を抑制する絶縁膜（拡散バリア膜）４７を形成することが有効となる。
前記拡散バリア膜としては、ＳｉＯ２よりも高誘電率なシリコン窒化膜等の絶縁膜や金属窒化膜等の絶縁膜や金属窒化物等の導電膜が望ましい。前記拡散バリア膜として適切な拡散バリア膜を形成することで本発明の有効性を実現できる。ちなみに、前記第３の絶縁膜４３中の金属元素が、前記第２の導電層４４側に拡散して問題を引き起こす場合にも、同様の拡散バリア膜を前記第３の絶縁膜４３と前記第２の導電層４４との間に形成することが有効である。
前記したＰＤＡ工程による高密度化の結果として、誘電率の増加及びリーク電流の低減が可能となる。また、この実施例で示したように、前記第２及び第３の絶縁膜間に前記Ｓｉ層４２を挿入することにより、これら絶縁膜中へのＳｉの拡散量を増加させることが可能となる。この実施例では、Ｓｉ層４２を１層、前記第２の絶縁膜４１と前記第３の絶縁膜４３との間に形成する例を述べたが、絶縁膜間に挿入するＳｉ層は、デバイス上許容できる範囲であれば１層以上を挿入することでも同様の効果を得ることができる。例えば、電極間絶縁膜の上下界面付近にそれぞれＳｉ層を挿入しておき、前記したＰＤＡを行うことで、電極間絶縁膜の上下界面近傍にＳｉ高濃度層を形成することができる。
このようなＳｉ濃度分布を形成しておけば、デバイスの書き込み動作時のリーク低減と消去動作時のリーク低減を有効に行うことができる。同時に、絶縁膜中央領域のＳｉ濃度は低いため、Ｓｉ添加による電極間絶縁膜の誘電率低下を最小限に抑えることができるので望ましい。絶縁膜中にＳｉを添加することにより膜中の欠陥を減らすことができ、リーク電流を減少させることが可能となる。また、絶縁膜中の欠陥を減少させることにより、デバイス動作時の電気的ストレスや使用環境の変化に対する耐性を向上させることが可能となり、素子の信頼性を大幅に改善することが可能となる。
［実施例４］
更に、第４の実施例について説明する。この実施例においては、図２までは前記第１の実施例と同様であるので、同一部分には同一符号を付している。即ち、シリコン基板１１上に、第１の絶縁膜（トンネル絶縁膜）１２及びリンドープポリシリコンからなる第１の導電層１３、即ち、浮遊ゲート電極を形成すると共に、素子分離溝１７にシリコン酸化膜等の絶縁膜１８を埋め込み平坦化する。
しかる後、図１６に示すように、平坦化された基板上に厚さ２０ｎｍ程度のアルミナ膜からなる電極間絶縁膜５１及びリンドープポリシリコンからなる制御ゲート電極５２を積層する。このアルミナ膜５１を形成するときに、リンドープポリシリコン膜の表面が酸化されて、厚さ２ｎｍ程度の界面酸化層５３が形成される。
次いで、窒素ガス等の非酸化雰囲気、１０００℃程度の温度で１分程度のアニール（ＰＤＡ）を行う。その結果、図１７に示すように、前記界面酸化層５３が消失し、アルミナ膜５１中のアルミニウム元素が前記浮遊ゲート電極１３及び前記制御ゲート電極５２に拡散して、厚さ３ｎｍ程度のアルミニウム添加のリンドープポリシリコン導電層５４及び５５が前記浮遊ゲート電極上層部と前記制御ゲート電極下部層にそれぞれ形成される。この場合にも、絶縁膜５１側にシリコンが拡散して相互拡散層であるシリケート層５６、５７がそれぞれ形成される。
この実施例のように、ポリシリコン層等のキャップ層付きでＰＤＡを行うことにより、ＰＤＡ雰囲気中の残留酸素の拡散による界面酸化層の膜厚増加が抑えられるばかりでなく、さらに、既存の界面酸化層が消失（又は膜厚減少）する効果があり、電極間絶縁膜の電気的容量の増加及びリーク電流の減少を実現することができる。
更に、前記したように、電極間絶縁膜５１と上下電極１３、５２の界面にアルミニウム添加のリンドープポリシリコン導電層５４及び５５が形成されるが、このような導電層は空乏層が形成され易くなるため、図１８のバンド図に示すように、電界が印加された場合に、電極間絶縁膜の電界が緩和される。したがって、書き込みセルの自己電界による電荷抜けの抑制、消去セルの自己電界による電荷注入の抑制、読み込み時や書き込み時のリーク低減等の効果があるため、不揮発性メモリデバイスの電荷保持特性が向上する。アルミニウム元素の添加量は、多いほうが前記電界緩和効果は顕著になる。但し、電極中のドーパント元素濃度よりも低いことが望ましい。
前記した実施例においては、電極間絶縁膜としてアルミナ膜を、上下電極としてリンドープポリシリコン層を用いているが、他の材料でもよい。電極間絶縁膜としては、アルミニウムを含む絶縁膜に限定されず、また、ボロン、ガリウム、インジウム等の３族元素を含む絶縁膜でもよい。上下電極としては、リンドープポリシリコン層に限らず、ｎ型半導体電極ならば何でもよい。さらに、５族元素を含む絶縁膜とｐ型半導体電極との組み合わせでもよい。
また、前記実施例では、厚さ３ｎｍ程度のアルミニウム添加のリンドープポリシリコン導電層を生成したが、厚さはこれに限るものではない。但し、電極間絶縁膜の電気容量よりも充分大きいほうが望ましい。そのため、ＰＤＡの温度と時間は必要最小限にするほうがよい。また、電極間絶縁膜への添加元素も拡散係数の小さいアルミニウム、ガリウム、インジウムのような重い元素が望ましい。さらに、リンドープポリシリコンからなる制御ゲート電極５２を成膜する際に、Ａｌを導入してＡｌ添加のポリシリコンからなる制御ゲート電極５２を形成してもよい。
なお、この実施例においても、ＰＤＡ時の電極間絶縁膜中の元素がトンネル絶縁膜まで拡散してデバイスの信頼性劣化を引き起こす場合がある。その際には、電極間絶縁膜と浮遊ゲート電極の間、又は浮遊ゲート電極の中間領域、又は浮遊ゲート電極とトンネル絶縁膜の間に拡散を抑制する絶縁膜（拡散バリア膜）を形成することが有効となる。前記拡散バリア膜としては、シリコン酸化膜よりも高誘電率なシリコン窒化膜等の絶縁膜や金属窒化物等の導電膜が望ましい。拡散バリア膜として適切な拡散バリア膜を形成することにより、トンネル絶縁膜の特性劣化を回避しながら本発明の有効性を実現できる。ちなみに、電極間絶縁膜中の元素が、制御ゲート電極側に拡散して問題を引き起こす場合にも、同様の拡散バリア膜を電極間絶縁膜と制御ゲート電極との間に形成することが有効である。
［実施例５］
更に、第５の実施例について説明する。この実施例においては、図３までは前記第１の実施例と同様であるので、同一部分には同一符号を付している。即ち、前記第１の導電層１３の一部となるポリシリコンの２層目の導電層１９を堆積した後、ＣＭＰ法により埋め込み絶縁膜１８をストッパにして平坦化を行う。
しかる後、図１９に示すように、平坦化した表面上にシリコン酸化膜よりも高誘電率を有する第２の絶縁膜であるアルミナ膜６１を１−１２０ｎｍの厚さに形成する。前記アルミナ膜６１は成膜温度６００℃以下で成膜を行い、炭素濃度を５×１０１９ｃｍ−３以上含む密度の低い膜である。６００℃以下の低温で成膜することにより、膜中に炭素を含む結合基が多く存在し、それらの結合基がＡｌソースの表面への吸着を阻害し、結果として密度の小さい絶縁膜が形成される。
図２０は前記アルミナ膜６１における成膜温度（℃）と炭素濃度（ｃｍ−３）との関係を示し、成膜の際に炭素を含むＡｌソースを用いて、成膜温度を６００℃以下で行うことにより、絶縁膜内の炭素濃度を上げることができ、絶縁膜６１の加工を容易にできる。
前記アルミナ膜６１の成膜のための原料として、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、Ａｌ（Ｒ）３（Ｒは炭素と水素からなる基）、Ａｌ（ＯＲ）３、ＡｌＨ３：ＮＲ、Ａｌ（Ｒ）ｘ（ＯＲ）ｙ（ＮＲ）ｚ（ｘ＋ｙ＋ｚ＝３）等の炭素を含むＡｌソースガスならばどれを用いてもよい。また、酸化剤としては、Ｏ３、Ｏ２、Ｈ２Ｏ、ＮＯ等の酸素を含むガスならばどれを用いてもよい。
この実施例では、特にアルミナ膜について述べたが、前記第２の絶縁膜６１として用いる高誘電率の膜としては、シリコン酸化膜（ＳｉＯ２膜）の比誘電率３．８−４よりも大きく、特に従来のＯＮＯ膜で得られていた比誘電率５−５．５程度よりも大きい膜が望ましい。例えば、比誘電率が６程度であるストロンチウム酸化物（ＳｒＯ）膜、比誘電率が７程度であるシリコン窒化物（Ｓｉ３Ｎ４）膜、比誘電率が８程度であるアルミニウム酸化物（Ａｌ２Ｏ３）膜、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１４程度であるスカンジウム酸化物（Ｓｃ２Ｏ３）膜もしくはガドリニウム酸化物（Ｇｄ２Ｏ３）膜、比誘電率が１６程度であるイットリウム酸化物（Ｙ２Ｏ３）膜もしくはサマリウム酸化物（Ｓｍ２Ｏ３）膜、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ２）膜もしくはジルコニウム酸化物（ＺｒＯ２）膜、比誘電率が２５程度であるタンタル酸化物（Ｔａ２Ｏ５）膜もしくはランタン酸化物（Ｌａ２Ｏ３）膜、比誘電率が３５程度であるバリウム酸化物（ＢａＯ）膜、比誘電率が４０程度であるビスマス酸化物（Ｂｉ２Ｏ３）膜、のいずれか１つの単層膜或いはこれらの複数を積層した複合膜が使用可能である。更には、これらとシリコン酸化膜との複合膜でもよい。複合膜は３層以上の積層構造でもよい。但し、膜全体としての比誘電率は５−５．５程度よりも大きい膜が望ましい。また、ハフニウム・アルミネート（ＨｆＡｌＯ）膜のような３元系の化合物からなる絶縁膜でもよい。即ち、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、ガドリニウム（Ｇｄ）、イットリウム（Ｙ）、サマリウム（Ｓｍ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ランタン（Ｌａ）、バリウム（Ｂａ）、ビスマス（Ｂｉ）のいずれか１つの元素を少なくとも含む酸化物もしくは窒化物であっても使用可能である。また、前記第２の絶縁膜として前記のＳｉＯ２よりも高誘電率な絶縁膜のいずれの組み合わせを用いることでも同様の効果を得ることができる。
図２１に示すように、前記第２の絶縁膜６１上に第２の導電層６２を１０−２００ｎｍの厚さに形成する。前記第２の導電層６２はＳｉを含む材料を用いて形成する。前記第２の導電層６２は不揮発性半導体記憶装置における制御電極となる。
図２１のXXII-XXII断面である図２２に示すように、前記第２の導電層６２上に第３の絶縁膜６３を１０−５００ｎｍの厚さに形成する。前記第３の絶縁膜６３上にレジストを塗布しパターニングしてレジストパターン６４を形成し、通常の方法により前記第１の絶縁膜１２までエッチングする。この際、前記第２の絶縁膜６１内に炭素を含む結合基が多く存在すると、膜自体の結合が弱くなり、前記エッチングを容易に行うことができる。
しかる後、１００℃以上１２００℃以下の温度でアニール（ポストデポジションアニール：ＰＤＡ）を行う。このＰＤＡ工程により前記第２の絶縁膜６１の高密度化を行う。また、同時にこのＰＤＡ工程で前記第２の絶縁膜６１と前記２層目の導電層１９との界面６５及び前記第２の絶縁膜６１と前記第２の導電層６２との界面６６で反応が起きる。これら界面での反応により前記２層目の導電層１９及び前記第２の導電層６２から前記第２の絶縁膜６１中にＳｉが拡散する。結果として、低密度の前記第２の絶縁膜６１に多くのＳｉを含ませることができる。
この実施例によれば、成膜の際に炭素を含むＡｌソースを用いて、成膜温度を６００℃以下で行っているので、絶縁膜内の炭素濃度を上げることができ、絶縁膜６１の加工を容易にできる。Ｓｉの拡散量は絶縁膜の密度と相関があり、密度が小さい程より多くのＳｉが絶縁膜中に取り込まれる。炭素を多く含み絶縁膜の密度を下げ、ＰＤＡ工程後、絶縁膜６１中に多量のＳｉを含ませることでリーク電流を減少させることができる。
次に、前記した不揮発性半導体記憶装置、即ち、不揮発性メモリセルを用いたＮＡＮＤ型フラッシュメモリについて説明する。
図２３はＮＡＮＤ型フラッシュメモリの構成を示す平面図（ビット線は図示していない）であり、図２４はその等価回路を示す。図２５は図２３のXXV-XXV断面を示し、図２６は図２３のXXVI-XXVI断面を示す。
図２３及び２４に示すように、各ＮＡＮＤセルユニットは、直列接続されたメモリセルＭ１−Ｍ８と、これらメモリセルの両端部にそれぞれ配置された選択トランジスタＳ１及びＳ２とを含んでいる。
前記選択トランジスタＳ１及びＳ２には選択ゲート線ＳＧ１及びＳＧ２が接続されており、前記メモリセルＭ１−Ｍ８には制御ゲート線（ワード線）ＣＧ１−ＣＧ８が接続されている。また、各選択トランジスタＳ１にはビット線（ＢＬ１、ＢＬ２等）が接続されている。ここでは、メモリセルが８個の場合について示しているが、メモリセルの数は８個に限定されるものではなく、例えば、１６個でも３２個でもよい。
図２５及び２６に示すように、ｐ型シリコン基板１１にメモリセルＭ１−Ｍ８及び選択トランジスタＳ１及びＳ２が形成される。なお、図において前記各メモリセルＭ１−Ｍ８は前記第１の実施例と同一の構造を有しているので、同一部分には同一符号を付している。
即ち、各メモリセルＭ１−Ｍ８は、シリコン基板１１上に形成された第１の絶縁膜（トンネル絶縁膜）１２と、前記第１の絶縁膜１２上に設けられ、各々がポリシリコンからなる１層目の導電層１３と２層目の導電層１９とにより形成された浮遊ゲートと、前記浮遊ゲート上に形成された第１の相互拡散層２３２と、前記第１の相互拡散層２３２上に設けられ、シリコン酸化膜よりも高誘電率を有する第２の絶縁膜（電極間絶縁膜）２０と、前記第２の絶縁膜２０上に形成された第２の相互拡散層２３１と、前記第２の相互拡散層２３１上に設けられ、ポリシリコンにより形成され、第２の導電層２２からなる制御ゲートとを備えたゲート構造を有している。
隣接するＮＡＮＤセルユニット間は素子分離用絶縁膜１８により分離されている。前記制御ゲート２２上には、当業者に知られているように、ワード線（図示しない）が形成される。
また、メモリセル及び選択トランジスタ等は層間絶縁膜４１で覆われ、層間絶縁膜４１上にはビット線４２が形成される。シリコン基板１１には高濃度ソース・ドレイン領域４３及び４４が形成され、高濃度領域４４には、コンタクトプラグ４５を介して前記ビット線４２が接続されている。
さらに、前記した実施例において、第１の導電層が２層である例を記載したが、これに限定されるものではなく、また、不揮発性半導体記憶装置は、ＮＡＮＤ型に限定されず、ＮＯＲ型にも適用できることは当業者には明らかである。
次に、実施の態様を示すと、下記のようになる。
（１）前記第２の絶縁膜は高誘電率絶縁膜からなる。
（２）前記相互拡散層は濃度勾配を有している。
（３）前記濃度勾配は上層の前記第２導電層のシリコンと、下層の前記第２の絶縁膜における金属成分とによる拡散により生じる。
（４）前記第２の絶縁膜はシリコン酸化物、シリコン窒化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか１つの単層膜或いは複数の積層膜からなる。
（５）前記アニール工程は５００−１２００℃で行われる。
（６）前記アニール工程により前記第２の絶縁膜と前記第２の導電層との界面に相互拡散層が形成される。
（７）前記アニール工程は酸化剤を含む雰囲気中で行われる。
（８）前記相互拡散層は前記第２の絶縁膜中に存在する金属を含むシリケート膜である。
（９）エッチング加工後にアニールを行うことにより、前記第１の導電層と２層目の導電層、及び前記第２の導電層の側壁は酸化されてそれぞれの端面部分で厚く、中央部分で薄いシリコン酸化膜が形成される。
（１０）前記第２の導電層上に絶縁膜を形成した後、エッチング加工を行い、ＰＤＡを行う。
（１１）ＰＤＡを行った後に、ソース・ドレイン領域を形成する。
（１２）ＮＡＮＤ型フラッシュメモリは、直列接続された複数のメモリセルと、前記メモリセルの両端部に各々配置された選択トランジスタとを有する複数のＮＡＮＤセルユニットを含み、
前記各メモリセルは、
半導体基板に形成された素子分離溝に埋め込まれ、複数の素子形成領域を画成する素子分離絶縁膜と、
前記各素子形成領域に第１のゲート絶縁膜を介して設けられた浮遊ゲートと、
前記浮遊ゲート上に第２のゲート絶縁膜を介して設けられた制御ゲートと、
前記第２のゲート絶縁膜と前記制御ゲートとの界面に介在する相互拡散層と、
前記半導体基板に設けられたソース・ドレイン領域とを具備する。
（１３）前記第２のゲート絶縁膜は高誘電率絶縁膜からなる。
本発明の第１の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第１の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第１の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第１の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第１の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す平面図である。 本発明の第１の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第１の実施例による不揮発性半導体記憶装置を模式的に示す断面図である。 本発明の第２の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第２の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第２の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第３実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第３実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 アルミナ膜における深さ（ｎｍ）とＳｉ濃度（ｃｍ−３）との関係を示す図である。 本発明の第３の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第３の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第４の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第４の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明及び従来技術における制御ゲート電極−電極間絶縁膜−浮遊ゲート電極構造のバンド図である。 本発明の第５の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第５の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第５の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 本発明の第５の実施例による不揮発性半導体記憶装置の製造工程の一部を模式的に示す断面図である。 ＮＡＮＤ型フラッシュメモリの構成を示す平面図である。 ＮＡＮＤ型フラッシュメモリの等価回路を示す図である。 図２３のXXV-XXV断面を示す図である。 図２３のXXVI-XXVI断面を示す図である。
符号の説明
１０…不揮発性半導体記憶装置、１１…ｐ型シリコン基板、１２…第１の絶縁膜、１３…第１の導電層、１４…シリコン窒化膜、１５…シリコン酸化膜、１６…レジストマスク、１７…素子分離溝、１８…絶縁膜、１９…２層目の導電層、２０…第２の絶縁膜、２１…絶縁膜、２２…第２の導電層、２３…シリケート層、２４…レジスト、２５…ソース・ドレイン領域、３１…絶縁膜、３２…レジスト、３３１，３３２…シリケート層、３４…シリコン酸化膜、４１…第２の絶縁膜、４２…Ｓｉ層、４３…第３の絶縁膜、４４…第２の導電層、４５…Ｓｉを含む第２の絶縁膜、４６…Ｓｉを含む第３の絶縁膜、４７…拡散バリア膜、５１…電極間絶縁膜、５２…制御ゲート電極、５３…界面酸化層、５４，５５…アルミニウム添加のリンドープポリシリコン導電層、６１…第２の絶縁膜、６２…第２の導電層、６３…第３の絶縁膜

Claims (9)

  1. 半導体基板と、
    前記半導体基板に形成された素子分離溝に埋め込まれ、複数の素子形成領域を画成する素子分離絶縁膜と、
    前記各素子形成領域に第１の絶縁膜を介して設けられた浮遊ゲートと、
    前記浮遊ゲート上に第２の絶縁膜を介して設けられた制御ゲートと、
    前記半導体基板に設けられたソース・ドレイン領域とを具備し、
    少なくとも前記第２の絶縁膜と前記制御ゲートとの界面に相互拡散層が介在することを特徴とする半導体記憶装置。
  2. 前記相互拡散層は、前記制御ゲートに含まれるシリコン元素と前記第２の絶縁膜に含まれる金属元素との混合酸化物であるシリケート層からなることを特徴とする請求項１記載の半導体記憶装置。
  3. 前記シリケート層は０．１−２０ｎｍの厚さを有することを特徴とする請求項２記載の半導体記憶装置。
  4. 半導体基板と、
    前記半導体基板に形成された素子分離溝に埋め込まれ、複数の素子形成領域を画成する素子分離絶縁膜と、
    前記各素子形成領域に第１の絶縁膜を介して設けられた浮遊ゲートと、
    前記浮遊ゲート上に第２の絶縁膜を介して設けられた制御ゲートと、
    前記半導体基板に設けられたソース・ドレイン領域とを具備し、
    前記第２の絶縁膜は、高誘電率を有すると共にシリコンを含む絶縁膜からなることを特徴とする半導体記憶装置。
  5. 少なくとも前記第１の絶縁膜と前記浮遊ゲートとの間に拡散バリア膜が介在することを特徴とする請求項４記載の半導体記憶装置。
  6. 半導体基板と、
    前記半導体基板に形成された素子分離溝に埋め込まれ、複数の素子形成領域を画成する素子分離絶縁膜と、
    前記各素子形成領域に第１の絶縁膜を介して設けられ、ポリシリコンからなる浮遊ゲートと、
    前記浮遊ゲート上に設けられ、金属元素を含む第２の絶縁膜と、
    前記第２の絶縁膜上に設けられ、ポリシリコンからなる制御ゲートと、
    前記半導体基板に設けられたソース・ドレイン領域とを具備し、
    前記浮遊ゲート及び制御ゲートの表面には、それぞれ金属元素を含むポリシリコン導電層と、前記制御ゲートに含まれるシリコン元素と前記第２の絶縁膜に含まれる金属元素との混合酸化物であるシリケート層からなる相互拡散層とを有する
    ことを特徴とする半導体記憶装置。
  7. 半導体基板と、
    前記半導体基板に形成された素子分離溝に埋め込まれ、複数の素子形成領域を画成する素子分離絶縁膜と、
    前記各素子形成領域に第１の絶縁膜を介して設けられた浮遊ゲートと、
    前記浮遊ゲート上に設けられ、高誘電率を有すると共に炭素を含む第２の絶縁膜と、
    前記第２の絶縁膜上に設けられた制御ゲートと、
    前記半導体基板に設けられたソース・ドレイン領域とを具備する
    ことを特徴とする半導体記憶装置。
  8. 半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に第１の導電層を形成する工程と、
    前記第１の導電層上に金属元素を含む第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上にシリコン元素を含む第２の導電層を形成する工程と、
    前記半導体基板をアニールし、前記第２の絶縁膜及び前記第２の導電層の界面に相互拡散層を形成する工程と、
    前記半導体基板の表面まで順次エッチングしてパターン形成し、複数個のメモリセルを形成する工程とを
    具備することを特徴とする半導体記憶装置の製造方法。
  9. 前記第２の導電層上にさらに第３の絶縁膜を形成した後、前記半導体基板をアニールすることを特徴とする請求項８記載の半導体記憶装置の製造方法。
JP2005027847A 2004-03-26 2005-02-03 半導体記憶装置及びその製造方法 Pending JP2005311300A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005027847A JP2005311300A (ja) 2004-03-26 2005-02-03 半導体記憶装置及びその製造方法
KR1020050024527A KR100674547B1 (ko) 2004-03-26 2005-03-24 반도체 기억 장치 및 그 제조 방법
US11/088,947 US7294878B2 (en) 2004-03-26 2005-03-25 Semiconductor memory device and method of manufacturing the same
US11/763,070 US7368780B2 (en) 2004-03-26 2007-06-14 Semiconductor memory device and method of manufacturing the same
US12/054,089 US8198159B2 (en) 2004-03-26 2008-03-24 Semiconductor memory device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092535 2004-03-26
JP2005027847A JP2005311300A (ja) 2004-03-26 2005-02-03 半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005311300A true JP2005311300A (ja) 2005-11-04

Family

ID=34988757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027847A Pending JP2005311300A (ja) 2004-03-26 2005-02-03 半導体記憶装置及びその製造方法

Country Status (3)

Country Link
US (3) US7294878B2 (ja)
JP (1) JP2005311300A (ja)
KR (1) KR100674547B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250565A (ja) * 2006-03-13 2007-09-27 Toshiba Corp 不揮発性半導体メモリ装置及びその製造方法
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
KR100858758B1 (ko) 2005-10-14 2008-09-16 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
JP2009081316A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置
US7525144B2 (en) 2006-03-30 2009-04-28 Kabushiki Kaisha Toshiba Insulating film and semiconductor device
JP2009239157A (ja) * 2008-03-28 2009-10-15 Toshiba Corp 半導体装置の製造方法
JP2010140996A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7952136B2 (en) 2006-10-17 2011-05-31 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage apparatus and method for manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311300A (ja) 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
KR100618895B1 (ko) * 2005-04-27 2006-09-01 삼성전자주식회사 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법
JP2006310601A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置およびその製造方法
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法
US7544596B2 (en) * 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
JP2007096151A (ja) * 2005-09-30 2007-04-12 Toshiba Corp 半導体記憶装置およびその製造方法
KR100717770B1 (ko) * 2006-04-24 2007-05-11 주식회사 하이닉스반도체 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
JP4936790B2 (ja) * 2006-05-22 2012-05-23 株式会社東芝 半導体装置
JP2007317801A (ja) * 2006-05-24 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP4282691B2 (ja) * 2006-06-07 2009-06-24 株式会社東芝 半導体装置
JP2008016626A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
JP2008016681A (ja) * 2006-07-06 2008-01-24 Toshiba Corp 不揮発性半導体記憶装置
US7906804B2 (en) 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
JP4250642B2 (ja) * 2006-08-16 2009-04-08 株式会社東芝 不揮発性半導体メモリ
JP4901452B2 (ja) * 2006-12-19 2012-03-21 株式会社東芝 不揮発性半導体メモリ
US20090001443A1 (en) * 2007-06-29 2009-01-01 Intel Corporation Non-volatile memory cell with multi-layer blocking dielectric
US7776688B2 (en) * 2007-08-08 2010-08-17 Spansion Llc Use of a polymer spacer and Si trench in a bitline junction of a flash memory cell to improve TPD characteristics
US7838363B2 (en) * 2007-10-31 2010-11-23 Freescale Semiconductor, Inc. Method of forming a split gate non-volatile memory cell
US8008707B2 (en) 2007-12-14 2011-08-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
US20090309150A1 (en) * 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device
KR101964132B1 (ko) * 2012-10-15 2019-04-01 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9401279B2 (en) 2013-06-14 2016-07-26 Sandisk Technologies Llc Transistor gate and process for making transistor gate
US9012973B2 (en) 2013-08-14 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
CN106486485A (zh) * 2015-08-31 2017-03-08 旺宏电子股份有限公司 存储器元件及其制造方法
JP2020155635A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127177A (ja) 1984-11-27 1986-06-14 Toshiba Corp 半導体装置及びその製造方法
JP2656986B2 (ja) 1989-10-02 1997-09-24 松下電子工業株式会社 不揮発性半導体記憶装置の製造方法
US5498558A (en) * 1994-05-06 1996-03-12 Lsi Logic Corporation Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same
US5631179A (en) * 1995-08-03 1997-05-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing metallic source line, self-aligned contact for flash memory devices
US6208003B1 (en) * 1997-09-26 2001-03-27 Nippon Steel Corporation Semiconductor structure provided with a polycide interconnection layer having a silicide film formed on a polycrystal silicon film
US6020238A (en) * 1997-11-25 2000-02-01 Advanced Micro Devices, Inc. Method of fabricating a high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory
JP3754234B2 (ja) * 1998-04-28 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート構造側壁の酸化膜の形成方法
US5994734A (en) * 1998-07-21 1999-11-30 Winbond Electronics Corp. Modified gate structure for non-volatile memory and its method of fabricating the same
US6144054A (en) * 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region
TW466692B (en) 1999-05-27 2001-12-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
KR100356471B1 (ko) 1999-12-29 2002-10-18 주식회사 하이닉스반도체 플래쉬 이이피롬 셀의 제조 방법
KR100351450B1 (ko) 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR20010066386A (ko) 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
DE10037383A1 (de) * 2000-08-01 2002-02-21 Pilz Gmbh & Co Sicherheitsschaltgerät zum sicheren Abschalten eines elektrischen Verbrauchers, insbesondere einer elektrisch angetriebenen Maschine
US6835987B2 (en) * 2001-01-31 2004-12-28 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
JP2003332566A (ja) 2002-05-14 2003-11-21 Fujitsu Ltd 半導体装置およびその製造方法
US6734484B2 (en) * 2002-08-26 2004-05-11 Intellignet Sources Development Corp. Vertical transistor DRAM structure and its manufacturing methods
JP4237561B2 (ja) * 2003-07-04 2009-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JP3923926B2 (ja) * 2003-07-04 2007-06-06 株式会社東芝 半導体記憶装置
US7115509B2 (en) * 2003-11-17 2006-10-03 Micron Technology, Inc. Method for forming polysilicon local interconnects
JP2005311300A (ja) 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007096151A (ja) 2005-09-30 2007-04-12 Toshiba Corp 半導体記憶装置およびその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858758B1 (ko) 2005-10-14 2008-09-16 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
JP2007250565A (ja) * 2006-03-13 2007-09-27 Toshiba Corp 不揮発性半導体メモリ装置及びその製造方法
US7525144B2 (en) 2006-03-30 2009-04-28 Kabushiki Kaisha Toshiba Insulating film and semiconductor device
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
US8609487B2 (en) 2006-04-14 2013-12-17 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US7952136B2 (en) 2006-10-17 2011-05-31 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage apparatus and method for manufacturing the same
US8318602B2 (en) 2006-10-17 2012-11-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage apparatus and method for manufacturing the same
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
US8237217B2 (en) 2007-09-26 2012-08-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US7956406B2 (en) 2007-09-26 2011-06-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8426909B2 (en) 2007-09-26 2013-04-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8581331B2 (en) 2007-09-26 2013-11-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2009081316A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置
US8823080B2 (en) 2007-09-26 2014-09-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9142686B2 (en) 2007-09-26 2015-09-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9231116B2 (en) 2007-09-26 2016-01-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9379256B2 (en) 2007-09-26 2016-06-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9590117B2 (en) 2007-09-26 2017-03-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2009239157A (ja) * 2008-03-28 2009-10-15 Toshiba Corp 半導体装置の製造方法
JP2010140996A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US7294878B2 (en) 2007-11-13
KR20060044686A (ko) 2006-05-16
US20070235799A1 (en) 2007-10-11
US7368780B2 (en) 2008-05-06
KR100674547B1 (ko) 2007-01-26
US8198159B2 (en) 2012-06-12
US20080176389A1 (en) 2008-07-24
US20050212036A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
KR100674547B1 (ko) 반도체 기억 장치 및 그 제조 방법
US9142685B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
US12484217B2 (en) Embedded flash memory device with floating gate embedded in a substrate
KR100571083B1 (ko) 반도체 기억 장치 및 그 제조 방법
JP5361328B2 (ja) 不揮発性半導体記憶装置の製造方法
US7902588B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP2005235987A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
KR100932032B1 (ko) 반도체 장치 및 그 제조 방법
JP2010283127A (ja) 半導体装置およびその製造方法
JP2009252774A (ja) 半導体記憶装置およびその製造方法
JP2009170781A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2007287856A (ja) 半導体装置の製造方法
JP2009277858A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
JP5132330B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US20070075357A1 (en) Semiconductor storage device and manufacturing method thereof
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
US7867849B2 (en) Method of manufacturing a non-volatile semiconductor device
JP2010045239A (ja) 不揮発性半導体記憶装置の製造方法
JP2007317801A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2009064822A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707