[go: up one dir, main page]

JP2005311344A - Semiconductor element mounting method and semiconductor element mounting body - Google Patents

Semiconductor element mounting method and semiconductor element mounting body Download PDF

Info

Publication number
JP2005311344A
JP2005311344A JP2005085975A JP2005085975A JP2005311344A JP 2005311344 A JP2005311344 A JP 2005311344A JP 2005085975 A JP2005085975 A JP 2005085975A JP 2005085975 A JP2005085975 A JP 2005085975A JP 2005311344 A JP2005311344 A JP 2005311344A
Authority
JP
Japan
Prior art keywords
mounting substrate
functional
mounting
functional chip
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005085975A
Other languages
Japanese (ja)
Inventor
Virahampal Sing
ビラハムパル シング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005085975A priority Critical patent/JP2005311344A/en
Publication of JP2005311344A publication Critical patent/JP2005311344A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/0198

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 液体中における自己整合を利用した実装方法において、実装用基板上における複数の機能チップの配置位置に機能チップを高効率に配置できるようにする。
【解決手段】 主面上に形成され、複数の機能チップ103と対応する複数のリセス部104を有する実装用基板102と、該実装用基板102の上に載置され、各リセス部104を露出すると共に各機能チップ103をそれぞれ閉じ込める開口部からなる複数の閉じ込め領域101aを有する平面板101とを用意する。続いて、実装用基板102上における各閉じ込め領域101aに各機能チップ103をそれぞれ投入し、その後、機能チップ103を有する実装用基板102を平面板101と共に液体に浸す。液体に浸された平面板101に対して振動を与えることにより、各機能チップ103を実装用基板102のリセス部104に速やかに嵌め込むことができる。
【選択図】 図2
PROBLEM TO BE SOLVED: To make it possible to efficiently arrange functional chips at the arrangement positions of a plurality of functional chips on a mounting substrate in a mounting method using self-alignment in a liquid.
A mounting substrate having a plurality of recess portions 104 formed on a main surface and corresponding to a plurality of functional chips 103, and placed on the mounting substrate 102 to expose each recess portion 104. In addition, a flat plate 101 having a plurality of confinement regions 101a each having an opening for confining each functional chip 103 is prepared. Subsequently, each functional chip 103 is put into each confinement region 101 a on the mounting substrate 102, and then the mounting substrate 102 having the functional chip 103 is immersed in a liquid together with the flat plate 101. By applying vibration to the flat plate 101 immersed in the liquid, each functional chip 103 can be quickly fitted into the recessed portion 104 of the mounting substrate 102.
[Selection] Figure 2

Description

本発明は、半導体素子等である微細で且つ複数の機能チップを実装用基板上に一括に実装する実装方法を用いた半導体素子の実装方法及び半導体素子実装体に関する。   The present invention relates to a semiconductor element mounting method and a semiconductor element mounting body using a mounting method in which a fine and a plurality of functional chips, such as semiconductor elements, are collectively mounted on a mounting substrate.

近年、半導体素子を作製する際に、電子部品等の微細な機能チップを、ウェハ又は基板などの実装用基板上に一括でかつ同時に実装する技術が、大きな注目を集めている。現状において、通常の大量生産による実装は、組立ロボットが機能チップを保持して所定の位置に配置する手法が採られている。しかしながら、組立ロボットは、そのコストと処理速度に限界があることから、大量の機能チップをより迅速に且つ低コストで実装できる他の手段を探す必要が生じてきている。   2. Description of the Related Art In recent years, when a semiconductor element is manufactured, a technique for mounting minute functional chips such as electronic components on a mounting substrate such as a wafer or a substrate at the same time has attracted a great deal of attention. At present, mounting by normal mass production employs a method in which an assembly robot holds a functional chip and places it at a predetermined position. However, since the assembly robot has limitations on its cost and processing speed, it has become necessary to search for other means capable of mounting a large number of functional chips more quickly and at a lower cost.

最近、この目的を達成する技術の1つに液体中で複数の機能チップを自己整合的に実装用基板に実装する技術である流体自己実装(Fluidic Self Assembly:FSA)法が提案されている。 以下、従来のFSA法について図7及び図8を参照しながら説明する。   Recently, a fluid self assembly (FSA) method, which is a technique for mounting a plurality of functional chips on a mounting substrate in a liquid in a self-aligned manner, has been proposed as one of the techniques for achieving this object. Hereinafter, the conventional FSA method will be described with reference to FIGS.

図7は第1の従来例に係るFSA法を用いた半導体素子実装体300Aを模式的に示している。図7に示すように、ウェハ又はプリント回路基板からなり、その表面に実装位置を規制する複数のリセス部410aが設けられた実装用基板410は液体中にその表面を液面から傾けて保持される。続いて、多数の機能チップ400が分散されたスラリ状の液体311をピペット310を通して実装用基板410の表面に注ぐ。ここで、機能チップ400の形状は、通常、正方形状、円盤状又は球形状である。実装用基板410の表面に注がれた液体311に含まれる多数の機能チップ400は該実装用基板410の表面を滑りながら、形状が一致する空のリセス部410aに偶然に且つ自然に嵌まり込む。   FIG. 7 schematically shows a semiconductor element mounting body 300A using the FSA method according to the first conventional example. As shown in FIG. 7, a mounting substrate 410 made of a wafer or a printed circuit board and provided with a plurality of recess portions 410a for regulating the mounting position on the surface thereof is held in the liquid with its surface tilted from the liquid surface. The Subsequently, a slurry-like liquid 311 in which a large number of functional chips 400 are dispersed is poured onto the surface of the mounting substrate 410 through the pipette 310. Here, the shape of the functional chip 400 is usually a square shape, a disk shape, or a spherical shape. A large number of functional chips 400 contained in the liquid 311 poured on the surface of the mounting substrate 410 are accidentally and naturally fitted into an empty recess portion 410a having the same shape while sliding on the surface of the mounting substrate 410. Include.

また、図8は第2の従来例に係るバブルポンプ付き半導体素子実装体300Bを模式的に示している。図8に示すように、バブルポンプ付き半導体素子実装体300Bは、液体311及び実装用基板410を収納する容器312と、機能チップ400を循環するバブルポンプシステム313とから構成されている。   FIG. 8 schematically shows a semiconductor element mounting body 300B with a bubble pump according to a second conventional example. As shown in FIG. 8, the semiconductor element mounting body 300 </ b> B with a bubble pump includes a container 312 that stores a liquid 311 and a mounting substrate 410, and a bubble pump system 313 that circulates the functional chip 400.

バブルポンプシステム313は、実装用基板410のリセス部に嵌まらなかった機能チップ400を実装用基板410よりも高い位置にまで泡311aの浮力によって搬送する。搬送された機能チップ400は、再度、実装用基板410の表面に注がれる。泡311aは、バブルポンプシステム313に供給される窒素ガス314から、バブルポンプシステム313の下部に設けられた泡速度制御器313aによって生成される。
米国特許第5904545号明細書
The bubble pump system 313 conveys the functional chip 400 that has not been fitted into the recess portion of the mounting substrate 410 to a position higher than the mounting substrate 410 by the buoyancy of the bubbles 311a. The conveyed functional chip 400 is poured again on the surface of the mounting substrate 410. The bubble 311 a is generated from the nitrogen gas 314 supplied to the bubble pump system 313 by a bubble speed controller 313 a provided at the lower part of the bubble pump system 313.
US Pat. No. 5,904,545

しかしながら、前記従来の半導体素子実装体においては、実装用基板の各リセス部に機能チップが嵌合する確率は各リセスの密度に依存する。したがって、高い実装効率を得るには、各リセスの密度と比較して、膨大な数の機能チップを用意する必要がある。一方、図8に示したバブルポンプにおいては、リセスに嵌合されなかった機能チップは再利用することが可能となるため、必要な機能チップの個数を減らすことが可能となる。しかしながら、これらの半導体素子実装体を用いても実装効率には限界があり、例えば、半導体素子の形状に実装効率が依存するという課題を有する。例えば、ある厚さとサイズを持つ円盤状の機能チップを平面正方形状に変えると、実装効率が90%以上から40%以下にまで低下することが報告されている。このことは、対称軸がより少ない形状の機能チップにおいては、その実装効率がより低下することを示している。従って、例えば、平面正方形状の機能チップを平面長方形状に変えた場合、正方形の端部が4方向に対称であるのに対し、長方形は2方向にしか対称でないことから、その実装効率はさらに半分程度にまで減ると考えられる。その上、これらの平面長方形状の機能チップが半導体レーザのようにチップ自体に方向性が与えられている場合には、実装効率はさらにその半分に低下し、実装効率は10%を越えないと考えられる。通常、機能チップの実装効率は99%(少なくとも90%)を越える必要があるため、機能チップのサイズや形状に関係なく、高い実装効率で実装可能な機能チップの実装方法が要求される。   However, in the conventional semiconductor element mounting body, the probability that the functional chip fits into each recess portion of the mounting substrate depends on the density of each recess. Therefore, in order to obtain high mounting efficiency, it is necessary to prepare a huge number of functional chips as compared with the density of each recess. On the other hand, in the bubble pump shown in FIG. 8, since the functional chips that are not fitted in the recesses can be reused, the number of necessary functional chips can be reduced. However, even if these semiconductor element mounting bodies are used, the mounting efficiency is limited, and for example, there is a problem that the mounting efficiency depends on the shape of the semiconductor element. For example, it has been reported that when a disk-shaped functional chip having a certain thickness and size is changed to a planar square shape, the mounting efficiency is reduced from 90% to 40%. This indicates that the mounting efficiency of the functional chip having a shape with fewer symmetry axes is further reduced. Therefore, for example, when a planar square functional chip is changed to a planar rectangle, the square end is symmetrical in four directions, whereas the rectangle is only symmetric in two directions. It is thought to decrease to about half. In addition, when these planar rectangular functional chips are given directionality to the chip itself like a semiconductor laser, the mounting efficiency is further reduced by half, and the mounting efficiency must not exceed 10%. Conceivable. Usually, since the mounting efficiency of a functional chip needs to exceed 99% (at least 90%), a functional chip mounting method that can be mounted with high mounting efficiency is required regardless of the size and shape of the functional chip.

本発明は、前記従来の問題を解決し、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップとサイズが一致するリセス部に液体中で自己整合的に高効率かつ迅速に実装できるようにすることを目的とする。   The present invention solves the above-described conventional problems, and in a liquid, a plurality of functional chips are provided in a recess portion provided on a mounting substrate and having the same size as the functional chip in a liquid, regardless of the size and shape. The purpose is to enable efficient and quick implementation.

前記の目的を達成するため、本発明は、複数の機能チップを分散した液体を多数のリセス部が設けられた実装用基板上にでたらめに注ぐのではなく、実装用基板上のリセス部よりも大きく且つ機能チップの寸法により特定される限界よりも小さい領域ごとに各機能チップを閉じ込めることにより、そのサイズと形状とに依らず、所望の個数すなわち実装用基板に実装したいだけの個数の機能チップを用意するだけでほぼ100%の実装効率を実現することができるようになる。   In order to achieve the above-mentioned object, the present invention does not randomly pour a liquid in which a plurality of functional chips are dispersed onto a mounting substrate provided with a large number of recesses, but rather than the recesses on the mounting substrate. By enclosing each functional chip for each area that is larger and smaller than the limit specified by the size of the functional chip, the desired number of functional chips, that is, the number of functional chips that are desired to be mounted on the mounting substrate, regardless of their size and shape. It is possible to achieve a mounting efficiency of almost 100% simply by preparing the above.

具体的に、本発明に係る第1の半導体素子の実装方法は、主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入する工程(b)と、機能チップを有する実装用基板を平面板と共に液体に浸す工程(c)と、実装用基板を固定した状態で、液体に浸された平面板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む工程(d)とを備えていることを特徴とする。   Specifically, a first semiconductor element mounting method according to the present invention includes a mounting substrate formed on a main surface and having a plurality of recess portions each corresponding to a plurality of functional chips and a planar shape, and the mounting A step (a) of preparing a flat plate having a plurality of confinement regions each having an opening for confining each functional chip while being exposed on each substrate and exposing each recess and its peripheral part; The step (b) of putting each functional chip into each confinement region on the substrate, the step (c) of immersing the mounting substrate having the functional chip in the liquid together with the flat plate, and the liquid in a state where the mounting substrate is fixed A step (d) of fitting a plurality of functional chips into the recesses of the mounting substrate by applying displacement to the flat plate immersed in the substrate.

第1の半導体素子の実装方法によると、平面形状が機能チップと対応する複数のリセス部を有する実装用基板の上に、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板を載置し、各閉じ込め領域に各機能チップがそれぞれ投入された後に、液体に浸された状態で平面板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む。これにより、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いて高効率、高信頼性及び迅速に実装することが可能となる。   According to the first semiconductor element mounting method, the recesses and their peripheral portions are exposed and the functional chips are confined on the mounting substrate having a plurality of recess portions whose planar shapes correspond to the functional chips. A flat plate having a plurality of confining regions is placed, and each functional chip is placed in each confining region, and then a plurality of displacements are applied to the flat plate while being immersed in liquid. Fit the functional chip into the recess of the mounting board. As a result, regardless of the size and shape of multiple functional chips, high efficiency, high reliability, and quick mounting are achieved using fluid flow and gravity in the recesses provided on the mounting board and corresponding to the functional chips. It becomes possible to do.

本発明に係る第2の半導体素子の実装方法は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入する工程(b)と、機能チップを有する実装用基板を平面板と共に液体に浸す工程(c)と、平面板を固定した状態で、液体に浸された実装用基板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む工程(d)とを備えていることを特徴とする。   A second semiconductor element mounting method according to the present invention includes a mounting substrate formed on a main surface, each having a plurality of recesses corresponding to a plurality of functional chips each including a semiconductor element and a planar shape, and the mounting A step (a) of preparing a flat plate having a plurality of confinement regions each having an opening for confining each functional chip while being exposed on each substrate and exposing each recess and its peripheral part; The step (b) of putting each functional chip into each confinement region on the substrate, the step (c) of immersing the mounting substrate having the functional chip in the liquid together with the flat plate, and the liquid in the state where the flat plate is fixed. And a step (d) of fitting a plurality of functional chips into the recesses of the mounting substrate by applying displacement to the immersed mounting substrate.

第2の半導体素子の実装方法によると、平面形状が機能チップと対応する複数のリセス部を有する実装用基板の上に、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板を載置し、各閉じ込め領域に各機能チップがそれぞれ投入された後に、液体に浸された状態で実装用基板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む。これにより、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いて高効率、高信頼性及び迅速に実装することが可能となる。   According to the second semiconductor element mounting method, the recesses and their peripheral portions are exposed and the functional chips are confined on the mounting substrate having a plurality of recess portions whose planar shapes correspond to the functional chips. By placing a flat plate having a plurality of confinement regions and placing each functional chip in each confinement region and then displacing the mounting substrate in a state immersed in liquid, a plurality of Is inserted into the recess of the mounting board. As a result, regardless of the size and shape of multiple functional chips, high efficiency, high reliability, and quick mounting are achieved using fluid flow and gravity in the recesses provided on the mounting board and corresponding to the functional chips. It becomes possible to do.

本発明に係る第3の半導体素子の実装方法は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成されリセス部よりも平面寸法が小さい微小溝を有する実装用基板と、該実装用基板に微小溝の内側を可動に設けられた微小ピンと、実装用基板の上に載置され、各リセス部及び各微小溝を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入する工程(b)と、機能チップを有する実装用基板を平面板及び微小ピンと共に液体に浸す工程(c)と、実装用基板及び平面板を固定した状態で、液体に浸された微小ピンに対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む工程(d)とを備えていることを特徴とする。   A third semiconductor element mounting method according to the present invention includes a plurality of recess portions formed on a main surface, each having a plurality of functional chips each including a semiconductor element and corresponding to a planar shape, and in the vicinity of each recess portion. A mounting substrate having a minute groove having a smaller planar dimension than the recessed portion, a minute pin that is movably provided inside the minute groove on the mounting substrate, and placed on the mounting substrate. And (a) preparing a flat plate having a plurality of confinement regions each having an opening for confining each functional chip while exposing each minute groove, and each functional chip in each confinement region on the mounting substrate. A step (b) of charging, a step (c) of immersing the mounting substrate having the functional chip in the liquid together with the flat plate and the micro pins, and a fine submerged in the liquid while the mounting substrate and the flat plate are fixed. By providing a displacement relative to the pin, characterized in that it comprises a step (d) of fitting a plurality of functional chips in the recessed portion of the mounting substrate.

第3の半導体素子の実装方法によると、平面形状が機能チップと対応する複数のリセス部及び該リセス部ごとの近傍に形成されリセス部よりも平面寸法が小さい微小溝を有する実装用基板の上に、各リセス部及び各微小溝を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板を載置し、各閉じ込め領域に各機能チップがそれぞれ投入された後に、液体に浸された状態で微小ピンに対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む。これにより、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いて高効率高信頼性及び迅速に実装することが可能となる。   According to the third semiconductor element mounting method, the top surface of the mounting substrate having a plurality of recess portions corresponding to the functional chip and a minute groove formed in the vicinity of each recess portion and having a smaller planar dimension than the recess portion. In addition, a flat plate having a plurality of confinement regions each having an opening that confines each functional chip and exposing each recess and each minute groove is placed, and after each functional chip is put into each confinement region, By displacing the micro pins while being immersed in the liquid, the plurality of functional chips are fitted into the recess portions of the mounting substrate. As a result, regardless of the size and shape of a plurality of functional chips, high-efficiency, high-reliability, and quick mounting using a fluid flow and gravity in a recess portion provided on the mounting substrate and corresponding to the functional chip. It becomes possible.

第1の半導体素子の実装方法は、工程(d)において、平面板に与える変位の限界は、リセス部に嵌め込まれていない未実装状態の機能チップがリセス部に移動し、且つ、リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることが好ましい。   In the mounting method of the first semiconductor element, in step (d), the limit of displacement given to the flat plate is that the unmounted functional chip that is not fitted in the recess portion moves to the recess portion, and A range that does not come into contact with the mounted functional chip is preferable.

また、第1の半導体素子の実装方法は、工程(d)において、平面板に与える変位の方向は、基板面に平行で且つ機能チップの端部又はリセス部の周縁部に対して垂直であることが好ましい。   In the first semiconductor element mounting method, in step (d), the direction of displacement applied to the flat plate is parallel to the substrate surface and perpendicular to the edge of the functional chip or the peripheral edge of the recess. It is preferable.

第2の半導体素子の実装方法は、工程(d)において、実装用基板に与える変位の限界は、リセス部に嵌め込まれていない未実装状態の機能チップがリセス部に移動し、且つ、リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることが好ましい。   In the mounting method of the second semiconductor element, in step (d), the limit of displacement given to the mounting substrate is that an unmounted functional chip that is not fitted in the recessed portion moves to the recessed portion, and the recessed portion It is preferable that it is in a range that does not come into contact with the mounted functional chip fitted in.

また、第2の半導体素子の実装方法は、工程(d)において、実装用基板に与える変位の方向は、基板面に平行で且つ機能チップの端部又はリセス部の周縁部に対して垂直であることが好ましい。   In the second semiconductor element mounting method, in the step (d), the direction of displacement applied to the mounting substrate is parallel to the substrate surface and perpendicular to the edge of the functional chip or the peripheral edge of the recess. Preferably there is.

第3の半導体素子の実装方法は、工程(d)において、微小ピンに与える変位の限界は、リセス部に嵌め込まれていない未実装状態の機能チップがリセス部に移動し、且つ、リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることが好ましい。   In the third semiconductor element mounting method, in step (d), the limit of displacement given to the micro pin is that the unmounted functional chip that is not fitted in the recess portion moves to the recess portion, and A range that does not come into contact with the mounted functional chip is preferable.

また、第3の半導体素子の実装方法において、実装用基板における微小溝は、工程(d)における微小ピンが変位する方向が基板面に平行で且つ機能チップの端部又はリセス部の周縁部に対して垂直となるように形成されていることが好ましい。   Further, in the third semiconductor element mounting method, the minute groove in the mounting substrate has a direction in which the minute pin is displaced in the step (d) parallel to the substrate surface and at the edge of the functional chip or the peripheral edge of the recess. It is preferably formed so as to be perpendicular to the surface.

第1又は第2の半導体素子の実装方法において、各機能チップはその平面形状における対称性が高く且つ方向性を有さない場合に、各閉じ込め領域の平面形状は、機能チップ又はリセス部の平面形状と相似形であることが好ましい。   In the first or second semiconductor element mounting method, when each functional chip has high symmetry in its planar shape and no directionality, the planar shape of each confinement region is the plane of the functional chip or the recess portion. It is preferable that the shape is similar to the shape.

また、第1又は第2の半導体素子の実装方法において、各機能チップはその平面形状における対称性が低い場合に、各閉じ込め領域の寸法を各機能チップが各閉じ込め領域内で90°以上回転しない値に設定することが好ましい。   Further, in the first or second semiconductor element mounting method, when each functional chip has low symmetry in its planar shape, the size of each confinement region does not rotate by 90 ° or more within each confinement region. It is preferable to set the value.

第1〜第3の半導体素子の実装方法は、工程(c)において、平面板をふたで覆った状態で、実装用基板及び平面板を液体に浸すことが好ましい。   In the method for mounting the first to third semiconductor elements, in the step (c), it is preferable to immerse the mounting substrate and the flat plate in a liquid with the flat plate covered with a lid.

また、第1〜第3の半導体素子の実装方法は、工程(b)よりも前に、実装用基板の各リセス部の底面上又は各機能チップの底面上に半田材を設ける工程(e)と、工程(d)よりも後に、実装用基板から液体を除去した後、実装用基板を加熱することにより、実装用基板と複数の機能チップとをそれぞれ固着する工程(f)とをさらに備えていることが好ましい。   The first to third semiconductor element mounting methods include a step (e) of providing a solder material on the bottom surface of each recess portion of the mounting substrate or the bottom surface of each functional chip prior to the step (b). And after the step (d), after removing the liquid from the mounting substrate, the mounting substrate is heated to further fix the mounting substrate and the plurality of functional chips, respectively (f). It is preferable.

この場合に、工程(f)において、複数の機能チップを上方から押圧しながら加熱することが好ましい。   In this case, in the step (f), it is preferable to heat the plurality of functional chips while pressing them from above.

本発明に係る第4の半導体素子の実装方法は、それぞれが半導体素子を含み、互いに大きさが異なり且つ平面形状が相似形である少なくとも2つのタイプからなる複数の機能チップを実装用基板上に実装する半導体素子の実装方法を対象とし、主面上に形成され、2つのタイプの機能チップとそれぞれの平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に2つのタイプの各機能チップを閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、複数の機能チップのうち一のタイプの機能チップの底面上と、実装用基板における複数のリセス部のうち他のタイプの機能チップと対応するリセス部の底面上とにそれぞれ半田材を設ける工程(b)と、実装用基板上における複数の閉じ込め領域のうち他のタイプの各機能チップと対応し且つ半田材が設けられたリセス部を含む閉じ込め領域に、他のタイプの各機能チップをそれぞれ投入する工程(c)と、他のタイプの機能チップを有する実装用基板を平面板と共に液体に浸す工程(d)と、液体に浸された実装用基板又は平面板に対して変位を与えることにより、他のタイプの機能チップを実装用基板の対応するリセス部に嵌め込む工程(e)と、実装用基板から液体を除去した後、実装用基板を加熱することにより、実装用基板と他のタイプの各機能チップとをそれぞれ固着する工程(f)と、実装用基板上における複数の閉じ込め領域のうち、一のタイプの各機能チップと対応するリセス部を含む閉じ込め領域に、その底面に半田材が設けられた一のタイプの各機能チップをそれぞれ投入する工程(g)と、一のタイプの機能チップを有する実装用基板を平面板と共に液体に浸す工程(h)と、液体に浸された実装用基板又は平面板に対して変位を与えることにより、一のタイプの機能チップを実装用基板の対応するリセス部に嵌め込む工程(i)と、実装用基板から液体を除去した後、実装用基板を加熱することにより、実装用基板と一のタイプの各機能チップとをそれぞれ固着する工程(j)とを備えていることを特徴とする。   According to a fourth semiconductor element mounting method of the present invention, a plurality of functional chips of at least two types, each including a semiconductor element, having different sizes and similar planar shapes, are mounted on a mounting substrate. A mounting substrate having a plurality of recess portions formed on a main surface and corresponding to two types of functional chips and corresponding planar shapes, on a mounting method of a semiconductor element to be mounted, and on the mounting substrate A step (a) of preparing a flat plate having a plurality of confinement regions formed by opening and confining each of the two types of functional chips while exposing each recess portion and its peripheral portion; and a plurality of functional chips Solder material on the bottom surface of one type of functional chip and on the bottom surface of the recess portion corresponding to another type of functional chip among the plurality of recessed portions on the mounting substrate. Each type of functional chip in the confinement region corresponding to each type of functional chip of the plurality of confinement regions on the mounting substrate and including a recess portion provided with a solder material. (C), a step (d) of immersing a mounting substrate having another type of functional chip in a liquid together with a flat plate, and a displacement relative to the mounting substrate or the flat plate immersed in the liquid. The step (e) of fitting another type of functional chip into the corresponding recess portion of the mounting substrate, and the mounting substrate by heating the mounting substrate after removing the liquid from the mounting substrate And (f) fixing each of the other types of functional chips, and among the plurality of confinement regions on the mounting substrate, the confinement region including the recess corresponding to each type of functional chip. A step (g) of introducing each type of functional chip having a solder material provided on the bottom surface thereof; a step (h) of immersing a mounting substrate having the functional chip of one type in a liquid together with a flat plate; The step (i) of fitting one type of functional chip into the corresponding recess portion of the mounting substrate by applying displacement to the mounting substrate or the flat plate immersed in the liquid, and the liquid from the mounting substrate After the removal, the method includes a step (j) of fixing the mounting substrate and each functional chip of one type by heating the mounting substrate.

第4の半導体素子の実装方法によると、互いに大きさが異なり且つ平面形状が相似形である少なくとも2つのタイプからなる複数の機能チップを実装用基板上に実装する場合に、工程(b)に示すように、複数の機能チップのうち一のタイプの機能チップの底面上と、実装用基板における複数のリセス部のうち他のタイプの機能チップと平面形状が対応するリセス部の底面上とにそれぞれ半田材を設けた後、続く工程(c)において、他のタイプの各機能チップと平面形状が対応し且つ半田材が設けられたリセス部を含む閉じ込め領域に、半田材が設けられていない他のタイプの各機能チップを投入して、その後は、本発明の第1の実装方法と同様に実装する。その後、工程(g)において、一のタイプの各機能チップと対応するリセス部を含む閉じ込め領域に、底面に半田材が設けられた一のタイプの各機能チップをそれぞれ投入する。このようにすると、例えばその底面に半田材が設けられていない他の機能チップが一の機能チップと対応するリセス部に嵌まり込んだとしても、該一の機能チップと対応するリセス部には半田材が設けられていないため、他の機能チップが一の機能チップと対応するリセス部に固着されることがない。従って、互いに平面形状が異なる機能チップであっても所定の実装位置に選択的に且つ自己整合的に実装することができる。   According to the fourth method for mounting a semiconductor element, when mounting a plurality of functional chips of at least two types having different sizes and similar planar shapes on a mounting substrate, the step (b) As shown, on the bottom surface of one type of functional chip among the plurality of functional chips, and on the bottom surface of the recessed portion corresponding to the planar shape of the other type functional chip among the plurality of recessed portions in the mounting substrate. After each solder material is provided, in the subsequent step (c), no solder material is provided in the confinement region including the recess portion in which the planar shape corresponds to each type of other functional chip and the solder material is provided. Other types of functional chips are introduced, and thereafter, mounting is performed in the same manner as in the first mounting method of the present invention. Thereafter, in step (g), one type of each functional chip having a solder material on the bottom surface is put into a confinement region including a recess corresponding to each type of functional chip. In this case, for example, even if another functional chip not provided with solder material on the bottom surface is fitted into the recess corresponding to the one functional chip, the recess corresponding to the one functional chip Since no solder material is provided, other functional chips are not fixed to the recesses corresponding to the one functional chip. Therefore, even functional chips having different planar shapes can be selectively and self-alignedly mounted at a predetermined mounting position.

第4の半導体素子の実装方法は、工程(f)又は工程(j)において、各機能チップを上方から押圧しながら加熱することが好ましい。   In the fourth semiconductor element mounting method, in the step (f) or the step (j), it is preferable to heat each functional chip while pressing it from above.

本発明に係る第1の半導体素子実装体は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入した後、投入された機能チップを有する実装用基板を平面板と共に液体に浸し、平面板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込むことを特徴とする。   A first semiconductor element mounting body according to the present invention includes a mounting board having a plurality of recess portions formed on a main surface, each of which has a plurality of recess portions corresponding to a plurality of functional chips each including a semiconductor element, and a planar shape. A flat plate having a plurality of confinement regions each having an opening for confining each functional chip while exposing each recess portion and its peripheral portion. After each functional chip is inserted, the mounting substrate having the inserted functional chip is immersed in a liquid together with the flat plate, and a displacement is given to the flat plate, so that the plural functional chips are fitted into the recesses of the mounting substrate. It is characterized by.

本発明に係る第2の半導体素子実装体は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成されリセス部よりも平面寸法が小さい微小溝を有する実装用基板と、実装用基板に微小溝の内側を可動に設けられた微小ピンと、実装用基板の上に載置され、各リセス部及び各微小溝を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入した後、投入された機能チップを有する実装用基板を平面板及び微小ピンと共に液体に浸し、微小ピンに対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込むことを特徴とする。   The second semiconductor element mounting body according to the present invention is formed on the main surface, and is formed in the vicinity of each of the plurality of recess portions corresponding to the plurality of functional chips each including the semiconductor element and the planar shape, and each recess portion. A mounting substrate having a micro-groove having a smaller planar dimension than the recess, a micro-pin that is movably provided inside the micro-groove on the mounting substrate, and mounted on the mounting substrate. And a planar plate having a plurality of confinement regions each having an opening for confining each functional chip and exposing each minute chip, and after each functional chip is introduced into each confinement region on the mounting substrate, the function introduced A mounting substrate having a chip is immersed in a liquid together with a flat plate and micro pins, and a displacement is applied to the micro pins, so that a plurality of functional chips are fitted into the recesses of the mounting substrate. And wherein the door.

本発明に係る半導体素子の実装方法及びその半導体素子実装体によると、実装用基板の主面を、複数のリセス部と対応した開口部を有する平面板により覆い、該平面板の開口部をガイドとする閉じ込め領域に機能チップを投入した後、液体中で平面板、実装用基板又は微小ピンに変位を与え、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いることにより、複数の機能チップをそのサイズと形状とに拘わらず高効率、高信頼性及び迅速に実装することが可能となる。   According to the semiconductor element mounting method and the semiconductor element mounting body according to the present invention, the main surface of the mounting substrate is covered with a flat plate having openings corresponding to the plurality of recess portions, and the openings of the flat plate are guided. After the functional chip is inserted into the confinement region, the plane plate, the mounting substrate or the micro pin is displaced in the liquid, and the fluid flow and gravity are applied to the recess portion provided on the mounting substrate and corresponding to the functional chip. By using it, it becomes possible to mount a plurality of functional chips with high efficiency, high reliability and promptness regardless of their size and shape.

(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings.

図1(a)及び図1(b)は本発明の第1の実施形態に係る半導体素子実装体であって、(a)は格子状の平面板の平面構成を示し、(b)は実装用基板を浸す液体を収容する容器の平面構成を示している。   1A and 1B show a semiconductor element mounting body according to the first embodiment of the present invention, in which FIG. 1A shows a planar configuration of a grid-like plane plate, and FIG. The plane structure of the container which accommodates the liquid which immerses the board | substrate for water is shown.

図1(a)に示すように、平面板101は、例えば厚さが150nm程度のニッケル(Ni)又はニッケル合金からなり、行列状に配置された複数の開口部101aを有している。また、図1(b)は、平面板101が主面に保持された状態の実装用基板(図示せず)を機能チップと共に液体115に浸す容器200を示している。   As shown in FIG. 1A, the flat plate 101 is made of nickel (Ni) or a nickel alloy having a thickness of about 150 nm, for example, and has a plurality of openings 101a arranged in a matrix. FIG. 1B shows a container 200 in which a mounting substrate (not shown) in a state where the flat plate 101 is held on the main surface is immersed in the liquid 115 together with the functional chip.

図2(a)及びその拡大図である図2(b)に示すように、まず、容器200に実装用基板102を投入し、続いて、実装用基板102の上に平面板101を載置する。ここで、容器200はその深さが実装用基板102の厚さとほぼ同等であり、また、容器200の内法(うちのり)は、平面板101が所定の範囲内でのみ水平方向に可動となるように設定されている。   As shown in FIG. 2A and an enlarged view of FIG. 2B, first, the mounting substrate 102 is put into the container 200, and then the flat plate 101 is placed on the mounting substrate 102. To do. Here, the depth of the container 200 is substantially equal to the thickness of the mounting substrate 102, and the inner method of the container 200 is that the flat plate 101 is movable in the horizontal direction only within a predetermined range. It is set to be.

平面板101に形成された各開口部101aは、平面長方形状の複数のリセス部104を有する実装用基板102における各リセス部104及びその周辺部を含む領域を囲うことによって、少なくとも1つの機能チップ103を閉じ込めることができる。ここで、各リセス部104の平面形状は、機能チップ103の底面と同一の形状であり、機能チップ103の下部が嵌まる程度の大きさに設定されている。また、平面板101は実装用基板102に対して、平面板101における開口部(以下、閉じ込め領域と呼ぶ。)101aの各辺が実装用基板102のリセス部104の各辺に対して垂直又は平行となるように配置する。図2(b)において、実装用基板102上に示された領域102aは、機能チップ103がリセス部104に実装された後、実装用基板102を機能チップ103ごとに個片に分割し、例えばサブマウントとして分割するサブマウント領域を示している。なお、実装用基板102は、例えばシリコン(Si)又は炭化ケイ素(SiC)からなるウェハでもよく、またプリント回路基板等でもよい。   Each opening 101a formed in the flat plate 101 surrounds a region including each recess 104 and its peripheral portion in the mounting substrate 102 having a plurality of recesses 104 having a planar rectangular shape, thereby at least one functional chip. 103 can be confined. Here, the planar shape of each recess 104 is the same shape as the bottom surface of the functional chip 103, and is set to a size such that the lower part of the functional chip 103 fits. Further, the flat plate 101 is perpendicular to each side of the opening 104 (hereinafter referred to as a confinement region) 101 a in the flat plate 101 with respect to the mounting substrate 102. Arrange them so that they are parallel. In FIG. 2B, an area 102a shown on the mounting substrate 102 is obtained by dividing the mounting substrate 102 into individual pieces for each functional chip 103 after the functional chip 103 is mounted on the recess 104. A submount area to be divided as a submount is shown. The mounting substrate 102 may be a wafer made of, for example, silicon (Si) or silicon carbide (SiC), or may be a printed circuit board or the like.

続いて、例えば、平面板101の複数の閉じ込め領域101aのうち1行又は1列ごとに、複数の機能チップ103を、必要ならばその向きを揃えて落とし入れる。ここでは、各機能チップ103の厚さは135μm程度であり、このとき、機能チップ103が横倒しとなったり、該機能チップ103の方向が逆向きとなったりしないように、チップの長さの半分以下の高さから落とし入れると良い。閉じ込め領域101aのすべての行又は列に機能チップ103を落とし入れた後、容器200に液体115を注ぐ。   Subsequently, for example, the plurality of functional chips 103 are dropped with their orientations aligned if necessary for each row or column of the plurality of confinement regions 101a of the flat plate 101. Here, the thickness of each functional chip 103 is about 135 μm, and at this time, half the length of the chip so that the functional chip 103 does not lie down and the direction of the functional chip 103 is reversed. It is good to drop from the following height. After dropping the functional chips 103 into all the rows or columns of the confinement region 101a, the liquid 115 is poured into the container 200.

続いて、各閉じ込め領域101aに機能チップ103を有する平面板101又は実装用基板102をリセス部104の縁(エッジ)に対して垂直又は平行な方向に振動により変位させる。この変位によって、液体115の流れにより、閉じ込め領域101aに閉じ込められリセス部104に嵌まっていない未実装状態の機能チップ103が同時に且つ自己整合的にリセス部104に嵌まり込む。この平面板101又は実装用基板102に与える変位によって、流体中において自己整合的で且つ高精度な実装を可能としながら、機能チップ103に対して可能な限りデバイス構造に影響を与えないようにすることができる。但し、リセス部104に実装された機能チップ103は、平面板101及び実装用基板102の動き(変位)には妨げられることはない。   Subsequently, the flat plate 101 or the mounting substrate 102 having the functional chip 103 in each confinement region 101 a is displaced by vibration in a direction perpendicular or parallel to the edge (edge) of the recess 104. Due to the displacement, the functional chip 103 in an unmounted state that is confined in the confinement region 101a and not in the recess 104 is fitted in the recess 104 at the same time and in a self-aligning manner. The displacement applied to the flat plate 101 or the mounting substrate 102 enables self-aligned and highly accurate mounting in the fluid, while preventing the functional structure 103 from affecting the device structure as much as possible. be able to. However, the functional chip 103 mounted on the recess 104 is not hindered by the movement (displacement) of the flat plate 101 and the mounting substrate 102.

すべての機能チップ103が各リセス部104に嵌まり込むまで、数回に分けて振動を印加して、図3(a)及びその拡大図である図3(b)に示す状態を得る。なお、ここでは、平面板101は実装用基板102に保持されているが、これに限られず、実装用基板102を固定して平面板101に振動を印加してもよく、逆に平面板101を固定して実装用基板102に印加してもよい。また、平面板101等に振動を与える際に、各機能チップ103が閉じ込め領域101aから飛び出さないように、また、各機能チップ103が閉じ込め領域101a内で転倒しないように、ガラス又はプラスチック製で、複数の微小孔を設けた透明板を平面板101の上に設けてもよい。なお、透明板を用いる場合には、平面板101の厚さを機能チップ103よりも大きくする。   Until all the functional chips 103 are fitted in the recesses 104, vibration is applied in several times to obtain the state shown in FIG. 3A and the enlarged view of FIG. 3B. Here, the flat plate 101 is held by the mounting substrate 102, but the present invention is not limited to this, and the mounting substrate 102 may be fixed and vibration may be applied to the flat plate 101. May be fixed and applied to the mounting substrate 102. Further, when vibration is applied to the flat plate 101 or the like, each functional chip 103 is made of glass or plastic so that each functional chip 103 does not jump out of the confinement region 101a and each functional chip 103 does not fall within the confinement region 101a. A transparent plate provided with a plurality of minute holes may be provided on the flat plate 101. When a transparent plate is used, the thickness of the flat plate 101 is made larger than that of the functional chip 103.

ここで、閉じ込め領域101aは、例えば半導体レーザのように方向性が重要な場合には、機能チップ103が閉じ込め領域101a内で90°以上に回転しないような面積及び形状とする。また、機能チップ103が方向性を有する場合は、閉じ込め領域101aに所定の方向で機能チップ103を閉じ込める。なお、半導体レーザの方向性は、例えば各半導体レーザの底面の端部に円形等の図形パターンを描くことにより確認することができる。一例として、すべての機能チップ103を、パーツフィーダ等が備えるパッシブガイド(パッシブトラック)からなる制限領域を通過させ、方向性を示す図形パターンに基づいて、逆方向で通過した機能チップ103が確認された場合には、その機能チップ103を除外するようにする。   Here, the confinement region 101a has such an area and shape that the functional chip 103 does not rotate more than 90 ° within the confinement region 101a when the directionality is important, such as a semiconductor laser. When the functional chip 103 has directionality, the functional chip 103 is confined in the confined region 101a in a predetermined direction. The directionality of the semiconductor laser can be confirmed, for example, by drawing a graphic pattern such as a circle on the end of the bottom surface of each semiconductor laser. As an example, all the functional chips 103 are allowed to pass through a restricted area made up of passive guides (passive tracks) provided in a parts feeder or the like, and the functional chips 103 that have passed in the reverse direction are confirmed based on a graphic pattern indicating directionality. In such a case, the function chip 103 is excluded.

これに対し、機能チップ103の平面形状が半導体レーザのように長方形ではなく、平面正方形状又は円形状等の高次の対称性を有する場合は、閉じ込め領域101aの面積に制限はない。一般には機能チップの平面形状がリセス部の平面形状と一致するだけでよい。従って、対称性が高い機能チップにおけるそれとサイズが一致するリセス部への移動(変位)は、平面板101及び実装用基板102自体の移動(変位)によりなされることになる。   On the other hand, when the planar shape of the functional chip 103 is not rectangular like a semiconductor laser but has a high-order symmetry such as a planar square shape or a circular shape, the area of the confinement region 101a is not limited. In general, the planar shape of the functional chip only needs to match the planar shape of the recess. Therefore, the movement (displacement) to the recess portion having the same size as that of the functional chip having high symmetry is performed by the movement (displacement) of the flat plate 101 and the mounting substrate 102 itself.

次に、各機能チップ103の底面又は実装基板102における各リセス部104の底面上には、めっき等により半田材をあらかじめ設けておき、機能チップ103が配置された実装用基板102を容器200から取り出した後、実装用基板102を加熱して、実装用基板102と各機能チップ103とを半田材により溶着する。その後は、実装用基板102を各サブマウント形成領域102aごとに切り離し、所定の配線を施すことにより、半導体素子を得る。   Next, a solder material is previously provided by plating or the like on the bottom surface of each functional chip 103 or the bottom surface of each recess 104 in the mounting substrate 102, and the mounting substrate 102 on which the functional chip 103 is disposed is removed from the container 200. After being taken out, the mounting substrate 102 is heated to weld the mounting substrate 102 and each functional chip 103 with a solder material. Thereafter, the mounting substrate 102 is separated for each submount formation region 102a, and a predetermined wiring is applied to obtain a semiconductor element.

(第1の実施形態の一変形例)
図4(a)及び図4(b)は本発明の第1の実施形態の一変形例を示している。図4(a)に示すように、実装用基板102における1つのサブマウント形成領域102aに2つのリセス部104A、104Bが形成されている。第1のリセス部104Aは第1の機能チップ103Aと対応し、第2のリセス部104Bは、第1の機能チップ103Aよりも平面サイズが大きい第2の機能チップ103Bと対応する。従って、本変形例においては、平面板101は各閉じ込め領域が1対のリセス部104A、104Bを含むように実装用基板102上に配置される。
(One modification of the first embodiment)
4 (a) and 4 (b) show a modification of the first embodiment of the present invention. As shown in FIG. 4A, two recess portions 104A and 104B are formed in one submount formation region 102a in the mounting substrate 102. The first recess 104A corresponds to the first functional chip 103A, and the second recess 104B corresponds to the second functional chip 103B having a larger planar size than the first functional chip 103A. Therefore, in this modification, the flat plate 101 is disposed on the mounting substrate 102 so that each confinement region includes a pair of recess portions 104A and 104B.

次に、図4(b)に示すように、平面板101又は実装用基板102を各機能チップ103A、103Bの各長辺又は各短辺に対して平行な方向に又は垂直な方向に振動させると、各機能チップ103A、103Bはそれぞれ対応するリセス部104A、104Bに嵌まり込む。   Next, as shown in FIG. 4B, the flat plate 101 or the mounting substrate 102 is vibrated in a direction parallel to or perpendicular to the long sides or short sides of the functional chips 103A and 103B. Then, each of the functional chips 103A and 103B is fitted into the corresponding recesses 104A and 104B.

このような1つのサブマウント形成領域102aに2種類の機能チップを実装する例として、例えばコンパクトディスク(Compact Disc:CD)及びデジタル汎用ディスク(Digital Versatile Disc:DVD)を共に扱える光ピックアップに搭載されるハイブリッド型の2波長レーザが挙げられる。   As an example of mounting two types of functional chips in one submount formation region 102a, for example, it is mounted on an optical pickup that can handle both a compact disc (Compact Disc: CD) and a digital versatile disc (Digital Versatile Disc: DVD). Hybrid type two-wavelength laser.

ここで、本変形例のように、1つの閉じ込め領域101aに、互いの平面形状が異なる1対の機能チップ103A、103Bを半田材等で固着する手順として、以下のような方法がある。まず、1対の実装用基板102のリセス部104A、104Bのうち、面積が小さい第1のリセス部104Aの底面上にのみ半田材をめっきする。一方、1対の機能チップ103A、103Bのうち、底面積が大きい第2の機能チップ103Bの底面(下面)上にのみ半田材をめっきする。次に、第1の機能チップ103Aを各閉じ込め領域101aに閉じ込め、続いて、振動を与えて第1のリセス部104Aにそれぞれ第1の機能チップ103Aを嵌める。その後、加熱処理を行なって、第1の機能チップ103Aを第1のリセス部104A内に、該第1のリセス部104Aの底面上にめっきされた半田材により固着する。ここで、第1の機能チップ103Aの底面及び第2のリセス部104Bの底面上にはいずれも半田材がめっきされていないため、第1の機能チップ103Aが第2のリセス部104Bに嵌まっていたとしても、第1の機能チップ103Aが第2のリセス部104B内に固着されてしまうことがない。次に、底面(下面)上に半田材がめっきされた第2の機能チップ103Bを各閉じ込め領域101aに閉じ込め、続いて、振動を与えて第2のリセス部104Bにそれぞれ第2の機能チップ103Bを嵌める。その後、加熱処理を行なって、第2の機能チップ103Bを第2のリセス部104B内に、第2の機能チップ103Bの底面上にめっきされた半田材により固着する。   Here, as in this modification, as a procedure for fixing a pair of functional chips 103A and 103B having different planar shapes to one confinement region 101a with a solder material or the like, there are the following methods. First, a solder material is plated only on the bottom surface of the first recess 104A having a small area among the recesses 104A and 104B of the pair of mounting substrates 102. On the other hand, the solder material is plated only on the bottom surface (lower surface) of the second functional chip 103B having a large bottom area among the pair of functional chips 103A and 103B. Next, the first functional chip 103A is confined in each confinement region 101a, and then the first functional chip 103A is fitted in the first recess 104A by applying vibration. Thereafter, heat treatment is performed to fix the first functional chip 103A in the first recess 104A with a solder material plated on the bottom surface of the first recess 104A. Here, since the solder material is not plated on the bottom surface of the first functional chip 103A and the bottom surface of the second recess portion 104B, the first functional chip 103A fits into the second recess portion 104B. Even if this is the case, the first functional chip 103A is not fixed in the second recess 104B. Next, the second functional chip 103B plated with the solder material on the bottom surface (lower surface) is confined in each confinement region 101a, and then the second functional chip 103B is applied to the second recess 104B by applying vibration. Fit. Thereafter, heat treatment is performed to fix the second functional chip 103B in the second recess 104B with a solder material plated on the bottom surface of the second functional chip 103B.

ここで、半田材を溶着する加熱処理時に、第1機能チップ103A及び第2の機能チップ103Bの上面を軽く押圧すると、各機能チップ103A、103Bを実装用基板102により確実に固着することができる。   Here, when the upper surfaces of the first functional chip 103A and the second functional chip 103B are lightly pressed during the heat treatment for welding the solder material, the functional chips 103A and 103B can be securely fixed to the mounting substrate 102. .

(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

図5は本発明の第2の実施形態に係る半導体素子実装体を部分的な拡大図と共に示している。   FIG. 5 shows a semiconductor element mounting body according to the second embodiment of the present invention together with a partially enlarged view.

図5に示すように、製造装置100は、シリコン(Si)又は炭化ケイ素(SiC)からなる実装用基板102とその上に載置された平面板101とを保持する平面方形状のマウント110と、平面板101をマウント110の4つの角部で保持する平面板ストッパ111とから構成されている。   As illustrated in FIG. 5, the manufacturing apparatus 100 includes a planar rectangular mount 110 that holds a mounting substrate 102 made of silicon (Si) or silicon carbide (SiC) and a planar plate 101 placed thereon. The flat plate stopper 111 holds the flat plate 101 at the four corners of the mount 110.

第2の実施形態の特徴として、図5の拡大図に示すように、実装用基板102における平面板101の1つの開口部で囲まれてなる閉じ込め領域101aには、平面長方形状のリセス部104の周囲を囲むように、それぞれが平面長方形状で且つ実装用基板102を表裏方向に貫通する複数の第1の貫通溝102b及び第2の貫通溝102cが形成されている。第1の貫通溝102bは、リセス部104の両短辺を外側から挟むと共に、リセス部104の各短辺と平行な方向に互いに間隔をおき且つその溝の長辺をリセス部104の短辺と直交する方向に配置されている。第2の貫通溝102cは、リセス部104の両長辺を外側から挟むと共に、互いに間隔をおき且つその溝の長辺をリセス部104の長辺と直交する方向に配置されている。   As a feature of the second embodiment, as shown in the enlarged view of FIG. 5, the confinement region 101 a surrounded by one opening of the flat plate 101 in the mounting substrate 102 has a recess portion 104 having a flat rectangular shape. A plurality of first through-grooves 102b and second through-grooves 102c are formed so as to surround the periphery of each of the first through-grooves 102b and penetrate the mounting substrate 102 in the front-back direction. The first through-groove 102b sandwiches both short sides of the recess 104 from the outside, is spaced from each other in a direction parallel to the short sides of the recess 104, and the long side of the groove is the short side of the recess 104. It is arranged in a direction orthogonal to. The second through-groove 102 c sandwiches both long sides of the recess 104 from the outside, and is arranged in a direction that is spaced from each other and that the long side of the groove is orthogonal to the long side of the recess 104.

第1の貫通溝102bには、例えば平面櫛形状でシリコンからなる第1のマイクロピンツール105Aが、その歯を各第1の貫通溝102bの上側から又は下側から基板面に垂直で且つ可動に貫通して配置される。同様に、第2の貫通溝102cにも、平面櫛形状の第2のマイクロピンツール105Bが、その歯を各第2の貫通溝102cの上側から又は下側から基板面に垂直で且つ可動に貫通して配置される。   In the first through groove 102b, for example, a first micro pin tool 105A made of silicon in a planar comb shape, for example, can move its teeth perpendicularly to the substrate surface from the upper side or the lower side of each first through groove 102b. It is penetrated and arranged. Similarly, in the second through groove 102c, the second micro pin tool 105B having a planar comb shape can move its teeth perpendicularly to the substrate surface from the upper side or the lower side of each second through groove 102c. It is arranged through.

なお、第1のマイクロピンツール105A及び第2のマイクロピンツール105Bを各貫通溝102b、102cの上側から貫通する場合には、各閉じ込め領域101aに機能チップ103を配置した後に各マイクロピンツール105A、105Bを配置する。また、各貫通溝102b、102cの下側から貫通する場合には、各閉じ込め領域101aに機能チップ103を配置するより前に各マイクロピンツール105A、105Bを配置する。   When the first micropin tool 105A and the second micropin tool 105B are penetrated from the upper side of the through grooves 102b and 102c, each micropin tool 105A is disposed after the functional chip 103 is arranged in each confinement region 101a. , 105B. Further, when penetrating from below the through grooves 102b and 102c, the micropin tools 105A and 105B are arranged before the functional chip 103 is arranged in each confinement region 101a.

このように、第2の実施形態においては、実装用基板102の各リセス部104に配置(実装)される各機能チップ103は、平面板101の各開口部からなる閉じ込め領域101aに閉じ込められるだけではなく、該閉じ込め領域101aにおけるリセス部104の周囲に可動に配置された各マイクロピンツール105A、105Bによって、さらにその位置が規制される。   As described above, in the second embodiment, each functional chip 103 disposed (mounted) in each recess 104 of the mounting substrate 102 is only confined in the confinement region 101 a formed by each opening of the flat plate 101. Instead, the position is further restricted by the micropin tools 105A and 105B movably disposed around the recess 104 in the confinement region 101a.

従って、第2の実施形態に係る製造装置100を液体中に浸し、さらに振動を与えると、各マイクロピンツール105A、105Bの各歯は、各貫通溝102b、102cを流通する液体によって基板面に平行に変位するため、閉じ込め領域101aに閉じ込められた未実装状態の機能チップ103は、各マイクロピンツール105A、105Bの変位によって、所定のリセス部104に速やかに近づくようになる。   Accordingly, when the manufacturing apparatus 100 according to the second embodiment is immersed in a liquid and further subjected to vibration, the teeth of the micropin tools 105A and 105B are brought into contact with the substrate surface by the liquid flowing through the through grooves 102b and 102c. Due to the parallel displacement, the unmounted functional chip 103 confined in the confinement region 101a quickly approaches the predetermined recess 104 due to the displacement of the micropin tools 105A and 105B.

ところで、各マイクロピンツール105A、105Bをシリコンにより形成する場合には、リソグラフィ法及びエッチング法を用いて、シリコンウェハの主面に平面櫛形状にパターニングし、その後、シリコンウェハを必要な厚さに切り出すことにより得ることができる。なお、各マイクロピンツール105A、105Bを構成する材料は、シリコンに限られず、錆びることがなければ導体、半導体又は絶縁体を問われない。   By the way, when each micropin tool 105A, 105B is formed of silicon, the main surface of the silicon wafer is patterned into a planar comb shape using a lithography method and an etching method, and then the silicon wafer is formed to a required thickness. It can be obtained by cutting out. In addition, the material which comprises each micropin tool 105A, 105B is not restricted to a silicon | silicone, A conductor, a semiconductor, or an insulator will be ask | required if it does not rust.

(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

図6は本発明の第3の実施形態に係る半導体素子実装体の部分的な断面構成を示している。   FIG. 6 shows a partial cross-sectional configuration of a semiconductor element mounting body according to the third embodiment of the present invention.

図6により、透明板109を用いた、機能チップ103を実装用基板102に実装する方法を示す。第3の実施形態に係る製造装置(半導体素子実装体)100は、平面板101に機能チップ103が反転しない程度の高さを持たせ、さらに平面板101を覆う、例えば透明なガラス製の透明板109を設けている。このようにすると、閉じ込め領域101aに閉じ込められた機能チップ103が、実装工程における液体又は実装用基板102に与えられる振動(変位)によって、閉じ込め領域101a内で反転したり、さらには飛び出したりすることを防止することができる。   FIG. 6 shows a method of mounting the functional chip 103 on the mounting substrate 102 using the transparent plate 109. In the manufacturing apparatus (semiconductor element mounting body) 100 according to the third embodiment, the flat plate 101 has such a height that the functional chip 103 is not reversed, and further covers the flat plate 101, for example, transparent made of transparent glass. A plate 109 is provided. In this case, the functional chip 103 confined in the confinement region 101a is inverted or jumped out in the confinement region 101a due to vibration (displacement) applied to the liquid or the mounting substrate 102 in the mounting process. Can be prevented.

以下、前記のような構成を採る第3の実施形態に係る製造装置を用いた半導体素子の実装方法を説明する。   Hereinafter, a semiconductor element mounting method using the manufacturing apparatus according to the third embodiment having the above-described configuration will be described.

(1)主面に複数のリセス部104が行列状に設けられた実装用基板102と、該実装用基板102の各リセス部と対応する位置に複数の開口部が設けられた平面板101とを用意し、続いて、用意した実装用基板102の主面上に、各リセス部104を露出するように平面板101を載置する。その後、各リセス部104を囲う平面板101の開口部よりなる閉じ込め領域101aごとに機能チップ103を投入する。ここで、各機能チップ103の底面上には、リセス部104と嵌合する電極112が形成されている。   (1) A mounting substrate 102 in which a plurality of recess portions 104 are provided in a matrix on the main surface, and a flat plate 101 in which a plurality of openings are provided at positions corresponding to the recess portions of the mounting substrate 102 Then, the flat plate 101 is placed on the main surface of the prepared mounting substrate 102 so as to expose each recess 104. Thereafter, the functional chip 103 is inserted into each confinement region 101a formed by the opening of the flat plate 101 surrounding each recess 104. Here, on the bottom surface of each functional chip 103, an electrode 112 that fits into the recess 104 is formed.

(2)閉じ込め領域101aごとに機能チップ103を閉じ込めた平面板101の上を透明板109で覆う。   (2) The upper surface of the flat plate 101 in which the functional chip 103 is confined is covered with a transparent plate 109 for each confinement region 101a.

(3)製造装置100を図1(b)に示した容器200に入れ、その後、液体115を製造装置100の上に該製造装置100の全体が浸かるまでゆっくりと注ぐ。ここで、液体115には、メチルアルコール(CH3OH)又は水(H2O)を用いることができる。 (3) The manufacturing apparatus 100 is put into the container 200 shown in FIG. 1B, and then the liquid 115 is slowly poured onto the manufacturing apparatus 100 until the entire manufacturing apparatus 100 is immersed. Here, methyl alcohol (CH 3 OH) or water (H 2 O) can be used for the liquid 115.

(4)一旦、透明板109を開け、各閉じ込め領域101aの透明板109と実装用基板102との間に溜まった気泡を取り除いた後、再度透明板109を取り付ける。なお、透明板109には、機能チップ103と対応する部分に該機能チップ103よりも小さい孔を設けたプラスチック板を用いてもよい。このようにすると、プラスチック板の裏側に溜まった空気を逃がすことができるので、製造装置100における機能チップ103が保持される領域に液体115を充填することができる。   (4) Once the transparent plate 109 is opened to remove bubbles accumulated between the transparent plate 109 and the mounting substrate 102 in each confinement region 101a, the transparent plate 109 is attached again. The transparent plate 109 may be a plastic plate in which holes corresponding to the functional chip 103 are provided with holes smaller than the functional chip 103. In this way, air accumulated on the back side of the plastic plate can be released, so that the liquid 115 can be filled in the area in the manufacturing apparatus 100 where the functional chip 103 is held.

(5)閉じ込め領域101aに閉じ込められた機能チップ103が実装用基板102の各リセス部104に近づくまでの間、液体115又は実装用基板102に振動を与えることにより、各機能チップ103をリセス部104にそれぞれ自己整合的に実装する。このとき、平面板101又は実装用基板102の助けによって、例えば図5に示したマウント110や平面板ストッパ111により規制される方向にその方向が変えられる。ここで、第2の実施形態のように、実装用基板102の各リセス部104の周囲に、貫通溝102b、102cと該貫通溝102b、102c内を通るマイクロピンツール105A、105Bとを設ける場合には、各機能チップ103は、マイクロピンツール105A、105Bの機能により、さらに迅速に実装位置に移動する。   (5) By applying vibration to the liquid 115 or the mounting substrate 102 until the functional chip 103 confined in the confinement region 101a approaches each recess 104 of the mounting substrate 102, each functional chip 103 is made to be recessed. Each is mounted in a self-aligned manner in 104. At this time, the direction is changed to a direction regulated by the mount 110 and the flat plate stopper 111 shown in FIG. Here, as in the second embodiment, the through grooves 102b and 102c and the micropin tools 105A and 105B passing through the through grooves 102b and 102c are provided around the recess portions 104 of the mounting substrate 102. First, each functional chip 103 moves to the mounting position more quickly by the function of the micropin tools 105A and 105B.

(6)機能チップ103の実装基板102への実装が完了した後、平面板101から透明板109を外し、その後、容器200から液体115を除去し、さらに、実装用基板102及び機能チップ103を乾かす。   (6) After the mounting of the functional chip 103 on the mounting substrate 102 is completed, the transparent plate 109 is removed from the flat plate 101, and then the liquid 115 is removed from the container 200. Further, the mounting substrate 102 and the functional chip 103 are removed. dry.

(7)実装用基板102から平面板101を取り除いた後、あらかじめリセス部104の底面上又は機能チップ103の電極112の底面上にめっきされていた半田材を、すべての機能チップ103の上面を軽く押圧しながら加熱処理を行なうことにより、各機能チップ103を実装用基板102上に固着する。続いて、実装用基板102を例えばサブマウント形成領域102bごとに分割する。   (7) After removing the flat plate 101 from the mounting substrate 102, solder material plated on the bottom surface of the recess 104 or the bottom surface of the electrode 112 of the functional chip 103 is applied to the upper surface of all the functional chips 103. Each functional chip 103 is fixed on the mounting substrate 102 by performing heat treatment while lightly pressing. Subsequently, the mounting substrate 102 is divided into, for example, submount formation regions 102b.

なお、機能チップ103は半導体レーザに限られない。すなわち、機能チップ103には、ICチップ、光学素子、抵抗素子若しくはコンデンサ等の電子部品又はマイクロエレクトロメカニカルシステム(MEMS)等に用いられる、導体、半導体、絶縁性ガラス、絶縁性樹脂又は誘電体材料からなる機能素子を用いることができる。   The functional chip 103 is not limited to a semiconductor laser. That is, the functional chip 103 is a conductor, semiconductor, insulating glass, insulating resin, or dielectric material used for electronic components such as an IC chip, an optical element, a resistance element or a capacitor, or a microelectromechanical system (MEMS). A functional element made of can be used.

本発明に係る半導体素子の製造方法及び半導体素子実装体は、半導体レーザ、MEMS、光学素子、液晶表示素子、ICチップ等に適用可能である。また、本発明は、上記以外の技術分野においても、導体、半導体、絶縁体又は誘電体材料からなる機能チップ等に対して等しく有用である。   The semiconductor element manufacturing method and semiconductor element mounting body according to the present invention are applicable to semiconductor lasers, MEMS, optical elements, liquid crystal display elements, IC chips, and the like. The present invention is equally useful for functional chips made of conductors, semiconductors, insulators or dielectric materials in technical fields other than those described above.

(a)及び(b)は本発明の第1の実施形態に係る半導体素子実装体を示し、(a)は格子状の平面板を示す平面図であり、(b)は実装用基板を浸す液体を収容する容器を示す平面図である。(A) And (b) shows the semiconductor element mounting body which concerns on the 1st Embodiment of this invention, (a) is a top view which shows a grid | lattice-like plane board, (b) immerses a mounting board | substrate. It is a top view which shows the container which accommodates a liquid. (a)及び(b)は本発明の第1の実施形態に係る半導体素子実装体を示し、(a)は容器に実装用基板及び平面板を浸した状態であって、実装完了前の状態を示す斜視図であり、(b)は部分的な斜視図である。(A) And (b) shows the semiconductor element mounting body which concerns on the 1st Embodiment of this invention, (a) is the state which immersed the board | substrate for mounting and the plane board in the container, Comprising: The state before mounting completion (B) is a partial perspective view. (a)及び(b)は本発明の第1の実施形態に係る半導体素子実装体を示し、(a)は容器に実装用基板及び平面板を浸した状態であって、実装完了後の状態を示す斜視図であり、(b)は部分的な斜視図である。(A) And (b) shows the semiconductor element mounting body which concerns on the 1st Embodiment of this invention, (a) is the state which immersed the board | substrate for mounting and the plane board in the container, Comprising: The state after mounting completion (B) is a partial perspective view. (a)は本発明の第1の実施形態の一変形例に係る半導体素子実装体における実装完了前の状態を示す部分的な斜視図であり、(b)は実装完了後の状態を示す部分的な斜視図である。(A) is a partial perspective view which shows the state before the completion of mounting in the semiconductor element mounting body which concerns on the modification of the 1st Embodiment of this invention, (b) is a part which shows the state after the completion of mounting FIG. 本発明の第2の実施形態に係る半導体素子実装体を部分的な拡大図と共に示した斜視図である。It is the perspective view which showed the semiconductor element mounting body which concerns on the 2nd Embodiment of this invention with the partial enlarged view. 本発明の第3の実施形態に係る半導体素子実装体における実装完了後の状態を示す部分的な断面図である。It is a fragmentary sectional view showing the state after the completion of mounting in a semiconductor element mounting object concerning a 3rd embodiment of the present invention. 第1の従来例に係る半導体素子実装体を示す模式的な斜視図である。It is a typical perspective view which shows the semiconductor element mounting body which concerns on a 1st prior art example. 第2の従来例に係るバブルポンプ付き半導体素子実装体を示す模式的な構成図である。It is a typical block diagram which shows the semiconductor element mounting body with a bubble pump which concerns on a 2nd prior art example.

符号の説明Explanation of symbols

100 製造装置(半導体素子実装体)
101 平面板
101a 開口部(閉じ込め領域)
102 実装用基板
102a サブマウント形成領域
102b 第1の貫通溝
102c 第2の貫通溝
103 機能チップ
103A 第1の機能チップ
103B 第2の機能チップ
104 リセス部
104A 第1のリセス部
104B 第2のリセス部
105A 第1のマイクロピンツール
105B 第2のマイクロピンツール
109 透明板
110 マウント
111 平面板ストッパ
112 電極
115 液体
200 容器
100 Manufacturing equipment (semiconductor element mounting body)
101 flat plate 101a opening (confinement region)
102 mounting substrate 102a submount formation region 102b first through groove 102c second through groove 103 functional chip 103A first functional chip 103B second functional chip 104 recess 104A first recess 104B second recess Part 105A First micropin tool 105B Second micropin tool 109 Transparent plate 110 Mount 111 Planar plate stopper 112 Electrode 115 Liquid 200 Container

Claims (18)

主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入する工程(b)と、
前記機能チップを有する実装用基板を前記平面板と共に液体に浸す工程(c)と、
前記実装用基板を固定した状態で、前記液体に浸された前記平面板に対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込む工程(d)とを備えていることを特徴とする半導体素子の実装方法。
A mounting substrate formed on the main surface and having a plurality of recess portions each corresponding to a plurality of functional chips and a planar shape, and mounted on the mounting substrate, each recess portion and its peripheral portion being A step (a) of preparing a flat plate having a plurality of confinement regions that are exposed and each of the functional chips is confined;
A step (b) of injecting each functional chip into each confinement region on the mounting substrate;
A step (c) of immersing a mounting substrate having the functional chip in a liquid together with the planar plate;
(D) a step of fitting the plurality of functional chips into the recess portion of the mounting substrate by applying displacement to the flat plate immersed in the liquid in a state where the mounting substrate is fixed; A method for mounting a semiconductor element, comprising:
主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入する工程(b)と、
前記機能チップを有する実装用基板を前記平面板と共に液体に浸す工程(c)と、
前記平面板を固定した状態で、前記液体に浸された前記実装用基板に対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込む工程(d)とを備えていることを特徴とする半導体素子の実装方法。
A mounting substrate formed on the main surface and having a plurality of recess portions each corresponding to a plurality of functional chips and a planar shape, and mounted on the mounting substrate, each recess portion and its peripheral portion being A step (a) of preparing a flat plate having a plurality of confinement regions that are exposed and each of the functional chips is confined;
A step (b) of injecting each functional chip into each confinement region on the mounting substrate;
A step (c) of immersing a mounting substrate having the functional chip in a liquid together with the planar plate;
(D) a step of fitting the plurality of functional chips into the recess portion of the mounting substrate by applying displacement to the mounting substrate immersed in the liquid in a state where the flat plate is fixed; A method for mounting a semiconductor element, comprising:
主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成され前記リセス部よりも平面寸法が小さい微小溝を有する実装用基板と、該実装用基板に前記微小溝の内側を可動に設けられた微小ピンと、前記実装用基板の上に載置され、前記各リセス部及び各微小溝を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入する工程(b)と、
前記機能チップを有する実装用基板を前記平面板及び微小ピンと共に液体に浸す工程(c)と、
前記実装用基板及び平面板を固定した状態で、前記液体に浸された前記微小ピンに対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込む工程(d)とを備えていることを特徴とする半導体素子の実装方法。
A mounting substrate formed on the main surface, each having a plurality of recess portions each having a planar shape corresponding to a plurality of functional chips, and a minute groove formed in the vicinity of each recess portion and having a smaller planar dimension than the recess portion. And a micro pin that is movably provided inside the microgroove on the mounting substrate, and is mounted on the mounting substrate to expose the recesses and microgrooves and to expose the functional chips, respectively. Providing a planar plate having a plurality of confinement regions comprising confinement openings;
A step (b) of injecting each functional chip into each confinement region on the mounting substrate;
A step (c) of immersing the mounting substrate having the functional chip in a liquid together with the planar plate and the micro pins;
A step of fitting the plurality of functional chips into the recesses of the mounting substrate by applying displacement to the micro pins immersed in the liquid in a state where the mounting substrate and the flat plate are fixed ( and d) a semiconductor device mounting method.
前記工程(d)において、前記平面板に与える変位の限界は、前記リセス部に嵌め込まれていない未実装状態の機能チップが前記リセス部に移動し、且つ、前記リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることを特徴とする請求項1に記載の半導体素子の実装方法。   In the step (d), the limit of displacement given to the flat plate is a mounted state in which a functional chip in an unmounted state that is not fitted in the recessed portion moves to the recessed portion and is fitted in the recessed portion. The method of mounting a semiconductor element according to claim 1, wherein the semiconductor chip is in a range that does not contact the functional chip. 前記工程(d)において、前記平面板に与える変位の方向は、基板面に平行で且つ前記機能チップの端部又は前記リセス部の周縁部に対して垂直であることを特徴とする請求項1に記載の半導体素子の実装方法。   The direction of displacement applied to the flat plate in the step (d) is parallel to the substrate surface and perpendicular to the edge of the functional chip or the peripheral edge of the recess. The mounting method of the semiconductor element as described in 2. 前記工程(d)において、前記実装用基板に与える変位の限界は、前記リセス部に嵌め込まれていない未実装状態の機能チップが前記リセス部に移動し、且つ、前記リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることを特徴とする請求項2に記載の半導体素子の実装方法。   In the step (d), the limit of displacement given to the mounting substrate is that the unmounted functional chip that has not been fitted into the recessed portion has moved to the recessed portion, and has been fitted into the recessed portion. The method for mounting a semiconductor element according to claim 2, wherein the semiconductor element mounting range is a range that does not contact the functional chip in a state. 前記工程(d)において、前記実装用基板に与える変位の方向は、基板面に平行で且つ前記機能チップの端部又は前記リセス部の周縁部に対して垂直であることを特徴とする請求項2に記載の半導体素子の実装方法。   The direction of displacement given to the mounting substrate in the step (d) is parallel to the substrate surface and perpendicular to the edge of the functional chip or the peripheral edge of the recess. 3. A method for mounting a semiconductor element according to 2. 前記工程(d)において、前記微小ピンに与える変位の限界は、前記リセス部に嵌め込まれていない未実装状態の機能チップが前記リセス部に移動し、且つ、前記リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることを特徴とする請求項3に記載の半導体素子の実装方法。   In the step (d), the limit of displacement given to the micro pin is a mounted state in which an unmounted functional chip that is not fitted in the recessed portion moves to the recessed portion and is fitted in the recessed portion. The method of mounting a semiconductor element according to claim 3, wherein the semiconductor chip is in a range not contacting the functional chip. 前記実装用基板における前記微小溝は、前記工程(d)における前記微小ピンが変位する方向が基板面に平行で且つ前記機能チップの端部又は前記リセス部の周縁部に対して垂直となるように形成されていることを特徴とする請求項3に記載の半導体素子の実装方法。   The minute grooves in the mounting substrate are arranged such that the direction in which the minute pins are displaced in the step (d) is parallel to the substrate surface and perpendicular to the edge of the functional chip or the peripheral edge of the recess. The method of mounting a semiconductor element according to claim 3, wherein the semiconductor element mounting method is formed as follows. 前記各機能チップはその平面形状における対称性が高く且つ方向性を有さない場合に、前記各閉じ込め領域の平面形状は、前記機能チップ又は前記リセス部の平面形状と相似形であることを特徴とする請求項4〜7のうちのいずれか1項に記載の半導体素子の実装方法。   The planar shape of each confinement region is similar to the planar shape of the functional chip or the recess portion when the functional chips have high symmetry in the planar shape and do not have directionality. The mounting method of the semiconductor element of any one of Claims 4-7. 前記各機能チップはその平面形状における対称性が低い場合に、前記各閉じ込め領域の寸法は、前記各機能チップが前記各閉じ込め領域内で90°以上回転しない値に設定することを特徴とする請求項4〜7のうちのいずれか1項に記載の半導体素子の実装方法。   The size of each confinement region is set to a value at which each functional chip does not rotate more than 90 ° within each confinement region when the symmetry of each functional chip is low in planar shape. Item 8. The method for mounting a semiconductor element according to any one of Items 4 to 7. 前記工程(c)において、前記平面板をふたで覆った状態で、前記実装用基板及び平面板を前記液体に浸すことを特徴とする請求項1〜3のうちのいずれか1項に記載の半導体素子の実装方法。   4. The method according to claim 1, wherein, in the step (c), the mounting board and the flat plate are immersed in the liquid in a state where the flat plate is covered with a lid. 5. A method for mounting a semiconductor element. 前記工程(b)よりも前に、前記実装用基板の前記各リセス部の底面上又は前記各機能チップの底面上に半田材を設ける工程(e)と、
前記工程(d)よりも後に、前記実装用基板から液体を除去した後、前記実装用基板を加熱することにより、前記実装用基板と前記複数の機能チップとをそれぞれ固着する工程(f)とをさらに備えていることを特徴とする請求項1〜3のうちのいずれか1項に記載の半導体素子の実装方法。
Before the step (b), a step (e) of providing a solder material on the bottom surface of each recess portion of the mounting substrate or the bottom surface of each functional chip;
After the step (d), after removing the liquid from the mounting substrate, the mounting substrate and the plurality of functional chips are fixed by heating the mounting substrate, respectively (f) The method for mounting a semiconductor element according to claim 1, further comprising:
前記工程(f)において、前記複数の機能チップを上方から押圧しながら加熱することを特徴とする請求項13に記載の半導体素子の実装方法。   14. The method of mounting a semiconductor element according to claim 13, wherein in the step (f), the plurality of functional chips are heated while being pressed from above. それぞれが互いに大きさが異なり且つ平面形状が相似形である少なくとも2つのタイプからなる複数の機能チップを実装用基板上に実装する半導体素子の実装方法であって、
主面上に形成され、前記2つのタイプの機能チップとそれぞれの平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記2つのタイプの各機能チップを閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程(a)と、
前記複数の機能チップのうち一のタイプの機能チップの底面上と、前記実装用基板における前記複数のリセス部のうち他のタイプの機能チップと対応するリセス部の底面上とにそれぞれ半田材を設ける工程(b)と、
前記実装用基板上における前記複数の閉じ込め領域のうち他のタイプの各機能チップと対応し且つ半田材が設けられたリセス部を含む閉じ込め領域に、前記他のタイプの各機能チップをそれぞれ投入する工程(c)と、
前記他のタイプの機能チップを有する実装用基板を前記平面板と共に液体に浸す工程(d)と、
前記液体に浸された前記実装用基板又は前記平面板に対して変位を与えることにより、前記他のタイプの機能チップを前記実装用基板の対応するリセス部に嵌め込む工程(e)と、
前記実装用基板から液体を除去した後、前記実装用基板を加熱することにより、前記実装用基板と前記他のタイプの各機能チップとをそれぞれ固着する工程(f)と、
前記実装用基板上における前記複数の閉じ込め領域のうち、前記一のタイプの各機能チップと対応するリセス部を含む閉じ込め領域に、その底面に半田材が設けられた前記一のタイプの各機能チップをそれぞれ投入する工程(g)と、
前記一のタイプの機能チップを有する実装用基板を前記平面板と共に液体に浸す工程(h)と、
前記液体に浸された前記実装用基板又は前記平面板に対して変位を与えることにより、前記一のタイプの機能チップを前記実装用基板の対応するリセス部に嵌め込む工程(i)と、
前記実装用基板から液体を除去した後、前記実装用基板を加熱することにより、前記実装用基板と前記一のタイプの各機能チップとをそれぞれ固着する工程(j)とを備えていることを特徴とする半導体素子の実装方法。
A method of mounting a semiconductor element, wherein a plurality of functional chips each of which has a size different from each other and whose planar shape is similar to each other are mounted on a mounting substrate,
A mounting substrate formed on the main surface and having a plurality of recess portions corresponding to the two types of functional chips and the respective planar shapes, and mounted on the mounting substrate, each of the recess portions and its Providing a flat plate having a plurality of confinement regions that are exposed to the periphery and have openings for confining the two types of functional chips;
Solder material is provided on the bottom surface of one type of functional chip among the plurality of functional chips and on the bottom surface of a recess portion corresponding to another type of functional chip among the plurality of recessed portions in the mounting substrate. Providing step (b);
Each of the other types of functional chips is put into a confinement region corresponding to each of the other types of functional chips of the plurality of confinement regions on the mounting substrate and including a recess portion provided with a solder material. Step (c);
A step (d) of immersing a mounting substrate having the other type of functional chip in a liquid together with the planar plate;
A step (e) of fitting the other type of functional chip into a corresponding recess portion of the mounting substrate by applying displacement to the mounting substrate or the flat plate immersed in the liquid;
After removing the liquid from the mounting substrate, the step of fixing the mounting substrate and each of the other types of functional chips by heating the mounting substrate (f),
Of the plurality of confinement regions on the mounting substrate, each functional chip of the one type in which a solder material is provided on a bottom surface of the confinement region including a recess corresponding to each functional chip of the one type. Step (g),
A step (h) of immersing a mounting substrate having the functional chip of the one type together with the flat plate in a liquid;
(I) the step of fitting the functional chip of the one type into the corresponding recess portion of the mounting substrate by applying displacement to the mounting substrate or the flat plate immersed in the liquid;
A step (j) of fixing the mounting substrate and each functional chip of the one type by heating the mounting substrate after removing the liquid from the mounting substrate; A method for mounting a semiconductor element.
前記工程(f)又は工程(j)において、前記各機能チップを上方から押圧しながら加熱することを特徴とする請求項15に記載の半導体素子の実装方法。   16. The method of mounting a semiconductor element according to claim 15, wherein, in the step (f) or the step (j), the functional chips are heated while being pressed from above. 主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、
前記実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入した後、投入された前記機能チップを有する実装用基板を前記平面板と共に液体に浸し、前記平面板に対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込むことを特徴とする半導体素子実装体。
A mounting substrate having a plurality of recess portions formed on the main surface and each having a plurality of functional chips each including a semiconductor element and a planar shape;
A flat plate mounted on the mounting substrate and having a plurality of confinement regions each including an opening for confining each functional chip while exposing each of the recesses and their peripheral portions;
After each functional chip is put into each confinement region on the mounting substrate, the mounting substrate having the loaded functional chip is immersed in a liquid together with the flat plate, and displacement is given to the flat plate. Thereby, the plurality of functional chips are fitted into the recesses of the mounting substrate.
主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成され前記リセス部よりも平面寸法が小さい微小溝を有する実装用基板と、
前記実装用基板に前記微小溝の内側を可動に設けられた微小ピンと、
前記実装用基板の上に載置され、前記各リセス部及び各微小溝を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入した後、投入された前記機能チップを有する実装用基板を前記平面板及び微小ピンと共に液体に浸し、前記微小ピンに対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込むことを特徴とする半導体素子実装体。
Formed on the main surface are a plurality of recessed portions each having a planar shape corresponding to a plurality of functional chips each including a semiconductor element, and a minute groove formed in the vicinity of each recessed portion and having a smaller planar dimension than the recessed portion. A mounting board having,
A micro pin provided movably inside the micro groove on the mounting substrate;
A flat plate mounted on the mounting substrate and having a plurality of confining regions each having an opening for confining the functional chip while exposing the recesses and the microgrooves;
After each functional chip is put into each confinement region on the mounting substrate, the mounting substrate having the loaded functional chip is immersed in a liquid together with the plane plate and the micro pins, A semiconductor element mounting body, wherein the plurality of functional chips are fitted into the recess portions of the mounting substrate by applying displacement.
JP2005085975A 2004-03-24 2005-03-24 Semiconductor element mounting method and semiconductor element mounting body Pending JP2005311344A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085975A JP2005311344A (en) 2004-03-24 2005-03-24 Semiconductor element mounting method and semiconductor element mounting body

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004086526 2004-03-24
JP2005085975A JP2005311344A (en) 2004-03-24 2005-03-24 Semiconductor element mounting method and semiconductor element mounting body

Publications (1)

Publication Number Publication Date
JP2005311344A true JP2005311344A (en) 2005-11-04

Family

ID=35439691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085975A Pending JP2005311344A (en) 2004-03-24 2005-03-24 Semiconductor element mounting method and semiconductor element mounting body

Country Status (1)

Country Link
JP (1) JP2005311344A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273628A (en) * 2006-03-30 2007-10-18 Fujitsu Ltd Manufacturing method of semiconductor device
JP2022016417A (en) * 2020-07-10 2022-01-21 三星電子株式会社 Micro semiconductor chip wet alignment method and display transfer structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273628A (en) * 2006-03-30 2007-10-18 Fujitsu Ltd Manufacturing method of semiconductor device
JP2022016417A (en) * 2020-07-10 2022-01-21 三星電子株式会社 Micro semiconductor chip wet alignment method and display transfer structure
JP7758414B2 (en) 2020-07-10 2025-10-22 三星電子株式会社 Micro semiconductor chip wet alignment method and display transfer structure

Similar Documents

Publication Publication Date Title
KR100968129B1 (en) Manufacturing method of probe card
US7232704B2 (en) Semiconductor device assembly method and semiconductor device assembly apparatus
KR100903472B1 (en) Method of separating semiconductor dies from a wafer
KR20020037711A (en) Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto
JP2010038900A (en) Method of manufacturing mems probe available for probe card to reusable substrate
CN1150059C (en) Micro parts for chemical reactions
KR101621105B1 (en) Subassembly that includes a power semiconductor die and a heat sink and method of forming same
JP2011054961A (en) System for post-processing of electronic components
TW201400819A (en) Probe structure and method for fabricating thin film probe
CN101427360A (en) Wafer level die handling
JP2005311344A (en) Semiconductor element mounting method and semiconductor element mounting body
JP5445973B2 (en) Subassembly including power semiconductor die and heat sink with exposed surface portion and method of forming the same
JP2005533263A (en) Reference alignment target for ultra-small electronic spring contactor
TWI803805B (en) Mounting method for an integrated semiconductor wafer device, and mounting device able to be used therefor
KR20230167935A (en) Semiconductor package manufacturing apparatus and semiconductor package manufacturing method using the same
TW200809209A (en) Probe card and glass substrate drilling method
JP2005268705A (en) Semiconductor element mounting method and semiconductor element mounting body
US20070084944A1 (en) Methods for aligning a device and for stacking two devices in an aligned manner and device for improved stacking
EP0682367B1 (en) Packaged semiconductor device and a manufacturing process therefore
EP1456115A2 (en) Method of dividing a substrate into a plurality of individual chip parts
JP3458953B2 (en) Microchip alignment apparatus and alignment method
Norberg et al. Elastomer chip sockets for reduced thermal mismatch problems and effortless chip replacement, preliminary investigations
JP5285469B2 (en) Reference alignment target for ultra-small electronic spring contactor
JPH0793398B2 (en) Lead pin cutting method
CN222599532U (en) Read-out circuit microscopic examination tool