JP2005311071A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005311071A JP2005311071A JP2004125915A JP2004125915A JP2005311071A JP 2005311071 A JP2005311071 A JP 2005311071A JP 2004125915 A JP2004125915 A JP 2004125915A JP 2004125915 A JP2004125915 A JP 2004125915A JP 2005311071 A JP2005311071 A JP 2005311071A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- electrode
- manufacturing
- single crystal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 金属−絶縁体相転移材料を用いた半導体装置であって、当該金属−絶縁体相転移材料を用いた部分に損傷領域が形成されておらず、かつ、当該部分が単結晶である半導体装置及びその製造方法を提供する。
【解決手段】 金属−絶縁体相転移材料の単結晶であって、強誘電性を発現する結晶相に焼成された抵抗体粒子１００ｂを単分散させた分散液中に電極１００ｃを浸漬する。抵抗体粒子１００ｂはチオール基などで予め修飾されており、電気泳動により電極１００ｃ上に選択配位させる。そして、化学気相成長法やスピン・オン・グラス法を用いて、抵抗体粒子１００ｂを覆うように絶縁膜２０が堆積される。そして、エッチバック法や化学機械研磨法を用いて、抵抗体粒子１００ｂが露出するまで絶縁膜２０が研削される。この研削面上に電極１００ａが形成される。
【選択図】 図２
【解決手段】 金属−絶縁体相転移材料の単結晶であって、強誘電性を発現する結晶相に焼成された抵抗体粒子１００ｂを単分散させた分散液中に電極１００ｃを浸漬する。抵抗体粒子１００ｂはチオール基などで予め修飾されており、電気泳動により電極１００ｃ上に選択配位させる。そして、化学気相成長法やスピン・オン・グラス法を用いて、抵抗体粒子１００ｂを覆うように絶縁膜２０が堆積される。そして、エッチバック法や化学機械研磨法を用いて、抵抗体粒子１００ｂが露出するまで絶縁膜２０が研削される。この研削面上に電極１００ａが形成される。
【選択図】 図２
Description
本発明は、金属−絶縁体相転移材料を抵抗体とする素子を備えた半導体装置及びその製造方法に関し、特に、当該抵抗体に生じる損傷領域を削減する技術に関する。
近年、半導体材料として注目されている金属−絶縁体相転移材料は、相転移温度より高温下では金属状態をとり低抵抗となる一方、相転移温度より低温下では絶縁体状態をとって高抵抗となる。また、金属−絶縁体相転移材料は電場を印加されることによっても相転移を起こす（例えば、非特許文献１）。
このような性質を利用して金属−絶縁体相転移材料を用いた様々な半導体装置の開発が進められており、そのひとつに金属−絶縁体相転移材料を抵抗体とする素子に情報を記憶させる半導体記憶装置がある。かかる素子に高電圧を印加すれば、金属−絶縁体相転移材料の種類や加工方法あるいは印加した電圧の極性に応じて導通状態または絶縁状態が維持される。すなわち、当該素子が導通状態にあるか絶縁状態にあるかによって１ビットの情報を記憶させることができる。
このような性質を利用して金属−絶縁体相転移材料を用いた様々な半導体装置の開発が進められており、そのひとつに金属−絶縁体相転移材料を抵抗体とする素子に情報を記憶させる半導体記憶装置がある。かかる素子に高電圧を印加すれば、金属−絶縁体相転移材料の種類や加工方法あるいは印加した電圧の極性に応じて導通状態または絶縁状態が維持される。すなわち、当該素子が導通状態にあるか絶縁状態にあるかによって１ビットの情報を記憶させることができる。
図８は、かかる素子の製造方法を示す図である。先ず、図８（ａ）に示されるように、支持基板８０上に絶縁層８１、電極８２、金属−絶縁体相転移材料からなる抵抗体層８３及び電極８４が順に積層され、更に電極８４上にフォトレジストマスク８５が形成される。
次いで、プラズマ・エッチング法を用いてエッチングを行った後、フォトレジストマスク８５を除去することによって、図８（ｂ）のような素子８６が得られる（例えば、特許文献１）。
D. M. Newns, J. A. Misewich, C. C. Tsuei, A Gupta, B. A. Scott, and A. Schrott, "Mott transition field effect transistor", Applied Physics Letters Vol 73(6) pp. 780-782. August 10, 1998. 特開２００３−１３７５５３号公報
次いで、プラズマ・エッチング法を用いてエッチングを行った後、フォトレジストマスク８５を除去することによって、図８（ｂ）のような素子８６が得られる（例えば、特許文献１）。
D. M. Newns, J. A. Misewich, C. C. Tsuei, A Gupta, B. A. Scott, and A. Schrott, "Mott transition field effect transistor", Applied Physics Letters Vol 73(6) pp. 780-782. August 10, 1998.
しかしながら、プラズマ・エッチング法を用いると反応性ラジカル等の活性種が多量に散布されるので抵抗体層８３が内部まで損傷を受け、もはや金属−絶縁体相転移材料としての性質を示さない損傷領域８３ｄが形成される。従って、素子８３ｄの実効面積が減少してしまう。
抵抗体層８３内の損傷領域８３ｄの範囲は専ら素子の製造方法によって決定され、素子８６の側壁から内部へ数十ナノ・メートルから数百ナノ・メートルの深さにまで及ぶ。この深さは素子の大きさ（面積）には依存しないので、素子面積が１μｍ2を下回る場合には、損傷領域８３ｄの形成に起因する実効面積の減少が無視できなくなる。
抵抗体層８３内の損傷領域８３ｄの範囲は専ら素子の製造方法によって決定され、素子８６の側壁から内部へ数十ナノ・メートルから数百ナノ・メートルの深さにまで及ぶ。この深さは素子の大きさ（面積）には依存しないので、素子面積が１μｍ2を下回る場合には、損傷領域８３ｄの形成に起因する実効面積の減少が無視できなくなる。
このような損傷領域８３ｄを低減するために回復アニールを施したとしても、損傷領域８３ｄを完全に消失させるまでの効果はない。また、回復アニールを施すためには、金属−絶縁体相転移材料の結晶化温度と同等の高温を加えなければならないので、層間配線の熱劣化を招く等、半導体記憶装置の他の部分に悪影響が及ぶ。
さらに、抵抗体層８３はスパッタ法やゾル−ゲル法によってを形成されるので多結晶化が避けられず、結晶方位の等方化に阻害されるため、金属−絶縁体相転移が有効に働く方位へ金属−絶縁体相転移材料の結晶方位を制御することが困難であった。
さらに、抵抗体層８３はスパッタ法やゾル−ゲル法によってを形成されるので多結晶化が避けられず、結晶方位の等方化に阻害されるため、金属−絶縁体相転移が有効に働く方位へ金属−絶縁体相転移材料の結晶方位を制御することが困難であった。
本発明は、上述のような問題に鑑みてなされたものであって、金属−絶縁体相転移材料を用いた半導体装置であって、当該金属−絶縁体相転移材料を用いた部分に損傷領域が形成されておらず、かつ、当該部分が単結晶である半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に係る製造方法は、金属−絶縁体相転移材料の結晶体を抵抗体とする素子を含む半導体装置の製造方法であって、半導体基板上に前記素子の一方の電極を形成する電極形成ステップと、前記電極上に絶縁膜を形成する絶縁膜形成ステップと、前記電極が露出するように前記絶縁膜に貫通孔を形成する貫通孔形成ステップと、前記結晶体が前記電極に付着するように、当該貫通孔に格納する結晶体格納ステップとを含むことを特徴とする。
このようにすれば、前記結晶体を前記電極の上に選択的に配置して素子を形成するので、抵抗体のエッチング工程を削減できる。従って、抵抗体部分に損傷領域が生じるのを抑えることができるので、より高効率でより微細な素子を提供することができる。
この場合において、例えば、前記結晶体は単結晶体であって、前記結晶体格納ステップにおいて、電場を印加することによって前記結晶体を前記貫通孔に誘導することとすれば好適である。また、前記結晶体格納ステップにおいて、機械的振動を印加することによって前記結晶体を前記貫通孔に誘導するとしても良いし、前記結晶体格納ステップにおいて、エネルギービームを照射することによって前記結晶体を前記貫通孔に誘導するとしても良い。何れの方法によっても、前記結晶体を前記電極上に選択的に配置して抵抗体を形成することができる。
この場合において、例えば、前記結晶体は単結晶体であって、前記結晶体格納ステップにおいて、電場を印加することによって前記結晶体を前記貫通孔に誘導することとすれば好適である。また、前記結晶体格納ステップにおいて、機械的振動を印加することによって前記結晶体を前記貫通孔に誘導するとしても良いし、前記結晶体格納ステップにおいて、エネルギービームを照射することによって前記結晶体を前記貫通孔に誘導するとしても良い。何れの方法によっても、前記結晶体を前記電極上に選択的に配置して抵抗体を形成することができる。
また、各々の貫通孔に格納される結晶体はそれぞれ一つ以上あればよい。
また、本発明に係る製造方法は、前記結晶体を前記電極に付着させた状態で、前記結晶体を絶縁膜にて被覆する被覆ステップと、前記結晶体の一部が露出するように、前記絶縁膜の一部を除去する除去ステップと、前記結晶体の露出する部分に電気的に接続するように、第２の電極を形成する第２電極形成ステップとを含むことを特徴とする。このようにすれば、第１の電極および第２の電極との短絡防止を確実にし、かつ第２の電極と金属−絶縁体相転移材料からなる粒子との電気的接続を確実にできる。
また、本発明に係る製造方法は、前記結晶体を前記電極に付着させた状態で、前記結晶体を絶縁膜にて被覆する被覆ステップと、前記結晶体の一部が露出するように、前記絶縁膜の一部を除去する除去ステップと、前記結晶体の露出する部分に電気的に接続するように、第２の電極を形成する第２電極形成ステップとを含むことを特徴とする。このようにすれば、第１の電極および第２の電極との短絡防止を確実にし、かつ第２の電極と金属−絶縁体相転移材料からなる粒子との電気的接続を確実にできる。
また、本発明に係る製造方法は、前記結晶体は絶縁相を発現する結晶相に焼成されていることを特徴とする。このようにすれば、素子の形成工程において、金属−絶縁体相転移材料の結晶化のために半導体基板に施される高温熱処理を省くことができる。
また、本発明に係る製造方法は、前記結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする結晶体の何れかであるとしても良いし、前記結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。
また、本発明に係る製造方法は、前記結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする結晶体の何れかであるとしても良いし、前記結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。
また、前記結晶体は、一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。このようにすれば、良好な金属−絶縁体相転移特性を示す素子を得ることができる。
また、本発明に係る製造方法は、前記結晶体は粒子形状をしており、前記結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下であることを特徴とする。このようにすれば、前記結晶体の配置の選択性および素子の電気的特性の均質性を向上させることができる。
また、本発明に係る製造方法は、前記結晶体は粒子形状をしており、前記結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下であることを特徴とする。このようにすれば、前記結晶体の配置の選択性および素子の電気的特性の均質性を向上させることができる。
また、本発明に係る製造方法は、金属−絶縁体相転移材料の単結晶体を抵抗体とする素子を含む半導体装置の製造方法であって、半導体基板上に前記素子の一方の電極を形成する電極形成ステップと、前記単結晶体を液体分散させた分散液中に前記電極を浸漬した状態で、電気泳動により前記単結晶体を前記電極に付着させる付着ステップとを含むことを特徴とする。このようにしても、抵抗体部分に損傷領域が生じるのを抑えて、より高効率でより微細な素子を提供することができる。
また、本発明に係る製造方法は、前記付着ステップにおいて、前記単結晶体は前記分散液中に単分散していることを特徴とする。このようにすれば、ひとつの電極に複数の単結晶体が配置され、素子間で静電容量がばらつくのを防止することができる。
また、本発明に係る製造方法は、前記単結晶体を前記電極に付着させた状態で、前記単結晶体を絶縁膜にて被覆する被覆ステップと、前記単結晶体の一部が露出するように、前記絶縁膜の一部を除去する除去ステップと、前記単結晶体の露出する部分に電気的に接続するように、第２の電極を形成する第２電極形成ステップとを含むことを特徴とする。このようにすれば、第１の電極および第２の電極との短絡防止を確実にし、かつ第２の電極と金属−絶縁体相転移材料からなる粒子との電気的接続を確実にできる。
また、本発明に係る製造方法は、前記単結晶体を前記電極に付着させた状態で、前記単結晶体を絶縁膜にて被覆する被覆ステップと、前記単結晶体の一部が露出するように、前記絶縁膜の一部を除去する除去ステップと、前記単結晶体の露出する部分に電気的に接続するように、第２の電極を形成する第２電極形成ステップとを含むことを特徴とする。このようにすれば、第１の電極および第２の電極との短絡防止を確実にし、かつ第２の電極と金属−絶縁体相転移材料からなる粒子との電気的接続を確実にできる。
また、本発明に係る製造方法は、前記結晶体は絶縁相を発現する結晶相に焼成されていることを特徴とする。このようにすれば、素子の形成工程において、金属−絶縁体相転移材料の結晶化のために半導体基板に施される高温熱処理を省くことができる。
なお、前記結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする結晶体の何れかであるとしても良いし、或いは、前記結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。
なお、前記結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする結晶体の何れかであるとしても良いし、或いは、前記結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。
また、前記結晶体は、一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。このようにすれば、良好な金属−絶縁体相転移特性を示す素子を得ることができる。
また、本発明に係る製造方法は、前記結晶体は粒子形状をしており、前記結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下であることを特徴とする。このようにすれば、前記結晶体の配置の選択性および素子の電気的特性の均質性を向上させることができる。
また、本発明に係る製造方法は、前記結晶体は粒子形状をしており、前記結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下であることを特徴とする。このようにすれば、前記結晶体の配置の選択性および素子の電気的特性の均質性を向上させることができる。
本発明に係る半導体装置は、金属−絶縁体相転移材料の単結晶体を抵抗体とする素子を含むことを特徴とする。このようにすれば、結晶方位を制御することによって、良好な金属−絶縁体相転移特性を得ることができる。
また、本発明に係る半導体装置は、前記単結晶体は絶縁相を発現する結晶相に焼成されていることを特徴とする。このようにすれば、このようにすれば、素子の形成工程において、金属−絶縁体相転移材料の結晶化のために半導体基板に施される高温熱処理を省くことができる。
また、本発明に係る半導体装置は、前記単結晶体は絶縁相を発現する結晶相に焼成されていることを特徴とする。このようにすれば、このようにすれば、素子の形成工程において、金属−絶縁体相転移材料の結晶化のために半導体基板に施される高温熱処理を省くことができる。
また、本発明に係る半導体装置は、前記単結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする単結晶体の何れかであることを特徴とする。
或いは、前記単結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良いし、前記単結晶体は、一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。
或いは、前記単結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良いし、前記単結晶体は、一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わすとしても良い。
また、本発明に係る半導体装置は、前記単結晶体は粒子形状をしており、 前記単結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下であることを特徴とする。このようにすれば、前記結晶体の配置の選択性および素子の電気的特性の均質性を向上させることができる。
また、本発明によれば、抵抗体の結晶方位が素子の電極主面に垂直となるように配位するので、より良好な金属−絶縁体相転移特性を得ることができる。従って、メモリセルにおけるデータの書き込み特性および読み出し特性が著しく改善される。
また、本発明によれば、抵抗体の結晶方位が素子の電極主面に垂直となるように配位するので、より良好な金属−絶縁体相転移特性を得ることができる。従って、メモリセルにおけるデータの書き込み特性および読み出し特性が著しく改善される。
更に、任意の層数の素子アレイ層を備えた記憶装置を実現することができるので、メモリセルアレイを３次元的に配置してメモリセルの配置密度を向上させることができる。
以下、本発明に係る半導体装置の実施の形態について、半導体記憶装置を例にとり、図面を参照しながら説明する。
［１］ 第１の実施の形態
本発明の第１の実施の形態に係る半導体記憶装置について説明する。
［１−１］ 半導体記憶装置の回路構成
先ず、本実施の形態に係る半導体記憶装置の回路構成について説明する。図１は、本実施の形態に係る半導体記憶装置の回路構成の主要部を示す回路図である。図１に示されるように、半導体記憶装置１は、素子１０、トランジスタ１１、ビット線１２、ワード線１３及びセルプレート線１４を備えている。
［１］ 第１の実施の形態
本発明の第１の実施の形態に係る半導体記憶装置について説明する。
［１−１］ 半導体記憶装置の回路構成
先ず、本実施の形態に係る半導体記憶装置の回路構成について説明する。図１は、本実施の形態に係る半導体記憶装置の回路構成の主要部を示す回路図である。図１に示されるように、半導体記憶装置１は、素子１０、トランジスタ１１、ビット線１２、ワード線１３及びセルプレート線１４を備えている。
ここで、素子１０は金属−絶縁体相転移材料を用いた抵抗体層を備え、その一方の電極はトランジスタ１１のソース電極に接続され、他方の電極はセルプレート線１４に接続されている。トランジスタ１１のドレイン電極はビット線１２に接続され、ゲート電極はワード線１３に接続されている。
このような回路構成により、ワード線１３を介してトランジスタ１１に電圧を印加して導通（オン）状態とした後、ビット線１２とセルプレート線１４との間に書き込み電圧を印加すると、たとえば、素子１０が導通状態となる。この導通状態は書き込み電圧の印加を停止しても一定時間持続する。この持続時間は、抵抗体層の材料や加工方法および印加した電圧の大きさ、および持続時間によって決まる。また、前記書き込み電圧よりも低い電圧である読み出し電圧の印加には、この導通状態は影響を受けない。すなわち書き込まれた導通状態は記憶される。さらに、素子１０の導通状態と絶縁状態とは印加する電圧の極性を逆にすることによって逆転させることも可能である。
このような回路構成により、ワード線１３を介してトランジスタ１１に電圧を印加して導通（オン）状態とした後、ビット線１２とセルプレート線１４との間に書き込み電圧を印加すると、たとえば、素子１０が導通状態となる。この導通状態は書き込み電圧の印加を停止しても一定時間持続する。この持続時間は、抵抗体層の材料や加工方法および印加した電圧の大きさ、および持続時間によって決まる。また、前記書き込み電圧よりも低い電圧である読み出し電圧の印加には、この導通状態は影響を受けない。すなわち書き込まれた導通状態は記憶される。さらに、素子１０の導通状態と絶縁状態とは印加する電圧の極性を逆にすることによって逆転させることも可能である。
［１−２］ 半導体記憶装置のデバイス構造
次に、半導体記憶装置１のデバイス構造について説明する。図２は、半導体記憶装置１のデバイス構造を示す断面図である。図２に示されるように、半導体記憶装置１はスタック構造をとっている。素子１０は電極１００ａ、１００ｃと抵抗体粒子１００ｂとを備えている。電極１００ａはセルプレート線１４と一体化している。電極１００ｃは抵抗体粒子１００ｂを挟んで電極１００ａと対向配置されており、コンタクトプラグ１５を介して、トランジスタ１１のソース電極１１０ａに接続されている。トランジスタ１１のドレイン電極１１０ｂは、コンタクトプラグ１６を介して、ビット線１２に接続されている。ゲート電極１１０ｃはワード線１３（不図示）に接続されている。このようなメモリセルが複数個配列されてメモリセルアレイを構成している。
次に、半導体記憶装置１のデバイス構造について説明する。図２は、半導体記憶装置１のデバイス構造を示す断面図である。図２に示されるように、半導体記憶装置１はスタック構造をとっている。素子１０は電極１００ａ、１００ｃと抵抗体粒子１００ｂとを備えている。電極１００ａはセルプレート線１４と一体化している。電極１００ｃは抵抗体粒子１００ｂを挟んで電極１００ａと対向配置されており、コンタクトプラグ１５を介して、トランジスタ１１のソース電極１１０ａに接続されている。トランジスタ１１のドレイン電極１１０ｂは、コンタクトプラグ１６を介して、ビット線１２に接続されている。ゲート電極１１０ｃはワード線１３（不図示）に接続されている。このようなメモリセルが複数個配列されてメモリセルアレイを構成している。
［１−３］ 抵抗体粒子１００ｂの材料
次に、抵抗体粒子１００ｂの材料について説明する。上述のように、抵抗体粒子１００ｂは金属−絶縁体相転移材料からなっており、特に、単結晶となっている。
具体的には、抵抗体粒子１００ｂは、三酸化二バナジウム（Ｖ2Ｏ3）結晶や二酸化バナジウム（ＶＯ2）結晶、或いは三酸化二バナジウム又は二酸化バナジウムを主体とする結晶としても良いし、三酸化二バナジウム又は二酸化バナジウムとの混晶を主体とする結晶としても良い。
次に、抵抗体粒子１００ｂの材料について説明する。上述のように、抵抗体粒子１００ｂは金属−絶縁体相転移材料からなっており、特に、単結晶となっている。
具体的には、抵抗体粒子１００ｂは、三酸化二バナジウム（Ｖ2Ｏ3）結晶や二酸化バナジウム（ＶＯ2）結晶、或いは三酸化二バナジウム又は二酸化バナジウムを主体とする結晶としても良いし、三酸化二バナジウム又は二酸化バナジウムとの混晶を主体とする結晶としても良い。
また、一般式Ａ1-xＢxＭｎzＯWや一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWにて表される金属酸化物材料を用いても良い。ここで、上記一般式中のＡはランタン（Ｌａ）やネオジム（Ｎｄ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）等の希土類元素、或いはバナジウム（Ｖ）等のＶ族の元素を表わし、Ｂ及びＣはカルシウム（Ｃａ）やストロンチウム（Ｓｒ）、バリウム（Ｂａ）等のアルカリ土類元素を表わす。また、添え字ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わす。
抵抗体粒子１００ｂは、上記材料のうちの幾つかを含む有機金属化合物を気相分解し、酸化させ、更に焼成されることによって形成される。
［１−４］ 抵抗体粒子１００ｂの選択的配置
上述のように、従来技術においては抵抗体層を形成した後、エッチングによって整形するので損傷領域が生じる。これに対して、本実施の形態においては、抵抗体粒子１００ｂを電極１００ｃ上に選択的に配置するのでエッチング工程が不要となり、従って、損傷領域が生じない。図３は、本実施の形態に係る抵抗体粒子１００ｂを電極１００ｃ上に選択的に配置した図である。図３に示されるように、本実施の形態においては、半導体基板２１上に形成された電極１００ｃ上に抵抗体粒子１００ｂが選択的に配置されている。なお、半導体基板２１は前記トランジスタ１１等を含む半導体装置であるが、トランジスタ１１等の図示は省略されている。
［１−４］ 抵抗体粒子１００ｂの選択的配置
上述のように、従来技術においては抵抗体層を形成した後、エッチングによって整形するので損傷領域が生じる。これに対して、本実施の形態においては、抵抗体粒子１００ｂを電極１００ｃ上に選択的に配置するのでエッチング工程が不要となり、従って、損傷領域が生じない。図３は、本実施の形態に係る抵抗体粒子１００ｂを電極１００ｃ上に選択的に配置した図である。図３に示されるように、本実施の形態においては、半導体基板２１上に形成された電極１００ｃ上に抵抗体粒子１００ｂが選択的に配置されている。なお、半導体基板２１は前記トランジスタ１１等を含む半導体装置であるが、トランジスタ１１等の図示は省略されている。
このように、抵抗体粒子１００ｂを電極１００ｃ上に選択的に配置する方法として、例えば、以下の方法が挙げられる。図４は、抵抗体粒子１００ｂを電極１００ｃ上に選択的に配置する工程を示す模式図である。図４に示されるように、本工程においては、液相処理槽３０に容れられた分散液３１中に電極１００ｃを形成した半導体基板２１が浸漬される。分散液３１中には処理電極３２が電極１００ｃに対向配置されており、更に、直流電源３３が半導体基板２１と処理電極３２とに接続されている。
前記分散液３１は、アセトンやエタノール等の有機溶媒中に抵抗体粒子１００ｂを分散させた分散液であって、抵抗体粒子１００ｂが単分散するように酸性度が調整されている。また、抵抗体粒子１００ｂは、液体に混合される前に予め強誘電性を発現する結晶相に焼成されている。
さて、抵抗体粒子１００ｂは単結晶であり、誘電率は強い異方性をもつ。このため、直流電源３３を用いて、半導体基板２１上に形成された電極１００ｃと処理電極３２との間に電場を印加すると、抵抗体粒子１００ｂが電極１００ｃへ向かって泳動する。この場合において、抵抗体粒子１００ｂの双極子モーメントは結晶軸方向と平行なので、抵抗体粒子１００ｂは、その金属−絶縁体相転移がより有効に働く方位が印加電場と平行となるように、すなわち電極１００ｃの表面と垂直方向に選択配位される。
さて、抵抗体粒子１００ｂは単結晶であり、誘電率は強い異方性をもつ。このため、直流電源３３を用いて、半導体基板２１上に形成された電極１００ｃと処理電極３２との間に電場を印加すると、抵抗体粒子１００ｂが電極１００ｃへ向かって泳動する。この場合において、抵抗体粒子１００ｂの双極子モーメントは結晶軸方向と平行なので、抵抗体粒子１００ｂは、その金属−絶縁体相転移がより有効に働く方位が印加電場と平行となるように、すなわち電極１００ｃの表面と垂直方向に選択配位される。
なお、抵抗体粒子１００ｂをチオール基などで予め修飾しておけば、電極１００ｃへの選択配置がより容易になる。
この後、化学気相成長法やスピン・オン・グラス法を用いて、抵抗体粒子１００ｂを覆うように絶縁膜２０が堆積される。そして、エッチバック法や化学機械研磨法を用いて、抵抗体粒子１００ｂの一部が一様に露出するまで、当該絶縁膜２０の表面が研削される。この研削面上に電極１００ａが形成される。
この後、化学気相成長法やスピン・オン・グラス法を用いて、抵抗体粒子１００ｂを覆うように絶縁膜２０が堆積される。そして、エッチバック法や化学機械研磨法を用いて、抵抗体粒子１００ｂの一部が一様に露出するまで、当該絶縁膜２０の表面が研削される。この研削面上に電極１００ａが形成される。
図５は、電極１００ａが形成された後の半導体記憶装置１の状態を示す断面図である。図５に示されるように、電極１００ａと電極１００ｃとは互いに長手方向が直交するように形成されており、半導体記憶装置１を平面視したときに電極１００ａと電極１００ｃとが交差する箇所が素子１０となる。
このように、素子１０を形成すれば、抵抗体粒子１００ｂが単結晶となり、かつその結晶方位が制御されているので、その金属−絶縁体相転移をより効果的に利用することができる。
このように、素子１０を形成すれば、抵抗体粒子１００ｂが単結晶となり、かつその結晶方位が制御されているので、その金属−絶縁体相転移をより効果的に利用することができる。
また、抵抗体粒子１００ｂの粒子形状を揃えれば、素子１０の加工工程を削減することができる。その結果、損傷領域を無くして、金属−絶縁体相転移がより効果的に利用することができる。これらにより、メモリセルにおけるデータの書き込み特性および読み出し特性が著しく改善される。
［２］ 第２の実施の形態
次に、本発明の第２の実施の形態について説明する。本実施の形態に係る半導体記憶装置は、前記第１の実施の形態に係る半導体記憶装置と同様の構成を備える一方、抵抗体粒子の選択的配置の方法において相違している。このため、本実施の形態においては、専ら当該抵抗体粒子を含む素子の製造方法について説明する。
［２］ 第２の実施の形態
次に、本発明の第２の実施の形態について説明する。本実施の形態に係る半導体記憶装置は、前記第１の実施の形態に係る半導体記憶装置と同様の構成を備える一方、抵抗体粒子の選択的配置の方法において相違している。このため、本実施の形態においては、専ら当該抵抗体粒子を含む素子の製造方法について説明する。
図６は、本実施の形態に係る半導体記憶装置の抵抗体粒子を選択的に配置するための諸工程を示す図である。図６においては、上記第１の実施の形態におけるトランジスタ１１や電極１００ｃ等に対応する部分が既に作りこまれている状態から製造工程が開始する。
先ず、図６（ａ）に示されるように、半導体基板４０上に電極４１が形成されており、更に電極４１上には絶縁膜４２が形成されている。この絶縁体膜４２には貫通孔４２ｈが穿たれており、当該貫通孔４２ｈを通して電極４１の一部が露出している。この貫通孔４２ｈは、その内部に抵抗体粒子を電極４１に接触させた状態で収納することができる程度の大きさを有している。
先ず、図６（ａ）に示されるように、半導体基板４０上に電極４１が形成されており、更に電極４１上には絶縁膜４２が形成されている。この絶縁体膜４２には貫通孔４２ｈが穿たれており、当該貫通孔４２ｈを通して電極４１の一部が露出している。この貫通孔４２ｈは、その内部に抵抗体粒子を電極４１に接触させた状態で収納することができる程度の大きさを有している。
このように加工した半導体基板４０等を前記第１の実施の形態にて説明したように液相処理槽中に置いて、抵抗体粒子４３を泳動させる。前記絶縁膜４２は貫通孔４２ｈのところで平坦性が変化しているので、貫通孔４２ｈ周辺のファンデル・ワールス・ポテンシャルは周囲に比べて大きく変化している。このファンデル・ワールス・ポテンシャルと抵抗体粒子４３の双極子モーメントとの相互作用により、抵抗体粒子４３は電極４１に選択的に引き付けられる（図６（ｂ））。
しかも、抵抗体粒子４３の双極子モーメントは結晶軸方向と平行なので、抵抗体粒子４３は、その金属−絶縁体相転移がより有効に働く方位が印加電場と平行に、すなわち電極４１の表面と垂直方向に選択配位することになる。なお、抵抗体粒子１００ｂをチオール基などで予め修飾しておけば、電極４１への選択配置がより容易になる。
この後、抵抗体粒子４３を覆うように絶縁膜４４が化学気相成長法やスピン・オン・グラス法によって堆積される（図５（ｃ））。そして、この絶縁膜４４の表面を、エッチバック法や化学機械研磨法によって抵抗体粒子４３の一部が一様に露出するまで研削する（図５（ｄ））。この研削面の上に電極４５が形成される（図５（ｅ））。この電極４５は、その長手方向が電極４１の長手方向と直交するように形成されており、半導体基板４０を平面視したときに電極４１と電極４５とが重なり合う箇所が素子１となる。
この後、抵抗体粒子４３を覆うように絶縁膜４４が化学気相成長法やスピン・オン・グラス法によって堆積される（図５（ｃ））。そして、この絶縁膜４４の表面を、エッチバック法や化学機械研磨法によって抵抗体粒子４３の一部が一様に露出するまで研削する（図５（ｄ））。この研削面の上に電極４５が形成される（図５（ｅ））。この電極４５は、その長手方向が電極４１の長手方向と直交するように形成されており、半導体基板４０を平面視したときに電極４１と電極４５とが重なり合う箇所が素子１となる。
このようにして形成した抵抗体粒子４３は単結晶となっており、かつその結晶方位が制御されているので、その金属−絶縁体相転移がより効果的に利用することができる。また、抵抗体粒子４３の粒子形状を揃えれば、素子１０の加工工程を削減することができ、かつ損傷領の発生を抑えて、大きな分極を実現することができる。これらにより、メモリセルにおけるデータの書き込み特性および読み出し特性が著しく改善される。
特に、抵抗体粒子４３の粒子径のばらつきを表す標準偏差が、粒子径の平均値以下になると、抵抗体粒子４３の配置の選択性および素子の電気的特性の均質性が著しく向上する。
なお、抵抗体粒子４３を電極４１の所望の位置に選択的に配置する工程（図５（ａ）〜図５（ｂ））において、半導体基板１７に超音波などの機械的振動を与えれば、抵抗体粒子４３の基板表面での並進運動エネルギーを増大させて、より選択性を高めることができる。また、抵抗体粒子４３に光や電子線などのエネルギービームを照射することによっても同様の効果が得られる。
なお、抵抗体粒子４３を電極４１の所望の位置に選択的に配置する工程（図５（ａ）〜図５（ｂ））において、半導体基板１７に超音波などの機械的振動を与えれば、抵抗体粒子４３の基板表面での並進運動エネルギーを増大させて、より選択性を高めることができる。また、抵抗体粒子４３に光や電子線などのエネルギービームを照射することによっても同様の効果が得られる。
また、本実施の形態で述べた絶縁体膜４２に穿たれた貫通孔４２ｈの内部に抵抗体粒子４３を収納する方法は、複数個の抵抗体粒子４３を同時に一つの貫通孔４２ｈの内部に収納する場合にも有効である。
［３］ 第３の実施の形態
次に、本発明の第３の実施の形態について説明する。本実施の形態に係る半導体記憶装置は上記第１及び第２の実施の形態に係る半導体記憶装置の構成に加えてメモリセルアレイが３次元的に配置されている点に特徴を有しており、これによってメモリセルの配置密度を向上させている。
［３］ 第３の実施の形態
次に、本発明の第３の実施の形態について説明する。本実施の形態に係る半導体記憶装置は上記第１及び第２の実施の形態に係る半導体記憶装置の構成に加えてメモリセルアレイが３次元的に配置されている点に特徴を有しており、これによってメモリセルの配置密度を向上させている。
図７は、本実施の形態に係る半導体記憶装置の構成を示す断面図である。図７に示されるように、本実施の形態においては、先ず、前記図２に示した半導体記憶装置１と同じ半導体記憶装置５０が製造され、当該半導体記憶装置５０上に層間絶縁膜５１ａが形成される。この層間絶縁膜５１ａの表面を平坦に研磨した後、更に、当該層間絶縁膜５１ａ上に半導体薄膜５２ａが形成され、半導体薄膜５２ａ上に電極５３ａが形成される。その後、当該半導体薄膜５２ａと電極５３ａとが、例えばエッチングによって、図７に示されるような形状に加工され、金属−半導体型ショットキーバリアダイオードと形成される。
そして、上記第１又は第２の実施の形態にて述べた手法によって、電極５３ａ上に抵抗体粒子５４ａが選択的に配置され、当該抵抗体粒子５４ａを覆うように絶縁膜５５ａが堆積される。この絶縁膜５５ａの表面を、エッチバック法や化学機械研磨法によって抵抗体粒子５４ａの一部が一様に露出するように研削し、当該研削面上に電極５６ａを形成する。当該電極５６ａは、その長手方向が電極５３ａの長手方向と直交するように、かつ半導体記憶装置５を平面視したときに電極５３ａと電極５６ａとが交差する箇所が抵抗体粒子５４ａに重なるように形成されている。これにより素子５６が形成される。
以上のような、工程を繰り返し、最後に層間絶縁膜５１ｃを形成することによって、複数層積層された素子レイが形成できる。従って、任意の層数の素子レイ層を備えた記憶装置を形成することができるので、メモリセルアレイを３次元的に配置し、メモリセルの配置密度を向上させることができる。
［４］ 変形例
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
［４］ 変形例
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（１） 上記実施の形態においては、専ら半導体記憶装置を例にとって説明したが、本発明がこれに限定されないのは言うまでもなく、半導体記憶装置に代えて他の半導体装置に本発明を適用するとしても良い。すなわち、金属−絶縁体相転移材料を抵抗体に用いた素子を利用する半導体装置であれば、スイッチ機能や論理演算機能、学習機能、或いは温度検出機能等を果たす半導体装置であっても本発明を適用して、その効果を得ることができる。
（２） 上記実施の形態においては特に言及しなかったが、本発明が上述のような半導体記憶装置に限定されないのは言うまでも無く、上述のような半導体装置を製造する製造方法であるとしても良い。また、本発明の特徴は専ら金属−絶縁体相転移材料を抵抗体に用いた素子の製造方法にあるので、そのような素子を利用する半導体装置であれば、前記変形例（１）に述べたような半導体装置を製造する場合にも、本発明に係る製造方法を適用して、その効果を得ることができる。
（３） 上記実施の形態においては、ひとつの素子を構成する抵抗体粒子数がひとつである場合を例にとって説明したが、本発明がこれに限定されないことは言うまでもなく、抵抗体粒子を付着させる電極の大きさを調整することによって、抵抗体粒子数を調整するとしても良い。
（４） 上記実施の形態においては、抵抗体粒子を模式的に球形状で表現したが、本発明がこれに限定されないのはいうまでもなく、球形状以外の形状をとるとしても良い。ただし、球形状以外の形状をとる場合であっても、ひとつの半導体装置に形成される複数の素子間で抵抗体粒子の形状や大きさを揃えるのが望ましく、そうすることによって当該素子間の性能のばらつきを抑えることができる。
（４） 上記実施の形態においては、抵抗体粒子を模式的に球形状で表現したが、本発明がこれに限定されないのはいうまでもなく、球形状以外の形状をとるとしても良い。ただし、球形状以外の形状をとる場合であっても、ひとつの半導体装置に形成される複数の素子間で抵抗体粒子の形状や大きさを揃えるのが望ましく、そうすることによって当該素子間の性能のばらつきを抑えることができる。
本発明に係る半導体装置及びその製造方法は、金属−絶縁体相転移材料を抵抗体とする素子を備えた半導体装置において、その抵抗体に生じる損傷領域を削減する技術として有用である。
１、５、５０……………………………………半導体記憶装置
１０、８６………………………………………素子
１１………………………………………………トランジスタ
１２………………………………………………ビット線
１３………………………………………………ワード線
１４………………………………………………セルプレート線
１５、１６………………………………………コンタクトプラグ
１７、２１、４０………………………………半導体基板
１８〜２０、４２、４４、５５ａ、５５ｂ…絶縁膜
３０………………………………………………液相処理槽
３１………………………………………………分散液
３２………………………………………………処理電極
３３………………………………………………直流電源
４１、４５、５３ａ、５３ｂ、５６ａ………電極
５６ｂ、８２、８４、１００ａ、１００ｃ…電極
４２ｈ……………………………………………貫通孔
４３、５４ａ、５４ｂ、１００ｂ……………抵抗体粒子
５１ａ〜５１ｃ…………………………………層間絶縁膜
５２ａ、５２ｂ…………………………………半導体薄膜
８０………………………………………………支持基板
８１………………………………………………絶縁層
８３………………………………………………抵抗体層
８３ｄ……………………………………………損傷領域
８５………………………………………………フォトレジストマスク
１０、８６………………………………………素子
１１………………………………………………トランジスタ
１２………………………………………………ビット線
１３………………………………………………ワード線
１４………………………………………………セルプレート線
１５、１６………………………………………コンタクトプラグ
１７、２１、４０………………………………半導体基板
１８〜２０、４２、４４、５５ａ、５５ｂ…絶縁膜
３０………………………………………………液相処理槽
３１………………………………………………分散液
３２………………………………………………処理電極
３３………………………………………………直流電源
４１、４５、５３ａ、５３ｂ、５６ａ………電極
５６ｂ、８２、８４、１００ａ、１００ｃ…電極
４２ｈ……………………………………………貫通孔
４３、５４ａ、５４ｂ、１００ｂ……………抵抗体粒子
５１ａ〜５１ｃ…………………………………層間絶縁膜
５２ａ、５２ｂ…………………………………半導体薄膜
８０………………………………………………支持基板
８１………………………………………………絶縁層
８３………………………………………………抵抗体層
８３ｄ……………………………………………損傷領域
８５………………………………………………フォトレジストマスク
Claims (24)
- 金属−絶縁体相転移材料の結晶体を抵抗体とする素子を含む半導体装置の製造方法であって、
半導体基板上に前記素子の一方の電極を形成する電極形成ステップと、
前記電極上に絶縁膜を形成する絶縁膜形成ステップと、
前記電極が露出するように前記絶縁膜に貫通孔を形成する貫通孔形成ステップと、
前記結晶体が前記電極に付着するように、当該貫通孔に格納する結晶体格納ステップと
を含むことを特徴とする製造方法。 - 前記結晶体は単結晶体であって、
前記結晶体格納ステップにおいて、電場を印加することによって前記結晶体を前記貫通孔に誘導する
ことを特徴とする請求項１に記載の製造方法。 - 前記結晶体格納ステップにおいて、機械的振動を印加することによって前記結晶体を前記貫通孔に誘導する
ことを特徴とする請求項１に記載の製造方法。 - 前記結晶体格納ステップにおいて、エネルギービームを照射することによって前記結晶体を前記貫通孔に誘導する
ことを特徴とする請求項１に記載の製造方法。 - 前記結晶体を前記電極に付着させた状態で、前記結晶体を絶縁膜にて被覆する被覆ステップと、
前記結晶体の一部が露出するように、前記絶縁膜の一部を除去する除去ステップと、
前記結晶体の露出する部分に電気的に接続するように、第２の電極を形成する第２電極形成ステップと
を含むことを特徴とする請求項１に記載の製造方法。 - 前記結晶体は絶縁相を発現する結晶相に焼成されている
ことを特徴とする請求項１に記載の製造方法。 - 前記結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする結晶体の何れかである
ことを特徴とする請求項１に記載の製造方法。 - 前記結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わす
ことを特徴とする請求項１に記載の製造方法。 - 前記結晶体は、一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わす
ことを特徴とする請求項１に記載の製造方法。 - 前記結晶体は粒子形状をしており、
前記結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下である
ことを特徴とする請求項１に記載の製造方法。 - 金属−絶縁体相転移材料の単結晶体を抵抗体とする素子を含む半導体装置の製造方法であって、
半導体基板上に前記素子の一方の電極を形成する電極形成ステップと、
前記単結晶体を液体分散させた分散液中に前記電極を浸漬した状態で、電気泳動により前記単結晶体を前記電極に付着させる付着ステップと
を含むことを特徴とする製造方法。 - 前記付着ステップにおいて、前記単結晶体は前記分散液中に単分散している
ことを特徴とする請求項１１に記載の製造方法。 - 前記単結晶体を前記電極に付着させた状態で、前記単結晶体を絶縁膜にて被覆する被覆ステップと、
前記単結晶体の一部が露出するように、前記絶縁膜の一部を除去する除去ステップと、
前記単結晶体の露出する部分に電気的に接続するように、第２の電極を形成する第２電極形成ステップと
を含むことを特徴とする請求項１１に記載の製造方法。 - 前記結晶体は絶縁相を発現する結晶相に焼成されている
ことを特徴とする請求項１１に記載の製造方法。 - 前記結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする結晶体の何れかである
ことを特徴とする請求項１１に記載の製造方法。 - 前記結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わす
ことを特徴とする請求項１１に記載の製造方法。 - 前記結晶体は、一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わす
ことを特徴とする請求項１１に記載の製造方法。 - 前記結晶体は粒子形状をしており、
前記結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下である
ことを特徴とする請求項１１に記載の製造方法。 - 金属−絶縁体相転移材料の単結晶体を抵抗体とする素子を含む
ことを特徴とする半導体装置。 - 前記単結晶体は絶縁相を発現する結晶相に焼成されている
ことを特徴とする請求項１９に記載の半導体装置。 - 前記単結晶体は、三酸化二バナジウム結晶、二酸化バナジウム結晶、三酸化バナジウム又は二酸化バナジウムを主体とする結晶、三酸化バナジウムと二酸化バナジウムとの混晶を主体とする単結晶体の何れかである
ことを特徴とする請求項１９に記載の半導体装置。 - 前記単結晶体は、一般式Ａ1-xＢxＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わす
ことを特徴とする請求項１９に記載の半導体装置。 - 前記単結晶体は、一般式Ａ1-x（Ｂ1-yＣy）xＭｎzＯWで表される材料からなり、前記Ａは希土類又はＶ族の元素であり、Ｂ及びＣはアルカリ土類元素であり、前記ｘ、ｙ、ｚ及びｗは０を含む任意の化学組成比を表わす
ことを特徴とする請求項１９に記載の半導体装置。 - 前記単結晶体は粒子形状をしており、
前記単結晶体の粒子径の標準偏差値は、前記粒子径の平均値以下である
ことを特徴とする請求項１９に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125915A JP2005311071A (ja) | 2004-04-21 | 2004-04-21 | 半導体装置およびその製造方法 |
| US11/107,740 US20050236691A1 (en) | 2004-04-21 | 2005-04-18 | Semiconductor device and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125915A JP2005311071A (ja) | 2004-04-21 | 2004-04-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005311071A true JP2005311071A (ja) | 2005-11-04 |
Family
ID=35135587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004125915A Pending JP2005311071A (ja) | 2004-04-21 | 2004-04-21 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050236691A1 (ja) |
| JP (1) | JP2005311071A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007055453A1 (en) * | 2005-07-28 | 2007-05-18 | Electronics And Telecommunications Research Institute | Abrupt metal-insulator transition wafer, and heat treatment apparatus and method for the wafer |
| JP2008091519A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | ＲｅＲＡＭ |
| JPWO2007026509A1 (ja) * | 2005-08-29 | 2009-03-05 | シャープ株式会社 | 可変抵抗素子及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859717B1 (ko) * | 2007-05-07 | 2008-09-23 | 한국전자통신연구원 | 3 단자 ｍｉｔ 스위치, 그 스위치를 이용한 스위칭 시스템,및 그 스위치의 ｍｉｔ 제어방법 |
| US10096361B2 (en) | 2015-08-13 | 2018-10-09 | Arm Ltd. | Method, system and device for non-volatile memory device operation |
| US9514814B1 (en) * | 2015-08-13 | 2016-12-06 | Arm Ltd. | Memory write driver, method and system |
| US10056143B2 (en) * | 2015-09-08 | 2018-08-21 | Arm Ltd. | Correlated electron switch programmable fabric |
| US10147879B2 (en) | 2015-09-30 | 2018-12-04 | Arm Ltd. | Multiple impedance correlated electron switch fabric |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3542697A (en) * | 1968-06-06 | 1970-11-24 | Du Pont | Temperature sensitive conductive metal oxide modified vanadium dioxides |
| JP3030333B2 (ja) * | 1997-03-14 | 2000-04-10 | 工業技術院長 | 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子 |
| JP2000095522A (ja) * | 1998-06-29 | 2000-04-04 | Sharp Corp | ペロブスカイト型マンガン酸化物薄膜、その製造方法及びそれを用いた赤外線検出素子 |
| JP3735686B2 (ja) * | 2001-10-30 | 2006-01-18 | 独立行政法人理化学研究所 | 金属酸化物強誘電体粒子結晶の製造方法 |
| EP1318552A1 (en) * | 2001-12-05 | 2003-06-11 | STMicroelectronics S.r.l. | Small area contact region, high efficiency phase change memory cell and fabrication method thereof |
| US20040052117A1 (en) * | 2002-07-05 | 2004-03-18 | Hai Jiang | Fabrication of ultra-small memory elements |
-
2004
- 2004-04-21 JP JP2004125915A patent/JP2005311071A/ja active Pending
-
2005
- 2005-04-18 US US11/107,740 patent/US20050236691A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007055453A1 (en) * | 2005-07-28 | 2007-05-18 | Electronics And Telecommunications Research Institute | Abrupt metal-insulator transition wafer, and heat treatment apparatus and method for the wafer |
| JPWO2007026509A1 (ja) * | 2005-08-29 | 2009-03-05 | シャープ株式会社 | 可変抵抗素子及びその製造方法 |
| JP2008091519A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | ＲｅＲＡＭ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050236691A1 (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664415B2 (en) | Method of making interconnect structure having ferroelectric capacitors exhibiting negative capacitance | |
| CN102272927B (zh) | 半导体存储器的制造方法 | |
| JP2004140352A (ja) | 結晶性誘電体薄膜を製作する方法およびそれを使用して形成するデバイス | |
| CN110192279A (zh) | 存储器单元及形成电容器的方法 | |
| CN112956041A (zh) | 可变低电阻线非易失性存储元件及其运转方法 | |
| WO2019191393A1 (en) | Systems and methods for gated-insulator reconfigurable non-volatile memory devices | |
| JP2004207697A (ja) | ひずみ依存導電素子を備えた圧電アレイおよびその方法 | |
| JP2018014484A (ja) | 半導体記憶素子その他の素子およびその製造方法 | |
| JP2005311071A (ja) | 半導体装置およびその製造方法 | |
| JP2009295255A (ja) | 半導体記憶装置 | |
| CN114930530A (zh) | 一种三维铁电存储器、制作方法及电子设备 | |
| KR20220142884A (ko) | 금속-유기물 구조체층을 포함하는 층간 절연 구조물을 구비하는 반도체 장치 | |
| CN114725124A (zh) | 一种基于铁电肖特基隧穿结的半导体结构及其制备方法 | |
| US20070170485A1 (en) | Semiconductor memory device and method for fabricating the same | |
| JP2005509282A (ja) | メモリ構造体用電極、方法および装置 | |
| JP2005509282A5 (ja) | ||
| CN1251322C (zh) | 使用于低驱动电压的铁电电容制造方法 | |
| JP3843979B2 (ja) | 半導体記憶装置およびその製造方法 | |
| CN1329992C (zh) | 存储装置及其制造方法 | |
| KR100540698B1 (ko) | 개선된 절연막 구조를 갖는 유기물 트랜지스터 | |
| JPH113976A (ja) | 誘電体素子、強誘電体メモリおよびその動作方法 | |
| WO2022110218A1 (zh) | 一种铁电存储器及电子设备 | |
| CN101454838A (zh) | 纳米结构及一种制造纳米结构的方法 | |
| CN118351915A (zh) | 一种存储结构、存储模块、存储系统以及制备方法 | |
| JP2023536991A (ja) | 不動態化インタフェースギャップを用いた抵抗変化素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |